CN110622307B - 半导体模块以及电力变换装置 - Google Patents

半导体模块以及电力变换装置 Download PDF

Info

Publication number
CN110622307B
CN110622307B CN201880029986.1A CN201880029986A CN110622307B CN 110622307 B CN110622307 B CN 110622307B CN 201880029986 A CN201880029986 A CN 201880029986A CN 110622307 B CN110622307 B CN 110622307B
Authority
CN
China
Prior art keywords
lead frame
semiconductor module
insulating material
semiconductor
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880029986.1A
Other languages
English (en)
Other versions
CN110622307A (zh
Inventor
矢野新也
中山靖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN110622307A publication Critical patent/CN110622307A/zh
Application granted granted Critical
Publication of CN110622307B publication Critical patent/CN110622307B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37012—Cross-sectional shape
    • H01L2224/37013—Cross-sectional shape being non uniform along the connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H01L2224/3769—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/40227—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73269—Layer and TAB connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73279—Wire and TAB connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H02P27/08—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Inverter Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

提供能够更加提高由电流所导致的寄生电感的抵消效果的半导体模块及包括该半导体模块的电力变换装置。半导体模块具备第1引线框架(14)、第2引线框架(13)、第3引线框架(16)、绝缘材料(31)、第1半导体元件(C1)及第2半导体元件(C2)。第1引线框架(14)为被施加第1电位的平板状的布线路径。第2引线框架(13)为包括输出端子的平板状的布线路径。第3引线框架(16)为被施加第2电位的平板状的布线路径。绝缘材料(31)以使第1及第2引线框架(14、13)一体化的方式进行密封。第1半导体元件(C1)经由接合材料(G1)而与第1引线框架(14)直接接合，第2半导体元件(C2)经由接合材料(G2)而与第2引线框架(13)直接接合。第1引线框架(14)与第2引线框架(13)隔着绝缘材料(31)对置。

Description

半导体模块以及电力变换装置
技术领域
本发明涉及半导体模块以及电力变换装置。
背景技术
近年来，在电力变换装置所使用的半导体模块中，要求低损耗化。为了实现低损耗化，使用提升半导体模块所包含的半导体元件的开关速度这样的方法。但是，当电路所具有的寄生电感大时，开关时的浪涌电压以及噪声增加，妨碍提升开关速度。
这样对于半导体模块而言，降低寄生电感是重要的课题，进行各种技术开发。例如在日本特开2013-118336号公报(专利文献1)以及日本特开2008-306867号公报(专利文献2)中，公开了如下结构：形成环路形状的电流路径，使在构成环路形状的路径中的相互对置的部分产生的磁通的朝向相互成为相反，使其抵消。
现有技术文献
专利文献
专利文献1：日本特开2013-118336号公报
专利文献2：日本特开2008-306867号公报
发明内容
如日本特开2013-118336号公报那样使作为被施加正的直流电位的电流路径的导体和作为被施加负的直流电位的电流路径的导体对置以使得电流相互成为反向地流过来抵消磁通对于寄生电感降低是有效的。但是在日本特开2013-118336号公报中，用于得到输出的导体也与得到正以及负的直流电位的各导体对置，但并不在包括输出端子的导体中流过与正以及负的直流用的导体反向的电流，没有由反向的电流所导致的寄生电感的降低效果。另外，在日本特开2013-118336号公报中，电流路径由被认为寄生电感大的导线形成，有可能会无法充分地得到寄生电感的降低效果。
另一方面，在日本特开2008-306867号公报中，由导体平板部形成电流路径，但端子插入于电流路径与半导体元件之间，电流路径利用螺钉等固定件而与该端子连接。因此，有可能会无法消除该端子等插入部分处的寄生电感。
本发明是鉴于以上的课题而完成的，其目的在于提供能够更加提高由电流所导致的寄生电感的抵消效果的半导体模块以及包括该半导体模块的电力变换装置。
本发明的半导体模块具备第1引线框架、第2引线框架、第3引线框架、绝缘材料、第1半导体元件以及第2半导体元件。第1引线框架为被施加第1电位的平板状的布线路径。第2引线框架为包括输出端子的平板状的布线路径。第3引线框架为被施加第2电位的平板状的布线路径。绝缘材料以使第1以及第2引线框架一体化的方式进行密封。第1半导体元件经由接合材料而与第1引线框架直接接合，第2半导体元件经由接合材料而与第2引线框架直接接合。第1引线框架与第2引线框架隔着绝缘材料而对置。
根据本发明，布线路径形成为平板状的引线框架，且引线框架与半导体元件经由接合材料直接接合。因此，能够更加提高由电流所导致的寄生电感的抵消效果。
附图说明
图1是示出实施方式1的各例中的半导体模块的电路结构的电路图。
图2是将图1的电路图所示的半导体模块的实际的各构件的配置结构的一部分的第1例简化而示出的概略立体图。
图3是比图2更详细地示出图1的电路图所示的半导体模块的实际的各构件的配置结构的第1例的概略立体图。
图4是沿着图3中的IV-IV线的部分的概略剖视图。
图5是将图1的电路图所示的半导体模块的实际的各构件的配置结构的一部分的第2例简化而示出的概略立体图。
图6是比图5更详细地示出图1的电路图所示的半导体模块的实际的各构件的配置结构的第2例的概略立体图。
图7是将图1的电路图所示的半导体模块的实际的各构件的配置结构的一部分的第3例简化而示出的概略立体图。
图8是比图7更详细地示出图1的电路图所示的半导体模块的实际的各构件的配置结构的第3例的概略立体图。
图9是将图1的电路图所示的半导体模块的实际的各构件的配置结构的一部分的实施方式2中的例子简化而示出的概略立体图。
图10是比图9更详细地示出图1的电路图所示的半导体模块的实际的各构件的配置结构的实施方式2中的例子的概略立体图。
图11是示出实施方式3的第1例中的半导体模块的电路结构的电路图。
图12是示出实施方式3的第2例中的半导体模块的电路结构的电路图。
图13是将图11或者图12的电路图所示的半导体模块的实际的各构件的配置结构的一部分的第1例简化而示出的概略立体图。
图14是比图13更详细地示出图11或者图12的电路图所示的半导体模块的实际的各构件的配置结构的第1例的概略立体图。
图15是将图11或者图12的电路图所示的半导体模块的实际的各构件的配置结构的一部分的第2例简化而示出的概略立体图。
图16是比图15更详细地示出图11或者图12的电路图所示的半导体模块的实际的各构件的配置结构的第2例的概略立体图。
图17是示出应用了实施方式4的电力变换装置的电力变换系统的结构的框图。
(附图标记说明)
13：第2引线框架；13a：第2端子部；13b：第2端子孔；13c：第2弯折部；13d：第2对置部；13e：第2电连接部；13f：第2铅垂对置部；13g：第2水平长延伸部；13h：第2水平短延伸部；14：第1引线框架；14a：第1端子部；14b：第1端子孔；14c：第1长延伸部；14d：第1弯折部；14e：第1短延伸部；14f：第1铅垂长延伸部；14g：第1水平长延伸部；16：第3引线框架；16a：第3端子部；16b：第3端子孔；16c：第3长延伸部；16d：第3对置部；16e、16g：第3电连接部；16f：第3铅垂对置部；21、22：陶瓷板；31：绝缘材料；32：密封材料；101、102、103、201、301、302、SM：半导体模块；C1：第1半导体元件；C2：第2半导体元件；G1、G2、G3、G4：接合材料；M1、M2：金属图案。
具体实施方式
以下，参照附图，说明本发明的实施方式。此外，为了便于说明，导入X方向、Y方向、Z方向。
实施方式1.
图1示出了实施方式1的各例中的半导体模块SM的电路结构。另外，图2示出了仅抽取构成图1的电路图所示的半导体模块SM的构件的一部分的方案的第1例。首先，说明本实施方式的第1例。
参照图1，本实施方式的各例中的半导体模块SM应用于逆变器电路或者升降压的转换器电路等。半导体模块SM主要具备第1引线框架14、第2引线框架13、第3引线框架16、第1半导体元件C1以及第2半导体元件C2。第1引线框架14例如连接于直流电源V的负极侧，从而被施加作为第1电位的直流电位。第3引线框架16例如连接于直流电源V的正极侧，从而被施加作为与第1电位不同的第2电位的例如正的直流电位。即在该半导体模块SM中，第2引线框架13以夹在第1引线框架14与第3引线框架16之间的方式连接。在图1所记载的电路图中的半导体模块SM中，以使第1半导体元件C1插入于第1引线框架14与第2引线框架13之间的方式连接，以使第2半导体元件C2插入于第3引线框架16与第2引线框架13之间的方式连接。这样，半导体模块SM的外部的平滑用的电容器C电连接于作为各引线框架与各半导体元件串联连接的一端的被施加第1引线框架14的第1电位的图1的端子N与作为另一端的被施加第3引线框架16的第2电位的图1的端子P之间。另外，第1引线框架14与设置于外部的平滑用的电容器C的负极侧电连接。第3引线框架16与设置于外部的平滑用的电容器C的正极侧电连接。另一方面，第2引线框架13包括作为图1中的端子OP以及端子OP2的输出端子，与图中的例如外部的马达等连接。
在图1中，在作为用虚线包围的半导体模块SM的部分，配置两个半导体元件，即第1半导体元件C1和第2半导体元件C2各配置1个，从第1半导体元件C1和第2半导体元件C2延伸而到达第2引线框架13的路径仅为1个。因此图1的电路图所示的半导体模块SM为所谓的二合一(2in1)构造，本实施方式的半导体模块SM相当于逆变器或者转换器的1相量。即，假设在将上述半导体模块SM应用于马达驱动用的3相逆变器的情况下，将在图1的电路中用虚线包围的半导体模块SM并联连接3个，设置与各自相连的第2引线框架13，使3个第2引线框架13分别连接于马达的各相。如此，就能够增加通过并联连接3个等多个半导体模块SM而形成的例如逆变器电路的电容量。
在此使用的第1半导体元件C1以及第2半导体元件C2最好为例如MOSFET(MetalOxide Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)，但不限于此，例如也可以为IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)或者二极管等整流元件。或者也可以设为将MOSFET与IGBT或者二极管适当地进行组合而成的结构。第1半导体元件C1构成下支路，第2半导体元件C2构成上支路。
本实施方式中的MOSFET如图1所示，设为作为控制用的电极而具有栅极G以及源极S的结构。但是，本实施方式的MOSFET作为控制用的电极，除了可以具有上述栅极G以及源极S以外，例如还可以具有用于检测构成第1半导体元件C1以及第2半导体元件C2的半导体芯片的温度的温度传感二极管用电极或者用于检测在该半导体芯片中流过的电流的电流传感用电极。虽然未图示，MOSFET的各控制用的电极利用铝、铜、金等金属制的导线而与控制端子电连接，利用控制端子而与控制用的基板连接。虽然未图示，但上述控制用的基板输出使作为第1半导体元件C1以及第2半导体元件C2的MOSFET等接通-关断的信号。该控制用的基板既可以设置于半导体模块内部，也可以设置于半导体模块的外部。
此外，第1半导体元件C1的电流路径有时不通过平滑用的电容器C。例如在并联连接3个等多个半导体模块SM而成的电路结构中，如果第1半导体元件C1为MOSFET，则从其源极S侧向漏极侧通电的电流不通过平滑用的电容器C，而从并联连接的其它相的半导体模块SM流入。根据说明这些情况的观点，在图1中，平滑用的电容器C与端子N、端子P之间用虚线表示，将电流路径RN以及电流路径RP的起始点作为端子P、端子N的部分。但是，在实际上图1的虚线部中，平滑用的电容器C与端子P、端子N连接。
参照图2，第1引线框架14为如下平板状的布线路径：该布线路径具有如整体大致在X方向上长长地延伸，在Y方向上具有大致相等的宽度，在Z方向上具有厚度那样的在沿着XY平面的方向上扩展的平面形状。第1引线框架14包括第1端子部14a、第1端子孔14b、第1长延伸部14c、第1弯折部14d以及第1短延伸部14e。具体而言，第1端子部14a为X方向的一方即图2的负侧的端部的区域。第1端子孔14b为形成于第1端子部14a且在Z方向上贯通其的贯通孔。第1长延伸部14c为第1引线框架14的中心部，为笔直地在X方向上最长地延伸的区域。第1弯折部14d为以从第1长延伸部14c一边向X方向正侧延伸一边向Z方向下方延伸的方式弯折的区域。第1短延伸部14e为从第1弯折部14d进一步在X方向上比第1长延伸部14c短地延伸的区域。第1端子部14a配置于第1长延伸部14c的X方向最负侧的区域，以与第1端子部14a的X方向正侧相邻的方式配置有第1长延伸部14c。
第2引线框架13分为两个构件，在图2中，仅示出了其中的一方的构件。图2所示的第2引线框架13具有整体大致在沿着XY平面的方向上扩展的平面形状，具有第2对置部13d和第2电连接部13e。第2对置部13d为第2引线框架13在俯视时与第1引线框架14重叠、即与第1引线框架14对置的区域。第2对置部13d沿着X方向延伸，与第1引线框架14的第1长延伸部14c以使各自的主面彼此对置的方式重叠。第2对置部13d以配置于第1长延伸部14c的Z方向下侧的方式对置。此外，在此，第2对置部13d包括以从此处一边向X方向正侧延伸一边向Z方向下方延伸的方式弯折的区域。这是因为以向该Z方向下方延伸的方式弯折的区域以与第1引线框架14的第1弯折部14d大致对置的方式延伸。第2电连接部13e为从X方向正侧的第2对置部13d中的向Z方向下方延伸的区域沿着X方向在沿着XY平面的方向上延伸的区域。但是，该第2电连接部13e的范围窄。关于构成第2引线框架13的两个构件中的与上述一方的构件不同的另一方的构件将在后面叙述。
第3引线框架16在XY方向上具有3处折弯部，该折弯部的延伸方向改变约90°，所以具有在X方向上延伸的部分和在Y方向上延伸的部分。但是，第3引线框架16为如下具有在沿着XY平面的方向上扩展的平面形状的平板状的布线路径：该布线路径具有作为整体而在X方向上长长地延伸、在与其延伸的方向交叉的方向上具有大致相等的宽度、在Z方向上具有厚度的平面形状。第3引线框架16包括第3端子部16a、第3端子孔16b、第3长延伸部16c、第3对置部16d以及第3电连接部16e。第3端子部16a为X方向的一方即图2的负侧的端部的区域。第3端子孔16b为形成于第3端子部16a且在Z方向上贯通其的贯通孔。第3长延伸部16c为以与第1端子部14a的X方向正侧相邻的方式配置，与第1长延伸部14c相互隔开间隔而大致与第1长延伸部14c平行地沿着X方向延伸的区域。此外，第3长延伸部16c包括从此处折弯而沿着Y方向延伸的区域中的、在俯视时与第1引线框架14不重叠的区域。第3对置部16d为第3引线框架16在俯视时与第1引线框架14重叠、即与第1引线框架14对置的区域。第3对置部16d沿着X方向延伸，与第1引线框架14的第1长延伸部14c以使各自的主面彼此对置的方式重叠。第3对置部16d以配置于第1长延伸部14c的Z方向下侧的方式对置。第3电连接部16e为从X方向正侧的第3对置部16d沿着Y方向延伸的、与第1引线框架14不重叠的区域。因而，基本上第3引线框架16的X方向的尺寸比第1引线框架14小，Y方向的尺寸比第1引线框架14大。此外，第3端子部16a配置于第3长延伸部16c的X方向最负侧的区域，包含于第3长延伸部16c。
这样，在本实施方式中，第1引线框架14与第2引线框架13对置，第3引线框架16与第1引线框架14对置。上述各引线框架对置的部分在沿着X方向的方向上延伸，但关于除此以外的区域，本实施方式的第1例的半导体模块的各引线框架也基本上在沿着X方向的方向上延伸。
图3是以比图2更多地包括构成图1的电路图所示的半导体模块SM的构件的方式详细地示出的第1例。参照图2以及图3，在由半导体模块SM表示的该第1例的半导体模块101中，构成第2引线框架13的两个构件中的与上述一方的构件不同的另一方的构件包括第2端子部13a、第2端子孔13b以及第2弯折部13c。具体而言，第2端子部13a为X方向的一方即图3的正侧的端部的区域。第2端子孔13b为形成于第2端子部13a且在Z方向上贯通其的贯通孔。第2弯折部13c为以从第2端子部13a向X方向负侧延伸并向Z方向下方延伸的方式弯折的区域，还包括该X方向最负侧的端部的以沿着XY平面的方式延伸的区域。此外第2引线框架13为具有一方的构件以及另一方的构件都在Z方向上具有厚度且大致在沿着XY平面的方向上扩展的平面形状的平板状的布线路径。
为了使构成本实施方式的第1例的半导体模块101的主电路与其外部电绝缘，例如设置有具有矩形的平板形状的陶瓷板21以及陶瓷板22。在陶瓷板22的Z方向上表面例如形成有矩形形状的金属图案M1，将芯片状的第1半导体元件C1利用焊料或者银等连接于该金属图案M1的Z方向上表面。同样地，在陶瓷板21的Z方向上表面例如形成有矩形形状的金属图案M2，将芯片状的第2半导体元件C2利用焊料或者银等连接于该金属图案M2的Z方向上表面。在此，在将半导体元件C1、C2与金属图案M1、M2连接的焊料或者银中，也可以包含用于散热性提高以及应力缓和的金属片等。此外，虽然未图示，但也可以在陶瓷板21、22的Z方向下表面也形成有应力调整用的金属图案。陶瓷板21、22的Z方向下表面的金属图案利用润滑脂、绝缘片、焊料等而与半导体模块外部的冷却器粘接。陶瓷板21、22的Z方向下表面的金属图案使由第1半导体元件C1、第2半导体元件C2、金属图案M1、M2等产生的热散热到半导体模块101的外部。
此外，作为变形例，也可以为了使构成半导体模块101的主电路与其外部电绝缘，不使用如上所述在半导体模块101内设置陶瓷板21的机构，而使用以下的机构。即也可以在半导体模块101内不设置陶瓷板21，而设置绝缘片。或者，也可以不在半导体模块101内而在其外部设置使构成半导体模块101的主电路与其外部电绝缘的机构。
这些第1引线框架14、两个第2引线框架13以及第3引线框架16都由铜或者铝等金属材料形成。这些各引线框架的与其延伸的方向交叉的剖面在由电流所导致的发热不会成为问题的范围具有比较小的剖面面积。
将图1的电路图中的半导体模块SM与图3的本实施方式的第1例的半导体模块101进行比较参照，处于第1引线框架14的X方向正侧的端部的第1短延伸部14e与第1半导体元件C1经由接合材料G1直接接合。由此，第1引线框架14与第1半导体元件C1电连接。另外，第1引线框架14的X方向负侧的第1端子部14a例如通过将第1端子孔14b用作螺孔并进行螺钉固定，从而与平滑用的电容器C电连接。
处于第2引线框架13的两个构件中的一方的构件的X方向负侧的第2对置部13d与第2半导体元件C2经由接合材料G2直接接合。由此，第2引线框架13与第2半导体元件C2电连接。另外，处于第2引线框架13的两个构件中的一方的构件的X方向正侧的第2电连接部13e通过下述连接方法A与接合于第1半导体元件C1的Z方向下侧的金属图案M1电连接。作为第1半导体元件C1的MOSFET为纵型器件，在其芯片背面具有电极。也就是说，金属图案M1与第1半导体元件C1电连接，所以作为结果第2引线框架13的第2电连接部13e与第1半导体元件C1电连接。该第2引线框架13的两个构件中的一方的构件的端子相当于图1中的端子OP。
第2引线框架13的两个构件中的另一方的构件的X方向负侧的第2弯折部13c的端部通过下述连接方法A与接合于第1半导体元件C1的Z方向下侧的金属图案M1电连接。由此，该第2弯折部13c作为结果与第1半导体元件C1电连接。另外，第2引线框架13的两个构件中的另一方的构件的X方向正侧的第2端子部13a例如通过将第2端子孔13b用作螺孔并进行螺钉固定，从而与外部的马达等连接。该第2引线框架13的两个构件中的另一方的构件的端子相当于图1中的端子OP2。
处于第3引线框架16的X方向正侧的第3电连接部16e通过下述连接方法A与接合于第2半导体元件C2的Z方向下侧的金属图案M2电连接。作为第2半导体元件C2的MOSFET为纵型器件，在其芯片背面具有电极。也就是说金属图案M2与第2半导体元件C2电连接，所以作为结果第3引线框架16的第3电连接部16e与第2半导体元件C2电连接。另外，第3引线框架16的X方向负侧的第3端子部16a例如通过将第3端子孔16b用作螺孔并进行螺钉固定，从而与平滑用的电容器C电连接。
上述接合材料G1、G2例如优选为焊料，但也可以为银。在接合材料G1、G2内，也可以以散热性提高以及应力缓和为目的而包含金属片等。
另外，作为上述连接方法A，例如也可以利用焊料或者银等接合材料G1、G2连接，但也可以利用使用超声波接合等工序来连接的方法。
此外，在与平滑用的电容器的端子的连接或者与马达的连接中，也可以进行使用了上述第1端子孔14b、第2端子孔13b以及第3端子孔16b的螺钉固定，但也可以第1端子孔14b、第2端子孔13b以及第3端子孔16b与平滑用的电容器或者马达的端子熔接。
除此之外，第3对置部16d配置于第1长延伸部14c的Z方向下侧，所以第1引线框架14的第1端子孔14b与第3引线框架16的第3端子孔16b的Z方向高度不同，第1端子孔14b配置于比第3端子孔16b更靠上方。但是，也可以通过将第1引线框架14和第2引线框架16中的任意的引线框架折弯，从而配置成两者的Z方向高度相等。
图4是图3的特别是第1引线框架14、第2引线框架13以及第3引线框架16以相互平面状对置的方式重叠的部分的概略剖视图。参照图3以及图4，第1引线框架14以及第2引线框架13以利用绝缘材料31被一体化的方式被密封。另外，与它们一并地，第3引线框架16也以与第1引线框架14以及第2引线框架13一起利用绝缘材料31被一体化的方式被密封。
第1引线框架14与第2引线框架13隔着绝缘材料31而对置，第3引线框架16隔着绝缘材料31而与第1引线框架14对置。也就是说，绝缘材料31以包围第1引线框架14、第2引线框架13以及第3引线框架16的外表面的方式覆盖，且以夹在相互对置的第1引线框架14与第2以及第3引线框架13、16之间的方式插入。绝缘材料31形成为覆盖第1引线框架14等的外表面的部分与夹在第1引线框架14与第2引线框架13之间的部分成为一体。
本实施方式的绝缘材料31例如优选为树脂材料。其中，绝缘材料31也特别优选为具有比焊料的熔点高的熔点的树脂材料。具体而言，绝缘材料31优选为液晶聚合物等。
第1引线框架14以及第2引线框架13优选以使利用接合材料G1、G2焊接的部位从绝缘材料31露出的方式成形。即如图4所示，在从Z方向下表面侧观察第2引线框架13时，其利用接合材料G2而与第2半导体元件C2接合的区域不被绝缘材料31覆盖而从此处露出，第1引线框架14利用接合材料G1而与第1半导体元件C1接合的区域不被绝缘材料31覆盖而从此处露出。
优选相互对置的第1引线框架14与第2以及第3引线框架13、16的间隔设为在作为树脂的绝缘材料31的绝缘功能上不产生问题的程度的最小限度的间隔。在此，不产生问题意味着不仅在产品出货时的绝缘耐压试验中不发生绝缘损坏，还意味着即使在长期使用之后也不绝缘损坏。
另外，虽然在图3中未描绘，但也可以形成使作为绝缘材料31的树脂成形于各引线框架时的夹具固定用的孔以及定位用的凸形状。也就是说，在第1引线框架14中，为了将其固定于夹具，例如也可以形成有以使其从Z方向上表面贯通至下表面的方式设置的孔。或者例如也可以在第1引线框架14的一部分区域的表面上形成有凸形状。
如图3所示，半导体模块101还具备密封材料32，该密封材料32密封各引线框架14、13、16中的至少一部分、绝缘材料31、第1半导体元件C1以及第2半导体元件C2。密封材料32以密封除了第1引线框架14的第1端子部14a、第2引线框架13的第2端子部13a以及第3引线框架16的第3端子部16a之外的所有结构(即还包括陶瓷板21、22等)的方式覆盖。在半导体模块101中，作为密封材料32，优选使用与应用于绝缘材料31的液晶聚合物不同的材料。具体而言，优选使用硅胶作为密封材料32。
在此，一边使用图1以及图3说明驱动时的电流路径，一边说明本实施方式的第1例的半导体模块101的作用效果。
首先，说明驱动时的电流路径。参照图1以及图3，在输出正的电流的情况下，在驱动半导体模块101时，考虑电流从平滑用的电容器C流到第1引线框架14侧且电流流到第2引线框架13的电流路径RN和电流从平滑用的电容器C流到第3引线框架16侧且电流流到第2引线框架13的电流路径RP这两条电流路径。在图1以及图3中，为了方便，在同一图中示出电流路径RN和电流路径RP，但它们无法同时发生。
在图1中用箭头表示的电流路径RN对应于在图3中用箭头表示的电流路径RN。在电流路径RN中，从第1引线框架14的第1端子部14a通过第1长延伸部14c而到达第1短延伸部14e，从此处到达经由接合材料G1直接接合的第1半导体元件C1。电流从第1半导体元件C1流到其正下方的金属图案M1，从此处经由与第2引线框架13的端子OP2相当的第2弯折部13c到达第2端子部13a。由此，驱动与第2端子部13a连接的外部的马达等。
另一方面，在图1中用箭头表示的电流路径RP对应于在图3中用箭头表示的电流路径RP。在电流路径RP中，从第3引线框架16的第3端子部16a通过第3长延伸部16c、第3对置部16d而到达第3电连接部16e，到达金属图案M2。电流从金属图案M2流到其正上方的第2半导体元件C2，从此处经由接合材料G2流到与第2引线框架13的端子OP相当的第2对置部13d。如果电流从第2对置部13d经由第2电连接部13e流到金属图案M1，则以后与电流路径RN同样地经由与第2引线框架13的端子OP2相当的第2弯折部13c而到达第2端子部13a。由此，驱动与第2端子部13a连接的外部的马达等。
也就是说，图1的电流路径RN、RP都为电流从大致图3的半导体模块101中的相同的方向、即X方向负侧向正侧流动的路径。而且，电流路径RN所包含的第1引线框架14的第1长延伸部14c与电流路径RP所包含的第3引线框架16的第3对置部16d以相互对置的方式重叠。另外，电流路径RN所包含的第1引线框架14的第1长延伸部14c与第2引线框架13的第2对置部13d以相互对置的方式重叠。
因此，例如考虑第1半导体元件C1所包含的MOSFET关断、流过与图1的电流路径RN相反的方向的电流、且第2半导体元件C2所包含的MOSFET通过开关而接通的情况。在该情况下，图1所示的朝向的电流路径RN的电流减少，起因于电流减少，电流路径RN的周围的磁通减少。此时，在电流路径RP中开始流过电流，起因于电流增加，电流路径RP的周围的磁通增加。在第1引线框架14和第3引线框架16中，电流的变化的方向为反向，所以能够抵消总体的磁通变化，能够在该多个引线框架以相互对置的方式重叠的部分降低磁通变化所致的寄生电感的产生。由于寄生电感的产生被降低，所以能够降低开关时的浪涌电压以及噪声，能够提升开关速度。因此，为了抑制寄生电感，无需采取如增厚或者增粗引线框架等违背半导体模块101的小型化那样的对策。因而，能够通过应用本实施方式来实现半导体模块101的小型化和低损耗化这双方。
此外关于与上述相反地电流从端子OP2流入到引线框架侧的情况，在与上述同样的情况下，在第1引线框架14和第3引线框架16中，电流的变化的方向也成为反向。因此与上述同样地能够得到抵消总体的磁通变化的磁通降低效果，能够降低寄生电感。
如上那样，在半导体模块101中，使第1引线框架14与第2引线框架13的一部分以不相互短路的方式隔着绝缘材料31而对置，从而能够提高抑制开关时的寄生电感的产生的效果。这是因为在两个引线框架之间仅夹有绝缘材料31，两者间的距离变小，从而由电流路径RN和电流路径RP构成的电流环路变小，所以能够更有效地活用开关时的互感。同样地，在半导体模块101中，使第1引线框架14与第3引线框架16的一部分以不相互短路的方式隔着绝缘材料31而对置，从而能够提高抑制寄生电感所致的开关时的浪涌电压等的产生的效果。
另外，在本实施方式中，第1引线框架14与第1半导体元件C1经由接合材料G1直接接合，第2引线框架13与第2半导体元件C2经由接合材料G2直接接合。因此，电流环路变小在它们之间不夹持端子等的量，所以能够降低寄生电感。
在本实施方式中，由平板状的引线框架构成电流路径。因此与例如由被认为寄生电感大的导线构成电流路径的情况相比，能够降低寄生电感。
另外在半导体模块101中，第1引线框架14、第2引线框架13以及第3引线框架16以利用绝缘材料31被一体化的方式被密封。由此，在制造工序所包含的回流焊(reflow)工序时，能够以将各引线框架集中地一体化的方式进行配置。因而，相比于零散地配置各引线框架的情况，组装时的各引线框架的安装变容易，能够提高其组装性。
除此之外，在半导体模块101中，作为接合材料G1、G2而使用焊料，作为绝缘材料31而使用树脂材料，绝缘材料31为熔点比液晶聚合物等焊料高的树脂材料。由此，绝缘材料31不会由于回流焊工序而熔融，所以能够容易地进行基于回流焊工序的各构件的焊料接合。
另外，将密封整体的密封材料32由与绝缘材料31不同的材料构成，从而能够提高各引线框架的设计的自由度。例如由硅胶构成密封材料32，从而不需要模具而能够密封。
接下来，说明本实施方式的第2例。图5示出了仅抽取构成图1的电路图所示的半导体模块SM的构件的一部分的方案的第2例。另外，图6是以比图5更多地包括构成图1的电路图所示的半导体模块SM的构件的方式详细地示出的第2例。参照图5以及图6，本实施方式的第2例的半导体模块102具有基本上与第1例的半导体模块101同样的结构，所以关于相同的构成要素，附加相同的附图标记，不重复其说明。但是半导体模块102与半导体模块101相比，在各引线框架的形状上存在区别，所以以下进行说明。
图5所示的第1引线框架14包括第1端子部14a、第1端子孔14b、第1铅垂长延伸部14f、第1水平长延伸部14g、第1弯折部14d以及第1短延伸部14e。也就是说，与在半导体模块101中在沿着XY平面的方向上扩展且沿着X方向延伸的第1长延伸部14c相当的部分在半导体模块102中代替为第1铅垂长延伸部14f。第1铅垂长延伸部14f具有如在X方向上长长地延伸但在Z方向上具有大致相等的宽度、在Y方向上具有厚度那样在沿着XZ平面的方向上扩展的平面形状。第1端子部14a以从第1铅垂长延伸部14f的X方向负侧的端部折弯的方式形成，在沿着YZ平面的方向上扩展。另一方面，第1水平长延伸部14g配置于第1铅垂长延伸部14f的Y方向正侧，与半导体模块101的第1长延伸部14c同样地，具有在沿着XY平面的方向上扩展的平面形状。与半导体模块101同样地，第1短延伸部14e从第1水平长延伸部14g的X方向正侧端部经由第1弯折部14d而在X方向上延伸。关于以上的点，半导体模块102的第1引线框架14与具有整体大致在沿着XY平面的方向上扩展的平面形状的半导体模块101的第1引线框架14不同。
图5所示的第2引线框架13的一方的构件具有第2铅垂对置部13f、第2水平长延伸部13g以及第2水平短延伸部13h。也就是说，与在半导体模块101中在沿着XY平面的方向上扩展且沿着X方向延伸的第2对置部13d相当的部分在半导体模块102中代替为第2铅垂对置部13f。第2铅垂对置部13f沿着XZ平面扩展，第2水平长延伸部13g以及第2水平短延伸部13h沿着XY平面扩展。第2水平长延伸部13g被配置成与第1水平长延伸部14g的正下方重叠。第2水平长延伸部13g以及第2水平短延伸部13h都在X方向上相互隔开间隔而配置于第2铅垂对置部13f的Y方向正侧。关于以上的点，半导体模块102的第2引线框架13的一方的构件与具有整体大致在沿着XY平面的方向上扩展的平面形状的半导体模块101的第2引线框架13的一方的构件不同。
图5所示的第3引线框架16包括第3端子部16a、第3端子孔16b、第3铅垂对置部16f以及第3电连接部16e。也就是说，与在半导体模块101中在沿着XY平面的方向上扩展且沿着X方向延伸的第3对置部16d相当的部分在半导体模块102中代替为第3铅垂对置部16f。第3铅垂对置部16f沿着XZ平面扩展，第3电连接部16e沿着XY平面扩展。第3电连接部16e配置于第3铅垂对置部16f的Y方向负侧。第3端子部16a以从第3铅垂对置部16f的X方向负侧的端部折弯的方式形成，在沿着YZ平面的方向上扩展。关于以上的点，半导体模块102的第3引线框架16与具有整体大致在沿着XY平面的方向上扩展的平面形状的半导体模块101的第3引线框架16不同。
基于以上，在半导体模块102中，第1铅垂长延伸部14f与第2铅垂对置部13f以使各自的主面彼此对置的方式重叠。另外，在半导体模块102中，第1铅垂长延伸部14f与第3铅垂对置部16f以使各自的主面彼此对置的方式重叠。
在第1铅垂长延伸部14f与第2铅垂对置部13f以及第3铅垂对置部16f之间夹有绝缘材料31。另外，在第1水平长延伸部14g与第2水平长延伸部13g之间也夹有绝缘材料31。但是，虽然在图5中这样图示，但实际上绝缘材料31如图6所示以覆盖各构件并一体化的方式密封。
将图1的电路图中的半导体模块SM与图5、6进行比较参照，在半导体模块102中，第1引线框架14的X方向正侧的端部的第1短延伸部14e与第1半导体元件C1经由接合材料G1直接接合。另外，第2引线框架13的一方的构件的第2水平短延伸部13h与第2半导体元件C2经由接合材料G2直接接合。另外，第2水平长延伸部13g与金属图案M1电连接，由此，第2水平长延伸部13g与第1半导体元件C1电连接。关于其它连接部，与上述半导体模块101相同，所以省略详细的说明。基于以上，关于半导体模块102，也以构成图1的半导体模块SM的电路的方式连接。
在此，说明本实施方式的第2例的半导体模块102的作用效果。半导体模块102除了起到与半导体模块101同样的降低寄生电感的效果之外，还起到以下的作用效果。
首先如半导体模块102那样，被配置成第1引线框架14以及第2引线框架13的相互对置的部分沿着铅垂方向即XZ方向扩展，从而相比于如半导体模块101那样该部分沿着XY方向扩展的情况，能够减小该部分在俯视时占有的面积。因此，能够使半导体模块102整体更加小型化。
另外，如半导体模块102那样成为第1端子部14a以及第3端子部16a沿着YZ方向的方案，从而能够使该部分所使用的螺钉的延伸的方向成为沿着X方向。例如在半导体模块101中第1端子部14a等沿着XY方向，所以该部分所使用的螺钉的延伸的方向成为沿着Z方向，但在该情况下，可能产生如果不是第1引线框架14的Z方向高度比该螺钉的长度足够高的位置，则无法进行螺钉紧固，还无法配置螺母的问题。但是通过设为半导体模块102的结构，能够避免这样的问题。另外，在将其它端子熔接于第1端子部14a的情况下，也能够沿着X方向配置其它端子，所以熔接作业变容易，是合适的。
接下来，说明本实施方式的第3例。图7示出了仅抽取构成图1的电路图所示的半导体模块SM的构件的一部分的方案的第3例。另外，图8是以比图7更多地包括构成图1的电路图所示的半导体模块SM的构件的方式详细地示出的第3例。参照图7以及图8，本实施方式的第3例的半导体模块103具有基本上与第1例的半导体模块101同样的结构，所以关于相同的构成要素，附加相同的附图标记，不重复其说明。但是半导体模块103与半导体模块101相比，在各引线框架的形状上存在区别，所以以下进行说明。
图7所示的半导体模块103的各引线框架与图2所示的半导体模块101的各引线框架同样地，具有整体大致在沿着XY平面的方向上扩展的平面形状。但是，在图7中，第1引线框架14具有以使第1端子部14a在与第1长延伸部14c延伸的X方向交叉的Y方向上延伸的方式折弯的形状。另外，在图7中，第3引线框架16具有以使第3端子部16a在与第3对置部16d延伸的X方向交叉的Y方向上延伸的方式折弯的形状。第1端子部14a从第1长延伸部14c向Y方向正侧延伸，相对于此，第3端子部16a从第3对置部16d向Y方向负侧延伸。因此，第1端子部14a和第3端子部16a在相互相反的方向上延伸。因而在此，第1端子部14a设为在Y方向上从第1长延伸部14c的Y方向最正侧的端部向Y方向正侧折弯而延伸的区域，第3端子部16a设为在Y方向上从第3对置部16d的Y方向最负侧的端部向Y方向负侧折弯而延伸的区域。也就是说，第1端子部14a以及第3端子部16a与第1长延伸部14c以及第3对置部16d不重叠。
关于半导体模块103中的各引线框架与第1半导体元件C1、第2半导体元件C2的电连接方案，与半导体模块101相同，所以在此省略说明。
在此，说明本实施方式的第3例的半导体模块103的作用效果。半导体模块103除了起到与半导体模块101同样的降低寄生电感的效果之外，还起到以下的作用效果。
将图7与图2进行比较，如半导体模块103那样形成第1引线框架14以及第3引线框架16，从而与半导体模块101的第3引线框架16的第3长延伸部16c相当的部分代替为第3对置部16d。也就是说，在半导体模块103中，第3对置部16d延伸至第1引线框架14的X方向负侧的端部。因此半导体模块103与半导体模块101相比，能够增大第3引线框架16与第1引线框架14对置的第3对置部16d的面积。因此半导体模块103与半导体模块101相比，能够更加提高寄生电感的抑制效果。
实施方式2.
图9示出了仅抽取构成本实施方式中的半导体模块SM的构件的一部分的方案。另外，图10以比图9更多地包括构成本实施方式的半导体模块SM的构件的方式详细地示出。参照图9以及图10，本实施方式的半导体模块201与实施方式1的各例的半导体模块同样地，具有图1的电路图的半导体模块SM的电路结构。本实施方式的半导体模块201具有基本上与实施方式1的第1例的半导体模块101同样的结构，所以关于相同的构成要素，附加相同的附图标记，不重复其说明。但是半导体模块201与半导体模块101相比，在各引线框架的形状上存在区别，所以以下进行说明。
在本实施方式中，第1引线框架14具有第1面和第2面。第1面为第1引线框架14与第2引线框架13对置的面，第2面为第1引线框架14与第3引线框架16对置的面。在本实施方式中，第1面与第2面相互交叉。即，上述第1面和第2面朝着相互不同的方向，例如相互正交。关于这一点，本实施方式在结构上与上述第1面和第2面为朝着相同的方向的面的实施方式1不同。
具体而言，图9所示的第1引线框架14包括形状与图2的第1引线框架14相同的第1长延伸部14c、第1弯折部14d、第1短延伸部14e、形状与图5的第1引线框架14相同的第1端子部14a、第1端子孔14b以及第1铅垂长延伸部14f。另外，图9所示的第3引线框架16包括形状与图5的第3引线框架16相同的第3端子部16a、第3端子孔16b、第3电连接部16e以及第3铅垂对置部16f。相对于此，图9所示的第2引线框架13的一方的构件基本上与实施方式1的第1例的半导体模块101同样地，具有第2对置部13d和第2电连接部13e。
这样本实施方式的各引线框架具有如实施方式1的第1例的半导体模块101的各引线框架与上述第2例的半导体模块102的各引线框架组合那样的方案。由此，关于第1引线框架14和第2引线框架13，与半导体模块101同样地，在沿着XY平面扩展的第1面，第1长延伸部14c与第2对置部13d的主面彼此相互对置。另一方面，关于第1引线框架14和第3引线框架16，与半导体模块102同样地，在沿着XZ平面扩展的第2面，第1铅垂长延伸部14f与第3铅垂对置部16f的主面彼此相互对置。因而，第1面与第2面大致正交。
关于半导体模块201中的各引线框架与第1半导体元件C1、第2半导体元件C2的电连接方案，与半导体模块101相同，所以在此省略说明。
在此，说明本实施方式的半导体模块201的作用效果。半导体模块201除了起到与半导体模块101同样的降低寄生电感的效果之外，还起到以下的作用效果。
如本实施方式那样，使第1引线框架14与第2引线框架13相互对置的第1面和第1引线框架14与第3引线框架16相互对置的第2面以相互交叉的方式不同，从而能够使第2引线框架13的电流路径比实施方式1短。因此，作为可能产生寄生电感的部分的第2引线框架13的部分比实施方式1少，从而能够期待与实施方式1相比更加提高寄生电感的降低效果。
另外，在本实施方式中，能够将第1引线框架14的第1长延伸部14c、第2引线框架13的第2对置部13d以及第3引线框架16的第3铅垂对置部16f全部配置成在Y方向上并列。因此，能够使在X方向上延伸的第1引线框架14的长度比实施方式1短，能够使半导体模块201整体小型化。
进而，在本实施方式中，第1端子部14a以及第3端子部16a沿着YZ方向扩展，从而与半导体模块102同样地，能够使螺钉的延伸的方向设为沿着X方向，能够使螺钉紧固以及熔接作业变容易。
实施方式3.
图11示出了实施方式3的第1例中的半导体模块SM的电路结构。另外，图12示出了实施方式3的第2例中的半导体模块SM的电路结构。首先，说明本实施方式的第1例以及第2例的电路结构。
参照图11，本实施方式的第1例中的半导体模块SM的电路结构基本上与图1的实施方式1中的半导体模块SM的电路结构相同，所以关于相同的构成要素，附加相同的附图标记，不重复其说明。但是本实施方式的半导体模块SM的不同点在于在各支路中并联连接多个半导体元件。
在本实施方式的第1例中的半导体模块SM中，作为插入于第1引线框架14与第2引线框架13之间的下支路的半导体元件为第1半导体元件C1与第3半导体元件C3的并联连接。另外，在该半导体模块SM中，作为插入于第3引线框架16与第2引线框架13之间的上支路的半导体元件为第2半导体元件C2与第4半导体元件C4的并联连接。与实施方式1同样地，这些各半导体元件C1～C4优选为例如MOSFET。在图11中，示出针对上支路以及下支路的各个支路而并联连接两个半导体元件的例子。
参照图12，本实施方式的第2例中的半导体模块SM的电路结构与图11基本上相同，但第1半导体元件C1以及第2半导体元件C2置换为IGBT，第3半导体元件C3以及第4半导体元件C4置换为续流用二极管。既可以是这样的方案，或者也可以是将IGBT、MOSFET以及续流二极管适当地组合而成的结构。
图13示出了仅抽取构成图11的电路图所示的半导体模块SM的构件的一部分的方案的第1例。参照图13，构成图11的电路图所示的半导体模块SM的各引线框架的形状以及各自对置的方式即重叠方式与图2所示的半导体模块101中的各引线框架相同。即各引线框架为具有在沿着XY平面的方向上扩展的平面形状的平板状的布线路径。但是，在图13中，相比于图2，第1长延伸部14c、第1短延伸部14e、第2对置部13d以及第3对置部16d分别在X方向上长长地延伸。由此，是能够在各支路中并联连接多个半导体元件的结构。
图14是以比图13更多地包括构成图11的电路图所示的半导体模块SM的构件的方式详细地示出的第1例。参照图13以及图14，由图11的半导体模块SM表示的该第1例的半导体模块301为基本上与图3的半导体模块101同样的结构，所以对相同的构成要素附加相同的附图标记，不重复其说明。但是在半导体模块301中，在与半导体模块101同样地设置的金属图案M1的Z方向上表面，构成下支路的第1半导体元件C1以及第3半导体元件C3在X方向上相互隔开间隔地并联连接。同样地，在半导体模块301中，在与半导体模块101同样地设置的金属图案M2的Z方向上表面，构成上支路的第2半导体元件C2以及第4半导体元件C4在X方向上相互隔开间隔地并联连接。
将图11的电路图中的半导体模块SM与图14的本实施方式的第1例的半导体模块301进行比较参照，处于第1引线框架14的X方向正侧的端部的第1短延伸部14e与第1半导体元件C1经由接合材料G1直接接合。另外，第1短延伸部14e与第3半导体元件C3经由接合材料G3直接接合。由此，第1引线框架14与第1半导体元件C1以及第3半导体元件C3电连接。第1半导体元件C1的栅极G与第3半导体元件C3的栅极G电连接，第1半导体元件C1的源极S与第3半导体元件C3的源极S电连接。
处于第2引线框架13的两个构件中的一方的构件的X方向负侧的第2对置部13d与第2半导体元件C2经由接合材料G2直接接合。另外，第2对置部13d与第4半导体元件C4经由接合材料G4直接接合。由此，第1引线框架14与第2半导体元件C2以及第4半导体元件C4电连接。第2半导体元件C2的栅极G与第4半导体元件C4的栅极G电连接，第2半导体元件C2的源极S与第4半导体元件C4的源极S电连接。
与接合材料G1、G2同样地，以上的接合材料G3、G4例如由焊料形成。另外，第2弯折部13c的端部以及第2电连接部13e分别通过上述连接方法A与金属图案M1电连接。第3电连接部16e通过上述连接方法A与金属图案M2电连接。
在本实施方式中，第1引线框架14以及第2引线框架13也以利用绝缘材料31被一体化的方式密封。因此图14的半导体模块301的绝缘材料31在X方向上比图3的半导体模块101的绝缘材料31更长地延伸。
如图13以及图14的半导体模块301那样，使各引线框架在X方向上长长地延伸，从而不论半导体元件的芯片的数量如何，都能够构成图11的半导体模块SM的电路。
图15示出了仅抽取构成图11的电路图所示的半导体模块SM的构件的一部分的方案的第2例。参照图15，该第2例中的各引线框架具有与图13所示的第1例基本上同样的形状等。但是，在图15中，相比于图13，第1引线框架14、第2引线框架13以及第3引线框架16各自的Y方向的宽度变宽，X方向的长度变短。在图15中，Y方向的宽度宽，从而成为能够在各支路中并联连接多个半导体元件的结构。
图16是以比图15更多地包括构成图11的电路图所示的半导体模块SM的构件的方式详细地示出的第2例。参照图15以及图16，由图11的半导体模块SM表示的该第2例的半导体模块302为基本上与图3的半导体模块301同样的结构，所以对相同的构成要素附加相同的附图标记，不重复其说明。但是在半导体模块302中，在与半导体模块301同样地设置的金属图案M1的Z方向上表面，构成下支路的第1半导体元件C1以及第3半导体元件C3在Y方向上相互隔开间隔地并联连接。同样地，在半导体模块302中，在与半导体模块301同样地设置的金属图案M2的Z方向上表面，构成上支路的第2半导体元件C2以及第4半导体元件C4在Y方向上相互隔开间隔地并联连接。关于这一点，半导体模块302在结构上与分别构成上支路以及下支路的多个半导体元件彼此在X方向上相互隔开间隔地并联连接的半导体模块301不同。
如图15以及图16的半导体模块302那样，使构成各支路的多个半导体元件在Y方向上长长地延伸，从而能够使分别通过构成各支路的多个半导体元件的各电流路径RN、RP的路径长大致相等。因此，能够减小分别通过构成各支路的多个半导体元件的电流路径间的电流量之差。
如图15以及图16的半导体模块302那样，使沿着XY平面扩展的各引线框架在Y方向上扩展，从而不论半导体元件的芯片的数量如何，都能够构成图11的半导体模块SM的电路。
此外虽然未图示，但例如也可以形成将图14的半导体模块301与图16的半导体模块302组合而成的结构的半导体模块。
图13～图16作为图11的电路图的半导体模块SM的例子而说明，但关于图12的电路图的半导体模块SM，也能够如图13～图16那样形成。在该情况下，IGBT以及续流用二极管也为纵型器件，在其芯片背面具有电极。因此，第1半导体元件C1以及第3半导体元件C3与金属图案M1电连接，第2半导体元件C2以及第4半导体元件C4与金属图案M2电连接。由此，第2电连接部13e以及第2弯折部13c与第1半导体元件C1以及第3半导体元件C3电连接，第3电连接部16e与第2半导体元件C2以及第4半导体元件C4电连接。
实施方式4.
本实施方式是将上述实施方式1～3的半导体装置应用于电力变换装置的实施方式。本发明并不限定于特定的电力变换装置，但以下，作为实施方式4，说明将本发明应用于三相的逆变器的情况。
图17是示出应用了本实施方式的电力变换装置的电力变换系统的结构的框图。图17所示的电力变换系统包括电源1000、电力变换装置2000、负载3000。电源1000为直流电源，将直流电力供给到电力变换装置2000。电源1000能够由各种电源构成，例如，既能够由直流系统、太阳能电池、蓄电池构成，也可以由与交流系统连接的整流电路或AC/DC转换器构成。另外，也可以由将从直流系统输出的直流电力变换为预定的电力的DC/DC转换器构成电源1000。
电力变换装置2000为连接于电源1000与负载3000之间的三相的逆变器，将从电源1000供给的直流电力变换为交流电力，将交流电力供给到负载3000。如图17所示，电力变换装置2000具备将输入的直流电力变换为交流电力而输出的主变换电路2010以及将控制主变换电路2010的控制信号输出到主变换电路2010的控制电路2030。
负载3000为由从电力变换装置2000供给的交流电力驱动的三相的电动机。此外，负载3000并不限于特定的用途，为搭载于各种电气设备的电动机，例如，用作面向混合动力汽车、电动汽车、铁路车辆、电梯或空调设备的电动机。
以下，说明电力变换装置2000的详细内容。主变换电路2010具备开关元件和续流二极管(未图示)，通过由开关元件进行开关，将从电源1000供给的直流电力变换为交流电力，供给到负载3000。主变换电路2010的具体的电路结构有各种结构，但本实施方式的主变换电路2010为2电平的三相全桥电路，能够由6个开关元件和与各个开关元件反并联的6个续流二极管构成。由与上述实施方式1～3中的任意实施方式的半导体模块SM相当的半导体模块2020构成主变换电路2010的各开关元件以及各续流二极管中的至少任意个。在6个开关元件中，每两个开关元件串联连接而构成上下支路，各上下支路构成全桥电路的各相(U相、V相、W相)。而且，各上下支路的输出端子、即主变换电路2010的3个输出端子连接于负载3000。
另外，主变换电路2010具备驱动上述各开关元件以及各续流二极管中的至少任意个(以下记载为“(各)开关元件”)的驱动电路(未图示)。但是，驱动电路既可以内置于半导体模块2020，也可以为与半导体模块2020分开地具备驱动电路的结构。驱动电路生成驱动主变换电路2010的开关元件的驱动信号，供给到主变换电路2010的开关元件的控制电极。具体而言，依照来自后述控制电路2030的控制信号，将使开关元件成为导通状态的驱动信号和使开关元件成为截止状态的驱动信号输出到各开关元件的控制电极。在将开关元件维持为导通状态的情况下，驱动信号为开关元件的阈值电压以上的电压信号(导通信号)，在将开关元件维持为截止状态的情况下，驱动信号为开关元件的阈值电压以下的电压信号(截止信号)。
控制电路2030控制主变换电路2010的开关元件以使所期望的电力供给到负载3000。具体而言，根据应供给到负载3000的电力来计算主变换电路2010的各开关元件应成为导通状态的时间(导通时间)。例如，能够通过根据应输出的电压来调制开关元件的导通时间的PWM控制来控制主变换电路2010。而且，将控制指令(控制信号)输出到主变换电路2010所具备的驱动电路，以便在各时间点使导通信号输出到应成为导通状态的开关元件，使截止信号输出到应成为截止状态的开关元件。驱动电路依照该控制信号，将导通信号或者截止信号作为驱动信号而输出到各开关元件的控制电极。
在本实施方式的电力变换装置中，应用实施方式1～3的功率模块作为主变换电路2010的开关元件和续流二极管，所以能够实现由寄生电感的抵消所导致的抑制效果等。
在本实施方式中，说明了将本发明应用于2电平的三相逆变器的例子，但本发明并不限于此，能够应用于各种电力变换装置。在本实施方式中，设为2电平的电力变换装置，但既可以为3电平或多电平的电力变换装置，在将电力供给到单相负载的情况下也可以将本发明应用于单相的逆变器。另外，在将电力供给到直流负载等的情况下，还能够将本发明应用于DC/DC转换器或AC/DC转换器。
另外，应用了本发明的电力变换装置并不限定于上述负载为电动机的情况，例如，还能够用作放电机床或激光机床、或者感应加热烹调器或非接触器供电系统的电源装置，进而，还能够用作太阳能发电系统或蓄电系统等功率调节器。
也可以以在技术上没有矛盾的范围适当地组合以上叙述的各实施方式(所包含的各例)所记载的特征的方式应用。
本次公开的实施方式应被认为在所有的点是例示，并非限制性的。本发明的范围不是通过上述说明示出，而是通过权利要求书示出，意图包含与权利要求书同等的意义以及范围内的所有的变更。

Claims (9)

1.一种半导体模块，具备：
作为被施加第1电位的平板状的布线路径的第1引线框架；
作为包括输出端子的平板状的布线路径的第2引线框架；
作为被施加与所述第1电位不同的第2电位的平板状的布线路径的第3引线框架；
绝缘材料，以使所述第1以及第2引线框架被一体化的方式进行密封；
第1半导体元件，经由接合材料而与所述第1引线框架直接接合；以及
第2半导体元件，经由接合材料而与所述第2引线框架直接接合，
所述第2引线框架和所述第3引线框架平面状排列并与所述第1引线框架的相同的面对置，
所述第1引线框架与所述第2引线框架隔着所述绝缘材料而对置，
所述绝缘材料形成为使覆盖所述第1引线框架的外表面的部分与夹在所述第1引线框架和所述第2引线框架之间的部分成为一体。
2.根据权利要求1所述的半导体模块，其中，
所述第3引线框架与设置于外部的平滑用的电容器的正极侧电连接。
3.根据权利要求1或者2所述的半导体模块，其中，
所述第3引线框架以与所述第1以及第2引线框架一起利用所述绝缘材料被一体化的方式被密封，
所述第3引线框架隔着所述绝缘材料而与所述第1引线框架对置。
4.根据权利要求1或者2所述的半导体模块，其中，
所述接合材料为焊料，
所述绝缘材料为树脂材料，
所述树脂材料的熔点比所述焊料的熔点高。
5.根据权利要求1或者2所述的半导体模块，其中，
所述半导体模块还具备密封材料，该密封材料密封所述第1、第2以及第3引线框架中的至少一部分、所述绝缘材料以及所述第1以及第2半导体元件，
所述密封材料由与所述绝缘材料不同的材料构成。
6.一种半导体模块，具备：
作为被施加第1电位的平板状的布线路径的第1引线框架；
作为包括输出端子的平板状的布线路径的第2引线框架；
作为被施加与所述第1电位不同的第2电位的平板状的布线路径的第3引线框架；
绝缘材料，以使所述第1以及第2引线框架一体化的方式进行密封；
第1半导体元件，经由接合材料而与所述第1引线框架直接接合；以及
第2半导体元件，经由接合材料而与所述第2引线框架直接接合，
所述第2引线框架和所述第3引线框架与所述第1引线框架的相同的面对置，
所述第1引线框架和所述第2引线框架隔着所述绝缘材料而对置，
所述绝缘材料形成为使覆盖所述第1引线框架的外表面的部分与夹在所述第1引线框架和所述第2引线框架之间的部分成为一体，
所述第3引线框架以与所述第1以及第2引线框架一起利用所述绝缘材料被一体化的方式被密封，
所述第3引线框架隔着所述绝缘材料而与所述第1引线框架对置，
所述第1引线框架在所述相同的面中包括与所述第2引线框架对置的第1面和与所述第3引线框架对置的第2面，
所述第1面与所述第2面相互交叉。
7.根据权利要求6所述的半导体模块，其中，
所述接合材料为焊料，
所述绝缘材料为树脂材料，
所述树脂材料的熔点比所述焊料的熔点高。
8.根据权利要求6或者7所述的半导体模块，其中，
所述半导体模块还具备密封材料，该密封材料密封所述第1、第2以及第3引线框架中的至少一部分、所述绝缘材料以及所述第1以及第2半导体元件，
所述密封材料由与所述绝缘材料不同的材料构成。
9.一种电力变换装置，具备：
主变换电路，具有权利要求1～8中的任意一项所述的半导体模块，该主变换电路将输入的电力进行变换而输出；以及
控制电路，将控制所述主变换电路的控制信号输出到所述主变换电路。
CN201880029986.1A 2017-05-12 2018-01-12 半导体模块以及电力变换装置 Active CN110622307B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-095436 2017-05-12
JP2017095436 2017-05-12
PCT/JP2018/000691 WO2018207406A1 (ja) 2017-05-12 2018-01-12 半導体モジュールおよび電力変換装置

Publications (2)

Publication Number Publication Date
CN110622307A CN110622307A (zh) 2019-12-27
CN110622307B true CN110622307B (zh) 2023-06-16

Family

ID=64105646

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880029986.1A Active CN110622307B (zh) 2017-05-12 2018-01-12 半导体模块以及电力变换装置

Country Status (5)

Country Link
US (1) US10804186B2 (zh)
JP (1) JP6576580B2 (zh)
CN (1) CN110622307B (zh)
DE (1) DE112018002452B4 (zh)
WO (1) WO2018207406A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017217352A1 (de) * 2017-09-28 2019-03-28 Danfoss Silicon Power Gmbh Stromschiene und leistungsmodul
JP7137516B2 (ja) * 2019-04-12 2022-09-14 株式会社日立製作所 半導体装置および電力変換装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101064485A (zh) * 2006-04-27 2007-10-31 株式会社日立制作所 电路装置、电路模块和电力变换装置
CN102110680A (zh) * 2009-10-30 2011-06-29 通用电气公司 具有降低电感的功率模块组件
JP2013219290A (ja) * 2012-04-12 2013-10-24 Panasonic Corp 半導体装置
CN105720046A (zh) * 2014-12-18 2016-06-29 三菱电机株式会社 半导体模块以及半导体装置
WO2016136457A1 (ja) * 2015-02-25 2016-09-01 三菱電機株式会社 パワーモジュール
CN106030796A (zh) * 2014-02-11 2016-10-12 三菱电机株式会社 功率用半导体模块

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7501702B2 (en) * 2004-06-24 2009-03-10 Fairchild Semiconductor Corporation Integrated transistor module and method of fabricating same
JP2008306867A (ja) 2007-06-08 2008-12-18 Fuji Electric Systems Co Ltd 電力変換装置および電気部品の接続方法
JP2012054449A (ja) 2010-09-02 2012-03-15 Aisin Aw Co Ltd 電気的接続装置
JP5893369B2 (ja) 2011-12-05 2016-03-23 ローム株式会社 半導体装置
WO2014002442A1 (ja) 2012-06-29 2014-01-03 株式会社デンソー 半導体装置および半導体装置の接続構造
WO2014045435A1 (ja) * 2012-09-24 2014-03-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP5970316B2 (ja) * 2012-09-26 2016-08-17 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8575767B1 (en) * 2012-10-06 2013-11-05 Ixys Corporation Reflow of thermoplastic sheet for passivation of power integrated circuits
JP5821822B2 (ja) 2012-10-31 2015-11-24 株式会社デンソー バスバーアセンブリの製造方法
JP5704190B2 (ja) * 2013-06-13 2015-04-22 富士電機株式会社 半導体パワーモジュール
US9177957B1 (en) * 2014-10-16 2015-11-03 Delta Electronics, Inc. Embedded packaging device
US10128174B2 (en) * 2015-07-24 2018-11-13 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
JP6689708B2 (ja) * 2016-08-10 2020-04-28 ルネサスエレクトロニクス株式会社 電子装置
DE102016120778B4 (de) * 2016-10-31 2024-01-25 Infineon Technologies Ag Baugruppe mit vertikal beabstandeten, teilweise verkapselten Kontaktstrukturen
US9923059B1 (en) * 2017-02-20 2018-03-20 Silanna Asia Pte Ltd Connection arrangements for integrated lateral diffusion field effect transistors
EP3613077B1 (en) * 2017-05-02 2020-10-07 ABB Power Grids Switzerland AG Half-bridge module with coaxial arrangement of the dc terminals

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101064485A (zh) * 2006-04-27 2007-10-31 株式会社日立制作所 电路装置、电路模块和电力变换装置
CN102110680A (zh) * 2009-10-30 2011-06-29 通用电气公司 具有降低电感的功率模块组件
JP2013219290A (ja) * 2012-04-12 2013-10-24 Panasonic Corp 半導体装置
CN106030796A (zh) * 2014-02-11 2016-10-12 三菱电机株式会社 功率用半导体模块
CN105720046A (zh) * 2014-12-18 2016-06-29 三菱电机株式会社 半导体模块以及半导体装置
WO2016136457A1 (ja) * 2015-02-25 2016-09-01 三菱電機株式会社 パワーモジュール

Also Published As

Publication number Publication date
JP6576580B2 (ja) 2019-09-18
JPWO2018207406A1 (ja) 2019-06-27
WO2018207406A1 (ja) 2018-11-15
DE112018002452B4 (de) 2023-03-02
US20200266135A1 (en) 2020-08-20
DE112018002452T5 (de) 2020-02-20
CN110622307A (zh) 2019-12-27
US10804186B2 (en) 2020-10-13

Similar Documents

Publication Publication Date Title
EP2099118B1 (en) Power converter apparatus
EP2099119B1 (en) Power converter apparatus
CN111480231B (zh) 电力转换装置
WO2012073306A1 (ja) パワーモジュール
JP4640425B2 (ja) 電力変換装置
US20210125904A1 (en) Semiconductor module and power conversion apparatus
EP2871676A1 (en) Semiconductor device
CN116325135A (zh) 半导体封装、半导体装置以及电力变换装置
CN110622307B (zh) 半导体模块以及电力变换装置
JP5092892B2 (ja) 半導体装置
EP2099121B1 (en) Power converter apparatus
JP7035920B2 (ja) 半導体装置および電力変換装置
JP6123722B2 (ja) 半導体装置
JP5062029B2 (ja) 半導体装置
JP6447914B2 (ja) パワーモジュールの直流側配線基板及びその製造方法
JP4640424B2 (ja) 電力変換装置
US20240234504A9 (en) Semiconductor device and power conversion device
CN116344522A (zh) 半导体装置以及电力变换装置
JP2012209598A (ja) 半導体装置
CN112204733A (zh) 半导体模块以及电力变换装置
JP2022148233A (ja) パワー半導体装置および電力変換装置
JP2012169349A (ja) 回路装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant