CN109273424B - 一种封装组件 - Google Patents

一种封装组件 Download PDF

Info

Publication number
CN109273424B
CN109273424B CN201811195866.7A CN201811195866A CN109273424B CN 109273424 B CN109273424 B CN 109273424B CN 201811195866 A CN201811195866 A CN 201811195866A CN 109273424 B CN109273424 B CN 109273424B
Authority
CN
China
Prior art keywords
voltage
package
terminal
terminals
package assembly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811195866.7A
Other languages
English (en)
Other versions
CN109273424A (zh
Inventor
黄晓冬
陈世杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Silergy Semiconductor Technology Ltd
Original Assignee
Hangzhou Silergy Semiconductor Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Silergy Semiconductor Technology Ltd filed Critical Hangzhou Silergy Semiconductor Technology Ltd
Priority to CN201811195866.7A priority Critical patent/CN109273424B/zh
Publication of CN109273424A publication Critical patent/CN109273424A/zh
Application granted granted Critical
Publication of CN109273424B publication Critical patent/CN109273424B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Inverter Devices (AREA)

Abstract

本发明提供了一种封装组件，在所述封装组件中，与封装组件中的第一高压侧驱动电路的端子耦合的任意两个第一高压封装端子之间设置有与封装组件中的第二高压侧驱动电路的端子耦合的至少一个第二高压封装端子，且使得与不同所述高压侧驱动电路的端子耦合的两个高压封装端子之间的第一间距不小于预设值，以确保该两个高压封装端子之间的电气隔离，有利于提高封装组件的各个封装端子的灵活布局以及提高封装组件的可靠性。

Description

一种封装组件
技术领域
本发明涉及半导体封装技术领域，更具体地，涉及一种封装组件。
背景技术
永磁同步电机(如三相永磁同步电机)由于其自身具有重量轻、体积小、结构简单和功率密度高等一些优点，在日常生活、工农业生产以及国家经济发展中起到了重要的作用。此外，由于永磁材料性能的不断提高和完善，以及电力电子器件的进一步发展，永磁同步电机的应用越来越广泛。
永磁同步电机通常采用半桥驱动集成电路进行驱动，例如三相永磁同步电机的半桥驱动集成电路包括三组半桥驱动电路，每一组半桥驱动电路包括一个高压侧晶体管和低压侧晶体管，所述高压侧晶体管和低压侧晶体管相连的节点与所述三相永磁同步电机的其中一相绕组相连，以向该相绕组输出驱动信号。而所述高压侧晶体管自身需要在一个超高的电压(通常为上百伏甚至几百伏的电压)来驱动，因此，永磁同步电机的驱动控制芯片中通常还需要包括与多相永磁同步电机对应的多组高压驱动电路来输出超高的驱动信号驱动对应组的高压侧晶体管。由于不同组所述高压驱动电路的输出端子之间的电压差通常有上百伏以上，那么对于包含电机的驱动控制芯片的封装组件而言，与不同组高压驱动电路耦合的封装端子之间需要确保一定的电气隔离特性，那么在设计这样的封装组件时，所述高压驱动电路耦合的封装端子之间的排布与设置对所述封装组件的可靠性尤为重要。
发明内容
有鉴于此，本发明提供一种新的封装组件，以提高封装组件的封装端子布局的灵活性以及提高封装组件的可靠性。
一种封装组件，其特征在于，包括多个高压侧驱动电路和与所述多个高压侧驱动电路耦合的多个高压封装端子，
所述多个高压侧驱动电路中的第一高压侧驱动电路与所述多个高压封装端子中的多个第一高压封装端子耦合，
所述多个高压侧驱动电路中的第二高压侧驱动电路与所述多个高压封装端子中的多个第二高压封装端子耦合，
其中，所述多个第一高压封装端子中的其中两个第一高压封装端子之间设置有所述多个第二封装端子中的至少一个第二高压封装端子。
优选地，分别与不同高压侧驱动电路耦合的两个高压封装端子之间的第一间距不小于第一预设值，以确保分别与不同高压侧驱动电路耦合的两个高压封装端子之间电气隔离。
优选地，所述第一预设值为1mm。
优选地，所述封装组件还包括管芯焊盘，
所述封装组件的封装端子位于所述管芯焊盘的周围，
所述第一高压侧驱动电路和第二高压侧驱动电路位于所述管芯焊盘上。
优选地，所述封装组件为QFN封装。
优选地，在所述封装组件上电后，分别与不同高压侧驱动电路耦合的两个高压封装端子之间的电压不小于第一预设电压，
所述第一预设电压设置得越大，所述第一间距也需设置得越大。
优选地，分别与同一高压侧驱动电路的两个端子耦合的相邻的两个高压封装端子之间的第二间距小于所述第一间距，
且在所述封装组件上电后，分别与同一高压侧驱动电路的两个端子耦合的相邻的两个高压封装端子之间的电压不大于第二预设电压，
所述第二预设电压的值小于所述第一预设电压的值。
优选地，还包括设置在所述管芯焊盘上的处理电路、时序电路和与所述封装组件的高压侧驱动电路对应设置的低压侧驱动电路，所述封装组件的封装端子还包括与各个所述低压侧驱动电路耦合的低压封装端子，
所述处理电路和时序电路控制所述封装组件的各个高压侧驱动电路输出对应的高压驱动信号，以及控制各个所述低压侧驱动电路输出对应的低压驱动信号，
各个所述高压驱动信号由所述封装组件的高压封装端子输出到位于所述封装组件外部对应的各个高压侧晶体管的栅极，
各个所述低压驱动信号由所述封装组件的低压封装端子输出到位于所述封装组件外部对应的各个低侧晶体管的栅极，
各个所述高压侧晶体管与对应的各个所述低压侧晶体管成对耦合在一起，以构成半桥驱动集成电路。
优选地，所述半桥驱动集成电路与多绕组电机相连，
其中，每一对所述高压侧晶体管和低压侧晶体管相连的节点与所述多绕组电机中的对应的一个绕组相连。
优选地，还包括设置在所述管芯焊盘上的PWM控制电路，
所述PWM控制电路与所述封装组件中的部分外围电路构成了开关电源，所述开关电源用于给所述封装组件的各个高压侧驱动电路和低压侧驱动电路提供供电电压。
优选地，还包括第三高压侧驱动电路和与所述第三高压侧驱动电路耦合的多个第三高压封装端子，
所述第一高压侧驱动电路、第二高压侧驱动电路和第三高压侧驱动电路分别通过所述第一高压封装端子、第二高压封装端子和第三高压封装端子输出用于驱动三绕组电机的高压驱动信号。
优选地，所述封装组件的各个高压侧驱动电路集成于第一芯片中，
所述封装组件的各个低压侧驱动电路、所述处理电路和时序电路集成于第二芯片中，
所述第一芯片和第二芯片均设置在所述管芯焊盘上，且所述第一芯片与第二芯片与所述管芯焊盘接触的一面的电位与所述管芯焊盘的电位相同。
优选地，所述第一芯片中包括耐压值不低于第三预设电压的DMOS电路，
所述第二芯片中包括CMOS电路，但是不包括耐压值高于所述第三预设电压的DMOS电路。
优选地，所述第一高压驱动电路包括第一晶体管和第二晶体管，所述第二高压驱动电路包括第三晶体管和第四晶体管，
所述第一晶体管的第一端子与所述多个第一高压封装端子中的第一个第一高压封装端子耦合，
所述第一晶体管的第二端子与所述第二晶体管的第一端子相连，且相连的第一节点与所述多个第一高压封装端子中的第二个第一高压封装端子耦合，
所述第二晶体管的第二端子与所述多个第一高压封装端子中的第三个第一高压封装端子耦合，
所述第三晶体管的第一端子与所述多个第二高压封装端子中的第一个第一高压封装端子耦合，
所述第三晶体管的第二端子与所述第四晶体管的第一端子相连，且相连的第二节点与所述多个第二高压封装端子中的第二个第二高压封装端子耦合，
所述第四晶体管的第二端子与所述多个第二高压封装端子中的第三个第二高压封装端子耦合。
优选地，所述第二个第一高压封装端子和所述第二个第二高压封装端子位于所述封装组件的第一区域，
所述第一个第一高压封装端子和所述第三个第一高压封装端子位于所述封装组件的第二区域，
所述第一个第二高压封装端子和所述第三个第二高压封装端子位于所述封装组件的第三区域，
其中，所述第二区域位于所述第一区域和第三区域之间。
优选地，所述封装组件的各个高压侧驱动电路的端子与各个高压封装端子之间耦合的路径包括重布线层和金属引线，
所述重布线层将所述高压侧驱动电路的各个端子的位置重新排布后，再通过所述金属引线与对应的所述高压封装端子电连接。
优选地，所述封装组件的各个高压侧驱动电路的端子与各个高压封装端子之间耦合的路径包括重布线层和金属引线，
所述重布线层由所述高压封装端子处延伸至对应的高压侧驱动电路的端子附近后，再通过所述金属引线与对应的高压侧驱动电路的端子电连接。
优选地，所述第二个第一高压封装端子通过第一重布线层和第一金属引线与对应的高压封装耦合，
所述第二个第二高压封装端子通过第二重布线层和第二金属引线与对应的高压封装耦合。
优选地，所述第一重布线层与所述第一节点相连，并通过所述第一金属引线与所述第二个第一高压封装端子相连，
所述第二重布线层与所述第二节点相连，并通过所述第二金属引线与所述第二个第二高压封装端子相连。
优选地，所述第一金属引线与所述第一节点相连，并通过所述第一重布线层与所述第二个第一高压封装端子相连，
所述第二金属引线与所述第二节点相连，并通过所述第二重布线与所述第二个第二高压封装端子相连。
优选地，所述第一重布线层与所述第二个第一高压封装端子位于同一水平面上，且由所述第二个第一高压封装端子处向所述第一节点处附近延伸，
所述第二重布线层与所述第二个第二高压封装端子位于同一水平面上，且由所述第二个第二高压封装端子处向所述第二节点处附近延伸。
由上可见，在依据本发明提供的封装组件中，与封装组件中的第一高压侧驱动电路的端子耦合的任意两个第一高压封装端子之间设置有与封装组件中的第二高压侧驱动电路的端子耦合的至少一个第二高压封装端子，且使得与不同所述高压侧驱动电路的端子耦合的两个高压封装端子之间的第一间距不小于预设值，以确保该两个高压封装端子之间的电气隔离，有利于提高封装组件的各个封装端子的灵活布局以及提高封装组件的可靠性。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1为依据本发明实施例提供的封装组件的结构示意图；
图2为依据本发明实施例的封装组件中的第一高压侧驱动电路和第二高压侧驱动电路的结构示意图；
图3为电机驱动电路的部分结构示意图。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中，相同的组成部分采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的结构。在下文中描述了本发。明的许多特定的细节，例如每个模块或流程，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
图1为依据本发明实施例提供的封装组件100的结构示意图，封装组件100中主要包括第一高压侧驱动电路111和第二高压侧驱动电路112，在封装组件100中，第一高压侧驱动电路111和第二高压侧驱动电路112均被集成在芯片(本申请中的芯片均指未进行封装的半导体裸芯片)11中，当然在其它实施例中，所述封装组件中的各个高压侧驱动电路也可以被集成在不同的芯片中。封装组件100还包括分别与第一高压侧驱动电路111的三个端子VB1、HO1、VS1耦合的三个第一高压封装端子A、B、C，以及还包括分别与第二高压侧驱动电路112的三个端子VB2、HO2、VS2耦合的三个第二高压封装端子D、E、F。其中，所述三个第一高压封装端子中的其中两个第一高压封装端子之间设置有所述三个第二封装端子中的至少一个第二高压封装端子。例如，在本实施例中，与端子VB1耦合的第一个第一高压封装端子A和与端子HO1耦合的第二个第一高压封装端子B之间设置有与端子HO2耦合的第二个第二高压封装端子E。当然，在其它实施例中，第二高压封装端子D、E、F中的任何一个均可以设置在第一高压封装端子A、B、C限定的间隔中。为了实现所述第一高压封装端子之间插入设置第二高压封装端子的设置，在本实施例的封装组件100中，第二个第一高压封装端子B和第二个第二高压封装端子E构成封装组件100的第一组高压封装端子，所述第一组高压封装端子位于封装组件100的第一区域，第一个第一高压封装端子A与第三个第一高压封装端子C构成封装组件100的第二组高压封装端子，所述第二组高压封装端子位于封装组件100的第二区域，第一个第二高压封装端子D与第三个第二高压封装端子F构成封装组件100的第三组高压封装端子，所述第三组高压封装端子位于封装组件100的第三区域，其中所述第二区域位于所述第一区域和第三区域之间。此外，如图1所示，封装组件100还进一步包括管芯焊盘132，封装组件100的各个封装端子131(各个封装端子131中包含了上述的封装端子A、B、C、D、E、F)位于管芯焊盘132的周围，例如各个封装端子131位于管芯焊盘132的四个侧边，即在本实施例中，封装组件100为QFN(方形扁平无引脚)封装，所述的第一区域、第二区域和第三区域依次排列在管芯焊盘132的一个侧边。在其它实施例中，位于所述第一区域中的第一组高压封装端子中包括与所述三个第一高压封装端子中的部分第一高压封装端子和所述三个第二高压封装端子中的部分第二高压封装端子，所述三个第一高压封装端子中的剩余部分全部位于所述第二区域中，以作为所述封装组件的第二组高压封装端子，而所述三个第二高压封装端子中的剩余部分全部位于所述第三区域中，以作为所述封装组件的第三组高压封装端子。第一高压侧驱动电路111和第二高压侧驱动电路112均位于管芯焊盘132上，即在本实施例中，芯片11位于管芯焊盘132中，第一高压侧驱动电路111和第二高压侧驱动电路112的各个端子均位于芯片11的有源面上，芯片11的背面(与有源面相对的一面)贴装在管芯焊盘132上，且当芯片11的背面存在电极时，可以使芯片的背面上的电极与管芯焊盘132具有相同的电位，例如使芯片11的背面电极与管芯焊盘132电连接，管芯焊盘132除了作为芯片11的机械支撑承载盘，还可以作为芯片11的接地焊盘或接电源焊盘，当然也可以作为芯片11的散热焊盘。
依据本发明实施例提供的封装组件通常需要输出上百伏的高压驱动信号来驱动外部高压侧晶体管，从而最终为永磁同步电机提供驱动信号，因此与所述封装组件的各个高压侧驱动电路(所述各个高压侧驱动电路包含了所述第一高压侧驱动电路和第二高压侧驱动电路)的端子耦合的高压封装端子需要输出较高的电压，且与不同组所述高压侧驱动电路耦合的两个所述高压封装端子(如其中一个所述第一高压封装端子和其中一个所述第二高压封装端子)之间第一间距不小于第一预设值，以确保分别与不同高压侧驱动电路的端子耦合的两个高压封装端子之间电气隔离，所述第一间距可以为1mm。如在封装组件100中，高压封装端子B和高压封装端子E之间的间距Dbe至少为1mm，而所述第一区域和第二区域之间的间距要需要至少为所述第一预设值，以确保高压封装端子E和所述第二组高压封装端子里的高压封装端子之间的间距不小于所述预设值，例如高压封装端子E和高压封装端子A之间的间距Dae也不小于1mm。同样，所述第二区域和第三区域之间的间距也需要不小于所述第一预定值，以确保所述第二组所述高压封装端子里的高压封装端子和第三组所述高压封装端子里的封装端子之间的最小间距不小于所述第一预设值，例如使封装端子C和封装端子D之间的间距Dcd不小于1mm。
在本实施例中，在封装组件100上电后，分别与不同高压侧驱动电路的端子耦合的两个高压封装端子之间的电压不小于第一预设电压，例如高压封装端子B和高压封装端子E之间的电压差最少为80V，通常情况为上百伏甚至几百伏。通常，所述第一间距需要根据所述第一预设电压来设定，一般而言，所述第一预设电压设置得越大，所述第一间距也需设置得越大。且在本实施例中，在所述封装组件100上电后，分别与同一高压侧驱动电路的两个端子耦合的相邻的两个高压封装端子之间的电压不大于第二预设电压，例如高压封装端子A与高压封装端子C之间电压差，以及高压封装端子D和高压封装端子F之间的电压差均不大于所述第二预设电压，例如不大于20V。那么分别与同一高压侧驱动电路的两个端子耦合的相邻的两个高压封装端子之间的第二间距小于所述第一间距，例如高压封装端子A和高压封装端子C之间的间距Dac，以及高压封装端子D和高压封装端子F之间的间距Ddf通常均设置为小于1mm，例如为0.2mm。此外，在本实施例中，所述第一区域和第二区域之间的间距或所述第二区域和第三区域之间的间距可以设置得较大，如大于所述第一区域中各个封装端子之间的间距，那么在所述第一区域和第二区域之间或所述第二区域和第三区域之间还可以根据需要灵活的设置所述封装组件的其它封装端子，从而有利于封装组件的走线布局。例如，在封装组件100中，高压封装端E和高压封装端子A之间，以及高压封装端子C和高压封装端子D之间均可以设置封装组件100的其它输入输出封装端子。
进一步的，在本实施例中，所述封装组件100还包括设置在管芯焊盘132上的处理电路、时序电路和与所述封装组件的高压侧驱动电路对应设置的低压侧驱动电路(这些电路在图1中均未具体标记出)，所述封装组件的封装端子还包括与各个所述低压侧驱动电路耦合的低压封装端子，其中所述处理电路和时序电路控制所述封装组件的各个高压侧驱动电路输出对应的高压驱动信号，以及控制各个所述低压侧驱动电路输出对应的低压驱动信号。
如图2所示，在本实施例中，各个所述高压侧驱动电路均由两个相互连接的晶体管构成的半桥电路构成。如图2(a)所示，第一高压驱动电路111包括第一晶体管HS1和第二晶体管LS1，第一晶体管HS1的第一端子VB1与所述三个第一高压封装端子中的第一个第一高压封装端子A耦合，第一晶体管HS1的第二端子与第二晶体管LS1的第一端子相连，且相连的节点HO1与所述三个第一高压封装端子中的第二个第一高压封装端子B耦合，第二晶体管LS1的第二端子VS1与所述三个第一高压封装端子中的第三个第一高压封装端子C耦合。如图2(b)所示，第二高压驱动电路112包括第三晶体管HS2和第四晶体管LS2，第三晶体管HS2的第一端子VB2与所述三个第二高压封装端子中的第一个第一高压封装端子D耦合，第三晶体管HS2的第二端子与第四晶体管LS2的第一端子相连，且相连的节点HO2与所述三个第二高压封装端子中的第二个第一高压封装端子E耦合，第四晶体管LS2的第二端子VS2与所述三个第二高压封装端子中的第三个第二高压封装端子F耦合。此外，第一晶体管HS1的第三端和第二晶体管LS1的第三端相连，以接收第一晶体管HS1和第二晶体管LS1的控制信号，第三晶体管HS2的第三端和第四晶体管LS2的第三端相连，以接收第三晶体管HS2和第四晶体管LS2的控制信号(图2中未具体体现出来)。
封装组件100的所述低压侧驱动电路的组数与所述高压侧驱动电路的组数对应设置，例如包括与第一高压侧驱动电路111对应的第一低压侧驱动电路，与第二高压侧驱动电路112对应的第二低压侧驱动电路。各个所述低压侧驱动电路也可以由相互连接的两个晶体管构成，且两个晶体管相连的节点输出的低压驱动信号用于输出到所述封装组件外部的低压侧晶体管的栅极以控制该低压侧晶体管的开关状态，而各个所述高压侧驱动电路中的两个晶体管相连的节点输出的高压驱动信号用于输出到所述封装组件外部的高压侧晶体管的栅极，以控制该高压侧晶体管的开关状态。其中，各个所述低压驱动信号由所述封装组件的低压封装端子输出到位于所述封装组件外部对应的各个低侧晶体管的栅极，各个所述高压侧晶体管与对应的各个所述低压侧晶体管成对耦合在一起，以构成半桥驱动集成电路。在本实施例中，所示封装组件100用于驱动多绕组电机，即多相永磁同步电机，则每一所示高压侧晶体管和低压侧晶体管耦合形成的半桥驱动电路的节点用于与所述多绕组电机中的一个绕组相连，以向该绕组输出驱动信号。例如封装组件100用于驱动3相电机，则封装组件还包括第三高压侧驱动电路和与所述第三高压侧驱动电路的端子耦合的三个第三高压封装端子，以及与所述第三高压侧驱动电路对应设置的第三低压侧驱动电路和与所述第三低压侧驱动电路耦合的低压封装端子，所述第三高压侧驱动电路和第三低压侧驱动电路分别驱动所述封装组件外部的高压侧晶体管和低压侧晶体管。其中，所述第一高压侧驱动电路、第二高压侧驱动电路和第三高压侧驱动电路分别通过所述第一高压封装端子、第二高压封装端子和第三高压封装端子输出用于驱动三绕组电机的高压驱动信号。图3示出了三相电机驱动电路中的第一组所述半桥驱动电路(其它组并未全部示出)，高压侧晶体管TH1和低压侧晶体管TL1耦合在输入端VIN和输出端VSS之间，且二者相连的节点D1与三相电机M中的第一绕组L1相连，以向该绕组输出驱动信号，其中高压侧晶体管TH1的栅极端接收所述第一高压侧驱动电路输出的高压驱动信号HO1，低压侧晶体管TL1的栅极端接收所述第一低压侧驱动电路输出的低压驱动信号LO1。
在封装组件100中，所述处理电路、时序电路和低压侧驱动电路均集成于芯片12中，且所述处理电路、时序电路和低压侧驱动电路的端子均位于芯片12的有源面上，芯片12的背面(与有源面相对的一面)贴装在管芯焊盘132上，且当芯片12的背面存在电极时，可以使芯片的背面上的电极与管芯焊盘132具有相同的电位，例如使芯片12的背面电极与管芯焊盘132电连接，管芯焊盘132除了作为芯片12的机械支撑承载盘，还可以作为芯片12的接地焊盘或接电源焊盘，当然也可以作为芯片12的散热焊盘。
封装组件还可进一步包括设置在管芯焊盘132上的PWM控制电路，所述PWM控制电路与封装组件100中的部分外围电路构成了开关电源，所述开关电源用于给所述封装组件的各个高压侧驱动电路和低压侧驱动电路提供供电电压。其中，所述PWM控制电路也可被集成在芯片12中。此外，在封装组件100中，芯片11中包括耐压值不低于第三预设电压的DMOS电路，其中，所述第三预设电压通常为上百伏甚至几百伏的超高压。芯片12中包括CMOS电路，但是不包括耐压值高于所述第三预设电压的DMOS电路。
继续参考图1所示，封装组件100的各个封装端子131与芯片11和芯片12上的各个端子之间的耦合路径可以仅包括金属引线，例如芯片12上的各个端子均通过金属引线与封装组件100的各个封装端子131中对应的封装端子电连接，例如芯片12中的各个所述低压侧驱动电路的各个端子均通过金属引线与相应的低压封装端子电连接。且芯片12上的端子还通过金属引线与芯片11上的端子电连接，例如芯片12中的处理电路、时序电路以及PWM控制电路中的端子通过金属引线与芯片11中端子相连。此外，封装组件100的各个高压侧驱动电路的端子与各个高压侧封装端子之间的耦合路径包括重布线层和金属引线，所述重布线层将所述高压侧驱动电路的各个端子的位置重新排布后，再通过所述金属引线将所述重布线层与对应的所述高压封装端子电连接。又或者可以使得所述重布线层由所述高压封装端子处延伸至对应的高压侧驱动电路的端子附近后，再通过所述金属引线将所述重布线层与对应的高压侧驱动电路的端子电连接。在所述封装组件100中，可以使得所述第一区域中的各个高压封装端子通过所述重布线层和金属引线与对应高压侧驱动电路的对应的端子相连，而使得所述第二区域和第三区域中的各个高压封装端子均仅通过金属引线与对应高压侧驱动电路的对应的端子相连。例如图1所示，高压封装端子B的电位先通过与高压封装端子B电连接的重布线层RDL1引出并延伸至第一高压侧驱动电路111的端子HO1处附近后，再通过金属引线Wb将重布线层RDL1与端子HO1电连接，从而实现了端子HO1与高压封装端子B之间的耦合。高压封装端子E的电位先通过与高压封装端子E电连接的重布线层RDL2引出并延伸至第二高压侧驱动电路112的端子HO2处附近后，再通过金属引线We将重布线层RDL2与端子HO2电连接，从而实现了端子HO2与高压封装端子E之间的耦合。高压封装端子A、C分别通过金属引线Wa、Wc直接与第一高压侧驱动电路111的中的端子VB1、VS1相连，以实现了高压封装端子A、C分别与端子VB1、VS1之间的耦合。高压封装端子D、F分别通过金属引线Wd、Wf直接与第二高压侧驱动电路112的中的端子VB2、VS2相连，以实现了高压封装端子D、F分别与端子VB2、VS2之间的耦合。此外，如图1所述，封装组件还包括用于包封封装组件100中的各个芯片和囊封(不完全包封)封装组件中各个封装端子的塑封体134，所述封装组件的各个封装端子均被裸露在塑封体134的第一表面，当所述封装组件需要与外部PCB板电连接时，可以直接使得塑封体134的第一表面贴装在PCB板上，封装组件的各个封装端子通过焊接层与PCB板相连。所述封装组件的管芯焊盘13也可以根据实际需要选择性的裸露在所述塑封体134的第一表面，以与PCB板上的散热焊盘、接地焊盘、接电源焊盘中的一个电连接。
需要说明的是，上述各个实施例中，各个高压侧驱动电路中的端子均以三个为例，则与每一个高压驱动电路的端子耦合的高压封装端子也以三个为例，事实上，在其它实施例中，各个高压侧驱动电路中的端子不限定为三个，可以为多个，则与每一个高压驱动电路的端子耦合的高压封装端子也不限定为3个，也可以为多个。同样，对于对应的低压侧驱动电路的端子个数和对应的低压封装端子的个数也不局限于三个，也均可以为多个。
由上可见，依据本发明提供的封装组件，使得与封装组件中的第一高压侧驱动电路的端子耦合的任意两个第一高压封装端子之间设置有与封装组件中的第二高压侧驱动电路的端子耦合的至少一个第二高压封装端子，且使得与不同所述高压侧驱动电路的端子耦合的两个高压封装端子之间的第一间距不小于预设值，以确保该两个高压封装端子之间的电气隔离，有利于提高封装组件的各个封装端子的灵活布局以及提高封装组件的可靠性。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (21)

1.一种封装组件，其特征在于，包括多个高压侧驱动电路和与所述多个高压侧驱动电路耦合的多个高压封装端子，
所述多个高压侧驱动电路中的第一高压侧驱动电路与所述多个高压封装端子中的多个第一高压封装端子耦合，
所述多个高压侧驱动电路中的第二高压侧驱动电路与所述多个高压封装端子中的多个第二高压封装端子耦合，
其中，所述多个第一高压封装端子中的其中两个第一高压封装端子之间设置有所述多个第二高压封装端子中的至少一个第二高压封装端子。
2.根据权利要求1所述的封装组件，其特征在于，分别与不同高压侧驱动电路耦合的两个高压封装端子之间的第一间距不小于第一预设值，以确保分别与不同高压侧驱动电路耦合的两个高压封装端子之间电气隔离。
3.根据权利要求2所述的封装组件，其特征在于，所述第一预设值为1mm。
4.根据权利要求1所述的封装组件，其特征在于，所述封装组件还包括管芯焊盘，
所述封装组件的封装端子位于所述管芯焊盘的周围，
所述第一高压侧驱动电路和第二高压侧驱动电路位于所述管芯焊盘上。
5.根据权利要求4所述的封装组件，其特征在于，所述封装组件为QFN封装。
6.根据权利要求2所述的封装组件，其特征在于，在所述封装组件上电后，分别与不同高压侧驱动电路耦合的两个高压封装端子之间的电压不小于第一预设电压，
所述第一预设电压设置得越大，所述第一间距也需设置得越大。
7.根据权利要求6所述的封装组件，其特征在于，分别与同一高压侧驱动电路的两个端子耦合的相邻的两个高压封装端子之间的第二间距小于所述第一间距，
且在所述封装组件上电后，分别与同一高压侧驱动电路的两个端子耦合的相邻的两个高压封装端子之间的电压不大于第二预设电压，
所述第二预设电压的值小于所述第一预设电压的值。
8.根据权利要求4所述的封装组件，其特征在于，还包括设置在所述管芯焊盘上的处理电路、时序电路和与所述封装组件的高压侧驱动电路对应设置的低压侧驱动电路，所述封装组件的封装端子还包括与各个所述低压侧驱动电路耦合的低压封装端子，
所述处理电路和时序电路控制所述封装组件的各个高压侧驱动电路输出对应的高压驱动信号，以及控制各个所述低压侧驱动电路输出对应的低压驱动信号，
各个所述高压驱动信号由所述封装组件的高压封装端子输出到位于所述封装组件外部对应的各个高压侧晶体管的栅极，
各个所述低压驱动信号由所述封装组件的低压封装端子输出到位于所述封装组件外部对应的各个低压侧晶体管的栅极，
各个所述高压侧晶体管与对应的各个所述低压侧晶体管成对耦合在一起，以构成半桥驱动集成电路。
9.根据权利要求8所述的封装组件，其特征在于，所述半桥驱动集成电路与多绕组电机相连，
其中，每一对所述高压侧晶体管和低压侧晶体管相连的节点与所述多绕组电机中的对应的一个绕组相连。
10.根据权利要求8所述的封装组件，其特征在于，还包括设置在所述管芯焊盘上的PWM控制电路，
所述PWM控制电路与所述封装组件中的部分外围电路构成了开关电源，所述开关电源用于给所述封装组件的各个高压侧驱动电路和低压侧驱动电路提供供电电压。
11.根据权利要求1所述的封装组件，其特征在于，还包括第三高压侧驱动电路和与所述第三高压侧驱动电路耦合的多个第三高压封装端子，
所述第一高压侧驱动电路、第二高压侧驱动电路和第三高压侧驱动电路分别通过所述第一高压封装端子、第二高压封装端子和第三高压封装端子输出用于驱动三绕组电机的高压驱动信号。
12.根据权利要求8所述的封装组件，其特征在于，所述封装组件的各个高压侧驱动电路集成于第一芯片中，
所述封装组件的各个低压侧驱动电路、所述处理电路和时序电路集成于第二芯片中，
所述第一芯片和第二芯片均设置在所述管芯焊盘上，且所述第一芯片与第二芯片与所述管芯焊盘接触的一面的电位与所述管芯焊盘的电位相同。
13.根据权利要求12所述的封装组件，其特征在于，所述第一芯片中包括耐压值不低于第三预设电压的DMOS电路，
所述第二芯片中包括CMOS电路，但是不包括耐压值高于所述第三预设电压的DMOS电路。
14.根据权利要求1所述的封装组件，其特征在于，所述第一高压侧驱动电路包括第一晶体管和第二晶体管，所述第二高压侧驱动电路包括第三晶体管和第四晶体管，
所述第一晶体管的第一端子与所述多个第一高压封装端子中的第一个第一高压封装端子耦合，
所述第一晶体管的第二端子与所述第二晶体管的第一端子相连，且相连的第一节点与所述多个第一高压封装端子中的第二个第一高压封装端子耦合，
所述第二晶体管的第二端子与所述多个第一高压封装端子中的第三个第一高压封装端子耦合，
所述第三晶体管的第一端子与所述多个第二高压封装端子中的第一个第二高压封装端子耦合，
所述第三晶体管的第二端子与所述第四晶体管的第一端子相连，且相连的第二节点与所述多个第二高压封装端子中的第二个第二高压封装端子耦合，
所述第四晶体管的第二端子与所述多个第二高压封装端子中的第三个第二高压封装端子耦合。
15.根据权利要求14所述的封装组件，其特征在于，所述第二个第一高压封装端子和所述第二个第二高压封装端子位于所述封装组件的第一区域，
所述第一个第一高压封装端子和所述第三个第一高压封装端子位于所述封装组件的第二区域，
所述第一个第二高压封装端子和所述第三个第二高压封装端子位于所述封装组件的第三区域，
其中，所述第二区域位于所述第一区域和第三区域之间。
16.根据权利要求1所述的封装组件，其特征在于，所述封装组件的各个高压侧驱动电路的端子与各个高压封装端子之间耦合的路径包括重布线层和金属引线，
所述重布线层将所述高压侧驱动电路的各个端子的位置重新排布后，再通过所述金属引线与对应的所述高压封装端子电连接。
17.根据权利要求1所述的封装组件，其特征在于，所述封装组件的各个高压侧驱动电路的端子与各个高压封装端子之间耦合的路径包括重布线层和金属引线，
所述重布线层由所述高压封装端子处延伸至对应的高压侧驱动电路的端子附近后，再通过所述金属引线与对应的高压侧驱动电路的端子电连接。
18.根据权利要求15所述的封装组件，其特征在于，所述第二个第一高压封装端子通过第一重布线层和第一金属引线与对应的高压封装耦合，
所述第二个第二高压封装端子通过第二重布线层和第二金属引线与对应的高压封装耦合。
19.根据权利要求18所述的封装组件，其特征在于，
所述第一重布线层与所述第一节点相连，并通过所述第一金属引线与所述第二个第一高压封装端子相连，
所述第二重布线层与所述第二节点相连，并通过所述第二金属引线与所述第二个第二高压封装端子相连。
20.根据权利要求18所述的封装组件，其特征在于，
所述第一金属引线与所述第一节点相连，并通过所述第一重布线层与所述第二个第一高压封装端子相连，
所述第二金属引线与所述第二节点相连，并通过所述第二重布线与所述第二个第二高压封装端子相连。
21.根据权利要求20所述的封装组件，其特征在于，所述第一重布线层与所述第二个第一高压封装端子位于同一水平面上，且由所述第二个第一高压封装端子处向所述第一节点处附近延伸，
所述第二重布线层与所述第二个第二高压封装端子位于同一水平面上，且由所述第二个第二高压封装端子处向所述第二节点处附近延伸。
CN201811195866.7A 2018-10-15 2018-10-15 一种封装组件 Active CN109273424B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811195866.7A CN109273424B (zh) 2018-10-15 2018-10-15 一种封装组件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811195866.7A CN109273424B (zh) 2018-10-15 2018-10-15 一种封装组件

Publications (2)

Publication Number Publication Date
CN109273424A CN109273424A (zh) 2019-01-25
CN109273424B true CN109273424B (zh) 2024-02-02

Family

ID=65196722

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811195866.7A Active CN109273424B (zh) 2018-10-15 2018-10-15 一种封装组件

Country Status (1)

Country Link
CN (1) CN109273424B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001255857A (ja) * 2000-03-09 2001-09-21 Texas Instr Japan Ltd 駆動回路
JP2003101393A (ja) * 2001-09-25 2003-04-04 Matsushita Electric Works Ltd 半導体装置およびそれを用いたサンプルホールド回路
CN1770451A (zh) * 2004-09-02 2006-05-10 夏普株式会社 改善芯片面积和封装引线端子数量及寄生电感的ic器件
CN202871791U (zh) * 2012-11-12 2013-04-10 杭州士兰微电子股份有限公司 紧凑型单相集成驱动电路的封装装置及单相集成驱动电路
CN107710407A (zh) * 2015-06-09 2018-02-16 株式会社电装 半导体装置
CN208970505U (zh) * 2018-10-15 2019-06-11 矽力杰半导体技术(杭州)有限公司 一种封装组件

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001255857A (ja) * 2000-03-09 2001-09-21 Texas Instr Japan Ltd 駆動回路
JP2003101393A (ja) * 2001-09-25 2003-04-04 Matsushita Electric Works Ltd 半導体装置およびそれを用いたサンプルホールド回路
CN1770451A (zh) * 2004-09-02 2006-05-10 夏普株式会社 改善芯片面积和封装引线端子数量及寄生电感的ic器件
CN202871791U (zh) * 2012-11-12 2013-04-10 杭州士兰微电子股份有限公司 紧凑型单相集成驱动电路的封装装置及单相集成驱动电路
CN107710407A (zh) * 2015-06-09 2018-02-16 株式会社电装 半导体装置
CN208970505U (zh) * 2018-10-15 2019-06-11 矽力杰半导体技术(杭州)有限公司 一种封装组件

Also Published As

Publication number Publication date
CN109273424A (zh) 2019-01-25

Similar Documents

Publication Publication Date Title
CN106409819B (zh) 半导体装置
US11037847B2 (en) Method of manufacturing semiconductor module and semiconductor module
CN107644857B (zh) 多器件功率模块的信号引脚布局
TWI753996B (zh) 電子裝置
CN102832189B (zh) 一种多芯片封装结构及其封装方法
US10134718B2 (en) Power semiconductor module
US10319671B2 (en) Semiconductor package with leadframe
CN107622998B (zh) 半导体模块
CN108123620B (zh) 具有用于增强共源极电感的栅极线圈的逆变器开关器件
TWI745530B (zh) 電子裝置
KR960000799B1 (ko) 3상브리지 변환회로 모듈
US20170213783A1 (en) Multi-chip semiconductor power package
US20140210061A1 (en) Chip arrangement and chip package
JP2005183463A (ja) 半導体装置
CN211700263U (zh) 多基岛引线框架以及电机驱动芯片的封装结构
US11710685B2 (en) Semiconductor module and power conversion device
CN109273424B (zh) 一种封装组件
JP2010287699A (ja) パワーモジュール
CN210723007U (zh) 一种用于集成功率模块的引线框架
CN208970505U (zh) 一种封装组件
CN107924883B (zh) 电力用半导体装置
CN216871961U (zh) 半导体装置
JP2023090151A (ja) 半導体パワーモジュールおよび電力変換装置
JPH04336812A (ja) デジタル回路装置
JP2024075362A (ja) パワー半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 310051 No. 6 Lianhui Street, Xixing Street, Binjiang District, Hangzhou City, Zhejiang Province

Applicant after: SILERGY SEMICONDUCTOR TECHNOLOGY (HANGZHOU) Co.,Ltd.

Address before: Room A1501-A1505 and A1509-A1511, 71 Building No. 90 Wensan Road, Xihu District, Hangzhou City, Zhejiang Province, 310012

Applicant before: SILERGY SEMICONDUCTOR TECHNOLOGY (HANGZHOU) Co.,Ltd.

GR01 Patent grant
GR01 Patent grant