KR960000799B1 - 3상브리지 변환회로 모듈 - Google Patents
3상브리지 변환회로 모듈 Download PDFInfo
- Publication number
- KR960000799B1 KR960000799B1 KR1019880001875A KR880001875A KR960000799B1 KR 960000799 B1 KR960000799 B1 KR 960000799B1 KR 1019880001875 A KR1019880001875 A KR 1019880001875A KR 880001875 A KR880001875 A KR 880001875A KR 960000799 B1 KR960000799 B1 KR 960000799B1
- Authority
- KR
- South Korea
- Prior art keywords
- terminal
- switch means
- lead
- bonding wire
- control input
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01051—Antimony [Sb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Inverter Devices (AREA)
Abstract
내용 없음.
Description
제1a도는 본 발명의 일실시예에 따른 3상브리지변환회로모듈의 조립 평면도.
제1b도는 제1a도에 도시된 3상브리지변환회로모듈의 측면도.
제2도는 제1a도와 및 1b도에 도시된 3상브리지변환회로모듈을 3상브리지 인버터회로로 이용할 경우의 회로도.
제3,4,5도는 각각 제2도의 스위치회로 구성예를 도시한 회로도.
제6도는 제1a도 및 제1b도에 도시된 3상브리지변환회로모듈을 교류-직류 변환회로로 사용할 경우의 회로도.
제7도와 제8도는 각각 제6도의 스위치회로의 구성예를 도시한 회로도.
제9a도는 본 발명의 다른 실시예에 따른 3상브리지변환회로모듈의 조립평면도.
제9b도는 제9a도에 도시된 3상브리지변환회로모듈의 측면도이다.
* 도면의 주요부분에 대한 부호의 설명
11 : 단자프레임 11-1A : 설치부
11-1,BU,U,BV,V,BW,W,BX,BY,BZ,11-2 : 인출단자
12-1~12-15,24-1~24-3 : 본딩와이어 13-1~13-3 : 단자
14 : 패키지 15,21 : 트랜지스터
16 : 콜랙터단자 17 : 베이스단자
18 : 에미터단자 16' : 소오스단자
17',17″ : 게이트단자 18' : 드레인단자
16″ : 케소드단자 18″ : 애노드단자
19 : 다이오드 20 : 저항
22 : MOS FET 23 : 다이리스터
Q1~Q6 : 스위치수단 OUT1,OUT2 : 직류출력단자
본 발명은 SIP(Single In-Line Package)형 패키지에 밀봉되어 넣어지는 3상브리지변환회로모듈(module)에 관한 것으로, 특히 PCB(Printed Circuit Board)에 장착시켜 쓰기에 좋은 인출단자선배열로됨으로써 PCB의 회로패턴이 간단해서 설치공정이 간단해질 수 있도록 된 3상브리지변환회로모듈에 관한 것이다.
일반적으로 3상브리지인버터회로와 같은 3상브리지변환회로모듈은 6개의 트랜지스터로 회로구성되어 이 6개의 트랜지스터가 2개씩 짝지워져 3개의 인버터회로를 구성하게 되면서 단자프레임 위에 실려진 패키지에 넣어 밀폐되어진다. 그리고 단자프레임에 실려진 제1~제6트랜지스터는 패키지내의 내부결선이 쉬워지도록 제1,제4,제2,제5,제3,제6트랜지스터 순으로 배치되기 때문에 각 트랜지스터에 접속되는 단자프레임의 인출단자가 출력신호순서와 같아지지 않게 된다. 이러한 구조는 단자프레임의 패턴형상이 단순해서 제작하기가 쉬워지기 때문에 널리 채용되고 있는 바, 이는 3상브리지인버터회로에만 국한되지 않고, 다른 3상브리지변환회로모듈에서도 마찬가지로 널리 채용하고 있다.
그런데 일반적으로 SIP형 패키지는 제조공정수를 감소시켜 제조원가를 낮추고, 장치의 소형화를 위해 PCB에 직접 납땜해서 사용하는 경우가 많기 때문에 3상브리지인버터회로의 SIP형 패키지도 PCB에 직접 납땜해서 사용하게 되므로 상기와 같이 출력신호순서와 같아지지 않게 되고, 그 때문에 SIP형 패키지를 PCB상에다 장착하는 경우 PCB의 회로패턴이 복잡해지게 된다. 또 PCB상의 회로패턴으로서는 완전히 배선해줄 수가 없기 때문에 짧은 단자선등과 같은 점프선을 쓴 배선을 PCB의 회로패턴에다 추가해 주어야할 필요가 생기고, 그 때문에 모듈을 PCB에 장착하기 위한 공정이 더욱 복잡해진다고 하는 결점이 있게 된다.
또 상기 제1~제6트랜지스터가 대전력소자인 경우에는 대전류가 흐르기 때문에 PCB의 회로패턴에는 폭이 넓은 배선패턴을 쓸 필요가 있게 되어, 상기와 같이 회로패턴이 복잡해지게 되면 폭넓은 배선패턴을 쓸수가 없기 때문에, 대전력소자에 적용하는 것이 곤란해지게 된다.
이에 본 발명은 상기와 같은 결점을 해소시켜 주기 위해 발명된 것으로, SIP형 패키지의 인출단자를 출력신호순서대로 적절히 배열해 줌으로써 PCB의 회로패턴이 간단해지게 되고 장착공정이 간단해짐은 물론 대전력소자에도 적용할 수 있도록 된 3상브리지변환회로모듈을 제공함에 그 목적이 있따.
이하 본 발명의 구성 및 작용, 효과를 예시된 도면에 의거 상세히 설명한다.
본 발명, 3상브리지변환회로모듈은 인출단자(11-1)와, 일단이 상기 인출단자( 11-1)에 접속되는 스위치수단(Q1), 상기 스위치수단(Q1)의 제어 입력단에 접속되는 인출단자(BU), 상기 스위치수단(Q1)의 타단에 접속되는 인출단자(U), 일단이 상기 인출단자(11-1)에 접속되는 스위치수단(Q2), 상기 스위치수단(Q2)의 제어입력단에 접속되는 인출단자(BV), 상기 스위치수단(Q2)의 타단에 접속되는 인출단자(V), 일단이 상기 인출단자(11-1)에 접속되는 스위치수단(Q3), 상기 스위치수단(Q3)의 제어입력단에 접속되는 인출단자(BW), 상기 스위치수단(Q3)의 타단에 접속되는 인출단자(W), 일단이 상기 인출단자(U)에 접속되는 스위치수단(Q4), 상기 스위치수단(Q4)의 제어입력단에 접속되는 인출단자(BX), 일단이 상기 인출단자(V)에 접속되는 스위치수단(Q5), 상기 스위치수단(Q5)의 제어입력단에 접속되는 인출단자(BY), 일단이 상기 인출단자(W)에 접속되는 스위치수단(Q6), 상기 스위치수단(Q6)의 제어입력단에 접속되는 인출단자(BZ), 상기 각 스위치수단(Q4~Q6)의 타단에 접속되는 인출단자(11-2), 상기 각 스위치수단(Q1~Q6) 및 상기 각 인출단자(11-1,BU,U,BV,V,BW,V,BX,BY,BZ,11-2)의 인입단자를 밀폐하는 SIP형 패키지(14)등을 가지며, 상기 각 인출단자(BX)(BY)(BZ)(11-2)가 서로 인접하도록 배치되어 구성된다.
상기와 같이 구성된 본 발명은 3상브리지변환회로의 복잡한 배선이 브리지배선, 즉 모듈내에 구성되게 될뿐만 아니라 인출단자가 출력 신호의 순서로 배치되므로 PCB의 회로패턴에 점프선의 배선을 할 필요가 없으므로 설치공정을 간단히 할 수 있고, PCB의 회로패턴이 간단하게 됨에 따라 회로패턴의 폭을 넓게 할 수 있으므로 대전력소자에도 적용할 수 있게 되어 있다.
제1a도는 본 발명의 일실시예에 따른 3상브리지변환회로모듈의 조립평면도이고, 제1b도는 상기 제1a도 측면도인데, 단자프레임(11)은 예를 들어 두께 0.8mm의 구리판을 압연처리하여 형성시키며, 도면상에서 단자프레임(11)의 빗금친 부분(11-7)은 모듈의 완성시에 제거된다.
한편 스위치수단(Q1~Q6)내에는 각각 스위치회로가 형성되어 있으며, 상기 단자프레임(11)의 인출단자(11-1)에는 스위치수단의 설치부(11-1A)가 구비되어 있는데, 이 설치부(11-1A)에는 상기 스위치수단(Q1,Q2,Q3)가 Pb-Sn계 땜납에 의해 납땜 설치되어 있다. 상기 단자프레임(11)의 인출단자(BU)와 상기 스위치수단(Q1)의 제2전극(제어입력단)은 A1으로 이루어진 본딩들어 압착법(US본딩)이 이용된다. 또한 상기 단자프레임(11)의 인출단자(U)와 상기 스위치수단(Q1)의 제3전극(타단)은 본딩와이어(12-2)로 결선되고, 상기 단자프레임(11)의 인출단자(BV)와 상기 스위치수단(Q2)의 제2전극은 본딩와이어(12-3)로, 상기 단자프레임(11)의 인출단자(V)와 상기 스위치수단(Q2)의 제3전극은 본딩와이어(12-4)로, 상기 단자프레임(11)의 인출단자(BW)와 상기 스위치수단(Q3)의 제2전극은 본딩와이어(12-5)로, 상기 단자프레임(11)의 인출단자(W)와 상기 스위치수단(Q3)의 제3전극은 본딩와이어(12-6)로 각각 결선됨과 동시에 상기 스위치수단(Q4)는 외부에 노출되지 않는 단자(13-1)에 장치되면서 이 단자(13-1)와 상기 스위치수단(Q1)의 제3전극은 본딩와이어(12-7)로 결선된다. 다라서 스위치수단(Q4)의 제1전극은 단자(13-1), 본딩와이어(12-7) 및 본딩와이어(12-2)를 통하여 인출단자(U)에 접속되게 된다.
한편 상기 스위치수단(Q4)의 제2전극과 인출단자(BX)는 본딩와이어(12-8)로 결선되며, 상기 스위치수단(Q4)의 제3전극과 인출단자(11-2)는 본딩와이어(12-9)로 결선되고, 상기 스위치수단(Q5)는 외부에 노출되지 않는 단자(13-2)에 장착되며, 이 단자(13-2)와 상기 스위치수단(Q2)의 제3전극은 본딩와이어(12-10)로 결선된다. 따라서 스위치수단(Q5)의 제1전극은 단자(13-2), 본딩와이어(12-10) 및 본딩와이어(12-4)를 통하여 인출단자(V)에 접속되게 된다.
상기 스위치수단(Q5)의 제2전극과 인출단자(BY)는 본딩와이어(12-11)로 결선되며, 상기 스위치수단(Q5)의 제3전극과 인출단자(11-2)는 본딩와이어(12-12)로 결선되고, 상기 스위치수단(Q1~Q6)는 외부에 노출되지 않는 단자(13-3)에 장치되며, 이 단자(13-3)와 상기 스위치수단(Q3)의 제3전극은 본딩와이어(12-13)로 결선된다.
따라서 스위치수단(Q6)의 제1전극은 단자(13-3), 본딩와이어(12-13) 및 본딩와이어(12-6)를 통하여 인출단자(W)에 접속되게 된다.
상기 스위치수단(Q6)의 제2전극과 인출단자(BZ)는 본딩와이어(12-14)로 결선되며, 상기 스위치수단(Q6)의 제3전극과 인출단자(11-2)는 본딩와이어(12-15)로 결선되고, 상기 각 스위치수단(Q1~Q6)와 상기 단자프레임(11)의 인입단자부는 SIP형 패키지(14)(파선으로 표시됨)에 내설된다.
또, 상기 인출단자(12-3)는 SIP형 패키지(14)에서 인출되면서, 패키지(14)의 내부에서 그 일부가 절단되어 유동상태로 되는데, 이는 회로동작시에는 사용되지 않고, 단지 SIP형 패키지(14)를 일반적인 12개의 핀으로 하기 위한 장식용으로 사용되게 된다.
제2도는 상기 제1a도와 제1b도의 모듈을 3상브리지인버터회로로 이용할 경우의 회로도인데, 제2도에서 상기 제1a도와 제1b도에 대응되는 부분에는 같은 부호가 도시되어 있으며, 인출단자(11-1)에는 (+)직류전원이 접속되어 있고, 인출단자(11-2)에는 접지단이 접속되며, 이때 상기 인출단자(U,V,W)는 3상 출력단자로 이용됨과 더불어 상기 인출단자(BU,BV,BW,BX,BY,BZ)는 제어입력단자로 이용되며, 상기 인출단자(BU,BV,BW,BX,BY,BZ)에서 공급되는 제어신호에 의해 상기 인출단자(U,V,W)에서 3상의 신호가 출력되게 된다.
제3도~제5도는 상기 제2도의 스위치수단(Q1~Q6)내에 형성된 스위치회로의 구성예를 보여주는 것으로서, 제3도는 각 스위치회로를 각각 NPN형 바이폴러트랜지스터(15)로 구성한 것인데, 스위치수단(Q1~Q3)내의 스위치회로에 바이폴러트랜지스 터(15)가 이용될 경우에는 상기 트랜지스터(15)의 콜렉터단자(16)(상기 제1전극에 대응)가 상기 인출단자(11-1)에 공통접속되며, 베이스단자(17)(상기 제2전극에 대응)가 상기 인출단자(BU,BV,BW)에, 에미터단자(18)(상기 제3전극에 대응)가 상기 인출단자(U,V,W)에 각각 접속되고, 스위칭장치(Q4~Q6)내의 스위치회로에서는 상기 트랜지스터(15)의 콜렉터단자(16)가 상기 인출단자(U,V,W)에, 베이스단자(17)가 상기 인출단자(BX,BY,BZ)에 각각 접속되면서 에미터단자(18)가 상기 인출단자(11-2)에 공통접속된다.
제4도는 상기 스위치회로의 다른 구성예를 보여주는 것으로, 상기 제3도의 NPN형 바이폴러트랜지스터(15)에 보호용 다이오드(19)가 접속된 것인데, 상기 다이오드(19)의 애노드는 트랜지스터(15)의 에미터에 접속되며, 캐소드는 콜렉터에 접속되는 한편 상기 제4도에 도시된 스위치회로는 인출단자(U,V,W)에서 출력되는 3상의 신호로 인덕턴스부하를 구동할 경우 보호용으로 적합한 것으로, 예를 들면 3상 교류모우터의 인던턴스부하를 구동할 경우에 전류의 공급을 차단하면 역기전력이 발생하게 되는데, 이 역기전력을 상기 다이오드(19)를 통해 정전원(+), 또는 접지점으로 방출시켜 주므로서 트랜지스터(15)를 보호하게 된다.
또, 트랜지스터(15)의 베이스, 에미터 사이에 접속된 저항(20)은 스위치수단을 형성할 때 기생적으로 형성된 것이며, 상기 스위치회로를 상기 제2도의 회로에 이용할 경우, 각 단자(16,17,18)의 접속은 상기 제3도의 회로와 동일하다.
한편 제5도는 상기 제4도에서 보여주는 회로의 NPN형 바이폴러트랜지스터(21)가 설치된 것인데, 다만 상기 제4도에 도시된 기생저항(20)은 도시되어 있지 않으며, 이러한 구성의 스위치회로는 인출단자(BU,BV,BW,BX,BY,BZ)를 통하여 공급되는 제어신호의 레벨이 작더라도 이 신호가 다알링톤 접속된 트랜지스터(21,15)로 증폭되기 때문에 큰 구동력을 발휘할 수 있고, 이 스위치회로를 상기 제2도의 회로에 이용할 경우 각 단자(16,17,18)의 접속은 상기 제3도와 제4도의 회로와 동일하다.
제6도는 상기 제1a도와 제1b도의 모듈을 교류-직류변환용의 3상브리지변환회로로 이용할 경우의 회로를 도시하고 있는데, 이 경우에 인출단자(11-1,11-2)는 직류의 출력단자(OUT1,OUT2)로 이용된다. 이때 상기 인출단자(U,V,W)는 3상신호의 입력단자로 이용되고, 상기 인출단자(BU,BV,BW,BX,BY,BZ)는 제어입력단자로 이용된다.
제7도와 제8도는 상기 제6도의 스위치수단(Q1~Q6)내에 형성되는 스위치회로의 구성예를 도시한 것인데, 제7도는 상기 스위치회로가 각각 MOS FET(22)로 구성된 것으로, 상기 스위치수단(Q1~Q3)내의 각 스위치회로에는 상기 MOS FET(22)의 소오스단자(16')가 인출단자(11-1)에 공통접속되며, 게이트단자(17')가 인출단자(BU,BV,BW)에, 드레인단자(18')가 인출단자(U,V,W)에 각각 접속되는 한편 상기 스위치수단(Q4~Q6)내의 각 스위치회로에는 상기 MOS FET(22)의 드레인단자(18')가 인출단자(U,V,W)에 각각 접속되고, 게이트단자(17)가 인출단자(VX,BY,BZ)에 각각 접속되며, 소오스단자(16')가 인출단자(11-2)에 공통접속된다.
한편 제8도는 상기 스위치회로가 다이리스터(23)로 구성된 것으로, 스위치수단(Q1~Q3)내의 각 스위치회로에는 상기 다이리스터(23)의 캐소드단자(16″)가 인출단자(11-1)에 공통접속되며, 게이트단자(17″)가 인출단자(BU,BV,BW)에, 애노드단자(18″)가 인출단자(U,V,W)에 각각 접속된다. 또한 스위치수단(Q4~Q6)내의 각 스위치회로에는 상기 다이리스터(23)의 캐소드단자(16″)가 인출단자(U,V,W)에, 게이트단자(17″)가 인출단자(BU,BY,BZ)에 각각 접속되며, 애노드단자(18″)가 인출단자(11-2)에 공통접속된다.
이와 같이 본 발명은 3상브리지변환회로의 복잡한 배선이 브리지배선, 즉 모듈내에 배치되므로서 인출단자(BU와 U, BV와 V, BW와 W)의 그룹과 인출단자(BX,BY,BZ,11-2)의 그룹이 각각 정돈되고, 또한 인출단자(U,V,W)가 출력신호의 순서대로 배치되므로서 PCB의 회로패턴을 간단하게 할 수 있으며, PCB의 회로패턴상에 점프선의 배선을 추가할 필요가 없으므로 설치공정을 간단하게 할 수 있고, PCB의 회로패턴이 간단하게 됨에 따라 회로패턴을 넓게 형성시킬 수 있으므로 대전력소자에도 사용할 수 있게 된다.
한편 인출단자(BU,U,BV,V,BW,W)는 반드시 상기한 순서대로 배치될 필요는 없으며, 인출단자(BU와 U, BV와 V, BW와 W)가 각 쌍으로 이루어져 있으면 된다. 또 인출단자(BX,BY,BZ,11-2)도 상기한 순서대로 배치될 필요는 없으나 한 곳에 정돈되어 있을 필요가 있으며, 상기 인출단자(BX,BY,BZ,11-2)의 인가전압은 낮으므로 이들 각 단자 사이의 간격을 좁게 만들어 SIP 패키지를 소형화 할 수 있다.
제9a도와 9b도는 본 발명의 다른 실시예에 따른 3상브리지변환회로모듈의 조립 평면도 및 측면도로서, 제9a도와 제9b도에서 상기 제1a도와 제1b도에 대응되는 부분에는 같은 부호로 도시되어 있는데, 제9a도와 제9b도의 구성은 상기 제1a도, 제1b도와 단자프레임(11)의 패턴형상과 각 단자의 결선방식이 다르며, 인출단자(11-1,BU,U,BV,V,BW,W,BX,BY,BZ,11-2)의 배치는 동일하다. 즉 제1a,1b도에서는 단자(13-1)와 본딩와이어(12-7,12-2)를 통하여 스위치수단(Q4)의 일단과 인출단자(U)가 접속되는 대신에 제9a,9b도에서는 단자(13-1)와 인출단자(U)가 본딩와이어(24-1)을 통하여 접속되어 있으며, 마찬가지로 단자(13-2)와 본딩와이어(12-10,12-14)를 통하여 스위치수단(Q5)의 일단과 인출단자(V)가 접속되는 대신에 단자(13-2)와 인출단자(V)가 본딩와이어(24-2)를 통하여 접속되고, 단자(13-3)와 본딩와이어(12-13,12-6)을 통하여 스위치수단(Q6)의 일단과 인출단자(W)가 접속되는 대신에 단자(13-3)와 인출단자(W)가 본딩와이어(24-3)를 통하여 접속된다.
그리고 상기 단자(13-1,13-2,13-3)와 인출단자(U,V,W)의 결선은 패키지(14)의 내부에서 이루어진다. 여기서 단자(13-1,13-2,13-3)와 인출단자(U,V,W)의 접속은 본딩와이어(24-1,24-2,24-3)로 이용하지 않고 점프배선판을 용접하여 접속해도 좋다.
이와 같은 다른 실시예의 구성에 있어서도 상기 제1a,1b도의 구성과 마찬가지로 3상브리지변환회로의 복잡한 배선을 브리지배선, 즉 모듈내에 구성하고 있으므로 인출단자가 출력신호의 순서대로 배치되게 되어 PCB의 회로패턴을 간단히 할 수 있고, 따라서 PCB의 회로패턴에 점프선의 배선을 추가할 필요가 없으므로 설치공정이 간단하게 되고, PCB의 회로패턴을 간단하게 함에 따라 회로패턴의 폭을 넓게 만들 수 있으므로 대전력소자에도 사용할 수가 있다.
Claims (22)
- SIP형으로 패키지화 되어 PCB에 설치되는 3상브리지변환회로모듈에 있어서, 제1인출단자(11-1)와, 제어입력단을 갖고서 그 일단이 제1인출단자(11-1)에 접속된 제1스위치수단(Q1), 이 제1스위치수단(Q1) 제어입력단에 접속되는 제2인출단자(BU), 상기 제1스위치수단(Q1)의 타단에 접속되는 제3인출단자(U), 제어입력단을 갖고서 그 일단이 상기 제1인출단자(11-1)에 접속되는 제2스위치수단(Q2), 상기 제2스위치수단(Q2)의 제어입력단에 접속되는 제4인출단자(BV), 상기 제2스위치수단(Q2)의 타단에 접속되는 제5인출단자(V), 제어입력단을 갖고서 그 일단이 상기 인출단자(11-1)에 접속되는 제3스위치수단(Q3)이 제3스위치수단(Q3)의 제어입력단에 접속되는 제6인출단자(BW), 상기 제3스위치수단(Q3)의 타단에 접속되는 제7인출단자(W), 제어입력단을 갖고서 그 일단이 상기 제3인출단자(U)에 접속되는 제4스위치수단장치(Q4), 이 제4스위치장치(Q4)의 제어입력단에 접속되는 제8인출단자(BX), 제어입력단을 갖고서 그 일단이 상기 제5인출단자(V)에 접속되는 제5스위치수단(Q5), 이 스위치수단(Q5)의 제어입력단에 접속되는 제9인출단자(BY), 제어입력단을 갖고서 일단이 상기 제7인출단자(W)에 접속되는 제6스위치수단(Q6), 이 스위치수단(Q6)의 제어입력단에 접속되는 제10인출단자(BZ), 상기 제4 내지 제6스위치수단(Q4~Q6)의 타단에 접속되는 제11인출단자(11-2), 상기 제1 내지 제6스위치수단(Q1~Q6) 및 상기 제1 내지 제11인출단자(11-1,BU,U,BV,V,BW,W,BX,BY,BZ,11-2)의 인입단자부가 넣어져 밀폐시켜지는 SIP형 패키지(14)를 각각 구비하고서, 상기 제8인출단자(BX)와 제9인출단자(BY), 제10인출단자(BZ) 및 제11인출단자(11-2)가 서로 인접되게 배치된 것을 특징으로 하는 3상브리지변환회로모듈.
- 제1항에 있어서, 상기 제1인출단자(11-1)가 직류전원단자로 사용되고, 상기 제11인출단자(11-2)는 접지단자로 사용되며, 상기 제3인출단자(U)와 제5인출단자(V) 및 제7인출단자(W)는 교류출력단자로 사용되도록 된 것을 특징으로 하는 3상브리지변환회로모듈.
- 제2항에 있어서, 상기 제1 내지 제6스위치수단(Q1~Q6)이 바이폴러트랜지스터(15)를 포함해서 구성된 것을 특징으로 하는 3상브리지변환회로모듈.
- 제2항에 있어서, 상기 제1 내지 제6스위치수단(Q1~Q6)이 각각 제1바이폴러트랜지스터(15)와, 이제1바이폴러트랜지스터(15)의 에미터단자(18)에 애노드가, 콜렉터단자(16)에 케소드가 각각 접속된 다이오드(19)를 포함해서 구성된 것을 특징으로 하는 3상브리지변환회로모듈.
- 제2항에 있어서, 상기 제1 내지 제6스위치수단(Q1~Q6)이 제1바이폴러트랜지스터(15)와, 이 바이폴러트랜지스터(15)에 다알링턴 접속되는 제2바이폴러트랜지스터(21)를 포함해서 구성된 것을 특징으로 하는 3상브리지변환회로모듈.
- 제2항에 있어서, 상기 제1 내지 제6스위치수단(Q1~Q6)이 제1바이폴러트랜지스터(15)와, 이 제1바이폴러트랜지스터(15)에 다알링턴 접속되는 제2바이폴러트랜지스터(21) 및, 상기 제1바이폴러트랜지스터(15)의 에미터단자(18)에 애노드가, 콜렉터단자(16)에 캐소드가 각각 접속되는 다이오드(19)를 포함해서 구성된 것을 특징으로 하는 3상브리지변환회로모듈.
- 제1항에 있어서, 상기 제1인출단자(11-1)가 제1직류출력단자(OUT1)사용되고, 상기 제11인출단자(11-2)는 제2직류출력단자(OUT2)로 사용되며 상기 제3각 인출단자(U)와 제5인출단자(V) 및 제7인출단자(W)는 교류입력단자로 사용되도록 된 것을 특징으로 하는 3상브리지변환회로모듈.
- 제7항에 있어서, 상기 제1 내지 제6스위치수단(Q1~Q6)이 각각 MOSFET(22)를 포함해서 구성된 것을 특징으로 하는 3상브리지변환회로모듈.
- 제7항에 있어서, 상기 제1 내지 제6스위치수단(Q1~Q6)이 각각 다이리스터(23)를 포함해서 구성된 것을 특징으로 하는 3상브리지변환회로모듈.
- 제1항에 있어서, 상기 제4스위치수단(Q4)이 설치되는 설치부를 갖고서 상기 SIP형 패키지 외부로 도출되지 않는 제12인출단자(13-1)와, 상기 제5스위치수단(Q5)이 설치되는 설치부를 갖고서 상기 SIP형 패키지 외부로 도출되지 않는 제13인출단자(13-2), 제6스위치수단(Q6)이 설치되는 설치부를 갖고서 상기 SIP형 패키지 외부로 도출되지 않는 제14인출단자(13-3) 및, 제1 내지 제15본딩와이어(12-1~12-15)를 구비하고서, 상기 제1인출단자(11-1)가 상기 제1 내지 제3스위치수단(Q1,Q2,Q3)의 설치부(11-1A)를 가져, 상기 제1인출단자(11-1)와 상기 제1스위치수단(Q1)의 일단의 접속이 상기 제1인출단자(11-1)의 설치부(11-1A)를 매개로 이루어지고, 상기 제1스위치수단(Q1)의 제어입력단과 상기 제2인출단자(BU)와의 접속이 상기 제1본딩와이어(12-1)를 매개로 이루어지며, 상기 제1스위치수단(Q1)의 타단과 상기 제3인출단자(U)의 접속은 상기 제2본딩와이어(12-2)를 매개로 이루어지고, 상기 제1인출단자(11-1)와 상기 제2스위치수단(Q2)의 일단의 접속이 상기 제1인출단자(11-1)의 설치부(11-1A)를 매개로 이루어지며, 상기 제2스위치수단(Q2)의 제어입력단과 상기 제4인출단자(BV)의 접속이 상기 제3본딩와이어(12-3)를 매개로 이루어지고, 상기 제2스위치수단(Q2)의 타단과 상기 제5인출단자(V)의 접속이 상기 제4본딩와이어(12-4)를 매개로 이루어지며, 상기 제1인출단자(11-1)와 상기 제3스위치수단(Q3)의 일단의 접속이 상기 제1인출단자(11-1)의 설치부(11-1A)를 매개로 이루어지고, 상기 제3스위치수단(Q3)의 제어입력단과 상기 제6인출단자(BW)의 접속이 상기 제5본딩와이어(12-5)를 매개로 이루어지며, 상기 제3스위치수단(Q3)의 타단과 상기 제7인출단자(W)의 접속이 상기 제6본딩와이어(12-6)를 매개로 이루어지고, 상기 제3인출단자(U)와 상기 제4스위치수단(Q4)의 일단과의 접속이 상가 제4스위치수단(Q4)이 설치된 상기 제12인출단자(13-1)와 제7본딩와이어(12-7) 및 상기 제2본딩와이어(12-2)를 매개로 이루어지며, 상기 제4스위치수단(Q4)의 제어입려단과 상기 제8인출단자(BX)의 접속이 상기 제8본딩와이어(12-8)를 매개로 이루어지고, 상기 제4스위치수단(Q4)의 타단과 상기 제11인출단자(11-2)의 접속이 상기 제9본딩와이어(12-9)를 매개로 이루어지고, 상기 제5인출단자(V)와 상기 제5스위치수단(Q5)의 일단과의 접속이 상기 제5스위치수단(Q5)이 설치된 상기 제13인출단자(13-2)와 상기 제10본딩와이어(12-10) 및 상기 제4본딩와이어(12-4)를 매개로 이루어지며, 상기 제5스위치수단(Q5)의 제어입력단과 상기 제9인출단자(BY)의 접속이 상기 제11본딩와이어(12-11)를 매개로 이루어지고, 상기 제5스위치수단(Q5)의 타단과 상기 제11인출단자(11-2)의 접속이 상기 제12본딩와이어(12-12)를 매개로 이루어지고, 상기 제7인출단자(W)와 상기 제6스위치수단(Q6)의 설치된 제14인출단자(13-3)와 상기 제13본딩와이어(12-13) 및 상기 제6본딩와이어(12-6)로 매개로 이루어지며, 상기 제6스위치수단(Q6)의 제어입력단과 상기 제10인출단자(BZ)의 접속이 상기 제14본딩와이어(12-14)를 매개로 이루어지고, 상기 제6스위치수단(Q6)의 타단과 상기 제11인출단자(11-2)의 접속이 제15본딩와이어(12-15)를 매개로 이루어진 것을 특징으로 하는 3상브리지변환회로모듈.
- 제1항에 있어서, 상기 제4스위치수단(Q4)이 설치되는 설치부를 갖고서 상기 SIP형 패키지 외부로 도출되지 않는 제12인출단자(13-1)와, 상기 제5스위치수단(Q5)이 설치되는 설치부를 갖고서 상기 SIP형 패키지 외부로 도출되지 않는 제13인출단자(13-2), 제6스위치수단(Q6)이 설치되는 설치부를 갖고서 상기 SIP형 패키지 외부로 도출되지 않는 제14인출단자(13-3) 및, 제1 내지 제15본딩와이어(12-1~12-15)를 구비하고서, 상기 제1인출단자(11-1)가 상기 제1 내지 제3스위치수단(Q1,Q2,Q3)의 설치부(11-1A)를 가져, 상기 제1인출단자(11-1)와 상기 제1스위치수단(Q1)의 일단의 접속이 상기 제1인출단자(11-1)의 설치부(11-1A)를 매개로 이루어지고, 상기 제1스위치수단(Q1)의 제어입력단과 상기 제2인출단자(BU)와의 접속이 상기 제1본딩와이어(12-1)를 매개로 이루어지며, 상기 제1스위치수단(Q1)의 타단과 상기 제3인출단자(U)의 접속은 상기 제2본딩와이어(12-2)를 매개로 이루어지고, 상기 제1인출단자(11-1)와 상기 제2스위치수단(Q2)의 일단의 접속이 상기 제1인출단자(11-1)의 설치부(11-1A)를 매개로 이루어지며, 상기 제2스위치수단(Q2)의 제어입력단과 상기 제4인출단자(BV)의 접속이 상기 제3본딩와이어(12-3)를 매개로 이루어지고, 상기 제2스위치수단(Q2)의 타단과 상기 제5인출단자(V)의 접속이 상기 제4본딩와이어(12-4)를 매개로 이루어지며, 상기 제1인출단자(11-1)와 상기 제3스위치수단(Q3)의 일단의 접속이 상기 제1인출단자(11-1)의 설치부(11-1A)를 매개로 이루어지고, 상기 제3스위치수단(Q3)의 제어입력단과 상기 제6인출단자(BW)의 접속이 상기 제5본딩와이어(12-5)를 매개로 이루어지며, 상기 제3스위치수단(Q3)의 타단과 상기 제7인출단자(W)의 접속이 상기 제6본딩와이어(12-6)를 매개로 이루어지고, 상기 제3인출단자(U)와 상기 제4스위치수단(Q4)의 일단과의 접속이 상기 제4스위치수단(Q4)이 설치된 상기 제12인출단자(13-1)와 제7본딩와이어(12-7)를 매개로 이루어지며, 상기 제4스위치수단(Q4)의 제어입력단과 상기 제8인출단자(BX)의 접속이 상기 제8본딩와이어(12-8)를 매개로 이루어지고, 상기 제4스위치수단(Q4)의 타단과 상기 제11인출단자(11-2)의 접속이 상기 제9본딩와이어(12-9)를 매개로 이루어지고, 상기 제5인출단자(V)와 상기 제5스위치수단(Q5)의 일단과의 접속이 상기 제5스위치수단(Q5)이 설치된 상기 제13인출단자(13-2)와 상기 제10본딩와이어(12-10) 및 상기 제4본딩와이어(12-4)를 매개로 이루어지며, 상기 제5스위치수단(Q5)의 제어입력단과 상기 제9인출단자(BY)의 접속이 상기 제11본딩와이어(12-11)를 매개로 이루어지고, 상기 제5스위치수단(Q5)의 타단과 상기 제11인출단자(11-2)의 접속이 상기 제12본딩와이어(12-12)를 매개로 이루어지고, 상기 제7인출단자(W)와 상기 제6스위치수단(Q6)의 일단과의 접속이 상기 제6스위치수단(Q6)이 설치된 제14인출단자(13-3)와 상기 제13본딩와이어(12-13)로 매개로 이루어지며, 상기 제6스위치수단(Q6)의 제어입력단과 상기 제10인출단자(BZ)의 접속이 상기 제14본딩와이어(12-14)를 매개로 이루어지고, 상기 제6스위치수단(Q6)의 타단과 상기 제11인출단자(11-2)의 접속이 제15본딩와이어(12-15)를 매개로 이루어진 것을 특징으로 하는 3상브리지변환회로모듈.
- SIP형으로 패키지화 되어 PCB에 설치되는 3상브리지변환회로모듈에 있어서, 제1인출단자(11-1)와, 제어입력단을 갖고서 그 일단이 제1인출단자(11-1)에 접속된 제1스위치수단(Q1), 이 제1스위치수단(Q1) 제어입력단에 접속되는 제2인출단자(BU), 상기 제1스위치수단(Q1)의 타단에 접속되는 제3인출단자(U), 제어입력단을 갖고서 그 일단이 상기 제1인출단자(11-1)에 접속되는 제2스위치수단(Q2), 상기 제2스위치수단(Q2)의 제어입력단에 접속되는 제4인출단자(BV), 상기 제2스위치수단(Q2)의 타단에 접속되는 제5인출단자(V), 제어입력단을 갖고서 그 일단이 상기 인출단자(11-1)에 접속되는 제3스위치수단(Q3)이 제3스위치수단(Q3)의 제어입력단에 접속되는 제6인출단자(BW), 상기 제3스위치수단(Q3)의 타단에 접속되는 제7인출단자(W), 제어입력단을 갖고서 그 일단이 상기 제3인출단자(U)에 접속되는 제4스위치수단장치(Q4), 이 제4스위치장치(Q4)의 제어입력단에 접속되는 제8인출단자(BX), 제어입력단을 갖고서 그 일단이 상기 제5인출단자(V)에 접속되는 제5스위치수단(Q5), 이 스위치수단(Q5)의 제어입력단에 접속되는 제9인출단자(BY), 제어입력단을 갖고서 일단이 상기 제7인출단자(W)에 접속되는 제6스위치수단(Q6), 이 스위치수단(Q6)의 제어입력단에 접속되는 제10인출단자(BZ), 상기 제4 내지 제6스위치수단(Q4~Q6)의 타단에 접속되는 제11인출단자(11-2), 상기 제1 내지 제6스위치수단(Q1~Q6) 및 상기 제1 내지 제11인출단자(11-1,BU,U,BV,V,BW,W,BX,BY,BZ,11-2)의 인입단자부가 넣어져 밀폐시켜지는 SIP형 패키지(14)를 각각 구비하고서, 상기 제2인출단자(BU)와 제3인출단자(U), 제4인출단자(BV)와 제5인출단자(V), 제6인출단자(BW)와 제7인출단자(W)가 서로 인접되게 배치된 것을 특징으로 하는 3상브리지변환회로모듈.
- 제12항에 있어서, 상기 제1인출단자(11-1)가 직류전원단자로 사용되고, 상기 제11인출단자(11-2)는 접지단자로 사용되며, 상기 제3인출단자(U)와 제5인출단자(V) 및 제7인출단자(W)는 교류출력단자로 사용되도록 된 것을 특징으로 하는 3상브리지변환회로모듈.
- 제13항에 있어서, 상기 제1 내지 제6스위치수단(Q1~Q6)이 바이폴러트랜지스터(15)를 포함해서 구성된 것을 특징으로 하는 3상브리지변환회로모듈.
- 제13항에 있어서, 상기 제1 내지 제6스위치수단(Q1~Q6)이 각각 제1 바이폴러트랜지스터(15)와, 이제1바이폴러트랜지스터(15)의 에미터단자(18)에 애노드가, 콜렉터단자(16)에 케소드가 각각 접속된 다이오드(19)를 포함해서 구성된 것을 특징으로 하는 3상브리지변환회로모듈.
- 제13항에 있어서, 상기 제1 내지 제6스위치수단(Q1~Q6)이 제1바이폴러트랜지스터(15)와, 이 바이폴라트랜지스터(15)에 다알링턴 접속되는 제2바이폴러트랜지스터(21)를 포함해서 구성된 것을 특징으로 하는 3상브리지변환회로모듈.
- 제13항에 있어서, 상기 제1 내지 제6스위치수단(Q1~Q6)이 제1바이폴러트랜지스터(15)와, 이 제1바이폴러트랜지스터(15)에 다알링턴 접속되는 제2바이폴러트랜지스터(21) 및, 상기 제1바이폴러트랜지스터(15)의 에미터단자(18)에 애노드가, 콜렉터단자(16)에 캐소드가 각각 접속되는 다이오드(19)를 포함해서 구성된 것을 특징으로 하는 3상브리지변환회로모듈.
- 제12항에 있어서, 상기 제1인출단자(11-1)가 제1직류출력단자(OUT1) 사용되고, 상기 제11인출단자(11-2)는 제2직류출력단자(OUT2)로 사용되며 상기 제3각 인출단자(U)와 제5인출단자(V) 및 제7인출단자(W)는 교류입력단자로 사용되도록 된 것을 특징으로 하는 3상브리지변환회로모듈.
- 제18항에 있어서, 상기 제1 내지 제6스위치수단(Q1~Q6)이 각각 MOSFET(22)를 포함해서 구성된 것을 특징으로 하는 3상브리지변환회로모듈.
- 제18항에 있어서, 상기 제1 내지 제6스위치수단(Q1~Q6)이 각각 다이리스터(23)를 포함해서 구성된 것을 특징으로 하는 3상브리지변환회로모듈.
- 제12항에 있어서, 상기 제4스위치수단(Q4)이 설치되는 설치부를 갖고서 상기 SIP형 패키지 외부로 도출되지 않는 제12인출단자(13-1)와, 상기 제5스위치수단(Q5)이 설치되는 설치부를 갖고서 상기 SIP형 패키지 외부로 도출되지 않는 제13인출단자(13-2), 제6스위치수단(Q6)이 설치되는 설치부를 갖고서 상기 SIP형 패키지 외부로 도출되지 않는 제14인출단자(13-3) 및, 제1 내지 제15본딩와이어(12-1~12-15)를 구비하고서, 상기 제1인출단자(11-1)가 상기 제1 내지 제3스위치수단(Q1,Q2,Q3)의 설치부(11-1A)를 가져, 상기 제1인출단자(11-1)와 상기 제1스위치수단(Q1)의 일단의 접속이 상기 제1인출단자(11-1)의 설치부(11-1A)를 매개로 이루어지고, 상기 제1스위치수단(Q1)의 제어입력단과 상기 제2인출단자(BU)와의 접속이 상기 제1본딩와이어(12-1)를 매개로 이루어지며, 상기 제1스위치수단(Q1)의 타단과 상기 제3인출단자(U)의 접속은 상기 제2본딩와이어(12-2)를 매개로 이루어지고, 상기 제1인출단자(11-1)와 상기 제2스위치수단(Q2) 의 일단의 접속이 상기 제1인출단자(11-1)의 설치부(11-1A)를 매개로 이루어지며, 상기 제2스위치수단(Q2)의 제어입력단과 상기 제4인출단자(BV)의 접속이 상기 제3본딩와이어(12-3)를 매개로 이루어지고, 상기 제2스위치수단(Q2)의 타단과 상기 제5인출단자(V)의 접속이 상기 제4본딩와이어(12-4)를 매개로 이루어지며, 상기 제1인출단자(11-1)와 상기 제3스위치수단(Q3)의 일단의 접속이 상기 제1인출단자(11-1)의 설치부(11-1A)를 매개로 이루어지고, 상기 제3스위치수단(Q3)의 제어입력단과 상기 제6인출단자(BW)의 접속이 상기 제5본딩와이어(12-5)를 매개로 이루어지며, 상기 제3스위치수단(Q3)의 타단과 상기 제7인출단자(W)의 접속이 상기 제6본딩와이어(12-6)를 매개로 이루어지고, 상기 제3인출단자(U)와 상기 제4스위치수단(Q4)의 일단과의 접속이 상기 제4스위치수단(Q4)이 설치된 상기 제12인출단자(13-1)와 제7본딩와이어(12-7) 및 상기 제2본딩와이어(12-2)를 매개로 이루어지며, 상기 제4스위치수단(Q4)의 제어입력단과 상기 제8인출단자(BX)의 접속이 상기 제8본딩와이어(12-8)를 매개로 이루어지고, 상기 제4스위치수단(Q4)의 타단과 상기 제11인출단자(11-2)의 접속이 상기 제9본딩와이어(12-9)를 매개로 이루어지고, 상기 제5인출단자(V)와 상기 제5스위치수단(Q5)의 일단과의 접속이 상기 제5스위치수단(Q5)이 설치된 상기 제13인출단자(13-2)와 상기 제10본딩와이어(12-10) 및 상기 제4본딩와이어(12-4)를 매개로 이루어지며, 상기 제5스위치수단(Q5)의 제어입력단과 상기 제9인출단자(BY)의 접속이 상기 제11본딩와이어(12-11)를 매개로 이루어지고, 상기 제5스위치수단(Q5)의 타단과 상기 제11인출단자(11-2)의 접속이 상기 제12본딩와이어(12-12)를 매개로 이루어지고, 상기 제7인출단자(W)와 상기 제6스위치수단(Q6)의 일단과의 접속이 상기 제6스위치수단(Q6)이 설치된 제14인출단자(13-3)와 상기 제13본딩와이어(12-13) 및 상기 제6본딩와이어(12-6)를 매개로 이루어지며, 상기 제6스위치수단(Q6)의 제어입력단과 상기 제10인출단자(BZ)의 접속이 상기 제14본딩와이어(12-14)를 매개로 이루어지고, 상기 제6스위치수단(Q6)의 타단과 상기 제11인출단자(11-2)의 접속이 제15본딩와이어(12-15)를 매개로 이루어진 것을 특징으로 하는 3상브리지변환회로모듈.
- 제12항에 있어서, 상기 제4스위치수단(Q4)이 설치되는 설치부를 갖고서 상기 SIP형 패키지 외부로 도출되지 않는 제12인출단자(13-1)와, 상기 제5스위치수단(Q5)이 설치되는 설치부를 갖고서 상기 SIP형 패키지 외부로 도출되지 않는 제13인출단자(13-2), 제6스위치수단(Q6)이 설치되는 설치부를 갖고서 상기 SIP형 패키지 외부로 도출되지 않는 제14인출단자(13-3) 및, 제1 내지 제15본딩와이어(12-1~12-15)를 구비하고서, 상기 제1인출단자(11-1)가 상기 제1 내지 제3스위치수단(Q1,Q2,Q3)의 설치부(11-1A)를 가져, 상기 제1인출단자(11-1)와 상기 제1스위치수단(Q1 의 일단의 접속이 상기 제1인출단자(11-1)의 설치부(11-1A)를 매개로 이루어지고, 상기 제1스위치수단(Q1)의 제어입력단과 상기 제2인출단자(BU)와의 접속이 상기 제1본딩와이어(12-1)를 매개로 이루어지며, 상기 제1스위치수단(Q1)의 타단과 상기 제3인출단자(U)의 접속은 상기 제2본딩와이어(12-2)를 매개로 이루어지고, 상기 제1인출단자(11-1)와 상기 제2스위치수단(Q2)의 일단의 접속이 상기 제1인출단자(11-1)의 설치부(11-1A)를 매개로 이루어지며, 상기 제2스위치수단(Q2)의 제어입력단과 상기 제4인출단자(BV)의 접속이 상기 제3본딩와이어(12-3)를 매개로 이루어지고, 상기 제2스위치수단(Q2)의 타단과 상기 제5인출단자(V)의 접속이 상기 제4본딩와이어(12-4)를 매개로 이루어지며, 상기 제1인출단자(11-1)와 상기 제3스위치수단(Q3)의 일단의 접속이 상기 제1인출단자(11-1)의 설치부(11-1A)를 매개로 이루어지고, 상기 제3스위치수단(Q3)의 제어입력단과 상기 제6인출단자(BW)의 접속이 상기 제5본딩와이어(12-5)를 매개로 이루어지며, 상기 제3스위치수단(Q3)의 타단과 상기 제7인출단자(W)의 접속이 상기 제6본딩와이어(12-6)를 매개로 이루어지고, 상기 제3인출단자(U)와 상기 제4스위치수단(Q4)의 일단과의 접속이 상기 제4스위치수단(Q4)이 설치된 상기 제12인출단자(13-1)와 제7본딩와이어(12-7)를 매개로 이루어지며, 상기 제4스위치수단(Q4)의 제어입력단과 상기 제8인출단자(BX)의 접속이 상기 제8본딩와이어(12-8)를 매개로 이루어지고, 상기 제4스위치수단(Q4)의 타단과 상기 제11인출단자(11-2)의 접속이 상기 제9본딩와이어(12-9)를 매개로 이루어지고, 상기 제5인출단자(V)와 상기 제5스위치수단(Q5)의 일단과의 접속이 상기 제5스위치수단(Q5)이 설치된 상기 제13인출단자(13-2)와 상기 제10본딩와이어(12-10) 및 상기 제4본딩와이어(12-4)를 매개로 이루어지며, 상기 제5스위치수단(Q5)의 제어입력단과 상기 제9인출단자(BY)의 접속이 상기 제11본딩와이어(12-11)를 매개로 이루어지고, 상기 제5스위치수단(Q5)의 타단과 상기 제11인출단자(11-2)의 접속이 상기 제12본딩와이어(12-12)를 매개로 이루어지고, 상기 제7인출단자(W)와 상기 제6스위치수단(Q6)의 일단과의 접속이 상기 제6스위치수단(Q6)이 설치된 제14인출단자(13-3)와 상기 제13본딩와이어(12-13)로 매개로 이루어지며, 상기 제6스위치수단(Q6)의 제어입력단과 상기 제10인출단자(BZ)의 접속이 상기 제14본딩와이어(12-14)를 매개로 이루어지고, 상기 제6스위치수단(Q6)의 타단과 상기 제11인출단자(11-2)의 접속이 제15본딩와이어(12-15)를 매개로 이루어진 것을 특징으로 하는 3상브리지변환회로모듈.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62-37781 | 1987-02-23 | ||
JP62037781A JPH0740790B2 (ja) | 1987-02-23 | 1987-02-23 | 大電力パワ−モジユ−ル |
Publications (2)
Publication Number | Publication Date |
---|---|
KR880010549A KR880010549A (ko) | 1988-10-10 |
KR960000799B1 true KR960000799B1 (ko) | 1996-01-12 |
Family
ID=12507030
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019880001875A KR960000799B1 (ko) | 1987-02-23 | 1988-02-23 | 3상브리지 변환회로 모듈 |
Country Status (5)
Country | Link |
---|---|
US (1) | US4862344A (ko) |
EP (1) | EP0280235A3 (ko) |
JP (1) | JPH0740790B2 (ko) |
KR (1) | KR960000799B1 (ko) |
CN (1) | CN1005673B (ko) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2519806B2 (ja) * | 1989-09-12 | 1996-07-31 | 株式会社東芝 | 樹脂封止型半導体装置 |
US5043859A (en) * | 1989-12-21 | 1991-08-27 | General Electric Company | Half bridge device package, packaged devices and circuits |
JPH0834709B2 (ja) * | 1990-01-31 | 1996-03-29 | 株式会社日立製作所 | 半導体集積回路及びそれを使つた電動機制御装置 |
US5184291A (en) * | 1991-06-13 | 1993-02-02 | Crowe Lawrence E | Converter and inverter support module |
US5170337A (en) * | 1992-01-29 | 1992-12-08 | General Electric Company | Low-inductance package for multiple paralleled devices operating at high frequency |
FR2687513B1 (fr) * | 1992-02-18 | 1995-11-24 | Int Rectifier Corp | Alimentation resonnante a auto-generation et procede de production d'energie pour un circuit de commutation a transistors. |
DE4222973A1 (de) * | 1992-07-13 | 1994-01-20 | Asea Brown Boveri | Bidirektionaler Halbleiterschalter |
JP3352840B2 (ja) * | 1994-03-14 | 2002-12-03 | 株式会社東芝 | 逆並列接続型双方向性半導体スイッチ |
JPH0855956A (ja) * | 1994-08-10 | 1996-02-27 | Fuji Electric Co Ltd | 駆動回路装置モジュール |
DE59510918D1 (de) * | 1994-08-12 | 2004-08-12 | Infineon Technologies Ag | Halbleiterbauelement mit isolierendem Gehäuse |
US5504370A (en) * | 1994-09-15 | 1996-04-02 | National Semiconductor Corporation | Electronic system circuit package directly supporting components on isolated subsegments |
US6452254B2 (en) * | 2000-05-01 | 2002-09-17 | Agere Systems Guardian Corp. | Optical package with dual interconnect capability |
US20070165376A1 (en) * | 2006-01-17 | 2007-07-19 | Norbert Bones | Three phase inverter power stage and assembly |
US8120161B2 (en) * | 2007-04-10 | 2012-02-21 | Infineon Technologies Ag | Semiconductor module including semiconductor chips coupled to external contact elements |
DE102007016901B4 (de) * | 2007-04-10 | 2012-01-26 | Infineon Technologies Ag | Halbleiterbauelement und elektronisches Modul |
US8227908B2 (en) * | 2008-07-07 | 2012-07-24 | Infineon Technologies Ag | Electronic device having contact elements with a specified cross section and manufacturing thereof |
JP5407674B2 (ja) * | 2009-09-02 | 2014-02-05 | サンケン電気株式会社 | 半導体装置 |
JP5097797B2 (ja) * | 2010-05-31 | 2012-12-12 | 日立オートモティブシステムズ株式会社 | 電力変換装置及びそれを備えた移動体 |
US10096572B2 (en) * | 2014-12-24 | 2018-10-09 | Nsk Ltd. | Power semiconductor module and electric power steering apparatus using the same |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3081424A (en) * | 1960-01-11 | 1963-03-12 | Ite Circuit Breaker Ltd | Semi-conductor rectifier bridge construction |
JPS5828369Y2 (ja) * | 1978-10-05 | 1983-06-21 | 東光株式会社 | 可変容量ダイオ−ド装置 |
JPS5715442A (en) * | 1980-07-02 | 1982-01-26 | Fujitsu Ltd | Production of semiconductor device |
DE3106376A1 (de) * | 1981-02-20 | 1982-09-09 | Siemens AG, 1000 Berlin und 8000 München | Halbleiteranordnung mit aus blech ausgeschnittenen anschlussleitern |
EP0064856B1 (en) * | 1981-05-12 | 1986-12-30 | LUCAS INDUSTRIES public limited company | A multi-phase bridge arrangement |
JPS5968958A (ja) * | 1982-10-12 | 1984-04-19 | Mitsubishi Electric Corp | ゲ−トタ−ンオフサイリスタ組立体 |
JPS60239051A (ja) * | 1984-05-11 | 1985-11-27 | Mitsubishi Electric Corp | 半導体装置 |
JPS6157540U (ko) * | 1984-09-19 | 1986-04-17 | ||
JPH0758748B2 (ja) * | 1984-12-25 | 1995-06-21 | 株式会社東芝 | 半導体装置 |
JPS622587A (ja) * | 1985-06-28 | 1987-01-08 | 電気化学工業株式会社 | ハイパワ−用混成集積回路 |
-
1987
- 1987-02-23 JP JP62037781A patent/JPH0740790B2/ja not_active Expired - Fee Related
-
1988
- 1988-02-22 US US07/158,714 patent/US4862344A/en not_active Expired - Lifetime
- 1988-02-22 EP EP19880102573 patent/EP0280235A3/en not_active Withdrawn
- 1988-02-23 CN CN88101051.0A patent/CN1005673B/zh not_active Expired
- 1988-02-23 KR KR1019880001875A patent/KR960000799B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP0280235A2 (en) | 1988-08-31 |
EP0280235A3 (en) | 1989-03-15 |
CN88101051A (zh) | 1988-09-21 |
KR880010549A (ko) | 1988-10-10 |
JPH0740790B2 (ja) | 1995-05-01 |
CN1005673B (zh) | 1989-11-01 |
US4862344A (en) | 1989-08-29 |
JPS63206166A (ja) | 1988-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960000799B1 (ko) | 3상브리지 변환회로 모듈 | |
US8410591B2 (en) | Semiconductor module with multiple semiconductor chips | |
US5604674A (en) | Driving circuit module | |
US7880288B2 (en) | Semiconductor module with semiconductor chips and method for producing it | |
US6166464A (en) | Power module | |
US6297552B1 (en) | Commonly housed diverse semiconductor die | |
US8115294B2 (en) | Multichip module with improved system carrier | |
JP2002110905A (ja) | 半導体装置 | |
US20030107120A1 (en) | Intelligent motor drive module with injection molded package | |
CN108511396B (zh) | 电子装置 | |
JP4004460B2 (ja) | 半導体装置 | |
JP3677519B2 (ja) | 電力用半導体モジュール | |
JP2002518858A (ja) | ハーフ−ブリッジモジュール | |
US5541453A (en) | Power semiconductor module | |
US8023276B2 (en) | Circuit arrangement comprising having plurality of half bridges | |
US20020158327A1 (en) | Semiconductor device | |
KR940008343B1 (ko) | 대전력 반도체장치 | |
JP4064741B2 (ja) | 半導体装置 | |
JP2001320009A (ja) | 半導体装置 | |
EP2775520B1 (en) | Open source Power Quad Flat No-Lead (PQFN) leadframe | |
US6838830B2 (en) | Half-bridge | |
JP4246040B2 (ja) | 半導体装置の実装体 | |
JP3922698B2 (ja) | 半導体装置 | |
CN109273424B (zh) | 一种封装组件 | |
US20240123835A1 (en) | Power module for vehicle and motor driving apparatus including the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20021231 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |