JP2519806B2 - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JP2519806B2
JP2519806B2 JP1236406A JP23640689A JP2519806B2 JP 2519806 B2 JP2519806 B2 JP 2519806B2 JP 1236406 A JP1236406 A JP 1236406A JP 23640689 A JP23640689 A JP 23640689A JP 2519806 B2 JP2519806 B2 JP 2519806B2
Authority
JP
Japan
Prior art keywords
metal
lead
bed portion
semiconductor element
plate body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1236406A
Other languages
English (en)
Other versions
JPH0399459A (ja
Inventor
博道 沢谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP1236406A priority Critical patent/JP2519806B2/ja
Priority to PCT/JP1990/001167 priority patent/WO1991004575A1/ja
Priority to US07/678,336 priority patent/US5200806A/en
Priority to EP19900913544 priority patent/EP0443044A4/en
Publication of JPH0399459A publication Critical patent/JPH0399459A/ja
Application granted granted Critical
Publication of JP2519806B2 publication Critical patent/JP2519806B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、AV機器やOA/FA機器などに利用する樹脂封
止型半導体装置に係わり、特に、そのパッケイジ（Pack
age）に好適する。
（従来の技術） 最近のように半導体素子の利用分野の拡大に伴って、
いわゆるプリント基板を利用するモジュール型の半導体
装置の需要が拡大しており、その組立工程には、表面実
装方式が多用されているのが現状である。ところで半導
体素子の組立工程の主流であるリードフレームを利用す
る方式では、従来通りマウンタ及びワイヤーボンダを利
用している。
モジュール型の半導体装置では、必要とする回路を構
成する抵抗、Ｌ成分及び半導体素子をプリント基板に常
法に従ってマウントすることによって、主要な回路素子
の外に周辺回路を一体に形成して経費、スペースなどを
削減可能となり需要が増大している。
ここで、複数の半導体素子がマウント可能なリードフ
レームとしては第１図と第２図に示す構造が知られてお
り、リードフレームに半導体素子がマウントされた上面
図が第１図ａと第２図ａに、この半導体素子の樹脂封止
後の斜視図が第１図ｂと第２図ｂに示されている。
リードフレームは種類によって細部の構造が異なる
が、金属製枠体を起点としてリードが形成されるのは同
じであり、図のDIP型では、リード１の導出方向に交差
して設置する枠体２にスリット３を形成し、遊端となる
各リードの終端付近に設置したアイランド（以後ベッド
部と記載する）に半導体ペレット４をマウントする。こ
のベッド部は第１図ａの例では各リード及びベッド部５
に連続した金属接続部６により枠体２に固定している。
しかし、第２図ａに示すように枠体２の中央部分には、
上記のようにリード１より幅広でかつ縦横同じ長さに形
成したベッド部５が形成されている。このリードフレー
ムに組立てられた半導体ペレット４は、所定の工程を経
て封止樹脂層６からなるパッケイジ（以後外囲器と記載
する）で被覆し、最終形状が第１図ｂと第２図ｂに示さ
れている。即ち、封止樹脂層６外に導出する外部リード
１端は所定の角度に折曲げて他の機器との接続に備える
が、表面実装方式用には、特殊な折曲形状とする例もあ
る。第２図ｂの封止樹脂層６における丸い部分は、マー
クとしての役割りを果たすものである。
（発明が解決しようとする課題） 金属製リードフレームには、ベッド部並びにリードが
形成され、前者にマウントされた半導体素子の電極は、
リードと金属細線により接続される。これらを被覆する
封止樹脂層内における半導体素子の実装密度を向上する
には通常ベッド部数を多くするのが一般的な方法であ
る。
付加価値の大きい半導体素子を形成するには、前記の
ように複数の半導体素子が必要であり、これらをマウン
トするベッド部に工夫をしなければならない。すなわ
ち、通常のベッド部にマウントできる半導体ペレット数
は、その大きさににより制限されるので、大きい半導体
素子用のベッド部は外の場所を用意しなければならな
い。即ち、通常のベッド部にマウントできる半導体ペレ
ット数はその大きさにより制限されるので、当然外の場
所に形成しなければならない。ところでベッド部にマウ
ントした半導体ペレットは、リード間に金属細線をいわ
ゆるボンディング法により固着して回路接続を行わなけ
ればならないので、複数の半導体ペレットをマウントし
た場合は、封止樹脂層端付近に対応位置するリード先端
部分にはこの回路接続の密度が大きい。このため、リー
ドの終端でなく途中にその径より大きく、通常のベッド
部より小型のベッド部を設置する方式が知られている。
しかし、樹脂封止工程後に実施するカット＆ベンド工程
でマウントされた半導体ペレットがばらばらにならない
ようにするために通常リードフレームには、吊りピンが
形成されている。
このような複数のベッド部に半導体ペレットをマウン
トする型のリードフレームでは、吊りピンを設置するス
ペース（Space）がないので、所定の半導体素子を形成
することができず、高付加価値の半導体装置を実現する
ことができなかった。
本発明は、このような事情により成されたもので、特
に、民生用／産業用を問わず、高付加価値の半導体装置
を実現することを目的とする。
〔発明の構成〕
（課題を解決するための手段） 本発明に係る樹脂封止型半導体装置は、直方体からな
る金属製の板体と，この直方体からなる金属製の板体に
設置される相対向する辺と，前記直方体からなる金属製
の板体に配置される複数の金属製ベッド部と，前記直方
体からなる金属製の板体のほぼ中央部分に配置され前記
相対向する辺に導出される支持帯と，この支持帯に重ね
て配置される最大の金属製ベッド部と，この金属製ベッ
ド部及びこれより小さい金属製ベッド部にマウントされ
る半導体素子と，前記最大の金属製ベッド部にマウント
される半導体素子付近を遊端とし前記支持帯を挟んでほ
ぼ対称的な形状前記相対向する辺に導出されかつ前記支
持帯より径小なリードと，前記各半導体素子の電極と前
記リード間を結ぶ金属細線と，前記直方体からなる金属
製の板体の対角線端部付近に位置しかつ前記リードの外
側に配置する吊りピンと，前記半導体素子、金属細線、
金属線ベッド部、リード並びに支持帯等を被覆する封止
樹脂層とに特徴がある。
（作 用） 付加価値の高い半導体素子では、複数の半導体素子に
より形成される電子回路が必要になり、当然リードフレ
ームに複数のベッド部を設置することになる。
又電子回路には、大小の半導体素子が必要になるため
に、最大の半導体素子をリードフレームすなわち金属製
板体の中央部分に最大の半導体素子をマウントし、更に
金属製板体の中央部分に沿って封止樹脂層外まで直線状
に延長して幅広のリードを設置する。更に又、この幅広
のリードを境として平行に導出された径小なリードを設
置し、この途中に形成されたベッド部それぞれに他の半
導体素子をマウントする。前記半導体素子並びにこの他
の半導体素子に対応するリード間を金属細線を例えばボ
ールボンディングにより接続して電子回路を形成する。
金属製板体にあっては、金属製板体の中央部分よりそ
の周囲の応力が大きいことか知られているが、本発明で
は金属製板体の中央部分に最大の半導体素子をマウント
し、これを境にして平行な径小なリードをほぼ同数配置
して応力に配慮する。これに加えて吊りピンを金属製の
板体における斜めかつ径小なリードの外側の位置に対称
的に配置して、均衡が保存されており応力バランスを崩
していない。
しかも電子回路用のリードの形成に不可欠な高密度の
実装面積を損なわずに吊りピンを設置しているのが特徴
である。
これにより複数の半導体素子や抵抗等を備えたモジュ
ール製品をハイブリッド方式により形成することも可能
になった。
（実施例） 第３図ａ、ｂ、ｃにより本発明に係わる一実施例を説
明する。即ち、第３図ａに明らかなように、純鉄、鉄合
金（Fe−Ni）または銅や銅合金にプレス工程を施してDI
P型またはSIP型とDIP型用の混合型用のリードフレーム
を形成する。その構造の概略は、周囲に配置する枠体
（図示していない）から中心に向かって延長し、樹脂封
止工程後アウターリード（Outer Lead）として機能しか
つこの名称に変更される複数のリード20…を形成する。
リード20…の導出方法では、図では２方向即ち相対向す
る方向ではあるが、枠体を４方向に形成した場合は、当
然リードの導出方向は４方向になる。
図に示すように、各リードの先端を遊端とし、それに
近い位置即ち枠体のほぼ中心位置に最大の金属製のベッ
ド部21を形成する。この図では、幅が広いベルト状の支
持帯22によって支えており、リード20…の一部の中間に
も他の金属製のベッド部23…を形成する。しかし、この
各リード20…を導出する方向に沿って吊りピン24、24を
形成しているが、場所としては、当然端の部分になる。
ところで、金属製のベッド部21及び23…には、夫々所
定の特性をもった半導体ペレット25…をマウントしてAV
機器などに必要なインターフェースを含めた電子回路を
構成する。従って、各半導体ペレット25…と各リード間
に金属細線26…を熱圧着法または超音波熱圧着法により
ボールボンディング（Ball Bonding）し、完成図が第３
図ａに示されている。この図では、単純な金属細線26…
接続図が明らかにされているが、複雑な回路にあって
は、一旦接続した金属細線の上方に更に他の金属細線を
異なったループ（Loop）により形成して違った回路端子
を接続するいわゆるＴ・Ｏ・Ｂ（Turn Over Bonding）
なども成されることもある。
また、後続の樹脂封止工程では、金型に形成されたカ
ル及びランナーを経て溶融樹脂層がゲートからキャビテ
ィ内に流入するので、溶融樹脂層の流路に交差する方向
に金属細線26…の長手方向を位置させるのは好ましくな
い。
第３図ａに示されていないが、各リードに交差する方
向には、機械的強度を増すためにいわゆる金属細条を設
置してあるが、枠体共々機械的手段即ちプレス工程によ
り切断・除去する。しかし、吊りピン24、24の存在によ
り各リードや大小の金属製ベッド部21、23…がばらばら
にならず、しかも各種の半導体ペレット25…をマウント
したリードフレームが得られ、樹脂封止工程に移行して
多角形状の封止樹脂層27を形成する。
第３図ｂには、リードフレームを利用して半導体ペレ
ットをマウントしたモジュール製品の斜視図を示した
が、吊りピン24、24は、アウターリード20の成型時に切
断除去し、多角形状の封止樹脂層27の厚さ方向を構成す
る導出面28には、アウターリードや金属製ベッド部の支
持帯22が成型されて導出されている。
〔発明の効果〕
（１）このように本発明に係わる樹脂封止型半導体装置
は、実装密度が高く、高付加価値に形成でき、しかも軽
薄短小、高信頼性の電子機器を低コスト（Cost）で、そ
の上従来の製造ラインを何等変更せずに製造することが
できる。
（２）特定のパターン即ち複数個のベッド部を形成した
リードフレームに、複数個の半導体素子をマウントし
て、システム（System）規模の樹脂封止型半導体装置を
製造する方が、回路基板を利用するよりも低コストで形
成でき、しかも吊りピンの取出しを、実装密度を損なう
ことなく実現できる本発明は、明らかに従来のものより
有利となる。
本願では、リードフレームすなわち金属製板体の応力
について配慮している。
すなわちその中央部分よりその周囲の応力が大きいこ
とか知られているが、中央部分に沿って封止樹脂層外ま
で直線状に延長して形成された幅広のリードに最大の半
導体素子をマウントし、これを境として平行に導出され
た径小なリードの途中に形成されたベッド部それぞれに
他の半導体素子をマウントする。
これに加えて金属製の板体における斜めかつ径小なリ
ードの外側の位置に対称的に吊りピンを配置して、均衡
が採られている応力バランスを崩さない。
【図面の簡単な説明】
第１図ａ及び第２図ａは、従来の樹脂封止型半導体装置
のマウント状況を示す上面図、第１図ｂ及び第２図ｂ
は、第１図ａ及び第２図ａのマウント後樹脂封止して完
成した樹脂封止型半導体装置の斜視図、第３図ａは、本
発明の樹脂封止型半導体装置のマウント状況を示す上面
図、第３図ｂはその完成図である。 １、20……リード、２……枠体、 ３……スリット、 ４、25……半導体ペレット、 ５、21、23……ベッド部、６……金属接続部、 22……支持帯、24……吊りピン、 26……金属細線、27……封止樹脂層。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】直方体からなる金属製の板体と，この直方
    体からなる金属製の板体に設置される相対向する辺と，
    前記直方体からなる金属製の板体に配置される複数の金
    属製ベッド部と，前記直方体からなる金属製の板体のほ
    ぼ中央部分に配置され前記相対向する辺に導出される支
    持帯と，この支持帯に重ねて配置される最大の金属製ベ
    ッド部と，この最大の金属製ベッド部及びこれより小さ
    い金属製ベッド部にマウントされる半導体素子と，前記
    最大の金属製ベッド部にマウントされる半導体素子付近
    を遊端とし前記支持帯を挟んでほぼ対称的な形で前記相
    対向する辺に導出されかつ前記支持帯より径小なリード
    と，前記各半導体素子の電極と前記リード間を結ぶ金属
    細線と，前記直方体からなる金属製の板体の対角線端部
    付近に位置しかつ前記リードの外側に配置する吊りピン
    と，前記半導体素子、金属細線、金属線ベッド部、リー
    ド並びに支持帯等を被覆する封止樹脂層とを具備するこ
    とを特徴とする樹脂封止型半導体装置
JP1236406A 1989-09-12 1989-09-12 樹脂封止型半導体装置 Expired - Lifetime JP2519806B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP1236406A JP2519806B2 (ja) 1989-09-12 1989-09-12 樹脂封止型半導体装置
PCT/JP1990/001167 WO1991004575A1 (en) 1989-09-12 1990-09-12 Lead frame for semiconductor device and semiconductor device using the lead frame
US07/678,336 US5200806A (en) 1989-09-12 1990-09-12 Lead frame having a plurality of island regions and a suspension pin
EP19900913544 EP0443044A4 (en) 1989-09-12 1990-09-12 Lead frame for semiconductor device and semiconductor device using the lead frame

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1236406A JP2519806B2 (ja) 1989-09-12 1989-09-12 樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
JPH0399459A JPH0399459A (ja) 1991-04-24
JP2519806B2 true JP2519806B2 (ja) 1996-07-31

Family

ID=17000283

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1236406A Expired - Lifetime JP2519806B2 (ja) 1989-09-12 1989-09-12 樹脂封止型半導体装置

Country Status (4)

Country Link
US (1) US5200806A (ja)
EP (1) EP0443044A4 (ja)
JP (1) JP2519806B2 (ja)
WO (1) WO1991004575A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2519806B2 (ja) * 1989-09-12 1996-07-31 株式会社東芝 樹脂封止型半導体装置
JP2816244B2 (ja) * 1990-07-11 1998-10-27 株式会社日立製作所 積層型マルチチップ半導体装置およびこれに用いる半導体装置
JPH05206365A (ja) * 1992-01-30 1993-08-13 Fuji Electric Co Ltd 半導体装置およびその組立用リードフレーム
JP2691799B2 (ja) * 1992-02-20 1997-12-17 ブイ・エル・エス・アイ・テクノロジー・インコーポレイテッド リードフレームに接合された介在ダイ取付基板を有する集積回路パッケージ設計
US6066890A (en) * 1995-11-13 2000-05-23 Siliconix Incorporated Separate circuit devices in an intra-package configuration and assembly techniques
JP2959521B2 (ja) * 1997-05-21 1999-10-06 日本電気株式会社 半導体装置の製造方法、リードフレーム
KR102190382B1 (ko) 2012-12-20 2020-12-11 삼성전자주식회사 반도체 패키지

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5623898Y2 (ja) * 1974-06-20 1981-06-04
JPS5167065A (ja) * 1974-12-09 1976-06-10 Hitachi Ltd Handotaisoshikumitateyofureemu
JPS53108368A (en) * 1977-03-04 1978-09-21 Hitachi Ltd Manufacture for resin seal type semiconductor device and its lead frame for its manufacture
DE3106376A1 (de) * 1981-02-20 1982-09-09 Siemens AG, 1000 Berlin und 8000 München Halbleiteranordnung mit aus blech ausgeschnittenen anschlussleitern
JPS5827332A (ja) * 1981-08-11 1983-02-18 Toshiba Corp リードフレームを用いた半導体装置の製造方法
JPS58220479A (ja) * 1982-06-16 1983-12-22 Toshiba Corp 半導体発光表示装置用リ−ドフレ−ム
JPS61150356A (ja) * 1984-12-25 1986-07-09 Toshiba Corp 樹脂封止型半導体装置の平面実装形態
US4794431A (en) * 1986-04-21 1988-12-27 International Rectifier Corporation Package for photoactivated semiconductor device
JPH0740790B2 (ja) * 1987-02-23 1995-05-01 株式会社東芝 大電力パワ−モジユ−ル
JPS63265455A (ja) * 1987-04-23 1988-11-01 Matsushita Electronics Corp リ−ドフレ−ム
JP2754236B2 (ja) * 1989-04-26 1998-05-20 株式会社日立製作所 リードフレームおよびそれを使用する半導体装置の製造方法
JP2519806B2 (ja) * 1989-09-12 1996-07-31 株式会社東芝 樹脂封止型半導体装置
JPH03152965A (ja) * 1989-11-09 1991-06-28 Nec Corp リードフレーム及び半導体装置の製造方法

Also Published As

Publication number Publication date
EP0443044A4 (en) 1993-04-14
WO1991004575A1 (en) 1991-04-04
EP0443044A1 (en) 1991-08-28
US5200806A (en) 1993-04-06
JPH0399459A (ja) 1991-04-24

Similar Documents

Publication Publication Date Title
US6444905B1 (en) Semiconductor device
WO2001003186A1 (en) Semiconductor device, method of manufacturing the same, and structure for mounting semiconductor device
JPH09191060A (ja) 集積回路のプラスチックパッケージング
JPH1168006A (ja) リードフレーム及びこれを用いた半導体装置及びこれらの製造方法
US20030057566A1 (en) Dual-chip integrated circuit package with unaligned chip arrangement and method of manufacturing the same
US6639308B1 (en) Near chip size semiconductor package
JP3851845B2 (ja) 半導体装置
JP2519806B2 (ja) 樹脂封止型半導体装置
US6344687B1 (en) Dual-chip packaging
KR100292036B1 (ko) 반도체패키지의제조방법및그에 따른반도체패키지
JP2765542B2 (ja) 樹脂封止型半導体装置
JP2629853B2 (ja) 半導体装置
US20090004782A1 (en) Method of fabricating a two-sided die in a four-sided leadframe based package
US20040212059A1 (en) Circuit device and method for manufacturing the same
JP2954108B2 (ja) 半導体装置およびその製造方法
US6794745B1 (en) Lead on chip type semiconductor package
JP2001177007A (ja) 半導体装置及びその製造方法
JP3495566B2 (ja) 半導体装置
KR950005454B1 (ko) 수지밀봉형 반도체장치
JPH02143449A (ja) 半導体封止容器
JPH1012811A (ja) 半導体集積回路装置及びその製造方法
JPH07122701A (ja) 半導体装置およびその製造方法ならびにｐｇａ用リードフレーム
JPH04372161A (ja) 半導体装置
JPS63160262A (ja) リ−ドフレ−ムおよびそれを用いた半導体装置
JPH077023A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090517

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090517

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100517

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100517

Year of fee payment: 14