JPH04372161A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH04372161A
JPH04372161A JP3150179A JP15017991A JPH04372161A JP H04372161 A JPH04372161 A JP H04372161A JP 3150179 A JP3150179 A JP 3150179A JP 15017991 A JP15017991 A JP 15017991A JP H04372161 A JPH04372161 A JP H04372161A
Authority
JP
Japan
Prior art keywords
semiconductor chip
electrode pads
semiconductor device
leads
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3150179A
Other languages
English (en)
Inventor
Hiroyuki Tsutsumi
堤　浩幸
Toru Tachikawa
立川　透
Haruo Shimamoto
晴夫 島本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3150179A priority Critical patent/JPH04372161A/ja
Publication of JPH04372161A publication Critical patent/JPH04372161A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、半導体装置に係り、
特には、その電極パッドとインナーリードとの配列に関
するものである。
【０００２】
【従来の技術】図５は、従来の半導体装置の構造を示す
横断平面図、図６は図５におけるＢ−Ｂ線矢視の断面図
である。
【０００３】図において、１は半導体チップ、２ａは半
導体チップ１の表面上でその辺縁部（２辺）に沿って形
成されている辺縁部電極パッドである。３はダイパッド
部であり、このダイパッド部３の上に半導体チップ１の
裏面が半田や樹脂などの接着剤４を介して固着されてい
る。
【０００４】５は半導体チップ１と図示しない外部装置
との間における電気的信号の入出力を行うためのリード
である。リード５のうち、半導体チップ１の電極パッド
２ａに近接している内端部である５ａがインナーリード
部であり、半導体チップ１の外側に延出した外端部であ
る５ｂがアウターリード部である。６は例えばＡｕ（金
）やＣｕ（銅）などの細線でつくられたボンディングワ
イヤであり、その両端はそれぞれ電極パッド２ａとイン
ナーリード部５ａとに対して電気的かつ機械的に接合さ
れている。７は例えばエポキシ樹脂などからなるパッケ
ージングのための封止樹脂であり、半導体チップ１，ダ
イパッド部３，インナーリード部５ａ，ボンディングワ
イヤ６などを封止するとともに、半導体装置のパッケー
ジ（外郭）を構成している。
【０００５】次に、上記構成の半導体装置の組み立て方
法について説明する。図７はその組み立て方法を示すた
めの斜視図である。
【０００６】符号１，２ａ，３，４，５，５ａ，５ｂ，
６は、図５，図６で説明したものと同じものである。８
はボンディングワイヤ６を形成するためのキャピラリで
あり、図示しないワイヤボンダに設けられている。
【０００７】まず、ダイパッド部３上に接着剤４を塗布
しておき、半導体チップ１の裏面を接着剤４を介してダ
イパッド部３に固着する。
【０００８】次いで、図示のように、相対面している辺
縁部電極パッド２ａとインナーリード部５ａとの間に、
キャピラリ８によってボンディングワイヤ６を形成し、
このボンディングワイヤ６によって辺縁部電極パッド２
ａとインナーリード部５ａとを電気的かつ機械的に接合
する。
【０００９】ところで、この場合、ボンディングワイヤ
６が半導体チップ１の端部にエッジショートしたり、ル
ープ形状不良を起こしたりしないようにするため、電極
パッド２ａが半導体チップ１の辺縁部に沿って配列され
ているのである。また、これによって、ボンディングワ
イヤ６の長さができるだけ短くなるようになっている。
【００１０】そして、ボンディングワイヤ６の形成が終
了すると、キャピラリ８を除いて図７に示す装置部分を
金型で型締めし、溶融した封止樹脂７を注入固化するこ
とで、図５，図６に示すような半導体装置を作製する。
【００１１】
【発明が解決しようとする課題】従来の半導体装置は以
上のように構成されており、ボンディングワイヤ６のエ
ッジショートやループ形状不良を避けるために電極パッ
ド２ａを半導体チップ１の表面上の辺縁部に沿って形成
していた。
【００１２】しかし、電極パッド２ａを半導体チップ１
の辺縁部に沿って形成していることが原因で次のような
問題を生じていた。
【００１３】■　　まず、半導体チップ１における配線
パターンの設計の自由度に制約を受ける。
【００１４】■　　配線パターンの自由度が低いために
、半導体装置のサイズが必要以上に大きくなっている。
【００１５】■　　配線パターンの引き回しが長くなる
ために、配線パターンでのインダクタンスが不必要に増
加している。
【００１６】この発明は、上記のような問題点を解消す
るために創案されたものであって、装置全体のコンパク
ト化と低インダクタンス化とを達成できる半導体装置を
得ることを目的とする。
【００１７】
【課題を解決するための手段】この発明に係る半導体装
置は、半導体チップの表面上に形成された複数の電極パ
ッドと半導体チップの外周部に配置された複数のリード
におけるインナーリード部とを電気的に接合してなるも
のであって、前記電極パッドとして、前記半導体チップ
の辺縁部領域に配列された辺縁部電極パッドと、半導体
チップの内部領域に配列された内部電極パッドとを形成
してあるとともに、前記辺縁部電極パッドは半導体チッ
プ外周部のインナーリード部と電気的に接合し、前記内
部電極パッドは半導体チップの内部領域まで引き回し延
出したインナーリード部と電気的に接合してあることを
特徴とするものである。
【００１８】
【作用】この発明の上記構成によれば、電極パッドを半
導体チップの辺縁部領域だけでなく内部領域にも配列し
たので、半導体チップにおける配線パターンの設計の自
由度が増す。
【００１９】したがって、電極パッドの数を同じとすれ
ば、半導体装置のサイズをコンパクト化できるとともに
、配線パターンの引き回しが短くなって低インダクタン
ス化できる。また、半導体装置のサイズを同じとすれば
、電極パッドの数を増やすことが可能となる。
【００２０】
【実施例】以下、この発明の実施例を図面に基づいて詳
細に説明する。
【００２１】実施例１．図１は、実施例に係る半導体装
置の構造を示す横断平面図、図２は図１におけるＡ−Ａ
線矢視の断面図である。
【００２２】ダイパッド部３の上に半田や樹脂などの接
着剤４を介して半導体チップ１の裏面が固着されている
。半導体チップ１の表面上には、その辺縁部領域（２辺
）に沿って複数の辺縁部電極パッド２ａが配列されてい
るとともに、その内部領域にも複数の内部電極パッド２
ｂが一列に配列されており、かつ、これらの辺縁部電極
パッド２ａおよび内部電極パッド２ｂを除いた領域に例
えばポリイミドなどの絶縁膜９がハッチングで示すよう
に形成されている。
【００２３】半導体チップ１の外周部において、辺縁部
電極パッド２ａに対応した２辺位置にそれぞれ、辺縁部
電極パッド２ａと同数のリード５が配列され、各リード
５のインナーリード部５ａは各辺縁部電極パッド２ａに
接近して配列され、アウターリード部５ｂは放射状に外
側に延在されている。そして、従来例と同様に、各辺縁
部電極パッド２ａと対面するインナーリード部５ａとは
、ボンディングワイヤ６を介して電気的かつ機械的に接
合されている。
【００２４】内部電極パッド２ｂが配列されたことに伴
い、半導体チップ１上の絶縁膜９の表面に、内部電極パ
ッド２ｂと同数の内方延在リード１０が形成されている
。この内方延在リード１０の内端部であるインナーリー
ド部１０ａは対応する内部電極パッド２ｂの近傍に位置
し、そこからあるものはＬ状に曲げられて、リード５が
存在する２辺とは別の２辺に向けて外方に延出され、そ
の外端部がアウターリード部１０ｂとなっている。そし
て、各内部電極パッド２ｂと対面するインナーリード部
１０ａとは、ボンディングワイヤ１１を介して電気的か
つ機械的に接合されている。ボンディングワイヤ１１は
、ボンディングワイヤ６と同様にできるだけ短いものと
なっている。
【００２５】複数のリード５のアウターリード部５ｂお
よび複数の内方延在リード１０のアウターリード部１０
ｂを外部に露出させる状態で、半導体チップ１、ダイパ
ッド部３、インナーリード部５ａ，１０ａ、ボンディン
グワイヤ６，１１、絶縁膜９などの全体がエポキシ樹脂
などの封止樹脂７によってパッケージングされ、半導体
装置を構成している。
【００２６】以上のように構成された半導体装置におい
ては、半導体チップ１の辺縁部電極パッド２ａを介して
電気的信号を入出力するだけでなく、内部電極パッド２
ｂを介しても入出力を行う。したがって、半導体チップ
１における配線パターンの設計の自由度が従来例に比べ
て拡大している。それゆえ、電極パッドの総数を同一と
すれば、電極パッド２ａ，２ｂを辺縁部領域と内部領域
とに分けて配列できるため、辺縁部電極パッド２ａの数
が少なくてすみ、その減少分だけ半導体装置のサイズを
コンパクト化できる。
【００２７】また、例えばゲートアレイのような半導体
装置の場合には電極パッドの総数が多くなるが、上記と
同じ理由により、電極パッド数の増加の割りには半導体
装置のサイズをそれほど大きくする必要がなく、また、
インダクタンスの増加もそれほど大きくはならないです
む。
【００２８】半導体チップ１の内部領域に内部電極パッ
ド２ｂを配列したので、その内部電極パッド２ｂへの配
線パターンの設計自由度が増して配線パターンを短くす
ることができ、その分、配線パターンによるインダクタ
ンスを低減化することができる。
【００２９】実施例２．図３は、別の実施例の半導体装
置の横断平面図である。
【００３０】先の実施例では、内部電極パッド２ｂを半
導体チップ１の内部領域の中央で一列に並べてあった。 しかし、内部電極パッド２ｂは半導体チップ１の内部領
域のどの位置に形成してもよい。
【００３１】この実施例の場合には、半導体チップ１の
素子配列との関係で、内部電極パッド２ｂを最適位置に
配置してある。内方延在リード１０のインナーリード部
１０ａを内部電極パッド２ｂの近傍に位置させる点につ
いては上記の実施例と同様である。その他の構成は上記
実施例と同様であるので、対応または相当する部分に同
一符号を付すにとどめ、説明を省略する。
【００３２】内部電極パッド２ｂを最適位置に配置して
あるので、内部電極パッド２ｂへの配線パターンの設計
自由度が増して配線パターンを充分に短くすることがで
き、配線パターンによるインダクタンスをさらに低減化
することができる。
【００３３】実施例３．図４は、さらに別の実施例の半
導体装置の横断平面図である。
【００３４】先の２つの実施例では、リード５を半導体
チップ１の対向２辺に配置し、内方延在リード１０をそ
れらとは直角な別の対向２辺に配置してあったが、この
実施例の場合には、リード５を配置してある対向２辺と
同一の２辺から内方延在リード１０も延出してある。
【００３５】なお、上記３つの実施例とも、電極パッド
２ａ，２ｂから電気的信号を入出力するのにボンディン
グワイヤ６，１１を用いたが、これ以外に、例えばＴＡ
Ｂ（Ｔａｐｅ　　Ａｕｔｏｍａｔｅｄ　　Ｂｏｎｄｉｎ
ｇ：テープキャリア方式のボンディング）のような接合
技術を用いた半導体装置にこの発明を適用してもよく、
上記と同様の効果を奏する。
【００３６】
【発明の効果】以上説明したように、この発明によれば
、電極パッドを半導体チップの辺縁部領域だけでなく内
部領域にも配列したので、半導体チップにおける配線パ
ターンの設計の自由度が増し、その分だけ、半導体装置
のサイズのコンパクト化と低インダクタンス化とを達成
することができるという効果を奏する。
【図面の簡単な説明】
【図１】この発明の一実施例に係る半導体装置の構造を
示す横断平面図である。
【図２】図１におけるＡ−Ａ線矢視の断面図である。
【図３】別の実施例に係る半導体装置の構造を示す横断
平面図である。
【図４】さらに別の実施例に係る半導体装置の構造を示
す横断平面図である。
【図５】従来例に係る半導体装置の構造を示す横断平面
図である。
【図６】図２におけるＢ−Ｂ線矢視の断面図である。
【図７】従来例の半導体装置の組み立て方法を示す斜視
図である。
【符号の説明】
１　　　　半導体チップ ２ａ　　辺縁部電極パッド ２ｂ　　内部電極パッド ３　　　　ダイパッド部 ４　　　　接着剤 ５　　　　リード ５ａ　　インナーリード部 ５ｂ　　アウターリード部 ６　　　　ボンディングワイヤ ７　　　　封止樹脂 ９　　　　絶縁膜 １０　　　　内方延在リード １０ａ　　インナーリード部 １０ｂ　　アウターリード部 １１　　　　ボンディングワイヤ

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】　　半導体チップの表面上に形成された複
    数の電極パッドと半導体チップの外周部に配置された複
    数のリードにおけるインナーリード部とを電気的に接合
    してなるものであって、前記電極パッドとして、前記半
    導体チップの辺縁部領域に配列された辺縁部電極パッド
    と、半導体チップの内部領域に配列された内部電極パッ
    ドとを形成してあるとともに、前記辺縁部電極パッドは
    半導体チップ外周部のインナーリード部と電気的に接合
    し、前記内部電極パッドは半導体チップの内部領域まで
    引き回し延出したインナーリード部と電気的に接合して
    あることを特徴とする半導体装置。
JP3150179A 1991-06-21 1991-06-21 半導体装置 Pending JPH04372161A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3150179A JPH04372161A (ja) 1991-06-21 1991-06-21 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3150179A JPH04372161A (ja) 1991-06-21 1991-06-21 半導体装置

Publications (1)

Publication Number Publication Date
JPH04372161A true JPH04372161A (ja) 1992-12-25

Family

ID=15491234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3150179A Pending JPH04372161A (ja) 1991-06-21 1991-06-21 半導体装置

Country Status (1)

Country Link
JP (1) JPH04372161A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2760289A1 (fr) * 1997-02-28 1998-09-04 Samsung Electronics Co Ltd Boitier de puce de semiconducteur ayant une structure combinee de conducteurs situes sur la puce et de conducteurs normaux standards
EP0840375A3 (en) * 1996-10-29 1999-10-13 Nec Corporation Chip-lead interconnection structure in a semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0840375A3 (en) * 1996-10-29 1999-10-13 Nec Corporation Chip-lead interconnection structure in a semiconductor device
US6016003A (en) * 1996-10-29 2000-01-18 Nec Corporation Chip-lead interconnection structure in a semiconductor device
FR2760289A1 (fr) * 1997-02-28 1998-09-04 Samsung Electronics Co Ltd Boitier de puce de semiconducteur ayant une structure combinee de conducteurs situes sur la puce et de conducteurs normaux standards

Similar Documents

Publication Publication Date Title
KR100619208B1 (ko) 반도체장치및그제조방법
KR0149798B1 (ko) 반도체 장치 및 그 제조방법과 리드프레임
US5977615A (en) Lead frame, method of manufacturing lead frame, semiconductor device and method of manufacturing semiconductor device
JP2000133767A (ja) 積層化半導体パッケ―ジ及びその製造方法
WO2001003186A1 (en) Semiconductor device, method of manufacturing the same, and structure for mounting semiconductor device
JPH1012769A (ja) 半導体装置およびその製造方法
JPH09312375A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
JPH03204965A (ja) 樹脂封止型半導体装置
JP2825084B2 (ja) 半導体装置およびその製造方法
US6791166B1 (en) Stackable lead frame package using exposed internal lead traces
KR100292036B1 (ko) 반도체패키지의제조방법및그에 따른반도체패키지
JPH03132063A (ja) リードフレーム
JPH03244149A (ja) リードフレーム
JPH09307051A (ja) 樹脂封止型半導体装置及びその製造方法
JP2519806B2 (ja) 樹脂封止型半導体装置
JPH04372161A (ja) 半導体装置
JPH0661289A (ja) 半導体パッケージ及びこれを用いた半導体モジュール
JPH07122701A (ja) 半導体装置およびその製造方法ならびにｐｇａ用リードフレーム
JPH0888310A (ja) 樹脂封止半導体装置
JP2501382B2 (ja) 半導体装置の組立方法
JP3957722B2 (ja) 半導体装置の製造方法
JPH05291345A (ja) 半導体装置
JPS63141329A (ja) Ｉｃパツケ−ジ
JPH0738043A (ja) 半導体装置
JPS635253Y2 (ja)