JP3957722B2 - 半導体装置の製造方法 - Google Patents

Description

本発明は、半導体装置に関し、特に、二つの半導体チップを積層し、この二つの半導体チップを一つの樹脂封止体で封止する半導体装置に適用して有効な技術に関するものである。

ＤＲＡＭ(Ｄynamic Ｒandum Ａccess Ｍemory)が構成された半導体チップを樹脂封止体で封止する半導体装置においては、リードフレームのダイパッド（タブとも言う）を省略し、大型の半導体チップにも対応可能なＬＯＣ（Ｌead Ｏn Ｃhip)構造が採用されている。このＬＯＣ構造を採用する半導体装置については、例えば、特開平２−２４６１２５号公報(１９９０年１０月１日公開)に記載されている。

ところで、ＬＯＣ構造を採用する半導体装置にあっては、大容量化を図る目的として、同一容量のＤＲＡＭが構成された二つの半導体チップを積層し、この二つの半導体チップを同一の樹脂封止体で封止した半導体装置が開発されている。

前記半導体装置は、樹脂封止体と、前記樹脂封止体の内部に位置し、かつ表裏面のうちの表面である回路形成面に外部端子が形成された二つの半導体チップと、前記樹脂封止体の内外に亘って延在するリードとを有する構成になっている。前記二つの半導体チップの夫々は、夫々の回路形成面を互いに対向させた状態で積層されている。前記リードは、樹脂封止体の内部において上下に分岐された二つの分岐リードを有する構成になっている。前記一方の分岐リードは、前記一方の半導体チップの回路形成面に絶縁性フィルムを介在して接着固定され、かつその回路形成面の外部端子に導電性のワイヤを介して電気的に接続されている。前記他方の分岐リードは、前記他方の半導体チップの回路形成面に絶縁性フィルムを介在して接着固定され、かつその回路形成面の外部端子に導電性のワイヤを介して電気的に接続されている。

前記二つの分岐リードの夫々は別々の部材で構成されている。一方の分岐リードは、樹脂封止体の外部に導出され、かつ所定の形状に成形された外部リードと一体化されている。他方の分岐リードは、樹脂封止体の内部において一方の分岐リードに接合され、電気的にかつ機械的に接続されている。即ち、樹脂封止体の内外に亘って延在するリードは、樹脂封止体の外部に導出された外部リードと、この外部リードに一体化された一方の分岐リードと、この一方の分岐リードに接合された他方の分岐リードとで構成されている。

なお、前記半導体装置については、例えば、特開平７−５８２８１号公報（１９９５年３月３日公開）に開示されている。

特開平２−２４６１２５号公報 特開平７−５８２８１号公報

前記半導体装置において、二つの半導体チップの夫々は、夫々の回路形成面を互いに対向させた状態で積層されているので、樹脂封止体の内部において上下に分岐された二つの分岐リードが二つの半導体チップの間に存在している。この二つの分岐リードの夫々は、互いに対向する夫々の面(ボンディング面)にワイヤが接続されているので、互いに離間された状態になっている。このため、二つの分岐リードの間隔(離間寸法)に相当する分、二つの半導体チップの間隔が広くなるので、樹脂封止体の厚さが増加し、半導体装置の厚さが厚くなる。

また、二つの分岐リードの夫々は二つの半導体チップの間に存在しているので、一方の半導体チップとで生じる浮遊容量(チップ／リード間容量)及び他方の半導体チップとで生じる浮遊容量(チップ／リード間容量)が二つの分岐リードの夫々に付加される。このため、樹脂封止体の内外に亘って延在する１本のリードに付加される浮遊容量が増加するので、リードにおける信号の伝搬速度が低下し、半導体装置の電気特性が低下する。

本発明の目的は、半導体装置の薄型化を図ることが可能な技術を提供することにある。

本発明の他の目的は、半導体装置の電気特性の向上を図ることが可能な技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
（１）樹脂封止体と、前記樹脂封止体の内部に位置し、かつ表裏面のうちの表面(回路形成面)に外部端子が形成された二つの半導体チップと、前記樹脂封止体の内外に亘って延在するリードとを有し、前記リードは、少なくとも前記樹脂封止体の内部において二つに分岐され、前記一方の分岐リードは、前記一方の半導体チップの表面に固定され、かつその表面の外部端子に電気的に接続され、前記他方の分岐リードは、前記他方の半導体チップの表面に固定され、かつその表面の外部端子に電気的に接続される半導体装置であって、前記二つの半導体チップの夫々は、夫々の裏面同志を向い合わせた状態で積層されている。

前記一方の分岐リードは、前記一方の半導体チップの表面の外部端子に導電性のワイヤを介して電気的に接続され、前記他方の分岐リードは、前記他方の半導体チップの表面の外部端子に導電性のワイヤを介して電気的に接続されている。

また、前記一方の分岐リードは、前記一方の半導体チップの表面に絶縁性フィルム又は絶縁性接着剤を介在して接着固定され、前記他方の分岐リードは、前記他方の半導体チップの表面に絶縁性フィルム又は絶縁性接着剤を介在して接着固定されている。
（２）前記手段（１）に記載の半導体装置において、前記二つの半導体チップの夫々の裏面は互いに接触している。
（３）前記手段（１）に記載の半導体装置において、前記一方の半導体チップの表面と対向する前記一方の分岐リードの一部分は、その他の部分に比べて厚さが薄くなっており、前記他方の半導体チップの表面と対向する前記他方の分岐リードの一部分は、その他の部分に比べて厚さが薄くなっている。
（４）樹脂封止体と、前記樹脂封止体の内部に位置し、表裏面のうちの表面に複数の外部端子が形成された二つの半導体チップと、前記樹脂封止体の内外に亘って延在する第一リード及び第二リードとを有し、前記二つの半導体チップの夫々は、夫々の裏面同志を向い合わせた状態で積層され、前記第一リードは、前記二つの半導体チップの夫々の外部端子と電気的に接続され、前記第二リードは、前記二つの半導体チップのうちの何れか一方の半導体チップの外部端子と電気的に接続される半導体装置であって、
前記第一リードは、前記樹脂封止体の内部において二つに分岐され、
前記一方の分岐リードは、前記二つの半導体チップのうちの一方の半導体チップの表面に固定されると共に、その表面に形成された外部端子に導電性のワイヤを介して電気的に接続され、
前記他方の分岐リードは、前記二つの半導体チップのうちの他方の半導体チップの表面に固定されると共に、その表面に形成された外部端子に導電性のワイヤを介して電気的に接続され、
前記第二リードは、前記樹脂封止体の内部において、前記二つの半導体チップのうちの何れか一方の半導体チップの表面に固定されると共に、その表面に形成された外部端子に導電性のワイヤを介して電気的に接続されている。

前記一方の分岐リードは、前記一方の半導体チップの表面に絶縁性フィルム又は絶縁性接着剤を介在して接着固定され、前記他方の分岐リードは、前記他方の半導体チップの表面に絶縁性フィルム又は絶縁性接着剤を介在して接着固定され、前記第二リードは、前記二つの半導体チップのうちの何れか一方の半導体チップの表面に絶縁性フィルム又は絶縁性接着剤を介在して接着固定されている。

前記手段（１）によれば、二つの半導体チップの夫々は、夫々の裏面同志を向い合わせた状態で積層されていることから、二つの半導体チップの間には分岐リードが存在しないため、二つの半導体チップの間隔を狭くでき、これに相当する分、樹脂封止体の厚さを薄くできる。この結果、半導体装置の薄型化を図ることができる。

また、二つの分岐リードの夫々は二つの半導体チップの間に存在しないため、一方の分岐リードに付加される浮遊容量(チップ／リード間容量)のうち、他方の半導体チップとで生じる浮遊容量を実質的に排除でき、他方の分岐リードに付加される浮遊容量(チップ／リード間容量)のうち、一方の半導体チップとで生じる浮遊容量を実質的に排除できるので、樹脂封止体の内外に亘って延在する１本のリードに付加される浮遊容量を低減できる。この結果、リードにおける信号の伝搬速度が速くなるので、半導体装置の電気特性の向上を図ることができる。

前記手段（２）によれば、二つの半導体チップの夫々の裏面は互いに接触していることから、二つの半導体チップの間隔がなくなるので、これに相当する分、樹脂封止体の厚さを薄くできる。この結果、半導体装置の薄型化を更に図ることができる。

前記手段（３）によれば、一方の半導体チップの表面上における樹脂封止体の樹脂の肉厚及び他方の半導体チップの表面上における樹脂封止体の樹脂の肉厚を薄くできるので、これに相当する分、樹脂封止体の厚さを薄くできる。この結果、半導体装置の薄型化を更に図ることができる。

前記手段（４）によれば、第二リードは、樹脂封止体の内部において、二つの半導体チップのうちの何れか一方の半導体チップの表面に固定されると共に、その表面に形成された外部端子に導電性のワイヤを介して電気的に接続されていることから、第二リードに付加される浮遊容量(チップ／リード間容量)は、第一リードに付加される浮遊容量(チップ／リード間容量)よりも小さくなる。従って、第二リードにおける信号の伝搬速度が速くなるので、半導体装置の電気特性の向上を図ることができる。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。

半導体装置の薄型化を図ることができる。

また、半導体装置の電気特性の向上を図ることができる。

以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための図面において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。

（実施形態１）
本実施形態では、二方向リード配列構造であるＴＳＯＰ(Ｔhin Ｓmall Ｏut-line Ｐackage）型の半導体装置に本発明を適用した例について説明する。

図１は、本発明の実施形態１である半導体装置の樹脂封止体の上部を除去した状態の平面図であり、図２は前記半導体装置の樹脂封止体の下部を除去した状態の底面図であり、図３は図１に示すＡ−Ａ線の位置で切った断面図である。

図１、図２及び図３に示すように、本実施形態の半導体装置１０は、二つの半導体チップ１を上下に積層し、この二つの半導体チップ１を一つの樹脂封止体８で封止した構成になっている。二つの半導体チップ１の夫々は、夫々の裏面同志を向い合わせた状態で積層されている。

前記二つの半導体チップ１の夫々は同一の外形寸法で形成されている。また、二つの半導体チップ１の夫々の平面形状は、これに限定されないが、例えば長方形で形成されている。

前記二つの半導体チップ１の夫々は、例えば、単結晶珪素からなる半導体基板及びその表裏面のうちの表面上に形成された多層配線層を主体とする構成になっている。この二つの半導体チップ１の夫々には、記憶回路システムとして、例えば６４メガビットのＤＲＡＭ(Ｄynamic Ｒandum Ａccess Ｍemory)が構成されている。

前記二つの半導体チップ１のうち、一方の半導体チップ１Ａの表面である回路形成面１Ａ１の中央部には、長方形の長辺方向に沿って複数の外部端子（ボンディングパッド）ＢＰが形成されている(図１参照)。この複数の外部端子ＢＰの夫々は、半導体チップ１Ａの多層配線層のうち、最上層の配線層に形成されている。最上層の配線層はその上層に形成された表面保護膜(最終保護膜)で被覆され、この表面保護膜には外部端子ＢＰの表面を露出するボンディング開口が形成されている。

前記二つの半導体チップ１のうち、他方の半導体チップ１Ｂの表面である回路形成面１Ｂ１の中央部には、長方形の長辺方向に沿って複数の外部端子ＢＰが形成されている(図２参照)。この複数の外部端子ＢＰの夫々は、半導体チップ１Ｂの多層配線層のうち、最上層の配線層に形成されている。最上層の配線層はその上層に形成された表面保護膜(最終保護膜)で被覆され、この表面保護膜には外部端子ＢＰの表面を露出するボンディング開口が形成されている。

前記一方の半導体チップ１Ａに構成されたＤＲＡＭの回路パターンは、他方の半導体チップ１Ｂに構成されたＤＲＡＭの回路パターンと同一パターンで構成されている。また、一方の半導体チップ１Ａの回路形成面１Ａ１に形成された外部端子ＢＰの配置パターンは、他方の半導体チップ１Ｂの回路形成面１Ｂ１に形成された外部端子ＢＰの配置パターンと同一パターンで構成されている。即ち、二つの半導体チップ１の夫々は同一構造で構成されている。

前記樹脂封止体８の平面形状は、これに限定されないが、例えば長方形で形成されている。この樹脂封止体８の互いに対向する二つの長辺の夫々の外側には、夫々の長辺に沿って複数のリード２が配列されている。複数のリード２の夫々は、樹脂封止体８の内外に亘って延在している。なお、図１に示す右側のリード群は図２に示す左側のリード群と対応し、図１に示す左側のリード群は図２に示す右側のリード群と対応する。

前記複数のリード２の夫々には端子名が付されている。Ｖｃｃ端子は電源電位(例えば５［Ｖ］)に電位固定される電源電位端子である。Ｖｓｓ端子は基準電位(例えば０［Ｖ］)に電位固定される基準電位端子である。ＩＯ／０Ａ端子、ＩＯ／０Ｂ端子、ＩＯ／１Ａ端子、ＩＯ／１Ｂ端子、ＩＯ／２Ａ端子、ＩＯ／２Ｂ端子、ＩＯ／３Ａ端子及びＩＯ／３Ｂ端子はデータ入出力端子である。Ａ０端子〜Ａ１２端子はアドレス入力端子である。ＲＡＳ端子はロウアドレスストローブ端子である。ＣＡＳ端子はカラムアドレスストローブ端子である。ＷＥ端子はリード／ライトイネーブル端子である。ＯＥ端子は出力イネーブル端子である。ＮＣ端子は空き端子である。

前記複数のリード２のうち、アドレス入力端子であるリード２、ロウアドレスストローブ端子であるリード２、カラムアドレスストローブ端子であるリード２、リード／ライトイネーブル端子であるリード２、出力イネーブル端子であるリード２の夫々は、樹脂封止体８の内部において上下(チップの積層方向)方向に分岐され、かつ折り曲げ加工が施された二つの分岐リード(３Ａ，４Ａ)を有する構成になっている。一方の分岐リード３Ａは、一方の半導体チップ１Ａの回路形成面１Ａ１に絶縁性フィルム６を介在して接着固定されると共に、その回路形成面１Ａ１の外部端子ＢＰに導電性のワイヤ７を介して電気的に接続されている。他方の分岐リード４Ａは、他方の半導体チップ１Ｂの回路形成面１Ｂ１に絶縁性フィルム６を介在して接着固定されると共に、その回路形成面１Ｂ１の外部端子ＢＰに導電性のワイヤ７を介在して電気的に接続されている。
即ち、アドレス入力端子であるリード２、ロウアドレスストローブ端子であるリード２、カラムアドレスストローブ端子であるリード２、リード／ライトイネーブル端子であるリード２、出力イネーブル端子であるリード２の夫々は、二つの半導体チップ１の夫々の外部端子ＢＰに電気的に接続されている。

前記複数のリード２のうち、電源電位端子であるリード２、基準電位端子であるリード２の夫々は、樹脂封止体８の内部において上下方向(チップの積層方向)に分岐され、かつ折り曲げ加工が施された二つの分岐リード(３Ａ，４Ａ)を有する構成になっている。

一方の分岐リード３Ａは、半導体チップ１Ａの回路形成面１Ａ１上をその外部端子ＢＰの配列方向に沿って延在し、他の分岐リード３Ａの先端部と外部端子ＢＰとの間に配置されたバスバーリード５と一体化されている。このバスバーリード５は、半導体チップ１Ａの回路形成面１Ａ１に絶縁性フィルム６を介在して接着固定された固定リードと一体化され、この固定リードは半導体チップ１Ａの外部端子ＢＰにワイヤ７を介して電気的に接続されている。
他方の分岐リード４Ａは、半導体チップ１Ｂの回路形成面１Ｂ１上をその外部端子ＢＰの配列方向に沿って延在し、他の分岐リード４Ａの先端部分と外部端子ＢＰとの間に配置されたバスバーリード５と一体化されている。このバスバーリード５は半導体チップ１Ｂの回路形成面１Ｂ１に絶縁性フィルム６を介在して接着固定された固定リードと一体化され、この固定リードは半導体チップ１Ｂの外部端子ＢＰにワイヤ７を介して電気的に接続されている。

即ち、電源電位端子であるリード２、基準電位端子であるリード２の夫々は、二つの半導体チップ１の夫々の外部端子ＢＰと電気的に接続されている。
また、本実施形態の半導体装置１０は、半導体チップ１Ａの回路形成面１Ａ１上に分岐リード３Ａ及びバスバーリード５を配置し、半導体チップ１Ｂの回路形成面１Ｂ１上に分岐リード４Ａ及びバスバーリード５を配置したＬＯＣ（Ｌead Ｏn Ｃhip)構造で構成されている。

前記データ入出力端子であるリード２のうち、ＩＯ／０Ａ端子、ＩＯ／１Ａ端子、ＩＯ／２Ａ端子、ＩＯ／３Ａ端子である夫々のリード２は、樹脂封止体８の内部において折り曲げ加工が施された分岐リード３Ａを有する構成になっている。この分岐リード３Ａは、半導体チップ１Ａの回路形成面１Ａ１に絶縁性フィルム６を介在して接着固定されると共に、その回路形成面１Ａ１の外部端子ＢＰにワイヤ７を介して電気的に接続されている。即ち、ＩＯ／０Ａ端子、ＩＯ／１Ａ端子、ＩＯ／２Ａ端子、ＩＯ／３Ａ端子である夫々のリード２は、半導体チップ１Ｂの外部端子ＢＰと電気的に接続されていない。

前記データ入出力端子であるリード２のうち、ＩＯ／０Ｂ端子、ＩＯ／１Ｂ端子、ＩＯ／２Ｂ端子、ＩＯ／３Ｂ端子である夫々のリード２は、樹脂封止体８の内部において折り曲げ加工が施された分岐リード４Ａを有する構成になっている。この分岐リード４Ａは、半導体チップ１Ｂの回路形成面１Ｂに絶縁性フィルム６を介在して接着固定されると共に、その回路形成面１Ｂ１の外部端子ＢＰに導電性のワイヤ７を介して電気的に接続されている。即ち、ＩＯ／０Ｂ端子、ＩＯ／１Ｂ端子、ＩＯ／２Ｂ端子、ＩＯ／３Ｂ端子である夫々のリード２は、半導体チップ１Ａの外部端子ＢＰと電気的に接続されていない。

図３に示すように、前記一方の分岐リード３Ａは、一方の半導体チップ１Ａの回路形成面１Ａ１の一辺を横切って一方の半導体チップ１Ａの回路形成面１Ａ上を延在する第一部分３Ａ１と、この第一部分３Ａ１から一方の半導体チップ１Ａの裏面側に折れ曲がった第二部分３Ａ２と、この第二部分３Ａ２から一方の半導体チップ１Ａの外側に向って折れ曲がった第三部分３Ａ３とで構成されている。第一部分３Ａ１は、絶縁性フィルム６を介在して半導体チップ１Ａの回路形成面１Ａ１に接着固定されている。第一部分３Ａ１の先端部分は半導体チップ１Ａの回路形成面１Ａ１の中央部に形成された外部端子ＢＰの近傍に配置され、第一部分３Ａ１の先端部分にはワイヤ７が接続されている。

前記他方の分岐リード４Ａは、他方の半導体チップ１Ｂの回路形成面１Ｂ１の一辺を横切って他方の半導体チップ１Ｂの回路形成面１Ｂ１上を延在する第一部分４Ａ１と、この第一部分４Ａ１から他方の半導体チップ１Ｂの裏面側に折れ曲がった第二部分４Ａ２と、この第二部分４Ａ２から一方の分岐リード３Ａの第三部分３Ａ３と重なるように折れ曲がった第三部分４Ａ３とで構成されている。第一部分４Ａ１は、絶縁性フィルム６を介在して半導体チップ１Ｂの回路形成面１Ｂ１に接着固定されている。第一部分４Ａ１の先端部分は半導体チップ１Ｂの回路形成面１Ｂ１の中央部に形成された外部端子ＢＰの近傍に配置され、第一部分４Ａ１の先端部分にはワイヤ７が接続されている。

前記分岐リード３Ａの第三部分３Ａ１は、樹脂封止体８からその外部に導出された外部リード３Ｂと一体化されている。外部リード３Ｂは面実装型形状として例えばガルウィング形状に成形されている。前記分岐リード４Ａの第三部分４Ａ３は、その先端部Ｙが外部リード３Ｂの根元部分３Ｂ１に接合され、電気的にかつ機械的に接続されている。即ち、二つの分岐リード(３Ａ，４Ａ)の夫々は、別々の部材で構成されている。

前記分岐リード４Ａの第三部分４Ａ３の先端部と外部リード３Ｂの根元部分３Ｂ１との接合は、これに限定されないが、例えば、接合強度を高める目的として、レーザによるシーム溶接で行なわれている。本実施形態において、シーム溶接は樹脂封止体８を形成した後に行っている。

前記外部リード３Ｂは、その根元部分３Ｂ１に連なるリード部分が他方の分岐リード４Ａ側に位置するように折り曲げられている。

なお、絶縁性フィルム６としては、例えば、ポリイミド系樹脂からなる樹脂基材の両面(表面及び裏面)にポリイミド系樹脂からなる接着層が形成された絶縁性フィルムを用いている。また、導電性のワイヤ７としては、例えば金(Ａｕ)ワイヤを用いている。また、ワイヤ７の接続方法としては、例えば熱圧着に超音波振動を併用したボンディング法を用いている。

前記半導体チップ１Ａの互いに対向する二つの短辺の夫々の外側には樹脂封止体８の内部に位置する支持リード９Ａが配置されている。また、前記半導体チップ１Ｂの互いに対向する二つの短辺の夫々の外側には樹脂封止体８の内部に位置する支持リード９Ｂが配置されている。この支持リード９Ａ、９Ｂの夫々は、半導体装置１０の製造プロセスにおいて、リードフレームの枠体に樹脂封止体８を支持するためのものである。

前記樹脂封止体８は、低応力化を図る目的として、例えば、フェノール系硬化剤、シリコーンゴム及びフィラー等が添加されたビフェニール系の樹脂で形成されている。この樹脂封止体８は、大量生産に好適なトランスファモールディング法で形成されている。トランスファモールディング法は、ポット、ランナー、流入ゲート及びキャビティ等を備えたモールド金型を使用し、ポットからランナー及び流入ゲートを通してキャビティ内に樹脂を加圧注入して樹脂封止体を形成する方法である。

前記半導体装置１０において、一方の分岐リード３Ａは、一方の半導体チップ１Ａの回路形成面１Ａ１に絶縁性フィルム６を介在して接着固定され、他方の分岐リード４Ａは、他方の半導体チップ１Ｂの回路形成面１Ｂ１に絶縁性フィルム６を介在して接着固定されている。また、一方の半導体チップ１Ａ、他方の半導体チップ１Ｂの夫々は、夫々の裏面同志を向い合わせた状態で積層されている。このことから、二つの半導体チップ１の間には分岐リード(３Ａ，４Ａ)が存在しないため、二つの半導体チップ１の間隔を狭くでき、これに相当する分、樹脂封止体８の厚さを薄くすることができる。

また、二つの分岐リード(３Ａ，４Ａ)の夫々は二つの半導体チップ１の間に存在しないため、一方の分岐リード３Ａに付加される浮遊容量（チップ／リード間容量）のうち、他方の半導体チップ１Ｂとで生じる浮遊容量を実質的に排除でき、他方の分岐リード４Ａに付加される浮遊容量(チップ／リード間容量)のうち、一方の半導体チップ１Ａとで生じる浮遊容量を実質的に排除できるので、樹脂封止体８の内部において分岐され、一方の分岐リード３Ａが一方の半導体チップ１Ａの回路形成面１Ａ１に絶縁性フィルム６を介在して接着固定され、他方の分岐リード４Ａが他方の半導体チップ１Ｂの回路形成面１Ｂ１に絶縁フィルム６を介在して接着固定されたリード２に付加される浮遊容量を低減できる。

また、一方の半導体チップ１Ａ、他方の半導体チップ１Ｂの夫々は、夫々の裏面同志を互いに接触させた状態で積層されている。このことから、二つの半導体チップ１の間隔がなくなるので、これに相当する分、樹脂封止体８の厚さを更に薄くすることができる。

次に、前記半導体装置１０の製造プロセスで用いられるリードフレームの構成について説明する。

前記半導体装置１０の製造は、図４(平面図)に示すリードフレームＬＦ１及び図５(平面図)に示すリードフレームＬＦ２を用いて行なわれる。

前記リードフレームＬＦ１は、図４に示すように、枠体１２で周囲を規定された領域内において、複数のリード３、四つのバスバーリード５、二つの支持リード９Ａ等を配置している。複数のリード３の夫々は、二つのリード群に分割されている。一方のリード群のリード３は、半導体チップ(１Ａ)の一方の長辺と対向する枠体１２の延在方向に沿って配列され、この枠体１２と一体化されている。他方のリード群のリード３は、半導体チップ(１Ａ)の他方の長辺と対向する枠体１２の延在方向に沿って配列され、この枠体１２と一体化されている。４つのバスバーリード５の夫々は、半導体チップ(１Ａ)の長辺方向に沿って延在し、リード配列の初段、中段及び終段に配置されたリード３と一体化されている。二つの支持リード９Ａの夫々は、半導体チップ(１Ａ)の短辺と対向する夫々の枠体１２と一体化されている。

前記複数のリード３の夫々は、樹脂封止体(８)で封止される内部リードと樹脂封止体(８)の外部に導出される外部リード３Ｂとで構成され、タイバー１１を介して互いに連結されている。この複数のリード３のうち、大多数のリード３の内部リードは、分岐リード３Ａとして構成されている。分岐リード３Ａは、図３に示した構成と同様の構成、即ち第一部分３Ａ１、第二部分(３Ａ２)及び第三部分(３Ａ３)を有する構成になっている。分岐リード３Ａは、第一部分３Ａ１が半導体チップ(１Ａ)の回路形成面(１Ａ１)を横切って半導体チップ(１Ａ)の回路形成面(１Ａ１)上に位置し、第三部分(３Ａ３)の裏面が半導体チップ(１Ａ)の裏面と同一平面に位置するように折り曲げられている。

前記リードフレームＬＦ１は、例えば、鉄(Ｆｅ)−ニッケル(Ｎｉ)系の合金又は銅(Ｃｕ)若しくは銅系の合金からなる平板材にエッチング加工又はプレス加工を施し、所定のリードパターンを形成した後、リード３の内部リード部分にプレス加工を施すことにより形成される。

なお、分岐リード３Ａの第一部分３Ａ１の裏面には絶縁性フィルム６が貼り付けられている。また、バスバーリード５には半導体チップ(１Ａ)の回路形成面に固定される固定リードが一体化され、この固定リードの裏面には絶縁性フィルム６が貼り付けられている。

前記リードフレームＬＦ２は、図５に示すように、枠体１２で周囲を規定された領域内において、複数のリード４、４つのバスバーリード５、２つの支持リード９Ｂ等を配置している。複数本のリード４の夫々は、二つのリード群に分割されている。一方のリード群のリード４は、半導体チップ(１Ｂ)の一方の長辺と対向する枠体１２の延在方向に沿って配列されている。他方のリード群のリード４は、半導体チップ(１Ｂ)の他方の長辺と対向する枠体１２の延在方向に沿って配列されている。４つのバスバーリード５の夫々は、半導体チップ(１Ｂ)の長辺方向に沿って延在し、リード配列の初段、中段及び終段に配置されたリード４と一体化されている。二つの支持リード９Ｂの夫々は、半導体チップ(１Ｂ)の短辺と対向する夫々の枠体１２と一体化されている。

前記複数のリード４の夫々は、樹脂封止体(８)で封止される内部リードと樹脂封止体(８)の外部に導出される外部リードとで構成され、タイバー１１を介して互いに連結されている。この複数のリード４の夫々はタイバー１１を介して枠体１２と一体化されている。

前記複数のリード４の夫々の外部リードは、タイバー１１から先の部分を除去した形状で形成され、前述のリード３の外部リード３Ｂに比べて短く構成されている。また、複数のリード４のうち、大多数のリード４は分岐リード４Ａとして構成されている。分岐リード４Ａは、図３に示した構成と同様の構成、即ち第一部分４Ａ１、第二部分(４Ａ２)及び第三部分(４Ａ３)を有する構成になっている。分岐リード４Ａは、第一部分４Ａ１が半導体チップ(１Ｂ)の回路形成面(１Ｂ１)を横切って半導体チップ(１Ｂ)の回路形成面(１Ｂ１)上に位置し、第三部分（３Ｂ３）の裏面が半導体チップ(１Ｂ)の裏面と同一平面に位置するように折り曲げられている。

前記リードフレームＬＦ２は、例えば、鉄(Ｆｅ)−ニッケル(Ｎｉ)系の合金又は銅(Ｃｕ)若しくは銅系の合金からなる平板材にエッチング加工又はプレス加工を施し、所定のリードパターンを形成した後、リード４の内部リード部分にプレス加工を施すことにより形成される。

なお、前記分岐リード４Ａの第一部分４Ａ１の裏面には絶縁性フィルム６が貼り付けられている。また、前記バスバーリード５には半導体チップ(１Ｂ)の回路形成面１Ｂに固定される固定リードが一体化され、この固定リードの裏面には絶縁性フィルム６が貼り付けられている。

前記リードフレームＬＦ１、ＬＦ２の夫々は、後で詳細に説明するが、半導体チップの外部端子とリードとを導電性のワイヤで電気的に接続した後、夫々の裏面同志を重ね合わせた状態で使用される。従って、図４の左側のリード３は、そのタイバー近傍部分(重ね合わせ部分)が図５の右側のリード４のタイバー近傍部分(重ね合わせ部分)と重なるように配置され、図４の右側のリード３は、そのタイバー近傍部分(重ね合わせ部分)が図５の左側のリード４のタイバー近傍部分と重なるように配置されている。

次に、前記半導体装置１０の製造方法について、図６(断面図)、図７（要部断面図）及び図８(要部斜視図)を用いて説明する。

まず、同一構造の二つの半導体チップ(１Ａ，１Ｂ)１を準備すると共に、図４に示すリードフレームＬＦ１及び図５に示すリードフレームＬＦ２を準備する。

次に、前記リードフレームＬＦ１に一方の半導体チップ１Ａを固定すると共に、前記リードフレームＬＦ２に他方の半導体チップ１Ｂを固定する。リードフレームＬＦ１と半導体チップ１Ａとの固定は、半導体チップ１Ａの表裏面のうちの表面である回路形成面１Ａ１に、絶縁性フィルム６を介在して、リード３の内部リードである分岐リード３Ａの第一部分３Ａ１、バスバーリード５に一体化された固定リードの夫々を接着固定することによって行われる。リードフレームＬＦ２と半導体チップ１Ｂとの固定は、半導体チップ１Ｂの表裏面のうちの表面である回路形成面１Ｂ１に、絶縁性フィルム６を介在して、リード４の内部リードである分岐リード４Ａの第一部分４Ａ１、バスバーリード５に一体化された固定リードの夫々を接着固定することによって行なわれる。

この工程において、リードフレームＬＦ１と半導体チップ１Ａとの固定は、半導体チップ１Ａの回路形成面１Ａ１に分岐リード３Ａの第一部分３Ａ１及びバスバーリード５の固定リードを接着固定することによって行なわれるので、半導体チップ１Ａは、リードフレームＬＦ１に安定した状態で保持される。また、リードフレームＬＦ２と半導体チップ１Ｂとの固定は、半導体チップ１Ｂの回路形成面１Ｂ１に分岐リード４Ａの第一部分４Ａ１及びバスバーリード５の固定リードを接着固定することによって行なわれるので、半導体チップ１ＢはリードフレームＬＦ２に安定した状態で保持される。

次に、前記リードフレームＬＦ１において、半導体チップ１Ａの外部端子ＢＰと、分岐リード３Ａの第一部分３Ａ１の先端部分及びバスバーリード５の固定リードとを導電性のワイヤ７で電気的に接続すると共に、前記リードフレームＬＦ２において、半導体チップ１Ｂの外部端子ＢＰと、分岐リード４Ａの第一部分４Ａ１の先端部分及びバスバーリード５の固定リードとを導電性のワイヤ７で電気的に接続する。ワイヤ７としては例えば金(Ａｕ)ワイヤを用いる。また、ワイヤ７の接続方法としては例えば熱圧着に超音波振動を併用したボンディング法を用いる。

この工程において、リードフレームＬＦ１のリード３は、内部リードである分岐リード３Ａの第一部分３Ａ１が半導体チップ１Ａの回路形成面１Ａ１上に位置し、内部リードである分岐リード３Ａの第三部分３Ａ３の裏面が半導体チップ１Ａの裏面と同一平面に位置するように折り曲げられているので、図６(Ａ)に示すように、ヒートステージＨＳに半導体チップ１Ａの裏面及び分岐リード３Ａの第三部分３Ａ３の裏面を直に接触させることができる。この結果、ヒートステージＨＳの熱が半導体チップ１Ａ及び分岐リード３Ａに有効に伝達されるので、半導体チップ１Ａの外部端子ＢＰとリードフレームＬＦ１のリード３とのワイヤ７による接続を確実に行うことができる。

また、この工程において、リードフレームＬＦ２のリード４は、内部リードである分岐リード４Ａの第一部分４Ａ１が半導体チップ１Ｂの回路形成面１Ｂ１上に位置し、内部リードである分岐リード４Ａの第三部分４Ａ３の裏面が半導体チップ１Ｂの裏面と同一平面に位置するように折り曲げられているので、図６(Ｂ)に示すように、ヒートステージＨＳに半導体チップ１Ｂの裏面及び分岐リード３Ｂの第三部分３Ｂ３の裏面を直に接触させることができる。この結果、ヒートステージＨＳの熱が半導体チップ１Ｂ及び分岐リード３Ｂに有効に伝達されるので、半導体チップ１Ｂの外部端子ＢＰとリードフレームＬＦ２のリード４とのワイヤ７による接続を確実に行うことができる。

また、この工程において、分岐リード３Ａの第一部分３Ａ１の先端部分は、半導体チップ１Ａの回路形成面１Ａ１の中央部に形成された外部端子ＢＰの近傍に配置されているので、半導体チップの外側に配置されたリードの先端部分と半導体チップの回路形成面の中央部に形成された外部端子とをワイヤで接続する場合に比べて、ワイヤ７の長さを短くすることができる。

また、この工程において、分岐リード４Ａの第一部分４Ａ１の先端部分は、半導体チップ１Ｂの回路形成面１Ｂ１の中央部に形成された外部端子ＢＰの近傍に配置されているので、半導体チップの外側に配置されたリードの先端部分と半導体チップの回路形成面の中央部に形成された外部端子とをワイヤで電気的に接続する場合に比べて、ワイヤ７の長さを短くすることができる。

なお、半導体チップ１Ａの外部端子ＢＰと分岐リード３Ａとのワイヤ７による接続は、バスバーリード５を飛び越えて行なわれる。
また、半導体チップ１Ｂの外部端子ＢＰと分岐リード４Ａとのワイヤ７による接続は、バスバーリード５を飛び越えて行なわれる。
また、半導体チップ１Ａの外部端子ＢＰと分岐リード３Ａとの接続は、半導体チップ１Ｂの外部端子ＢＰと分岐リード４Ａとの接続に対してワイヤ７が左右逆向きになるように逆ボンディングで行なわれる。
次に、前記一方の半導体チップ１Ａ、他方の半導体チップ１Ｂの夫々の裏面同志が互いに向い合うように、リードフレームＬＦ１、リードフレームＬＦ２の夫々の裏面同志を重ね合わせる。本実施形態においては、一方の半導体チップ１Ａ、他方の半導体チップ１Ｂの夫々の裏面を互いに接触させた状態にする。半導体チップ１Ａ、半導体チップ１Ｂの夫々の裏面同志の接触は、分岐リード３Ａ（リード３）、分岐リード４Ａ(リード４)の夫々の弾性力によって保持される。また、本実施形態において、リード４の外部リードはリード３の外部リード３Ｂに比べて短く構成されているので、分岐リード４Ａの第三部分４Ａ３の先端部Ｙから外部リード３Ｂの裏面(合わせ面)が露出される。

次に、図７に示すように、前記リードフレームＬＦ１、ＬＦ２の夫々を重ね合わせた状態で、リードフレームＬＦ１、ＬＦ２の夫々をモールド金型２０の上型２０Ａと下型２０Ｂとの間に配置し、モールド金型２０の上型２０Ａと下型２０Ｂとで形成されるキャビティ２１内に、半導体チップ１Ａ、半導体チップ１Ｂ、分岐リード３Ａ、分岐リード４Ａ、支持リード９Ａ、９Ｂ及びワイヤ７等を配置する。この工程において、分岐リード４Ａの第三部分４Ａ３の先端部Ｙは、キャビティ２１の外側に位置する。

次に、前記モールド金型２０のポットからランナー及び流入ゲートを通してキャビティ２１内に樹脂を加圧注入して樹脂封止体８を形成する。この工程において、半導体チップの外側に配置されたリードの先端部分と半導体チップの回路形成面の中央部に形成された外部端子とをワイヤで接続した場合に比べて、ワイヤ７の長さは短くなっているので、樹脂の加圧注入によって生じるワイヤ流れを抑制することができる。また、半導体チップ１ＡはリードフレームＬＦ１に安定した状態で保持され、半導体チップ１ＢはリードフレームＬＦ２に安定した状態で保持されているので、キャビティ２１内に加圧注入された樹脂による二つの半導体チップ１の夫々の位置ずれを防止できる。

また、この工程において、樹脂封止体８により、二つのリードフレーム（ＬＦ１，ＬＦ２）の夫々は、夫々の裏面同志を重ね合わせた状態で保持される。

次に、前記モールド金型２０からリードフレームＬＦ１、ＬＦ２の夫々を取り出し、その後、図８に示すように、分岐リード４Ａの第三部分４Ａ３の先端部Ｙとそれから露出する外部リード３Ｂの根元部分とを接合する。これらの接合は例えばレーザを用いたシーム溶接にて行う。

次に、前記リード４に連結されたタイバー１１及び前記リード３に連結されたタイバー１１を切断する。この時、リード４、即ち分岐リード４ＡはリードフレームＬＦ２の枠体１２から分離される。

次に、メッキ処理を施し、その後、前記リードフレームＬＦ１の枠体１２からリード３を切断し、その後、リード３の外部リード３Ｂを面実装型形状として例えばガルウィング形状に成形する。外部リード３Ｂの成形は、その根元部分（３Ｂ１）に連なるリード部分が分岐リード４Ａ側に位置するように折り曲げる。

次に、前記リードフレームＬＦ１の枠体１２から支持リード９Ａを切断すると共に、リードフレームＬＦ２の枠体１２から支持リード９Ｂを切断する。これにより、樹脂封止体８の内部において上下方向に分岐された二つの分岐リード（３Ａ，４Ａ）を有し、樹脂封止体８の内外に亘って延在するリード２が形成されると共に、図１、図２及び図３に示す半導体装置１０が形成される。

このように構成された半導体装置１０は、図９(平面図)に示すように、１つの回路システムを構成する電子装置１５の構成部品として実装基板１６に複数個実装される。

以上説明したように、本実施形態によれば以下の効果が得られる。
（１）二つの半導体チップ１の夫々は、夫々の裏面同志を向い合わせた状態で積層されていることから、二つの半導体チップ１の間には分岐リード(３Ａ，４Ａ)が存在しないため、二つの半導体チップ１の間隔を狭くでき、これに相当する分、樹脂封止体８の厚さを薄くできる。この結果、半導体装置１０の薄型化を図ることができる。

また、二つの分岐リード(３Ａ，４Ａ)の夫々は二つの半導体チップ１の間に存在しないため、一方の分岐リード３Ａに付加される浮遊容量（チップ／リード間容量）のうち、他方の半導体チップ１Ｂとで生じる浮遊容量を実質的に排除でき、他方の分岐リード４Ａに付加される浮遊容量(チップ／リード間容量)のうち、一方の半導体チップ１Ａとで生じる浮遊容量を実質的に排除できるので、樹脂封止体８の内において分岐され、一方の分岐リード３Ａが一方の半導体チップ１Ａの表面に絶縁性フィルム６を介在して接着固定され、他方の分岐リード３Ｂが他方の半導体チップ１Ｂの表面に絶縁フィルム６を介在して接着固定されたリード２に付加される浮遊容量を低減できる。この結果、リード２における信号の伝搬速度が速くなるので、半導体装置１０の電気特性の向上を図ることができる。特に、表面の中央部に外部端子ＢＰが配置された半導体チップ１の場合、分岐リード、即ちリード２の先端部分を半導体チップ１の中央部の近傍まで引き伸ばさなければならず、半導体チップ１の表面とリード２との対向面積が増加するので、ＬＯＣ構造を採用する半導体装置１０においては、二つの半導体チップ１の夫々の裏面を互いに向い合わせた状態で、二つの半導体チップ１の夫々を積層することは重要である。
（２）一方の半導体チップ１Ａ、他方の半導体チップ１Ｂの夫々は、夫々の裏面同志を互いに接触させた状態で積層されていることから、二つの半導体チップ１の間隔がなくなるので、これに相当する分、樹脂封止体８の厚さを更に薄くすることができる。この結果、半導体装置１０の薄型化を更に図ることができる。
（３）リード２は、樹脂封止体８の内部において上下方向に分岐された二つの分岐リード(３Ａ，４Ａ)を有し、一方の分岐リード３Ａは、一方の半導体チップ１Ａの回路形成面１Ａ１の一辺を横切ってその回路形成面１Ａ１上を延在し、ワイヤ７が接続される第一部分３Ａ１と、この第一部分３Ａ１から一方の半導体チップ１Ａの裏面側に折れ曲がった第二部分３Ａ２と、この第二部分３Ａ２から一方の半導体チップ１Ａの外側に向って折れ曲がった第三部分３Ａ３とで構成され、他方の分岐リード４Ａは、他方の半導体チップ１Ｂの回路形成面１Ｂ１の一辺を横切ってその回路形成面１Ｂ１上を延在し、ワイヤ７が接続される第一部分３Ｂ１と、この第一部分３Ｂ１から他方の半導体チップ１Ｂの裏面側に折れ曲がった第二部分３Ｂ２と、この第二部分３Ｂ２から一方の分岐リード３Ａの第三部分３Ａ３と重なるように折れ曲がった第三部分３Ｂ３とで構成され、一方の分岐リード３Ａの第三部分３Ａ３は、樹脂封止体８からその外部に導出された外部リード３Ｂと一体化され、他方の分岐リード４Ａの第三部分４Ａ３は、その先端部Ｙが外部リード３Ｂの根元部分３Ｂ１に接合されていることから、裏面同志を向い合わせて積層された二つの半導体チップ１の夫々の外部端子ＢＰとリード２とを電気的に接続することができる。
（４）外部リード３Ｂは、その根元部分３Ｂ１に連なるリード部分が他方の分岐リード４Ａ側に折り曲げられていることから、外部リード３Ｂの根元部分３Ｂ１に分岐リード４Ａの第三部分４Ａ３の先端部Ｙが接合された接合部の劣化を抑制することができる。
（５）一方の分岐リード３Ａの第一部分３Ａ１の先端部分は一方の半導体チップ１Ａの回路形成面１Ａ１の中央部に形成された外部端子ＢＰの近傍に配置され、他方の分岐リード４Ａの第一部分４Ａ１の先端部分は他方の半導体チップ１Ｂの回路形成面１Ｂ１の中央部に形成された外部端子ＢＰの近傍に配置されていることから、半導体チップの外側に配置されたリードの先端部分と半導体チップの回路形成面の中央部に形成された外部端子とをワイヤで接続する場合に比べて、ワイヤ７の長さを短くすることができるので、モールド金型２０のキャビティ２１内に樹脂を加圧注入して樹脂封止体８を形成する際、樹脂の加圧注入によって生じるワイヤ流れを抑制することができる。この結果、隣接するワイヤ７同志の短絡を抑制することができるので、半導体装置１０の製造における歩留まりを高めることができる。
（６）半導体装置１０の製造プロセスにおいて、リードフレームＬＦ１と半導体チップ１Ａとの固定は、半導体チップ１Ａの回路形成面１Ａ１に分岐リード３Ａの第一部分３Ａ１及びバスバーリード５の固定リードを接着固定することによって行なわれるので、半導体チップ１Ａは、リードフレームＬＦ１に安定した状態で保持される。また、リードフレームＬＦ２と半導体チップ１Ｂとの固定は、半導体チップ１Ｂの回路形成面１Ｂ１に分岐リード４Ａの第一部分４Ａ１及びバスバーリード５の固定リードを接着固定することによって行なわれるので、半導体チップ１ＢはリードフレームＬＦ２に安定した状態で保持される。この結果、ボンディング工程における半導体チップの位置ずれや、リードフレームの搬送時における半導体チップの脱落を抑制できるので、半導体装置１０の製造における歩留まりを高めることができる。
（７）電子装置１５の実装基板１６に半導体装置１０を実装することにより、実装基板１６の面積を増加することなく、電子装置１５の記憶容量を倍増することができる。

なお、本実施形態では、外部リード３Ｂの根元部分３Ｂ１と分岐リード４Ａの第三部分４Ａ３の先端部Ｙとを接合した例について説明したが、図１０(断面図)に示すように、樹脂封止体８の内部において、分岐リード３Ａの第三部分３Ａ３と分岐リード４Ａの第三部分４Ａ３の先端部Ｙとを接合してもよい。この場合、ワイヤボンディング工程が終了した後であって、樹脂封止体８を形成する封止工程の前において、分岐リード３Ａの第三部分３Ａ３と分岐リード４Ａの第三部分４Ａ３とを重ね合わせた後、分岐リード４Ａの第三部分４Ａ３が分岐リード３Ａの第三部分３Ａ３よりも短くなるようにそのタイバー側の部分を切断し、その後、分岐リード３Ａの第三部分３Ａ３と分岐リード４Ａ３の第三部分４Ａ３の先端部Ｙとを接合する。このように、樹脂封止体８の内部において、分岐リード３Ａの第三部分３Ａ３と分岐リード４Ａの第三部分４Ａ３の先端部Ｙとを接合することにより、分岐リード４Ａの第三部分４Ａ３の先端部Ｙは樹脂封止体８の内部に位置するので、樹脂封止体８から導出されたリード２と樹脂封止体８との界面領域を低減でき、水分パス経路の面積を低減できる。この結果、半導体装置２０の耐湿性を高めることができる。

また、本実施形態では、半導体チップ１Ａ、半導体チップ１Ｂの夫々の表面に絶縁性フィルム６を介在して分岐リード３Ａ、分岐リード４Ａの夫々を接着固定した例について説明したが、分岐リード３Ａ、分岐リード４Ａの夫々の接着固定は絶縁性の接着剤で行ってもよい。この場合、半導体チップ１Ａの表面と分岐リード３Ａとの間の間隔及び半導体チップ１Ｂの表面と分岐リード４Ａとの間の間隔が狭くなるので、これに相当する分、樹脂封止体８の厚さを薄くでき、半導体装置１０の薄型化を更に図ることができる。

また、本実施形態では、樹脂封止体８を形成した後、リードフレームＬＦ１の外部リード３ＢとリードフレームＬＦ２の分岐リード４Ａとの接合を行った例について説明したが、これらの接合は、ワイヤボンディング工程が終了した後に行ってもよい。この場合、ワイヤボンディング工程後のリードフレームの搬送が容易になる。

また、本実施形態では、二つの半導体チップ１の夫々の裏面を互いに接触させた例について説明したが、二つの半導体チップ１の夫々の裏面は接着剤を介在して互いに接着固定してもよい。この場合、二つの半導体チップ１の夫々は互いに固定されるので、製造プロセスにおけるリードフレームの搬送が容易となる。

（実施形態２）
図１１は、本発明の実施形態２である半導体装置の樹脂封止体の上部を除去した状態の平面図であり、図１２は前記半導体装置の樹脂封止体の下部を除去した状態の底面図であり、図１３は図１１に示すＢ−Ｂ線の位置で切った断面図である。

図１１、図１２及び図１３に示すように、本実施形態の半導体装置３０は、前述の実施形態１とほぼ同一の構成になっている。本実施形態において、前述の実施形態と異なる構成は、半導体チップ１Ａの回路形成面１Ａ１と対向する分岐リード３Ａのチップ対向部分の厚さがその他の部分の厚さに比べて薄くなっている。また、分岐リード３Ａと一体化されたバスバーリード５の厚さが分岐リード３Ａのチップ対向部分と同様に薄くなっている。また、半導体チップ１Ｂの回路形成面１Ｂ１と対向する分岐リード４Ｂのチップ対向部分の厚さがその他の部分の厚さに比べて薄くなっている。また、分岐リード４Ａと一体化されたバスバーリード５の厚さが分岐リード４Ａのチップ対向部分と同様に薄くなっている。

更に、本実施形態において、前述の実施形態１と異なる構成は、半導体チップ１Ａの回路形成面１Ａ１とバスバーリード５との間の間隔が半導体チップ１Ａの回路形成面１Ａ１と分岐リード３Ａとの間の間隔に比べて狭くなるように、バスバーリード５の位置がオフセットされている。また、半導体チップ１Ｂの回路形成面１Ｂ１とバスバーリード５との間の間隔が半導体チップ１Ｂの回路形成面１Ｂ１と分岐リード４Ａとの間の間隔に比べて狭くなるように、バスバーリード５の位置がオフセットされている。

前記分岐リード３Ａのチップ対向部分の厚さ及びこの分岐リード３Ａに一体化されたバスバーリード５の厚さは、リードフレームの段階において、夫々の裏面側にハーフエッチング加工を施すことによって薄く制御される。図１４は本実施形態の半導体装置３０の製造プロセスで用いられるリードフレームの平面図であり、同図において、ハーフエッチング加工が施されたリードの部分に点々を付している。

前記分岐リード４Ａのチップ対向部分の厚さ及びこの分岐リード４Ａに一体化されたバスバーリード５の厚さは、リードフレームの段階において、夫々の裏面側にハーフエッチング加工を施すことによって薄く制御される。図１５は本実施形態の半導体装置３０の製造プロセスで用いられるリードフレームの平面図であり、同図において、ハーフエッチング加工が施されたリードの部分に点々を付している。

前記分岐リード３Ａに一体化されたバスバーリード５のオフセットは、分岐リード３Ａとバスバーリード５との一体化部分及びバスバーリード５とこのバスバーリード５に一体化された固定リードとの一体化部分に折り曲げ加工を施すことによって行なわれている。また、前記分岐リード４Ａに一体化されたバスバーリード５のオフセットは、分岐リード４Ａとバスバーリード５との一体化部分及びバスバーリード５とこのバスバーリード５に一体化された固定リードとの一体化部分に折り曲げ加工を施すことによって行なわれている。これらの折り曲げ加工は、前述のハーフエッチング加工を施した後に行なわれる。

なお、分岐リード３Ａ、分岐リード４Ａの夫々のハーフエッチング加工は、半導体チップ１Ａの端部と分岐リード３Ａとの短絡及び半導体チップ１Ｂの端部と分岐リード４Ａとの短絡を防止するため、ハーフエッチングによって生じる段差部が半導体チップ１Ａ、半導体チップ１Ｂの夫々の端部の外側に位置するように行う。

このように、本実施形態の半導体装置３０において、分岐リード３Ａ、分岐リード４Ａの夫々の裏面側にハーフエッチング加工を施し、半導体チップ１Ａの回路形成面１Ａ１と対向する分岐リード３Ａのチップ対向部分の厚さをその他の部分の厚さに比べて薄くし、半導体チップ１Ｂの回路形成面１Ｂ１と対向する分岐リード４Ａのチップ対向部分の厚さをその他の部分の厚さに比べて薄くすることにより、半導体チップ１Ａの回路形成面１Ａ１上における樹脂封止体８の肉厚及び半導体チップ１Ｂの回路形成面１Ｂ１上における樹脂封止体８の肉厚を薄くできるので、これに相当する分、樹脂封止体８の厚さを薄くすることができる。この結果、半導体装置３０の薄型化を更に図ることができる。

また、半導体チップ１Ａの回路形成面１Ａ１とバスバーリード５との間の間隔が半導体チップ１Ａの回路形成面１Ａ１と分岐リード３Ａとの間の間隔に比べて狭くなるようにバスバーリード５の位置をオフセットし、半導体チップ１Ｂの回路形成面１Ｂ１とバスバーリード５との間の間隔が半導体チップ１Ｂの回路形成面１Ｂ１と分岐リード４Ａとの間の間隔に比べて狭くなるようにバスバーリード５の位置をオフセットすることにより、夫々のバスバーリード５の表面(上面)の位置が低くなるので、これに相当する分、バスバーリード５を飛び越えるワイヤ７のループ高さを低くすることができ、樹脂封止体８の厚さを薄くすることができる。この結果、半導体装置３０の薄型化を更に図ることができる。

また、分岐リード３Ａに一体化されたバスバーリード５、分岐リード４Ａに一体化されたバスバーリード５の夫々の裏面(下面)にハーフエッチング加工を施し、夫々のバスバーリード５の厚さを薄くすることにより、夫々のバスバーリード５のオフセット量を増加することができ、夫々のバスバーリード５の表面の位置を更に低くすることができるので、これに相当する分、バスバーリード５を飛び越えるワイヤ７のループ高さを低くすることができ、半導体装置３０の薄型化を更に図ることができる。

なお、本実施形態では、分岐リード(３Ａ、４Ａ)、バスバーリード５の夫々の裏面側にハーフエッチング加工を施した例について説明したが、ハーフエッチング加工は、分岐リード(３Ａ、４Ａ)、バスバーリード５の夫々の表面側に施してもよい。

また、本実施形態では、分岐リード(３Ａ、４Ａ)、バスバーリード５の夫々の裏面側にハーフエッチング加工を施した例について説明したが、これらのエッチング加工は、ハーフエッチング加工に限定する必要はない。

（実施形態３）
図１６は本発明の実施形態３である半導体装置の断面図であり、図１７は前記半導体装置の要部斜視図である。

図１６及び図１７に示すように、本実施形態の半導体装置４０は、樹脂封止体８と、樹脂封止体８の内部に位置し、かつ表裏面のうちの表面である回路形成面に外部端子(ＢＰ)が配置された二つの半導体チップ１と、樹脂封止体８の内外に亘って延在するリード２とを有する構成になっている。リード２は、樹脂封止体８の内部において上下に分岐され、かつ折り曲げ加工が施された二つの分岐リード(３Ａ，４Ａ)を有する構成になっている。一方の分岐リード３Ａは、一方の半導体チップ１Ａの表面である回路形成面１Ａ１に絶縁性フィルム６を介在して接着固定されると共に、その回路形成面１Ａ１の外部端子(ＢＰ)に電気的に接続されている。他方の分岐リード４Ａは、他方の半導体チップ１Ｂの回路形成面１Ｂ１に絶縁性フィルム６を介在して接着固定されると共に、その回路形成面１Ｂ１の外部端子(ＢＰ)に電気的に接続されている。

前記一方の分岐リード３Ａ、他方の分岐リード４Ａの夫々は、樹脂封止体８の内部において、上下方向に積層されている。

前記一方の分岐リード３Ａは、樹脂封止体８の外部に導出され、面実装型形状として例えばガルウィング形状に成形された外部リード３Ｂと一体化されている。他方の分岐リード４Ａは、樹脂封止体８の外部に導出され、面実装型形状として例えばガルウィング形状に成形された外部リード４Ｂと一体化されている。この外部リード３Ｂ、外部リード４Ｂの夫々は、ガルウィング形状に折り曲げられた折り曲げ領域において、リード幅方向に並列に配置されている。このように、分岐リード３Ａと一体化された外部リード３Ｂ、分岐リード４Ａと一体化された外部リード４Ｂの夫々をリード幅方向に並列に配置してリード２の外部リードを構成することにより、半導体装置４０を実装基板に実装する時の半田によって外部リード３Ｂ、外部リード４Ｂの夫々を接合することができるので、半導体装置４０の製造プロセスにおいて、外部リード３Ｂと外部リード４Ｂとを接合する接合工程を廃止でき、これに相当する分、半導体装置４０の製造工程数を低減することができる。

前記半導体装置４０は、図１８(要部平面図)に示すリードフレームＬＦ１及び図１９(要部平面図)に示すリードフレームＬＦ２を用いた製造プロセスで形成される。リードフレームＬＦ１の外部リード３Ｂ、リードフレームＬＦ２の外部リード４Ｂの夫々は、リードフレームＬＦ１、ＬＦ２の夫々の裏面同志を重さね合わせた時、夫々が重さならないようにリード幅を狭くした構成になっている。このリードフレームＬＦ１、ＬＦ２の夫々の裏面同志を重さね合わせ、折り曲げ領域において外部リード３Ｂ、外部リード４Ｂの夫々がリード幅方向に並列に配置されるように折り曲げ加工を施すことにより、リード幅方向に並列に配置された外部リード３Ｂ、外部リード４Ｂの夫々からなるリード２が形成される。

本実施形態のリードフレームＬＦ１は、前述の実施形態２と同様に、半導体チップ１Ａの回路形成面１Ａ１とバスバーリード５との間の間隔が半導体チップ１Ａの回路形成面１Ａ１と分岐リード３Ａとの間の間隔に比べて狭くなるように、バスバーリード５の位置がオフセットされている。また、本実施形態のリードフレームＬＦ２は、前述の実施形態２と同様に、半導体チップ１Ｂの回路形成面１Ｂ１とバスバーリード５との間の間隔が半導体チップ１Ｂの回路形成面１Ｂ１と分岐リード４Ａとの間の間隔に比べて狭くなるように、バスバーリード５の位置がオフセットされている。

なお、本実施形態では、前述の実施形態１と同様に、分岐リード３Ａ、分岐リード４Ａの夫々の厚さが一定となっているが、前述の実施形態２と同様に、分岐リード３Ａ、分岐リード４Ａの夫々の裏面側又は表面側にハーフエッチング加工を施し、半導体チップ１Ａの回路形成面１Ａ１と対向する分岐リード３Ａのチップ対向部分の厚さをその他の部分の厚さに比べて薄くし、半導体チップ１Ｂの回路形成面１Ｂ１と対向する分岐リード４Ａのチップ対向部分の厚さをその他の部分の厚さに比べて薄くしてもよい。また、バスバーリード５の裏面側又は表面側にハーフエッチング加工を施し、バスバーリード５の厚さを分岐リード（３Ａ，４Ａ）のチップ対向部分と同様に薄くしてもよい。

（実施形態４）
本実施形態では、二方向リード配列構造であるＴＳＯＰ型の半導体装置に本発明を適用した例について説明する。

図２０は、本発明の実施形態４である半導体装置の樹脂封止体の上部を除去した状態の平面図であり、図２１は前記半導体装置の樹脂封止体の下部を除去した状態の底面図であり、図２２は図２０に示すＣ−Ｃ線の位置で切った断面図であり、図２３は、図１９に示すＤ−Ｄ線の位置で切った断面図である。なお、図２０及び図２１において、図を見易くするため、絶縁性フィルム６の図示を省略している。

図２０、図２１及び図２２に示すように、本実施形態の半導体装置５０は、二つの半導体チップ１を上下に積層し、この二つの半導体チップ１を一つの樹脂封止体８で封止した構成になっている。二つの半導体チップ１の夫々は、夫々の裏面同志を向い合わせた状態で積層されている。

前記二つの半導体チップ１の夫々は同一の外形寸法で形成されている。また、二つの半導体チップ１の夫々の平面形状は、これに限定されないが、例えば長方形で形成されている。

前記二つの半導体チップ１の夫々には、記憶回路システムとして、例えばクロック信号に同期して信号の入力又は出力が行なわれる６４メガビットのシンクロナスＤＲＡＭ(以下、単にＳＤＲＡＭと言う)が構成されている。

前記二つの半導体チップ１のうち、一方の半導体チップ１Ａの表面である回路形成面１Ａ１の中央部には、長方形の長辺に沿って複数の外部端子（ボンディングパッド）ＢＰが形成されている。また、二つの半導体チップ１のうち、他方の半導体チップ１Ｂの表面である回路形成面１Ｂ１の中央部には、長方形の長辺に沿って複数の外部端子ＢＰが形成されている。

前記一方の半導体チップ１Ａに構成されたＳＤＲＡＭの回路パターンは、他方の半導体チップ１Ｂに構成されたＳＤＲＡＭの回路パターンと同一パターンで構成されている。また、一方の半導体チップ１Ａの回路形成面１Ａ１に形成された外部端子ＢＰの配置パターンは、他方の半導体チップ１Ｂの回路形成面１Ｂ１に形成された外部端子ＢＰの配置パターンと同一パターンで構成されている。即ち、二つの半導体チップ１の夫々は同一構造で構成されている。

前記樹脂封止体８の平面形状は、これに限定されないが、例えば長方形で形成されている。この樹脂封止体８の互いに対向する二つの長辺の夫々の外側には、夫々の長辺に沿って複数のリード５１及び複数のリード５２が配列されている。複数のリード５１及び複数のリード５２の夫々は、樹脂封止体８の内外に亘って延在している。なお、図２０に示す右側のリード群は図２１に示す左側のリード群と対応し、図２０に示す左側のリード群は図２１に示す右側のリード群と対応する。

前記複数のリード５１、複数のリード５２の夫々には端子名が付されている。Ｖcc端子及びＶccＱ端子は電源電位(例えば５［Ｖ］)に電位固定される電源電位端子である。Ｖss端子及びＶssＱ端子は基準電位(例えば０［Ｖ］)に電位固定される基準電位端子である。

ＤＱ０端子〜ＤＱ１５端子はデータ入出力端子である。Ａ０端子〜Ａ１３端子はアドレス入力端子である。ＣＳ端子はチップセレクト端子である。ＲＡＳ端子はロウアドレスストローブ端子である。ＣＡＳ端子はカラムアドレスストローブ端子である。ＷＥ端子はリード／ライトイネーブル端子である。ＤＱＭＵ端子及びＤＱＭＬ端子は入出力マスク端子である。ＣＬＫ端子はクロック入力端子である。ＣＫＥ端子はクロックイネーブル端子である。ＮＣ端子は空き端子である。

前記ＣＬＫ端子であるリード５１、ＣＡＳ端子であるリード５１の夫々は、図２２に示すように、樹脂封止体８の内部において上下(チップの積層方向)方向に分岐され、かつ折り曲げ加工が施された二つの分岐リード(５３Ａ，５４Ａ)を有する構成になっている。

一方の分岐リード５３Ａは、一方の半導体チップ１Ａの回路形成面１Ａ１の一辺を横切って一方の半導体チップ１Ａの回路形成面１Ａ上を延在する第一部分５３Ａ１と、この第一部分５３Ａ１から一方の半導体チップ１Ａの裏面側に折れ曲がった第二部分５３Ａ２と、この第二部分５３Ａ２から一方の半導体チップ１Ａの外側に向って折れ曲がった第三部分５３Ａ３とで構成されている。第一部分５３Ａ１は、絶縁性フィルム６を介在して半導体チップ１Ａの回路形成面１Ａ１に接着固定されている。第一部分５３Ａ１の先端部分は、半導体チップ１Ａの回路形成面１Ａ１の中央部に形成された外部端子(図２０参照)ＢＰの近傍に配置され、この半導体チップ１Ａの外部端子ＢＰに導電性のワイヤ７を介して電気的に接続されている。

他方の分岐リード５４Ａは、他方の半導体チップ１Ｂの回路形成面１Ｂ１の一辺を横切って他方の半導体チップ１Ｂの回路形成面１Ｂ１上を延在する第一部分５４Ａ１と、この第一部分５４Ａ１から他方の半導体チップ１Ｂの裏面側に折れ曲がった第二部分５４Ａ２と、この第二部分５４Ａ２から一方の分岐リード５３Ａの第三部分５３Ａ３と重なるように折れ曲がった第三部分５４Ａ３とで構成されている。第一部分５４Ａ１は、絶縁性フィルム６を介在して半導体チップ１Ｂの回路形成面１Ｂ１に接着固定されている。第一部分５４Ａ１の先端部分は、半導体チップ１Ｂの回路形成面１Ｂ１の中央部に形成された外部端子(図２１参照
）ＢＰの近傍に配置され、この半導体チップ１Ｂの外部端子ＢＰに導電性のワイヤ７を介して電気的に接続されている。

分岐リード５３Ａの第三部分５３Ａ１は、樹脂封止体８からその外部に導出された外部リード５３Ｂと一体化されている。分岐リード５４Ａの第三部分５４Ａ３は、その先端部が外部リード５３Ｂの根元部分５３Ｂ１に接合され、電気的にかつ機械的に接続されている。即ち、ＣＬＫ端子であるリード５１、ＣＡＳ端子であるリード５１の夫々は、二つの半導体チップ１の夫々の外部端子ＢＰに電気的に接続されている。

なお、前記Ｖcc端子であるリード５１、Ｖss端子であるリード５１、Ａ０端子〜Ａ１５端子であるリード５１、ＣＳ端子であるリード５１、ＲＡＳ端子であるリード５１、ＷＥ端子であるリード５１、ＣＫＥ端子であるリード５１の夫々は、ＣＬＫ端子であるリード５１と同様に構成され、二つの半導体チップ１の夫々の外部端子ＢＰに電気的に接続されている。

前記ＤＱ１１端子であるリード５２は、図２３に示すように、樹脂封止体８の内部において上下(チップの積層方向)方向に分岐され、かつ折り曲げ加工が施された二つの分岐リード(５５Ａ，５６Ａ)を有する構成になっている。

一方の分岐リード５５Ａは、一方の半導体チップ１Ａの回路形成面１Ａ１の一辺を横切って一方の半導体チップ１Ａの回路形成面１Ａ上を延在する第一部分５５Ａ１と、この第一部分５５Ａ１から一方の半導体チップ１Ａの裏面側に折れ曲がった第二部分５５Ａ２と、この第二部分５５Ａ２から一方の半導体チップ１Ａの外側に向って折れ曲がった第三部分５５Ａ３とで構成されている。第一部分５５Ａ１は、絶縁性フィルム６を介在して半導体チップ１Ａの回路形成面１Ａ１に接着固定されている。第一部分５５Ａ１の先端部分は、半導体チップ１Ａの回路形成面１Ａ１の中央部に形成された外部端子(図２０参照)ＢＰの近傍に配置され、この半導体チップ１Ａの外部端子ＢＰに導電性のワイヤ７を介して電気的に接続されている。

他方の分岐リード５６Ａは、図２２に示すリード５１の他方の分岐リード５４Ａと異なり、半導体チップ１Ｂの回路形成面１Ｂ１上を延在する第一部分が除去された形状で形成されている。即ち、分岐リード５６Ａは、主に、他方の半導体チップ１Ｂの回路形成面１Ｂ１側からその裏面側に亘って延在するリード部分５６Ａ２と、このリード５６Ａ２から一方の分岐リード５５Ａの第三部分５５Ａ３と重なるように折れ曲がったリード部分５６Ａ３とで構成されている。

分岐リード５５Ａの第三部分５５Ａ１は、樹脂封止体８からその外部に導出された外部リード５５Ｂと一体化されている。分岐リード５６Ａのリード部分５６Ａ３は、その先端部が外部リード５５Ｂの根元部分５５Ｂ１に接合され、電気的にかつ機械的に接続されている。即ち、ＤＱ１１端子であるリード５２は、他方の半導体チップ１Ｂの外部端子ＢＰに電気的に接続されていない。

なお、前記ＤＱ８端子〜ＤＱ１０端子であるリード５２、ＤＱ１２端子〜ＤＱ１５端子であるリード５２、ＤＱＭＵ端子であるリード５２の夫々は、ＤＱ１１端子であるリード５２と同様に構成され、他方の半導体チップ１Ｂの外部端子ＢＰに電気的に接続されていない。また、前記ＶccＱ端子及びＶssＱ端子のうち、図２０において左側のリード配列に位置するＶccＱ端子であるリード５２、ＶssＱ端子であるリード５２の夫々は、ＤＱ１１端子であるリード５２と同様に構成され、他方の半導体チップ１Ｂの外部端子ＢＰに電気的に接続されていない。

前記ＤＱ４端子であるリード５２は、図２３に示すように、樹脂封止体８の内部において上下(チップの積層方向)方向に分岐され、かつ折り曲げ加工が施された二つの分岐リード(５７Ａ，５８Ａ)を有する構成になっている。

一方の分岐リード５７Ａは、図２２に示すリード５１の一方の分岐リード５３Ａと異なり、半導体チップ１Ａの回路形成面１Ａ１上を延在する第一部分が除去された形状で形成されている。即ち、分岐リード５７Ａは、主に、一方の半導体チップ１Ａの回路形成面１Ａ１側からその裏面側に亘って延在するリード部分５７Ａ２と、このリード５７Ａ２から一方の半導体チップ１Ａの外側に向って折れ曲がったリード部分５７Ａ３とで構成されている。

他方の分岐リード５８Ａは、他方の半導体チップ１Ｂの回路形成面１Ｂ１の一辺を横切って他方の半導体チップ１Ｂの回路形成面１Ｂ上を延在する第一部分５８Ａ１と、この第一部分５８Ａ１から他方の半導体チップ１Ｂの裏面側に折れ曲がった第二部分５８Ａ２と、この第二部分５８Ａ２から一方の分岐リード５７Ａのリード部分５７Ａ３と重なるように折れ曲がった第三部分５８Ａ３とで構成されている。第一部分５８Ａ１は、絶縁性フィルム６を介在して半導体チップ１Ｂの回路形成面１Ｂ１に接着固定されている。第一部分５８Ａ１の先端部分は、半導体チップ１Ｂの回路形成面１Ｂ１の中央部に形成された外部端子ＢＰの近傍に配置され、この半導体チップ１Ｂの外部端子(図２１参照)ＢＰに導電性のワイヤ７を介して電気的に接続されている。

分岐リード５７Ａのリード部分５７Ａ１は、樹脂封止体８からその外部に導出された外部リード５７Ｂと一体化されている。分岐リード５８Ａの第三部分５８Ａ３は、その先端部が外部リード５７Ｂの根元部分５７Ｂ１に接合され、電気的にかつ機械的に接続されている。即ち、ＤＱ４端子であるリード５２は、一方の半導体チップ１Ｂの外部端子ＢＰに電気的に接続されていない。

なお、前記ＤＱ０端子〜ＤＱ３端子であるリード５２、ＤＱ５端子〜ＤＱ７端子であるリード５２、ＤＱＭＵ端子であるリード５２の夫々は、ＤＱ４端子であるリード５２と同様に構成され、一方の半導体チップ１Ａの外部端子ＢＰに電気的に接続されていない。また、前記ＶccＱ端子及びＶssＱ端子のうち、図１９において右側のリード配列に位置するＶccＱ端子であるリード５２、ＶssＱ端子であるリード５２の夫々は、ＤＱ４端子であるリード５２と同様に構成され、他方の半導体チップ１Ｂの外部端子ＢＰに電気的に接続されていない。

前記Ｖcc端子であるリード５１、Ｖss端子であるリード５１の夫々の一方の分岐リード５３Ａは、半導体チップ１Ａの回路形成面１Ａ１上をその外部端子ＢＰの配列方向に沿って延在し、他の分岐リード３Ａの先端部と外部端子ＢＰとの間に配置されたバスバーリード５と一体化されている。このバスバーリード５は、半導体チップ１Ａの回路形成面１Ａ１に絶縁性フィルム６を介在して接着固定された固定リードと一体化され、この固定リードは半導体チップ１Ａの外部端子ＢＰにワイヤ７を介して電気的に接続されている。

Ｖcc端子であるリード５１、Ｖss端子であるリード５１の夫々の他方の分岐リード５４Ａは、半導体チップ１Ｂの回路形成面１Ｂ１上をその外部端子ＢＰの配列方向に沿って延在し、他の分岐リード４Ａの先端部分と外部端子ＢＰとの間に配置されたバスバーリード５と一体化されている。このバスバーリード５は半導体チップ１Ｂの回路形成面１Ｂ１に絶縁性フィルム６を介在して接着固定された固定リードと一体化され、この固定リードは半導体チップ１Ｂの外部端子ＢＰにワイヤ７を介して電気的に接続されている。

図２４(ブロック図)に示すように、ＣＬＫ端子、ＣＫＥ端子、ＣＳ端子、ＲＡＳ端子、ＣＡＳ端子、ＷＥ端子及びＡ０端子〜Ａ１３端子は、二つの半導体チップ(１Ａ，１Ｂ)の夫々に電気的に接続され、ＤＱＭＵ端子及びＤＱ端子８〜ＤＱ端子１５は一方の半導体チップ１Ａに電気的に接続され、ＤＱＭＬ端子及びＤＱ０端子〜ＤＱ７端子は他方の半導体チップ１Ｂに電気的に接続されている。即ち、本実施形態の半導体装置５０は、二つの半導体チップ１に構成された夫々のＳＤＲＡＭが同時に動作する。

前記半導体装置５０において、二つの半導体チップ１の夫々の外部端子ＢＰに電気的に接続されるリード（ＣＬＫ端子、ＣＫＥ端子、ＣＳ端子、ＲＡＳ端子、ＣＡＳ端子、ＷＥ端子、Ａ０〜Ａ１３端子）５１は樹脂封止体８の内部において上下方向に分岐された二つの分岐リードの夫々が二つの半導体チップ１の夫々の回路形成面上を延在し、夫々の回路形成面に接着固定されている。

一方、二つの半導体チップ１のうちの何れか一方の半導体チップ１の外部端子ＢＰに電気的に接続されるリード（ＤＱＭＵ端子、ＤＱＭＬ端子、ＤＱ０端子〜ＤＱ１５端子）５２は、二つの半導体チップ１のうちの何れか一方の半導体チップ１の回路形成面上を延在し、その回路形成面に接着固定されている。

このことから、リード５２に付加される浮遊容量(チップ／リード間容量)は、リード５１に付加される浮遊容量(チップ／リード間容量)よりも小さくなる。従って、リード５２における信号の伝搬速度が速くなるので、半導体装置５０の電気特性の向上を図ることができる。

特に、回路形成面の中央部に外部端子ＢＰが配置された半導体チップ１の場合、リードの先端部分を半導体チップ１の中央部の近傍まで引き伸ばさなければならず、半導体チップ１の回路形成面とリードとの対向面積が増加するので、ＬＯＣ構造を採用する半導体装置５０においては、二つの半導体チップ１のうちの何れか一方の半導体チップ１の外部端子ＢＰに電気的に接続されるリードを一本のリードで形成することは重要である。

なお、本実施形態では、二つの半導体チップ１に構成された夫々のＳＤＲＡＭが同時に動作するように半導体装置５０を構成した例について説明したが、図２５(ブロック図)に示すように、ＣＳ端子、ＲＡＳ端子、ＣＡＳ端子、ＷＥ端子、ＤＱＭ端子、Ａ０〜Ａ１３端子、ＤＱ０端子〜ＤＱ１５端子を共通にし、ＣＬＫ端子、ＣＬＥ端子を独立にしてもよい。この場合、二つの半導体チップ１に構成された夫々のＳＤＲＡＭを独立に制御することが可能となるので、半導体装置５０の発熱量を低減できると共に、半導体装置５０を組み込んだシステム全体での低消費電力化を図ることが可能となる。

また、本実施形態では、図２３に示すように、一方の半導体チップ１Ａの外部端子ＢＰと電気的に接続されないリード５２において、一方の分岐リード５７Ａをリード部分５７Ａ２及びリード部分５７Ａ３とで構成し、他方の半導体チップ１Ｂの外部端子ＢＰと電気的に接続されないリード５２において、他方の分岐リード５６Ａをリード部分５６Ａ２及びリード部分５６Ａ３で構成した例について説明したが、図２６に示すように、一方の半導体チップ１Ａの外部端子ＢＰと電気的に接続されないリード５２を、一部が樹脂封止体８の外部に導出されるリード部材５９Ａと一部が樹脂封止体８の内部に導入されるリード部材５９Ｂとで構成し、他方の半導体チップ１Ｂの外部端子ＢＰと電気的に接続されないリード５２を樹脂封止体８の内部に亘って延在する一本のリードで構成してもよい。この場合、リード５２に付加される浮遊容量（チップ／リード間容量）は更に小さくなるので、半導体装置５０の電気特性の向上を更に図ることができる。

（実施形態５）
図２７は、本発明の実施形態５であるメモリモジュール(電子装置)の平面図であり、図２８は、前記メモリモジュールの断面図である。

図２７及び図２８に示すように、メモリモジュール６０は、配線基板６１の表裏面のうちの表面側に二つの半導体装置６３及び一つの半導体装置６２を実装し、配線基板６１の表裏面のうちの裏面側に二つの半導体装置６３を実装した構成になっている。四つの半導体装置６３の夫々には、記憶回路システムとして例えばＳＤＲＡＭが搭載されている。一つの半導体装置６２には、四つの半導体装置６３の夫々の記憶回路システムを制御する制御回路システムが搭載されている。

前記四つの半導体装置６３の夫々は、二つの半導体チップ１の夫々を夫々の裏面同志を向い合わせた状態で積層し、この二つの半導体チップ１を一つの樹脂封止体８で封止した構成になっている。この四つの半導体装置６３は、基本的に前述の実施形態４の半導体装置５０とほぼ同一の構成になっている。

前記四つの半導体装置６３のうち、二つの半導体装置６３Ａは配線基板６１の表面側に実装され、他の二つの半導体装置６３Ｂは配線基板６１の裏面側に実装されている。

前記半導体装置６３Ａは、図２８に示すように、樹脂封止体８の互いに対向する二つの側面のうち、一方の側面８ａからＤＱ１１端子であるリード６４Ａが導出され、他方の側面８ｂからＤＱ４端子であるリード６４Ａが導出されている。一方、半導体装置６３Ｂは、同図に示すように、樹脂封止体８の互いに対向する二つの側面のうち、一方の側面８ａからＤＱ１１端子であるリード６４Ｂが導出され、他方の側面８ｂからＤＱ４端子であるリード６４Ｂが導出されている。半導体装置６３ＢのＤＱ４端子であるリード６４Ｂは、半導体装置６４ＡのＤＱ４端子であるリード６４Ａと向い合っており、半導体装置６３ＢのＤＱ１１端子であるリード６４Ｂは半導体装置６４ＡのＤＱ１１端子であるリード６４Ａと向い合っている。通常、同一構造の半導体装置を配線基板の両面に実装した場合、異なる機能のリード同志が向い合うことになるが、ワイヤ７の接続を左右逆にすることにより、同一機能のリードを向い合わせた状態で、配線基板６１の両面に半導体装置６３を実装することが可能となる。

このように、同一機能のリードを向い合わせた状態で配線基板６１の両面に半導体装置６３を実装することが可能となることにより、配線基板６１の配線層数を低減することができるので、メモリモジュール６０の薄型化を図ることができる。

また、同一容量のＳＤＲＡＭが構成された二つの半導体チップ１を積層し、この二つの半導体チップ１を一つの樹脂封止体８で封止した半導体装置６３を配線基板６１に実装することにより、実装基板６１の面積を増加することなく、メモリモジュール６０の容量を倍にすることができる。

なお、ワイヤ７の接続を左右逆にして同一機能のリードを向い合わせる場合は、回路形成面の中央部にその一辺に沿って複数の外部端子が形成された半導体チップ１を用いるのが有効である。

また、同一機能のリードを向い合わせるには、リードの成形時に逆成形してリードの曲げ方向が異なる二種類の半導体装置を製造してもよい。

以上、本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、本発明は、前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。

例えば、本発明は、一方向リード配列構造であるＳＩＰ(Ｓingle Ｉn-line Ｐackage）型、ＺＩＰ(Ｚigzag Ｉn-line Ｐackage）型等の半導体装置に適用できる。

また、本発明は、二方向リード配列構造であるＳＯＪ(Ｓmall Ｏut-line Ｊ-leaded lead Ｐackage)型、ＳＯＰ（Ｓmall Ｏut-line Ｐackage)型等の半導体装置に適用できる。

また、本発明は、四方向リード配列構造であるＱＦＰ(Ｑuad Ｆlatpack Ｐackage)型、ＱＦＪ(Ｑuad Ｆlatpack Ｊ-leaded Ｐackage)型等の半導体装置に適用できる。

本発明の実施形態１である半導体装置の樹脂封止体の上部を除去した状態の平面図である。 前記半導体装置の樹脂封止体の下部を除去した状態の底面図である。 図１に示すＡ−Ａ線の位置で切った断面図である。 前記半導体装置の製造プロセスで用いられるリードフレームの平面図である。 前記半導体装置の製造プロセスで用いられるリードフレームの平面図である。 前記半導体装置の製造方法を説明するための断面図である。 前記半導体装置の製造方法を説明するための要部断面図である。 前記半導体装置の製造方法を説明するための要部斜視図である。 前記半導体装置を実装した電子装置の平面図である。 本発明の実施形態１の変形例である半導体装置の断面図である。 本発明の実施形態２である半導体装置の樹脂封止体の上部を除去した状態の平面図である。 前記半導体装置の樹脂封止体の下部を除去した状態の底面図である。 図１１に示すＢ−Ｂ線の位置で切った断面図である。 前記半導体装置の製造プロセスで用いられるリードフレームの平面図である。 前記半導体装置の製造プロセスで用いられるリードフレームの平面図である。 本発明の実施形態３である半導体装置の断面図である。 前記半導体装置の要部斜視図である。 前記半導体装置の製造プロセスで用いられるリードフレームの要部平面図である。 前記半導体装置の製造プロセスで用いられるリードフレームの要部平面図である。 本発明の実施形態４である半導体装置の樹脂封止体の上部を除去した状態の平面図である。 前記半導体装置の樹脂封止体の下部を除去した状態の底面図である。 図２０に示すＣ−Ｃ線の位置で切った断面図である。 図２０に示すＤ−Ｄ線の位置で切った断面図である。 前記半導体装置のブロック図である。 本発明の実施形態４の変形例である半導体装置のブロック図である。 本発明の実施形態４の変形例である半導体装置の断面図である。 本発明の実施形態５である電子装置の平面図である。 前記電子装置の断面図である。

符号の説明

１Ａ，１Ｂ…半導体チップ、２，３，４…リード、３Ａ，４Ａ…分岐リード、３Ｂ，４Ｂ…外部リード、５…バスバーリード、６…絶縁性フィルム、７…ワイヤ、８…樹脂封止体、９Ａ，９Ｂ…支持リード、１０，３０，４０…半導体装置、１１…タイバー、１２…枠体、１５…電子装置、１６…実装基板、２０Ａ…上型、２０Ｂ…下型、２１…キャビティ、ＬＦ１，ＬＦ２…リードフレーム。

Claims (4)

1. （ａ）表裏面のうちの表面に複数の外部端子が夫々配列された第一半導体チップおよび第二半導体チップを準備する工程と、
   （ｂ）複数のリードを夫々が有する第一リードフレームおよび第二リードフレームを準備する工程と、
   （ｃ）前記第一半導体チップを前記第一リードフレームの前記複数のリードに、前記第一半導体チップの前記表面と前記第一リードフレームの前記複数のリードとの間に供給された接着層によって接着する工程、および前記第二半導体チップを前記第二リードフレームの前記複数のリードに、前記第二半導体チップの前記表面と前記第二リードフレームの前記複数のリードとの間に供給された接着層によって接着する工程と、
   （ｄ）前記（ｃ）工程の後、前記第一および前記第二リードフレームの各リードを前記第一および前記第二半導体チップの対応する各外部端子に電気的に接続する工程と、
   （ｅ）前記（ｄ）工程の後、前記第一および前記第二半導体チップの前記裏面同志が向かい合うように前記第一リードフレームと前記第二リードフレームとを積層する工程と、
   （ｆ）前記（ｅ）工程の後、前記第一半導体チップと、前記第二半導体チップと、前記第一リードフレームと、前記第二リードフレームとを、前記第一および前記第二リードフレームの各リードの一部が露出し、かつ前記第二リードフレームの各リードの露出部分が前記第一リードフレームの各リードの露出部分よりも短くなるように、樹脂で封止する工程と、
   （ｇ）前記（ｆ）工程の後、前記第一リードフレームの各リードと前記第二リードフレームの対応する各リードとを、各々の露出部分同士を前記第二リードフレームの各リードの端部で溶接することによって、電気的に接続する工程と、
   （ｈ）前記（ｇ）工程の後、前記第一リードフレームの各リードを、前記第二リードフレームの各リードの前記端部の近傍で、該端部を巻き込む向きに曲げる工程と、
   を有することを特徴とする半導体装置の製造方法。
2. 前記溶接は、レーザを用いたシーム溶接であることを特徴とする、請求項１に記載の半導体装置の製造方法。
3. 前記接着層は、絶縁性フィルムと前記絶縁性フィルムの両面に形成された樹脂とを含むことを特徴とする、請求項１に記載の半導体装置の製造方法。
4. 前記（ｄ）工程は、前記第一および前記第二リードフレームの各リードと前記第一および前記第二半導体チップの対応する各外部端子とを、夫々ワイヤによって電気的に接続することを含むことを特徴とする、請求項１に記載の半導体装置の製造方法。
   案
   
   
   

Images