JP3957722B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3957722B2 JP3957722B2 JP2005146966A JP2005146966A JP3957722B2 JP 3957722 B2 JP3957722 B2 JP 3957722B2 JP 2005146966 A JP2005146966 A JP 2005146966A JP 2005146966 A JP2005146966 A JP 2005146966A JP 3957722 B2 JP3957722 B2 JP 3957722B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor chip
- terminal
- branch
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01055—Cesium [Cs]
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
(1)樹脂封止体と、前記樹脂封止体の内部に位置し、かつ表裏面のうちの表面(回路形成面)に外部端子が形成された二つの半導体チップと、前記樹脂封止体の内外に亘って延在するリードとを有し、前記リードは、少なくとも前記樹脂封止体の内部において二つに分岐され、前記一方の分岐リードは、前記一方の半導体チップの表面に固定され、かつその表面の外部端子に電気的に接続され、前記他方の分岐リードは、前記他方の半導体チップの表面に固定され、かつその表面の外部端子に電気的に接続される半導体装置であって、前記二つの半導体チップの夫々は、夫々の裏面同志を向い合わせた状態で積層されている。
(2)前記手段(1)に記載の半導体装置において、前記二つの半導体チップの夫々の裏面は互いに接触している。
(3)前記手段(1)に記載の半導体装置において、前記一方の半導体チップの表面と対向する前記一方の分岐リードの一部分は、その他の部分に比べて厚さが薄くなっており、前記他方の半導体チップの表面と対向する前記他方の分岐リードの一部分は、その他の部分に比べて厚さが薄くなっている。
(4)樹脂封止体と、前記樹脂封止体の内部に位置し、表裏面のうちの表面に複数の外部端子が形成された二つの半導体チップと、前記樹脂封止体の内外に亘って延在する第一リード及び第二リードとを有し、前記二つの半導体チップの夫々は、夫々の裏面同志を向い合わせた状態で積層され、前記第一リードは、前記二つの半導体チップの夫々の外部端子と電気的に接続され、前記第二リードは、前記二つの半導体チップのうちの何れか一方の半導体チップの外部端子と電気的に接続される半導体装置であって、
前記第一リードは、前記樹脂封止体の内部において二つに分岐され、
前記一方の分岐リードは、前記二つの半導体チップのうちの一方の半導体チップの表面に固定されると共に、その表面に形成された外部端子に導電性のワイヤを介して電気的に接続され、
前記他方の分岐リードは、前記二つの半導体チップのうちの他方の半導体チップの表面に固定されると共に、その表面に形成された外部端子に導電性のワイヤを介して電気的に接続され、
前記第二リードは、前記樹脂封止体の内部において、前記二つの半導体チップのうちの何れか一方の半導体チップの表面に固定されると共に、その表面に形成された外部端子に導電性のワイヤを介して電気的に接続されている。
本実施形態では、二方向リード配列構造であるTSOP(Thin Small Out-line Package)型の半導体装置に本発明を適用した例について説明する。
即ち、アドレス入力端子であるリード2、ロウアドレスストローブ端子であるリード2、カラムアドレスストローブ端子であるリード2、リード/ライトイネーブル端子であるリード2、出力イネーブル端子であるリード2の夫々は、二つの半導体チップ1の夫々の外部端子BPに電気的に接続されている。
他方の分岐リード4Aは、半導体チップ1Bの回路形成面1B1上をその外部端子BPの配列方向に沿って延在し、他の分岐リード4Aの先端部分と外部端子BPとの間に配置されたバスバーリード5と一体化されている。このバスバーリード5は半導体チップ1Bの回路形成面1B1に絶縁性フィルム6を介在して接着固定された固定リードと一体化され、この固定リードは半導体チップ1Bの外部端子BPにワイヤ7を介して電気的に接続されている。
また、本実施形態の半導体装置10は、半導体チップ1Aの回路形成面1A1上に分岐リード3A及びバスバーリード5を配置し、半導体チップ1Bの回路形成面1B1上に分岐リード4A及びバスバーリード5を配置したLOC(Lead On Chip)構造で構成されている。
また、半導体チップ1Bの外部端子BPと分岐リード4Aとのワイヤ7による接続は、バスバーリード5を飛び越えて行なわれる。
また、半導体チップ1Aの外部端子BPと分岐リード3Aとの接続は、半導体チップ1Bの外部端子BPと分岐リード4Aとの接続に対してワイヤ7が左右逆向きになるように逆ボンディングで行なわれる。
次に、前記一方の半導体チップ1A、他方の半導体チップ1Bの夫々の裏面同志が互いに向い合うように、リードフレームLF1、リードフレームLF2の夫々の裏面同志を重ね合わせる。本実施形態においては、一方の半導体チップ1A、他方の半導体チップ1Bの夫々の裏面を互いに接触させた状態にする。半導体チップ1A、半導体チップ1Bの夫々の裏面同志の接触は、分岐リード3A(リード3)、分岐リード4A(リード4)の夫々の弾性力によって保持される。また、本実施形態において、リード4の外部リードはリード3の外部リード3Bに比べて短く構成されているので、分岐リード4Aの第三部分4A3の先端部Yから外部リード3Bの裏面(合わせ面)が露出される。
(1)二つの半導体チップ1の夫々は、夫々の裏面同志を向い合わせた状態で積層されていることから、二つの半導体チップ1の間には分岐リード(3A,4A)が存在しないため、二つの半導体チップ1の間隔を狭くでき、これに相当する分、樹脂封止体8の厚さを薄くできる。この結果、半導体装置10の薄型化を図ることができる。
(2)一方の半導体チップ1A、他方の半導体チップ1Bの夫々は、夫々の裏面同志を互いに接触させた状態で積層されていることから、二つの半導体チップ1の間隔がなくなるので、これに相当する分、樹脂封止体8の厚さを更に薄くすることができる。この結果、半導体装置10の薄型化を更に図ることができる。
(3)リード2は、樹脂封止体8の内部において上下方向に分岐された二つの分岐リード(3A,4A)を有し、一方の分岐リード3Aは、一方の半導体チップ1Aの回路形成面1A1の一辺を横切ってその回路形成面1A1上を延在し、ワイヤ7が接続される第一部分3A1と、この第一部分3A1から一方の半導体チップ1Aの裏面側に折れ曲がった第二部分3A2と、この第二部分3A2から一方の半導体チップ1Aの外側に向って折れ曲がった第三部分3A3とで構成され、他方の分岐リード4Aは、他方の半導体チップ1Bの回路形成面1B1の一辺を横切ってその回路形成面1B1上を延在し、ワイヤ7が接続される第一部分3B1と、この第一部分3B1から他方の半導体チップ1Bの裏面側に折れ曲がった第二部分3B2と、この第二部分3B2から一方の分岐リード3Aの第三部分3A3と重なるように折れ曲がった第三部分3B3とで構成され、一方の分岐リード3Aの第三部分3A3は、樹脂封止体8からその外部に導出された外部リード3Bと一体化され、他方の分岐リード4Aの第三部分4A3は、その先端部Yが外部リード3Bの根元部分3B1に接合されていることから、裏面同志を向い合わせて積層された二つの半導体チップ1の夫々の外部端子BPとリード2とを電気的に接続することができる。
(4)外部リード3Bは、その根元部分3B1に連なるリード部分が他方の分岐リード4A側に折り曲げられていることから、外部リード3Bの根元部分3B1に分岐リード4Aの第三部分4A3の先端部Yが接合された接合部の劣化を抑制することができる。
(5)一方の分岐リード3Aの第一部分3A1の先端部分は一方の半導体チップ1Aの回路形成面1A1の中央部に形成された外部端子BPの近傍に配置され、他方の分岐リード4Aの第一部分4A1の先端部分は他方の半導体チップ1Bの回路形成面1B1の中央部に形成された外部端子BPの近傍に配置されていることから、半導体チップの外側に配置されたリードの先端部分と半導体チップの回路形成面の中央部に形成された外部端子とをワイヤで接続する場合に比べて、ワイヤ7の長さを短くすることができるので、モールド金型20のキャビティ21内に樹脂を加圧注入して樹脂封止体8を形成する際、樹脂の加圧注入によって生じるワイヤ流れを抑制することができる。この結果、隣接するワイヤ7同志の短絡を抑制することができるので、半導体装置10の製造における歩留まりを高めることができる。
(6)半導体装置10の製造プロセスにおいて、リードフレームLF1と半導体チップ1Aとの固定は、半導体チップ1Aの回路形成面1A1に分岐リード3Aの第一部分3A1及びバスバーリード5の固定リードを接着固定することによって行なわれるので、半導体チップ1Aは、リードフレームLF1に安定した状態で保持される。また、リードフレームLF2と半導体チップ1Bとの固定は、半導体チップ1Bの回路形成面1B1に分岐リード4Aの第一部分4A1及びバスバーリード5の固定リードを接着固定することによって行なわれるので、半導体チップ1BはリードフレームLF2に安定した状態で保持される。この結果、ボンディング工程における半導体チップの位置ずれや、リードフレームの搬送時における半導体チップの脱落を抑制できるので、半導体装置10の製造における歩留まりを高めることができる。
(7)電子装置15の実装基板16に半導体装置10を実装することにより、実装基板16の面積を増加することなく、電子装置15の記憶容量を倍増することができる。
図11は、本発明の実施形態2である半導体装置の樹脂封止体の上部を除去した状態の平面図であり、図12は前記半導体装置の樹脂封止体の下部を除去した状態の底面図であり、図13は図11に示すB−B線の位置で切った断面図である。
図16は本発明の実施形態3である半導体装置の断面図であり、図17は前記半導体装置の要部斜視図である。
本実施形態では、二方向リード配列構造であるTSOP型の半導体装置に本発明を適用した例について説明する。
)BPの近傍に配置され、この半導体チップ1Bの外部端子BPに導電性のワイヤ7を介して電気的に接続されている。
図27は、本発明の実施形態5であるメモリモジュール(電子装置)の平面図であり、図28は、前記メモリモジュールの断面図である。
Claims (4)
- (a)表裏面のうちの表面に複数の外部端子が夫々配列された第一半導体チップおよび第二半導体チップを準備する工程と、
(b)複数のリードを夫々が有する第一リードフレームおよび第二リードフレームを準備する工程と、
(c)前記第一半導体チップを前記第一リードフレームの前記複数のリードに、前記第一半導体チップの前記表面と前記第一リードフレームの前記複数のリードとの間に供給された接着層によって接着する工程、および前記第二半導体チップを前記第二リードフレームの前記複数のリードに、前記第二半導体チップの前記表面と前記第二リードフレームの前記複数のリードとの間に供給された接着層によって接着する工程と、
(d)前記(c)工程の後、前記第一および前記第二リードフレームの各リードを前記第一および前記第二半導体チップの対応する各外部端子に電気的に接続する工程と、
(e)前記(d)工程の後、前記第一および前記第二半導体チップの前記裏面同志が向かい合うように前記第一リードフレームと前記第二リードフレームとを積層する工程と、
(f)前記(e)工程の後、前記第一半導体チップと、前記第二半導体チップと、前記第一リードフレームと、前記第二リードフレームとを、前記第一および前記第二リードフレームの各リードの一部が露出し、かつ前記第二リードフレームの各リードの露出部分が前記第一リードフレームの各リードの露出部分よりも短くなるように、樹脂で封止する工程と、
(g)前記(f)工程の後、前記第一リードフレームの各リードと前記第二リードフレームの対応する各リードとを、各々の露出部分同士を前記第二リードフレームの各リードの端部で溶接することによって、電気的に接続する工程と、
(h)前記(g)工程の後、前記第一リードフレームの各リードを、前記第二リードフレームの各リードの前記端部の近傍で、該端部を巻き込む向きに曲げる工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記溶接は、レーザを用いたシーム溶接であることを特徴とする、請求項1に記載の半導体装置の製造方法。
- 前記接着層は、絶縁性フィルムと前記絶縁性フィルムの両面に形成された樹脂とを含むことを特徴とする、請求項1に記載の半導体装置の製造方法。
- 前記(d)工程は、前記第一および前記第二リードフレームの各リードと前記第一および前記第二半導体チップの対応する各外部端子とを、夫々ワイヤによって電気的に接続することを含むことを特徴とする、請求項1に記載の半導体装置の製造方法。
案
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005146966A JP3957722B2 (ja) | 1997-09-29 | 2005-05-19 | 半導体装置の製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26343497 | 1997-09-29 | ||
JP2005146966A JP3957722B2 (ja) | 1997-09-29 | 2005-05-19 | 半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14087898A Division JP3937265B2 (ja) | 1997-09-29 | 1998-05-22 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005236335A JP2005236335A (ja) | 2005-09-02 |
JP3957722B2 true JP3957722B2 (ja) | 2007-08-15 |
Family
ID=35018888
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005146966A Expired - Fee Related JP3957722B2 (ja) | 1997-09-29 | 2005-05-19 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3957722B2 (ja) |
-
2005
- 2005-05-19 JP JP2005146966A patent/JP3957722B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005236335A (ja) | 2005-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3937265B2 (ja) | 半導体装置 | |
JP3768744B2 (ja) | 半導体装置およびその製造方法 | |
US6724074B2 (en) | Stack semiconductor chip package and lead frame | |
JP2001298150A (ja) | 半導体装置及びその製造方法 | |
JP3958522B2 (ja) | 半導体装置 | |
US6392295B1 (en) | Semiconductor device | |
KR100292036B1 (ko) | 반도체패키지의제조방법및그에 따른반도체패키지 | |
JP4080006B2 (ja) | 半導体装置 | |
JP2981194B2 (ja) | 半導体チップパッケージ | |
JP3957722B2 (ja) | 半導体装置の製造方法 | |
JP4162758B2 (ja) | 半導体装置の製造方法 | |
JP4206177B2 (ja) | 半導体装置 | |
JP4554644B2 (ja) | 半導体装置の製造方法 | |
JP3908412B2 (ja) | 半導体装置の製造方法 | |
JP2004193628A (ja) | 半導体装置 | |
KR970007849B1 (ko) | 반도체 패키지 | |
JP2004158896A (ja) | 半導体装置 | |
JPH06163801A (ja) | 樹脂封止型半導体装置 | |
JP2000049278A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050519 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060711 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061018 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070228 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070309 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070411 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070508 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130518 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140518 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |