JP3908412B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3908412B2 JP3908412B2 JP16941399A JP16941399A JP3908412B2 JP 3908412 B2 JP3908412 B2 JP 3908412B2 JP 16941399 A JP16941399 A JP 16941399A JP 16941399 A JP16941399 A JP 16941399A JP 3908412 B2 JP3908412 B2 JP 3908412B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor chip
- semiconductor
- semiconductor device
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関し、特に、二つの半導体チップを重ね合わせ、この二つの半導体チップを一つの樹脂封止体で封止する半導体装置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
ＤＲＡＭ（Ｄynamic Ｒandum Ａccess Ｍemory）、ＳＲＡＭ（Ｓtatic Ｒandum Ａccess Ｍemory ）等の記憶回路を内蔵する半導体チップは、大容量化に伴って平面サイズが大型化する傾向にある。そこで、これらの半導体チップを樹脂封止体で封止する半導体装置においては、リードフレームのダイパッド（タブとも言う）を省略し、大型の半導体チップにも対応可能なＬＯＣ（Ｌead Ｏn Ｃhip ）構造が採用されている。ＬＯＣ構造とは、半導体チップの表裏面（互いに対向する一主面及び他の主面）のうちの表面（一主面）である回路形成面上にリードを配置した構造のことである。このようなＬＯＣ構造を採用することにより、半導体チップの平面サイズが大型化されても、樹脂封止体で封止されるリードの封止領域を確保することができるので、樹脂封止体の平面サイズの増加を抑制することができる。ＬＯＣ構造を採用する半導体装置については、例えば、特開平２−２４６１２５号（１９９０年、１０月１日公開）公報に記載されている。
【０００３】
一方、記憶回路が内蔵された半導体チップの高密度実装を目的として、同一容量の記憶回路が内蔵された二つの半導体チップを積層し、この二つの半導体チップを一つの樹脂封止体で封止する積層型半導体装置が開発されている。例えば、特開平７−５８２８１号（１９９５年、３月３日公開）公報にはＬＯＣ構造の積層型半導体装置が記載されている。
【０００４】
前記公報に記載されたＬＯＣ構造の積層型半導体装置は、主に、樹脂封止体と、樹脂封止体の内部に位置し、表裏面のうちの表面（一主面）である回路形成面に電極が形成された第１半導体チップ及び第２半導体チップと、樹脂封止体の内外に亘って延在し、第１半導体チップの回路形成面に絶縁性フィルムを介して接着固定されると共に、その回路形成面の電極に導電性ワイヤを介して電気的に接続される第１リードと、樹脂封止体の内部に位置し、第２半導体チップの回路形成面に絶縁性フィルムを介して接着固定されると共に、その回路形成面の電極に導電性ワイヤを介して電気的に接続される第２のリードとを有する構成になっている。
【０００５】
第１半導体チップ、第２半導体チップの夫々は、夫々の回路形成面が向い合うようにして所定の間隔を設けた状態で積層されている。第１リード、第２リードの夫々は、夫々の一部を重ね合わせた状態で積層され、レーザ溶接による溶融接合によって電気的にかつ機械的に接続されている。
【０００６】
第１リードは、樹脂封止体の内部に位置する内部リード部（インナーリードとも言う）が第１半導体チップの回路形成面の一辺を横切ってその回路形成面上を延在し、樹脂封止体の外部に位置する外部リード部（アウターリードとも言う）が面実装型リード形状の一つであるＪ型リード形状に折り曲げ成形されている。
【０００７】
第１リードの内部リード部は、第１半導体チップの回路形成面に絶縁性フィルムを介して接着固定される部分が第１半導体チップの一辺を横切る部分よりも第１半導体チップの回路形成面側に近づくように折り曲げ成形されている。
【０００８】
第２リードは、第２半導体チップの回路形成面の一辺を横切ってその回路形成面上を延在し、第２半導体チップの回路形成面に絶縁性フィルムを介して接着固定される部分が第２半導体チップの一辺を横切る部分よりも第２半導体チップの回路形成面側に近づくように折り曲げ成形されている。
【０００９】
【発明が解決しようとする課題】
本発明者等は、薄型化に好適な新しいＬＯＣ構造の積層型半導体装置を開発中である。この積層型半導体装置は、まだ公知技術ではないが、本出願人によって先に出願された特願平１０−１４０８７８号（１９９８年、５月２２日出願）に記載されているように、主に、樹脂封止体と、樹脂封止体の内部に位置し、表裏面のうちの表面（一主面）である回路形成面に電極が形成された第１半導体チップ及び第２半導体チップと、樹脂封止体の内外に亘って延在し、第１半導体チップの回路形成面に絶縁性フィルムを介して接着固定されると共に、その回路形成面の電極に導電性ワイヤを介して電気的に接続される第１リードと、樹脂封止体の内外に亘って延在し、第２半導体チップの回路形成面に絶縁性フィルムを介して接着固定されると共に、その回路形成面の電極に導電性ワイヤを介して電気的に接続される第２リードとを有する構成になっている。
【００１０】
第１半導体チップ、第２半導体チップの夫々は、夫々の裏面（一主面と対向する他の主面）同志を向い合わせた状態で積層されている。第１リード、第２リードの夫々は、夫々の一部を重ね合わせた状態で積層され、レーザ溶接による溶融接合によって電気的にかつ機械的に接続されている。
【００１１】
第１リード、第２リードの夫々は、樹脂封止体の内部に位置する内部リード部と樹脂封止体の外部に位置する外部リード部とを有する構成になっている。第１リード、第２リードの夫々の内部リード部は、半導体チップ（第１リードの場合は第１半導体チップ、第２リードの場合は第２半導体チップ）の回路形成面の一辺を横切ってその回路形成面上を延在する第１部分と、この第１部分から半導体チップの裏面側に折れ曲がる第２部分と、この第２部分から半導体チップの平面方向に折れ曲がる第３部分とを有する構成になっている。第１リード、第２リードの夫々の第３部分は、樹脂封止体の内外に亘って延在し、上下方向に重なり合うようにして積層されている。第１リードの外部リード部は、面実装型リード形状の一つであるガルウィング型リード形状に曲げ成形されている。第２リードの外部リード部は、第１リードの外部リード部よりも短い長さで形成されている。
【００１２】
このようにして積層型半導体装置を構成することにより、第１半導体チップと第２半導体チップとの間には第１リード、第２リードの夫々が存在しないため、従来の積層型半導体装置のように第１半導体チップと第２半導体チップとの間に第１リード、第２リードの夫々を配置した場合に比べて、二つの半導体チップの間隔を狭くすることができるので、これに相当する分、樹脂封止体の厚さを薄くすることができる。この結果、積層型半導体装置の薄型化を図ることができる。
【００１３】
また、第１半導体チップと第２半導体チップとの間には第１リード、第２リードの夫々が存在しないため、従来の積層型半導体装置のように第１半導体チップと第２半導体チップとの間に第１リード、第２リードの夫々を配置した場合に比べて、第１リードに付加される浮遊容量（チップ／リード間容量）のうち、第２半導体チップとで生じる浮遊容量を実質的に排除することができ、また、第２リードに付加される浮遊容量（チップ／リード間容量）のうち、第１半導体チップとで生じる浮遊容量を実質的に排除することができるので、第１リード及び第２リードからなる一本のリードに付加される浮遊容量を低減することができる。この結果、リードの信号伝搬遅延を改善することができるので、積層型半導体装置の電気特性の向上を図ることができる。
【００１４】
しかしながら、本発明者等は前述の積層型半導体装置の開発中に新たな問題点を見出した。
【００１５】
積層型半導体装置では大量生産に好適なトランスファ・モールディング法によって樹脂封止体を形成している。トランスファ・モールディング法は、成形金型のキャビティ内に樹脂を加圧注入して樹脂封止体を形成する方法である。樹脂としては、低応力化を図るため、一般的に多数のフィラーが混入されたエポキシ系の熱硬化性樹脂が用いられている。
【００１６】
一方、半導体チップは、主に、半導体基板と、この半導体基板の回路形成面上において絶縁層、配線層の夫々を複数段積み重ねた多層配線層と、この多層配線層を覆うようにして形成された表面保護膜（最終保護膜）とを有する構成になっているため、裏面が凸面となる方向に反りが生じている。
【００１７】
このような二つの半導体チップを夫々の裏面が向い合うように重ね合わせた場合、図２０（模式的断面図）に示すように、二つの半導体チップ７１の間に、これらの中心部から周辺部に向かって徐々に広がる隙間７２が形成されるため、図２１（模式的断面図）に示すように、成形金型７５のキャビティ７６の内部に二つの半導体チップ７１を配置し、キャビティ７６の内部に樹脂７７を加圧注入して樹脂封止体を形成する際、二つの半導体チップ７１の間の隙間に樹脂７７が侵入する。
【００１８】
しかしながら、樹脂７７にはフィラーが混入されているため、フィラーの粒径より狭い隙間には樹脂７７が侵入せず、二つの半導体チップ７１の間に空間７８が形成される。このような空間７８が二つの半導体チップの間に形成された場合、キャビティ７６の内部への樹脂の注入が終了した後、注入時の圧力よりも高い圧力を加えて樹脂中に巻き込まれた気泡を取り除く際、空間７８の部分を起点にして半導体チップ７１に亀裂が発生し、積層型半導体装置の歩留まりが低下する要因となる。
【００１９】
本発明の目的は、半導体装置の歩留まりの向上を図ることが可能な技術を提供することにある。
【００２０】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【００２１】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
【００２２】
（１）；半導体装置の製造方法において、
（ａ）第１表面、前記第１表面と対向する第１裏面、前記第１表面に形成された第１電極を有する第１半導体チップと、第２表面、前記第２表面と対向する第２裏面、前記第２表面に形成された第２電極を有する第２半導体チップを準備する工程と、
（ｂ）前記第１半導体チップの一辺を横切って前記第１表面に延在する第１部分と、前記第１部分から前記第１半導体チップの第１裏面側に折れ曲がる第２部分と、前記第２部分から前記第１半導体チップの平面方向に折れ曲がる第３部分とを有する第１リードと、前記第２半導体チップの一辺を横切って前記第２表面に延在する第１の部分と、前記第１の部分から前記第２半導体チップの第２裏面側に折れ曲がる第２の部分と、前記第２の部分から前記第２半導体チップの平面方向に折れ曲がる第３の部分とを有する第２リードを準備する工程と、
（ｃ）前記第１半導体チップの第１表面に第１接着材を介して前記第１リードの第１部分を固定し、前記第２半導体チップの第２表面に第２接着材を介して前記第２リードの第１の部分を固定する工程と、
（ｄ）前記（ｃ）工程の後、前記第１半導体チップの第１裏面が前記第２半導体チップの第２裏面と密着するように前記第１リード及び前記第２リードを重ね合わせた状態で、前記第１半導体チップ、前記第２半導体チップ、前記第１リードの一部、及び前記第２リードの一部を樹脂封止することで樹脂封止体を形成する工程とを有し、
前記第１リード及び前記第２リードの夫々は、前記第１リードと前記第２リードを重ね合わせた時、前記第１リードの第１部分と前記第２リードの第１の部分との間の距離が、前記第１半導体チップ及び前記第２半導体チップの夫々の厚さに前記第１接着材及び前記第２接着材の夫々の厚さを加算した総合厚さよりも狭くなるように曲げ成形されている。
【００２３】
（２）；前記（１）において、
前記第１リードは前記第１半導体チップの電極に電気的に接続されたリードであり、前記第２リードは前記第２半導体チップの電極に電気的に接続されたリードである。
（３）；前記（２）において、
前記第１半導体チップ、第２半導体チップの夫々は平面が長方形で形成され、
前記第１リードは、前記第１半導体チップの互いに対向する二つの長辺側において、夫々の前記長辺に沿って複数本配列され、
前記第２リードは、前記第１リードと重なるようにして前記第２半導体チップの互いに対向する二つの長辺側において、夫々の前記長辺に沿って複数本配列されている。
【００２４】
（４）；前記（１）において、
前記第１リードは前記第１半導体チップを支持する吊りリードであり、前記第２リードは前記第２半導体チップを支持する吊りリードである。
（５）；前記（４）において、
前記第１半導体チップ、第２半導体チップの夫々は平面が長方形で形成され、
前記第１リードは、前記第１半導体チップの互いに対向する二つの長辺側において、夫々の前記長辺に沿って複数本配列され、
前記第２リードは、前記第１リードと重なるようにして前記第２半導体チップの互いに対向する二つの長辺側において、夫々の前記長辺に沿って複数本配列されている。
【００２５】
上述した手段によれば、成形金型のキャビティの内部に加圧注入された樹脂によって二つの半導体チップの間に形成される空間を排除することができるので、この空間の部分を起点にして発生する半導体チップの亀裂を抑制することができる。この結果、半導体装置の歩留まりの向上を図ることができる。
【００２６】
【発明の実施の形態】
以下、本発明の構成について、二方向リード配列構造であるＴＳＯＰ（Ｔhin Ｓmall Ｏut-line Ｐackage)型の半導体装置に本発明を適用した実施の形態と共に説明する。なお、実施の形態を説明するための図面において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００２７】
（実施形態１）
図１は本発明の実施形態１である半導体装置の樹脂封止体の上部を除去した状態の模式的平面図であり、図２は図１に示す半導体装置の樹脂封止体の下部を除去した状態の模式的底面図であり、図３は図１のａ−ａ線に沿う模式的断面図であり、図４は図３の一部を拡大した模式的断面図であり、図５は図１に示す半導体チップの概略構成を説明するための模式的断面図である。
【００２８】
なお、図１及び図２において、図１に示す左側のリード群は図２に示す右側のリード群と対応し、図１に示す右側のリード群は図２に示す左側のリード群と対応する。
【００２９】
図１、図２及び図３に示すように、本実施形態の半導体装置２０は、半導体チップ１５、半導体チップ１６の夫々を上下方向に積層し、この半導体チップ１５，１６の夫々を一つの樹脂封止体１９で封止した構成になっている。半導体チップ１５，１６の夫々は、夫々の表裏面（互いに対向する一主面及び他の主面）のうちの裏面（他の主面）同志を向い合わせた状態で積層されている。
【００３０】
半導体チップ１５，１６の夫々は同一の外形寸法で形成されている。また、半導体チップ１５，１６の夫々の平面形状は方形状で形成され、本実施形態においては長方形で形成されている。この半導体チップ１５，１６の夫々には、集積回路として、例えば６４メガビットのＤＲＡＭ（Ｄynamic Ｒandum Ａccess Ｍemory）からなる記憶回路が内蔵されている。
【００３１】
半導体チップ１５，１６の夫々は、図５に示すように、主に、半導体基板Ｃｈ１と、この半導体基板Ｃｈ１の回路形成面上において絶縁層、配線層の夫々を複数段積み重ねた多層配線層Ｃｈ２と、この多層配線層Ｃｈ２を覆うようにして形成された表面保護膜（最終保護膜）Ｃｈ３とを有する構成になっている。半導体基板Ｃｈ１は例えば単結晶シリコンで形成され、絶縁層は例えば酸化シリコン膜で形成され、配線層は例えばアルミニウム（Ａｌ）又はアルミニウム合金等の金属膜で形成されている。また、表面保護膜Ｃｈ３は、例えば、メモリにおける耐α線強度の向上を図ることができ、樹脂封止体１９の樹脂との接着性の向上を図ることができるポリイミド系の樹脂で形成されている。
【００３２】
図１、図３及び図５に示すように、半導体チップ１５の表裏面のうちの表面（一主面）である回路形成面１５Ｘの中央部には、その長辺方向に沿って配列された複数個の電極（ボンディングパッド）ＢＰ１が形成されている。複数個の電極ＢＰ１の夫々は、半導体チップ１５の多層配線層Ｃｈ２のうちの最上層の配線層に形成されている。最上層の配線層はその上層に形成された表面保護膜Ｃｈ３で覆われ、この表面保護膜Ｃｈ３には電極ＢＰ１の表面を露出するボンディング開口Ｃｈ４が形成されている。
【００３３】
図２、図３及び図５に示すように、半導体チップ１６の表裏面のうちの表面（一主面）である回路形成面１６Ｘの中央部には、その長辺方向に沿って配列された複数個の電極（ボンディングパッド）ＢＰ２が形成されている。複数個の電極ＢＰ２の夫々は、半導体チップ１６の多層配線層Ｃｈ２のうちの最上層の配線層に形成されている。最上層の配線層はその上層に形成された表面保護膜Ｃｈ３で覆われ、この表面保護膜Ｃｈ３には電極ＢＰ２の表面を露出するボンディング開口Ｃｈ４が形成されている。
【００３４】
半導体チップ１５に内蔵されたＤＲＡＭの回路パターンは、半導体チップ１６に内蔵されたＤＲＡＭの回路パターンと同一パターンで構成されている。また、半導体チップ１５の回路形成面１５Ｘに形成された電極ＢＰ１の配置パターンは、半導体チップ１６の回路形成面１６Ｘに形成された電極ＢＰ２の配置パターンと同一パターンで構成されている。即ち、本実施形態の半導体装置２０は、同一構造の二つの半導体チップ（１５，１６）を一つの樹脂封止体１９で封止した構成になっている。
【００３５】
図１、図２及び図３に示すように、樹脂封止体１９の平面形状は方形状で形成され、本実施形態においては長方形で形成されている。この樹脂封止体１９の互いに対向する二つの長辺の夫々の辺側には、夫々の長辺に沿って複数本のリード３及び複数本のリード４が配列されている。複数本のリード３及び複数本のリード４の夫々は、樹脂封止体１９の内外に亘って延在し、樹脂封止体１９の内部に位置する内部リード部と樹脂封止体１９の外部に位置する外部リード部とを有する構成になっている。複数本のリード３の夫々の外部リード部は面実装型リード形状の一つであるガルウィング型リード形状に折り曲げ成形されている。複数本のリード４の夫々の外部リード部はリード３の外部リード部よりも短い長さで形成されている。
【００３６】
リード３，４の夫々は、夫々の一部を上下方向（半導体チップの積層方向）に互いに重ね合わせた状態で積層されている。リード３，４の夫々の一部は樹脂封止体１９の内外に亘って延在し、樹脂封止体１９の外部において例えばレーザ溶接による溶融接合によって電気的にかつ機械的に接続されている。即ち、リード３の外部リード部は、二つの半導体チップ（１５，１６）が共用する外部接続用端子として用いられている。
【００３７】
複数本のリード３の夫々の外部リード部には端子名が付されている。Ｖｃｃ端子は電源電位（例えば５［Ｖ］）に電位固定される電源電位端子である。Ｖｓｓ端子は基準電位（例えば０［Ｖ］）に電位固定される基準電位端子である。ＩＯ／０Ａ端子、ＩＯ／０Ｂ端子、ＩＯ／１Ａ端子、ＩＯ／１Ｂ端子、ＩＯ／２Ａ端子、ＩＯ／２Ｂ端子、ＩＯ／３Ａ端子及びＩＯ／３Ｂ端子はデータ入出力端子である。Ａ０〜Ａ１２端子はアドレス入力端子である。ＲＡＳ端子はロウアドレスストローブ端子である。ＣＡＳ端子はカラムアドレスストローブ端子である。ＷＥ端子はリード／ライトイネーブル端子である。ＯＥ端子は出力イネーブル端子である。ＮＣ端子は空き端子である。
【００３８】
アドレス入力端子（Ａ０〜Ａ１２）であるリード３、ＲＡＳ端子であるリード３、ＣＡＳ端子であるリード３、ＯＥ端子であるリード３の夫々は、図１に示すように、樹脂封止体１９の内部に位置する内部リード部が、半導体チップ１５の回路形成面１５Ｘに接着材として例えば絶縁性フィルム９を介して接着固定されていると共に、その回路形成面１５Ｘの電極ＢＰ１に導電性ワイヤ１７を介して電気的に接続されている。
【００３９】
Ｖｃｃ端子であるリード３、Ｖｓｓ端子であるリード３の夫々は、図１に示すように、樹脂封止体１９の内部に位置する内部リード部が、半導体チップ１５の回路形成面１５Ｘ上に配置されたバスバーリード７と一体化されている。バスバーリード７は、電極ＢＰ１の配列方向に沿って、他のリード３の内部リード部の先端部と電極ＢＰ１との間を延在している。バスバーリード７は、半導体チップ１５の回路形成面１５Ｘに接着材として例えば絶縁性フィルム９を介して接着固定された分岐リードと一体化され、この分岐リードは半導体チップ１５の電極ＢＰ１に導電性ワイヤ１７を介して電気的に接続されている。
【００４０】
ＩＯ／０Ａ端子、ＩＯ／１Ａ端子、ＩＯ／２Ａ端子、ＩＯ／３Ａ端子である夫々のリード３は、図１に示すように、樹脂封止体１９の内部に位置する内部リード部が、半導体チップ１５の回路形成面１５Ｘに接着材として例えば絶縁性フィルム９を介して接着固定されていると共に、その回路形成面１５Ｘの電極ＢＰ１に導電性ワイヤ１７を介して電気的に接続されている。
【００４１】
ＩＯ／０Ｂ端子、ＩＯ／１Ｂ端子、ＩＯ／２Ｂ端子、ＩＯ／３Ｂ端子である夫々のリード３は、図１に示すように、樹脂封止体１９の内部に位置する内部リード部が半導体チップ１５の外周囲の外側に配置され、半導体チップ１５の電極ＢＰ１に対して電気的に接続されていない。
【００４２】
Ａ０端子〜Ａ１２端子である夫々のリード３と接続されたリード４、ＲＡＳ端子であるリード３と接続されたリード４、ＣＡＳ端子であるリード３と接続されたリード４、ＷＥ端子であるリード３と接続されたリード４、ＯＥ端子であるリード３と接続されたリード４は、図２に示すように、樹脂封止体１９の内部に位置する内部リード部が、半導体チップ１６の回路形成面１６Ｘに接着材として例えば絶縁性フィルム１０を介して接着固定されていると共に、その回路形成面１６Ｘの電極ＢＰ２に導電性ワイヤ１８を介して電気的に接続されている。
【００４３】
Ｖｃｃ端子であるリード３と接続されたリード４、Ｖｓｓ端子であるリード３と接続されたリード４の夫々は、図２に示すように、樹脂封止体１９の内部に位置する内部リード部が、半導体チップ１６の回路形成面１６Ｘ上に配置されたバスバーリード８と一体化されている。バスバーリード８は、電極ＢＰ２の配列方向に沿って、他のリード４の内部リード部の先端部と電極ＢＰ２との間を延在している。バスバーリード８は、半導体チップ１６の回路形成面１６Ｘに接着材として例えば絶縁性フィルム１０を介して接着固定された分岐リードと一体化され、この分岐リードは半導体チップ１６の電極ＢＰ２に導電性ワイヤ１８を介して電気的に接続されている。
【００４４】
ＩＯ／０Ｂ端子、ＩＯ／１Ｂ端子、ＩＯ／２Ｂ端子、ＩＯ／３Ｂ端子である夫々のリード３と接続された夫々のリード４は、図２に示すように、樹脂封止体１９の内部に位置する内部リード部が、半導体チップ１６の回路形成面１６Ｘに接着材として例えば絶縁性フィルム１０を介して接着固定されていると共に、その回路形成面１６Ｘの電極ＢＰ２に導電性ワイヤ１８を介して電気的に接続されている。
【００４５】
ＩＯ／０Ａ端子、ＩＯ／１Ａ端子、ＩＯ／２Ａ端子、ＩＯ／３Ａ端子である夫々のリード３と接続された夫々のリード４は、図２に示すように、樹脂封止体１９の内部に位置する内部リード部が半導体チップ１６の外周囲の外側に配置され、半導体チップ１６の電極ＢＰ１に対して電気的に接続されていない。
【００４６】
即ち、本実施形態の半導体装置２０は、半導体チップ１５、半導体チップ１６の夫々を上下に積層した積層構造で構成されていると共に、半導体チップ１５の回路形成面１５Ｘ上にリード３及びバスバーリード７を配置し、半導体チップ１６の回路形成面１６Ｘ上にリード４及びバスバーリード８を配置したＬＯＣ（Ｌead Ｏn Ｃhip）構造で構成されている。
【００４７】
複数本のリード３のうち、半導体チップ１５の電極ＢＰ１に電気的に接続されたリード３の内部リード部は、図４に示すように、主に、半導体チップ１５の一辺を横切ってその回路形成面１５Ｘに接着固定される第１部分３Ａと、この第１部分３Ａから半導体チップ１５の裏面側に折れ曲がる第２部分３Ｂと、この第２部分３Ｂから半導体チップ１５の平面方向に折れ曲がる第３部分３Ｃとを有する構成になっている。第１部分３Ａは半導体チップ１５の回路形成面１５Ｘに絶縁性フィルム９を介して接着固定され、その先端部分は半導体チップ１５の電極ＢＰ１の近傍に配置されている。第３部分３Ｃは樹脂封止体１９の内外に亘って延在し、この第３部分３Ｃのうち、樹脂封止体１９から突出する部分はガルウィング型リード形状に折り曲げ成形された外部リード部の肩部分（根元部分）を構成している。
【００４８】
複数本のリード４のうち、半導体チップ１６の電極ＢＰ２に電気的に接続されたリード４の内部リード部は、図４に示すように、主に、半導体チップ１６の一辺を横切ってその回路形成面１６Ｘに接着固定される第１部分４Ａと、この第１部分４Ａから半導体チップ１６の裏面側に折れ曲がる第２部分４Ｂと、この第２部分４Ｂから半導体チップ１６の平面方向に折れ曲がる第３部分４Ｃとを有する構成になっている。第１部分４Ａは半導体チップ１６の回路形成面１６Ｘに絶縁性フィルム１０を介して接着固定され、その先端部分は半導体チップ１６の電極ＢＰ２の近傍に配置されている。第３部分４Ｃは樹脂封止体１９の内外に亘って延在し、この第３部分４Ｃのうち、樹脂封止体１９から突出する部分は外部リード部として構成されている。
【００４９】
なお、複数本のリード３のうち、半導体チップ１５の電極ＢＰ１に電気的に接続されないリード３の内部リード部は、第３部分３Ｃを主体とする構成になっている。また、複数本のリード４のうち、半導体チップ１６の電極ＢＰ２に電気的に接続されないリード４の内部リード部は、第３部分４Ｃを主体とする構成になっている。
【００５０】
リード３，４の夫々の第３部分（３Ｃ，４Ｃ）は上下方向に重ね合わされ、樹脂封止体１９の外部において例えばレーザ溶接による溶融接合によって電気的にかつ機械的に接続されている。具体的には、第３部分４Ｃの先端部分Ｓにて行われている。
【００５１】
リード３の第１部分３Ａのワイヤ接続部及びリード４の第１部分４Ａのワイヤ接続部には、リードとワイヤ（１７，１８）とのボンダビリティの向上を図るため、例えば無電解メッキ法によって形成された銀（Ａｇ）膜からなる金属層１３が設けられ、この金属層１３を介してワイヤ（１７，１８）が接続されている。なお、金属層１３は、バスバーリード（７，８）に連結された分岐リードのワイヤ接続部にも設けられている。
【００５２】
リード３，４の夫々の外部リード部は、実装時の半田濡れ性の向上や耐腐食性の向上を図るため、例えば鉛（Ｐｂ）−錫（Ｓｎ）組成の材料からなる導電性被膜１４で被覆されている。
【００５３】
半導体チップ１５の互いに対向する二つの短辺の夫々の外側には、図１に示すように、樹脂封止体１９の内部に位置する吊りリード１１が配置されている。吊りリード１１は、半導体装置２０の組立プロセスにおいて、リードフレームの枠体に樹脂封止体１９を支持するためのものである。吊りリード１１は、後で詳細に説明するが、二枚のリードフレームのうちの一方のリードフレームに設けられ、他方のリードフレームには設けられていない。
【００５４】
樹脂封止体１９は、低応力化を図る目的として、例えば、フェノール系硬化剤、シリコーンゴム及びフィラー等が添加されたエポキシ系の樹脂で形成されている。シリコーンゴムはエポキシ系の樹脂の弾性率及び熱膨張率を低下させる作用がある。フィラーは球形の酸化シリコン粒で形成されており、同様に熱膨張率を低下させる作用がある。樹脂封止体１９は、大量生産に好適なトランスファ・モールディング法で形成されている。
【００５５】
なお、絶縁性フィルム（９，１０）としては、例えば、ポリイミド系の樹脂からなる樹脂基材の両面（表面及び裏面）にポリイミド系の樹脂からなる接着層が設けられた樹脂フィルムを用いている。また、導電性ワイヤ（１７，１８）としては、例えば金（Ａｕ）ワイヤを用いている。また、ワイヤの接続方法としては、例えば熱圧着に超音波振動を併用したボンディング法を用いている。
【００５６】
このように構成された半導体装置２０は、二枚のリードフレームを用いた組立プロセスによって製造される。
【００５７】
次に、半導体装置２０の製造に用いられる二枚のリードフレームの構成について図６及び図７を用いて説明する。
【００５８】
図６は第１のリードフレームの模式的平面図であり、図７は第２のリードフレームの模式的平面図である。なお、実際のリードフレームは複数の半導体チップを搭載できるように多連構造になっているが、図面を見易くするため、図６及び図７は一つの半導体チップが搭載される一個分の領域を示している。
【００５９】
図６に示すように、第１のリードフレームＬＦ１は、平面形状が長方形の枠体１で囲まれた領域内に、複数本（本実施形態では３２本）のリード３、四本のバスバーリード７、複数枚（本実施形態では８枚）の絶縁性フィルム９及び二つの吊りリード１１等を配置した構成になっている。
【００６０】
複数本のリード３の夫々は、樹脂封止体で封止される内部リード部と樹脂封止体の外部に導出される外部リード部とを有する構成になっている。この複数本のリード３の夫々は二つのリード群に分割されている。一方のリード群の夫々のリード３は、枠体１の互いに対向する二つの長辺枠部のうちの一方の長辺枠部の延在方向に沿って配列され、この一方の長辺枠部に外部リード部における先端部分が一体化され支持されている。他方のリード群の夫々のリード３は、枠体１の互いに対向する二つの長辺枠部のうちの他方の長辺枠部の延在方向に沿って配列され、この他方の長辺枠部に外部リード部における先端部分が一体化され支持されている。一方及び他方のリード群の夫々のリード３は、中間部がダムバー５によって互いに連結され、かつダムバー５によって枠体１に一体化され支持されている。即ち、リードフレームＬＦ１は、複数本のリード３を図６の上下方向に沿って二列に配列した二方向リード配列構造で構成されている。
【００６１】
四本のバスバーリード７のうち、二本のバスバーリード７は、枠体１の一方の長辺枠部の延在方向に沿って配列された複数本のリード３のうちの初段、中段及び終段に位置するリード３に連結され、これらのリード３の内部リード部と一体化されている。四本のバスバーリード７のうち、他の二本のバスバーリード７は、枠体１の他方の長辺枠部の延在方向に沿って配列された複数本のリード３のうちの初段、中段及び終段に位置するリード３に連結され、これらのリード３の内部リード部と一体化されている。
【００６２】
複数枚の絶縁性フィルム９の夫々は、複数本のリード３を跨るようにして延在し、これらのリード３の内部リード部のワイヤボンディング面と対向する裏面に接着固定されている。
【００６３】
二つの吊りリード１１の夫々は、枠体１の互いに対向する二つの短辺枠部の夫々に一体化され支持されている。
【００６４】
複数本のリード３のうち、半導体チップ（１５）の電極に電気的に接続されるリード３の内部リード部は、図４に示すように、半導体チップ１５の一辺を横切ってその回路形成面１５Ｘに接着固定される第１部分３Ａと、この第１部分３Ａから半導体チップ１５の裏面側に折れ曲がる第２部分３Ｂと、この第２部分３Ｂから半導体チップ１５の平面方向に折れ曲がる第３部分３Ｃとを有する構成になっている。即ち、リード３の内部リード部は、第１部分１ＡがリードフレームＬＦ１の枠体１よりも上方に位置するように折り曲げ成形されている。
【００６５】
第１のリードフレームＬＦ１は、例えば鉄（Ｆｅ）−ニッケル（Ｎｉ）系の合金材（例えばＮｉ含有率４２又は５０［％］）からなる金属板にエッチング加工又はプレス加工を施して所定のリードパターンを形成した後、リード３の内部リード部に折り曲げ加工を施すことによって形成される。
【００６６】
図７に示すように、第２のリードフレームＬＦ２は、平面形状が長方形の枠体２で囲まれた領域内に、複数本（本実施形態では３２本）のリード４、四本のバスバーリード８、複数枚（本実施形態では８枚）の絶縁性フィルム１０及び補強リード１２等を配置した構成になっている。
【００６７】
複数本のリード４の夫々は、樹脂封止体で封止される内部リード部と樹脂封止体の外部に導出される外部リード部とを有する構成になっている。この複数本のリード４の夫々は二つのリード群に分割されている。一方のリード群の夫々のリード４は、枠体２の互いに対向する二つの長辺枠部のうちの一方の長辺枠部の延在方向に沿って配列されている。他方のリード群の夫々のリード４は、枠体２の互いに対向する二つの長辺枠部のうちの他方の長辺枠部の延在方向に沿って配列されている。一方及び他方のリード群の夫々のリード４は、外部リード部における先端部分がダムバー６によって互いに連結され、かつダムバー６によって枠体２に一体化され支持されている。即ち、リードフレームＬＦ２は、複数本のリード４を図７の上下方向に沿って二列に配列した二方向リード配列構造で構成されている。
【００６８】
四本のバスバーリード８のうち、二本のバスバーリード８は、枠体２の一方の長辺枠部の延在方向に沿って配列された複数本のリード４のうちの初段、中段及び終段に位置するリード４に連結され、これらのリード４の内部リード部と一体化されている。四本のバスバーリード８のうち、他の二本のバスバーリード８は、枠体２の他方の長辺枠部の延在方向に沿って配列された複数本のリード４のうちの初段、中段及び終段に位置するリード４に連結され、これらのリード４の内部リード部と一体化されている。
【００６９】
複数枚の絶縁性フィルム１０の夫々は、複数本のリード４を跨るようにして延在し、これらのリード４の内部リード部のワイヤボンディング面と対向する裏面に接着固定されている。
【００７０】
複数本のリード４のうち、半導体チップ（１６）の電極に電気的に接続されるリード４の内部リード部は、図４に示すように、半導体チップ１６の一辺を横切ってその回路形成面１６Ｘに接着固定される第１の部分４Ａと、この第１の部分４Ａから半導体チップ１６の裏面側に折れ曲がる第２の部分４Ｂと、この第２の部分４Ｂから第１の部分４Ａと同一方向に延びる第３の部分４Ｃとを有する構成になっている。即ち、リード４の内部リード部は、第１部分４ＡがリードフレームＬＦ２の枠体２よりも上方に位置するように折り曲げ成形されている。
【００７１】
二つの補強リード１２のうち、一方の補強リード１２は、図７に示すように、ダムバー６と枠体２の一方の長辺枠部とで規定された領域内に配置されている。この一方の補強リード１２は、複数のダムバー６のうちの幾つかのダムバー６及び枠体２の一方の長辺枠部の複数個所に連結され支持されている。二つの補強リード１２のうち、他方の補強リード１２は、図７に示すように、ダムバー６と枠体２の他方の長辺枠部とで規定された領域内に配置されている。この他方の補強リード１２は、複数のダムバー６のうち幾つかのダムバー６及び枠体２の他方の長辺枠部の複数個所に連結され支持されている。即ち、第２のリードフレームＬＦ２は補強リード１２によって剛性が向上しており、ダムバーと枠体の長辺枠部とで規定される領域に支持するものが何も存在しないリードフレームに比べて撓み難くなっている。
【００７２】
第２のリードフレームＬＦ２は、例えば鉄（Ｆｅ）−ニッケル（Ｎｉ）系の合金材（例えばＮｉ含有率４２又は５０［％］）からなる金属板にエッチング加工又はプレス加工を施して所定のリードパターンを形成した後、リード４の内部リード部に折り曲げ加工を施すことによって形成される。
【００７３】
第１のリードフレームＬＦ１、第２のリードフレームＬＦ２の夫々は、後で詳細に説明するが、半導体チップの電極とリードの内部リード部とを導電性ワイヤで電気的に接続した後、夫々の裏面同志を重ね合わせた状態で使用される。従って、図６の左側のリード群は図７の右側のリード群と重なるように構成され、図６の右側のリード群は図７の左側のリード群と重なるように構成されている。また、図６の左側のダムバー５は図７の右側のダムバー６と重なるように構成され、図６の右側のダムバー５は図７の左側のダムバー６と重なるように構成されている。
【００７４】
ところで、二つの半導体チップ（１５，１６）の夫々は、図５に示すように、主に、半導体基板Ｃｈ１、多層配線層Ｃｈ２及び表面保護膜Ｃｈ３等を有する構成になっているため、二つの半導体チップ（１５，１６）の夫々は裏面が凸面となる方向に反っている。このような二つの半導体チップ（１５，１６）を夫々の裏面が向い合うように重ね合わせた場合、半導体チップの中心から周辺部に向かって徐々に広がる隙間が二つの半導体チップ（１５，１６）の間に形成される。この隙間は、二つの半導体チップ（１５，１６）の夫々の裏面を密着させることによって無くすことができる。二つの半導体チップ（１５，１６）の夫々の裏面を密着させるためには、二つの半導体チップ（１５，１６）の夫々の反りを矯正すればよい。
【００７５】
そこで、本実施形態では、図８（模式的断面図）に示すように、リードフレームＬＦ１とＬＦ２とを重ね合わせた時、リード３の第１部分３Ａとリード４の第１部分４Ａとの間の距離Ｌが、二つの半導体チップ（１５，１６）の夫々の厚さに二枚の絶縁性フィルム（９，１０）の厚さを加算した総合厚さ、即ちリード３の第１部分３Ａとリード４の第１部分４Ａとの間に介在される介在物の総合厚さＴよりも狭くなるように、リード３、リード４の夫々に曲げ成形を施しておく。
【００７６】
このような構成にすることにより、リード３，４の夫々の弾性力によって二つの半導体チップ（１５，１６）の夫々の反りを矯正することができるので、二つの半導体チップ（１５，１６）の夫々の裏面を互いに密着させることができる。
【００７７】
なお、絶縁性フィルム９，１０の夫々は、半導体チップの回路形成面にリードを熱圧着にて接着固定するチップボンディング工程時に厚さが薄くなるので、このような組立時における寸法の変化や、半導体チップ、リードフレーム等の厚さ寸法誤差を考慮して距離Ｌを設定する必要がある。
【００７８】
本実施形態において、半導体チップ１５，１６の夫々の厚さは例えば０．２４［ｍｍ］程度であり、絶縁性フィルム９，１０の夫々の厚さは例えば０．０５［ｍｍ］程度であり、介在物としての総合厚さＴは０．５８［ｍｍ］程度である。この場合、リード３の第１部分３Ａとリード４の第１部分４Ａとの間の距離Ｌは、０．４８〜０．５３［ｍｍ］（絶縁性フィルムの二枚分の厚さを引いた寸法と一枚分の厚さを引いた寸法との間）程度に設定することが望ましい。本実施形態では距離Ｌを０．４８［ｍｍ］程度に設定している。
【００７９】
次に、半導体装置２０の製造方法について、図９乃至図１２を用いて説明する。図９は半導体装置の製造を説明するためのフローチャートであり、図１０はワイヤボンディング工程を説明するための模式的断面図であり、図１１は封止工程を説明するための模式的断面図であり、図１２は図１１の一部を拡大した模式的断面図である。
【００８０】
まず、同一構造の二つの半導体チップ（１５，１６）を準備すると共に、図６に示すリードフレームＬＦ１及び図７に示すリードフレームＬＦ２を準備する。
【００８１】
次に、リードフレームＬＦ１に半導体チップ１５を接着固定し、更に、リードフレームＬＦ２に半導体チップ１６を接着固定する〈Ａ〉。リードフレームＬＦ１と半導体チップ１５との接着固定は、半導体チップ１５の回路形成面１５Ｘに、絶縁性フィルム９を介して、リード３の第１部分３Ａ及びバスバーリード７の分岐リードを熱圧着することによって行われる。リードフレームＬＦ２と半導体チップ１６との接着固定は、半導体チップ１６の回路形成面１６Ｘに、絶縁性フィルム１０を介して、リード４の第１部分４Ａ及びバスバーリード８の分岐リードを熱圧着することによって行われる。
【００８２】
この工程において、絶縁性フィルム９，１０の夫々の厚さは、チップボンディング工程を実施する前と比較して若干薄くなる。
【００８３】
次に、図１０（ａ）に示すように、リードフレームＬＦ１をボンディング装置のヒートステージ２１に装着し、半導体チップ１５の電極ＢＰ１とリード３の内部リード部のワイヤ接続部（先端部分）とを導電性ワイヤ１７で電気的に接続すると共に、半導体チップ１５の電極ＢＰとバスバーリード７の分岐リードとを導電性ワイヤ１７で電気的に接続する〈Ｂ〉。更に、図１０（ｂ）に示すように、半導体チップ１６の電極ＢＰ２とリード４の内部リード部のワイヤ接続部（先端部分）とを導電性のワイヤ１８で電気的に接続すると共に、半導体チップ１６の電極ＢＰ２とバスバーリード８の分岐リードとを導電性ワイヤ１８で電気的に接続する〈Ｂ〉。ワイヤ（１７，１８）としては例えばＡｕワイヤを用いる。また、ワイヤ（１７，１８）の接続方法としては、例えば熱圧着に超音波振動を併用したボンディング法を用いる。
【００８４】
なお、リードフレームＬＦ１、ＬＦ２の夫々は、この工程の後、夫々の裏面同志を向い合わせた状態に積層されるので、半導体チップ１６の電極ＢＰ２とリード４との接続においては、半導体チップ１５の電極ＢＰ１とリード３との接続に対して左右が逆になる。
【００８５】
次に、半導体チップ１５，１６の夫々の裏面が向い合うように、リードフレームＬＦ１，ＬＦ２の夫々を重ね合わせる。
【００８６】
次に、図１１に示すように、リードフレームＬＦ１，ＬＦ２の夫々を重ね合わせた状態で、リードフレームＬＦ１，ＬＦ２の夫々をトランスファ・モールド装置の成形金型（モールド金型）２２の上型２２Ａと下型２２Ｂとの間に位置決めする。この時、上型２２Ａ及び下型２２Ｂによって形成されるキャビティ２４の内部には、半導体チップ（１５，１６）、リード３の内部リード部、リード４の内部リード部、絶縁性フィルム（９，１０）、導電性ワイヤ（１７，１８）及び吊りリード１１等が配置される。
【００８７】
リードフレームＬＦ１，ＬＦ２の夫々は、図１２に示すように、ダムバー（５，６）及びこれらのダムバーに連結されたリード（３，４）の第３部分（３Ｃ，４Ｃ）が上型２２Ａのクランプ面２３Ａと下型２２Ｂのクランプ面２３Ｂとで上下両方向から押え付けられることによって成形金型２２に固定される。この時、リード３，４の夫々は、図８に示すように、リード３の第１部分３Ａとリード４の第１部分４Ａとの間の距離Ｌが、これらの間に介在される介在物（二つの半導体チップ１５，１６及び二枚の絶縁性フィルム９，１０）の総合厚さＴよりも狭くなるように折り曲げ成形されているので、二つの半導体チップ（１５，１６）の夫々の反りはリード３，４の夫々の弾性力によって矯正され、二つの半導体チップ（１５，１６）の夫々の裏面は互いに密着される。即ち、二つの半導体チップ（１５，１６）の夫々は、夫々の裏面を互いに密着させた状態で成形金型２２のキャビティ２４の内部に配置される。
【００８８】
また、リード３は半導体チップ１５の互いに対向する二つの長辺側に夫々の長辺に沿って複数本配列され、リード４はリード３と重なるようにして半導体チップ１６の互いに対向する二つの長辺側に夫々の長辺に沿って複数本配列されているので、二つの半導体チップ（１５，１６）の夫々の裏面を確実に密着させることができる。
【００８９】
ところで、二つの半導体チップ（１５，１６）の夫々の裏面を確実に密着させるためには、二つの半導体チップ（１５，１６）の夫々の周縁部を挾み込む（挾持する）ことが有効である。本実施形態のリード３、４の夫々は、半導体チップの一辺を横切って延在しているため、二つの半導体チップ（１５，１６）の夫々の周縁部を挾み込むことができる。
【００９０】
次に、成形金型２２のポットからランナー及び流入ゲートを通してキャビティ２４の内部に流動性の樹脂を加圧注入して樹脂封止体１９を形成する〈Ｃ〉。半導体チップ（１５，１６）、リード３の内部リード部、リード４の内部リード部、フィルム（９，１０）、ワイヤ（１７，１８）及び吊りリード１１等は、樹脂封止体１９によって封止される。樹脂としては、例えば、フェノール系硬化剤、シリコーンゴム及びフィラー等が添加されたエポキシ系の熱硬化性樹脂を用いる。
【００９１】
この工程において、キャビティ２４の内部への樹脂注入が終了した後、樹脂中に巻き込みれた気泡を取り除くため、注入時の圧力よりも高い圧力（例えば６０kg／cm2程度)がキャビティ２４の内部に加えられるが、二つの半導体チップ（１５，１６）の夫々の裏面は互いに密着しているので、半導体チップ１５の裏面と半導体チップ１６の裏面との間に樹脂が侵入することはない。即ち、成形金型２２のキャビティ２４の内部に加圧注入された樹脂によって二つの半導体チップ（１５，１６）の間に形成される空間を排除することができる。
【００９２】
次に、成形金型２２からリードフレームＬＦ１，ＬＦ２の夫々を取り出し、その後、リードフレームＬＦ１，ＬＦ２の夫々を反転させ、リードフレームＬＦ２を上段側に位置させる。
【００９３】
次に、リードフレームＬＦ２を上段側に位置させた状態で、リード４の外部リード部とリード３の外部リード部とをレーザ溶接にて接合する〈Ｄ〉。レーザ溶接はリード４の上方からその先端部分にレーザ光を照射して行う。
【００９４】
次に、重ね合った二つのダムバー（５，６）を切断金型にて同時に切断し〈Ｅ〉する。この工程において、リードフレームＬＦ２の枠体２は除去される。
【００９５】
次に、メッキ処理を施して、リード４，３の夫々の外部リード部に、例えば鉛（Ｐｂ）−錫（Ｓｎ）組成の材料からなる導電性被膜（メッキ膜）１４を形成する〈Ｆ〉。導電性被膜１４の形成は、膜厚の制御性が高く、微細化されたリードに好適な電解メッキ法で行う。
【００９６】
次に、リードフレームＬＦ１の枠体１からリード３の外部リード部を切断し、その後、リード３の外部リード部を面実装型リード形状の一つであるガルウィング型リード形状に折り曲げ成形し、その後、リードフレームＬＦ１の枠体１から吊りリード１１を切断することにより、図１乃至図４に示す半導体装置２０がほぼ完成する。
【００９７】
この後、半導体装置２０は、製品完成後の環境試験である温度サイクル試験が施され、その後、パーソナル・コンピュータ等の電子機器の組立工程、若しくはメモリ・モジュール等の電子装置の組立工程において実装基板に実装される。
【００９８】
以上説明したように、本実施形態によれば以下の効果が得られる。
【００９９】
〔１〕半導体装置２０の製造において、二つの半導体チップ（１５，１６）の夫々の裏面を互いに密着させた状態で、二つの半導体チップ（１５，１６）の夫々をトランスファ・モールディング法に基づいて樹脂封止する。
【０１００】
これにより、成形金型２２のキャビティ２４の内部に加圧注入された樹脂によって二つの半導体チップ（１５，１６）の間に形成される空間を排除することができるので、この空間の部分を起点にして発生する半導体チップ（１５，１６）の亀裂を抑制することができる。この結果、半導体装置２０の歩留まりの向上を図ることができる。
【０１０１】
〔２〕半導体装置２０の製造において、二つの半導体チップ（１５，１６）の夫々の裏面の密着は、二つの半導体チップ（１５，１６）の夫々の反りを矯正して行う。
【０１０２】
これにより、二つの半導体チップ（１５，１６）の夫々がほぼ平坦になるので、半導体チップ１５の回路形成面１５Ｘ上における樹脂の流動性及び半導体チップ１６の回路形成面１６Ｘ上における樹脂の流動性を最適化することができ、樹脂封止体１９の成形不良を抑制することができる。この結果、半導体装置２０の歩留まりの向上を更に図ることができる。
【０１０３】
〔３〕半導体装置２０の製造において、二つの半導体チップ（１５，１６）の夫々の反りに対する矯正は、半導体チップ１５の回路形成面１５Ｘに接着固定されたリード３の弾性力及び半導体チップ１６の回路形成面１６Ｘに接着固定されたリード４の弾性力によって行う。
【０１０４】
これにより、クリップ部材等の他の部材を用いることなく、二つの半導体チップ（１５，１６）の夫々の反りを矯正することができるので、製造工程数を増加することなく、半導体装置２０の歩留まりの向上を図ることができる。
【０１０５】
〔４〕半導体装置２０の製造において、リード３，４の夫々は、リードフレームＬＦ１，ＬＦ２の夫々を重ね合わせた時、リード３の第１部分３Ａとリード４の第１部分４Ａとの間の距離Ｌが、これらの間に介在される介在物（二つの半導体チップ１５，１６及び二枚の絶縁性フィルム９，１０）の総合厚さＴよりも狭くなるように折り曲げ成形されている。
【０１０６】
これにより、上型２２Ａのクランプ面２３Ａと下型２２Ｂのクランプ面２３Ｂとでダムバー（５，６）及びこれらのダムバーに連結されたリード（３，４）の第３部分（３Ｃ，４Ｃ）を上下両方向から押え付けた時、リード３，４の夫々の弾性力によって二つの半導体チップ（１５，１６）の夫々の反りを矯正することができ、二つの半導体チップ（１５，１６）の夫々の裏面を互いに密着させることができる。
【０１０７】
〔５〕半導体装置２０の製造において、リード３は半導体チップ１５の互いに対向する二つの長辺側に夫々の長辺に沿って複数本配列され、リード４はリード３と重なるようにして半導体チップ１６の互いに対向する二つの長辺側に夫々の長辺に沿って複数本配列されている。これにより、二つの半導体チップ（１５，１６）の夫々の裏面を確実に密着させることができる。
【０１０８】
なお、本実施形態では、半導体チップとリードとを接着固定するための接着材として絶縁性フィルムを用いた例について説明したが、これに限定されるものではなく、例えば半導体チップの回路形成面、若しくはリードの接着面に塗布して形成される接着材を用いてもよい。
【０１０９】
（実施形態２）
図１３は本発明の実施形態２である半導体装置の樹脂封止体の上部を除去した状態の模式的平面図であり、図１４は図１３のｂ−ｂ線に沿う模式的断面図であり、図１５は図１３のｃ−ｃ線に沿う模式的断面図である。
【０１１０】
図１３、図１４及び図１５に示すように、本実施形態の半導体装置３０は、基本的に前述の実施形態１と同様の構成になっており、以下の構成が異なっている。
【０１１１】
即ち、半導体装置３０は、半導体チップ１５の回路形成面１５Ｘに接着材として絶縁性フィルム９を介して二本の吊りリード３１が接着固定され、半導体チップ１６の回路形成面１６Ｘに接着材として絶縁性フィルム１０を介して二本の吊りリード３２が接着固定された構成になっている。
【０１１２】
複数本のリード３の夫々は、半導体チップ１５の互いに対向する二つの長辺の外側に夫々の長辺に沿って配列されている。複数本のリード４の夫々は、半導体チップ１６の互いに対向する二つの長辺の外側に夫々の長辺に沿って配列されている。複数個の電極ＢＰ１の夫々は、半導体チップ１５の互いに対向する二つの長辺側に夫々の長辺に沿って配列されている。複数個の電極ＢＰ２の夫々は、半導体チップ１６の互いに対向する二つの長辺側に夫々の長辺に沿って配列されている。二つの半導体チップ（１５，１６）の夫々には、集積回路として、例えばＳＲＡＭ（Ｓtatic Ｒandom Ａccess Ｍemory ）からなる記憶回路が内蔵されている。
【０１１３】
なお、本実施形態の半導体チップ１５の回路パターンは半導体チップ１６の回路パターンに対してミラー反転パターンになっている。
【０１１４】
二本の吊りリード３１の夫々は、樹脂封止体１９の回路形成面１５Ｘの互いに対向する二つの短辺のうちの一方の短辺から他方の短辺に向って延在し、半導体チップ１５の互いに対向する二つの短辺を横切っている。二本の吊りリード３２の夫々は、樹脂封止体１９の互いに対向する二つの短辺のうちの一方の短辺から他方の短辺に向って延在し、半導体チップ１６の回路形成面１６Ｘの互いに対向する二つの短辺を横切っている。
【０１１５】
二本の吊りリード３１の夫々は、図１５に示すように、主に、半導体チップ１５の一辺を横切ってその回路形成面１５Ｘに接着固定される第１部分３１Ａと、この第１部分３１Ａから半導体チップ１５の裏面側に折れ曲がる第２部分３１Ｂと、この第２部分３１Ｂから半導体チップ１５の平面方向に折れ曲がる第３部分３１Ｃとを有する構成になっている。
【０１１６】
二本の吊りリード３２の夫々は、図１５に示すように、主に、半導体チップ１６の一辺を横切ってその回路形成面１６Ｘに接着固定される第１部分３２Ａと、この第１部分３２Ａから半導体チップ１６の裏面側に折れ曲がる第２部分３２Ｂと、この第２部分３２Ｂから半導体チップ１６の平面方向に折れ曲がる第３部分３２Ｃとを有する構成になっている。
【０１１７】
図１及び図２に示すように、二本の吊りリード３１のうち、一方の吊りリード３１の第１部分３１Ａは、半導体チップ１５の回路形成面１５Ｘの一方の長辺側において絶縁性フィルム９を介して接着固定され、他方の吊りリード３１の第１部分３１Ａは、半導体チップ１５の回路形成面１５Ｘの他方の長辺側において絶縁性フィルム９を介して接着固定されている。同様に、二本の吊りリード３２のうち、一方の吊りリード３２の第１部分３２Ａは、半導体チップ１６の回路形成面１６Ｘの一方の長辺側ににおいて絶縁性フィルム１０を介して接着固定され、他方の吊りリード３２の第１部分３２Ａは、半導体チップ１６の回路形成面１６Ｘの他方の長辺側において絶縁性フィルム１０を介して接着固定されている。
【０１１８】
このように構成された半導体装置３０は、図１６（模式的平面図）に示すリードフレームＬＦ３及び図１７（模式的平面図）に示すリードフレームＬＦ４を用いた組立プロセスによって製造される。なお、実際のリードフレームは複数の半導体装置を製造できるように多連構造になっているが、図面を見易くするため、図１６及び図１７は一つの半導体装置が製造される一個分の領域を示している。また、図１６及び図１７はリード配置パターンを一部省略している。
【０１１９】
リードフレームＬＦ３，４の夫々は、後で詳細に説明するが、半導体チップの電極とリードの内部リード部とを導電性ワイヤで電気的に接続した後、夫々の裏面同志を重ね合わせた状態で使用される。従って、図１６の左側のリード群は図１７の右側のリード群と重なるように構成され、図１６の右側のリード群は図１７の左側のリード群と重なるように構成されている。また、図１６の左側のダムバー５は図１７の右側のダムバー６と重なるように構成され、図１６の右側のダムバー５は図１７の左側のダムバー６と重なるように構成されている。
【０１２０】
吊りリード３１，３２の夫々は、図１８（模式的断面図）に示すように、リードフレームＬＦ３とＬＦ４とを重ね合わせた時、吊りリード３１の第１部分３１Ａと吊りリード３２の第１部分３２Ａとの間の距離Ｌが、二つの半導体チップ（１５，１６）の夫々の厚さに二枚の絶縁性フィルム（９，１０）の厚さを加算した総合厚さ、即ち吊りリード３１の第１部分３１Ａと吊りリード３２の第１部分３２Ａとの間に介在される介在物の総合厚さＴよりも狭くなるように折り曲げられている。
【０１２１】
このような構成にすることにより、吊りリード３１，３２の夫々の弾性力によって二つの半導体チップ（１５，１６）の夫々の反りを矯正することができるので、二つの半導体チップ（１５，１６）の夫々の裏面を互いに密着させることができる。
【０１２２】
なお、本実施形態において、半導体チップ１５，１６の夫々の厚さは例えば０．２４［ｍｍ］程度であり、絶縁性フィルム９，１０の夫々の厚さは例えば０．０５［ｍｍ］程度であり、介在物としての総合厚さＴは０．５８［ｍｍ］程度である。また、距離Ｌは０．４８［ｍｍ］程度に設定されている。
【０１２３】
次に、半導体装置３０の製造方法について、図９及び図１９を用いて説明する。図１９は封止工程を説明するための模式的断面図であり、図１２は図１１の一部を拡大した模式的断面図である。
【０１２４】
まず、二つの半導体チップ（１５，１６）を準備すると共に、図１６に示すリードフレームＬＦ３及び図１７に示すリードフレームＬＦ４を準備する。
【０１２５】
次に、リードフレームＬＦ３に半導体チップ１５を接着固定し、更に、リードフレームＬＦ４に半導体チップ１６を接着固定する〈Ａ〉。リードフレームＬＦ３と半導体チップ１５との接着固定は、半導体チップ１５の回路形成面１５Ｘに、絶縁性フィルム９を介して、吊りリード３１の第１部分３１Ａを熱圧着することによって行われる。リードフレームＬＦ４と半導体チップ１６との接着固定は、半導体チップ１６の回路形成面１６Ｘに、絶縁性フィルム１０を介して、吊りリード３２の第１部分３２Ａを熱圧着することによって行われる。この工程において、絶縁性フィルム９，１０の夫々の厚さは、チップボンディング工程を実施する前と比較して若干薄くなる。
【０１２６】
次に、半導体チップ１５の電極ＢＰ１とリード３の内部リード部のワイヤ接続部（先端部分）とを導電性ワイヤ１７で電気的に接続し、半導体チップ１６の電極ＢＰ２とリード４の内部リード部のワイヤ接続部（先端部分）とを導電性ワイヤ１８で電気的に接続する〈Ｂ〉。
【０１２７】
次に、半導体チップ１５，１６の夫々の裏面が向い合うように、リードフレームＬＦ３，ＬＦ４の夫々を重ね合わせる。
【０１２８】
次に、リードフレームＬＦ３，ＬＦ４の夫々を重ね合わせた状態で、リードフレームＬＦ３，ＬＦ４の夫々をトランスファ・モールド装置の成形金型（モールド金型）２２の上型２２Ａと下型２２Ｂとの間に位置決めする。この時、上型２２Ａ及び下型２２Ｂによって形成されるキャビティ２４の内部には、半導体チップ（１５，１６）、リード３の内部リード部、リード４の内部リード部、絶縁性フィルム（９，１０）、導電性ワイヤ（１７，１８）及び吊りリード（３１，３２）等が配置される。
【０１２９】
リードフレームＬＦ１，ＬＦ２の夫々は、枠体（１，２）及びこれらの枠体に連結された吊りリード（３１，３２）の第３部分（３１Ｃ，３２Ｃ）が上型２２Ａのクランプ面と下型２２Ｂのクランプ面とで上下両方向から押え付けられることによって成形金型２２に固定される。この時、吊りリード３１，３２の夫々は、図１８に示すように、吊りリード３１の第１部分３１Ａと吊りリード３２の第１部分３２Ａとの間の距離Ｌが、これらの間に介在される介在物（二つの半導体チップ１５，１６及び二枚の絶縁性フィルム９，１０）の総合厚さＴよりも狭くなるように折り曲げ成形されているので、二つの半導体チップ（１５，１６）の夫々の反りは吊りリード３１，３２の夫々の弾性力によって矯正され、二つの半導体チップ（１５，１６）の夫々の裏面は互いに密着される。即ち、二つの半導体チップ（１５，１６）の夫々は、夫々の裏面を互いに密着させた状態で成形金型２２のキャビティ２４の内部に配置される。
【０１３０】
また、吊りリード３１は、半導体チップ１５の互いに対向する二つの短辺を横切るようにして延在し、半導体チップ１５の短辺方向に複数本（本実施形態では二本）配列されている。吊りリード３２は、半導体チップ１６の互いに対向する二つの短辺を横切るようにして延在し、吊りリード３１と重なるようにして半導体チップ１６の短辺方向に複数本（本実施形態では二本）配列されている。従って、二つの半導体チップ（１５，１６）の夫々の裏面を確実に密着させることができる。
【０１３１】
二つの半導体チップ（１５，１６）の夫々の裏面を確実に密着させるためには、二つの半導体チップ（１５，１６）の夫々の周縁部を挾み込む（挾持する）ことが有効である。本実施形態の吊りリード３１、３２の夫々は、半導体チップの長辺側を延在し、二つの短辺を横切っているため、二つの半導体チップ（１５，１６）の夫々の周縁部を挾み込むことができる。
【０１３２】
次に、成形金型２２のポットからランナー及び流入ゲートを通してキャビティ２４の内部に流動性の樹脂を加圧注入して樹脂封止体１９を形成する〈Ｃ〉。半導体チップ（１５，１６）、リード３の内部リード部、リード４の内部リード部、フィルム（９，１０）、ワイヤ（１７，１８）及び吊りリード（３１，３２）等は、樹脂封止体１９によって封止される。樹脂としては、例えば、フェノール系硬化剤、シリコーンゴム及びフィラー等が添加されたエポキシ系の熱硬化性樹脂を用いる。
【０１３３】
この工程において、キャビティ２４の内部への樹脂注入が終了した後、樹脂中に巻き込みれた気泡を取り除くため、注入時の圧力よりも高い圧力（例えば６０kg／cm2程度)がキャビティ２４の内部に加えられるが、二つの半導体チップ（１５，１６）の夫々の裏面は互いに密着しているので、半導体チップ１５の裏面と半導体チップ１６の裏面との間に樹脂が侵入することはない。即ち、成形金型２２のキャビティ２４の内部に加圧注入された樹脂によって二つの半導体チップ（１５，１６）の間に形成される空間を排除することができる。
【０１３４】
この後、前述の実施形態１と同様の工程を施すことにより、図１３乃至図１５に示す半導体装置３０がほぼ完成する。
【０１３５】
このように、本実施形態においても、前述の実施形態１と同様の効果が得られる。
【０１３６】
以上、本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、本発明は、前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【０１３７】
例えば、本発明は、四方向リード配列構造であるＱＦＰ（Ｑuaad Ｆaltpack Ｐackage）型の半導体装置に適用することができる。
【０１３８】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
【０１３９】
本実施形態によれば、半導体装置の歩留まりの向上を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施形態１である半導体装置の樹脂封止体の上部を除去した状態の模式的平面図である。
【図２】図１に示す半導体装置の樹脂封止体の下部を除去した状態の模式的平面図である。
【図３】図１のａ−ａ線に沿う模式的断面図である。
【図４】図３の一部を拡大した模式的断面図である。
【図５】図１に示す半導体チップの概略構成を説明するための模式的断面図である。
【図６】図１に示す半導体装置の製造に用いられる第１のリードフレームの模式的平面図である。
【図７】図１に示す半導体装置の製造に用いられる第２のリードフレームの模式的平面図である。
【図８】図６のリードフレームと図７のリードフレームとを重ね合わせた状態を示す模式的断面図である。
【図９】図１に示す半導体装置の製造を説明するためのフローチャートである。
【図１０】図１に示す半導体装置の製造において、ワイヤボンディング工程を説明するための模式的断面図である。
【図１１】図１に示す半導体装置の製造において、樹脂封止工程を説明するための模式的断面図である。
【図１２】図１１の一部を拡大した模式的断面図である。
【図１３】本発明の実施形態２である半導体装置の樹脂封止体の上部を除去した状態の模式的平面図である。
【図１４】図１３のｂ−ｂ線に沿う模式的断面図である。
【図１５】図１３のｃ−ｃ線に沿う模式的断面図である。
【図１６】図１３に示す半導体装置の製造に用いられる第１のリードフレームの模式的平面図である。
【図１７】図１３に示す半導体装置の製造に用いられる第２のリードフレームの模式的平面図である。
【図１８】図１６のリードフレームと図１７のリードフレームとを重ね合わせた状態を示す模式的断面図である。
【図１９】図１３に示す半導体装置の製造において、樹脂封止工程を説明するための模式的断面図である。
【図２０】従来の問題点を説明するための模式的断面図である。
【図２１】従来の問題点を説明するための模式的断面図である。
【符号の説明】
ＬＦ１，ＦＬ２，ＦＬ３，ＦＬ４…リードフレーム、１，２…枠体、３，４…リード、５，６…ダムバー、７，８…バスバーリード、９，１０…フィルム、１１…吊りリード、１２…補強リード、１３…金属層、１４…導電性被膜、１５，１６…半導体チップ、１５Ｘ，１６Ｘ…回路形成面、１７，１８…ワイヤ、１９…樹脂封止体、２０…半導体装置、２１…ヒートステージ、２２…成形金型、２２Ａ…上型、２２Ｂ…下型、２３Ａ，２３Ｂ…クランプ面、２４…キャビティ、３０…半導体装置、３１，３２…吊りリード。
【発明の属する技術分野】
本発明は、半導体装置に関し、特に、二つの半導体チップを重ね合わせ、この二つの半導体チップを一つの樹脂封止体で封止する半導体装置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
ＤＲＡＭ（Ｄynamic Ｒandum Ａccess Ｍemory）、ＳＲＡＭ（Ｓtatic Ｒandum Ａccess Ｍemory ）等の記憶回路を内蔵する半導体チップは、大容量化に伴って平面サイズが大型化する傾向にある。そこで、これらの半導体チップを樹脂封止体で封止する半導体装置においては、リードフレームのダイパッド（タブとも言う）を省略し、大型の半導体チップにも対応可能なＬＯＣ（Ｌead Ｏn Ｃhip ）構造が採用されている。ＬＯＣ構造とは、半導体チップの表裏面（互いに対向する一主面及び他の主面）のうちの表面（一主面）である回路形成面上にリードを配置した構造のことである。このようなＬＯＣ構造を採用することにより、半導体チップの平面サイズが大型化されても、樹脂封止体で封止されるリードの封止領域を確保することができるので、樹脂封止体の平面サイズの増加を抑制することができる。ＬＯＣ構造を採用する半導体装置については、例えば、特開平２−２４６１２５号（１９９０年、１０月１日公開）公報に記載されている。
【０００３】
一方、記憶回路が内蔵された半導体チップの高密度実装を目的として、同一容量の記憶回路が内蔵された二つの半導体チップを積層し、この二つの半導体チップを一つの樹脂封止体で封止する積層型半導体装置が開発されている。例えば、特開平７−５８２８１号（１９９５年、３月３日公開）公報にはＬＯＣ構造の積層型半導体装置が記載されている。
【０００４】
前記公報に記載されたＬＯＣ構造の積層型半導体装置は、主に、樹脂封止体と、樹脂封止体の内部に位置し、表裏面のうちの表面（一主面）である回路形成面に電極が形成された第１半導体チップ及び第２半導体チップと、樹脂封止体の内外に亘って延在し、第１半導体チップの回路形成面に絶縁性フィルムを介して接着固定されると共に、その回路形成面の電極に導電性ワイヤを介して電気的に接続される第１リードと、樹脂封止体の内部に位置し、第２半導体チップの回路形成面に絶縁性フィルムを介して接着固定されると共に、その回路形成面の電極に導電性ワイヤを介して電気的に接続される第２のリードとを有する構成になっている。
【０００５】
第１半導体チップ、第２半導体チップの夫々は、夫々の回路形成面が向い合うようにして所定の間隔を設けた状態で積層されている。第１リード、第２リードの夫々は、夫々の一部を重ね合わせた状態で積層され、レーザ溶接による溶融接合によって電気的にかつ機械的に接続されている。
【０００６】
第１リードは、樹脂封止体の内部に位置する内部リード部（インナーリードとも言う）が第１半導体チップの回路形成面の一辺を横切ってその回路形成面上を延在し、樹脂封止体の外部に位置する外部リード部（アウターリードとも言う）が面実装型リード形状の一つであるＪ型リード形状に折り曲げ成形されている。
【０００７】
第１リードの内部リード部は、第１半導体チップの回路形成面に絶縁性フィルムを介して接着固定される部分が第１半導体チップの一辺を横切る部分よりも第１半導体チップの回路形成面側に近づくように折り曲げ成形されている。
【０００８】
第２リードは、第２半導体チップの回路形成面の一辺を横切ってその回路形成面上を延在し、第２半導体チップの回路形成面に絶縁性フィルムを介して接着固定される部分が第２半導体チップの一辺を横切る部分よりも第２半導体チップの回路形成面側に近づくように折り曲げ成形されている。
【０００９】
【発明が解決しようとする課題】
本発明者等は、薄型化に好適な新しいＬＯＣ構造の積層型半導体装置を開発中である。この積層型半導体装置は、まだ公知技術ではないが、本出願人によって先に出願された特願平１０−１４０８７８号（１９９８年、５月２２日出願）に記載されているように、主に、樹脂封止体と、樹脂封止体の内部に位置し、表裏面のうちの表面（一主面）である回路形成面に電極が形成された第１半導体チップ及び第２半導体チップと、樹脂封止体の内外に亘って延在し、第１半導体チップの回路形成面に絶縁性フィルムを介して接着固定されると共に、その回路形成面の電極に導電性ワイヤを介して電気的に接続される第１リードと、樹脂封止体の内外に亘って延在し、第２半導体チップの回路形成面に絶縁性フィルムを介して接着固定されると共に、その回路形成面の電極に導電性ワイヤを介して電気的に接続される第２リードとを有する構成になっている。
【００１０】
第１半導体チップ、第２半導体チップの夫々は、夫々の裏面（一主面と対向する他の主面）同志を向い合わせた状態で積層されている。第１リード、第２リードの夫々は、夫々の一部を重ね合わせた状態で積層され、レーザ溶接による溶融接合によって電気的にかつ機械的に接続されている。
【００１１】
第１リード、第２リードの夫々は、樹脂封止体の内部に位置する内部リード部と樹脂封止体の外部に位置する外部リード部とを有する構成になっている。第１リード、第２リードの夫々の内部リード部は、半導体チップ（第１リードの場合は第１半導体チップ、第２リードの場合は第２半導体チップ）の回路形成面の一辺を横切ってその回路形成面上を延在する第１部分と、この第１部分から半導体チップの裏面側に折れ曲がる第２部分と、この第２部分から半導体チップの平面方向に折れ曲がる第３部分とを有する構成になっている。第１リード、第２リードの夫々の第３部分は、樹脂封止体の内外に亘って延在し、上下方向に重なり合うようにして積層されている。第１リードの外部リード部は、面実装型リード形状の一つであるガルウィング型リード形状に曲げ成形されている。第２リードの外部リード部は、第１リードの外部リード部よりも短い長さで形成されている。
【００１２】
このようにして積層型半導体装置を構成することにより、第１半導体チップと第２半導体チップとの間には第１リード、第２リードの夫々が存在しないため、従来の積層型半導体装置のように第１半導体チップと第２半導体チップとの間に第１リード、第２リードの夫々を配置した場合に比べて、二つの半導体チップの間隔を狭くすることができるので、これに相当する分、樹脂封止体の厚さを薄くすることができる。この結果、積層型半導体装置の薄型化を図ることができる。
【００１３】
また、第１半導体チップと第２半導体チップとの間には第１リード、第２リードの夫々が存在しないため、従来の積層型半導体装置のように第１半導体チップと第２半導体チップとの間に第１リード、第２リードの夫々を配置した場合に比べて、第１リードに付加される浮遊容量（チップ／リード間容量）のうち、第２半導体チップとで生じる浮遊容量を実質的に排除することができ、また、第２リードに付加される浮遊容量（チップ／リード間容量）のうち、第１半導体チップとで生じる浮遊容量を実質的に排除することができるので、第１リード及び第２リードからなる一本のリードに付加される浮遊容量を低減することができる。この結果、リードの信号伝搬遅延を改善することができるので、積層型半導体装置の電気特性の向上を図ることができる。
【００１４】
しかしながら、本発明者等は前述の積層型半導体装置の開発中に新たな問題点を見出した。
【００１５】
積層型半導体装置では大量生産に好適なトランスファ・モールディング法によって樹脂封止体を形成している。トランスファ・モールディング法は、成形金型のキャビティ内に樹脂を加圧注入して樹脂封止体を形成する方法である。樹脂としては、低応力化を図るため、一般的に多数のフィラーが混入されたエポキシ系の熱硬化性樹脂が用いられている。
【００１６】
一方、半導体チップは、主に、半導体基板と、この半導体基板の回路形成面上において絶縁層、配線層の夫々を複数段積み重ねた多層配線層と、この多層配線層を覆うようにして形成された表面保護膜（最終保護膜）とを有する構成になっているため、裏面が凸面となる方向に反りが生じている。
【００１７】
このような二つの半導体チップを夫々の裏面が向い合うように重ね合わせた場合、図２０（模式的断面図）に示すように、二つの半導体チップ７１の間に、これらの中心部から周辺部に向かって徐々に広がる隙間７２が形成されるため、図２１（模式的断面図）に示すように、成形金型７５のキャビティ７６の内部に二つの半導体チップ７１を配置し、キャビティ７６の内部に樹脂７７を加圧注入して樹脂封止体を形成する際、二つの半導体チップ７１の間の隙間に樹脂７７が侵入する。
【００１８】
しかしながら、樹脂７７にはフィラーが混入されているため、フィラーの粒径より狭い隙間には樹脂７７が侵入せず、二つの半導体チップ７１の間に空間７８が形成される。このような空間７８が二つの半導体チップの間に形成された場合、キャビティ７６の内部への樹脂の注入が終了した後、注入時の圧力よりも高い圧力を加えて樹脂中に巻き込まれた気泡を取り除く際、空間７８の部分を起点にして半導体チップ７１に亀裂が発生し、積層型半導体装置の歩留まりが低下する要因となる。
【００１９】
本発明の目的は、半導体装置の歩留まりの向上を図ることが可能な技術を提供することにある。
【００２０】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【００２１】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
【００２２】
（１）；半導体装置の製造方法において、
（ａ）第１表面、前記第１表面と対向する第１裏面、前記第１表面に形成された第１電極を有する第１半導体チップと、第２表面、前記第２表面と対向する第２裏面、前記第２表面に形成された第２電極を有する第２半導体チップを準備する工程と、
（ｂ）前記第１半導体チップの一辺を横切って前記第１表面に延在する第１部分と、前記第１部分から前記第１半導体チップの第１裏面側に折れ曲がる第２部分と、前記第２部分から前記第１半導体チップの平面方向に折れ曲がる第３部分とを有する第１リードと、前記第２半導体チップの一辺を横切って前記第２表面に延在する第１の部分と、前記第１の部分から前記第２半導体チップの第２裏面側に折れ曲がる第２の部分と、前記第２の部分から前記第２半導体チップの平面方向に折れ曲がる第３の部分とを有する第２リードを準備する工程と、
（ｃ）前記第１半導体チップの第１表面に第１接着材を介して前記第１リードの第１部分を固定し、前記第２半導体チップの第２表面に第２接着材を介して前記第２リードの第１の部分を固定する工程と、
（ｄ）前記（ｃ）工程の後、前記第１半導体チップの第１裏面が前記第２半導体チップの第２裏面と密着するように前記第１リード及び前記第２リードを重ね合わせた状態で、前記第１半導体チップ、前記第２半導体チップ、前記第１リードの一部、及び前記第２リードの一部を樹脂封止することで樹脂封止体を形成する工程とを有し、
前記第１リード及び前記第２リードの夫々は、前記第１リードと前記第２リードを重ね合わせた時、前記第１リードの第１部分と前記第２リードの第１の部分との間の距離が、前記第１半導体チップ及び前記第２半導体チップの夫々の厚さに前記第１接着材及び前記第２接着材の夫々の厚さを加算した総合厚さよりも狭くなるように曲げ成形されている。
【００２３】
（２）；前記（１）において、
前記第１リードは前記第１半導体チップの電極に電気的に接続されたリードであり、前記第２リードは前記第２半導体チップの電極に電気的に接続されたリードである。
（３）；前記（２）において、
前記第１半導体チップ、第２半導体チップの夫々は平面が長方形で形成され、
前記第１リードは、前記第１半導体チップの互いに対向する二つの長辺側において、夫々の前記長辺に沿って複数本配列され、
前記第２リードは、前記第１リードと重なるようにして前記第２半導体チップの互いに対向する二つの長辺側において、夫々の前記長辺に沿って複数本配列されている。
【００２４】
（４）；前記（１）において、
前記第１リードは前記第１半導体チップを支持する吊りリードであり、前記第２リードは前記第２半導体チップを支持する吊りリードである。
（５）；前記（４）において、
前記第１半導体チップ、第２半導体チップの夫々は平面が長方形で形成され、
前記第１リードは、前記第１半導体チップの互いに対向する二つの長辺側において、夫々の前記長辺に沿って複数本配列され、
前記第２リードは、前記第１リードと重なるようにして前記第２半導体チップの互いに対向する二つの長辺側において、夫々の前記長辺に沿って複数本配列されている。
【００２５】
上述した手段によれば、成形金型のキャビティの内部に加圧注入された樹脂によって二つの半導体チップの間に形成される空間を排除することができるので、この空間の部分を起点にして発生する半導体チップの亀裂を抑制することができる。この結果、半導体装置の歩留まりの向上を図ることができる。
【００２６】
【発明の実施の形態】
以下、本発明の構成について、二方向リード配列構造であるＴＳＯＰ（Ｔhin Ｓmall Ｏut-line Ｐackage)型の半導体装置に本発明を適用した実施の形態と共に説明する。なお、実施の形態を説明するための図面において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００２７】
（実施形態１）
図１は本発明の実施形態１である半導体装置の樹脂封止体の上部を除去した状態の模式的平面図であり、図２は図１に示す半導体装置の樹脂封止体の下部を除去した状態の模式的底面図であり、図３は図１のａ−ａ線に沿う模式的断面図であり、図４は図３の一部を拡大した模式的断面図であり、図５は図１に示す半導体チップの概略構成を説明するための模式的断面図である。
【００２８】
なお、図１及び図２において、図１に示す左側のリード群は図２に示す右側のリード群と対応し、図１に示す右側のリード群は図２に示す左側のリード群と対応する。
【００２９】
図１、図２及び図３に示すように、本実施形態の半導体装置２０は、半導体チップ１５、半導体チップ１６の夫々を上下方向に積層し、この半導体チップ１５，１６の夫々を一つの樹脂封止体１９で封止した構成になっている。半導体チップ１５，１６の夫々は、夫々の表裏面（互いに対向する一主面及び他の主面）のうちの裏面（他の主面）同志を向い合わせた状態で積層されている。
【００３０】
半導体チップ１５，１６の夫々は同一の外形寸法で形成されている。また、半導体チップ１５，１６の夫々の平面形状は方形状で形成され、本実施形態においては長方形で形成されている。この半導体チップ１５，１６の夫々には、集積回路として、例えば６４メガビットのＤＲＡＭ（Ｄynamic Ｒandum Ａccess Ｍemory）からなる記憶回路が内蔵されている。
【００３１】
半導体チップ１５，１６の夫々は、図５に示すように、主に、半導体基板Ｃｈ１と、この半導体基板Ｃｈ１の回路形成面上において絶縁層、配線層の夫々を複数段積み重ねた多層配線層Ｃｈ２と、この多層配線層Ｃｈ２を覆うようにして形成された表面保護膜（最終保護膜）Ｃｈ３とを有する構成になっている。半導体基板Ｃｈ１は例えば単結晶シリコンで形成され、絶縁層は例えば酸化シリコン膜で形成され、配線層は例えばアルミニウム（Ａｌ）又はアルミニウム合金等の金属膜で形成されている。また、表面保護膜Ｃｈ３は、例えば、メモリにおける耐α線強度の向上を図ることができ、樹脂封止体１９の樹脂との接着性の向上を図ることができるポリイミド系の樹脂で形成されている。
【００３２】
図１、図３及び図５に示すように、半導体チップ１５の表裏面のうちの表面（一主面）である回路形成面１５Ｘの中央部には、その長辺方向に沿って配列された複数個の電極（ボンディングパッド）ＢＰ１が形成されている。複数個の電極ＢＰ１の夫々は、半導体チップ１５の多層配線層Ｃｈ２のうちの最上層の配線層に形成されている。最上層の配線層はその上層に形成された表面保護膜Ｃｈ３で覆われ、この表面保護膜Ｃｈ３には電極ＢＰ１の表面を露出するボンディング開口Ｃｈ４が形成されている。
【００３３】
図２、図３及び図５に示すように、半導体チップ１６の表裏面のうちの表面（一主面）である回路形成面１６Ｘの中央部には、その長辺方向に沿って配列された複数個の電極（ボンディングパッド）ＢＰ２が形成されている。複数個の電極ＢＰ２の夫々は、半導体チップ１６の多層配線層Ｃｈ２のうちの最上層の配線層に形成されている。最上層の配線層はその上層に形成された表面保護膜Ｃｈ３で覆われ、この表面保護膜Ｃｈ３には電極ＢＰ２の表面を露出するボンディング開口Ｃｈ４が形成されている。
【００３４】
半導体チップ１５に内蔵されたＤＲＡＭの回路パターンは、半導体チップ１６に内蔵されたＤＲＡＭの回路パターンと同一パターンで構成されている。また、半導体チップ１５の回路形成面１５Ｘに形成された電極ＢＰ１の配置パターンは、半導体チップ１６の回路形成面１６Ｘに形成された電極ＢＰ２の配置パターンと同一パターンで構成されている。即ち、本実施形態の半導体装置２０は、同一構造の二つの半導体チップ（１５，１６）を一つの樹脂封止体１９で封止した構成になっている。
【００３５】
図１、図２及び図３に示すように、樹脂封止体１９の平面形状は方形状で形成され、本実施形態においては長方形で形成されている。この樹脂封止体１９の互いに対向する二つの長辺の夫々の辺側には、夫々の長辺に沿って複数本のリード３及び複数本のリード４が配列されている。複数本のリード３及び複数本のリード４の夫々は、樹脂封止体１９の内外に亘って延在し、樹脂封止体１９の内部に位置する内部リード部と樹脂封止体１９の外部に位置する外部リード部とを有する構成になっている。複数本のリード３の夫々の外部リード部は面実装型リード形状の一つであるガルウィング型リード形状に折り曲げ成形されている。複数本のリード４の夫々の外部リード部はリード３の外部リード部よりも短い長さで形成されている。
【００３６】
リード３，４の夫々は、夫々の一部を上下方向（半導体チップの積層方向）に互いに重ね合わせた状態で積層されている。リード３，４の夫々の一部は樹脂封止体１９の内外に亘って延在し、樹脂封止体１９の外部において例えばレーザ溶接による溶融接合によって電気的にかつ機械的に接続されている。即ち、リード３の外部リード部は、二つの半導体チップ（１５，１６）が共用する外部接続用端子として用いられている。
【００３７】
複数本のリード３の夫々の外部リード部には端子名が付されている。Ｖｃｃ端子は電源電位（例えば５［Ｖ］）に電位固定される電源電位端子である。Ｖｓｓ端子は基準電位（例えば０［Ｖ］）に電位固定される基準電位端子である。ＩＯ／０Ａ端子、ＩＯ／０Ｂ端子、ＩＯ／１Ａ端子、ＩＯ／１Ｂ端子、ＩＯ／２Ａ端子、ＩＯ／２Ｂ端子、ＩＯ／３Ａ端子及びＩＯ／３Ｂ端子はデータ入出力端子である。Ａ０〜Ａ１２端子はアドレス入力端子である。ＲＡＳ端子はロウアドレスストローブ端子である。ＣＡＳ端子はカラムアドレスストローブ端子である。ＷＥ端子はリード／ライトイネーブル端子である。ＯＥ端子は出力イネーブル端子である。ＮＣ端子は空き端子である。
【００３８】
アドレス入力端子（Ａ０〜Ａ１２）であるリード３、ＲＡＳ端子であるリード３、ＣＡＳ端子であるリード３、ＯＥ端子であるリード３の夫々は、図１に示すように、樹脂封止体１９の内部に位置する内部リード部が、半導体チップ１５の回路形成面１５Ｘに接着材として例えば絶縁性フィルム９を介して接着固定されていると共に、その回路形成面１５Ｘの電極ＢＰ１に導電性ワイヤ１７を介して電気的に接続されている。
【００３９】
Ｖｃｃ端子であるリード３、Ｖｓｓ端子であるリード３の夫々は、図１に示すように、樹脂封止体１９の内部に位置する内部リード部が、半導体チップ１５の回路形成面１５Ｘ上に配置されたバスバーリード７と一体化されている。バスバーリード７は、電極ＢＰ１の配列方向に沿って、他のリード３の内部リード部の先端部と電極ＢＰ１との間を延在している。バスバーリード７は、半導体チップ１５の回路形成面１５Ｘに接着材として例えば絶縁性フィルム９を介して接着固定された分岐リードと一体化され、この分岐リードは半導体チップ１５の電極ＢＰ１に導電性ワイヤ１７を介して電気的に接続されている。
【００４０】
ＩＯ／０Ａ端子、ＩＯ／１Ａ端子、ＩＯ／２Ａ端子、ＩＯ／３Ａ端子である夫々のリード３は、図１に示すように、樹脂封止体１９の内部に位置する内部リード部が、半導体チップ１５の回路形成面１５Ｘに接着材として例えば絶縁性フィルム９を介して接着固定されていると共に、その回路形成面１５Ｘの電極ＢＰ１に導電性ワイヤ１７を介して電気的に接続されている。
【００４１】
ＩＯ／０Ｂ端子、ＩＯ／１Ｂ端子、ＩＯ／２Ｂ端子、ＩＯ／３Ｂ端子である夫々のリード３は、図１に示すように、樹脂封止体１９の内部に位置する内部リード部が半導体チップ１５の外周囲の外側に配置され、半導体チップ１５の電極ＢＰ１に対して電気的に接続されていない。
【００４２】
Ａ０端子〜Ａ１２端子である夫々のリード３と接続されたリード４、ＲＡＳ端子であるリード３と接続されたリード４、ＣＡＳ端子であるリード３と接続されたリード４、ＷＥ端子であるリード３と接続されたリード４、ＯＥ端子であるリード３と接続されたリード４は、図２に示すように、樹脂封止体１９の内部に位置する内部リード部が、半導体チップ１６の回路形成面１６Ｘに接着材として例えば絶縁性フィルム１０を介して接着固定されていると共に、その回路形成面１６Ｘの電極ＢＰ２に導電性ワイヤ１８を介して電気的に接続されている。
【００４３】
Ｖｃｃ端子であるリード３と接続されたリード４、Ｖｓｓ端子であるリード３と接続されたリード４の夫々は、図２に示すように、樹脂封止体１９の内部に位置する内部リード部が、半導体チップ１６の回路形成面１６Ｘ上に配置されたバスバーリード８と一体化されている。バスバーリード８は、電極ＢＰ２の配列方向に沿って、他のリード４の内部リード部の先端部と電極ＢＰ２との間を延在している。バスバーリード８は、半導体チップ１６の回路形成面１６Ｘに接着材として例えば絶縁性フィルム１０を介して接着固定された分岐リードと一体化され、この分岐リードは半導体チップ１６の電極ＢＰ２に導電性ワイヤ１８を介して電気的に接続されている。
【００４４】
ＩＯ／０Ｂ端子、ＩＯ／１Ｂ端子、ＩＯ／２Ｂ端子、ＩＯ／３Ｂ端子である夫々のリード３と接続された夫々のリード４は、図２に示すように、樹脂封止体１９の内部に位置する内部リード部が、半導体チップ１６の回路形成面１６Ｘに接着材として例えば絶縁性フィルム１０を介して接着固定されていると共に、その回路形成面１６Ｘの電極ＢＰ２に導電性ワイヤ１８を介して電気的に接続されている。
【００４５】
ＩＯ／０Ａ端子、ＩＯ／１Ａ端子、ＩＯ／２Ａ端子、ＩＯ／３Ａ端子である夫々のリード３と接続された夫々のリード４は、図２に示すように、樹脂封止体１９の内部に位置する内部リード部が半導体チップ１６の外周囲の外側に配置され、半導体チップ１６の電極ＢＰ１に対して電気的に接続されていない。
【００４６】
即ち、本実施形態の半導体装置２０は、半導体チップ１５、半導体チップ１６の夫々を上下に積層した積層構造で構成されていると共に、半導体チップ１５の回路形成面１５Ｘ上にリード３及びバスバーリード７を配置し、半導体チップ１６の回路形成面１６Ｘ上にリード４及びバスバーリード８を配置したＬＯＣ（Ｌead Ｏn Ｃhip）構造で構成されている。
【００４７】
複数本のリード３のうち、半導体チップ１５の電極ＢＰ１に電気的に接続されたリード３の内部リード部は、図４に示すように、主に、半導体チップ１５の一辺を横切ってその回路形成面１５Ｘに接着固定される第１部分３Ａと、この第１部分３Ａから半導体チップ１５の裏面側に折れ曲がる第２部分３Ｂと、この第２部分３Ｂから半導体チップ１５の平面方向に折れ曲がる第３部分３Ｃとを有する構成になっている。第１部分３Ａは半導体チップ１５の回路形成面１５Ｘに絶縁性フィルム９を介して接着固定され、その先端部分は半導体チップ１５の電極ＢＰ１の近傍に配置されている。第３部分３Ｃは樹脂封止体１９の内外に亘って延在し、この第３部分３Ｃのうち、樹脂封止体１９から突出する部分はガルウィング型リード形状に折り曲げ成形された外部リード部の肩部分（根元部分）を構成している。
【００４８】
複数本のリード４のうち、半導体チップ１６の電極ＢＰ２に電気的に接続されたリード４の内部リード部は、図４に示すように、主に、半導体チップ１６の一辺を横切ってその回路形成面１６Ｘに接着固定される第１部分４Ａと、この第１部分４Ａから半導体チップ１６の裏面側に折れ曲がる第２部分４Ｂと、この第２部分４Ｂから半導体チップ１６の平面方向に折れ曲がる第３部分４Ｃとを有する構成になっている。第１部分４Ａは半導体チップ１６の回路形成面１６Ｘに絶縁性フィルム１０を介して接着固定され、その先端部分は半導体チップ１６の電極ＢＰ２の近傍に配置されている。第３部分４Ｃは樹脂封止体１９の内外に亘って延在し、この第３部分４Ｃのうち、樹脂封止体１９から突出する部分は外部リード部として構成されている。
【００４９】
なお、複数本のリード３のうち、半導体チップ１５の電極ＢＰ１に電気的に接続されないリード３の内部リード部は、第３部分３Ｃを主体とする構成になっている。また、複数本のリード４のうち、半導体チップ１６の電極ＢＰ２に電気的に接続されないリード４の内部リード部は、第３部分４Ｃを主体とする構成になっている。
【００５０】
リード３，４の夫々の第３部分（３Ｃ，４Ｃ）は上下方向に重ね合わされ、樹脂封止体１９の外部において例えばレーザ溶接による溶融接合によって電気的にかつ機械的に接続されている。具体的には、第３部分４Ｃの先端部分Ｓにて行われている。
【００５１】
リード３の第１部分３Ａのワイヤ接続部及びリード４の第１部分４Ａのワイヤ接続部には、リードとワイヤ（１７，１８）とのボンダビリティの向上を図るため、例えば無電解メッキ法によって形成された銀（Ａｇ）膜からなる金属層１３が設けられ、この金属層１３を介してワイヤ（１７，１８）が接続されている。なお、金属層１３は、バスバーリード（７，８）に連結された分岐リードのワイヤ接続部にも設けられている。
【００５２】
リード３，４の夫々の外部リード部は、実装時の半田濡れ性の向上や耐腐食性の向上を図るため、例えば鉛（Ｐｂ）−錫（Ｓｎ）組成の材料からなる導電性被膜１４で被覆されている。
【００５３】
半導体チップ１５の互いに対向する二つの短辺の夫々の外側には、図１に示すように、樹脂封止体１９の内部に位置する吊りリード１１が配置されている。吊りリード１１は、半導体装置２０の組立プロセスにおいて、リードフレームの枠体に樹脂封止体１９を支持するためのものである。吊りリード１１は、後で詳細に説明するが、二枚のリードフレームのうちの一方のリードフレームに設けられ、他方のリードフレームには設けられていない。
【００５４】
樹脂封止体１９は、低応力化を図る目的として、例えば、フェノール系硬化剤、シリコーンゴム及びフィラー等が添加されたエポキシ系の樹脂で形成されている。シリコーンゴムはエポキシ系の樹脂の弾性率及び熱膨張率を低下させる作用がある。フィラーは球形の酸化シリコン粒で形成されており、同様に熱膨張率を低下させる作用がある。樹脂封止体１９は、大量生産に好適なトランスファ・モールディング法で形成されている。
【００５５】
なお、絶縁性フィルム（９，１０）としては、例えば、ポリイミド系の樹脂からなる樹脂基材の両面（表面及び裏面）にポリイミド系の樹脂からなる接着層が設けられた樹脂フィルムを用いている。また、導電性ワイヤ（１７，１８）としては、例えば金（Ａｕ）ワイヤを用いている。また、ワイヤの接続方法としては、例えば熱圧着に超音波振動を併用したボンディング法を用いている。
【００５６】
このように構成された半導体装置２０は、二枚のリードフレームを用いた組立プロセスによって製造される。
【００５７】
次に、半導体装置２０の製造に用いられる二枚のリードフレームの構成について図６及び図７を用いて説明する。
【００５８】
図６は第１のリードフレームの模式的平面図であり、図７は第２のリードフレームの模式的平面図である。なお、実際のリードフレームは複数の半導体チップを搭載できるように多連構造になっているが、図面を見易くするため、図６及び図７は一つの半導体チップが搭載される一個分の領域を示している。
【００５９】
図６に示すように、第１のリードフレームＬＦ１は、平面形状が長方形の枠体１で囲まれた領域内に、複数本（本実施形態では３２本）のリード３、四本のバスバーリード７、複数枚（本実施形態では８枚）の絶縁性フィルム９及び二つの吊りリード１１等を配置した構成になっている。
【００６０】
複数本のリード３の夫々は、樹脂封止体で封止される内部リード部と樹脂封止体の外部に導出される外部リード部とを有する構成になっている。この複数本のリード３の夫々は二つのリード群に分割されている。一方のリード群の夫々のリード３は、枠体１の互いに対向する二つの長辺枠部のうちの一方の長辺枠部の延在方向に沿って配列され、この一方の長辺枠部に外部リード部における先端部分が一体化され支持されている。他方のリード群の夫々のリード３は、枠体１の互いに対向する二つの長辺枠部のうちの他方の長辺枠部の延在方向に沿って配列され、この他方の長辺枠部に外部リード部における先端部分が一体化され支持されている。一方及び他方のリード群の夫々のリード３は、中間部がダムバー５によって互いに連結され、かつダムバー５によって枠体１に一体化され支持されている。即ち、リードフレームＬＦ１は、複数本のリード３を図６の上下方向に沿って二列に配列した二方向リード配列構造で構成されている。
【００６１】
四本のバスバーリード７のうち、二本のバスバーリード７は、枠体１の一方の長辺枠部の延在方向に沿って配列された複数本のリード３のうちの初段、中段及び終段に位置するリード３に連結され、これらのリード３の内部リード部と一体化されている。四本のバスバーリード７のうち、他の二本のバスバーリード７は、枠体１の他方の長辺枠部の延在方向に沿って配列された複数本のリード３のうちの初段、中段及び終段に位置するリード３に連結され、これらのリード３の内部リード部と一体化されている。
【００６２】
複数枚の絶縁性フィルム９の夫々は、複数本のリード３を跨るようにして延在し、これらのリード３の内部リード部のワイヤボンディング面と対向する裏面に接着固定されている。
【００６３】
二つの吊りリード１１の夫々は、枠体１の互いに対向する二つの短辺枠部の夫々に一体化され支持されている。
【００６４】
複数本のリード３のうち、半導体チップ（１５）の電極に電気的に接続されるリード３の内部リード部は、図４に示すように、半導体チップ１５の一辺を横切ってその回路形成面１５Ｘに接着固定される第１部分３Ａと、この第１部分３Ａから半導体チップ１５の裏面側に折れ曲がる第２部分３Ｂと、この第２部分３Ｂから半導体チップ１５の平面方向に折れ曲がる第３部分３Ｃとを有する構成になっている。即ち、リード３の内部リード部は、第１部分１ＡがリードフレームＬＦ１の枠体１よりも上方に位置するように折り曲げ成形されている。
【００６５】
第１のリードフレームＬＦ１は、例えば鉄（Ｆｅ）−ニッケル（Ｎｉ）系の合金材（例えばＮｉ含有率４２又は５０［％］）からなる金属板にエッチング加工又はプレス加工を施して所定のリードパターンを形成した後、リード３の内部リード部に折り曲げ加工を施すことによって形成される。
【００６６】
図７に示すように、第２のリードフレームＬＦ２は、平面形状が長方形の枠体２で囲まれた領域内に、複数本（本実施形態では３２本）のリード４、四本のバスバーリード８、複数枚（本実施形態では８枚）の絶縁性フィルム１０及び補強リード１２等を配置した構成になっている。
【００６７】
複数本のリード４の夫々は、樹脂封止体で封止される内部リード部と樹脂封止体の外部に導出される外部リード部とを有する構成になっている。この複数本のリード４の夫々は二つのリード群に分割されている。一方のリード群の夫々のリード４は、枠体２の互いに対向する二つの長辺枠部のうちの一方の長辺枠部の延在方向に沿って配列されている。他方のリード群の夫々のリード４は、枠体２の互いに対向する二つの長辺枠部のうちの他方の長辺枠部の延在方向に沿って配列されている。一方及び他方のリード群の夫々のリード４は、外部リード部における先端部分がダムバー６によって互いに連結され、かつダムバー６によって枠体２に一体化され支持されている。即ち、リードフレームＬＦ２は、複数本のリード４を図７の上下方向に沿って二列に配列した二方向リード配列構造で構成されている。
【００６８】
四本のバスバーリード８のうち、二本のバスバーリード８は、枠体２の一方の長辺枠部の延在方向に沿って配列された複数本のリード４のうちの初段、中段及び終段に位置するリード４に連結され、これらのリード４の内部リード部と一体化されている。四本のバスバーリード８のうち、他の二本のバスバーリード８は、枠体２の他方の長辺枠部の延在方向に沿って配列された複数本のリード４のうちの初段、中段及び終段に位置するリード４に連結され、これらのリード４の内部リード部と一体化されている。
【００６９】
複数枚の絶縁性フィルム１０の夫々は、複数本のリード４を跨るようにして延在し、これらのリード４の内部リード部のワイヤボンディング面と対向する裏面に接着固定されている。
【００７０】
複数本のリード４のうち、半導体チップ（１６）の電極に電気的に接続されるリード４の内部リード部は、図４に示すように、半導体チップ１６の一辺を横切ってその回路形成面１６Ｘに接着固定される第１の部分４Ａと、この第１の部分４Ａから半導体チップ１６の裏面側に折れ曲がる第２の部分４Ｂと、この第２の部分４Ｂから第１の部分４Ａと同一方向に延びる第３の部分４Ｃとを有する構成になっている。即ち、リード４の内部リード部は、第１部分４ＡがリードフレームＬＦ２の枠体２よりも上方に位置するように折り曲げ成形されている。
【００７１】
二つの補強リード１２のうち、一方の補強リード１２は、図７に示すように、ダムバー６と枠体２の一方の長辺枠部とで規定された領域内に配置されている。この一方の補強リード１２は、複数のダムバー６のうちの幾つかのダムバー６及び枠体２の一方の長辺枠部の複数個所に連結され支持されている。二つの補強リード１２のうち、他方の補強リード１２は、図７に示すように、ダムバー６と枠体２の他方の長辺枠部とで規定された領域内に配置されている。この他方の補強リード１２は、複数のダムバー６のうち幾つかのダムバー６及び枠体２の他方の長辺枠部の複数個所に連結され支持されている。即ち、第２のリードフレームＬＦ２は補強リード１２によって剛性が向上しており、ダムバーと枠体の長辺枠部とで規定される領域に支持するものが何も存在しないリードフレームに比べて撓み難くなっている。
【００７２】
第２のリードフレームＬＦ２は、例えば鉄（Ｆｅ）−ニッケル（Ｎｉ）系の合金材（例えばＮｉ含有率４２又は５０［％］）からなる金属板にエッチング加工又はプレス加工を施して所定のリードパターンを形成した後、リード４の内部リード部に折り曲げ加工を施すことによって形成される。
【００７３】
第１のリードフレームＬＦ１、第２のリードフレームＬＦ２の夫々は、後で詳細に説明するが、半導体チップの電極とリードの内部リード部とを導電性ワイヤで電気的に接続した後、夫々の裏面同志を重ね合わせた状態で使用される。従って、図６の左側のリード群は図７の右側のリード群と重なるように構成され、図６の右側のリード群は図７の左側のリード群と重なるように構成されている。また、図６の左側のダムバー５は図７の右側のダムバー６と重なるように構成され、図６の右側のダムバー５は図７の左側のダムバー６と重なるように構成されている。
【００７４】
ところで、二つの半導体チップ（１５，１６）の夫々は、図５に示すように、主に、半導体基板Ｃｈ１、多層配線層Ｃｈ２及び表面保護膜Ｃｈ３等を有する構成になっているため、二つの半導体チップ（１５，１６）の夫々は裏面が凸面となる方向に反っている。このような二つの半導体チップ（１５，１６）を夫々の裏面が向い合うように重ね合わせた場合、半導体チップの中心から周辺部に向かって徐々に広がる隙間が二つの半導体チップ（１５，１６）の間に形成される。この隙間は、二つの半導体チップ（１５，１６）の夫々の裏面を密着させることによって無くすことができる。二つの半導体チップ（１５，１６）の夫々の裏面を密着させるためには、二つの半導体チップ（１５，１６）の夫々の反りを矯正すればよい。
【００７５】
そこで、本実施形態では、図８（模式的断面図）に示すように、リードフレームＬＦ１とＬＦ２とを重ね合わせた時、リード３の第１部分３Ａとリード４の第１部分４Ａとの間の距離Ｌが、二つの半導体チップ（１５，１６）の夫々の厚さに二枚の絶縁性フィルム（９，１０）の厚さを加算した総合厚さ、即ちリード３の第１部分３Ａとリード４の第１部分４Ａとの間に介在される介在物の総合厚さＴよりも狭くなるように、リード３、リード４の夫々に曲げ成形を施しておく。
【００７６】
このような構成にすることにより、リード３，４の夫々の弾性力によって二つの半導体チップ（１５，１６）の夫々の反りを矯正することができるので、二つの半導体チップ（１５，１６）の夫々の裏面を互いに密着させることができる。
【００７７】
なお、絶縁性フィルム９，１０の夫々は、半導体チップの回路形成面にリードを熱圧着にて接着固定するチップボンディング工程時に厚さが薄くなるので、このような組立時における寸法の変化や、半導体チップ、リードフレーム等の厚さ寸法誤差を考慮して距離Ｌを設定する必要がある。
【００７８】
本実施形態において、半導体チップ１５，１６の夫々の厚さは例えば０．２４［ｍｍ］程度であり、絶縁性フィルム９，１０の夫々の厚さは例えば０．０５［ｍｍ］程度であり、介在物としての総合厚さＴは０．５８［ｍｍ］程度である。この場合、リード３の第１部分３Ａとリード４の第１部分４Ａとの間の距離Ｌは、０．４８〜０．５３［ｍｍ］（絶縁性フィルムの二枚分の厚さを引いた寸法と一枚分の厚さを引いた寸法との間）程度に設定することが望ましい。本実施形態では距離Ｌを０．４８［ｍｍ］程度に設定している。
【００７９】
次に、半導体装置２０の製造方法について、図９乃至図１２を用いて説明する。図９は半導体装置の製造を説明するためのフローチャートであり、図１０はワイヤボンディング工程を説明するための模式的断面図であり、図１１は封止工程を説明するための模式的断面図であり、図１２は図１１の一部を拡大した模式的断面図である。
【００８０】
まず、同一構造の二つの半導体チップ（１５，１６）を準備すると共に、図６に示すリードフレームＬＦ１及び図７に示すリードフレームＬＦ２を準備する。
【００８１】
次に、リードフレームＬＦ１に半導体チップ１５を接着固定し、更に、リードフレームＬＦ２に半導体チップ１６を接着固定する〈Ａ〉。リードフレームＬＦ１と半導体チップ１５との接着固定は、半導体チップ１５の回路形成面１５Ｘに、絶縁性フィルム９を介して、リード３の第１部分３Ａ及びバスバーリード７の分岐リードを熱圧着することによって行われる。リードフレームＬＦ２と半導体チップ１６との接着固定は、半導体チップ１６の回路形成面１６Ｘに、絶縁性フィルム１０を介して、リード４の第１部分４Ａ及びバスバーリード８の分岐リードを熱圧着することによって行われる。
【００８２】
この工程において、絶縁性フィルム９，１０の夫々の厚さは、チップボンディング工程を実施する前と比較して若干薄くなる。
【００８３】
次に、図１０（ａ）に示すように、リードフレームＬＦ１をボンディング装置のヒートステージ２１に装着し、半導体チップ１５の電極ＢＰ１とリード３の内部リード部のワイヤ接続部（先端部分）とを導電性ワイヤ１７で電気的に接続すると共に、半導体チップ１５の電極ＢＰとバスバーリード７の分岐リードとを導電性ワイヤ１７で電気的に接続する〈Ｂ〉。更に、図１０（ｂ）に示すように、半導体チップ１６の電極ＢＰ２とリード４の内部リード部のワイヤ接続部（先端部分）とを導電性のワイヤ１８で電気的に接続すると共に、半導体チップ１６の電極ＢＰ２とバスバーリード８の分岐リードとを導電性ワイヤ１８で電気的に接続する〈Ｂ〉。ワイヤ（１７，１８）としては例えばＡｕワイヤを用いる。また、ワイヤ（１７，１８）の接続方法としては、例えば熱圧着に超音波振動を併用したボンディング法を用いる。
【００８４】
なお、リードフレームＬＦ１、ＬＦ２の夫々は、この工程の後、夫々の裏面同志を向い合わせた状態に積層されるので、半導体チップ１６の電極ＢＰ２とリード４との接続においては、半導体チップ１５の電極ＢＰ１とリード３との接続に対して左右が逆になる。
【００８５】
次に、半導体チップ１５，１６の夫々の裏面が向い合うように、リードフレームＬＦ１，ＬＦ２の夫々を重ね合わせる。
【００８６】
次に、図１１に示すように、リードフレームＬＦ１，ＬＦ２の夫々を重ね合わせた状態で、リードフレームＬＦ１，ＬＦ２の夫々をトランスファ・モールド装置の成形金型（モールド金型）２２の上型２２Ａと下型２２Ｂとの間に位置決めする。この時、上型２２Ａ及び下型２２Ｂによって形成されるキャビティ２４の内部には、半導体チップ（１５，１６）、リード３の内部リード部、リード４の内部リード部、絶縁性フィルム（９，１０）、導電性ワイヤ（１７，１８）及び吊りリード１１等が配置される。
【００８７】
リードフレームＬＦ１，ＬＦ２の夫々は、図１２に示すように、ダムバー（５，６）及びこれらのダムバーに連結されたリード（３，４）の第３部分（３Ｃ，４Ｃ）が上型２２Ａのクランプ面２３Ａと下型２２Ｂのクランプ面２３Ｂとで上下両方向から押え付けられることによって成形金型２２に固定される。この時、リード３，４の夫々は、図８に示すように、リード３の第１部分３Ａとリード４の第１部分４Ａとの間の距離Ｌが、これらの間に介在される介在物（二つの半導体チップ１５，１６及び二枚の絶縁性フィルム９，１０）の総合厚さＴよりも狭くなるように折り曲げ成形されているので、二つの半導体チップ（１５，１６）の夫々の反りはリード３，４の夫々の弾性力によって矯正され、二つの半導体チップ（１５，１６）の夫々の裏面は互いに密着される。即ち、二つの半導体チップ（１５，１６）の夫々は、夫々の裏面を互いに密着させた状態で成形金型２２のキャビティ２４の内部に配置される。
【００８８】
また、リード３は半導体チップ１５の互いに対向する二つの長辺側に夫々の長辺に沿って複数本配列され、リード４はリード３と重なるようにして半導体チップ１６の互いに対向する二つの長辺側に夫々の長辺に沿って複数本配列されているので、二つの半導体チップ（１５，１６）の夫々の裏面を確実に密着させることができる。
【００８９】
ところで、二つの半導体チップ（１５，１６）の夫々の裏面を確実に密着させるためには、二つの半導体チップ（１５，１６）の夫々の周縁部を挾み込む（挾持する）ことが有効である。本実施形態のリード３、４の夫々は、半導体チップの一辺を横切って延在しているため、二つの半導体チップ（１５，１６）の夫々の周縁部を挾み込むことができる。
【００９０】
次に、成形金型２２のポットからランナー及び流入ゲートを通してキャビティ２４の内部に流動性の樹脂を加圧注入して樹脂封止体１９を形成する〈Ｃ〉。半導体チップ（１５，１６）、リード３の内部リード部、リード４の内部リード部、フィルム（９，１０）、ワイヤ（１７，１８）及び吊りリード１１等は、樹脂封止体１９によって封止される。樹脂としては、例えば、フェノール系硬化剤、シリコーンゴム及びフィラー等が添加されたエポキシ系の熱硬化性樹脂を用いる。
【００９１】
この工程において、キャビティ２４の内部への樹脂注入が終了した後、樹脂中に巻き込みれた気泡を取り除くため、注入時の圧力よりも高い圧力（例えば６０kg／cm2程度)がキャビティ２４の内部に加えられるが、二つの半導体チップ（１５，１６）の夫々の裏面は互いに密着しているので、半導体チップ１５の裏面と半導体チップ１６の裏面との間に樹脂が侵入することはない。即ち、成形金型２２のキャビティ２４の内部に加圧注入された樹脂によって二つの半導体チップ（１５，１６）の間に形成される空間を排除することができる。
【００９２】
次に、成形金型２２からリードフレームＬＦ１，ＬＦ２の夫々を取り出し、その後、リードフレームＬＦ１，ＬＦ２の夫々を反転させ、リードフレームＬＦ２を上段側に位置させる。
【００９３】
次に、リードフレームＬＦ２を上段側に位置させた状態で、リード４の外部リード部とリード３の外部リード部とをレーザ溶接にて接合する〈Ｄ〉。レーザ溶接はリード４の上方からその先端部分にレーザ光を照射して行う。
【００９４】
次に、重ね合った二つのダムバー（５，６）を切断金型にて同時に切断し〈Ｅ〉する。この工程において、リードフレームＬＦ２の枠体２は除去される。
【００９５】
次に、メッキ処理を施して、リード４，３の夫々の外部リード部に、例えば鉛（Ｐｂ）−錫（Ｓｎ）組成の材料からなる導電性被膜（メッキ膜）１４を形成する〈Ｆ〉。導電性被膜１４の形成は、膜厚の制御性が高く、微細化されたリードに好適な電解メッキ法で行う。
【００９６】
次に、リードフレームＬＦ１の枠体１からリード３の外部リード部を切断し、その後、リード３の外部リード部を面実装型リード形状の一つであるガルウィング型リード形状に折り曲げ成形し、その後、リードフレームＬＦ１の枠体１から吊りリード１１を切断することにより、図１乃至図４に示す半導体装置２０がほぼ完成する。
【００９７】
この後、半導体装置２０は、製品完成後の環境試験である温度サイクル試験が施され、その後、パーソナル・コンピュータ等の電子機器の組立工程、若しくはメモリ・モジュール等の電子装置の組立工程において実装基板に実装される。
【００９８】
以上説明したように、本実施形態によれば以下の効果が得られる。
【００９９】
〔１〕半導体装置２０の製造において、二つの半導体チップ（１５，１６）の夫々の裏面を互いに密着させた状態で、二つの半導体チップ（１５，１６）の夫々をトランスファ・モールディング法に基づいて樹脂封止する。
【０１００】
これにより、成形金型２２のキャビティ２４の内部に加圧注入された樹脂によって二つの半導体チップ（１５，１６）の間に形成される空間を排除することができるので、この空間の部分を起点にして発生する半導体チップ（１５，１６）の亀裂を抑制することができる。この結果、半導体装置２０の歩留まりの向上を図ることができる。
【０１０１】
〔２〕半導体装置２０の製造において、二つの半導体チップ（１５，１６）の夫々の裏面の密着は、二つの半導体チップ（１５，１６）の夫々の反りを矯正して行う。
【０１０２】
これにより、二つの半導体チップ（１５，１６）の夫々がほぼ平坦になるので、半導体チップ１５の回路形成面１５Ｘ上における樹脂の流動性及び半導体チップ１６の回路形成面１６Ｘ上における樹脂の流動性を最適化することができ、樹脂封止体１９の成形不良を抑制することができる。この結果、半導体装置２０の歩留まりの向上を更に図ることができる。
【０１０３】
〔３〕半導体装置２０の製造において、二つの半導体チップ（１５，１６）の夫々の反りに対する矯正は、半導体チップ１５の回路形成面１５Ｘに接着固定されたリード３の弾性力及び半導体チップ１６の回路形成面１６Ｘに接着固定されたリード４の弾性力によって行う。
【０１０４】
これにより、クリップ部材等の他の部材を用いることなく、二つの半導体チップ（１５，１６）の夫々の反りを矯正することができるので、製造工程数を増加することなく、半導体装置２０の歩留まりの向上を図ることができる。
【０１０５】
〔４〕半導体装置２０の製造において、リード３，４の夫々は、リードフレームＬＦ１，ＬＦ２の夫々を重ね合わせた時、リード３の第１部分３Ａとリード４の第１部分４Ａとの間の距離Ｌが、これらの間に介在される介在物（二つの半導体チップ１５，１６及び二枚の絶縁性フィルム９，１０）の総合厚さＴよりも狭くなるように折り曲げ成形されている。
【０１０６】
これにより、上型２２Ａのクランプ面２３Ａと下型２２Ｂのクランプ面２３Ｂとでダムバー（５，６）及びこれらのダムバーに連結されたリード（３，４）の第３部分（３Ｃ，４Ｃ）を上下両方向から押え付けた時、リード３，４の夫々の弾性力によって二つの半導体チップ（１５，１６）の夫々の反りを矯正することができ、二つの半導体チップ（１５，１６）の夫々の裏面を互いに密着させることができる。
【０１０７】
〔５〕半導体装置２０の製造において、リード３は半導体チップ１５の互いに対向する二つの長辺側に夫々の長辺に沿って複数本配列され、リード４はリード３と重なるようにして半導体チップ１６の互いに対向する二つの長辺側に夫々の長辺に沿って複数本配列されている。これにより、二つの半導体チップ（１５，１６）の夫々の裏面を確実に密着させることができる。
【０１０８】
なお、本実施形態では、半導体チップとリードとを接着固定するための接着材として絶縁性フィルムを用いた例について説明したが、これに限定されるものではなく、例えば半導体チップの回路形成面、若しくはリードの接着面に塗布して形成される接着材を用いてもよい。
【０１０９】
（実施形態２）
図１３は本発明の実施形態２である半導体装置の樹脂封止体の上部を除去した状態の模式的平面図であり、図１４は図１３のｂ−ｂ線に沿う模式的断面図であり、図１５は図１３のｃ−ｃ線に沿う模式的断面図である。
【０１１０】
図１３、図１４及び図１５に示すように、本実施形態の半導体装置３０は、基本的に前述の実施形態１と同様の構成になっており、以下の構成が異なっている。
【０１１１】
即ち、半導体装置３０は、半導体チップ１５の回路形成面１５Ｘに接着材として絶縁性フィルム９を介して二本の吊りリード３１が接着固定され、半導体チップ１６の回路形成面１６Ｘに接着材として絶縁性フィルム１０を介して二本の吊りリード３２が接着固定された構成になっている。
【０１１２】
複数本のリード３の夫々は、半導体チップ１５の互いに対向する二つの長辺の外側に夫々の長辺に沿って配列されている。複数本のリード４の夫々は、半導体チップ１６の互いに対向する二つの長辺の外側に夫々の長辺に沿って配列されている。複数個の電極ＢＰ１の夫々は、半導体チップ１５の互いに対向する二つの長辺側に夫々の長辺に沿って配列されている。複数個の電極ＢＰ２の夫々は、半導体チップ１６の互いに対向する二つの長辺側に夫々の長辺に沿って配列されている。二つの半導体チップ（１５，１６）の夫々には、集積回路として、例えばＳＲＡＭ（Ｓtatic Ｒandom Ａccess Ｍemory ）からなる記憶回路が内蔵されている。
【０１１３】
なお、本実施形態の半導体チップ１５の回路パターンは半導体チップ１６の回路パターンに対してミラー反転パターンになっている。
【０１１４】
二本の吊りリード３１の夫々は、樹脂封止体１９の回路形成面１５Ｘの互いに対向する二つの短辺のうちの一方の短辺から他方の短辺に向って延在し、半導体チップ１５の互いに対向する二つの短辺を横切っている。二本の吊りリード３２の夫々は、樹脂封止体１９の互いに対向する二つの短辺のうちの一方の短辺から他方の短辺に向って延在し、半導体チップ１６の回路形成面１６Ｘの互いに対向する二つの短辺を横切っている。
【０１１５】
二本の吊りリード３１の夫々は、図１５に示すように、主に、半導体チップ１５の一辺を横切ってその回路形成面１５Ｘに接着固定される第１部分３１Ａと、この第１部分３１Ａから半導体チップ１５の裏面側に折れ曲がる第２部分３１Ｂと、この第２部分３１Ｂから半導体チップ１５の平面方向に折れ曲がる第３部分３１Ｃとを有する構成になっている。
【０１１６】
二本の吊りリード３２の夫々は、図１５に示すように、主に、半導体チップ１６の一辺を横切ってその回路形成面１６Ｘに接着固定される第１部分３２Ａと、この第１部分３２Ａから半導体チップ１６の裏面側に折れ曲がる第２部分３２Ｂと、この第２部分３２Ｂから半導体チップ１６の平面方向に折れ曲がる第３部分３２Ｃとを有する構成になっている。
【０１１７】
図１及び図２に示すように、二本の吊りリード３１のうち、一方の吊りリード３１の第１部分３１Ａは、半導体チップ１５の回路形成面１５Ｘの一方の長辺側において絶縁性フィルム９を介して接着固定され、他方の吊りリード３１の第１部分３１Ａは、半導体チップ１５の回路形成面１５Ｘの他方の長辺側において絶縁性フィルム９を介して接着固定されている。同様に、二本の吊りリード３２のうち、一方の吊りリード３２の第１部分３２Ａは、半導体チップ１６の回路形成面１６Ｘの一方の長辺側ににおいて絶縁性フィルム１０を介して接着固定され、他方の吊りリード３２の第１部分３２Ａは、半導体チップ１６の回路形成面１６Ｘの他方の長辺側において絶縁性フィルム１０を介して接着固定されている。
【０１１８】
このように構成された半導体装置３０は、図１６（模式的平面図）に示すリードフレームＬＦ３及び図１７（模式的平面図）に示すリードフレームＬＦ４を用いた組立プロセスによって製造される。なお、実際のリードフレームは複数の半導体装置を製造できるように多連構造になっているが、図面を見易くするため、図１６及び図１７は一つの半導体装置が製造される一個分の領域を示している。また、図１６及び図１７はリード配置パターンを一部省略している。
【０１１９】
リードフレームＬＦ３，４の夫々は、後で詳細に説明するが、半導体チップの電極とリードの内部リード部とを導電性ワイヤで電気的に接続した後、夫々の裏面同志を重ね合わせた状態で使用される。従って、図１６の左側のリード群は図１７の右側のリード群と重なるように構成され、図１６の右側のリード群は図１７の左側のリード群と重なるように構成されている。また、図１６の左側のダムバー５は図１７の右側のダムバー６と重なるように構成され、図１６の右側のダムバー５は図１７の左側のダムバー６と重なるように構成されている。
【０１２０】
吊りリード３１，３２の夫々は、図１８（模式的断面図）に示すように、リードフレームＬＦ３とＬＦ４とを重ね合わせた時、吊りリード３１の第１部分３１Ａと吊りリード３２の第１部分３２Ａとの間の距離Ｌが、二つの半導体チップ（１５，１６）の夫々の厚さに二枚の絶縁性フィルム（９，１０）の厚さを加算した総合厚さ、即ち吊りリード３１の第１部分３１Ａと吊りリード３２の第１部分３２Ａとの間に介在される介在物の総合厚さＴよりも狭くなるように折り曲げられている。
【０１２１】
このような構成にすることにより、吊りリード３１，３２の夫々の弾性力によって二つの半導体チップ（１５，１６）の夫々の反りを矯正することができるので、二つの半導体チップ（１５，１６）の夫々の裏面を互いに密着させることができる。
【０１２２】
なお、本実施形態において、半導体チップ１５，１６の夫々の厚さは例えば０．２４［ｍｍ］程度であり、絶縁性フィルム９，１０の夫々の厚さは例えば０．０５［ｍｍ］程度であり、介在物としての総合厚さＴは０．５８［ｍｍ］程度である。また、距離Ｌは０．４８［ｍｍ］程度に設定されている。
【０１２３】
次に、半導体装置３０の製造方法について、図９及び図１９を用いて説明する。図１９は封止工程を説明するための模式的断面図であり、図１２は図１１の一部を拡大した模式的断面図である。
【０１２４】
まず、二つの半導体チップ（１５，１６）を準備すると共に、図１６に示すリードフレームＬＦ３及び図１７に示すリードフレームＬＦ４を準備する。
【０１２５】
次に、リードフレームＬＦ３に半導体チップ１５を接着固定し、更に、リードフレームＬＦ４に半導体チップ１６を接着固定する〈Ａ〉。リードフレームＬＦ３と半導体チップ１５との接着固定は、半導体チップ１５の回路形成面１５Ｘに、絶縁性フィルム９を介して、吊りリード３１の第１部分３１Ａを熱圧着することによって行われる。リードフレームＬＦ４と半導体チップ１６との接着固定は、半導体チップ１６の回路形成面１６Ｘに、絶縁性フィルム１０を介して、吊りリード３２の第１部分３２Ａを熱圧着することによって行われる。この工程において、絶縁性フィルム９，１０の夫々の厚さは、チップボンディング工程を実施する前と比較して若干薄くなる。
【０１２６】
次に、半導体チップ１５の電極ＢＰ１とリード３の内部リード部のワイヤ接続部（先端部分）とを導電性ワイヤ１７で電気的に接続し、半導体チップ１６の電極ＢＰ２とリード４の内部リード部のワイヤ接続部（先端部分）とを導電性ワイヤ１８で電気的に接続する〈Ｂ〉。
【０１２７】
次に、半導体チップ１５，１６の夫々の裏面が向い合うように、リードフレームＬＦ３，ＬＦ４の夫々を重ね合わせる。
【０１２８】
次に、リードフレームＬＦ３，ＬＦ４の夫々を重ね合わせた状態で、リードフレームＬＦ３，ＬＦ４の夫々をトランスファ・モールド装置の成形金型（モールド金型）２２の上型２２Ａと下型２２Ｂとの間に位置決めする。この時、上型２２Ａ及び下型２２Ｂによって形成されるキャビティ２４の内部には、半導体チップ（１５，１６）、リード３の内部リード部、リード４の内部リード部、絶縁性フィルム（９，１０）、導電性ワイヤ（１７，１８）及び吊りリード（３１，３２）等が配置される。
【０１２９】
リードフレームＬＦ１，ＬＦ２の夫々は、枠体（１，２）及びこれらの枠体に連結された吊りリード（３１，３２）の第３部分（３１Ｃ，３２Ｃ）が上型２２Ａのクランプ面と下型２２Ｂのクランプ面とで上下両方向から押え付けられることによって成形金型２２に固定される。この時、吊りリード３１，３２の夫々は、図１８に示すように、吊りリード３１の第１部分３１Ａと吊りリード３２の第１部分３２Ａとの間の距離Ｌが、これらの間に介在される介在物（二つの半導体チップ１５，１６及び二枚の絶縁性フィルム９，１０）の総合厚さＴよりも狭くなるように折り曲げ成形されているので、二つの半導体チップ（１５，１６）の夫々の反りは吊りリード３１，３２の夫々の弾性力によって矯正され、二つの半導体チップ（１５，１６）の夫々の裏面は互いに密着される。即ち、二つの半導体チップ（１５，１６）の夫々は、夫々の裏面を互いに密着させた状態で成形金型２２のキャビティ２４の内部に配置される。
【０１３０】
また、吊りリード３１は、半導体チップ１５の互いに対向する二つの短辺を横切るようにして延在し、半導体チップ１５の短辺方向に複数本（本実施形態では二本）配列されている。吊りリード３２は、半導体チップ１６の互いに対向する二つの短辺を横切るようにして延在し、吊りリード３１と重なるようにして半導体チップ１６の短辺方向に複数本（本実施形態では二本）配列されている。従って、二つの半導体チップ（１５，１６）の夫々の裏面を確実に密着させることができる。
【０１３１】
二つの半導体チップ（１５，１６）の夫々の裏面を確実に密着させるためには、二つの半導体チップ（１５，１６）の夫々の周縁部を挾み込む（挾持する）ことが有効である。本実施形態の吊りリード３１、３２の夫々は、半導体チップの長辺側を延在し、二つの短辺を横切っているため、二つの半導体チップ（１５，１６）の夫々の周縁部を挾み込むことができる。
【０１３２】
次に、成形金型２２のポットからランナー及び流入ゲートを通してキャビティ２４の内部に流動性の樹脂を加圧注入して樹脂封止体１９を形成する〈Ｃ〉。半導体チップ（１５，１６）、リード３の内部リード部、リード４の内部リード部、フィルム（９，１０）、ワイヤ（１７，１８）及び吊りリード（３１，３２）等は、樹脂封止体１９によって封止される。樹脂としては、例えば、フェノール系硬化剤、シリコーンゴム及びフィラー等が添加されたエポキシ系の熱硬化性樹脂を用いる。
【０１３３】
この工程において、キャビティ２４の内部への樹脂注入が終了した後、樹脂中に巻き込みれた気泡を取り除くため、注入時の圧力よりも高い圧力（例えば６０kg／cm2程度)がキャビティ２４の内部に加えられるが、二つの半導体チップ（１５，１６）の夫々の裏面は互いに密着しているので、半導体チップ１５の裏面と半導体チップ１６の裏面との間に樹脂が侵入することはない。即ち、成形金型２２のキャビティ２４の内部に加圧注入された樹脂によって二つの半導体チップ（１５，１６）の間に形成される空間を排除することができる。
【０１３４】
この後、前述の実施形態１と同様の工程を施すことにより、図１３乃至図１５に示す半導体装置３０がほぼ完成する。
【０１３５】
このように、本実施形態においても、前述の実施形態１と同様の効果が得られる。
【０１３６】
以上、本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、本発明は、前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【０１３７】
例えば、本発明は、四方向リード配列構造であるＱＦＰ（Ｑuaad Ｆaltpack Ｐackage）型の半導体装置に適用することができる。
【０１３８】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
【０１３９】
本実施形態によれば、半導体装置の歩留まりの向上を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施形態１である半導体装置の樹脂封止体の上部を除去した状態の模式的平面図である。
【図２】図１に示す半導体装置の樹脂封止体の下部を除去した状態の模式的平面図である。
【図３】図１のａ−ａ線に沿う模式的断面図である。
【図４】図３の一部を拡大した模式的断面図である。
【図５】図１に示す半導体チップの概略構成を説明するための模式的断面図である。
【図６】図１に示す半導体装置の製造に用いられる第１のリードフレームの模式的平面図である。
【図７】図１に示す半導体装置の製造に用いられる第２のリードフレームの模式的平面図である。
【図８】図６のリードフレームと図７のリードフレームとを重ね合わせた状態を示す模式的断面図である。
【図９】図１に示す半導体装置の製造を説明するためのフローチャートである。
【図１０】図１に示す半導体装置の製造において、ワイヤボンディング工程を説明するための模式的断面図である。
【図１１】図１に示す半導体装置の製造において、樹脂封止工程を説明するための模式的断面図である。
【図１２】図１１の一部を拡大した模式的断面図である。
【図１３】本発明の実施形態２である半導体装置の樹脂封止体の上部を除去した状態の模式的平面図である。
【図１４】図１３のｂ−ｂ線に沿う模式的断面図である。
【図１５】図１３のｃ−ｃ線に沿う模式的断面図である。
【図１６】図１３に示す半導体装置の製造に用いられる第１のリードフレームの模式的平面図である。
【図１７】図１３に示す半導体装置の製造に用いられる第２のリードフレームの模式的平面図である。
【図１８】図１６のリードフレームと図１７のリードフレームとを重ね合わせた状態を示す模式的断面図である。
【図１９】図１３に示す半導体装置の製造において、樹脂封止工程を説明するための模式的断面図である。
【図２０】従来の問題点を説明するための模式的断面図である。
【図２１】従来の問題点を説明するための模式的断面図である。
【符号の説明】
ＬＦ１，ＦＬ２，ＦＬ３，ＦＬ４…リードフレーム、１，２…枠体、３，４…リード、５，６…ダムバー、７，８…バスバーリード、９，１０…フィルム、１１…吊りリード、１２…補強リード、１３…金属層、１４…導電性被膜、１５，１６…半導体チップ、１５Ｘ，１６Ｘ…回路形成面、１７，１８…ワイヤ、１９…樹脂封止体、２０…半導体装置、２１…ヒートステージ、２２…成形金型、２２Ａ…上型、２２Ｂ…下型、２３Ａ，２３Ｂ…クランプ面、２４…キャビティ、３０…半導体装置、３１，３２…吊りリード。
Claims (7)
- （ａ）第１表面、前記第１表面と対向する第１裏面、前記第１表面に形成された第１電極を有する第１半導体チップと、第２表面、前記第２表面と対向する第２裏面、前記第２表面に形成された第２電極を有する第２半導体チップを準備する工程と、
（ｂ）前記第１半導体チップの一辺を横切って前記第１表面に延在する第１部分と、前記第１部分から前記第１半導体チップの第１裏面側に折れ曲がる第２部分と、前記第２部分から前記第１半導体チップの平面方向に折れ曲がる第３部分とを有する第１リードと、前記第２半導体チップの一辺を横切って前記第２表面に延在する第１の部分と、前記第１の部分から前記第２半導体チップの第２裏面側に折れ曲がる第２の部分と、前記第２の部分から前記第２半導体チップの平面方向に折れ曲がる第３の部分とを有する第２リードを準備する工程と、
（ｃ）前記第１半導体チップの第１表面に第１接着材を介して前記第１リードの第１部分を固定し、前記第２半導体チップの第２表面に第２接着材を介して前記第２リードの第１の部分を固定する工程と、
（ｄ）前記（ｃ）工程の後、前記第１半導体チップの第１裏面が前記第２半導体チップの第２裏面と密着するように前記第１リード及び前記第２リードを重ね合わせた状態で、前記第１半導体チップ、前記第２半導体チップ、前記第１リードの一部、及び前記第２リードの一部を樹脂封止することで樹脂封止体を形成する工程とを有し、
前記第１リード及び前記第２リードの夫々は、前記第１リードと前記第２リードを重ね合わせた時、前記第１リードの第１部分と前記第２リードの第１の部分との間の距離が、前記第１半導体チップ及び前記第２半導体チップの夫々の厚さに前記第１接着材及び前記第２接着材の夫々の厚さを加算した総合厚さよりも狭くなるように曲げ成形されていることを特徴とする半導体装置の製造方法。 - 請求項１に記載の半導体装置の製造方法において、
前記第１リードは前記第１半導体チップの電極に電気的に接続されたリードであり、前記第２リードは前記第２半導体チップの電極に電気的に接続されたリードであることを特徴とする半導体装置の製造方法。 - 請求項２に記載の半導体装置の製造方法において、
前記第１半導体チップ、第２半導体チップの夫々は平面が長方形で形成され、
前記第１リードは、前記第１半導体チップの互いに対向する二つの長辺側において、夫々の前記長辺に沿って複数本配列され、
前記第２リードは、前記第１リードと重なるようにして前記第２半導体チップの互いに対向する二つの長辺側において、夫々の前記長辺に沿って複数本配列されていることを特徴とする半導体装置の製造方法。 - 請求項１に記載の半導体装置の製造方法において、
前記第１リードは前記第１半導体チップを支持する吊りリードであり、前記第２リードは前記第２半導体チップを支持する吊りリードであることを特徴とする半導体装置の製造方法。 - 請求項４に記載の半導体装置の製造方法において、
前記第１半導体チップ、第２半導体チップの夫々は平面が長方形で形成され、
前記第１リードは、前記第１半導体チップの互いに対向する二つの長辺側において、夫々の前記長辺に沿って複数本配列され、
前記第２リードは、前記第１リードと重なるようにして前記第２半導体チップの互いに対向する二つの長辺側において、夫々の前記長辺に沿って複数本配列されていることを特徴とする半導体装置の製造方法。 - 請求項１に記載の半導体装置の製造方法において、
前記（ｃ）工程の後であり、かつ前記（ｄ）工程の前に、前記第１半導体チップの第１電極と前記第１リードの第１部分を導電性ワイヤで電気的に接続し、さらに前記第２半導体チップの第２電極と前記第２リードの第１の部分を導電性ワイヤで電気的に接続する工程を有することを特徴とする半導体装置の製造方法。 - 請求項１に記載の半導体装置の製造方法において、
前記（ｄ）工程の後、さらに、
（ｅ）前記樹脂封止体から露出した前記第２リードの上方からレーザ光を照射することで、前記第１リード及び前記第２リードを溶接する工程と、
（ｆ）前記第１リード及び前記第２リードの一部を切断する工程と、
（ｇ）前記樹脂封止体から露出した前記第１リード及び前記第２リードに導電性被膜を形成する工程と、
（ｈ）前記樹脂封止体から露出した前記第１リードを折り曲げる工程と、
を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16941399A JP3908412B2 (ja) | 1999-06-16 | 1999-06-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16941399A JP3908412B2 (ja) | 1999-06-16 | 1999-06-16 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000357698A JP2000357698A (ja) | 2000-12-26 |
| JP3908412B2 true JP3908412B2 (ja) | 2007-04-25 |
Family
ID=15886149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16941399A Expired - Fee Related JP3908412B2 (ja) | 1999-06-16 | 1999-06-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3908412B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5217291B2 (ja) * | 2006-08-04 | 2013-06-19 | 大日本印刷株式会社 | 樹脂封止型半導体装置とその製造方法、半導体装置用基材、および積層型樹脂封止型半導体装置 |
-
1999
- 1999-06-16 JP JP16941399A patent/JP3908412B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000357698A (ja) | 2000-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3937265B2 (ja) | 半導体装置 | |
| JP3813788B2 (ja) | 半導体装置及びその製造方法 | |
| JP4097403B2 (ja) | 半導体装置 | |
| JP3768744B2 (ja) | 半導体装置およびその製造方法 | |
| JP4195804B2 (ja) | デュアルダイパッケージ | |
| JP3958522B2 (ja) | 半導体装置 | |
| JP2001274316A (ja) | 半導体装置及びその製造方法 | |
| JP2005150647A (ja) | 半導体装置及びその製造方法 | |
| JP3638750B2 (ja) | 半導体装置 | |
| JP4080006B2 (ja) | 半導体装置 | |
| JP2000156464A (ja) | 半導体装置の製造方法 | |
| JP3908412B2 (ja) | 半導体装置の製造方法 | |
| JP3756338B2 (ja) | 半導体装置の製造方法 | |
| JP4750076B2 (ja) | 半導体装置の製造方法 | |
| JP3954586B2 (ja) | 半導体装置 | |
| JP4162758B2 (ja) | 半導体装置の製造方法 | |
| JP3954585B2 (ja) | 半導体装置 | |
| JP3295987B2 (ja) | 半導体装置の製造方法 | |
| KR100373891B1 (ko) | 반도체장치 | |
| JP4335203B2 (ja) | 半導体装置の製造方法 | |
| JP3957722B2 (ja) | 半導体装置の製造方法 | |
| JP2000049278A (ja) | 半導体装置の製造方法 | |
| JP2001007271A (ja) | 半導体装置及びその製造方法 | |
| JP2001156232A (ja) | 半導体装置の製造方法 | |
| JPH04133464A (ja) | 樹脂封止型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041015 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061004 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061010 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061211 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070116 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070118 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120126 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130126 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130126 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140126 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |