JP3756338B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3756338B2 JP3756338B2 JP05396999A JP5396999A JP3756338B2 JP 3756338 B2 JP3756338 B2 JP 3756338B2 JP 05396999 A JP05396999 A JP 05396999A JP 5396999 A JP5396999 A JP 5396999A JP 3756338 B2 JP3756338 B2 JP 3756338B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor chip
- sealing body
- resin sealing
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
- H01L2224/85207—Thermosonic bonding
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、半導体装置に関し、特に、二つの半導体チップを積層し、この二つの半導体チップを一つの樹脂封止体で封止する半導体装置に適用して有効な技術に関するものである。
【0002】
【従来の技術】
DRAM(Dynamic Randum Access Memory)、SRAM(Static Randum Access Memory)等の記憶回路システムを内蔵する半導体チップは、大容量化に伴って平面サイズが大型化する傾向にある。そこで、これらの記憶回路システムが内蔵された半導体チップを樹脂封止体で封止する半導体装置においては、リードフレームのダイパッド(タブとも言う)を省略し、大型の半導体チップにも対応可能なLOC(Lead On Chip)構造が採用されている。LOC構造とは、半導体チップの表裏面(互いに対向する一主面及び他の主面)のうちの表面(一主面)である回路形成面上にリードを配置した構造のことである。このようなLOC構造を採用することにより、半導体チップの平面サイズが大型化されても、樹脂封止体で封止されるリードの封止領域を確保することができるので、樹脂封止体の平面サイズの増加を抑制することができる。なお、LOC構造を採用する半導体装置については、例えば、特開平2−246125号(1990年、10月1日公開)公報に記載されている。
【0003】
一方、記憶回路システムが内蔵された半導体チップの高密度実装を目的として、同一容量の記憶回路システムが内蔵された二つの半導体チップを積層し、この二つの半導体チップを一つの樹脂封止体で封止する積層型半導体装置が開発されている。例えば、特開平7−58281号(1995年、3月3日公開)公報にはLOC構造の積層型半導体装置が記載されている。
【0004】
前記公報に記載されたLOC構造の積層型半導体装置は、主に、樹脂封止体と、樹脂封止体の内部に位置し、表裏面(互いに対向する一主面及び他の主面)のうちの表面(一主面)である回路形成面に電極が形成された第1の半導体チップ及び第2の半導体チップと、樹脂封止体の内外に亘って延在し、第1の半導体チップの回路形成面に絶縁性のフィルムを介して接着固定されると共に、その回路形成面の電極に導電性のワイヤを介して電気的に接続される第1のリードと、樹脂封止体の内部に位置し、第2の半導体チップの回路形成面に絶縁性のフィルムを介して接着固定されると共に、その回路形成面の電極に導電性のワイヤを介して電気的に接続される第2のリードとを有する構成になっている。
【0005】
第1の半導体チップ、第2の半導体チップの夫々は、夫々の回路形成面が向い合うようにして所定の間隔を明けた状態で積層されている。第1のリード、第2のリードの夫々は、夫々の一部を重ね合わせた状態で積層され、レーザ溶接による溶融接合によって電気的にかつ機械的に接続されている。
【0006】
第1のリードは、樹脂封止体の内部に位置する内部リード部(インナーリードとも言う)が第1の半導体チップの回路形成面の一辺を横切って第1の半導体チップの回路形成面上を延在し、樹脂封止体の外部に位置する外部リード部(アウターリードとも言う)が面実装型リード形状の一つであるJ型リード形状に折り曲げ成形されている。
【0007】
第1のリードの内部リード部は、第1の半導体チップの回路形成面に絶縁性のフィルムを介して接着固定される部分が第1の半導体チップの一辺を横切る部分よりも第1の半導体チップの回路形成面側に近づくように折り曲げ成形されている。
【0008】
第2のリードは、第2の半導体チップの回路形成面の一辺を横切って第2の半導体チップの回路形成面上を延在し、第2の半導体チップの回路形成面に絶縁性のフィルムを介して接着固定される部分が第2の半導体チップの一辺を横切る部分よりも第2の半導体チップの回路形成面側に近づくように折り曲げ成形されている。
【0009】
【発明が解決しようとする課題】
本発明者等は、薄型化に好適な新しいLOC構造の積層型半導体装置を開発中である。この積層型半導体装置は、まだ公知技術ではないが、本出願人によって先に出願された特願平10−140878号(1998年、5月22日出願)に記載されているように、主に、樹脂封止体と、樹脂封止体の内部に位置し、表裏面のうちの表面(一主面)である回路形成面に電極が形成された第1の半導体チップ及び第2の半導体チップと、樹脂封止体の内外に亘って延在し、第1の半導体チップの回路形成面に絶縁性のフィルムを介して接着固定されると共に、その回路形成面の電極に導電性のワイヤを介して電気的に接続される第1のリードと、樹脂封止体の内外に亘って延在し、第2の半導体チップの回路形成面に絶縁性のフィルムを介して接着固定されると共に、その回路形成面の電極に導電性のワイヤを介して電気的に接続される第2のリードとを有する構成になっている。
【0010】
第1の半導体チップ、第2の半導体チップの夫々は、夫々の裏面(一主面と対向する他の主面)同志を向い合わせた状態で積層されている。第1のリード、第2のリードの夫々は、夫々の一部を重ね合わせた状態で積層され、レーザ溶接による溶融接合によって電気的にかつ機械的に接続されている。
【0011】
第1のリード、第2のリードの夫々は、樹脂封止体の内部に位置する内部リード部と樹脂封止体の外部に位置する外部リード部とを有する構成になっている。第1のリード、第2のリードの夫々の内部リード部は、半導体チップ(第1のリードの場合は第1の半導体チップ、第2のリードの場合は第2の半導体チップ)の回路形成面の一辺を横切って半導体チップの回路形成面上を延在する第1の部分と、この第1の部分から半導体チップの裏面側に折れ曲がる第2の部分と、この第2の部分から第1の部分と同一方向に延びる第3の部分とを有する構成になっている。第1のリード、第2のリードの夫々の第3の部分は、樹脂封止体の内外に亘って延在し、上下方向に重なり合うようにして積層されている。第1のリードの外部リード部は、面実装型リード形状の一つであるガルウィング型リード形状に曲げ成形されている。第2のリードの外部リード部は、第1のリードの外部リード部よりも短い長さで形成されている。
【0012】
このようにして積層型半導体装置を構成することにより、第1の半導体チップと第2の半導体チップとの間には第1のリード、第2のリードの夫々が存在しないため、従来の積層型半導体装置のように第1の半導体チップと第2の半導体チップとの間に第1のリード、第2のリードの夫々を配置した場合に比べて、二つの半導体チップの間隔を狭くすることができるので、これに相当する分、樹脂封止体の厚さを薄くすることができる。この結果、積層型半導体装置の薄型化を図ることができる。
【0013】
また、第1の半導体チップと第2の半導体チップとの間には第1のリード、第2のリードの夫々が存在しないため、従来の積層型半導体装置のように第1の半導体チップと第2の半導体チップとの間に第1のリード、第2のリードの夫々を配置した場合に比べて、第1のリードに付加される浮遊容量(チップ/リード間容量)のうち、第2の半導体チップとで生じる浮遊容量を実質的に排除することができ、また、第2のリードに付加される浮遊容量(チップ/リード間容量)のうち、第1の半導体チップとで生じる浮遊容量を実質的に排除することができるので、第1のリード及び第2のリードからなる一本のリードに付加される浮遊容量を低減することができる。この結果、リードの信号伝搬遅延を改善することができるので、積層型半導体装置の電気特性の向上を図ることができる。
【0014】
しかしながら、本発明者等は前述の積層型半導体装置の開発中に新たな問題点を見出した。
〔1〕積層型半導体装置では二枚のリードフレームを用いた組立プロセスによって製造されるため、第1のリードフレームの枠体に支持された第1のリードと、第2のリードフレームの枠体に支持された第2のリードとを接合する必要がある。第1のリードと第2のリードとの接合においては微小加工に好適なレーザ溶接が有効であるが、樹脂封止体を形成する前の段階においてレーザ溶接を行うと以下の問題が生じる。
【0015】
レーザ溶接では、リードの接合部(溶接部)にレーザ光を照射して接合部を溶融するため、レーザ光の照射力によって溶融したものが周囲に飛散し、多量の飛散物が発生する。一方、第1の半導体チップ、第2の半導体チップの夫々は、夫々の裏面同志を向い合わせた状態で積層されるため、溶接時に発生した飛散物が半導体チップの回路形成面に飛来する。
【0016】
半導体チップの回路形成面に飛散物が飛来した場合、飛散物は高温の状態であるため、半導体チップの回路形成面に形成された表面保護膜に熱損傷が発生し、表面保護膜下の配線が断線したり、隣り合う配線同志が短絡したりするといった不具合が多発する。これらの不具合が発生することによって半導体チップが不良となるので、積層型半導体装置の歩留まりが著しく低下する。特に、樹脂封止体の樹脂との接着性の向上やDRAMの耐α線強度の向上を図るために表面保護膜をポリイミド系の樹脂で形成した半導体チップにおいては飛散物による不良が発生し易くなる。
【0017】
また、レーザ溶接ではリードの接合部を溶融するため、リードに含まれていた不純物(例えば硫黄等)がアウトガスとなって半導体チップ表面に付着し、化学反応を起こして半導体チップ表面を劣化させる。半導体チップ表面が劣化した場合、半導体チップと樹脂封止体の樹脂との接着性が著しく低下し、両者の熱膨張係数の差に起因する熱応力によって両者の界面に剥離が発生し易くなる。このような界面剥離が発生した場合、樹脂封止体の樹脂に含まれている水分が剥離部に溜り、溜った水分が製品完成後の環境試験である温度サイクル試験時の熱や実装基板に半田付け実装する時の半田リフロー熱によって気化膨張し、樹脂封止体に亀裂をもたらす要因となるので、積層型半導体装置の信頼性が低下する。
【0018】
また、リードフレームは、リードの微細化に伴って板厚が薄くなる傾向にあるため、機械的強度不足によってリードに反りが生じ易くなる。リードに反りが生じた場合、第1のリードの接合部と第2のリードの接合部との間に隙間が生じ、溶接不良の原因となるので、第1のリードと第2のリードとを固定治具によって押えなければならず、積層型半導体装置の生産性が低下する。
【0019】
〔2〕積層型半導体装置に限らず、通常の半導体装置においても、実装時の半田濡れ性の確保や耐腐食性の向上を図るため、外部リード部を例えば鉛(Pb)−錫(Sn)組成の材料からなる導電性被膜(メッキ膜)で被覆するメッキ処理が必要である。メッキ処理は、一般的に、脱脂工程、水洗工程、研磨工程、水洗工程等の前処理工程と、メッキ工程、水洗工程、中和工程、湯洗工程、乾燥工程等の後処理工程とを備えた電解メッキ法で行なわれる。このような工程を備えた電解メッキ法でメッキ処理を施す場合、積層型半導体装置では二枚のリードフレームを重ね合わせた状態でメッキ処理が施されるため、第1のリードフレームの枠体と第2のリードフレームの枠体との間に前段の工程の処理液(薬液)が毛管現象によって残留し、前段の工程の処理液が後段の各工程の処理液中に多量に持ち込まれてしまう。このような処理液の持ち込みはメッキ不良を引き起こす要因となり、積層型半導体装置の歩留まりが著しく低下する。また、後段の各工程の処理液を頻繁に交換しなければならず、積層型半導体装置の生産性が低下する。
【0020】
〔3〕積層型半導体装置では、二枚のリードフレームを重ね合わせた状態で樹脂封止体を形成している。一方、二枚のリードフレームの夫々には樹脂封止体をリードフレームの枠体に支持するための吊りリードが重なり合う位置に設けられている。従って、樹脂封止体の内部には二つの吊りリードの合わせ面が存在し、しかも二つの吊りリードはメッキ処理が施された後にリードフレームの枠体から切断されるため、二つの吊りリードの合わせ面の端部が樹脂封止体から露出する状態となる。このような合わせ面が存在した場合、合わせ面を通して外部から樹脂封止体の内部に水分が侵入し、半導体チップの電極とワイヤとの接続部、リードの内部リード部とワイヤとの接続部等が腐食し易くなるため、積層型半導体装置の信頼性が低下する。
【0021】
〔4〕積層型半導体装置では、二枚のリードフレームを用いた組立プロセスによって製造される。第1のリードフレームは、複数本の第1のリードの夫々の外部リード部における先端部分が枠体に支持され、複数本の第1のリードの夫々の中間部分がダムバーによって互いに連結され、かつダムバーによって枠体に支持された構成になっている。一方、第2のリードフレームは、複数本の第2のリードの夫々の外部リード部における先端部分がダムバーによって互いに連結され、かつダムバーによって枠体に支持された構成になっている。即ち、第2のリードフレームにおいてはダムバーと枠体とで規定される領域に支持するものが何も存在しないため、剛性が低く、撓み易い。このため、第2のリードの内部リード部を半導体チップの回路形成面に接着固定した後、後段の工程に第2のリードフレームを搬送する際、半導体チップがふらつき、半導体チップが第2のリードフレームから脱落するといった不具合が発生し易く、積層型半導体装置の歩留まりが低下する。
【0022】
〔5〕積層型半導体装置では大量生産に好適なトランスファ・モールディング法によって樹脂封止体を形成している。トランスファ・モールディング法は、成形金型のキャビティ内に樹脂を加圧注入して樹脂封止体を形成する方法である。樹脂としては、低応力化を図るため、一般的に多数のフィラーが混入されたエポキシ系の熱硬化性樹脂が用いられる。
【0023】
一方、半導体チップは、主に、半導体基板と、この半導体基板の回路形成面上において絶縁層、配線層の夫々を複数段積み重ねた多層配線層と、この多層配線層を覆うようにして形成された表面保護膜(最終保護膜)とを有する構成になっているため、半導体チップの裏面が凸面となる方向に半導体チップが反っている。このような状態の二つの半導体チップを夫々の裏面同志を向い合わせた状態で積層した場合、図32に示すように、二つの半導体チップ71の中心部から周辺部に向って徐々に広がる隙間72が二つの半導体チップ71の間に形成される。
【0024】
従って、図33に示すように、成形金型75のキャビティ76内に二つの半導体チップ71を配置し、キャビティ76内に樹脂77を加圧注入して樹脂封止体を形成する際、二つの半導体チップ71の間の隙間に樹脂77が侵入する。しかしながら、樹脂77にはフィラーが混入されているため、フィラーの粒径より狭い隙間には樹脂77が侵入せず、二つの半導体チップ71の間に空間78が形成される。このような空間78が二つの半導体チップ71の間に形成された場合、キャビティ76内への樹脂の注入が終了した後、樹脂中に巻き込まれた気泡を取り除くために注入時の圧力よりも高い圧力を加える時、空間78の部分を起点にして半導体チップ71に亀裂が発生するため、積層型半導体装置の歩留まりが低下する要因となる。
【0025】
本発明の目的は、半導体装置の歩留まりの向上を図ることが可能な技術を提供することにある。
本発明の他の目的は、半導体装置の生産性の向上を図ることが可能な技術を提供することにある。
本発明の目的は、半導体装置の信頼性の向上を図ることが可能な技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【0026】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
〔1〕樹脂封止体と、前記樹脂封止体の内部に位置し、表裏面のうちの表面に電極が形成された第1の半導体チップ及び第2の半導体チップと、前記樹脂封止体の内外に亘って延在し、前記第1の半導体チップの電極に電気的に接続される第1のリードと、前記樹脂封止体の内外に亘って延在し、前記第2の半導体チップの電極に電気的に接続される第2のリードとを有する半導体装置の製造方法であって、
前記第1のリード、第2のリードの夫々の溶接部を重ね合わせた状態で前記樹脂封止体を形成した後、前記第1のリード、第2のリードの夫々を溶接にて接合する。
前記溶接は、前記第1のリード、第2のリードのうちの何れか一方の上方からレーザ光を照射して行う。
【0027】
〔2〕第1のリードフレームと第2のリードフレームとを重ね合わせた状態で、前記第1のリードフレームの枠体に支持された第1のリードの内部リード部と、前記第2のリードフレームの枠体に支持された第2のリードの内部リード部と、前記第1のリードの内部リード部に接着固定され、かつ電極が前記第1のリードの内部リード部に電気的に接続された第1の半導体チップと、前記第2のリードの内部リード部に接着固定され、かつ電極が前記第2のリードの内部リード部に電気的に接続された第2の半導体チップとを樹脂封止体で封止する工程と、
前記第1のリード、第2のリードの夫々の外部リード部にメッキ処理を施す工程とを備えた半導体装置の製造方法であって、
前記樹脂封止体で封止する工程の後であって、前記メッキ処理を施す工程の前に、前記第2のリードフレームの枠体を除去する工程を備える。
【0028】
〔3〕半導体装置の製造方法であって、
表裏面のうちの表面に電極が形成された第1の半導体チップ及び第2の半導体チップを準備し、更に、第1の枠体で囲まれた領域内に位置し、外部リード部における先端部分が前記第1の枠体に支持され、中間部分が第1のダムバーによって互いに連結され、かつ前記第1のダムバーによって前記第1の枠体に支持された複数本の第1のリードと、前記第1の枠体で囲まれた領域内に位置し、前記第1の枠体に支持された吊りリードとを有する第1のリードフレームを準備し、更に、第2の枠体で囲まれた領域内に位置し、外部リード部における先端部分が第2のダムバーによって互いに連結され、かつ前記第2のダムバーによって前記第2の枠体に支持された複数本の第2のリードを有する第2のリードフレームとを準備する工程と、
前記第1の半導体チップの表面に前記第1のリードの内部リード部を接着固定し、前記第2の半導体チップの表面に前記第2のリードの内部リード部を接着固定する工程と、
前記第1の半導体チップの電極と前記第1のリードの内部リード部とを第1の導電性ワイヤで電気的に接続し、前記第2の半導体チップの電極と前記第2のリードの内部リード部とを第2の導電性ワイヤで電気的に接続する工程と、
前記第1の半導体チップ、第2の半導体チップの夫々の裏面同志が向い合うように、前記第1のリードフレーム、第2のリードフレームの夫々を重ね合わせた状態で、前記第1の半導体チップ、第2の半導体チップ、第1のリードの内部リード部、第2のリードの内部リード部、第1の導電性ワイヤ、第2の導電性ワイヤ及び吊りリードを樹脂封止体で封止する工程とを備える。
【0029】
〔4〕半導体装置の製造方法であって、
表裏面のうちの表面に電極が形成された第1の半導体チップ及び第2の半導体チップを準備し、
更に、第1の枠体で囲まれた領域内に位置し、外部リード部における先端部分が前記第1の枠体に支持され、中間部分が第1のダムバーによって互いに連結され、かつ前記第1のダムバーによって前記第1の枠体に支持された複数本の第1のリードを有する第1のリードフレームを準備し、
更に、第2の枠体で囲まれた領域内に位置し、外部リード部における先端部分が第2のダムバーによって互いに連結され、かつ前記ダムバーによって前記第2の枠体に支持された複数本の第2のリードと、前記第2の枠体で囲まれた領域内に位置し、前記第2のダムバー及び前記第2の枠体に支持された補強リードとを有する第2のリードフレームを準備する工程と、
前記第1の半導体チップの表面に前記第1のリードの内部リード部を接着固定し、前記第2の半導体チップの表面に前記第2のリードの内部リード部を接着固定する工程と、
前記第1の半導体チップの電極と前記第1のリードの内部リード部とを第1の導電性ワイヤで電気的に接続し、前記第2の半導体チップの電極と前記第2のリードの内部リード部とを第2の導電性ワイヤで電気的に接続する工程と、
前記第1の半導体チップ、第2の半導体チップの夫々の裏面同志が向い合うように、前記第1のリードフレーム、第2のリードフレームの夫々を重ね合わせた状態で、前記第1の半導体チップ、第2の半導体チップ、第1のリードの内部リード部、第2のリードの内部リード部、第1の導電性ワイヤ及び第2の導電性ワイヤを樹脂封止体で封止する工程とを備える。
【0030】
〔5〕多数のフィラーが混入された樹脂を用いて形成される樹脂封止体と、前記樹脂封止体の内部に位置し、表裏面のうちの表面に電極が形成された第1の半導体チップ及び第2の半導体チップと、前記樹脂封止体の内外に亘って延在し、前記第1の半導体チップの電極に電気的に接続される第1のリードと、前記樹脂封止体の内外に亘って延在し、前記第2の半導体チップの電極に電気的に接続される第2のリードとを有し、前記第1の半導体チップ、第2の半導体チップの夫々は、夫々の裏面同志を向い合わせた状態で積層される半導体装置の製造方法であって、
前記第1の半導体チップの裏面と前記第2の半導体チップの裏面との間に緩衝体が充填された状態で、前記第1の半導体チップ、第2の半導体チップ、第1のリードの内部リード部、第2のリードの内部リード部、第1の導電性ワイヤ及び第2の導電性ワイヤを成形金型のキャビティ内に配置し、その後、前記キャビティ内に樹脂を加圧注入して前記樹脂封止体を形成する。
【0031】
〔6〕多数のフィラーが混入された樹脂を用いて形成される樹脂封止体と、前記樹脂封止体の内部に位置し、表裏面のうちの表面に電極が形成された第1の半導体チップ及び第2の半導体チップと、前記樹脂封止体の内外に亘って延在し、前記第1の半導体チップの電極に電気的に接続される第1のリードと、前記樹脂封止体の内外に亘って延在し、前記第2の半導体チップの電極に電気的に接続される第2のリードとを有し、前記第1の半導体チップ、第2の半導体チップの夫々は、夫々の裏面同志を向い合わせた状態で積層される半導体装置の製造方法であって、
前記第1の半導体チップの裏面と前記第2の半導体チップの裏面との間に、前記フィラーの最大粒径よりも広い間隔を持たせた状態で、前記第1の半導体チップ、第2の半導体チップ、第1のリードの内部リード部及び第2のリードの内部リード部を成形金型のキャビティ内に配置し、その後、前記キャビティ内に前記樹脂を加圧注入して前記樹脂封止体を形成する。
【0032】
上述した手段〔1〕によれば、第1のリード、第2のリードの夫々を溶接する時、第1の半導体チップ、第2の半導体チップの夫々の表面(回路形成面)は樹脂封止体の樹脂で覆われているので、溶接時に発生した飛散物(高温の溶融物)の飛来によって生じる第1の半導体チップ、第2の半導体チップの夫々の不良を防止することができる。この結果、半導体装置の歩留まりの向上を図ることができる。
また、第1のリード、第2のリードの夫々を溶接する時、第1の半導体チップ、第2の半導体チップの夫々の表面(回路形成面)は樹脂封止体の樹脂で覆われているので、溶接時に発生したアウトガス(リードに含まれていた不純物(例えば硫黄等)の蒸発物))の付着によって生じる第1の半導体チップ、第2の半導体チップの夫々の表面劣化を防止することができ、半導体チップと樹脂封止体の樹脂との接着力の低下を抑制することができる。この結果、半導体チップと樹脂封止体の樹脂との熱膨張係数の差に起因する熱応力によって両者の界面に剥離が発生し、樹脂封止体の樹脂に含まれている水分が剥離部に溜り、溜った水分が製品完成後の環境試験である温度サイクル試験時の熱や実装基板に半田付け実装する時の半田リフロー熱によって気化膨張し、樹脂封止体にもたらす亀裂を防止することができるので、半導体装置の信頼性の向上を図ることができる。
また、第1のリード、第2のリードの夫々の接合部は樹脂封止体によって互いに密着した状態に保持されているので、第1のリードと第2のリードとを固定治具によって押える必要がない。この結果、半導体装置の生産性の向上を図ることができる。
【0033】
上述した手段〔2〕によれば、第1のリード、第2のリードの夫々の外部リード部にメッキ処理を施す際、前段の工程の処理液(薬液)が後段の工程の処理液に持ち込まれる量を低減することがてきるので、処理液の持込みによるメッキ不良を抑制することができる。この結果、半導体装置の歩留まりの向上を図ることができる。
また、前段の工程の処理液(薬液)が後段の工程の処理液に持ち込まれる量を低減することがてきるので、後段の各工程における処理液の交換回数を低減することができる。この結果、半導体装置の生産性の向上を図ることができる。
【0034】
上述した手段〔3〕によれば、樹脂封止体の内部には重ね合った二つの吊りリードによる合わせ面が存在しないので、合わせ面を通して外部から樹脂封止体の内部に水分が侵入し、半導体チップの電極とワイヤとの接続部、リードの内部リード部とワイヤとの接続部等が腐食するといった不具合を抑制することができる。この結果、半導体装置の信頼性の向上を図ることができる。
【0035】
上述した手段〔4〕によれば、第2のリードフレームの剛性が補強リードによって向上しているので、第2のリードの内部リード部を半導体チップの回路形成面に接着固定した後、後段の工程に第2のリードフレームを搬送する際、半導体チップがふらつき、半導体チップが第2のリードフレームから脱落するといった不具合の発生を抑制することができる。この結果、半導体装置の歩留まりの向上を図ることができる。
【0036】
上述した手段〔5〕によれば、樹脂封止体を形成する際、第1の半導体チップの裏面と第2の半導体チップの裏面との間には緩衝体が充填されているので、半導体チップの裏面と半導体チップの裏面との間に樹脂封止体の樹脂が侵入することはない。従って、樹脂に混入されたフィラーによる空間が第1の半導体チップと第2の半導体チップとの間に発生しないので、樹脂中に巻き込まれた気泡を取り除くため、キャビティ内への樹脂の注入が終了した後、注入時の圧力よりも高い圧力を加えた時に空間の部分を起点にして発生する第1及び第2半導体チップの亀裂を防止することができる。この結果、半導体装置の歩留まりの向上を図ることができる。
【0037】
上述した手段〔6〕によれば、樹脂封止体を形成する際、第1の半導体チップの裏面と第2の半導体チップの裏面との間の樹脂の通りが良くなるので、樹脂に混入されたフィラーによる空間は第1の半導体チップの裏面と第2の半導体チップの裏面との間に発生しない。従って、樹脂中に巻き込まれた気泡を取り除くため、成形金型のキャビティ内への樹脂の注入が終了した後、注入時の圧力よりも高い圧力を加えた時に空間の部分を起点にして発生する第1及び第2の半導体チップの亀裂を防止することができる。この結果、半導体装置の歩留まりの向上を図ることができる。
【0038】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【0039】
(実施形態1)
本実施形態では、二方向リード配列構造であるTSOP(Thin Small Out-line Package)型の半導体装置に本発明を適用した例について説明する。
図1は本発明の実施形態1である半導体装置の樹脂封止体の上部を除去した状態の平面図であり、図2は前記半導体装置の樹脂封止体の下部を除去した状態の底面図であり、図3は図1のa−a線に沿う断面図であり、図4は図3の一部を拡大した断面図であり、図5は前記半導体装置の要部断面図であり、図6は前記半導体装置に組み込まれた半導体チップの概略構成を示す要部断面図である。
なお、図1及び図2において、図1に示す左側のリード群は図2に示す右側のリード群と対応し、図1に示す右側のリード群は図2に示す左側のリード群と対応する。
【0040】
図1、図2及び図3に示すように、本実施形態の半導体装置20は、半導体チップ15、半導体チップ16の夫々を上下方向に積層し、この半導体チップ15、半導体チップ16の夫々を一つの樹脂封止体19で封止した構成になっている。半導体チップ15,16の夫々は、夫々の表裏面(互いに対向する一主面及び他の主面)のうちの裏面(他の主面)同志を向い合わせた状態で積層されている。
【0041】
半導体チップ15,16の夫々は同一の外形寸法で形成されている。また、半導体チップ15,16の夫々の平面形状は方形状で形成され、本実施形態においては長方形で形成されている。この半導体チップ15,16の夫々には、記憶回路システムとして、例えば64メガビットのDRAM(Dynamic Randum Access Memory)が内蔵されている。
【0042】
半導体チップ15,16の夫々は、図6に示すように、主に、半導体基板A1と、この半導体基板A1の回路形成面上において絶縁層、配線層の夫々を複数段積み重ねた多層配線層A2と、この多層配線層A2を覆うようにして形成された表面保護膜(最終保護膜)A3とを有する構成になっている。半導体基板A1は例えば単結晶シリコンで形成され、絶縁層は例えば酸化シリコン膜で形成され、配線層は例えばアルミニウム(Al)又はアルミニウム合金等の金属膜で形成されている。また、表面保護膜A3は、例えば、メモリにおける耐α線強度の向上を図ることができ、樹脂封止体19の樹脂との接着性の向上を図ることができるポリイミド系の樹脂で形成されている。
【0043】
図1、図3及び図6に示すように、半導体チップ15の表裏面(互いに対向する一主面及び他の主面)のうちの表面(一主面)である回路形成面15Xの中央部には、その長辺方向に沿って配列された複数個の電極(ボンディングパッド)BP1が形成されている。複数個の電極BP1の夫々は、半導体チップ15の多層配線層A2のうちの最上層の配線層に形成されている。最上層の配線層はその上層に形成された表面保護膜A3で覆われ、この表面保護膜A3には電極BP1の表面を露出するボンディング開口A4が形成されている。
【0044】
図2、図3及び図6に示すように、半導体チップ16の表裏面(互いに対向する一主面及び他の主面)のうちの表面(一主面)である回路形成面16Xの中央部には、その長辺方向に沿って配列された複数個の電極(ボンディングパッド)BP2が形成されている。複数個の電極BP2の夫々は、半導体チップ16の多層配線層A2のうちの最上層の配線層に形成されている。最上層の配線層はその上層に形成された表面保護膜A3で覆われ、この表面保護膜A3には電極BP2の表面を露出するボンディング開口A4が形成されている。
【0045】
半導体チップ15に内蔵されたDRAMの回路パターンは、半導体チップ16に内蔵されたDRAMの回路パターンと同一パターンで構成されている。また、半導体チップ15の回路形成面15Xに形成された電極BP1の配置パターンは、半導体チップ16の回路形成面16Xに形成された電極BP2の配置パターンと同一パターンで構成されている。即ち、半導体チップ15、半導体チップ16の夫々は、同一構造で構成されている。
【0046】
図1、図2及び図3に示すように、樹脂封止体19の平面形状は方形状で形成され、本実施形態においては長方形で形成されている。この樹脂封止体19の互いに対向する二つの長辺の夫々の辺側には、夫々の長辺に沿って配列された複数本のリード3及び複数本のリード4が配置されている。複数本のリード3及び複数本のリード4の夫々は、樹脂封止体19の内外に亘って延在し、樹脂封止体19の内部に位置する内部リード部と樹脂封止体19の外部に位置する外部リード部とを有する構成になっている。複数本のリード3の夫々の外部リード部は面実装型リード形状の一つであるガルウィング型リード形状に折り曲げ成形されている。複数本のリード4の夫々の外部リード部はリード3の外部リード部よりも短い長さで形成されている。
【0047】
リード3、リード4の夫々は、夫々の一部を上下方向(半導体チップの積層方向)に互いに重ね合わせた状態で積層されている。リード3、リード4の夫々の一部は樹脂封止体19の内外に亘って延在し、樹脂封止体19の外部においてレーザ溶接による溶融接合によって電気的にかつ機械的に接続されている。即ち、リード3の外部リード部は、二つの半導体チップ(15,16)が共用する外部接続用端子として用いられている。
【0048】
複数本のリード3の夫々の外部リード部には端子名が付けられている。Vcc端子は電源電位(例えば5[V])に電位固定される電源電位端子である。Vss端子は基準電位(例えば0[V])に電位固定される基準電位端子である。IO/0A端子、IO/0B端子、IO/1A端子、IO/1B端子、IO/2A端子、IO/2B端子、IO/3A端子及びIO/3B端子はデータ入出力端子である。A0〜A12端子はアドレス入力端子である。RAS端子はロウアドレスストローブ端子である。CAS端子はカラムアドレスストローブ端子である。WE端子はリード/ライトイネーブル端子である。OE端子は出力イネーブル端子である。NC端子は空き端子である。
【0049】
アドレス入力端子(A0〜A12)であるリード3、RAS端子であるリード3、CAS端子であるリード3、OE端子であるリード3の夫々は、図1に示すように、樹脂封止体19の内部に位置する内部リード部が、半導体チップ15の回路形成面15Xに絶縁性のフィルム9を介して接着固定されていると共に、その回路形成面15Xの電極BP1に導電性のワイヤ17を介して電気的に接続されている。
【0050】
Vcc端子であるリード3、Vss端子であるリード3の夫々は、図1に示すように、樹脂封止体19の内部に位置する内部リード部が、半導体チップ15の回路形成面15X上に配置されたバスバーリード7と一体化されている。バスバーリード7は、電極BP1の配列方向に沿って、他のリード3の内部リード部の先端部と電極BP1との間を延在している。バスバーリード7は、半導体チップ15の回路形成面15Xに絶縁性のフィルム9を介して接着固定された分岐リードと一体化され、この分岐リードは半導体チップ15の電極BP1に導電性のワイヤ17を介して電気的に接続されている。
【0051】
IO/0A端子、IO/1A端子、IO/2A端子、IO/3A端子である夫々のリード3は、図1に示すように、樹脂封止体19の内部に位置する内部リード部が、半導体チップ15の回路形成面15Xに絶縁性のフィルム9を介して接着固定されていると共に、その回路形成面15Xの電極BP1に導電性のワイヤ17を介して電気的に接続されている。
【0052】
IO/0B端子、IO/1B端子、IO/2B端子、IO/3B端子である夫々のリード3は、図1に示すように、樹脂封止体19の内部に位置する内部リード部が半導体チップ15の外周囲の外側に配置され、半導体チップ15の電極BP1に対して電気的に接続されていない。
【0053】
A0端子〜A12端子である夫々のリード3と接続されたリード4、RAS端子であるリード3と接続されたリード4、CAS端子であるリード3と接続されたリード4、WE端子であるリード3と接続されたリード4、OE端子であるリード3と接続されたリード4は、図2に示すように、樹脂封止体19の内部に位置する内部リード部が、半導体チップ16の回路形成面16Xに絶縁性のフィルム10を介して接着固定されていると共に、その回路形成面16Xの電極BP2に導電性のワイヤ18を介して電気的に接続されている。
【0054】
Vcc端子であるリード3と接続されたリード4、Vss端子であるリード3と接続されたリード4の夫々は、図2に示すように、樹脂封止体19の内部に位置する内部リード部が、半導体チップ16の回路形成面16X上に配置されたバスバーリード8と一体化されている。バスバーリード8は、電極BP2の配列方向に沿って、他のリード4の内部リード部の先端部と電極BP2との間を延在している。バスバーリード8は、半導体チップ16の回路形成面16Xに絶縁性のフィルム10を介して接着固定された分岐リードと一体化され、この分岐リードは半導体チップ16の電極BP2に導電性のワイヤ18を介して電気的に接続されている。
【0055】
IO/0B端子、IO/1B端子、IO/2B端子、IO/3B端子である夫々のリード3と接続された夫々のリード4は、図2に示すように、樹脂封止体19の内部に位置する内部リード部が、半導体チップ16の回路形成面16Xに絶縁性のフィルム10を介して接着固定されていると共に、その回路形成面16Xの電極BP2に導電性のワイヤ18を介して電気的に接続されている。
【0056】
IO/0A端子、IO/1A端子、IO/2A端子、IO/3A端子である夫々のリード3と接続された夫々のリード4は、図2に示すように、樹脂封止体19の内部に位置する内部リード部が半導体チップ16の外周囲の外側に配置され、半導体チップ16の電極BP1に対して電気的に接続されていない。
【0057】
即ち、本実施形態の半導体装置20は、半導体チップ15、半導体チップ16の夫々を上下に積層した積層構造で構成されていると共に、半導体チップ15の回路形成面15X上にリード3及びバスバーリード7を配置し、半導体チップ16の回路形成面16X上にリード4及びバスバーリード8を配置したLOC(Lead On Chip)構造で構成されている。
【0058】
複数本のリード3のうち、半導体チップ15の電極BP1に電気的に接続されたリード3の内部リード部は、図4に示すように、主に、半導体チップ15の一辺を横切ってその回路形成面15X上を延在する第1の部分3Aと、この第1の部分3Aから半導体チップ15の裏面側に折れ曲がる第2の部分3Bと、この第2の部分3Bから第1の部分3Aと同一方向に延びる第3の部分3Cとを有する構成になっている。第1の部分3Aは半導体チップ15の回路形成面15Xに絶縁性のフィルム9を介して接着固定され、その先端部分は半導体チップ15の電極BP1の近傍に配置されている。第3の部分3Cは樹脂封止体19の内外に亘って延在し、この第3の部分3Cのうち、樹脂封止体19から突出する部分はガルウィング型リード形状に折り曲げ成形された外部リード部の肩部分(根元部分)を構成している。
【0059】
複数本のリード4のうち、半導体チップ16の電極BP2に電気的に接続されたリード4の内部リード部は、図4に示すように、主に、半導体チップ16の一辺を横切ってその回路形成面16X上を延在する第1の部分4Aと、この第1の部分4Aから半導体チップ16の裏面側に折れ曲がる第2の部分4Bと、この第2の部分4Bから第1の部分4Aと同一方向に延びる第3の部分4Cとを有する構成になっている。第1の部分4Aは半導体チップ16の回路形成面16Xに絶縁性のフィルム10を介して接着固定され、その先端部分は半導体チップ16の電極BP2の近傍に配置されている。第3の部分4Cは樹脂封止体19の内外に亘って延在し、この第3の部分4Cのうち、樹脂封止体19から突出する部分は外部リード部として構成されている。
【0060】
なお、複数本のリード3のうち、半導体チップ15の電極BP1に電気的に接続されないリード3の内部リード部は、第3の部分3Cを主体とする構成になっている。また、複数本のリード4のうち、半導体チップ16の電極BP2に電気的に接続されないリード4の内部リード部は、第3の部分4Cを主体とする構成になっている。
【0061】
リード3、リード4の夫々の第3の部分(3C,4C)は上下方向に重ね合わされ、樹脂封止体19の外部において溶接によって接合されている。溶接は樹脂封止体19から離れた位置で行なわれ、具体的には第3の部分4Cの先端部分Sにて行なわれている。溶接は、後で詳細に説明するが、樹脂封止体19を形成した後、リード4の外部リード部の上方からその先端部分Sにレーザ光を照射して行なわれる。
【0062】
リード3の第1の部分3Aのワイヤ接続部及びリード4の第1の部分4Aのワイヤ接続部には、リードとワイヤ(17,18)とのボンダビリティの向上を図るため、例えば無電解メッキ法によって形成された銀(Ag)膜からなる金属層13が設けられ、この金属層13を介してワイヤ(17,18)が接続されている。なお、金属層13は、バスバーリード(7,8)に連結された分岐リードのワイヤ接続部にも設けられている。
【0063】
リード3、リード4の夫々の外部リード部は、実装時の半田濡れ性の向上や耐腐食性の向上を図るため、例えば鉛(Pb)−錫(Sn)組成の材料からなる導電性被膜14で被覆されている。導電性被膜14は、後で詳細に説明するが、膜厚の制御性が高く、微細化されたリードに好適な電解メッキ法で形成される。
【0064】
半導体チップ15の互いに対向する二つの短辺の夫々の外側には、図1に示すように、樹脂封止体19の内部に位置する吊りリード11が配置されている。吊りリード11は、半導体装置20の組立プロセスにおいて、リードフレームの枠体に樹脂封止体19を支持するためのものである。吊りリード11は、後で詳細に説明するが、二枚のリードフレームのうちの一方のリードフレームに設けられ、他方のリードフレームには設けられていない。即ち、図5に示すように、樹脂封止体19の内部には、二つの吊りリードを重ね合わせることによって形成される合わせ面が存在していない。
【0065】
樹脂封止体19は、低応力化を図る目的として、例えば、フェノール系硬化剤、シリコーンゴム及びフィラー等が添加されたエポキシ系の樹脂で形成されている。シリコンーゴムはエポキシ系の樹脂の弾性率及び熱膨張率を低下させる作用がある。フィラーは球形の酸化シリコン粒で形成されており、同様に熱弾性率を低下させる作用がある。樹脂封止体19は、大量生産に好適なトランスファ・モールディング法で形成されている。トランスファ・モールディング法は、ポット、ランナー、流入ゲート及びキャビティ等を備えた成形金型(モールド金型)を使用し、ポットからランナー及び流入ゲートを通してキャビティ内に樹脂を加圧注入して樹脂封止体を形成する方法である。
【0066】
なお、絶縁性のフィルム(9,10)としては、例えば、ポリイミド系の樹脂からなる樹脂基材の両面(表面及び裏面)にポリイミド系の樹脂からなる接着層が形成された樹脂フィルムを用いている。また、導電性のワイヤ(17,18)としては、例えば金(Au)ワイヤを用いている。また、ワイヤの接続方法としては、例えば熱圧着に超音波振動を併用したボンディング法を用いている。
【0067】
本実施形態の半導体装置20において、リード3の内部リード部は半導体チップ15の回路形成面15Xに絶縁性のフィルム9を介して接着固定され、リード4の内部リード部は半導体チップ16の回路形成面16Xに絶縁性のフィルム10を介して接着固定されている。また、半導体チップ15、半導体チップ16の夫々は、夫々の裏面同志を向い合わせた状態で積層されている。
【0068】
このような構成にすることにより、半導体チップ15と半導体チップ16との間にはリード3及びリード4が存在しないため、従来の半導体装置のように一方の半導体チップと他方の半導体チップとの間にリードを配置した場合に比べて、半導体チップ15と半導体チップ16との間隔を狭くすることができるので、これに相当する分、樹脂封止体19の厚さを薄くすることができる。
【0069】
また、半導体チップ15と半導体チップ16との間にはリード3及びリード4が存在しないため、従来の半導体装置のように一方の半導体チップと他方の半導体チップとの間にリードを配置した場合に比べて、リード3に付加される浮遊容量(チップ/リード間容量)のうち、半導体チップ16とで生じる浮遊容量を実質的に排除することができ、また、リード4に付加される浮遊容量(チップ/リード間容量)のうち、半導体チップ15とで生じる浮遊容量を実質的に排除することができるので、半導体チップ15の回路形成面15Xに絶縁性のフィルム9を介して接着固定されたリード3と、半導体チップ16の回路形成面16Xに絶縁性のフィルム10を介して接着固定されたリード4からなる一本のリードに付加される浮遊容量を低減することができる。
【0070】
本実施形態の半導体装置20において、半導体チップ15、半導体チップ16の夫々は、夫々の裏面同志を向い合わせた状態で積層されている。また、リード3は、半導体チップ15の一辺を横切ってその回路形成面15X上を延在する第1の部分3Aと、この第1の部分3Aから半導体チップ15の裏面側に折れ曲がる第2の部分3Bと、この第2の部分3Bから第1の部分3Aと同一方向に延びる第3の部分3Cとを有する構成になっている。また、リード4は、半導体チップ16の一辺を横切ってその回路形成面16X上を延在する第1の部分4Aと、この第1の部分4Aから半導体チップ16の裏面側に折れ曲がる第2の部分4Bと、この第2の部分4Bから第1の部分4Aと同一方向に延びる第3の部分4Cとを有する構成になっている。また、リード3,4の夫々の第3の部分(3C,4C)は、樹脂封止体19の内外に亘って延在し、互いに重なり合っている。
【0071】
このような構成にすることにより、リード3,4の夫々は樹脂封止体19の内部において分岐され、リード3とリード4との合わせ面が半導体チップ(15,16)まで到達していないので、リード3とリード4との合わせ面を通して外部から樹脂封止体19の内部に水分が深く侵入するのを防止することができる。
【0072】
本実施形態の半導体装置20において、半導体チップ15、半導体チップ16の夫々は、回路形成面(15X,16X)の中央部にその長辺方向に沿って複数の電極(BP1,BP2)を配列した構成になっている。
このような構成にすることにより、半導体チップ15,16の夫々を夫々の裏面同志が向い合うように積層しても、半導体チップ15,16の夫々の同一機能の電極が対向する状態となるので、半導体チップ15の電極(例えば、アドレス信号A0が印加される電極)BP1に電気的に接続されたリード3と、半導体チップ16の電極(例えば、アドレス信号A0が印加される電極)BP2に電気的に接続されたリード4とを容易に接合することができる。
このように構成された半導体装置20は、二枚のリードフレームを用いた組立プロセスによって製造される。
【0073】
次に、半導体装置20の製造に用いられる二枚のリードフレームの構成について図7乃至図10を用いて説明する。
図7は第1のリードフレームの平面図であり、図8は図7の一部を拡大した平面図であり、図9は第2のリードフレームの平面図であり、図10は図9の一部を拡大した平面図である。なお、実際のリードフレームは複数の半導体チップを搭載できるように多連構造になっているが、図面を見易くするため、図7及び図8は一つの半導体チップが搭載される一個分の領域を示している。
【0074】
図7に示すように、第1のリードフレームLF1は、平面形状が長方形の枠体1で囲まれた領域内に、複数本(本実施形態では32本)のリード3、四本のバスバーリード7、複数枚(本実施形態では8枚)の絶縁性フィルム9及び二つの吊りリード11等を配置した構成になっている。
【0075】
複数本のリード3の夫々は、樹脂封止体で封止される内部リード部と樹脂封止体の外部に導出される外部リード部とを有する構成になっている。この複数本のリード3の夫々は二つのリード群に分割されている。一方のリード群の夫々のリード3は、枠体1の互いに対向する二つの長辺枠部のうちの一方の長辺枠部の延在方向に沿って配列され、この一方の長辺枠部に外部リード部における先端部分が一体化され支持されている。他方のリード群の夫々のリード3は、枠体1の互いに対向する二つの長辺枠部のうちの他方の長辺枠部の延在方向に沿って配列され、この他方の長辺枠部に外部リード部における先端部分が一体化され支持されている。一方及び他方のリード群の夫々のリード3は、中間部がダムバー5によって互いに連結され、かつダムバー5によって枠体1に一体化され支持されている。即ち、リードフレームLF1は、複数本のリード3を図7の上下方向に沿って二列に配列する二方向リード配列構造で構成されている。
【0076】
四本のバスバーリード7のうち、二本のバスバーリード7は、枠体1の一方の長辺枠部の延在方向に沿って配列された複数本のリード3のうちの初段、中段及び終段に位置するリード3に連結され、これらのリード3の内部リード部と一体化されている。四本のバスバーリード7のうち、他の二本のバスバーリード7は、枠体1の他方の長辺枠部の延在方向に沿って配列された複数本のリード3のうちの初段、中段及び終段に位置するリード3に連結され、これらのリード3の内部リード部と一体化されている。
【0077】
複数枚の絶縁性フィルム9の夫々は、複数本のリード3を跨るようにして延在し、これらのリード3の内部リード部のワイヤボンディング面と対向する裏面に接着固定されている。
二つの吊りリード11の夫々は、枠体1の互いに対向する二つの短辺枠部の夫々に一体化され支持されている。
【0078】
複数本のリード3のうち、半導体チップ(15)の電極に電気的に接続されるリード3の内部リード部は、図4に示すように、半導体チップ15の一辺を横切ってその回路形成面15X上を延在する第1の部分3Aと、この第1の部分3Aから半導体チップ15の裏面側に折れ曲がる第2の部分3Bと、この第2の部分3Bから第1の部分3Aと同一方向に延びる第3の部分3Cとを有する構成になっている。
【0079】
ダムバー5は、後で詳細に説明するが、トランスファ・モールディング法に基づいて樹脂封止体を形成する際、溶融樹脂がキャビティの外部に漏出するのを防止するためのものである。リードフレームLF1のダムバー5は、図8に示すように、二つの切断部分(連結部分)5Bと、この二つの切断部分5Bで挾まれた中間部分5Aとを有する構成になっており、二つの切断部分5B及び中間部分5Aは同一の幅で形成されている。
【0080】
第1のリードフレームLF1は、例えば鉄(Fe)−ニッケル(Ni)系の合金材(例えばNi含有率42又は50[%])からなる金属板にエッチング加工又はプレス加工を施して所定のリードパターンを形成した後、リード3の内部リード部に折り曲げ加工を施すことによって形成される。
【0081】
図9に示すように、第2のリードフレームLF2は、平面形状が長方形の枠体2で囲まれた領域内に、複数本(本実施形態では32本)のリード4、四本のバスバーリード8、複数枚(本実施形態では8枚)の絶縁性フィルム10及び補強リード12等を配置した構成になっている。
【0082】
複数本のリード4の夫々は、樹脂封止体で封止される内部リード部と樹脂封止体の外部に導出される外部リード部とを有する構成になっている。この複数本のリード4の夫々は二つのリード群に分割されている。一方のリード群の夫々のリード4は、枠体2の互いに対向する二つの長辺枠部のうちの一方の長辺枠部の延在方向に沿って配列されている。他方のリード群の夫々のリード4は、枠体2の互いに対向する二つの長辺枠部のうちの他方の長辺枠部の延在方向に沿って配列されている。一方及び他方のリード群の夫々のリード4は、外部リード部における先端部分がダムバー6によって互いに連結され、かつダムバー6によって枠体2に一体化され支持されている。即ち、リードフレームLF2は、複数本のリード4を図9の上下方向に沿って二列に配列する二方向リード配列構造で構成されている。
【0083】
四本のバスバーリード8のうち、二本のバスバーリード8は、枠体2の一方の長辺枠部の延在方向に沿って配列された複数本のリード4のうちの初段、中段及び終段に位置するリード4に連結され、これらのリード4の内部リード部と一体化されている。四本のバスバーリード8のうち、他の二本のバスバーリード8は、枠体2の他方の長辺枠部の延在方向に沿って配列された複数本のリード4のうちの初段、中段及び終段に位置するリード4に連結され、これらのリード4の内部リード部と一体化されている。
【0084】
複数枚の絶縁性フィルム10の夫々は、複数本のリード4を跨るようにして延在し、これらのリード4の内部リード部のワイヤボンディング面と対向する裏面に接着固定されている。
【0085】
複数本のリード4のうち、半導体チップ(16)の電極に電気的に接続されるリード4の内部リード部は、図4に示すように、半導体チップ16の一辺を横切ってその回路形成面16X上を延在する第1の部分4Aと、この第1の部分4Aから半導体チップ16の裏面側に折れ曲がる第2の部分4Bと、この第2の部分4Bから第1の部分4Aと同一方向に延びる第3の部分4Cとを有する構成になっている。
【0086】
ダムバー6は、後で詳細に説明するが、トランスファ・モールディング法に基づいて樹脂封止体を形成する際、溶融樹脂がキャビティの外部に漏出するのを防止するためのものである。リードフレームLF2のダムバー6は、図10に示すように、二つの切断部分(連結部分)6Bと、この二つの切断部分6Bで挾まれた中間部分6Aとを有する構成になっている。中間部分6AはリードフレームLF1のダムバー5の幅よりも広い幅で形成され、切断部分6BはリードフレームLF1のダムバー5の幅よりも狭い幅で形成されている。
【0087】
二つの補強リード12のうち、一方の補強リード12は、図9に示すように、ダムバー6と枠体2の一方の長辺枠部とで規定された領域内に配置されている。この一方の補強リード12は、複数のダムバー6のうちの幾つかのダムバー6及び枠体2の一方の長辺枠部の複数個所に連結され支持されている。二つの補強リード12のうち、他方の補強リード12は、図9に示すように、ダムバー6と枠体2の他方の長辺枠部とで規定された領域内に配置されている。この他方の補強リード12は、複数のダムバー6のうち幾つかのダムバー6及び枠体2の他方の長辺枠部の複数個所に連結され支持されている。即ち、第2のリードフレームLF2は補強リード12によって剛性が向上しており、ダムバーと枠体の長辺枠部とで規定される領域に支持するものが何も存在しないリードフレームに比べて撓み難くなっている。
【0088】
補強リード12は、図10に示すように、ダムバー6の中間部分6Aに連結されている。従って、補強リード12が連結されたダムバー6の中間部分6Aの幅は第1リードフレームLF1のダムバー5の幅より広くなる。
【0089】
第2のリードフレームLF2は、例えば鉄(Fe)−ニッケル(Ni)系の合金材(例えばNi含有率42又は50[%])からなる金属板にエッチング加工又はプレス加工を施して所定のリードパターンを形成した後、リード4の内部リード部に折り曲げ加工を施すことによって形成される。
【0090】
第1のリードフレームLF1、第2のリードフレームLF2の夫々は、後で詳細に説明するが、半導体チップの電極とリードの内部リード部とを導電性のワイヤで電気的に接続した後、夫々の裏面同志を重ね合わせた状態で使用される。従って、図7の左側のリード群は図9の右側のリード群と重なるように構成され、図7の右側のリード群は図9の左側のリード群と重なるように構成されている。また、図7の左側のダムバー5は図9の右側のダムバー6と重なるように構成され、図7の右側のダムバー5は図9の左側のダムバー6と重なるように構成されている。
【0091】
なお、第1のリードフレームLF1、第2のリードフレームLF2の夫々の主要部の寸法は、これに限定されないが、以下の通りである。
リードフレームLF1、LF2の夫々の板厚は0.1[mm]程度である。ダムバーの近傍におけるリード(3,4)の配列ピッチは1.27[mm]程度である。ダムバーの近傍におけるリード(3,4)の幅は0.3〜0.4[mm]程度である。ダムバー5の幅は0.15[mm]程度である。ダムバー6の切断部分6Bの幅は0.13[mm]程度であり、補強リード12が連結されないダムバー6の中間部分6Aの幅は0.55[mm]程度である。
【0092】
ところで、半導体装置20の樹脂封止体19は、後で詳細に説明するが、リードフレームLF1、LF2の夫々を重ね合わせた状態で形成される。従って、ダムバー切断工程では重なり合った二つのダムバー(5,6)を同時に切断する必要があるため、ダムバーの切断が難しくなるが、本実施形態のように、リードフレームLF2のダムバー6の切断部分6Bの幅をリードフレームLF1のダムバー5の切断部5Bの幅よりも狭くすることにより、重なり合った二つのダムバーの同時切断を容易に行うことができる。
【0093】
次に、半導体装置20の製造方法について、図11乃至図24を用いて説明する。
図11はワイヤボンディング工程を説明するための要部断面図であり、図12は第1及び第2のリードフレームを重ね合わせた状態を示す要部平面図であり、図13乃至図16は封止工程を説明するための要部断面図であり、図17は封止工程が施された後の状態を示す底面図であり、図18は封止工程が施された後の状態を示す断面図であり、図19は半導体装置の製造に用いられるレーザ装置の概略構成を説明するためのブロック図であり、図20は接合工程を説明するための要部底面図であり、図21は接合工程が施された後の状態を示す要部斜視図であり、図22は第2のリードフレームの枠体を除去した後の状態を示す底面図であり、図23は第2のリードフレームの枠体を除去した後の状態を示す断面図であり、図24はメッキ工程を説明するためのフローチャートである。
なお、図14は図12のb−b線に沿う位置での要部断面図であり、図15は図12のc−c線に沿う位置での要部断面図であり、図16は図12のd−d線に沿う位置での要部断面図である。
【0094】
まず、同一構造の半導体チップ15及び半導体チップ16を準備すると共に、図7に示すリードフレームLF1及び図9に示すリードフレームLF2を準備する。
次に、リードフレームLF1に半導体チップ15を接着固定し、更に、リードフレームLF2に半導体チップ16を接着固定する。リードフレームLF1と半導体チップ15との接着固定は、半導体チップ15の回路形成面15Xに、絶縁性のフィルム9を介在して、リード3の第1の部分3A及びバスバーリード7に連結された分岐リードを熱圧着することによって行なわれる。リードフレームLF2と半導体チップ16との接着固定は、半導体チップ16の回路形成面16Xに、絶縁性のフィルム10を介在して、リード4の第1の部分4A及びバスバーリード8に連結された分岐リードを熱圧着することによって行なわれる。
【0095】
この工程において、半導体チップ15はリード3及びバスバーリード7の分岐リードに接着固定されるので、半導体チップ15はリードフレームLF1に安定した状態で保持される。また、半導体チップ16はリード4及びバスバーリード8の分岐リードに接着固定されるので、半導体チップ16はリードフレームLF2に安定した状態で保持される。
【0096】
次に、リードフレームLF1及びLF2をボンディング装置に搬送し、半導体チップ15の電極BP1とリード3の内部リード部のワイヤ接続部(先端部分)とを導電性のワイヤ17で電気的に接続すると共に、半導体チップ15の電極BP1とバスバーリード7の分岐リードとを導電性のワイヤ17で電気的に接続し、更に、半導体チップ16の電極BP2とリード4の内部リード部のワイヤ接続部(先端部分)とを導電性のワイヤ18で電気的に接続すると共に、半導体チップ16の電極BP2とバスバーリード8の分岐リードとを導電性のワイヤ18で電気的に接続する。ワイヤ(17,18)としては例えばAuワイヤを用いる。また、ワイヤ(17,18)の接続方法としては、例えば熱圧着に超音波振動を併用したボンディング法を用いる。
【0097】
この工程において、リード3は、内部リード部である第1の部分3Aが半導体チップ15の回路形面15X上に位置し、内部リード部である第3の部分3Cの裏面が半導体チップ15の裏面と同一平面に位置するように折り曲げ成形されているので、図11(A)に示すように、ヒートステージ21に半導体チップ15の裏面及びリード3の第3の部分3Cの裏面を接触させることができる。この結果、ヒートステージ21の熱が半導体チップ15及びリード3に有効に伝達されるので、ワイヤ17による半導体チップ15の電極BP1とリード3との接続及び半導体チップ15の電極BP1とバスバーリード7の分岐リードとの接続を確実に行うことができる。
【0098】
また、この工程において、リード4は、内部リード部である第1の部分4Aが半導体チップ16の回路形面16X上に位置し、内部リード部である第3の部分4Cの裏面が半導体チップ16の裏面と同一平面に位置するように折り曲げ成形されているので、図11(B)に示すように、ヒートステージ21に半導体チップ16の裏面及びリード4の第3の部分4Cの裏面を接触させることができる。この結果、ヒートステージ21の熱が半導体チップ16及びリード4に有効に伝達されるので、ワイヤ18による半導体チップ16の電極BP2とリード4との接続及び半導体チップ16の電極BP2とバスバーリード8の分岐リードとの接続を確実に行うことができる。
【0099】
また、この工程において、リード3の内部リード部の先端部分は、半導体チップ15の回路形成面15Xの中央部に形成された電極BP1の近傍に配置されているので、半導体チップの外側にリードの内部リード部の先端部分を配置した場合に比べて、ワイヤ17の長さを短くすることができる。
【0100】
また、この工程において、リード4の内部リード部の先端部分は、半導体チップ16の回路形成面16Xの中央部に形成された電極BP2の近傍に配置されているので、半導体チップの外側にリードの内部リード部の先端部分を配置した場合に比べて、ワイヤ18の長さを短くすることができる。
【0101】
また、リードフレームLF2の剛性が補強リード12によって向上しているので、リード4の内部リード部を半導体チップ16の回路形成面16Xに接着固定した後、後段の工程であるワイヤボンディング工程にリードフレームLF2を搬送する際、半導体チップ16がふらつき、半導体チップ16がリードフレームLF2から脱落するといった不具合の発生を抑制することができる。
【0102】
なお、リードフレームLF1、LF2の夫々は、この工程の後、夫々の裏面同志を向い合わせた状態に積層されるので、半導体チップ16の電極BP2とリード4との接続においては、半導体チップ15の電極BP1とリード3との接続に対して左右が逆になる。
【0103】
また、ワイヤ17による半導体チップ15の電極BP1とリード3との接続及び半導体チップ15の電極BP1とバスバーリード7の分岐リードとの接続はバスバーリード7を飛び越えて行なわれ、ワイヤ18による半導体チップ16の電極BP2とリード4との接続及び半導体チップ16の電極BP2とバスバーリード8の分岐リードとの接続はバスバーリード8を飛び越えて行なわれる。
【0104】
次に、半導体チップ15、半導体チップ16の夫々の裏面同志が向い合うように、リードフレームLF1、LF2の夫々を重ね合わせる。リードフレームLF1、LF2の夫々を重ね合わせた状態を図12に示す。本実施形態では、半導体チップ15,16の夫々の裏面を互いに接触させた状態にする。半導体チップ15,16の夫々の裏面同志の接触は、リード3、リード4の夫々の弾性力によって保持される。
【0105】
この工程において、リード4の外部リード部はリード3の外部リード部よりも短い長さで形成されているので、リード4の外部リード部の先端部分からリード3の外部リード部の裏面が露出される。
【0106】
また、リードフレームLF2の剛性が補強リード12によって向上しているので、ワイヤボンディング工程から後段の工程であるリードフレーム積層工程にリードフレームLF2を搬送する際、半導体チップ16がふらつき、半導体チップ16がリードフレームLF2から脱落するといった不具合の発生を抑制することができる。
【0107】
次に、図13に示すように、リードフレームLF1、LF2の夫々を重ね合わせた状態で、リードフレームLF1、LF2の夫々をトランスファ・モールド装置の成形金型(モールド金型)22の上型22Aと下型22Bとの間に位置決めする。この時、上型22A及び下型22Bによって形成されるキャビティ24の内部には、半導体チップ(15,16)、リード3の内部リード部、リード4の内部リード部、フィルム(9,10)、ワイヤ(17,18)及び吊りリード11等が配置される。
【0108】
リードフレームLF1、LF2の夫々は、図14に示すように、ダムバー(5,6)及びこれらのダムバーに連結されたリード(3,4)の連結部が上型22Aのクランプ面23Aと下型22Bのクランプ面23Bとで上下両方向から押え付けられることによって成形金型22に固定される。この時、図14に示すように、ダムバー6の切断部分6Bの幅はダムバー5の切断部分5Bの幅よりも狭くなっているため、ダムバー6の切断部分6Bと下型22Bのクランプ面23Bとの接触面積はダムバー5の切断部分5Bと上型22Aのクランプ面23Aとの接触面積よりも小さくなっている。一方、図15に示すように、ダムバー6の中間部分6Aの幅はダムバー5の中間部分5Aの幅よりも広くなっているため、ダムバー6の中間部分6Aと下型22Bのクランプ面23Bとの接触面積はダムバー5の中間部分5Aと上型22Aのクランプ面23Bとの接触面積よりも大きくなっている。即ち、ダムバー6の中間部分6Aの幅をダムバー5の中間部分5Aの幅よりも広くすることにより、重ね合った二つのダムバーの同時切断を容易に行うためにダムバー6の切断部分6Bの幅をダムバー5の切断部分5Bの幅よりも狭くしても、ダムバー6と下型22Bのクランプ面23Bとの接触面積を確保することができ、リードフレームLF1のダムバー5とリードフレームLF2のダムバー6とを上型22Aのクランプ面23Aと下型金型22Bのクランプ面23Bとの間に確実に固定することができる。
【0109】
また、図16に示すように、補強リード12が中間部分6Bに連結されたダムバー6においても、ダムバー6の中間部分6Aと下型22Bのクランプ面23Bとの接触面積はダムバー5の中間部分5Aと上型22Aのクランプ面23Bとの接触面積よりも大きくなるので、重ね合った二つのダムバーの同時切断を容易に行うためにダムバー6の切断部分6Bの幅をダムバー5の切断部分5Bの幅よりも狭くしても、ダムバー6と下型22Bのクランプ面23Bとの接触面積を確保することができ、リードフレームLF1のダムバー5とリードフレームLF2のダムバー6とを上型22Aのクランプ面23Aと下型金型22Bのクランプ面23Bとの間に確実に固定することができる。
【0110】
次に、成形金型22のポットからランナー及び流入ゲートを通してキャビティ24内に流動性の樹脂を加圧注入して樹脂封止体19を形成する。半導体チップ(15,16)、リード3の内部リード部、リード4の内部リード部、フィルム(9,10)、ワイヤ(17,18)及び吊りリード11等は、樹脂封止体19によって封止される。樹脂としては、例えば、フェノール系硬化剤、シリコーンゴム及びフィラー等が添加されたエポキシ系の熱硬化性樹脂を用いる。
【0111】
この工程において、樹脂中に巻き込まれた気泡を取り除くため、キャビティ24内への樹脂の注入が終了した後、注入時の圧力よりも高い圧力(例えば60kg/cm2程度)を加える。この時、ダムバー5,6の夫々に同様の高い圧力がキャビティ24側からその外側に向かって加わるが、ダムバー5とダムバー6は上型22Aのクランプ面23Aと下型22Bのクランプ面23Bとの間に確実に固定されているので、切断部分6Bの幅が狭いダムバー6がキャビティ24の外側方向に変形する不具合を防止することができ、ダムバー5とダムバー6との隙間を通じて樹脂がキャビティ24の外側に漏れだすことによって生じる樹脂封止体19の成形不良を確実に防止することができる。
【0112】
また、補強リード12が連結されたダムバー6においては、枠体2に補強リード12を介して支持されているので、樹脂注入時の圧力よりも高い圧力が加わっても、キャビティ24の外側方向に変形するようなことはない。
【0113】
また、この工程において、半導体チップの外側に配置されたリードのワイヤ接続部と半導体チップの回路形成面の中央部に形成された電極とをワイヤで接続した場合に比べて、ワイヤ(17,18)の長さが短くなっているので、樹脂の加圧注入によって生じるワイヤ流れを抑制することができる。また、半導体チップ15はリードフレームLF1に安定した状態で保持され、半導体チップ16はリードフレームLF2に安定した状態で保持されているので、キャビティ24内に加圧注入された樹脂による二つの半導体チップ(15,16)の夫々の位置ずれを防止することができる。
また、この工程において、リードフレームLF1、LF2の夫々は、樹脂封止体19によって夫々の裏面同志を重ね合わせた状態に保持される。
【0114】
次に、成形金型22からリードフレームLF1、LF2の夫々を取り出し、その後、リードフレームLF1、LF2の夫々を反転させて、図17及び図18に示すように、リードフレームLF2を表側(表向き)にする。
【0115】
次に、図19に示すように、リードフレーム2を表側にした状態でリードフレームLF1、LF2の夫々をXYテーブル36に位置決めし、リードフレームLF2のリード4の外部リード部とリードフレームLF1のリード3の外部リード部とをレーザ溶接にて接合する。レーザ溶接による接合は、例えば、レーザ発振器31、ビームフォーマ32、ベンディングミラー33、集光レンズ34等を備えたYAGレーザ装置を用いて行う。本実施形態において、レーザ溶接は、リード4の上方からレーザ光35を照射して行う。
【0116】
この工程において、半導体チップ15、半導体チップ16の夫々の回路形成面(15X,16X)は樹脂封止体19の樹脂で覆われているので、溶接時に発生した飛散物(高温の溶融物)の飛来によって起きる半導体チップ15,16の夫々の不良を防止することができる。
【0117】
また、半導体チップ15、半導体チップ16の夫々の回路形成面(15X,16X)は樹脂封止体19の樹脂で覆われているので、溶接時に発生したアウトガス(リードに含まれていた不純物(例えば硫黄等)の蒸発物)の付着によって起きる半導体チップ15、半導体チップ16の夫々の表面劣化を防止することができ、半導体チップ(15,16)と樹脂封止体19との接着力の低下を抑制することができる。
また、この工程において、リード4、リード3の夫々の接合部は互いに密接した状態を樹脂封止体19によって保持されているので、リード4とリード3とを固定治具によって押える必要がない。
【0118】
なお、レーザ溶接は樹脂封止体19から離れた位置で行うことが望ましい。その理由は、位置決め精度のバラツキによってレーザ光が樹脂封止体19に照射された場合、樹脂封止体19が変色し、外観不良となるためである。
【0119】
また、レーザ溶接は、図20に示すように、リード4の外部リード部における先端部分(図20において35Aの符号を付けた個所)、具体的にはリード4とリード3との段差部分にて行うことが望ましい。その理由は、図21に示すように、リード4とリード3との接合状態を確認することができるためである。更に、段差部分にて行う場合、リード4にレーザ光35の中心が位置し、レーザ光35の照射領域の1/3程度がリード3に位置する状態で行うことが望ましい。その理由は、レーザ光35の中心が最もエネルギーが高いため、レーザ光35の中心がリード4に照射された場合、上段に位置するリード4の接合部が溶融する前に下段に位置するリード3の接合部が溶断されてしまうことがある。
【0120】
また、レーザ溶接は、図20に示すように、リード4、リード3の夫々の接合部における幅よりもレーザ光35の照射径(スポット径)を小さくして行うことが望ましい。その理由は、レーザ光35の出力設定を間違った場合にリード3の溶断を防止するためである。ダムバーの近傍におけるリード(4,3)のリード幅は0.3[mm]程度なので、このリード幅よりも小さい照射径、本実施形態では0.2[mm]程度の照射径でレーザ溶接を行った。
【0121】
次に、リードフレームLF2を表側にした状態で、重ね合った二つのダムバー(6,5)の夫々の切断部分(6B,5B)を切断金型にて同時切断し、図22及び図23に示すように、ダムバー(6,5)を除去すると共に、リードフレームLF2の枠体2を除去する。
【0122】
この工程において、ダムバー6の切断部分6Bの幅はダムバー5の切断部分5Bの幅よりも狭くなっているので、重ね合った二つのダムバーの同時切断を容易に行うことができる。
【0123】
また、この工程において、リードフレームLF2には樹脂封止体19を支持するための吊りリードが設けられていないので、重ね合った二つのダムバー(6,5)の夫々を切断することによって選択的にリードフレームLF2の枠体2を除去することができる。
【0124】
また、この工程において、補強リード12はダムバー6の中間部分6Aに連結されているので、重ね合った二つのダムバー(6,5)の夫々を切断することによって選択的にリードフレームLF2の枠体2を除去することができる。
【0125】
次に、リード4、リード3の夫々の外部リード部にメッキ処理を施して、例えば鉛(Pb)−錫(Sn)組成の材料からなる導電性被膜(メッキ膜)14を形成する。導電性被膜14は、膜厚の制御性が高く、微細化されたリードに好適な電解メッキ法で行う。電解メッキ法は、これに限定されないが、図24に示すように、脱脂工程41、水洗工程42、エッチング工程43、水洗工程44、メッキ工程45、水洗工程46、中和工程47、湯洗工程48及び乾燥工程49等を備えている。脱脂工程41は、例えばアルカリ系の処理液(薬液)を使用し、リードに付着する油性分等の汚れを除去する工程である。エッチング工程43は、例えばフッ酸(HF)、過酸化水素(H2O2)等の処理液を使用し、リードの表面を粗くして導電性被膜の接着性を良くするための工程である。メッキ工程45は、例えばSO4化合物等の処理液を使用し、リードに導電性被膜を形成する工程である。中和工程47は、アルカリ系の処理液を使用し、前段のメッキ工程で形成された導電性被膜を中和させる工程である。湯洗工程48は前段の処理液を純温水で洗い流す工程である。乾燥工程49は、導電性被膜14、樹脂封止体19等に付着した水分等を蒸発させる工程である。水洗工程42,44,46等は、前段の処理液を純水で洗い流す工程である。
【0126】
この工程において、従来のように二枚のリードフレームを重ね合わせた状態でメッキ処理を行った場合、重ね合った二つの枠体間に前段の工程の処理液(薬液)が毛管現象によって残留し、前段の工程の処理液が後段の各工程の処理液(薬液)に多量に持ち込まれてしまう。二つの枠体間に残留する処理液を水洗工程において洗い流すことは難しい。
【0127】
本実施形態では、メッキ処理を施す前に、二枚のリードフレームのうちの一方のリードフレームの枠体(リードフレームLF2の枠体2)を除去しているため、二つの枠体間に毛管現象によって前段の工程の処理液が残留するようなことはない。従って、前段の工程の処理液が後段の工程の処理液に持ち込まれる量を低減することができるので、処理液の持ち込みによるメッキ不良を抑制することができる。
また、前段の工程の処理液が後段の工程の処理液に持ち込まれる量を低減することができるので、後段の工程における処理液の交換回数を低減することができる。
【0128】
次に、リードフレームLF1の枠体1からリード3の外部リード部の先端部分を切断し、その後、リード3の外部リード部を面実装型リード形状の一つであるガルウィング型リード形状に折り曲げ成形し、その後、リードフレームLF1の枠体1から吊りリード11を切断することにより、図1乃至図5に示す半導体装置20がほぼ完成する。
この後、半導体装置20は、製品完成後の環境試験である温度サイクル試験が施され、その後、パーソナル・コンピュータ等の電子機器の組立工程、若しくはメモリ・モジュール等の電子装置の組立工程において実装基板上に実装される。
【0129】
以上説明したように、本実施形態によれば以下の効果が得られる。
〔1〕半導体装置20の製造において、樹脂封止体19を形成した後、リード3、リード4の夫々をレーザ溶接にて接合する。これにより、レーザ溶接にて接合する際、半導体チップ15、半導体チップ16の夫々の回路形成面(15X,16X)は樹脂封止体19の樹脂で覆われているので、溶接時に発生した飛散物(高温の溶融物)の飛来によって生じる半導体チップ15,16の夫々の不良を防止することができる。この結果、半導体装置20の歩留まりの向上を図ることができる。
また、レーザ溶接にて接合する際、半導体チップ15、半導体チップ16の夫々の回路形成面(15X,16X)は樹脂封止体19の樹脂で覆われているので、溶接時に発生したアウトガスの付着によって生じる半導体チップ15,16の夫々の表面劣化を防止することができ、半導体チップ(15,16)と樹脂封止体19の樹脂との接着力の低下を抑制することができる。この結果、半導体チップ(15,16)と樹脂封止体19の樹脂との熱膨張係数の差に起因する熱応力によって両者の界面に剥離が発生し、樹脂封止体19の樹脂に含まれている水分が剥離部に溜り、溜った水分が製品完成後の環境試験である温度サイクル試験時の熱や実装基板に半田付け実装する時の半田リフロー熱によって気化膨張し、樹脂封止体19にもたらす亀裂の発生を防止することができるので、半導体装置20の信頼性の向上を図ることができる。
また、レーザ溶接にて接合する際、リード3、リード4の夫々の接合部は樹脂封止体19によって密接した状態を保持されているので、リード3とリード4とを固定治具によって押える必要がない。この結果、半導体装置20の生産性の向上を図ることができる。
【0130】
〔2〕半導体装置20の製造において、レーザ溶接は、樹脂封止体19から離れた位置で行う。これにより、位置決め精度のバラツキによる樹脂封止体19へのレーザ光の照射を防止することができる。この結果、レーザ溶接時に位置決め精度のバラツキによって発生する樹脂封止体19の外観不良を防止することができるので、半導体装置20の歩留まりの向上を図ることができる。
【0131】
〔3〕半導体装置20の製造において、レーザ溶接は、リード4の外部リード部の先端部分にて行う。これにより、リード4とリード3との接合状態を目視で確認することができるので、リード4とリード3の溶接部分を剥がして接合状態を確認する等の破壊検査が不要となる。この結果、半導体装置20の生産性の向上を図ることができる。
【0132】
〔4〕半導体装置20の製造において、樹脂封止体19を形成する工程の後であって、リード3,4の夫々の外部リード部にメッキ処理を施す工程の前に、リードフレームLF2の枠体2を除去する。これにより、リード3、リード4の夫々の外部リード部にメッキ処理を施す際、前段の工程の処理液(薬液)が後段の工程の処理液(薬液)に持ち込まれる量を低減することができるので、処理液の持ち込みによるメッキ不良を抑制することができる。この結果、半導体装置20の歩留まりの向上を図ることができる。
また、前段の工程の処理液(薬液)が後段の工程に持ち込まれる量を抑制することができるので、後段の工程における処理液の交換回数を低減することができる。この結果、半導体装置20の生産性の向上を図ることができる。
【0133】
〔5〕半導体装置20の製造において、リードフレームLF2には樹脂封止体19を支持するための吊りリードが設けられていない。これにより、樹脂封止体19の内部に重ね合った二つの吊りリードによる合わせ面が存在しなくなるので、二つの吊りリードによる合わせ面を通して外部から樹脂封止体19の内部に侵入する水分によって、半導体チップ(15,16)の電極(BP1,BP2)とワイヤ(17,18)との接続部、リード(3,4)の内部リード部とワイヤ(17,18)との接続部等が腐食するといった不具合を抑制することができる。この結果、半導体装置20の信頼性の向上を図ることができる。
また、リードフレームLF2には樹脂封止体19を支持するための吊りリードが設けられていないことから、ダムバー6を切断することによってリードフレームLF2の枠体2を選択的に除去することができる。
【0134】
〔6〕半導体装置20の製造において、リードフレームLF2は補強リード12を有する構成になっている。これにより、リードフレームLF2のリード4の内部リード部に半導体チップ16の回路形成面16Xに接着固定した後、後段の工程にリードフレームLF2を搬送する際、半導体チップ16がふらつき、半導体チップ16がリードフレームLF2から脱落するといった不具合の発生を抑制することができる。この結果、半導体装置20の歩留まりの向上を図ることができる。
【0135】
〔7〕半導体装置20の製造において、リードフレームLF2の補強リード12は、ダムバー6の中間部分6A及び枠体2に支持されている。これにより、ダムバー6の切断部分6Bを切断することによってリードフレームLF2の枠体2を選択的に除去することができる。
【0136】
〔8〕半導体装置20の製造において、リードフレームLF2のダムバー6の切断部分6Bの幅は、リードフレームLF1のダムバー5の切断部分5Bの幅よりも狭くなっている。これにより、重ね合った二つのダムバー(6,5)の同時切断を容易に行うことができる。
【0137】
〔9〕半導体装置20の製造において、リードフレームLF2のダムバー6の中間部分6Aの幅は、リードフレームLF1のダムバー5の中間部分5Aの幅よりも広くなっている。これにより、樹脂封止体19を形成する際、ダムバー6の中間部分6Aと成形金型22のクランプ面23Bとの接触面積は、ダムバー5の中間部分5Aと成形金型22のクランプ面23Aとの接触面積よりも大きくなるので、重ね合った二つのダムバーの同時切断を容易に行うためにダムバー6の切断部分6Bの幅をダムバー5の切断部分5Bの幅よりも狭くしても、ダムバー6と成形金型22のクランプ面22Bとの接触面積を確保することができ、成形金型22のクランプ面23Aとクランプ面23Bとの間に、重ね合った二つのダムバー(5,6)を確実に固定することができる。従って、樹脂注入時の圧力よりも高い圧力がダムバー5、ダムバー6の夫々にキャビティ24側からその外側に向って加わっても、切断部分6Bの幅が狭いダムバー6がキャビティ24の外側方向に変形する不具合を防止することができ、ダムバー5とダムバー6との隙間を通じてキャビティ24の外側に漏れだすことによって生じる樹脂封止体19の成形不良を確実に防止することができる。この結果、半導体装置20の歩留まりの向上を図ることができる。
【0138】
〔10〕半導体装置20の製造において、リードフレームLF2のダムバー6の中間部分6Aは、補強リード12を介して枠体2に支持されている。これにより、前記〔9〕と同様の効果が得られる。
【0139】
〔11〕半導体装置20において、半導体チップ15、半導体チップ16の夫々は、夫々の裏面同志を向い合わせた状態で積層されている。また、リード3は、半導体チップ15の一辺を横切ってその回路形成面15X上を延在する第1の部分3Aと、この第1の部分3Aから半導体チップ15の裏面側に折れ曲がる第2の部分3Bと、この第2の部分3Bから第1の部分3Aと同一方向に延びる第3の部分3Cとを有する構成になっている。また、リード4は、半導体チップ16の一辺を横切ってその回路形成面16X上を延在する第1の部分4Aと、この第1の部分4Aから半導体チップ16の裏面側に折れ曲がる第2の部分4Bと、この第2の部分4Bから第1の部分4Aと同一方向に延びる第3の部分4Cとを有する構成になっている。また、リード3、リード4の夫々の第3の部分(3C,4C)は、樹脂封止体19の内外に亘って延在し、互いに重なり合っている。
この構成により、リード3、リード4の夫々は樹脂封止体19の内部において分岐され、リード3とリード4との合わせ面が半導体チップ(15,16)まで到達していないので、リード3とリード4との合わせ面を通して外部から樹脂封止体19の内部に水分が深く侵入するのを防止することができる。この結果、半導体チップ(15,16)の電極(BP1,BP2)とワイヤ(17,18)との接続部、リード(3,4)の内部リード部とワイヤ(17,18)との接続部等が腐食するといった不具合を抑制することができるので、半導体装置20の信頼性の向上を図ることができる。
【0140】
〔12〕半導体装置20において、リード3の第1の部分3Aの先端部分は、半導体チップ15の回路形成面15Xの中央部に形成された電極BP1の近傍に配置され、リード4の第1の部分4Aの先端部分は、半導体チップ16の回路形成面16Xの中央部に形成された電極BP2の近傍に配置されている。
この構成により、半導体チップの回路形成面の中央部に形成された電極と半導体チップの外側に配置されたリードの先端部分とをワイヤで電気的に接続する場合に比べて、ワイヤ(17,18)の長さを短くすることができるので、成形金型22のキャビティ24内に樹脂を加圧注入して樹脂封止体19を形成する際、樹脂の加圧注入によって生じるワイヤ流れを抑制することができる。この結果、隣り合うワイヤ同志の短絡を抑制することができるので、半導体装置20の歩留まりの向上を図ることができる。
【0141】
〔13〕半導体装置20において、半導体チップ15、半導体チップ16の夫々は、回路形成面(15X,16X)の中央部にその長辺方向に沿って複数の電極(BP1,BP2)を配列した構成になっている。
この構成により、半導体チップ15,16の夫々を夫々の裏面同志が向い合うように積層しても、半導体チップ15,16の夫々の同一機能の電極が対向する状態となるので、半導体チップ15の電極(例えばアドレス信号A0が印加される電極)BP1に電気的に接続されたリード3と、半導体チップ16の電極(例えばアドレス信号A0が印加される電極)BP2に電気的に接続されたリード4とを容易に接合することができる。従って、半導体チップ15,16のうちの何れか一方の半導体チップとして、ミラー反転回路パターンの半導体チップを用いることなく、半導体装置20を製造することができるので、低コストの半導体装置20を提供することができる。
【0142】
なお、本実施形態では、リード4の上方からレーザ光を照射してリード3、リード4の夫々をレーザ溶接する例について説明したが、レーザ光は、リード3の上方から照射してもよい。但し、リード3とリード4との段差部を確認しながらレーザ溶接を行うことは困難となる。
また、本実施形態では、Fe−Ni系の合金材からなるリードフレームを用いた例について説明したが、Fe−Ni系の合金材よりも導電性に優れた銅(Cu)系の合金材からなるリードフレームを用いてもよい。この場合、Cu系の合金材はFe−Ni系の合金材よりも熱伝導率が高く、しかもレーザ光の反射率が高いので、Fe−Ni系の合金材よりも溶接時間が長くなるが、レーザ光の出力を上げて行えば、特に問題なく溶接することができる。
また、本実施形態では、YAGレーザ装置を用いた例について説明したが、リード3、リード4の夫々の溶接が可能であれば他のレーザ装置を用いてもよい。また、本実施形態では、半導体チップ15,16の夫々を夫々の裏面同志が向い合う状態で積層し、この半導体チップ15,16の夫々を一つの樹脂封止体19で封止する半導体装置20に本発明を適用した例について説明したが、本発明は、二つの半導体チップの夫々を夫々の回路形成面同志が向い合う状態で積層し、この二つの半導体チップを一つの樹脂封止体で封止する半導体装置にも適用することができる。但し、この場合、樹脂封止体の厚さが厚くなる。
【0143】
(実施形態2)
図25は本発明の実施形態2であるTSOP型の半導体装置の断面図である。図25に示すように、本実施形態の半導体装置50は、前述の実施形態1と基本的に同様の構成になっており、以下の構成が異なっている。
【0144】
即ち、半導体チップ15の裏面と半導体チップ16の裏面との間に緩衝体51が充填されている。緩衝体51としては、例えば、ポリイミド系の樹脂からなる樹脂基材の両面(表面及び裏面)にポリイミド系の樹脂からなる接着層が形成された樹脂フィルムを用いている。
【0145】
半導体チップ15,16の夫々は、図6に示すように、主に、半導体基板A1と、この半導体基板A1の回路形成面上において絶縁層、配線層の夫々を複数段積み重ねた多層配線層A2と、この多層配線層を覆うようにして形成された表面保護膜A3とを有する構成になっているため、半導体チップ15,16の夫々は裏面が凸面となる方向に反っている。従って、半導体チップ15,16の夫々の裏面を向い合わせた状態で半導体チップ15,16の夫々を積層した時、半導体チップの中心から周辺部に向って徐々に広がる隙間が半導体チップ15と半導体チップ16との間に形成される。このような隙間は、比較的小さい締め付け力で容易に変形する緩衝体51を介在して、半導体チップ15,16の夫々を重ね合わせることによって無くすことができる。隙間を無くすことができれば、トランスファ・モールディング法に基づいて樹脂封止体19を形成する際、樹脂に混入されたフィラーによる空間が半導体チップ15,16間に発生しないので、空間の部分を起点にして発生する半導体チップ(15,16)の亀裂を防止することができる。
【0146】
なお、半導体チップ15の裏面と半導体チップ16の裏面との間に緩衝体51を充填するためには、これらの間に間隔を持たせる必要があるが、間隔を持たせることによって樹脂封止体19の厚さが厚くなるので、本実施形態では半導体チップ15,16の夫々の厚さを薄くして樹脂封止体19の厚さの増加を抑制している。
【0147】
以下、半導体装置50の製造方法について、図26乃至図28を用いて説明する。図26はワイヤボンディング工程を説明するための要部断面図であり、図27は第1及び第2のリードフレームを重ね合わせた状態を示す要部断面図であり、図28は封止工程を説明するための要部断面図である。
【0148】
まず、同一構造の半導体チップ15及び半導体チップ16を準備すると共に、図7に示すリードフレームLF1及び図9に示すリードフレームLF2を準備する。
次に、リードフレームLF1に半導体チップ15を接着固定し、更に、リードフレームLF2に半導体チップ16を接着固定する。
次に、半導体チップ15の電極BP1とリード3の内部リード部のワイヤ接続部(先端部分)とを導電性のワイヤ17で電気的に接続すると共に、半導体チップ15の電極BP1とバスバーリード7の分岐リードとを導電性のワイヤ17で電気的に接続し、更に、半導体チップ16の電極BP2とリード4の内部リード部のワイヤ接続部(先端部分)とを導電性のワイヤ18で電気的に接続すると共に、半導体チップ16の電極BP2とバスバーリード8の分岐リードとを導電性のワイヤ18で電気的に接続する。
【0149】
この工程において、半導体チップ15,16の夫々の厚さは前述の実施形態1の場合よりも薄くなっているので、半導体チップ15,16の夫々の厚さを薄くした分、図26に示すように、ヒートステージ52のチップ装着部とリード装着部との間に段差52Aを設けておく。これにより、ヒートステージ52に半導体チップ(15,16)の裏面及びリード(3,4)の第3の部分(3C,4C)を接触させることができる。
【0150】
次に、半導体チップ15、半導体チップ16の夫々の裏面同志が向い合うように、リードフレームLF1、LF2の夫々を重ね合わせる。リードフレームLF1、LF2の重ね合わせは、半導体チップ15と半導体チップ16との間に、比較的小さい締め付け力で容易に変形する緩衝体51を介在して行う。緩衝体51としては、例えば、ポリイミド系の樹脂からなる樹脂基材の両面(表面及び裏面)にポリイミド系の樹脂からなる接着層が形成された樹脂フィルムを用いる。
【0151】
この工程において、半導体チップ15,16の夫々の反りによって形成された隙間に緩衝体51が充填されるので、半導体チップ15と半導体チップ16との間の隙間を無くすことができる。リードフレームLF1、LF2の夫々を重ね合わせた状態を図27に示す。
【0152】
次に、図28に示すように、リードフレームLF1、LF2の夫々を重ね合わせた状態で、リードフレームLF1、LF2の夫々をトランスファ・モールド装置の成形金型(モールド金型)22の上型22Aと下型22Bとの間に位置決めする。この時、上型22A及び下型22Bによって形成されるキャビティ24の内部には、半導体チップ(15,16)、リード3の内部リード部、リード4の内部リード部、フィルム(9,10)、ワイヤ(17,18)及び吊りリード11等が配置される。
【0153】
次に、成形金型22のポットからランナー及び流入ゲートを通してキャビティ24内に流動性の樹脂を加圧注入して樹脂封止体19を形成する。半導体チップ(15,16)、リード3の内部リード部、リード4の内部リード部、フィルム(9,10)、ワイヤ(17,18)及び吊りリード11等は、樹脂封止体19によって封止される。樹脂としては、例えば、フェノール系硬化剤、シリコーンゴム及びフィラー等が添加されたエポキシ系の熱硬化性樹脂を用いる。
【0154】
この工程において、半導体チップ15の裏面と半導体チップ16の裏面との間に緩衝体52が充填されているので、半導体チップ15の裏面と半導体チップ16の裏面との間に樹脂封止体19の樹脂が侵入することはない。従って、樹脂に混入されたフィラーによる空間が半導体チップ15,16間に発生しないので、樹脂中に巻き込まれた気泡を取り除くため、キャビティ24内への樹脂の注入が終了した後、注入時の圧力よりも高い圧力(例えば60kg/cm2程度)を加えた時に空間の部分を起点にして発生する半導体チップ(15,16)の亀裂を防止することができる。
この後、前述の実施形態1と同様の工程を施すことにより、図25に示す半導体装置50がほぼ完成する。
【0155】
このように、半導体装置50の製造において、半導体チップ15の裏面と半導体チップ16の裏面との間に緩衝体51が充填された状態で、半導体チップ15、半導体チップ16、リード3の内部リード部、リード4の内部リード部及びワイヤ(17,18)等を成形金型22のキャビティ24内に配置し、その後、キャビティ24内に樹脂を加圧注入して樹脂封止体19を形成する。
これにより、半導体チップ15の裏面と半導体チップ16の裏面との間には緩衝体52が充填されているので、半導体チップ15の裏面と半導体チップ16の裏面との間に樹脂封止体19の樹脂が侵入することはない。従って、樹脂に混入されたフィラーによる空間が半導体チップ15,16間に発生しないので、樹脂中に巻き込まれた気泡を取り除くため、キャビティ24内への樹脂の注入が終了した後、注入時の圧力よりも高い圧力を加えた時に空間の部分を起点にして発生する半導体チップ(15,16)の亀裂を防止することができる。この結果、半導体装置50の歩留まりの向上を図ることができる。
【0156】
(実施形態3)
図29は本発明の実施形態3であるTSOP型の半導体装置の断面図である。図29に示すように、本実施形態の半導体装置60は、前述の実施形態1と基本的に同様の構成になっており、以下の構成が異なっている。
【0157】
即ち、半導体チップ15の裏面と半導体チップ16の裏面との間に間隔61を持たせた状態で半導体チップ15、半導体チップ16の夫々が積層されている。間隔61には樹脂封止体19の樹脂が充填されている。樹脂封止体19の樹脂には、低応力化を図るために多数のフィラーが混入されている。従って、フィラーの最大粒径よりも広い間隔61を半導体チップ15の裏面と半導体チップ16の裏面との間に持たせることにより、トランスファ・モールディング法に基づいて樹脂封止体を形成する際、樹脂の流れが良くなるので、樹脂に混入されたフィラーによる空間は半導体チップ15,16間に発生しない。
【0158】
なお、半導体チップ15の裏面と半導体チップ16の裏面との間に間隔61を持たせることによって樹脂封止体19の厚さが厚くなるので、本実施形態では前述の実施形態2と同様に、半導体チップ15,16の夫々の厚さを薄くして樹脂封止体19の厚さの増加を抑制している。
【0159】
以下、半導体装置60の製造方法について、図30及び図31を用いて説明する。図30は第1及び第2のリードフレームを重ね合わせた状態を示す要部断面図であり、図31は封止工程を説明するための要部断面図である。
【0160】
まず、同一構造の半導体チップ15及び半導体チップ16を準備すると共に、図7に示すリードフレームLF1及び図9に示すリードフレームLF2を準備する。
次に、リードフレームLF1に半導体チップ15を接着固定し、更に、リードフレームLF2に半導体チップ16を接着固定する。
次に、半導体チップ15の電極BP1とリード3の内部リード部のワイヤ接続部(先端部分)とを導電性のワイヤ17で電気的に接続すると共に、半導体チップ15の電極BP1とバスバーリード7の分岐リードとを導電性のワイヤ17で電気的に接続し、更に、半導体チップ16の電極BP2とリード4の内部リード部のワイヤ接続部(先端部分)とを導電性のワイヤ18で電気的に接続すると共に、半導体チップ16の電極BP2とバスバーリード8の分岐リードとを導電性のワイヤ18で電気的に接続する。
【0161】
この工程において、半導体チップ15,16の夫々の厚さは前述の実施形態1の場合よりも薄くなっているので、半導体チップ15,16の夫々の厚さを薄くした分、図26に示すように、ヒートステージ52のチップ装着部とリード装着部との間に段差52Aを設けておく。これにより、ヒートステージ52に半導体チップ(15,16)の裏面及びリード(3,4)の第3の部分(3C,4C)を接触させることができる。
【0162】
次に、半導体チップ15、半導体チップ16の夫々の裏面同志が向い合うように、リードフレームLF1、LF2の夫々を重ね合わせる。リードフレームLF1、LF2の重ね合わせは、図30に示すように、半導体チップ15と半導体チップ16との間に間隔61を持たせた状態で行う。間隔61は、樹脂封止体の形成時に用いる樹脂に混入されたフィラーの粒径よりも広くする。本実施形態では、平均粒径が3〜5[μm]、最大粒径が25[μm]のフィラーが多数混入されたエポキシ系の熱硬化性樹脂を用いるので、このフィラーの最大粒径よりも広い間隔61にする。
【0163】
なお、半導体チップ15,16の夫々は裏面が凸面となる方向に反っているため、半導体チップ15,16の夫々の裏面を向い合わせた状態で半導体チップ15,16の夫々を積層した時、半導体チップ15の中心部分と半導体チップ16の中心部分との間が最も狭くなる。従って、半導体チップ15の裏面の中心部分と半導体チップ16の裏面の中心部分との間の間隔61をフィラーの最大粒径よりも広くする必要がある。
【0164】
次に、図30に示すように、リードフレームLF1、LF2の夫々を重ね合わせた状態で、リードフレームLF1、LF2の夫々をトランスファ・モールド装置の成形金型(モールド金型)22の上型22Aと下型22Bとの間に位置決めする。この時、上型22A及び下型22Bによって形成されるキャビティ24の内部には、半導体チップ(15,16)、リード3の内部リード部、リード4の内部リード部、フィルム(9,10)、ワイヤ(17,18)及び吊りリード11等が配置される。
【0165】
次に、成形金型22のポットからランナー及び流入ゲートを通してキャビティ24内に流動性の樹脂を加圧注入して樹脂封止体19を形成する。半導体チップ(15,16)、リード3の内部リード部、リード4の内部リード部、フィルム(9,10)、ワイヤ(17,18)及び吊りリード11等は、樹脂封止体19によって封止される。
【0166】
この工程において、半導体チップ15の裏面と半導体チップ16の裏面との間に、樹脂に混入されたフィラーの最大粒径よりも広い間隔61を持たせているので、樹脂に混入されたフィラーによる空間は半導体チップ15,16間に発生しない。従って、樹脂中に巻き込まれた気泡を取り除くため、キャビティ24内への樹脂の注入が終了した後、注入時の圧力よりも高い圧力を加えた時に空間の部分を起点にして発生する半導体チップ(15,16)の亀裂を防止することができる。
この後、前述の実施形態1と同様の工程を施すことにより、図29に示す半導体装置60がほぼ完成する。
【0167】
このように、半導体装置60の製造において、半導体チップ15の裏面と半導体チップ16の裏面との間にフィラーの最大粒径よりも広い間隔61を持たせた状態で、半導体チップ15、半導体チップ16、リード3の内部リード、リード4の内部リード及びワイヤ(17,18)等を成形金型22のキャビティ24内に配置し、その後、キャビティ24内に、多数のフィラーが混入された樹脂を加圧注入して樹脂封止体19を形成する。
【0168】
これにより、半導体チップ15の裏面と半導体チップ16の裏面との間の樹脂の通りが良くなるので、樹脂に混入されたフィラーによる空間は半導体チップ15,16間に発生しない。従って、樹脂中に巻き込まれた気泡を取り除くため、キャビティ24内への樹脂の注入が終了した後、注入時の圧力よりも高い圧力を加えた時に空間の部分を起点にして発生する半導体チップ(15,16)の亀裂を防止することができる。この結果、半導体装置60の歩留まりの向上を図ることができる。
【0169】
なお、実施形態2及び実施形態3では、半導体チップ15の裏面と半導体チップ16の裏面との間に間隔を持たせるために半導体チップ15,16の夫々の厚さを薄くした例について説明したが、リード3、リード4の夫々の折り曲げ加工を工夫して、半導体チップ15の裏面と半導体チップ16の裏面との間に間隔を持たせてもよい。
【0170】
以上、本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、本発明は、前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
例えば、本発明は、一方向リード配列構造であるSIP(Single In-line Package)型、ZIP(Zigzag In-line Package)型等の半導体装置に適用できる。
また、本発明は、二方向リード配列構造であるSOJ(Small Out-line J-leaded Package)型、SOP(Small Out-line Package)型等の半導体装置に適用できる。
また、本発明は、四方向リード配列構造であるQFP(Quad Flatpack Package)型、QFJ(Quad Flatpack J-leaded Package)型等の半導体装置に適用できる。
【0171】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
本発明によれば、半導体装置の歩留まりの向上を図ることが可能となる。
本発明によれば、半導体装置の生産性の向上を図ることが可能となる。
本発明によれば、半導体装置の信頼性の向上を図ることが可能となる。
【図面の簡単な説明】
【図1】本発明の実施形態1である半導体装置の樹脂封止体の上部を除去した状態の平面図である。
【図2】本発明の実施形態1である半導体装置の樹脂封止体の下部を除去した状態の底面図である。
【図3】図1のa−a線に沿う断面図である。
【図4】 図3の一部を拡大した断面図である。
【図5】 本発明の実施形態1である半導体装置の要部断面図である。
【図6】 本発明の実施形態1である半導体装置に組み込まれた半導体チップの概略構成を示す要部断面図である。
【図7】本発明の実施形態1である半導体装置の製造に用いられる第1のリードフレームの平面図である。
【図8】図7の一部を拡大した模式的平面図である。
【図9】本発明の実施形態1である半導体装置の製造に用いられる第2のリードフレームの平面図である。
【図10】図9の一部を拡大した平面図である。
【図11】本発明の実施形態1である半導体装置の製造において、ワイヤボンディング工程を説明するための要部断面図である。
【図12】本発明の実施形態1である半導体装置の製造において、第1及び第2のリードフレームを重ね合わせた状態を示す要部平面図である。
【図13】本発明の実施形態1である半導体装置の製造において、封止工程を説明するための要部断面図である。
【図14】本発明の実施形態1である半導体装置の製造において、封止工程を説明するための要部断面図である。
【図15】本発明の実施形態1である半導体装置の製造において、封止工程を説明するための要部断面図である。
【図16】本発明の実施形態1である半導体装置の製造において、封止工程を説明するための要部断面図である。
【図17】本発明の実施形態1である半導体装置の製造において、封止工程が施された後の状態を示す底面図である。
【図18】本発明の実施形態1である半導体装置の製造において、封止工程が施された後の状態を示す断面図である。
【図19】本発明の実施形態1である半導体装置の製造に用いられるレーザ装置の概略構成を説明するためのブロック図である。
【図20】本発明の実施形態1である半導体装置の製造において、接合工程を説明するための要部底面図である。
【図21】本発明の実施形態1である半導体装置の製造において、接合工程を説明するための要部斜視図である。
【図22】本発明の実施形態1である半導体装置の製造において、第2のリードフレームの枠体を除去した後の状態を示す底面図である。
【図23】本発明の実施形態1である半導体装置の製造において、第2のリードフレームの枠体を除去した後の状態を示す断面図である。
【図24】本発明の実施形態1である半導体装置の製造において、メッキ工程を説明するためのフローチャートである。
【図25】本発明の実施形態2である半導体装置の断面図である。
【図26】本発明の実施形態2である半導体装置の製造において、ワイヤボンディング工程を説明するための要部断面図である。
【図27】本発明の実施形態2である半導体装置の製造において、第1及び第2のリードフレームを重ね合わせた状態を示す要部断面図である。
【図28】本発明の実施形態2である半導体装置の製造において、封止工程を説明するための要部断面図である。
【図29】本発明の実施形態3である半導体装置の断面図である。
【図30】本発明の実施形態3である半導体装置の製造において、第1及び第2のリードフレームを重ね合わせた状態を示す要部断面図である。
【図31】本発明の実施形態3である半導体装置の製造において、封止工程を説明するための要部断面図である。
【図32】従来の問題点を説明するための断面図である。
【図33】従来の問題点を説明するための断面図である。
【符号の説明】
LF1,LF2…リードフレーム、1,2…枠体、3,4…リード、5,6…ダムバー、7,8…バスバーリード、9,10…フィルム、11…吊りリード、12…補強リード、13…金属層、14…導電性被膜、15,16…半導体チップ、15X,16X…回路形成面、17,18…ワイヤ、19…樹脂封止体、20…半導体装置、22…成形金型、22A…上型、22B…下型、23A,23B…クランプ面、24…キャビティ、31…レーザ発振器、32…ビームフォーマ、33…ベンディングミラー、34…集光レンズ、35…レーザ光、50…半導体装置、51…緩衝体、60…半導体装置、61…間隔。
Claims (7)
- 樹脂封止体と、
前記樹脂封止体の内部に位置し、表裏面のうちの表面に電極が形成された第1の半導体チップ及び第2の半導体チップと、
前記樹脂封止体の内外に亘って延在し、前記第1の半導体チップの表面に接着固定されると共に、その表面の電極に第1の導電性ワイヤを介して電気的に接続される第1のリードと、
前記樹脂封止体の内外に亘って延在し、前記第2の半導体チップの表面に接着固定されると共に、その表面の電極に第2の導電性ワイヤを介して電気的に接続される第2のリードとを有する半導体装置の製造方法であって、
前記第1の半導体チップ、第2の半導体チップの夫々の裏面同志が向い合うように、前記第1のリード、第2のリードの夫々を重ね合わせた状態で前記樹脂封止体を形成した後、前記第1のリード、第2のリードの夫々を溶接にて接合することを特徴とする半導体装置の製造方法。 - 樹脂封止体と、
前記樹脂封止体の内部に位置し、表裏面のうちの表面に電極が形成された第1の半導体チップ及び第2の半導体チップと、
前記樹脂封止体の内外に亘って延在し、前記第1の半導体チップの表面に接着固定されると共に、その表面の電極に第1の導電性ワイヤを介して電気的に接続される第1のリードと、
前記樹脂封止体の内外に亘って延在し、前記第2の半導体チップの表面に接着固定されると共に、その表面の電極に第2の導電性ワイヤを介して電気的に接続される第2のリードとを有する半導体装置の製造方法であって、
前記第1の半導体チップ、第2の半導体チップの夫々の裏面同志が向い合うように、前記第1のリード、第2のリードの夫々を重ね合わせた状態で前記樹脂封止体を形成した後、前記第1のリード、第2のリードの夫々を前記樹脂封止体から離れた位置で溶接にて接合することを特徴とする半導体装置の製造方法。 - 樹脂封止体と、
前記樹脂封止体の内部に位置し、表裏面のうちの表面に電極が形成された第1の半導体チップ及び第2の半導体チップと、
前記樹脂封止体の内外に亘って延在し、前記第1の半導体チップの表面に接着固定されると共に、その表面の電極に第1の導電性ワイヤを介して電気的に接続される第1のリードと、
前記樹脂封止体の内外に亘って延在し、前記第2の半導体チップの表面に接着固定されると共に、その表面の電極に第2の導電性ワイヤを介して電気的に接続される第2のリードとを有する半導体装置の製造方法であって、
前記第1の半導体チップ、第2の半導体チップの夫々の裏面同志が向い合うように、前記第1のリード、第2のリードの夫々を重ね合わせた状態で前記樹脂封止体を形成した後、前記第1のリード、第2のリードの夫々を前記第2のリードの先端部分において溶接にて接合することを特徴とする半導体装置の製造方法。 - 請求項1乃至請求項3のうち何れか一項に記載の半導体装置の製造方法において、
前記第1のリード、第2のリードのうちの何れか一方のリードは、前記樹脂封止体の外部に位置する外部リード部の長さが他方のリードの外部リード部の長さよりも短いことを特徴とする半導体装置の製造方法。 - 請求項1乃至請求項3のうち何れか一項に記載の半導体装置の製造方法において、
前記溶接は、前記第1のリード、第2のリードのうちの何れか一方の上方からレーザ光を照射して行うことを特徴とする半導体装置の製造方法。 - 請求項5に記載の半導体装置の製造方法において、
前記レーザ光の照射径は、前記第1のリード、第2のリードの夫々の接合部におけるリード幅よりも小さいことを特徴とする半導体装置の製造方法。 - 請求項5又は請求項6に記載の半導体装置の製造方法において、
前記第1のリード、第2のリードの夫々は、鉄−ニッケル系の合金材又は銅系の合金材で形成されていることを特徴とする半導体装置の製造方法。
Priority Applications (11)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05396999A JP3756338B2 (ja) | 1999-03-02 | 1999-03-02 | 半導体装置の製造方法 |
TW88108313A TW434756B (en) | 1998-06-01 | 1999-05-20 | Semiconductor device and its manufacturing method |
SG1999002538A SG75958A1 (en) | 1998-06-01 | 1999-05-20 | Semiconductor device and a method of producing semiconductor device |
KR19990019688A KR100619211B1 (ko) | 1998-06-01 | 1999-05-31 | 반도체 장치 |
US09/322,915 US6410365B1 (en) | 1998-06-01 | 1999-06-01 | Semiconductor device with two stacked chips in one resin body and method of producing |
CN99106938A CN1237785A (zh) | 1998-06-01 | 1999-06-01 | 半导体器件和半导体器件的制作方法 |
US10/032,578 US6479322B2 (en) | 1998-06-01 | 2002-01-02 | Semiconductor device with two stacked chips in one resin body and method of producing |
US10/133,583 US6551858B2 (en) | 1998-06-01 | 2002-04-29 | Method of producing a semiconductor device having two semiconductor chips sealed by a resin |
US10/373,834 US20030153134A1 (en) | 1998-06-01 | 2003-02-27 | Semiconductor device, and a method of producing semiconductor device |
KR1020060037977A KR100721468B1 (ko) | 1998-06-01 | 2006-04-27 | 반도체 장치의 제조 방법 |
KR1020070022763A KR100753723B1 (ko) | 1998-06-01 | 2007-03-08 | 반도체 장치의 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05396999A JP3756338B2 (ja) | 1999-03-02 | 1999-03-02 | 半導体装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005344949A Division JP4335203B2 (ja) | 2005-11-30 | 2005-11-30 | 半導体装置の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2000252410A JP2000252410A (ja) | 2000-09-14 |
JP2000252410A5 JP2000252410A5 (ja) | 2005-07-28 |
JP3756338B2 true JP3756338B2 (ja) | 2006-03-15 |
Family
ID=12957499
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05396999A Expired - Fee Related JP3756338B2 (ja) | 1998-06-01 | 1999-03-02 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3756338B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5183642B2 (ja) * | 2007-12-20 | 2013-04-17 | アイシン・エィ・ダブリュ株式会社 | 半導体装置およびその製造方法 |
JP2021125477A (ja) * | 2020-01-31 | 2021-08-30 | 株式会社東芝 | 半導体装置 |
-
1999
- 1999-03-02 JP JP05396999A patent/JP3756338B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000252410A (ja) | 2000-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100619211B1 (ko) | 반도체 장치 | |
KR100551641B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
JP3958522B2 (ja) | 半導体装置 | |
JP2001274316A (ja) | 半導体装置及びその製造方法 | |
JP2000077435A (ja) | 半導体装置及びその製造方法 | |
JP3638750B2 (ja) | 半導体装置 | |
JP3756338B2 (ja) | 半導体装置の製造方法 | |
JP4335203B2 (ja) | 半導体装置の製造方法 | |
JP3954585B2 (ja) | 半導体装置 | |
JP3954586B2 (ja) | 半導体装置 | |
JP4162758B2 (ja) | 半導体装置の製造方法 | |
JP4750076B2 (ja) | 半導体装置の製造方法 | |
JP2001156232A (ja) | 半導体装置の製造方法 | |
JP3908412B2 (ja) | 半導体装置の製造方法 | |
JP2001007271A (ja) | 半導体装置及びその製造方法 | |
JP4554644B2 (ja) | 半導体装置の製造方法 | |
JPH04184949A (ja) | 半導体装置とその製造方法 | |
JP4040549B2 (ja) | 半導体装置 | |
JP3957722B2 (ja) | 半導体装置の製造方法 | |
JP4668729B2 (ja) | 半導体装置の製造方法 | |
JP2019075474A (ja) | 半導体装置の製造方法 | |
JP2007180586A (ja) | 半導体装置 | |
JPH08330494A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2000049278A (ja) | 半導体装置の製造方法 | |
JPH11260982A (ja) | 樹脂封止型デバイスの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040329 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040331 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041216 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050315 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050929 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051004 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051220 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051221 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090106 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100106 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |