JP2000252410A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2000252410A
JP2000252410A JP11053969A JP5396999A JP2000252410A JP 2000252410 A JP2000252410 A JP 2000252410A JP 11053969 A JP11053969 A JP 11053969A JP 5396999 A JP5396999 A JP 5396999A JP 2000252410 A JP2000252410 A JP 2000252410A
Authority
JP
Japan
Prior art keywords
lead
semiconductor chip
sealing body
resin sealing
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11053969A
Other languages
English (en)
Other versions
JP3756338B2 (ja
JP2000252410A5 (ja
Inventor
Atsushi Fujishima
敦 藤嶋
Yasuyuki Nakajima
靖之 中島
Takatoshi Hagiwara
孝俊 萩原
Koji Koizumi
浩二 小泉
Yoichi Kawada
洋一 河田
Michiaki Sugiyama
道昭 杉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Solutions Technology Ltd
Original Assignee
Hitachi Ltd
Hitachi ULSI Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi ULSI Systems Co Ltd filed Critical Hitachi Ltd
Priority to JP05396999A priority Critical patent/JP3756338B2/ja
Priority to TW88108313A priority patent/TW434756B/zh
Priority to SG1999002538A priority patent/SG75958A1/en
Priority to KR19990019688A priority patent/KR100619211B1/ko
Priority to CN99106938A priority patent/CN1237785A/zh
Priority to US09/322,915 priority patent/US6410365B1/en
Publication of JP2000252410A publication Critical patent/JP2000252410A/ja
Priority to US10/032,578 priority patent/US6479322B2/en
Priority to US10/133,583 priority patent/US6551858B2/en
Priority to US10/373,834 priority patent/US20030153134A1/en
Publication of JP2000252410A5 publication Critical patent/JP2000252410A5/ja
Application granted granted Critical
Publication of JP3756338B2 publication Critical patent/JP3756338B2/ja
Priority to KR1020060037977A priority patent/KR100721468B1/ko
Priority to KR1020070022763A priority patent/KR100753723B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 半導体装置の歩留まりが低下する。 【解決手段】 樹脂封止体と、前記樹脂封止体の内部に
位置し、表裏面のうちの表面に電極が形成された第１の
半導体チップ及び第２の半導体チップと、前記樹脂封止
体の内外に亘って延在し、前記第１の半導体チップの電
極に電気的に接続される第１のリードと、前記樹脂封止
体の内外に亘って延在し、前記第２の半導体チップの電
極に電気的に接続される第２のリードとを有する半導体
装置の製造方法であって、前記第１のリード、第２のリ
ードの夫々を重ね合わせた状態で前記樹脂封止体を形成
した後、前記第１のリード、第２のリードの夫々を溶接
にて接合する。前記溶接は、前記第１のリード、第２の
リードのうちの何れか一方の上方からレーザ光を照射し
て行う。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に、二つの半導体チップを積層し、この二つの半
導体チップを一つの樹脂封止体で封止する半導体装置に
適用して有効な技術に関するものである。
【０００２】
【従来の技術】ＤＲＡＭ（Ｄynamic Ｒandum Ａccess
Ｍemory）、ＳＲＡＭ（Ｓtatic Ｒandum Ａccess Ｍemo
ry）等の記憶回路システムを内蔵する半導体チップは、
大容量化に伴って平面サイズが大型化する傾向にある。
そこで、これらの記憶回路システムが内蔵された半導体
チップを樹脂封止体で封止する半導体装置においては、
リードフレームのダイパッド（タブとも言う）を省略
し、大型の半導体チップにも対応可能なＬＯＣ（Ｌead
Ｏn Ｃhip）構造が採用されている。ＬＯＣ構造とは、
半導体チップの表裏面（互いに対向する一主面及び他の
主面）のうちの表面（一主面）である回路形成面上にリ
ードを配置した構造のことである。このようなＬＯＣ構
造を採用することにより、半導体チップの平面サイズが
大型化されても、樹脂封止体で封止されるリードの封止
領域を確保することができるので、樹脂封止体の平面サ
イズの増加を抑制することができる。なお、ＬＯＣ構造
を採用する半導体装置については、例えば、特開平２−
２４６１２５号（１９９０年、１０月１日公開）公報に
記載されている。
【０００３】一方、記憶回路システムが内蔵された半導
体チップの高密度実装を目的として、同一容量の記憶回
路システムが内蔵された二つの半導体チップを積層し、
この二つの半導体チップを一つの樹脂封止体で封止する
積層型半導体装置が開発されている。例えば、特開平７
−５８２８１号（１９９５年、３月３日公開）公報には
ＬＯＣ構造の積層型半導体装置が記載されている。
【０００４】前記公報に記載されたＬＯＣ構造の積層型
半導体装置は、主に、樹脂封止体と、樹脂封止体の内部
に位置し、表裏面（互いに対向する一主面及び他の主
面）のうちの表面（一主面）である回路形成面に電極が
形成された第１の半導体チップ及び第２の半導体チップ
と、樹脂封止体の内外に亘って延在し、第１の半導体チ
ップの回路形成面に絶縁性のフィルムを介して接着固定
されると共に、その回路形成面の電極に導電性のワイヤ
を介して電気的に接続される第１のリードと、樹脂封止
体の内部に位置し、第２の半導体チップの回路形成面に
絶縁性のフィルムを介して接着固定されると共に、その
回路形成面の電極に導電性のワイヤを介して電気的に接
続される第２のリードとを有する構成になっている。
【０００５】第１の半導体チップ、第２の半導体チップ
の夫々は、夫々の回路形成面が向い合うようにして所定
の間隔を明けた状態で積層されている。第１のリード、
第２のリードの夫々は、夫々の一部を重ね合わせた状態
で積層され、レーザ溶接による溶融接合によって電気的
にかつ機械的に接続されている。
【０００６】第１のリードは、樹脂封止体の内部に位置
する内部リード部（インナーリードとも言う）が第１の
半導体チップの回路形成面の一辺を横切って第１の半導
体チップの回路形成面上を延在し、樹脂封止体の外部に
位置する外部リード部（アウターリードとも言う）が面
実装型リード形状の一つであるＪ型リード形状に折り曲
げ成形されている。
【０００７】第１のリードの内部リード部は、第１の半
導体チップの回路形成面に絶縁性のフィルムを介して接
着固定される部分が第１の半導体チップの一辺を横切る
部分よりも第１の半導体チップの回路形成面側に近づく
ように折り曲げ成形されている。
【０００８】第２のリードは、第２の半導体チップの回
路形成面の一辺を横切って第２の半導体チップの回路形
成面上を延在し、第２の半導体チップの回路形成面に絶
縁性のフィルムを介して接着固定される部分が第２の半
導体チップの一辺を横切る部分よりも第２の半導体チッ
プの回路形成面側に近づくように折り曲げ成形されてい
る。
【０００９】
【発明が解決しようとする課題】本発明者等は、薄型化
に好適な新しいＬＯＣ構造の積層型半導体装置を開発中
である。この積層型半導体装置は、まだ公知技術ではな
いが、本出願人によって先に出願された特願平１０−１
４０８７８号（１９９８年、５月２２日出願）に記載さ
れているように、主に、樹脂封止体と、樹脂封止体の内
部に位置し、表裏面のうちの表面（一主面）である回路
形成面に電極が形成された第１の半導体チップ及び第２
の半導体チップと、樹脂封止体の内外に亘って延在し、
第１の半導体チップの回路形成面に絶縁性のフィルムを
介して接着固定されると共に、その回路形成面の電極に
導電性のワイヤを介して電気的に接続される第１のリー
ドと、樹脂封止体の内外に亘って延在し、第２の半導体
チップの回路形成面に絶縁性のフィルムを介して接着固
定されると共に、その回路形成面の電極に導電性のワイ
ヤを介して電気的に接続される第２のリードとを有する
構成になっている。
【００１０】第１の半導体チップ、第２の半導体チップ
の夫々は、夫々の裏面（一主面と対向する他の主面）同
志を向い合わせた状態で積層されている。第１のリー
ド、第２のリードの夫々は、夫々の一部を重ね合わせた
状態で積層され、レーザ溶接による溶融接合によって電
気的にかつ機械的に接続されている。
【００１１】第１のリード、第２のリードの夫々は、樹
脂封止体の内部に位置する内部リード部と樹脂封止体の
外部に位置する外部リード部とを有する構成になってい
る。第１のリード、第２のリードの夫々の内部リード部
は、半導体チップ（第１のリードの場合は第１の半導体
チップ、第２のリードの場合は第２の半導体チップ）の
回路形成面の一辺を横切って半導体チップの回路形成面
上を延在する第１の部分と、この第１の部分から半導体
チップの裏面側に折れ曲がる第２の部分と、この第２の
部分から第１の部分と同一方向に延びる第３の部分とを
有する構成になっている。第１のリード、第２のリード
の夫々の第３の部分は、樹脂封止体の内外に亘って延在
し、上下方向に重なり合うようにして積層されている。
第１のリードの外部リード部は、面実装型リード形状の
一つであるガルウィング型リード形状に曲げ成形されて
いる。第２のリードの外部リード部は、第１のリードの
外部リード部よりも短い長さで形成されている。
【００１２】このようにして積層型半導体装置を構成す
ることにより、第１の半導体チップと第２の半導体チッ
プとの間には第１のリード、第２のリードの夫々が存在
しないため、従来の積層型半導体装置のように第１の半
導体チップと第２の半導体チップとの間に第１のリー
ド、第２のリードの夫々を配置した場合に比べて、二つ
の半導体チップの間隔を狭くすることができるので、こ
れに相当する分、樹脂封止体の厚さを薄くすることがで
きる。この結果、積層型半導体装置の薄型化を図ること
ができる。
【００１３】また、第１の半導体チップと第２の半導体
チップとの間には第１のリード、第２のリードの夫々が
存在しないため、従来の積層型半導体装置のように第１
の半導体チップと第２の半導体チップとの間に第１のリ
ード、第２のリードの夫々を配置した場合に比べて、第
１のリードに付加される浮遊容量（チップ／リード間容
量）のうち、第２の半導体チップとで生じる浮遊容量を
実質的に排除することができ、また、第２のリードに付
加される浮遊容量（チップ／リード間容量）のうち、第
１の半導体チップとで生じる浮遊容量を実質的に排除す
ることができるので、第１のリード及び第２のリードか
らなる一本のリードに付加される浮遊容量を低減するこ
とができる。この結果、リードの信号伝搬遅延を改善す
ることができるので、積層型半導体装置の電気特性の向
上を図ることができる。
【００１４】しかしながら、本発明者等は前述の積層型
半導体装置の開発中に新たな問題点を見出した。 〔１〕積層型半導体装置では二枚のリードフレームを用
いた組立プロセスによって製造されるため、第１のリー
ドフレームの枠体に支持された第１のリードと、第２の
リードフレームの枠体に支持された第２のリードとを接
合する必要がある。第１のリードと第２のリードとの接
合においては微小加工に好適なレーザ溶接が有効である
が、樹脂封止体を形成する前の段階においてレーザ溶接
を行うと以下の問題が生じる。
【００１５】レーザ溶接では、リードの接合部（溶接
部）にレーザ光を照射して接合部を溶融するため、レー
ザ光の照射力によって溶融したものが周囲に飛散し、多
量の飛散物が発生する。一方、第１の半導体チップ、第
２の半導体チップの夫々は、夫々の裏面同志を向い合わ
せた状態で積層されるため、溶接時に発生した飛散物が
半導体チップの回路形成面に飛来する。
【００１６】半導体チップの回路形成面に飛散物が飛来
した場合、飛散物は高温の状態であるため、半導体チッ
プの回路形成面に形成された表面保護膜に熱損傷が発生
し、表面保護膜下の配線が断線したり、隣り合う配線同
志が短絡したりするといった不具合が多発する。これら
の不具合が発生することによって半導体チップが不良と
なるので、積層型半導体装置の歩留まりが著しく低下す
る。特に、樹脂封止体の樹脂との接着性の向上やＤＲＡ
Ｍの耐α線強度の向上を図るために表面保護膜をポリイ
ミド系の樹脂で形成した半導体チップにおいては飛散物
による不良が発生し易くなる。
【００１７】また、レーザ溶接ではリードの接合部を溶
融するため、リードに含まれていた不純物（例えば硫黄
等）がアウトガスとなって半導体チップ表面に付着し、
化学反応を起こして半導体チップ表面を劣化させる。半
導体チップ表面が劣化した場合、半導体チップと樹脂封
止体の樹脂との接着性が著しく低下し、両者の熱膨張係
数の差に起因する熱応力によって両者の界面に剥離が発
生し易くなる。このような界面剥離が発生した場合、樹
脂封止体の樹脂に含まれている水分が剥離部に溜り、溜
った水分が製品完成後の環境試験である温度サイクル試
験時の熱や実装基板に半田付け実装する時の半田リフロ
ー熱によって気化膨張し、樹脂封止体に亀裂をもたらす
要因となるので、積層型半導体装置の信頼性が低下す
る。
【００１８】また、リードフレームは、リードの微細化
に伴って板厚が薄くなる傾向にあるため、機械的強度不
足によってリードに反りが生じ易くなる。リードに反り
が生じた場合、第１のリードの接合部と第２のリードの
接合部との間に隙間が生じ、溶接不良の原因となるの
で、第１のリードと第２のリードとを固定治具によって
押えなければならず、積層型半導体装置の生産性が低下
する。
【００１９】〔２〕積層型半導体装置に限らず、通常の
半導体装置においても、実装時の半田濡れ性の確保や耐
腐食性の向上を図るため、外部リード部を例えば鉛（Ｐ
ｂ）−錫（Ｓｎ）組成の材料からなる導電性被膜（メッ
キ膜）で被覆するメッキ処理が必要である。メッキ処理
は、一般的に、脱脂工程、水洗工程、研磨工程、水洗工
程等の前処理工程と、メッキ工程、水洗工程、中和工
程、湯洗工程、乾燥工程等の後処理工程とを備えた電解
メッキ法で行なわれる。このような工程を備えた電解メ
ッキ法でメッキ処理を施す場合、積層型半導体装置では
二枚のリードフレームを重ね合わせた状態でメッキ処理
が施されるため、第１のリードフレームの枠体と第２の
リードフレームの枠体との間に前段の工程の処理液（薬
液）が毛管現象によって残留し、前段の工程の処理液が
後段の各工程の処理液中に多量に持ち込まれてしまう。
このような処理液の持ち込みはメッキ不良を引き起こす
要因となり、積層型半導体装置の歩留まりが著しく低下
する。また、後段の各工程の処理液を頻繁に交換しなけ
ればならず、積層型半導体装置の生産性が低下する。
【００２０】〔３〕積層型半導体装置では、二枚のリー
ドフレームを重ね合わせた状態で樹脂封止体を形成して
いる。一方、二枚のリードフレームの夫々には樹脂封止
体をリードフレームの枠体に支持するための吊りリード
が重なり合う位置に設けられている。従って、樹脂封止
体の内部には二つの吊りリードの合わせ面が存在し、し
かも二つの吊りリードはメッキ処理が施された後にリー
ドフレームの枠体から切断されるため、二つの吊りリー
ドの合わせ面の端部が樹脂封止体から露出する状態とな
る。このような合わせ面が存在した場合、合わせ面を通
して外部から樹脂封止体の内部に水分が侵入し、半導体
チップの電極とワイヤとの接続部、リードの内部リード
部とワイヤとの接続部等が腐食し易くなるため、積層型
半導体装置の信頼性が低下する。
【００２１】〔４〕積層型半導体装置では、二枚のリー
ドフレームを用いた組立プロセスによって製造される。
第１のリードフレームは、複数本の第１のリードの夫々
の外部リード部における先端部分が枠体に支持され、複
数本の第１のリードの夫々の中間部分がダムバーによっ
て互いに連結され、かつダムバーによって枠体に支持さ
れた構成になっている。一方、第２のリードフレーム
は、複数本の第２のリードの夫々の外部リード部におけ
る先端部分がダムバーによって互いに連結され、かつダ
ムバーによって枠体に支持された構成になっている。即
ち、第２のリードフレームにおいてはダムバーと枠体と
で規定される領域に支持するものが何も存在しないた
め、剛性が低く、撓み易い。このため、第２のリードの
内部リード部を半導体チップの回路形成面に接着固定し
た後、後段の工程に第２のリードフレームを搬送する
際、半導体チップがふらつき、半導体チップが第２のリ
ードフレームから脱落するといった不具合が発生し易
く、積層型半導体装置の歩留まりが低下する。
【００２２】〔５〕積層型半導体装置では大量生産に好
適なトランスファ・モールディング法によって樹脂封止
体を形成している。トランスファ・モールディング法
は、成形金型のキャビティ内に樹脂を加圧注入して樹脂
封止体を形成する方法である。樹脂としては、低応力化
を図るため、一般的に多数のフィラーが混入されたエポ
キシ系の熱硬化性樹脂が用いられる。
【００２３】一方、半導体チップは、主に、半導体基板
と、この半導体基板の回路形成面上において絶縁層、配
線層の夫々を複数段積み重ねた多層配線層と、この多層
配線層を覆うようにして形成された表面保護膜（最終保
護膜）とを有する構成になっているため、半導体チップ
の裏面が凸面となる方向に半導体チップが反っている。
このような状態の二つの半導体チップを夫々の裏面同志
を向い合わせた状態で積層した場合、図３２に示すよう
に、二つの半導体チップ７１の中心部から周辺部に向っ
て徐々に広がる隙間７２が二つの半導体チップ７１の間
に形成される。
【００２４】従って、図３３に示すように、成形金型７
５のキャビティ７６内に二つの半導体チップ７１を配置
し、キャビティ７６内に樹脂７７を加圧注入して樹脂封
止体を形成する際、二つの半導体チップ７１の間の隙間
に樹脂７７が侵入する。しかしながら、樹脂７７にはフ
ィラーが混入されているため、フィラーの粒径より狭い
隙間には樹脂７７が侵入せず、二つの半導体チップ７１
の間に空間７８が形成される。このような空間７８が二
つの半導体チップ７１の間に形成された場合、キャビテ
ィ７６内への樹脂の注入が終了した後、樹脂中に巻き込
まれた気泡を取り除くために注入時の圧力よりも高い圧
力を加える時、空間７８の部分を起点にして半導体チッ
プ７１に亀裂が発生するため、積層型半導体装置の歩留
まりが低下する要因となる。
【００２５】本発明の目的は、半導体装置の歩留まりの
向上を図ることが可能な技術を提供することにある。本
発明の他の目的は、半導体装置の生産性の向上を図るこ
とが可能な技術を提供することにある。本発明の目的
は、半導体装置の信頼性の向上を図ることが可能な技術
を提供することにある。本発明の前記ならびにその他の
目的と新規な特徴は、本明細書の記述及び添付図面によ
って明らかになるであろう。
【００２６】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。 〔１〕樹脂封止体と、前記樹脂封止体の内部に位置し、
表裏面のうちの表面に電極が形成された第１の半導体チ
ップ及び第２の半導体チップと、前記樹脂封止体の内外
に亘って延在し、前記第１の半導体チップの電極に電気
的に接続される第１のリードと、前記樹脂封止体の内外
に亘って延在し、前記第２の半導体チップの電極に電気
的に接続される第２のリードとを有する半導体装置の製
造方法であって、前記第１のリード、第２のリードの夫
々の溶接部を重ね合わせた状態で前記樹脂封止体を形成
した後、前記第１のリード、第２のリードの夫々を溶接
にて接合する。前記溶接は、前記第１のリード、第２の
リードのうちの何れか一方の上方からレーザ光を照射し
て行う。
【００２７】〔２〕第１のリードフレームと第２のリー
ドフレームとを重ね合わせた状態で、前記第１のリード
フレームの枠体に支持された第１のリードの内部リード
部と、前記第２のリードフレームの枠体に支持された第
２のリードの内部リード部と、前記第１のリードの内部
リード部に接着固定され、かつ電極が前記第１のリード
の内部リード部に電気的に接続された第１の半導体チッ
プと、前記第２のリードの内部リード部に接着固定さ
れ、かつ電極が前記第２のリードの内部リード部に電気
的に接続された第２の半導体チップとを樹脂封止体で封
止する工程と、前記第１のリード、第２のリードの夫々
の外部リード部にメッキ処理を施す工程とを備えた半導
体装置の製造方法であって、前記樹脂封止体で封止する
工程の後であって、前記メッキ処理を施す工程の前に、
前記第２のリードフレームの枠体を除去する工程を備え
る。
【００２８】〔３〕半導体装置の製造方法であって、表
裏面のうちの表面に電極が形成された第１の半導体チッ
プ及び第２の半導体チップを準備し、更に、第１の枠体
で囲まれた領域内に位置し、外部リード部における先端
部分が前記第１の枠体に支持され、中間部分が第１のダ
ムバーによって互いに連結され、かつ前記第１のダムバ
ーによって前記第１の枠体に支持された複数本の第１の
リードと、前記第１の枠体で囲まれた領域内に位置し、
前記第１の枠体に支持された吊りリードとを有する第１
のリードフレームを準備し、更に、第２の枠体で囲まれ
た領域内に位置し、外部リード部における先端部分が第
２のダムバーによって互いに連結され、かつ前記第２の
ダムバーによって前記第２の枠体に支持された複数本の
第２のリードを有する第２のリードフレームとを準備す
る工程と、前記第１の半導体チップの表面に前記第１の
リードの内部リード部を接着固定し、前記第２の半導体
チップの表面に前記第２のリードの内部リード部を接着
固定する工程と、前記第１の半導体チップの電極と前記
第１のリードの内部リード部とを第１の導電性ワイヤで
電気的に接続し、前記第２の半導体チップの電極と前記
第２のリードの内部リード部とを第２の導電性ワイヤで
電気的に接続する工程と、前記第１の半導体チップ、第
２の半導体チップの夫々の裏面同志が向い合うように、
前記第１のリードフレーム、第２のリードフレームの夫
々を重ね合わせた状態で、前記第１の半導体チップ、第
２の半導体チップ、第１のリードの内部リード部、第２
のリードの内部リード部、第１の導電性ワイヤ、第２の
導電性ワイヤ及び吊りリードを樹脂封止体で封止する工
程とを備える。
【００２９】〔４〕半導体装置の製造方法であって、表
裏面のうちの表面に電極が形成された第１の半導体チッ
プ及び第２の半導体チップを準備し、更に、第１の枠体
で囲まれた領域内に位置し、外部リード部における先端
部分が前記第１の枠体に支持され、中間部分が第１のダ
ムバーによって互いに連結され、かつ前記第１のダムバ
ーによって前記第１の枠体に支持された複数本の第１の
リードを有する第１のリードフレームを準備し、更に、
第２の枠体で囲まれた領域内に位置し、外部リード部に
おける先端部分が第２のダムバーによって互いに連結さ
れ、かつ前記ダムバーによって前記第２の枠体に支持さ
れた複数本の第２のリードと、前記第２の枠体で囲まれ
た領域内に位置し、前記第２のダムバー及び前記第２の
枠体に支持された補強リードとを有する第２のリードフ
レームを準備する工程と、前記第１の半導体チップの表
面に前記第１のリードの内部リード部を接着固定し、前
記第２の半導体チップの表面に前記第２のリードの内部
リード部を接着固定する工程と、前記第１の半導体チッ
プの電極と前記第１のリードの内部リード部とを第１の
導電性ワイヤで電気的に接続し、前記第２の半導体チッ
プの電極と前記第２のリードの内部リード部とを第２の
導電性ワイヤで電気的に接続する工程と、前記第１の半
導体チップ、第２の半導体チップの夫々の裏面同志が向
い合うように、前記第１のリードフレーム、第２のリー
ドフレームの夫々を重ね合わせた状態で、前記第１の半
導体チップ、第２の半導体チップ、第１のリードの内部
リード部、第２のリードの内部リード部、第１の導電性
ワイヤ及び第２の導電性ワイヤを樹脂封止体で封止する
工程とを備える。
【００３０】〔５〕多数のフィラーが混入された樹脂を
用いて形成される樹脂封止体と、前記樹脂封止体の内部
に位置し、表裏面のうちの表面に電極が形成された第１
の半導体チップ及び第２の半導体チップと、前記樹脂封
止体の内外に亘って延在し、前記第１の半導体チップの
電極に電気的に接続される第１のリードと、前記樹脂封
止体の内外に亘って延在し、前記第２の半導体チップの
電極に電気的に接続される第２のリードとを有し、前記
第１の半導体チップ、第２の半導体チップの夫々は、夫
々の裏面同志を向い合わせた状態で積層される半導体装
置の製造方法であって、前記第１の半導体チップの裏面
と前記第２の半導体チップの裏面との間に緩衝体が充填
された状態で、前記第１の半導体チップ、第２の半導体
チップ、第１のリードの内部リード部、第２のリードの
内部リード部、第１の導電性ワイヤ及び第２の導電性ワ
イヤを成形金型のキャビティ内に配置し、その後、前記
キャビティ内に樹脂を加圧注入して前記樹脂封止体を形
成する。
【００３１】〔６〕多数のフィラーが混入された樹脂を
用いて形成される樹脂封止体と、前記樹脂封止体の内部
に位置し、表裏面のうちの表面に電極が形成された第１
の半導体チップ及び第２の半導体チップと、前記樹脂封
止体の内外に亘って延在し、前記第１の半導体チップの
電極に電気的に接続される第１のリードと、前記樹脂封
止体の内外に亘って延在し、前記第２の半導体チップの
電極に電気的に接続される第２のリードとを有し、前記
第１の半導体チップ、第２の半導体チップの夫々は、夫
々の裏面同志を向い合わせた状態で積層される半導体装
置の製造方法であって、前記第１の半導体チップの裏面
と前記第２の半導体チップの裏面との間に、前記フィラ
ーの最大粒径よりも広い間隔を持たせた状態で、前記第
１の半導体チップ、第２の半導体チップ、第１のリード
の内部リード部及び第２のリードの内部リード部を成形
金型のキャビティ内に配置し、その後、前記キャビティ
内に前記樹脂を加圧注入して前記樹脂封止体を形成す
る。
【００３２】上述した手段〔１〕によれば、第１のリー
ド、第２のリードの夫々を溶接する時、第１の半導体チ
ップ、第２の半導体チップの夫々の表面（回路形成面）
は樹脂封止体の樹脂で覆われているので、溶接時に発生
した飛散物（高温の溶融物）の飛来によって生じる第１
の半導体チップ、第２の半導体チップの夫々の不良を防
止することができる。この結果、半導体装置の歩留まり
の向上を図ることができる。また、第１のリード、第２
のリードの夫々を溶接する時、第１の半導体チップ、第
２の半導体チップの夫々の表面（回路形成面）は樹脂封
止体の樹脂で覆われているので、溶接時に発生したアウ
トガス（リードに含まれていた不純物（例えば硫黄等）
の蒸発物））の付着によって生じる第１の半導体チッ
プ、第２の半導体チップの夫々の表面劣化を防止するこ
とができ、半導体チップと樹脂封止体の樹脂との接着力
の低下を抑制することができる。この結果、半導体チッ
プと樹脂封止体の樹脂との熱膨張係数の差に起因する熱
応力によって両者の界面に剥離が発生し、樹脂封止体の
樹脂に含まれている水分が剥離部に溜り、溜った水分が
製品完成後の環境試験である温度サイクル試験時の熱や
実装基板に半田付け実装する時の半田リフロー熱によっ
て気化膨張し、樹脂封止体にもたらす亀裂を防止するこ
とができるので、半導体装置の信頼性の向上を図ること
ができる。また、第１のリード、第２のリードの夫々の
接合部は樹脂封止体によって互いに密着した状態に保持
されているので、第１のリードと第２のリードとを固定
治具によって押える必要がない。この結果、半導体装置
の生産性の向上を図ることができる。
【００３３】上述した手段〔２〕によれば、第１のリー
ド、第２のリードの夫々の外部リード部にメッキ処理を
施す際、前段の工程の処理液（薬液）が後段の工程の処
理液に持ち込まれる量を低減することがてきるので、処
理液の持込みによるメッキ不良を抑制することができ
る。この結果、半導体装置の歩留まりの向上を図ること
ができる。また、前段の工程の処理液（薬液）が後段の
工程の処理液に持ち込まれる量を低減することがてきる
ので、後段の各工程における処理液の交換回数を低減す
ることができる。この結果、半導体装置の生産性の向上
を図ることができる。
【００３４】上述した手段〔３〕によれば、樹脂封止体
の内部には重ね合った二つの吊りリードによる合わせ面
が存在しないので、合わせ面を通して外部から樹脂封止
体の内部に水分が侵入し、半導体チップの電極とワイヤ
との接続部、リードの内部リード部とワイヤとの接続部
等が腐食するといった不具合を抑制することができる。
この結果、半導体装置の信頼性の向上を図ることができ
る。
【００３５】上述した手段〔４〕によれば、第２のリー
ドフレームの剛性が補強リードによって向上しているの
で、第２のリードの内部リード部を半導体チップの回路
形成面に接着固定した後、後段の工程に第２のリードフ
レームを搬送する際、半導体チップがふらつき、半導体
チップが第２のリードフレームから脱落するといった不
具合の発生を抑制することができる。この結果、半導体
装置の歩留まりの向上を図ることができる。
【００３６】上述した手段〔５〕によれば、樹脂封止体
を形成する際、第１の半導体チップの裏面と第２の半導
体チップの裏面との間には緩衝体が充填されているの
で、半導体チップの裏面と半導体チップの裏面との間に
樹脂封止体の樹脂が侵入することはない。従って、樹脂
に混入されたフィラーによる空間が第１の半導体チップ
と第２の半導体チップとの間に発生しないので、樹脂中
に巻き込まれた気泡を取り除くため、キャビティ内への
樹脂の注入が終了した後、注入時の圧力よりも高い圧力
を加えた時に空間の部分を起点にして発生する第１及び
第２半導体チップの亀裂を防止することができる。この
結果、半導体装置の歩留まりの向上を図ることができ
る。
【００３７】上述した手段〔６〕によれば、樹脂封止体
を形成する際、第１の半導体チップの裏面と第２の半導
体チップの裏面との間の樹脂の通りが良くなるので、樹
脂に混入されたフィラーによる空間は第１の半導体チッ
プの裏面と第２の半導体チップの裏面との間に発生しな
い。従って、樹脂中に巻き込まれた気泡を取り除くた
め、成形金型のキャビティ内への樹脂の注入が終了した
後、注入時の圧力よりも高い圧力を加えた時に空間の部
分を起点にして発生する第１及び第２の半導体チップの
亀裂を防止することができる。この結果、半導体装置の
歩留まりの向上を図ることができる。
【００３８】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。なお、発明の実施の形態を
説明するための全図において、同一機能を有するものは
同一符号を付け、その繰り返しの説明は省略する。
【００３９】（実施形態１）本実施形態では、二方向リ
ード配列構造であるＴＳＯＰ(Ｔhin Ｓmall Ｏut-line
Ｐackage）型の半導体装置に本発明を適用した例につい
て説明する。図１は本発明の実施形態１である半導体装
置の樹脂封止体の上部を除去した状態の平面図であり、
図２は前記半導体装置の樹脂封止体の下部を除去した状
態の底面図であり、図３は図１のａ−ａ線に沿う断面図
であり、図４は図３の一部を拡大した断面図であり、図
５は前記半導体装置の要部断面図であり、図６は前記半
導体装置に組み込まれた半導体チップの概略構成を示す
要部断面図である。なお、図１及び図２において、図１
に示す左側のリード群は図２に示す右側のリード群と対
応し、図１に示す右側のリード群は図２に示す左側のリ
ード群と対応する。
【００４０】図１、図２及び図３に示すように、本実施
形態の半導体装置２０は、半導体チップ１５、半導体チ
ップ１６の夫々を上下方向に積層し、この半導体チップ
１５、半導体チップ１６の夫々を一つの樹脂封止体１９
で封止した構成になっている。半導体チップ１５，１６
の夫々は、夫々の表裏面（互いに対向する一主面及び他
の主面）のうちの裏面（他の主面）同志を向い合わせた
状態で積層されている。
【００４１】半導体チップ１５，１６の夫々は同一の外
形寸法で形成されている。また、半導体チップ１５，１
６の夫々の平面形状は方形状で形成され、本実施形態に
おいては長方形で形成されている。この半導体チップ１
５，１６の夫々には、記憶回路システムとして、例えば
６４メガビットのＤＲＡＭ（Ｄynamic Ｒandum Ａccess
Ｍemory）が内蔵されている。
【００４２】半導体チップ１５，１６の夫々は、図６に
示すように、主に、半導体基板Ａ１と、この半導体基板
Ａ１の回路形成面上において絶縁層、配線層の夫々を複
数段積み重ねた多層配線層Ａ２と、この多層配線層Ａ２
を覆うようにして形成された表面保護膜（最終保護膜）
Ａ３とを有する構成になっている。半導体基板Ａ１は例
えば単結晶シリコンで形成され、絶縁層は例えば酸化シ
リコン膜で形成され、配線層は例えばアルミニウム（Ａ
ｌ）又はアルミニウム合金等の金属膜で形成されてい
る。また、表面保護膜Ａ３は、例えば、メモリにおける
耐α線強度の向上を図ることができ、樹脂封止体１９の
樹脂との接着性の向上を図ることができるポリイミド系
の樹脂で形成されている。
【００４３】図１、図３及び図６に示すように、半導体
チップ１５の表裏面（互いに対向する一主面及び他の主
面）のうちの表面（一主面）である回路形成面１５Ｘの
中央部には、その長辺方向に沿って配列された複数個の
電極（ボンディングパッド）ＢＰ１が形成されている。
複数個の電極ＢＰ１の夫々は、半導体チップ１５の多層
配線層Ａ２のうちの最上層の配線層に形成されている。
最上層の配線層はその上層に形成された表面保護膜Ａ３
で覆われ、この表面保護膜Ａ３には電極ＢＰ１の表面を
露出するボンディング開口Ａ４が形成されている。
【００４４】図２、図３及び図６に示すように、半導体
チップ１６の表裏面（互いに対向する一主面及び他の主
面）のうちの表面（一主面）である回路形成面１６Ｘの
中央部には、その長辺方向に沿って配列された複数個の
電極（ボンディングパッド）ＢＰ２が形成されている。
複数個の電極ＢＰ２の夫々は、半導体チップ１６の多層
配線層Ａ２のうちの最上層の配線層に形成されている。
最上層の配線層はその上層に形成された表面保護膜Ａ３
で覆われ、この表面保護膜Ａ３には電極ＢＰ２の表面を
露出するボンディング開口Ａ４が形成されている。
【００４５】半導体チップ１５に内蔵されたＤＲＡＭの
回路パターンは、半導体チップ１６に内蔵されたＤＲＡ
Ｍの回路パターンと同一パターンで構成されている。ま
た、半導体チップ１５の回路形成面１５Ｘに形成された
電極ＢＰ１の配置パターンは、半導体チップ１６の回路
形成面１６Ｘに形成された電極ＢＰ２の配置パターンと
同一パターンで構成されている。即ち、半導体チップ１
５、半導体チップ１６の夫々は、同一構造で構成されて
いる。
【００４６】図１、図２及び図３に示すように、樹脂封
止体１９の平面形状は方形状で形成され、本実施形態に
おいては長方形で形成されている。この樹脂封止体１９
の互いに対向する二つの長辺の夫々の辺側には、夫々の
長辺に沿って配列された複数本のリード３及び複数本の
リード４が配置されている。複数本のリード３及び複数
本のリード４の夫々は、樹脂封止体１９の内外に亘って
延在し、樹脂封止体１９の内部に位置する内部リード部
と樹脂封止体１９の外部に位置する外部リード部とを有
する構成になっている。複数本のリード３の夫々の外部
リード部は面実装型リード形状の一つであるガルウィン
グ型リード形状に折り曲げ成形されている。複数本のリ
ード４の夫々の外部リード部はリード３の外部リード部
よりも短い長さで形成されている。
【００４７】リード３、リード４の夫々は、夫々の一部
を上下方向（半導体チップの積層方向）に互いに重ね合
わせた状態で積層されている。リード３、リード４の夫
々の一部は樹脂封止体１９の内外に亘って延在し、樹脂
封止体１９の外部においてレーザ溶接による溶融接合に
よって電気的にかつ機械的に接続されている。即ち、リ
ード３の外部リード部は、二つの半導体チップ（１５，
１６）が共用する外部接続用端子として用いられてい
る。
【００４８】複数本のリード３の夫々の外部リード部に
は端子名が付けられている。Ｖｃｃ端子は電源電位（例
えば５［Ｖ］）に電位固定される電源電位端子である。
Ｖｓｓ端子は基準電位（例えば０［Ｖ］）に電位固定さ
れる基準電位端子である。ＩＯ／０Ａ端子、ＩＯ／０Ｂ
端子、ＩＯ／１Ａ端子、ＩＯ／１Ｂ端子、ＩＯ／２Ａ端
子、ＩＯ／２Ｂ端子、ＩＯ／３Ａ端子及びＩＯ／３Ｂ端
子はデータ入出力端子である。Ａ０〜Ａ１２端子はアド
レス入力端子である。ＲＡＳ端子はロウアドレスストロ
ーブ端子である。ＣＡＳ端子はカラムアドレスストロー
ブ端子である。ＷＥ端子はリード／ライトイネーブル端
子である。ＯＥ端子は出力イネーブル端子である。ＮＣ
端子は空き端子である。
【００４９】アドレス入力端子（Ａ０〜Ａ１２）である
リード３、ＲＡＳ端子であるリード３、ＣＡＳ端子であ
るリード３、ＯＥ端子であるリード３の夫々は、図１に
示すように、樹脂封止体１９の内部に位置する内部リー
ド部が、半導体チップ１５の回路形成面１５Ｘに絶縁性
のフィルム９を介して接着固定されていると共に、その
回路形成面１５Ｘの電極ＢＰ１に導電性のワイヤ１７を
介して電気的に接続されている。
【００５０】Ｖｃｃ端子であるリード３、Ｖｓｓ端子で
あるリード３の夫々は、図１に示すように、樹脂封止体
１９の内部に位置する内部リード部が、半導体チップ１
５の回路形成面１５Ｘ上に配置されたバスバーリード７
と一体化されている。バスバーリード７は、電極ＢＰ１
の配列方向に沿って、他のリード３の内部リード部の先
端部と電極ＢＰ１との間を延在している。バスバーリー
ド７は、半導体チップ１５の回路形成面１５Ｘに絶縁性
のフィルム９を介して接着固定された分岐リードと一体
化され、この分岐リードは半導体チップ１５の電極ＢＰ
１に導電性のワイヤ１７を介して電気的に接続されてい
る。
【００５１】ＩＯ／０Ａ端子、ＩＯ／１Ａ端子、ＩＯ／
２Ａ端子、ＩＯ／３Ａ端子である夫々のリード３は、図
１に示すように、樹脂封止体１９の内部に位置する内部
リード部が、半導体チップ１５の回路形成面１５Ｘに絶
縁性のフィルム９を介して接着固定されていると共に、
その回路形成面１５Ｘの電極ＢＰ１に導電性のワイヤ１
７を介して電気的に接続されている。
【００５２】ＩＯ／０Ｂ端子、ＩＯ／１Ｂ端子、ＩＯ／
２Ｂ端子、ＩＯ／３Ｂ端子である夫々のリード３は、図
１に示すように、樹脂封止体１９の内部に位置する内部
リード部が半導体チップ１５の外周囲の外側に配置さ
れ、半導体チップ１５の電極ＢＰ１に対して電気的に接
続されていない。
【００５３】Ａ０端子〜Ａ１２端子である夫々のリード
３と接続されたリード４、ＲＡＳ端子であるリード３と
接続されたリード４、ＣＡＳ端子であるリード３と接続
されたリード４、ＷＥ端子であるリード３と接続された
リード４、ＯＥ端子であるリード３と接続されたリード
４は、図２に示すように、樹脂封止体１９の内部に位置
する内部リード部が、半導体チップ１６の回路形成面１
６Ｘに絶縁性のフィルム１０を介して接着固定されてい
ると共に、その回路形成面１６Ｘの電極ＢＰ２に導電性
のワイヤ１８を介して電気的に接続されている。
【００５４】Ｖｃｃ端子であるリード３と接続されたリ
ード４、Ｖｓｓ端子であるリード３と接続されたリード
４の夫々は、図２に示すように、樹脂封止体１９の内部
に位置する内部リード部が、半導体チップ１６の回路形
成面１６Ｘ上に配置されたバスバーリード８と一体化さ
れている。バスバーリード８は、電極ＢＰ２の配列方向
に沿って、他のリード４の内部リード部の先端部と電極
ＢＰ２との間を延在している。バスバーリード８は、半
導体チップ１６の回路形成面１６Ｘに絶縁性のフィルム
１０を介して接着固定された分岐リードと一体化され、
この分岐リードは半導体チップ１６の電極ＢＰ２に導電
性のワイヤ１８を介して電気的に接続されている。
【００５５】ＩＯ／０Ｂ端子、ＩＯ／１Ｂ端子、ＩＯ／
２Ｂ端子、ＩＯ／３Ｂ端子である夫々のリード３と接続
された夫々のリード４は、図２に示すように、樹脂封止
体１９の内部に位置する内部リード部が、半導体チップ
１６の回路形成面１６Ｘに絶縁性のフィルム１０を介し
て接着固定されていると共に、その回路形成面１６Ｘの
電極ＢＰ２に導電性のワイヤ１８を介して電気的に接続
されている。
【００５６】ＩＯ／０Ａ端子、ＩＯ／１Ａ端子、ＩＯ／
２Ａ端子、ＩＯ／３Ａ端子である夫々のリード３と接続
された夫々のリード４は、図２に示すように、樹脂封止
体１９の内部に位置する内部リード部が半導体チップ１
６の外周囲の外側に配置され、半導体チップ１６の電極
ＢＰ１に対して電気的に接続されていない。
【００５７】即ち、本実施形態の半導体装置２０は、半
導体チップ１５、半導体チップ１６の夫々を上下に積層
した積層構造で構成されていると共に、半導体チップ１
５の回路形成面１５Ｘ上にリード３及びバスバーリード
７を配置し、半導体チップ１６の回路形成面１６Ｘ上に
リード４及びバスバーリード８を配置したＬＯＣ（Ｌea
d Ｏn Ｃhip）構造で構成されている。
【００５８】複数本のリード３のうち、半導体チップ１
５の電極ＢＰ１に電気的に接続されたリード３の内部リ
ード部は、図４に示すように、主に、半導体チップ１５
の一辺を横切ってその回路形成面１５Ｘ上を延在する第
１の部分３Ａと、この第１の部分３Ａから半導体チップ
１５の裏面側に折れ曲がる第２の部分３Ｂと、この第２
の部分３Ｂから第１の部分３Ａと同一方向に延びる第３
の部分３Ｃとを有する構成になっている。第１の部分３
Ａは半導体チップ１５の回路形成面１５Ｘに絶縁性のフ
ィルム９を介して接着固定され、その先端部分は半導体
チップ１５の電極ＢＰ１の近傍に配置されている。第３
の部分３Ｃは樹脂封止体１９の内外に亘って延在し、こ
の第３の部分３Ｃのうち、樹脂封止体１９から突出する
部分はガルウィング型リード形状に折り曲げ成形された
外部リード部の肩部分（根元部分）を構成している。
【００５９】複数本のリード４のうち、半導体チップ１
６の電極ＢＰ２に電気的に接続されたリード４の内部リ
ード部は、図４に示すように、主に、半導体チップ１６
の一辺を横切ってその回路形成面１６Ｘ上を延在する第
１の部分４Ａと、この第１の部分４Ａから半導体チップ
１６の裏面側に折れ曲がる第２の部分４Ｂと、この第２
の部分４Ｂから第１の部分４Ａと同一方向に延びる第３
の部分４Ｃとを有する構成になっている。第１の部分４
Ａは半導体チップ１６の回路形成面１６Ｘに絶縁性のフ
ィルム１０を介して接着固定され、その先端部分は半導
体チップ１６の電極ＢＰ２の近傍に配置されている。第
３の部分４Ｃは樹脂封止体１９の内外に亘って延在し、
この第３の部分４Ｃのうち、樹脂封止体１９から突出す
る部分は外部リード部として構成されている。
【００６０】なお、複数本のリード３のうち、半導体チ
ップ１５の電極ＢＰ１に電気的に接続されないリード３
の内部リード部は、第３の部分３Ｃを主体とする構成に
なっている。また、複数本のリード４のうち、半導体チ
ップ１６の電極ＢＰ２に電気的に接続されないリード４
の内部リード部は、第３の部分４Ｃを主体とする構成に
なっている。
【００６１】リード３、リード４の夫々の第３の部分
（３Ｃ，４Ｃ）は上下方向に重ね合わされ、樹脂封止体
１９の外部において溶接によって接合されている。溶接
は樹脂封止体１９から離れた位置で行なわれ、具体的に
は第３の部分４Ｃの先端部分Ｓにて行なわれている。溶
接は、後で詳細に説明するが、樹脂封止体１９を形成し
た後、リード４の外部リード部の上方からその先端部分
Ｓにレーザ光を照射して行なわれる。
【００６２】リード３の第１の部分３Ａのワイヤ接続部
及びリード４の第１の部分４Ａのワイヤ接続部には、リ
ードとワイヤ（１７，１８）とのボンダビリティの向上
を図るため、例えば無電解メッキ法によって形成された
銀（Ａｇ）膜からなる金属層１３が設けられ、この金属
層１３を介してワイヤ（１７，１８）が接続されてい
る。なお、金属層１３は、バスバーリード（７，８）に
連結された分岐リードのワイヤ接続部にも設けられてい
る。
【００６３】リード３、リード４の夫々の外部リード部
は、実装時の半田濡れ性の向上や耐腐食性の向上を図る
ため、例えば鉛（Ｐｂ）−錫（Ｓｎ）組成の材料からな
る導電性被膜１４で被覆されている。導電性被膜１４
は、後で詳細に説明するが、膜厚の制御性が高く、微細
化されたリードに好適な電解メッキ法で形成される。
【００６４】半導体チップ１５の互いに対向する二つの
短辺の夫々の外側には、図１に示すように、樹脂封止体
１９の内部に位置する吊りリード１１が配置されてい
る。吊りリード１１は、半導体装置２０の組立プロセス
において、リードフレームの枠体に樹脂封止体１９を支
持するためのものである。吊りリード１１は、後で詳細
に説明するが、二枚のリードフレームのうちの一方のリ
ードフレームに設けられ、他方のリードフレームには設
けられていない。即ち、図５に示すように、樹脂封止体
１９の内部には、二つの吊りリードを重ね合わせること
によって形成される合わせ面が存在していない。
【００６５】樹脂封止体１９は、低応力化を図る目的と
して、例えば、フェノール系硬化剤、シリコーンゴム及
びフィラー等が添加されたエポキシ系の樹脂で形成され
ている。シリコンーゴムはエポキシ系の樹脂の弾性率及
び熱膨張率を低下させる作用がある。フィラーは球形の
酸化シリコン粒で形成されており、同様に熱弾性率を低
下させる作用がある。樹脂封止体１９は、大量生産に好
適なトランスファ・モールディング法で形成されてい
る。トランスファ・モールディング法は、ポット、ラン
ナー、流入ゲート及びキャビティ等を備えた成形金型
（モールド金型）を使用し、ポットからランナー及び流
入ゲートを通してキャビティ内に樹脂を加圧注入して樹
脂封止体を形成する方法である。
【００６６】なお、絶縁性のフィルム（９，１０）とし
ては、例えば、ポリイミド系の樹脂からなる樹脂基材の
両面（表面及び裏面）にポリイミド系の樹脂からなる接
着層が形成された樹脂フィルムを用いている。また、導
電性のワイヤ（１７，１８）としては、例えば金（Ａ
ｕ）ワイヤを用いている。また、ワイヤの接続方法とし
ては、例えば熱圧着に超音波振動を併用したボンディン
グ法を用いている。
【００６７】本実施形態の半導体装置２０において、リ
ード３の内部リード部は半導体チップ１５の回路形成面
１５Ｘに絶縁性のフィルム９を介して接着固定され、リ
ード４の内部リード部は半導体チップ１６の回路形成面
１６Ｘに絶縁性のフィルム１０を介して接着固定されて
いる。また、半導体チップ１５、半導体チップ１６の夫
々は、夫々の裏面同志を向い合わせた状態で積層されて
いる。
【００６８】このような構成にすることにより、半導体
チップ１５と半導体チップ１６との間にはリード３及び
リード４が存在しないため、従来の半導体装置のように
一方の半導体チップと他方の半導体チップとの間にリー
ドを配置した場合に比べて、半導体チップ１５と半導体
チップ１６との間隔を狭くすることができるので、これ
に相当する分、樹脂封止体１９の厚さを薄くすることが
できる。
【００６９】また、半導体チップ１５と半導体チップ１
６との間にはリード３及びリード４が存在しないため、
従来の半導体装置のように一方の半導体チップと他方の
半導体チップとの間にリードを配置した場合に比べて、
リード３に付加される浮遊容量（チップ／リード間容
量）のうち、半導体チップ１６とで生じる浮遊容量を実
質的に排除することができ、また、リード４に付加され
る浮遊容量（チップ／リード間容量）のうち、半導体チ
ップ１５とで生じる浮遊容量を実質的に排除することが
できるので、半導体チップ１５の回路形成面１５Ｘに絶
縁性のフィルム９を介して接着固定されたリード３と、
半導体チップ１６の回路形成面１６Ｘに絶縁性のフィル
ム１０を介して接着固定されたリード４からなる一本の
リードに付加される浮遊容量を低減することができる。
【００７０】本実施形態の半導体装置２０において、半
導体チップ１５、半導体チップ１６の夫々は、夫々の裏
面同志を向い合わせた状態で積層されている。また、リ
ード３は、半導体チップ１５の一辺を横切ってその回路
形成面１５Ｘ上を延在する第１の部分３Ａと、この第１
の部分３Ａから半導体チップ１５の裏面側に折れ曲がる
第２の部分３Ｂと、この第２の部分３Ｂから第１の部分
３Ａと同一方向に延びる第３の部分３Ｃとを有する構成
になっている。また、リード４は、半導体チップ１６の
一辺を横切ってその回路形成面１６Ｘ上を延在する第１
の部分４Ａと、この第１の部分４Ａから半導体チップ１
６の裏面側に折れ曲がる第２の部分４Ｂと、この第２の
部分４Ｂから第１の部分４Ａと同一方向に延びる第３の
部分４Ｃとを有する構成になっている。また、リード
３，４の夫々の第３の部分（３Ｃ，４Ｃ）は、樹脂封止
体１９の内外に亘って延在し、互いに重なり合ってい
る。
【００７１】このような構成にすることにより、リード
３，４の夫々は樹脂封止体１９の内部において分岐さ
れ、リード３とリード４との合わせ面が半導体チップ
（１５，１６）まで到達していないので、リード３とリ
ード４との合わせ面を通して外部から樹脂封止体１９の
内部に水分が深く侵入するのを防止することができる。
【００７２】本実施形態の半導体装置２０において、半
導体チップ１５、半導体チップ１６の夫々は、回路形成
面（１５Ｘ，１６Ｘ）の中央部にその長辺方向に沿って
複数の電極（ＢＰ１，ＢＰ２）を配列した構成になって
いる。このような構成にすることにより、半導体チップ
１５，１６の夫々を夫々の裏面同志が向い合うように積
層しても、半導体チップ１５，１６の夫々の同一機能の
電極が対向する状態となるので、半導体チップ１５の電
極（例えば、アドレス信号Ａ０が印加される電極）ＢＰ
１に電気的に接続されたリード３と、半導体チップ１６
の電極（例えば、アドレス信号Ａ０が印加される電極）
ＢＰ２に電気的に接続されたリード４とを容易に接合す
ることができる。このように構成された半導体装置２０
は、二枚のリードフレームを用いた組立プロセスによっ
て製造される。
【００７３】次に、半導体装置２０の製造に用いられる
二枚のリードフレームの構成について図７乃至図１０を
用いて説明する。図７は第１のリードフレームの平面図
であり、図８は図７の一部を拡大した平面図であり、図
９は第２のリードフレームの平面図であり、図１０は図
９の一部を拡大した平面図である。なお、実際のリード
フレームは複数の半導体チップを搭載できるように多連
構造になっているが、図面を見易くするため、図７及び
図８は一つの半導体チップが搭載される一個分の領域を
示している。
【００７４】図７に示すように、第１のリードフレーム
ＬＦ１は、平面形状が長方形の枠体１で囲まれた領域内
に、複数本（本実施形態では３２本）のリード３、四本
のバスバーリード７、複数枚（本実施形態では８枚）の
絶縁性フィルム９及び二つの吊りリード１１等を配置し
た構成になっている。
【００７５】複数本のリード３の夫々は、樹脂封止体で
封止される内部リード部と樹脂封止体の外部に導出され
る外部リード部とを有する構成になっている。この複数
本のリード３の夫々は二つのリード群に分割されてい
る。一方のリード群の夫々のリード３は、枠体１の互い
に対向する二つの長辺枠部のうちの一方の長辺枠部の延
在方向に沿って配列され、この一方の長辺枠部に外部リ
ード部における先端部分が一体化され支持されている。
他方のリード群の夫々のリード３は、枠体１の互いに対
向する二つの長辺枠部のうちの他方の長辺枠部の延在方
向に沿って配列され、この他方の長辺枠部に外部リード
部における先端部分が一体化され支持されている。一方
及び他方のリード群の夫々のリード３は、中間部がダム
バー５によって互いに連結され、かつダムバー５によっ
て枠体１に一体化され支持されている。即ち、リードフ
レームＬＦ１は、複数本のリード３を図７の上下方向に
沿って二列に配列する二方向リード配列構造で構成され
ている。
【００７６】四本のバスバーリード７のうち、二本のバ
スバーリード７は、枠体１の一方の長辺枠部の延在方向
に沿って配列された複数本のリード３のうちの初段、中
段及び終段に位置するリード３に連結され、これらのリ
ード３の内部リード部と一体化されている。四本のバス
バーリード７のうち、他の二本のバスバーリード７は、
枠体１の他方の長辺枠部の延在方向に沿って配列された
複数本のリード３のうちの初段、中段及び終段に位置す
るリード３に連結され、これらのリード３の内部リード
部と一体化されている。
【００７７】複数枚の絶縁性フィルム９の夫々は、複数
本のリード３を跨るようにして延在し、これらのリード
３の内部リード部のワイヤボンディング面と対向する裏
面に接着固定されている。二つの吊りリード１１の夫々
は、枠体１の互いに対向する二つの短辺枠部の夫々に一
体化され支持されている。
【００７８】複数本のリード３のうち、半導体チップ
（１５）の電極に電気的に接続されるリード３の内部リ
ード部は、図４に示すように、半導体チップ１５の一辺
を横切ってその回路形成面１５Ｘ上を延在する第１の部
分３Ａと、この第１の部分３Ａから半導体チップ１５の
裏面側に折れ曲がる第２の部分３Ｂと、この第２の部分
３Ｂから第１の部分３Ａと同一方向に延びる第３の部分
３Ｃとを有する構成になっている。
【００７９】ダムバー５は、後で詳細に説明するが、ト
ランスファ・モールディング法に基づいて樹脂封止体を
形成する際、溶融樹脂がキャビティの外部に漏出するの
を防止するためのものである。リードフレームＬＦ１の
ダムバー５は、図８に示すように、二つの切断部分（連
結部分）５Ｂと、この二つの切断部分５Ｂで挾まれた中
間部分５Ａとを有する構成になっており、二つの切断部
分５Ｂ及び中間部分５Ａは同一の幅で形成されている。
【００８０】第１のリードフレームＬＦ１は、例えば鉄
（Ｆｅ）−ニッケル（Ｎｉ）系の合金材（例えばＮｉ含
有率４２又は５０［％］）からなる金属板にエッチング
加工又はプレス加工を施して所定のリードパターンを形
成した後、リード３の内部リード部に折り曲げ加工を施
すことによって形成される。
【００８１】図９に示すように、第２のリードフレーム
ＬＦ２は、平面形状が長方形の枠体２で囲まれた領域内
に、複数本（本実施形態では３２本）のリード４、四本
のバスバーリード８、複数枚（本実施形態では８枚）の
絶縁性フィルム１０及び補強リード１２等を配置した構
成になっている。
【００８２】複数本のリード４の夫々は、樹脂封止体で
封止される内部リード部と樹脂封止体の外部に導出され
る外部リード部とを有する構成になっている。この複数
本のリード４の夫々は二つのリード群に分割されてい
る。一方のリード群の夫々のリード４は、枠体２の互い
に対向する二つの長辺枠部のうちの一方の長辺枠部の延
在方向に沿って配列されている。他方のリード群の夫々
のリード４は、枠体２の互いに対向する二つの長辺枠部
のうちの他方の長辺枠部の延在方向に沿って配列されて
いる。一方及び他方のリード群の夫々のリード４は、外
部リード部における先端部分がダムバー６によって互い
に連結され、かつダムバー６によって枠体２に一体化さ
れ支持されている。即ち、リードフレームＬＦ２は、複
数本のリード４を図９の上下方向に沿って二列に配列す
る二方向リード配列構造で構成されている。
【００８３】四本のバスバーリード８のうち、二本のバ
スバーリード８は、枠体２の一方の長辺枠部の延在方向
に沿って配列された複数本のリード４のうちの初段、中
段及び終段に位置するリード４に連結され、これらのリ
ード４の内部リード部と一体化されている。四本のバス
バーリード８のうち、他の二本のバスバーリード８は、
枠体２の他方の長辺枠部の延在方向に沿って配列された
複数本のリード４のうちの初段、中段及び終段に位置す
るリード４に連結され、これらのリード４の内部リード
部と一体化されている。
【００８４】複数枚の絶縁性フィルム１０の夫々は、複
数本のリード４を跨るようにして延在し、これらのリー
ド４の内部リード部のワイヤボンディング面と対向する
裏面に接着固定されている。
【００８５】複数本のリード４のうち、半導体チップ
（１６）の電極に電気的に接続されるリード４の内部リ
ード部は、図４に示すように、半導体チップ１６の一辺
を横切ってその回路形成面１６Ｘ上を延在する第１の部
分４Ａと、この第１の部分４Ａから半導体チップ１６の
裏面側に折れ曲がる第２の部分４Ｂと、この第２の部分
４Ｂから第１の部分４Ａと同一方向に延びる第３の部分
４Ｃとを有する構成になっている。
【００８６】ダムバー６は、後で詳細に説明するが、ト
ランスファ・モールディング法に基づいて樹脂封止体を
形成する際、溶融樹脂がキャビティの外部に漏出するの
を防止するためのものである。リードフレームＬＦ２の
ダムバー６は、図１０に示すように、二つの切断部分
（連結部分）６Ｂと、この二つの切断部分６Ｂで挾まれ
た中間部分６Ａとを有する構成になっている。中間部分
６ＡはリードフレームＬＦ１のダムバー５の幅よりも広
い幅で形成され、切断部分６ＢはリードフレームＬＦ１
のダムバー５の幅よりも狭い幅で形成されている。
【００８７】二つの補強リード１２のうち、一方の補強
リード１２は、図９に示すように、ダムバー６と枠体２
の一方の長辺枠部とで規定された領域内に配置されてい
る。この一方の補強リード１２は、複数のダムバー６の
うちの幾つかのダムバー６及び枠体２の一方の長辺枠部
の複数個所に連結され支持されている。二つの補強リー
ド１２のうち、他方の補強リード１２は、図９に示すよ
うに、ダムバー６と枠体２の他方の長辺枠部とで規定さ
れた領域内に配置されている。この他方の補強リード１
２は、複数のダムバー６のうち幾つかのダムバー６及び
枠体２の他方の長辺枠部の複数個所に連結され支持され
ている。即ち、第２のリードフレームＬＦ２は補強リー
ド１２によって剛性が向上しており、ダムバーと枠体の
長辺枠部とで規定される領域に支持するものが何も存在
しないリードフレームに比べて撓み難くなっている。
【００８８】補強リード１２は、図１０に示すように、
ダムバー６の中間部分６Ａに連結されている。従って、
補強リード１２が連結されたダムバー６の中間部分６Ａ
の幅は第１リードフレームＬＦ１のダムバー５の幅より
広くなる。
【００８９】第２のリードフレームＬＦ２は、例えば鉄
（Ｆｅ）−ニッケル（Ｎｉ）系の合金材（例えばＮｉ含
有率４２又は５０［％］）からなる金属板にエッチング
加工又はプレス加工を施して所定のリードパターンを形
成した後、リード４の内部リード部に折り曲げ加工を施
すことによって形成される。
【００９０】第１のリードフレームＬＦ１、第２のリー
ドフレームＬＦ２の夫々は、後で詳細に説明するが、半
導体チップの電極とリードの内部リード部とを導電性の
ワイヤで電気的に接続した後、夫々の裏面同志を重ね合
わせた状態で使用される。従って、図７の左側のリード
群は図９の右側のリード群と重なるように構成され、図
７の右側のリード群は図９の左側のリード群と重なるよ
うに構成されている。また、図７の左側のダムバー５は
図９の右側のダムバー６と重なるように構成され、図７
の右側のダムバー５は図９の左側のダムバー６と重なる
ように構成されている。
【００９１】なお、第１のリードフレームＬＦ１、第２
のリードフレームＬＦ２の夫々の主要部の寸法は、これ
に限定されないが、以下の通りである。リードフレーム
ＬＦ１、ＬＦ２の夫々の板厚は０．１［ｍｍ］程度であ
る。ダムバーの近傍におけるリード（３，４）の配列ピ
ッチは１．２７［ｍｍ］程度である。ダムバーの近傍に
おけるリード（３，４）の幅は０．３〜０．４［ｍｍ］
程度である。ダムバー５の幅は０．１５［ｍｍ］程度で
ある。ダムバー６の切断部分６Ｂの幅は０．１３［ｍ
ｍ］程度であり、補強リード１２が連結されないダムバ
ー６の中間部分６Ａの幅は０．５５［ｍｍ］程度であ
る。
【００９２】ところで、半導体装置２０の樹脂封止体１
９は、後で詳細に説明するが、リードフレームＬＦ１、
ＬＦ２の夫々を重ね合わせた状態で形成される。従っ
て、ダムバー切断工程では重なり合った二つのダムバー
（５，６）を同時に切断する必要があるため、ダムバー
の切断が難しくなるが、本実施形態のように、リードフ
レームＬＦ２のダムバー６の切断部分６Ｂの幅をリード
フレームＬＦ１のダムバー５の切断部５Ｂの幅よりも狭
くすることにより、重なり合った二つのダムバーの同時
切断を容易に行うことができる。
【００９３】次に、半導体装置２０の製造方法につい
て、図１１乃至図２４を用いて説明する。図１１はワイ
ヤボンディング工程を説明するための要部断面図であ
り、図１２は第１及び第２のリードフレームを重ね合わ
せた状態を示す要部平面図であり、図１３乃至図１６は
封止工程を説明するための要部断面図であり、図１７は
封止工程が施された後の状態を示す底面図であり、図１
８は封止工程が施された後の状態を示す断面図であり、
図１９は半導体装置の製造に用いられるレーザ装置の概
略構成を説明するためのブロック図であり、図２０は接
合工程を説明するための要部底面図であり、図２１は接
合工程が施された後の状態を示す要部斜視図であり、図
２２は第２のリードフレームの枠体を除去した後の状態
を示す底面図であり、図２３は第２のリードフレームの
枠体を除去した後の状態を示す断面図であり、図２４は
メッキ工程を説明するためのフローチャートである。な
お、図１４は図１２のｂ−ｂ線に沿う位置での要部断面
図であり、図１５は図１２のｃ−ｃ線に沿う位置での要
部断面図であり、図１６は図１２のｄ−ｄ線に沿う位置
での要部断面図である。
【００９４】まず、同一構造の半導体チップ１５及び半
導体チップ１６を準備すると共に、図７に示すリードフ
レームＬＦ１及び図９に示すリードフレームＬＦ２を準
備する。次に、リードフレームＬＦ１に半導体チップ１
５を接着固定し、更に、リードフレームＬＦ２に半導体
チップ１６を接着固定する。リードフレームＬＦ１と半
導体チップ１５との接着固定は、半導体チップ１５の回
路形成面１５Ｘに、絶縁性のフィルム９を介在して、リ
ード３の第１の部分３Ａ及びバスバーリード７に連結さ
れた分岐リードを熱圧着することによって行なわれる。
リードフレームＬＦ２と半導体チップ１６との接着固定
は、半導体チップ１６の回路形成面１６Ｘに、絶縁性の
フィルム１０を介在して、リード４の第１の部分４Ａ及
びバスバーリード８に連結された分岐リードを熱圧着す
ることによって行なわれる。
【００９５】この工程において、半導体チップ１５はリ
ード３及びバスバーリード７の分岐リードに接着固定さ
れるので、半導体チップ１５はリードフレームＬＦ１に
安定した状態で保持される。また、半導体チップ１６は
リード４及びバスバーリード８の分岐リードに接着固定
されるので、半導体チップ１６はリードフレームＬＦ２
に安定した状態で保持される。
【００９６】次に、リードフレームＬＦ１及びＬＦ２を
ボンディング装置に搬送し、半導体チップ１５の電極Ｂ
Ｐ１とリード３の内部リード部のワイヤ接続部（先端部
分）とを導電性のワイヤ１７で電気的に接続すると共
に、半導体チップ１５の電極ＢＰ１とバスバーリード７
の分岐リードとを導電性のワイヤ１７で電気的に接続
し、更に、半導体チップ１６の電極ＢＰ２とリード４の
内部リード部のワイヤ接続部（先端部分）とを導電性の
ワイヤ１８で電気的に接続すると共に、半導体チップ１
６の電極ＢＰ２とバスバーリード８の分岐リードとを導
電性のワイヤ１８で電気的に接続する。ワイヤ（１７，
１８）としては例えばＡｕワイヤを用いる。また、ワイ
ヤ（１７，１８）の接続方法としては、例えば熱圧着に
超音波振動を併用したボンディング法を用いる。
【００９７】この工程において、リード３は、内部リー
ド部である第１の部分３Ａが半導体チップ１５の回路形
面１５Ｘ上に位置し、内部リード部である第３の部分３
Ｃの裏面が半導体チップ１５の裏面と同一平面に位置す
るように折り曲げ成形されているので、図１１（Ａ）に
示すように、ヒートステージ２１に半導体チップ１５の
裏面及びリード３の第３の部分３Ｃの裏面を接触させる
ことができる。この結果、ヒートステージ２１の熱が半
導体チップ１５及びリード３に有効に伝達されるので、
ワイヤ１７による半導体チップ１５の電極ＢＰ１とリー
ド３との接続及び半導体チップ１５の電極ＢＰ１とバス
バーリード７の分岐リードとの接続を確実に行うことが
できる。
【００９８】また、この工程において、リード４は、内
部リード部である第１の部分４Ａが半導体チップ１６の
回路形面１６Ｘ上に位置し、内部リード部である第３の
部分４Ｃの裏面が半導体チップ１６の裏面と同一平面に
位置するように折り曲げ成形されているので、図１１
（Ｂ）に示すように、ヒートステージ２１に半導体チッ
プ１６の裏面及びリード４の第３の部分４Ｃの裏面を接
触させることができる。この結果、ヒートステージ２１
の熱が半導体チップ１６及びリード４に有効に伝達され
るので、ワイヤ１８による半導体チップ１６の電極ＢＰ
２とリード４との接続及び半導体チップ１６の電極ＢＰ
２とバスバーリード８の分岐リードとの接続を確実に行
うことができる。
【００９９】また、この工程において、リード３の内部
リード部の先端部分は、半導体チップ１５の回路形成面
１５Ｘの中央部に形成された電極ＢＰ１の近傍に配置さ
れているので、半導体チップの外側にリードの内部リー
ド部の先端部分を配置した場合に比べて、ワイヤ１７の
長さを短くすることができる。
【０１００】また、この工程において、リード４の内部
リード部の先端部分は、半導体チップ１６の回路形成面
１６Ｘの中央部に形成された電極ＢＰ２の近傍に配置さ
れているので、半導体チップの外側にリードの内部リー
ド部の先端部分を配置した場合に比べて、ワイヤ１８の
長さを短くすることができる。
【０１０１】また、リードフレームＬＦ２の剛性が補強
リード１２によって向上しているので、リード４の内部
リード部を半導体チップ１６の回路形成面１６Ｘに接着
固定した後、後段の工程であるワイヤボンディング工程
にリードフレームＬＦ２を搬送する際、半導体チップ１
６がふらつき、半導体チップ１６がリードフレームＬＦ
２から脱落するといった不具合の発生を抑制することが
できる。
【０１０２】なお、リードフレームＬＦ１、ＬＦ２の夫
々は、この工程の後、夫々の裏面同志を向い合わせた状
態に積層されるので、半導体チップ１６の電極ＢＰ２と
リード４との接続においては、半導体チップ１５の電極
ＢＰ１とリード３との接続に対して左右が逆になる。
【０１０３】また、ワイヤ１７による半導体チップ１５
の電極ＢＰ１とリード３との接続及び半導体チップ１５
の電極ＢＰ１とバスバーリード７の分岐リードとの接続
はバスバーリード７を飛び越えて行なわれ、ワイヤ１８
による半導体チップ１６の電極ＢＰ２とリード４との接
続及び半導体チップ１６の電極ＢＰ２とバスバーリード
８の分岐リードとの接続はバスバーリード８を飛び越え
て行なわれる。
【０１０４】次に、半導体チップ１５、半導体チップ１
６の夫々の裏面同志が向い合うように、リードフレーム
ＬＦ１、ＬＦ２の夫々を重ね合わせる。リードフレーム
ＬＦ１、ＬＦ２の夫々を重ね合わせた状態を図１２に示
す。本実施形態では、半導体チップ１５，１６の夫々の
裏面を互いに接触させた状態にする。半導体チップ１
５，１６の夫々の裏面同志の接触は、リード３、リード
４の夫々の弾性力によって保持される。
【０１０５】この工程において、リード４の外部リード
部はリード３の外部リード部よりも短い長さで形成され
ているので、リード４の外部リード部の先端部分からリ
ード３の外部リード部の裏面が露出される。
【０１０６】また、リードフレームＬＦ２の剛性が補強
リード１２によって向上しているので、ワイヤボンディ
ング工程から後段の工程であるリードフレーム積層工程
にリードフレームＬＦ２を搬送する際、半導体チップ１
６がふらつき、半導体チップ１６がリードフレームＬＦ
２から脱落するといった不具合の発生を抑制することが
できる。
【０１０７】次に、図１３に示すように、リードフレー
ムＬＦ１、ＬＦ２の夫々を重ね合わせた状態で、リード
フレームＬＦ１、ＬＦ２の夫々をトランスファ・モール
ド装置の成形金型（モールド金型）２２の上型２２Ａと
下型２２Ｂとの間に位置決めする。この時、上型２２Ａ
及び下型２２Ｂによって形成されるキャビティ２４の内
部には、半導体チップ（１５，１６）、リード３の内部
リード部、リード４の内部リード部、フィルム（９，１
０）、ワイヤ（１７，１８）及び吊りリード１１等が配
置される。
【０１０８】リードフレームＬＦ１、ＬＦ２の夫々は、
図１４に示すように、ダムバー（５，６）及びこれらの
ダムバーに連結されたリード（３，４）の連結部が上型
２２Ａのクランプ面２３Ａと下型２２Ｂのクランプ面２
３Ｂとで上下両方向から押え付けられることによって成
形金型２２に固定される。この時、図１４に示すよう
に、ダムバー６の切断部分６Ｂの幅はダムバー５の切断
部分５Ｂの幅よりも狭くなっているため、ダムバー６の
切断部分６Ｂと下型２２Ｂのクランプ面２３Ｂとの接触
面積はダムバー５の切断部分５Ｂと上型２２Ａのクラン
プ面２３Ａとの接触面積よりも小さくなっている。一
方、図１５に示すように、ダムバー６の中間部分６Ａの
幅はダムバー５の中間部分５Ａの幅よりも広くなってい
るため、ダムバー６の中間部分６Ａと下型２２Ｂのクラ
ンプ面２３Ｂとの接触面積はダムバー５の中間部分５Ａ
と上型２２Ａのクランプ面２３Ｂとの接触面積よりも大
きくなっている。即ち、ダムバー６の中間部分６Ａの幅
をダムバー５の中間部分５Ａの幅よりも広くすることに
より、重ね合った二つのダムバーの同時切断を容易に行
うためにダムバー６の切断部分６Ｂの幅をダムバー５の
切断部分５Ｂの幅よりも狭くしても、ダムバー６と下型
２２Ｂのクランプ面２３Ｂとの接触面積を確保すること
ができ、リードフレームＬＦ１のダムバー５とリードフ
レームＬＦ２のダムバー６とを上型２２Ａのクランプ面
２３Ａと下型金型２２Ｂのクランプ面２３Ｂとの間に確
実に固定することができる。
【０１０９】また、図１６に示すように、補強リード１
２が中間部分６Ｂに連結されたダムバー６においても、
ダムバー６の中間部分６Ａと下型２２Ｂのクランプ面２
３Ｂとの接触面積はダムバー５の中間部分５Ａと上型２
２Ａのクランプ面２３Ｂとの接触面積よりも大きくなる
ので、重ね合った二つのダムバーの同時切断を容易に行
うためにダムバー６の切断部分６Ｂの幅をダムバー５の
切断部分５Ｂの幅よりも狭くしても、ダムバー６と下型
２２Ｂのクランプ面２３Ｂとの接触面積を確保すること
ができ、リードフレームＬＦ１のダムバー５とリードフ
レームＬＦ２のダムバー６とを上型２２Ａのクランプ面
２３Ａと下型金型２２Ｂのクランプ面２３Ｂとの間に確
実に固定することができる。
【０１１０】次に、成形金型２２のポットからランナー
及び流入ゲートを通してキャビティ２４内に流動性の樹
脂を加圧注入して樹脂封止体１９を形成する。半導体チ
ップ（１５，１６）、リード３の内部リード部、リード
４の内部リード部、フィルム（９，１０）、ワイヤ（１
７，１８）及び吊りリード１１等は、樹脂封止体１９に
よって封止される。樹脂としては、例えば、フェノール
系硬化剤、シリコーンゴム及びフィラー等が添加された
エポキシ系の熱硬化性樹脂を用いる。
【０１１１】この工程において、樹脂中に巻き込まれた
気泡を取り除くため、キャビティ２４内への樹脂の注入
が終了した後、注入時の圧力よりも高い圧力（例えば６
０kg/cm2程度）を加える。この時、ダムバー５，６の夫
々に同様の高い圧力がキャビティ２４側からその外側に
向かって加わるが、ダムバー５とダムバー６は上型２２
Ａのクランプ面２３Ａと下型２２Ｂのクランプ面２３Ｂ
との間に確実に固定されているので、切断部分６Ｂの幅
が狭いダムバー６がキャビティ２４の外側方向に変形す
る不具合を防止することができ、ダムバー５とダムバー
６との隙間を通じて樹脂がキャビティ２４の外側に漏れ
だすことによって生じる樹脂封止体１９の成形不良を確
実に防止することができる。
【０１１２】また、補強リード１２が連結されたダムバ
ー６においては、枠体２に補強リード１２を介して支持
されているので、樹脂注入時の圧力よりも高い圧力が加
わっても、キャビティ２４の外側方向に変形するような
ことはない。
【０１１３】また、この工程において、半導体チップの
外側に配置されたリードのワイヤ接続部と半導体チップ
の回路形成面の中央部に形成された電極とをワイヤで接
続した場合に比べて、ワイヤ（１７，１８）の長さが短
くなっているので、樹脂の加圧注入によって生じるワイ
ヤ流れを抑制することができる。また、半導体チップ１
５はリードフレームＬＦ１に安定した状態で保持され、
半導体チップ１６はリードフレームＬＦ２に安定した状
態で保持されているので、キャビティ２４内に加圧注入
された樹脂による二つの半導体チップ（１５，１６）の
夫々の位置ずれを防止することができる。また、この工
程において、リードフレームＬＦ１、ＬＦ２の夫々は、
樹脂封止体１９によって夫々の裏面同志を重ね合わせた
状態に保持される。
【０１１４】次に、成形金型２２からリードフレームＬ
Ｆ１、ＬＦ２の夫々を取り出し、その後、リードフレー
ムＬＦ１、ＬＦ２の夫々を反転させて、図１７及び図１
８に示すように、リードフレームＬＦ２を表側（表向
き）にする。
【０１１５】次に、図１９に示すように、リードフレー
ム２を表側にした状態でリードフレームＬＦ１、ＬＦ２
の夫々をＸＹテーブル３６に位置決めし、リードフレー
ムＬＦ２のリード４の外部リード部とリードフレームＬ
Ｆ１のリード３の外部リード部とをレーザ溶接にて接合
する。レーザ溶接による接合は、例えば、レーザ発振器
３１、ビームフォーマ３２、ベンディングミラー３３、
集光レンズ３４等を備えたＹＡＧレーザ装置を用いて行
う。本実施形態において、レーザ溶接は、リード４の上
方からレーザ光３５を照射して行う。
【０１１６】この工程において、半導体チップ１５、半
導体チップ１６の夫々の回路形成面（１５Ｘ，１６Ｘ）
は樹脂封止体１９の樹脂で覆われているので、溶接時に
発生した飛散物（高温の溶融物）の飛来によって起きる
半導体チップ１５，１６の夫々の不良を防止することが
できる。
【０１１７】また、半導体チップ１５、半導体チップ１
６の夫々の回路形成面（１５Ｘ，１６Ｘ）は樹脂封止体
１９の樹脂で覆われているので、溶接時に発生したアウ
トガス（リードに含まれていた不純物（例えば硫黄等）
の蒸発物）の付着によって起きる半導体チップ１５、半
導体チップ１６の夫々の表面劣化を防止することがで
き、半導体チップ（１５，１６）と樹脂封止体１９との
接着力の低下を抑制することができる。また、この工程
において、リード４、リード３の夫々の接合部は互いに
密接した状態を樹脂封止体１９によって保持されている
ので、リード４とリード３とを固定治具によって押える
必要がない。
【０１１８】なお、レーザ溶接は樹脂封止体１９から離
れた位置で行うことが望ましい。その理由は、位置決め
精度のバラツキによってレーザ光が樹脂封止体１９に照
射された場合、樹脂封止体１９が変色し、外観不良とな
るためである。
【０１１９】また、レーザ溶接は、図２０に示すよう
に、リード４の外部リード部における先端部分（図２０
において３５Ａの符号を付けた個所）、具体的にはリー
ド４とリード３との段差部分にて行うことが望ましい。
その理由は、図２１に示すように、リード４とリード３
との接合状態を確認することができるためである。更
に、段差部分にて行う場合、リード４にレーザ光３５の
中心が位置し、レーザ光３５の照射領域の１／３程度が
リード３に位置する状態で行うことが望ましい。その理
由は、レーザ光３５の中心が最もエネルギーが高いた
め、レーザ光３５の中心がリード４に照射された場合、
上段に位置するリード４の接合部が溶融する前に下段に
位置するリード３の接合部が溶断されてしまうことがあ
る。
【０１２０】また、レーザ溶接は、図２０に示すよう
に、リード４、リード３の夫々の接合部における幅より
もレーザ光３５の照射径（スポット径）を小さくして行
うことが望ましい。その理由は、レーザ光３５の出力設
定を間違った場合にリード３の溶断を防止するためであ
る。ダムバーの近傍におけるリード（４，３）のリード
幅は０．３［ｍｍ］程度なので、このリード幅よりも小
さい照射径、本実施形態では０．２［ｍｍ］程度の照射
径でレーザ溶接を行った。
【０１２１】次に、リードフレームＬＦ２を表側にした
状態で、重ね合った二つのダムバー（６，５）の夫々の
切断部分（６Ｂ，５Ｂ）を切断金型にて同時切断し、図
２２及び図２３に示すように、ダムバー（６，５）を除
去すると共に、リードフレームＬＦ２の枠体２を除去す
る。
【０１２２】この工程において、ダムバー６の切断部分
６Ｂの幅はダムバー５の切断部分５Ｂの幅よりも狭くな
っているので、重ね合った二つのダムバーの同時切断を
容易に行うことができる。
【０１２３】また、この工程において、リードフレーム
ＬＦ２には樹脂封止体１９を支持するための吊りリード
が設けられていないので、重ね合った二つのダムバー
（６，５）の夫々を切断することによって選択的にリー
ドフレームＬＦ２の枠体２を除去することができる。
【０１２４】また、この工程において、補強リード１２
はダムバー６の中間部分６Ａに連結されているので、重
ね合った二つのダムバー（６，５）の夫々を切断するこ
とによって選択的にリードフレームＬＦ２の枠体２を除
去することができる。
【０１２５】次に、リード４、リード３の夫々の外部リ
ード部にメッキ処理を施して、例えば鉛（Ｐｂ）−錫
（Ｓｎ）組成の材料からなる導電性被膜（メッキ膜）１
４を形成する。導電性被膜１４は、膜厚の制御性が高
く、微細化されたリードに好適な電解メッキ法で行う。
電解メッキ法は、これに限定されないが、図２４に示す
ように、脱脂工程４１、水洗工程４２、エッチング工程
４３、水洗工程４４、メッキ工程４５、水洗工程４６、
中和工程４７、湯洗工程４８及び乾燥工程４９等を備え
ている。脱脂工程４１は、例えばアルカリ系の処理液
（薬液）を使用し、リードに付着する油性分等の汚れを
除去する工程である。エッチング工程４３は、例えばフ
ッ酸（ＨＦ）、過酸化水素（Ｈ2Ｏ2）等の処理液を使用
し、リードの表面を粗くして導電性被膜の接着性を良く
するための工程である。メッキ工程４５は、例えばＳＯ
4化合物等の処理液を使用し、リードに導電性被膜を形
成する工程である。中和工程４７は、アルカリ系の処理
液を使用し、前段のメッキ工程で形成された導電性被膜
を中和させる工程である。湯洗工程４８は前段の処理液
を純温水で洗い流す工程である。乾燥工程４９は、導電
性被膜１４、樹脂封止体１９等に付着した水分等を蒸発
させる工程である。水洗工程４２，４４，４６等は、前
段の処理液を純水で洗い流す工程である。
【０１２６】この工程において、従来のように二枚のリ
ードフレームを重ね合わせた状態でメッキ処理を行った
場合、重ね合った二つの枠体間に前段の工程の処理液
（薬液）が毛管現象によって残留し、前段の工程の処理
液が後段の各工程の処理液（薬液）に多量に持ち込まれ
てしまう。二つの枠体間に残留する処理液を水洗工程に
おいて洗い流すことは難しい。
【０１２７】本実施形態では、メッキ処理を施す前に、
二枚のリードフレームのうちの一方のリードフレームの
枠体（リードフレームＬＦ２の枠体２）を除去している
ため、二つの枠体間に毛管現象によって前段の工程の処
理液が残留するようなことはない。従って、前段の工程
の処理液が後段の工程の処理液に持ち込まれる量を低減
することができるので、処理液の持ち込みによるメッキ
不良を抑制することができる。また、前段の工程の処理
液が後段の工程の処理液に持ち込まれる量を低減するこ
とができるので、後段の工程における処理液の交換回数
を低減することができる。
【０１２８】次に、リードフレームＬＦ１の枠体１から
リード３の外部リード部の先端部分を切断し、その後、
リード３の外部リード部を面実装型リード形状の一つで
あるガルウィング型リード形状に折り曲げ成形し、その
後、リードフレームＬＦ１の枠体１から吊りリード１１
を切断することにより、図１乃至図５に示す半導体装置
２０がほぼ完成する。この後、半導体装置２０は、製品
完成後の環境試験である温度サイクル試験が施され、そ
の後、パーソナル・コンピュータ等の電子機器の組立工
程、若しくはメモリ・モジュール等の電子装置の組立工
程において実装基板上に実装される。
【０１２９】以上説明したように、本実施形態によれば
以下の効果が得られる。 〔１〕半導体装置２０の製造において、樹脂封止体１９
を形成した後、リード３、リード４の夫々をレーザ溶接
にて接合する。これにより、レーザ溶接にて接合する
際、半導体チップ１５、半導体チップ１６の夫々の回路
形成面（１５Ｘ，１６Ｘ）は樹脂封止体１９の樹脂で覆
われているので、溶接時に発生した飛散物（高温の溶融
物）の飛来によって生じる半導体チップ１５，１６の夫
々の不良を防止することができる。この結果、半導体装
置２０の歩留まりの向上を図ることができる。また、レ
ーザ溶接にて接合する際、半導体チップ１５、半導体チ
ップ１６の夫々の回路形成面（１５Ｘ，１６Ｘ）は樹脂
封止体１９の樹脂で覆われているので、溶接時に発生し
たアウトガスの付着によって生じる半導体チップ１５，
１６の夫々の表面劣化を防止することができ、半導体チ
ップ（１５，１６）と樹脂封止体１９の樹脂との接着力
の低下を抑制することができる。この結果、半導体チッ
プ（１５，１６）と樹脂封止体１９の樹脂との熱膨張係
数の差に起因する熱応力によって両者の界面に剥離が発
生し、樹脂封止体１９の樹脂に含まれている水分が剥離
部に溜り、溜った水分が製品完成後の環境試験である温
度サイクル試験時の熱や実装基板に半田付け実装する時
の半田リフロー熱によって気化膨張し、樹脂封止体１９
にもたらす亀裂の発生を防止することができるので、半
導体装置２０の信頼性の向上を図ることができる。ま
た、レーザ溶接にて接合する際、リード３、リード４の
夫々の接合部は樹脂封止体１９によって密接した状態を
保持されているので、リード３とリード４とを固定治具
によって押える必要がない。この結果、半導体装置２０
の生産性の向上を図ることができる。
【０１３０】〔２〕半導体装置２０の製造において、レ
ーザ溶接は、樹脂封止体１９から離れた位置で行う。こ
れにより、位置決め精度のバラツキによる樹脂封止体１
９へのレーザ光の照射を防止することができる。この結
果、レーザ溶接時に位置決め精度のバラツキによって発
生する樹脂封止体１９の外観不良を防止することができ
るので、半導体装置２０の歩留まりの向上を図ることが
できる。
【０１３１】〔３〕半導体装置２０の製造において、レ
ーザ溶接は、リード４の外部リード部の先端部分にて行
う。これにより、リード４とリード３との接合状態を目
視で確認することができるので、リード４とリード３の
溶接部分を剥がして接合状態を確認する等の破壊検査が
不要となる。この結果、半導体装置２０の生産性の向上
を図ることができる。
【０１３２】〔４〕半導体装置２０の製造において、樹
脂封止体１９を形成する工程の後であって、リード３，
４の夫々の外部リード部にメッキ処理を施す工程の前
に、リードフレームＬＦ２の枠体２を除去する。これに
より、リード３、リード４の夫々の外部リード部にメッ
キ処理を施す際、前段の工程の処理液（薬液）が後段の
工程の処理液（薬液）に持ち込まれる量を低減すること
ができるので、処理液の持ち込みによるメッキ不良を抑
制することができる。この結果、半導体装置２０の歩留
まりの向上を図ることができる。また、前段の工程の処
理液（薬液）が後段の工程に持ち込まれる量を抑制する
ことができるので、後段の工程における処理液の交換回
数を低減することができる。この結果、半導体装置２０
の生産性の向上を図ることができる。
【０１３３】〔５〕半導体装置２０の製造において、リ
ードフレームＬＦ２には樹脂封止体１９を支持するため
の吊りリードが設けられていない。これにより、樹脂封
止体１９の内部に重ね合った二つの吊りリードによる合
わせ面が存在しなくなるので、二つの吊りリードによる
合わせ面を通して外部から樹脂封止体１９の内部に侵入
する水分によって、半導体チップ（１５，１６）の電極
（ＢＰ１，ＢＰ２）とワイヤ（１７，１８）との接続
部、リード（３，４）の内部リード部とワイヤ（１７，
１８）との接続部等が腐食するといった不具合を抑制す
ることができる。この結果、半導体装置２０の信頼性の
向上を図ることができる。また、リードフレームＬＦ２
には樹脂封止体１９を支持するための吊りリードが設け
られていないことから、ダムバー６を切断することによ
ってリードフレームＬＦ２の枠体２を選択的に除去する
ことができる。
【０１３４】〔６〕半導体装置２０の製造において、リ
ードフレームＬＦ２は補強リード１２を有する構成にな
っている。これにより、リードフレームＬＦ２のリード
４の内部リード部に半導体チップ１６の回路形成面１６
Ｘに接着固定した後、後段の工程にリードフレームＬＦ
２を搬送する際、半導体チップ１６がふらつき、半導体
チップ１６がリードフレームＬＦ２から脱落するといっ
た不具合の発生を抑制することができる。この結果、半
導体装置２０の歩留まりの向上を図ることができる。
【０１３５】〔７〕半導体装置２０の製造において、リ
ードフレームＬＦ２の補強リード１２は、ダムバー６の
中間部分６Ａ及び枠体２に支持されている。これによ
り、ダムバー６の切断部分６Ｂを切断することによって
リードフレームＬＦ２の枠体２を選択的に除去すること
ができる。
【０１３６】〔８〕半導体装置２０の製造において、リ
ードフレームＬＦ２のダムバー６の切断部分６Ｂの幅
は、リードフレームＬＦ１のダムバー５の切断部分５Ｂ
の幅よりも狭くなっている。これにより、重ね合った二
つのダムバー（６，５）の同時切断を容易に行うことが
できる。
【０１３７】
〔９〕半導体装置２０の製造において、リ
ードフレームＬＦ２のダムバー６の中間部分６Ａの幅
は、リードフレームＬＦ１のダムバー５の中間部分５Ａ
の幅よりも広くなっている。これにより、樹脂封止体１
９を形成する際、ダムバー６の中間部分６Ａと成形金型
２２のクランプ面２３Ｂとの接触面積は、ダムバー５の
中間部分５Ａと成形金型２２のクランプ面２３Ａとの接
触面積よりも大きくなるので、重ね合った二つのダムバ
ーの同時切断を容易に行うためにダムバー６の切断部分
６Ｂの幅をダムバー５の切断部分５Ｂの幅よりも狭くし
ても、ダムバー６と成形金型２２のクランプ面２２Ｂと
の接触面積を確保することができ、成形金型２２のクラ
ンプ面２３Ａとクランプ面２３Ｂとの間に、重ね合った
二つのダムバー（５，６）を確実に固定することができ
る。従って、樹脂注入時の圧力よりも高い圧力がダムバ
ー５、ダムバー６の夫々にキャビティ２４側からその外
側に向って加わっても、切断部分６Ｂの幅が狭いダムバ
ー６がキャビティ２４の外側方向に変形する不具合を防
止することができ、ダムバー５とダムバー６との隙間を
通じてキャビティ２４の外側に漏れだすことによって生
じる樹脂封止体１９の成形不良を確実に防止することが
できる。この結果、半導体装置２０の歩留まりの向上を
図ることができる。
【０１３８】〔１０〕半導体装置２０の製造において、
リードフレームＬＦ２のダムバー６の中間部分６Ａは、
補強リード１２を介して枠体２に支持されている。これ
により、前記
〔９〕と同様の効果が得られる。
【０１３９】〔１１〕半導体装置２０において、半導体
チップ１５、半導体チップ１６の夫々は、夫々の裏面同
志を向い合わせた状態で積層されている。また、リード
３は、半導体チップ１５の一辺を横切ってその回路形成
面１５Ｘ上を延在する第１の部分３Ａと、この第１の部
分３Ａから半導体チップ１５の裏面側に折れ曲がる第２
の部分３Ｂと、この第２の部分３Ｂから第１の部分３Ａ
と同一方向に延びる第３の部分３Ｃとを有する構成にな
っている。また、リード４は、半導体チップ１６の一辺
を横切ってその回路形成面１６Ｘ上を延在する第１の部
分４Ａと、この第１の部分４Ａから半導体チップ１６の
裏面側に折れ曲がる第２の部分４Ｂと、この第２の部分
４Ｂから第１の部分４Ａと同一方向に延びる第３の部分
４Ｃとを有する構成になっている。また、リード３、リ
ード４の夫々の第３の部分（３Ｃ，４Ｃ）は、樹脂封止
体１９の内外に亘って延在し、互いに重なり合ってい
る。この構成により、リード３、リード４の夫々は樹脂
封止体１９の内部において分岐され、リード３とリード
４との合わせ面が半導体チップ（１５，１６）まで到達
していないので、リード３とリード４との合わせ面を通
して外部から樹脂封止体１９の内部に水分が深く侵入す
るのを防止することができる。この結果、半導体チップ
（１５，１６）の電極（ＢＰ１，ＢＰ２）とワイヤ（１
７，１８）との接続部、リード（３，４）の内部リード
部とワイヤ（１７，１８）との接続部等が腐食するとい
った不具合を抑制することができるので、半導体装置２
０の信頼性の向上を図ることができる。
【０１４０】〔１２〕半導体装置２０において、リード
３の第１の部分３Ａの先端部分は、半導体チップ１５の
回路形成面１５Ｘの中央部に形成された電極ＢＰ１の近
傍に配置され、リード４の第１の部分４Ａの先端部分
は、半導体チップ１６の回路形成面１６Ｘの中央部に形
成された電極ＢＰ２の近傍に配置されている。この構成
により、半導体チップの回路形成面の中央部に形成され
た電極と半導体チップの外側に配置されたリードの先端
部分とをワイヤで電気的に接続する場合に比べて、ワイ
ヤ（１７，１８）の長さを短くすることができるので、
成形金型２２のキャビティ２４内に樹脂を加圧注入して
樹脂封止体１９を形成する際、樹脂の加圧注入によって
生じるワイヤ流れを抑制することができる。この結果、
隣り合うワイヤ同志の短絡を抑制することができるの
で、半導体装置２０の歩留まりの向上を図ることができ
る。
【０１４１】〔１３〕半導体装置２０において、半導体
チップ１５、半導体チップ１６の夫々は、回路形成面
（１５Ｘ，１６Ｘ）の中央部にその長辺方向に沿って複
数の電極（ＢＰ１，ＢＰ２）を配列した構成になってい
る。この構成により、半導体チップ１５，１６の夫々を
夫々の裏面同志が向い合うように積層しても、半導体チ
ップ１５，１６の夫々の同一機能の電極が対向する状態
となるので、半導体チップ１５の電極（例えばアドレス
信号Ａ０が印加される電極）ＢＰ１に電気的に接続され
たリード３と、半導体チップ１６の電極（例えばアドレ
ス信号Ａ０が印加される電極）ＢＰ２に電気的に接続さ
れたリード４とを容易に接合することができる。従っ
て、半導体チップ１５，１６のうちの何れか一方の半導
体チップとして、ミラー反転回路パターンの半導体チッ
プを用いることなく、半導体装置２０を製造することが
できるので、低コストの半導体装置２０を提供すること
ができる。
【０１４２】なお、本実施形態では、リード４の上方か
らレーザ光を照射してリード３、リード４の夫々をレー
ザ溶接する例について説明したが、レーザ光は、リード
３の上方から照射してもよい。但し、リード３とリード
４との段差部を確認しながらレーザ溶接を行うことは困
難となる。また、本実施形態では、Ｆｅ−Ｎｉ系の合金
材からなるリードフレームを用いた例について説明した
が、Ｆｅ−Ｎｉ系の合金材よりも導電性に優れた銅（Ｃ
ｕ）系の合金材からなるリードフレームを用いてもよ
い。この場合、Ｃｕ系の合金材はＦｅ−Ｎｉ系の合金材
よりも熱伝導率が高く、しかもレーザ光の反射率が高い
ので、Ｆｅ−Ｎｉ系の合金材よりも溶接時間が長くなる
が、レーザ光の出力を上げて行えば、特に問題なく溶接
することができる。また、本実施形態では、ＹＡＧレー
ザ装置を用いた例について説明したが、リード３、リー
ド４の夫々の溶接が可能であれば他のレーザ装置を用い
てもよい。また、本実施形態では、半導体チップ１５，
１６の夫々を夫々の裏面同志が向い合う状態で積層し、
この半導体チップ１５，１６の夫々を一つの樹脂封止体
１９で封止する半導体装置２０に本発明を適用した例に
ついて説明したが、本発明は、二つの半導体チップの夫
々を夫々の回路形成面同志が向い合う状態で積層し、こ
の二つの半導体チップを一つの樹脂封止体で封止する半
導体装置にも適用することができる。但し、この場合、
樹脂封止体の厚さが厚くなる。
【０１４３】（実施形態２）図２５は本発明の実施形態
２であるＴＳＯＰ型の半導体装置の断面図である。図２
５に示すように、本実施形態の半導体装置５０は、前述
の実施形態１と基本的に同様の構成になっており、以下
の構成が異なっている。
【０１４４】即ち、半導体チップ１５の裏面と半導体チ
ップ１６の裏面との間に緩衝体５１が充填されている。
緩衝体５１としては、例えば、ポリイミド系の樹脂から
なる樹脂基材の両面（表面及び裏面）にポリイミド系の
樹脂からなる接着層が形成された樹脂フィルムを用いて
いる。
【０１４５】半導体チップ１５，１６の夫々は、図６に
示すように、主に、半導体基板Ａ１と、この半導体基板
Ａ１の回路形成面上において絶縁層、配線層の夫々を複
数段積み重ねた多層配線層Ａ２と、この多層配線層を覆
うようにして形成された表面保護膜Ａ３とを有する構成
になっているため、半導体チップ１５，１６の夫々は裏
面が凸面となる方向に反っている。従って、半導体チッ
プ１５，１６の夫々の裏面を向い合わせた状態で半導体
チップ１５，１６の夫々を積層した時、半導体チップの
中心から周辺部に向って徐々に広がる隙間が半導体チッ
プ１５と半導体チップ１６との間に形成される。このよ
うな隙間は、比較的小さい締め付け力で容易に変形する
緩衝体５１を介在して、半導体チップ１５，１６の夫々
を重ね合わせることによって無くすことができる。隙間
を無くすことができれば、トランスファ・モールディン
グ法に基づいて樹脂封止体１９を形成する際、樹脂に混
入されたフィラーによる空間が半導体チップ１５，１６
間に発生しないので、空間の部分を起点にして発生する
半導体チップ（１５，１６）の亀裂を防止することがで
きる。
【０１４６】なお、半導体チップ１５の裏面と半導体チ
ップ１６の裏面との間に緩衝体５１を充填するために
は、これらの間に間隔を持たせる必要があるが、間隔を
持たせることによって樹脂封止体１９の厚さが厚くなる
ので、本実施形態では半導体チップ１５，１６の夫々の
厚さを薄くして樹脂封止体１９の厚さの増加を抑制して
いる。
【０１４７】以下、半導体装置５０の製造方法につい
て、図２６乃至図２８を用いて説明する。図２６はワイ
ヤボンディング工程を説明するための要部断面図であ
り、図２７は第１及び第２のリードフレームを重ね合わ
せた状態を示す要部断面図であり、図２８は封止工程を
説明するための要部断面図である。
【０１４８】まず、同一構造の半導体チップ１５及び半
導体チップ１６を準備すると共に、図７に示すリードフ
レームＬＦ１及び図９に示すリードフレームＬＦ２を準
備する。次に、リードフレームＬＦ１に半導体チップ１
５を接着固定し、更に、リードフレームＬＦ２に半導体
チップ１６を接着固定する。次に、半導体チップ１５の
電極ＢＰ１とリード３の内部リード部のワイヤ接続部
（先端部分）とを導電性のワイヤ１７で電気的に接続す
ると共に、半導体チップ１５の電極ＢＰ１とバスバーリ
ード７の分岐リードとを導電性のワイヤ１７で電気的に
接続し、更に、半導体チップ１６の電極ＢＰ２とリード
４の内部リード部のワイヤ接続部（先端部分）とを導電
性のワイヤ１８で電気的に接続すると共に、半導体チッ
プ１６の電極ＢＰ２とバスバーリード８の分岐リードと
を導電性のワイヤ１８で電気的に接続する。
【０１４９】この工程において、半導体チップ１５，１
６の夫々の厚さは前述の実施形態１の場合よりも薄くな
っているので、半導体チップ１５，１６の夫々の厚さを
薄くした分、図２６に示すように、ヒートステージ５２
のチップ装着部とリード装着部との間に段差５２Ａを設
けておく。これにより、ヒートステージ５２に半導体チ
ップ（１５，１６）の裏面及びリード（３，４）の第３
の部分（３Ｃ，４Ｃ）を接触させることができる。
【０１５０】次に、半導体チップ１５、半導体チップ１
６の夫々の裏面同志が向い合うように、リードフレーム
ＬＦ１、ＬＦ２の夫々を重ね合わせる。リードフレーム
ＬＦ１、ＬＦ２の重ね合わせは、半導体チップ１５と半
導体チップ１６との間に、比較的小さい締め付け力で容
易に変形する緩衝体５１を介在して行う。緩衝体５１と
しては、例えば、ポリイミド系の樹脂からなる樹脂基材
の両面（表面及び裏面）にポリイミド系の樹脂からなる
接着層が形成された樹脂フィルムを用いる。
【０１５１】この工程において、半導体チップ１５，１
６の夫々の反りによって形成された隙間に緩衝体５１が
充填されるので、半導体チップ１５と半導体チップ１６
との間の隙間を無くすことができる。リードフレームＬ
Ｆ１、ＬＦ２の夫々を重ね合わせた状態を図２７に示
す。
【０１５２】次に、図２８に示すように、リードフレー
ムＬＦ１、ＬＦ２の夫々を重ね合わせた状態で、リード
フレームＬＦ１、ＬＦ２の夫々をトランスファ・モール
ド装置の成形金型（モールド金型）２２の上型２２Ａと
下型２２Ｂとの間に位置決めする。この時、上型２２Ａ
及び下型２２Ｂによって形成されるキャビティ２４の内
部には、半導体チップ（１５，１６）、リード３の内部
リード部、リード４の内部リード部、フィルム（９，１
０）、ワイヤ（１７，１８）及び吊りリード１１等が配
置される。
【０１５３】次に、成形金型２２のポットからランナー
及び流入ゲートを通してキャビティ２４内に流動性の樹
脂を加圧注入して樹脂封止体１９を形成する。半導体チ
ップ（１５，１６）、リード３の内部リード部、リード
４の内部リード部、フィルム（９，１０）、ワイヤ（１
７，１８）及び吊りリード１１等は、樹脂封止体１９に
よって封止される。樹脂としては、例えば、フェノール
系硬化剤、シリコーンゴム及びフィラー等が添加された
エポキシ系の熱硬化性樹脂を用いる。
【０１５４】この工程において、半導体チップ１５の裏
面と半導体チップ１６の裏面との間に緩衝体５２が充填
されているので、半導体チップ１５の裏面と半導体チッ
プ１６の裏面との間に樹脂封止体１９の樹脂が侵入する
ことはない。従って、樹脂に混入されたフィラーによる
空間が半導体チップ１５，１６間に発生しないので、樹
脂中に巻き込まれた気泡を取り除くため、キャビティ２
４内への樹脂の注入が終了した後、注入時の圧力よりも
高い圧力（例えば６０kg／cm2程度）を加えた時に空間
の部分を起点にして発生する半導体チップ（１５，１
６）の亀裂を防止することができる。この後、前述の実
施形態１と同様の工程を施すことにより、図２５に示す
半導体装置５０がほぼ完成する。
【０１５５】このように、半導体装置５０の製造におい
て、半導体チップ１５の裏面と半導体チップ１６の裏面
との間に緩衝体５１が充填された状態で、半導体チップ
１５、半導体チップ１６、リード３の内部リード部、リ
ード４の内部リード部及びワイヤ（１７，１８）等を成
形金型２２のキャビティ２４内に配置し、その後、キャ
ビティ２４内に樹脂を加圧注入して樹脂封止体１９を形
成する。これにより、半導体チップ１５の裏面と半導体
チップ１６の裏面との間には緩衝体５２が充填されてい
るので、半導体チップ１５の裏面と半導体チップ１６の
裏面との間に樹脂封止体１９の樹脂が侵入することはな
い。従って、樹脂に混入されたフィラーによる空間が半
導体チップ１５，１６間に発生しないので、樹脂中に巻
き込まれた気泡を取り除くため、キャビティ２４内への
樹脂の注入が終了した後、注入時の圧力よりも高い圧力
を加えた時に空間の部分を起点にして発生する半導体チ
ップ（１５，１６）の亀裂を防止することができる。こ
の結果、半導体装置５０の歩留まりの向上を図ることが
できる。
【０１５６】（実施形態３）図２９は本発明の実施形態
３であるＴＳＯＰ型の半導体装置の断面図である。図２
９に示すように、本実施形態の半導体装置６０は、前述
の実施形態１と基本的に同様の構成になっており、以下
の構成が異なっている。
【０１５７】即ち、半導体チップ１５の裏面と半導体チ
ップ１６の裏面との間に間隔６１を持たせた状態で半導
体チップ１５、半導体チップ１６の夫々が積層されてい
る。間隔６１には樹脂封止体１９の樹脂が充填されてい
る。樹脂封止体１９の樹脂には、低応力化を図るために
多数のフィラーが混入されている。従って、フィラーの
最大粒径よりも広い間隔６１を半導体チップ１５の裏面
と半導体チップ１６の裏面との間に持たせることによ
り、トランスファ・モールディング法に基づいて樹脂封
止体を形成する際、樹脂の流れが良くなるので、樹脂に
混入されたフィラーによる空間は半導体チップ１５，１
６間に発生しない。
【０１５８】なお、半導体チップ１５の裏面と半導体チ
ップ１６の裏面との間に間隔６１を持たせることによっ
て樹脂封止体１９の厚さが厚くなるので、本実施形態で
は前述の実施形態２と同様に、半導体チップ１５，１６
の夫々の厚さを薄くして樹脂封止体１９の厚さの増加を
抑制している。
【０１５９】以下、半導体装置６０の製造方法につい
て、図３０及び図３１を用いて説明する。図３０は第１
及び第２のリードフレームを重ね合わせた状態を示す要
部断面図であり、図３１は封止工程を説明するための要
部断面図である。
【０１６０】まず、同一構造の半導体チップ１５及び半
導体チップ１６を準備すると共に、図７に示すリードフ
レームＬＦ１及び図９に示すリードフレームＬＦ２を準
備する。次に、リードフレームＬＦ１に半導体チップ１
５を接着固定し、更に、リードフレームＬＦ２に半導体
チップ１６を接着固定する。次に、半導体チップ１５の
電極ＢＰ１とリード３の内部リード部のワイヤ接続部
（先端部分）とを導電性のワイヤ１７で電気的に接続す
ると共に、半導体チップ１５の電極ＢＰ１とバスバーリ
ード７の分岐リードとを導電性のワイヤ１７で電気的に
接続し、更に、半導体チップ１６の電極ＢＰ２とリード
４の内部リード部のワイヤ接続部（先端部分）とを導電
性のワイヤ１８で電気的に接続すると共に、半導体チッ
プ１６の電極ＢＰ２とバスバーリード８の分岐リードと
を導電性のワイヤ１８で電気的に接続する。
【０１６１】この工程において、半導体チップ１５，１
６の夫々の厚さは前述の実施形態１の場合よりも薄くな
っているので、半導体チップ１５，１６の夫々の厚さを
薄くした分、図２６に示すように、ヒートステージ５２
のチップ装着部とリード装着部との間に段差５２Ａを設
けておく。これにより、ヒートステージ５２に半導体チ
ップ（１５，１６）の裏面及びリード（３，４）の第３
の部分（３Ｃ，４Ｃ）を接触させることができる。
【０１６２】次に、半導体チップ１５、半導体チップ１
６の夫々の裏面同志が向い合うように、リードフレーム
ＬＦ１、ＬＦ２の夫々を重ね合わせる。リードフレーム
ＬＦ１、ＬＦ２の重ね合わせは、図３０に示すように、
半導体チップ１５と半導体チップ１６との間に間隔６１
を持たせた状態で行う。間隔６１は、樹脂封止体の形成
時に用いる樹脂に混入されたフィラーの粒径よりも広く
する。本実施形態では、平均粒径が３〜５［μｍ］、最
大粒径が２５［μｍ］のフィラーが多数混入されたエポ
キシ系の熱硬化性樹脂を用いるので、このフィラーの最
大粒径よりも広い間隔６１にする。
【０１６３】なお、半導体チップ１５，１６の夫々は裏
面が凸面となる方向に反っているため、半導体チップ１
５，１６の夫々の裏面を向い合わせた状態で半導体チッ
プ１５，１６の夫々を積層した時、半導体チップ１５の
中心部分と半導体チップ１６の中心部分との間が最も狭
くなる。従って、半導体チップ１５の裏面の中心部分と
半導体チップ１６の裏面の中心部分との間の間隔６１を
フィラーの最大粒径よりも広くする必要がある。
【０１６４】次に、図３０に示すように、リードフレー
ムＬＦ１、ＬＦ２の夫々を重ね合わせた状態で、リード
フレームＬＦ１、ＬＦ２の夫々をトランスファ・モール
ド装置の成形金型（モールド金型）２２の上型２２Ａと
下型２２Ｂとの間に位置決めする。この時、上型２２Ａ
及び下型２２Ｂによって形成されるキャビティ２４の内
部には、半導体チップ（１５，１６）、リード３の内部
リード部、リード４の内部リード部、フィルム（９，１
０）、ワイヤ（１７，１８）及び吊りリード１１等が配
置される。
【０１６５】次に、成形金型２２のポットからランナー
及び流入ゲートを通してキャビティ２４内に流動性の樹
脂を加圧注入して樹脂封止体１９を形成する。半導体チ
ップ（１５，１６）、リード３の内部リード部、リード
４の内部リード部、フィルム（９，１０）、ワイヤ（１
７，１８）及び吊りリード１１等は、樹脂封止体１９に
よって封止される。
【０１６６】この工程において、半導体チップ１５の裏
面と半導体チップ１６の裏面との間に、樹脂に混入され
たフィラーの最大粒径よりも広い間隔６１を持たせてい
るので、樹脂に混入されたフィラーによる空間は半導体
チップ１５，１６間に発生しない。従って、樹脂中に巻
き込まれた気泡を取り除くため、キャビティ２４内への
樹脂の注入が終了した後、注入時の圧力よりも高い圧力
を加えた時に空間の部分を起点にして発生する半導体チ
ップ（１５，１６）の亀裂を防止することができる。こ
の後、前述の実施形態１と同様の工程を施すことによ
り、図２９に示す半導体装置６０がほぼ完成する。
【０１６７】このように、半導体装置６０の製造におい
て、半導体チップ１５の裏面と半導体チップ１６の裏面
との間にフィラーの最大粒径よりも広い間隔６１を持た
せた状態で、半導体チップ１５、半導体チップ１６、リ
ード３の内部リード、リード４の内部リード及びワイヤ
（１７，１８）等を成形金型２２のキャビティ２４内に
配置し、その後、キャビティ２４内に、多数のフィラー
が混入された樹脂を加圧注入して樹脂封止体１９を形成
する。
【０１６８】これにより、半導体チップ１５の裏面と半
導体チップ１６の裏面との間の樹脂の通りが良くなるの
で、樹脂に混入されたフィラーによる空間は半導体チッ
プ１５，１６間に発生しない。従って、樹脂中に巻き込
まれた気泡を取り除くため、キャビティ２４内への樹脂
の注入が終了した後、注入時の圧力よりも高い圧力を加
えた時に空間の部分を起点にして発生する半導体チップ
（１５，１６）の亀裂を防止することができる。この結
果、半導体装置６０の歩留まりの向上を図ることができ
る。
【０１６９】なお、実施形態２及び実施形態３では、半
導体チップ１５の裏面と半導体チップ１６の裏面との間
に間隔を持たせるために半導体チップ１５，１６の夫々
の厚さを薄くした例について説明したが、リード３、リ
ード４の夫々の折り曲げ加工を工夫して、半導体チップ
１５の裏面と半導体チップ１６の裏面との間に間隔を持
たせてもよい。
【０１７０】以上、本発明者によってなされた発明を、
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。例えば、本発明は、一方向リード配列構造である
ＳＩＰ(Ｓingle Ｉn-line Ｐackage）型、ＺＩＰ(Ｚigz
ag Ｉn-line Ｐackage）型等の半導体装置に適用でき
る。また、本発明は、二方向リード配列構造であるＳＯ
Ｊ(Ｓmall Ｏut-line Ｊ-leaded Ｐackage）型、ＳＯＰ
(Ｓmall Ｏut-line Ｐackage）型等の半導体装置に適用
できる。また、本発明は、四方向リード配列構造である
ＱＦＰ(Ｑuad Ｆlatpack Ｐackage)型、ＱＦＪ(Ｑuad
Ｆlatpack Ｊ-leaded Ｐackage)型等の半導体装置に適
用できる。
【０１７１】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。本発明によれば、半導体装置の歩留
まりの向上を図ることが可能となる。本発明によれば、
半導体装置の生産性の向上を図ることが可能となる。本
発明によれば、半導体装置の信頼性の向上を図ることが
可能となる。
【図面の簡単な説明】
【図１】本発明の実施形態１である半導体装置の樹脂封
止体の上部を除去した状態の平面図である。
【図２】本発明の実施形態１である半導体装置の樹脂封
止体の下部を除去した状態の底面図である。
【図３】図１のａ−ａ線に沿う断面図である。
【図４】本発明の実施形態１である半導体装置に組み込
まれた半導体チップの概略構成を示す要部断面図であ
る。
【図５】図３の一部を拡大した断面図である。
【図６】本発明の実施形態１である半導体装置の要部断
面図である。
【図７】本発明の実施形態１である半導体装置の製造に
用いられる第１のリードフレームの平面図である。
【図８】図７の一部を拡大した模式的平面図である。
【図９】本発明の実施形態１である半導体装置の製造に
用いられる第２のリードフレームの平面図である。
【図１０】図９の一部を拡大した平面図である。
【図１１】本発明の実施形態１である半導体装置の製造
において、ワイヤボンディング工程を説明するための要
部断面図である。
【図１２】本発明の実施形態１である半導体装置の製造
において、第１及び第２のリードフレームを重ね合わせ
た状態を示す要部平面図である。
【図１３】本発明の実施形態１である半導体装置の製造
において、封止工程を説明するための要部断面図であ
る。
【図１４】本発明の実施形態１である半導体装置の製造
において、封止工程を説明するための要部断面図であ
る。
【図１５】本発明の実施形態１である半導体装置の製造
において、封止工程を説明するための要部断面図であ
る。
【図１６】本発明の実施形態１である半導体装置の製造
において、封止工程を説明するための要部断面図であ
る。
【図１７】本発明の実施形態１である半導体装置の製造
において、封止工程が施された後の状態を示す底面図で
ある。
【図１８】本発明の実施形態１である半導体装置の製造
において、封止工程が施された後の状態を示す断面図で
ある。
【図１９】本発明の実施形態１である半導体装置の製造
に用いられるレーザ装置の概略構成を説明するためのブ
ロック図である。
【図２０】本発明の実施形態１である半導体装置の製造
において、接合工程を説明するための要部底面図であ
る。
【図２１】本発明の実施形態１である半導体装置の製造
において、接合工程を説明するための要部斜視図であ
る。
【図２２】本発明の実施形態１である半導体装置の製造
において、第２のリードフレームの枠体を除去した後の
状態を示す底面図である。
【図２３】本発明の実施形態１である半導体装置の製造
において、第２のリードフレームの枠体を除去した後の
状態を示す断面図である。
【図２４】本発明の実施形態１である半導体装置の製造
において、メッキ工程を説明するためのフローチャート
である。
【図２５】本発明の実施形態２である半導体装置の断面
図である。
【図２６】本発明の実施形態２である半導体装置の製造
において、ワイヤボンディング工程を説明するための要
部断面図である。
【図２７】本発明の実施形態２である半導体装置の製造
において、第１及び第２のリードフレームを重ね合わせ
た状態を示す要部断面図である。
【図２８】本発明の実施形態２である半導体装置の製造
において、封止工程を説明するための要部断面図であ
る。
【図２９】本発明の実施形態３である半導体装置の断面
図である。
【図３０】本発明の実施形態３である半導体装置の製造
において、第１及び第２のリードフレームを重ね合わせ
た状態を示す要部断面図である。
【図３１】本発明の実施形態３である半導体装置の製造
において、封止工程を説明するための要部断面図であ
る。
【図３２】従来の問題点を説明するための断面図であ
る。
【図３３】従来の問題点を説明するための断面図であ
る。
【符号の説明】
ＬＦ１，ＬＦ２…リードフレーム、１，２…枠体、３，
４…リード、５，６…ダムバー、７，８…バスバーリー
ド、９，１０…フィルム、１１…吊りリード、１２…補
強リード、１３…金属層、１４…導電性被膜、１５，１
６…半導体チップ、１５Ｘ，１６Ｘ…回路形成面、１
７，１８…ワイヤ、１９…樹脂封止体、２０…半導体装
置、２２…成形金型、２２Ａ…上型、２２Ｂ…下型、２
３Ａ，２３Ｂ…クランプ面、２４…キャビティ、３１…
レーザ発振器、３２…ビームフォーマ、３３…ベンディ
ングミラー、３４…集光レンズ、３５…レーザ光、５０
…半導体装置、５１…緩衝体、６０…半導体装置、６１
…間隔。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中島 靖之 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業本部内 (72)発明者 萩原 孝俊 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業本部内 (72)発明者 小泉 浩二 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業本部内 (72)発明者 河田 洋一 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業本部内 (72)発明者 杉山 道昭 東京都小平市上水本町５丁目22番１号 株 式会社日立超エル・エス・アイ・システム ズ内

Claims (34)

    【特許請求の範囲】
  1. 【請求項１】 樹脂封止体と、 前記樹脂封止体の内部に位置し、表裏面のうちの表面に
    電極が形成された第１の半導体チップ及び第２の半導体
    チップと、 前記樹脂封止体の内外に亘って延在し、前記第１の半導
    体チップの電極に電気的に接続される第１のリードと、 前記樹脂封止体の内外に亘って延在し、前記第２の半導
    体チップの電極に電気的に接続される第２のリードとを
    有する半導体装置の製造方法であって、 前記第１のリード、第２のリードの夫々を重ね合わせた
    状態で前記樹脂封止体を形成した後、前記第１のリー
    ド、第２のリードの夫々を溶接にて接合することを特徴
    とする半導体装置の製造方法。
  2. 【請求項２】 樹脂封止体と、 前記樹脂封止体の内部に位置し、表裏面のうちの表面に
    電極が形成された第１の半導体チップ及び第２の半導体
    チップと、 前記樹脂封止体の内外に亘って延在し、前記第１の半導
    体チップの電極に電気的に接続される第１のリードと、 前記樹脂封止体の内外に亘って延在し、前記第２の半導
    体チップの電極に電気的に接続される第２のリードとを
    有する半導体装置の製造方法であって、 前記第１のリード、第２のリードの夫々を重ね合わせた
    状態で前記樹脂封止体を形成した後、前記第１のリー
    ド、第２のリードの夫々を前記樹脂封止体から離れた位
    置で溶接にて接合することを特徴とする半導体装置の製
    造方法。
  3. 【請求項３】 樹脂封止体と、 前記樹脂封止体の内部に位置し、表裏面のうちの表面に
    電極が形成された第１の半導体チップ及び第２の半導体
    チップと、 前記樹脂封止体の内外に亘って延在し、前記第１の半導
    体チップの電極に電気的に接続される第１のリードと、 前記樹脂封止体の内外に亘って延在し、前記第２の半導
    体チップの電極に電気的に接続される第２のリードとを
    有する半導体装置の製造方法であって、 前記第１のリード、第２のリードの夫々を重ね合わせた
    状態で前記樹脂封止体を形成した後、前記第１のリー
    ド、第２のリードの夫々を前記第２のリードの先端部分
    において溶接にて接合することを特徴とする半導体装置
    の製造方法。
  4. 【請求項４】 請求項１乃至請求項３のうち何れか一項
    に記載の半導体装置の製造方法において、前記樹脂封止
    体は、前記第１の半導体チップ、第２の半導体チップの
    夫々の裏面同志を向い合わせた状態で形成されることを
    特徴とする半導体装置の製造方法。
  5. 【請求項５】 請求項１乃至請求項４のうち何れか一項
    に記載の半導体装置の製造方法において、前記第１のリ
    ード、第２のリードのうちの何れか一方のリードは、前
    記樹脂封止体の外部に位置する外部リード部の長さが他
    方のリードの外部リード部の長さよりも短いことを特徴
    とする半導体装置の製造方法。
  6. 【請求項６】 請求項１乃至請求項４のうち何れか一項
    に記載の半導体装置の製造方法において、前記溶接は、
    前記第１のリード、第２のリードのうちの何れか一方の
    上方からレーザ光を照射して行うことを特徴とする半導
    体装置の製造方法。
  7. 【請求項７】 請求項６に記載の半導体装置の製造方法
    において、前記レーザ光の照射径は、前記第１のリー
    ド、第２のリードの夫々の接合部におけるリード幅より
    も小さいことを特徴とする半導体装置の製造方法。
  8. 【請求項８】 請求項６又は請求項７に記載の半導体装
    置の製造方法において、前記第１のリード、第２のリー
    ドの夫々は、鉄−ニッケル系の合金材又は銅系の合金材
    で形成されていることを特徴とする半導体装置の製造方
    法。
  9. 【請求項９】 樹脂封止体と、 前記樹脂封止体の内部に位置し、表裏面のうちの表面に
    電極が形成された第１の半導体チップ及び第２の半導体
    チップと、 前記樹脂封止体の内外に亘って延在し、前記第１の半導
    体チップの表面に接着固定されると共に、その表面の電
    極に第１の導電性ワイヤを介して電気的に接続される第
    １のリードと、 前記樹脂封止体の内外に亘って延在し、前記第２の半導
    体チップの表面に接着固定されると共に、その表面の電
    極に第２の導電性ワイヤを介して電気的に接続される第
    ２のリードとを有する半導体装置の製造方法であって、 前記第１の半導体チップ、第２の半導体チップの夫々の
    裏面同志が向い合うように、前記第１のリード、第２の
    リードの夫々を重ね合わせた状態で前記樹脂封止体を形
    成した後、前記第１のリード、第２のリードの夫々を溶
    接にて接合することを特徴とする半導体装置の製造方
    法。
  10. 【請求項１０】 樹脂封止体と、 前記樹脂封止体の内部に位置し、表裏面のうちの表面に
    電極が形成された第１の半導体チップ及び第２の半導体
    チップと、 前記樹脂封止体の内外に亘って延在し、前記第１の半導
    体チップの表面に接着固定されると共に、その表面の電
    極に第１の導電性ワイヤを介して電気的に接続される第
    １のリードと、 前記樹脂封止体の内外に亘って延在し、前記第２の半導
    体チップの表面に接着固定されると共に、その表面の電
    極に第２の導電性ワイヤを介して電気的に接続される第
    ２のリードとを有する半導体装置の製造方法であって、 前記第１の半導体チップ、第２の半導体チップの夫々の
    裏面同志が向い合うように、前記第１のリード、第２の
    リードの夫々を重ね合わせた状態で前記樹脂封止体を形
    成した後、前記第１のリード、第２のリードの夫々を前
    記樹脂封止体から離れた位置で溶接にて接合することを
    特徴とする半導体装置の製造方法。
  11. 【請求項１１】 樹脂封止体と、 前記樹脂封止体の内部に位置し、表裏面のうちの表面に
    電極が形成された第１の半導体チップ及び第２の半導体
    チップと、 前記樹脂封止体の内外に亘って延在し、前記第１の半導
    体チップの表面に接着固定されると共に、その表面の電
    極に第１の導電性ワイヤを介して電気的に接続される第
    １のリードと、 前記樹脂封止体の内外に亘って延在し、前記第２の半導
    体チップの表面に接着固定されると共に、その表面の電
    極に第２の導電性ワイヤを介して電気的に接続される第
    ２のリードとを有する半導体装置の製造方法であって、 前記第１の半導体チップ、第２の半導体チップの夫々の
    裏面同志が向い合うように、前記第１のリード、第２の
    リードの夫々を重ね合わせた状態で前記樹脂封止体を形
    成した後、前記第１のリード、第２のリードの夫々を前
    記第２のリードの先端部分において溶接にて接合するこ
    とを特徴とする半導体装置の製造方法。
  12. 【請求項１２】 請求項９乃至請求項１１のうち何れか
    一項に記載の半導体装置の製造方法において、前記第１
    のリード、第２のリードのうちの何れか一方のリード
    は、前記樹脂封止体の外部に位置する外部リード部の長
    さが他方のリードの外部リード部の長さよりも短いこと
    を特徴とする半導体装置の製造方法。
  13. 【請求項１３】 請求項９乃至請求項１１のうち何れか
    一項に記載の半導体装置の製造方法において、前記溶接
    は、前記第１のリード、第２のリードのうちの何れか一
    方の上方からレーザ光を照射して行うことを特徴とする
    半導体装置の製造方法。
  14. 【請求項１４】 請求項１３に記載の半導体装置の製造
    方法において、前記レーザ光の照射径は、前記第１のリ
    ード、第２のリードの夫々の接合部におけるリード幅よ
    りも小さいことを特徴とする半導体装置の製造方法。
  15. 【請求項１５】 請求項１３又は請求項１４に記載の半
    導体装置の製造方法において、前記第１のリード、第２
    のリードの夫々は、鉄−ニッケル系の合金材又は銅系の
    合金材で形成されていることを特徴とする半導体装置の
    製造方法。
  16. 【請求項１６】 樹脂封止体と、 前記樹脂封止体の内部に位置し、表裏面のうちの表面に
    電極が形成された第１の半導体チップ及び第２の半導体
    チップと、 前記樹脂封止体の内外に亘って延在し、前記第１の半導
    体チップの電極に電気的に接続される第１のリードと、 前記樹脂封止体の内外に亘って延在し、前記第２の半導
    体チップの電極に電気的に接続される第２のリードとを
    有する半導体装置であって、 前記第１のリードと前記第２のリードは、前記樹脂封止
    体から離れた位置で溶接にて接合されていることを特徴
    とする半導体装置。
  17. 【請求項１７】 樹脂封止体と、 前記樹脂封止体の内部に位置し、表裏面のうちの表面に
    電極が形成された第１の半導体チップ及び第２の半導体
    チップと、 前記樹脂封止体の内外に亘って延在し、前記第１の半導
    体チップの電極に電気的に接続される第１のリードと、 前記樹脂封止体の内外に亘って延在し、前記第２の半導
    体チップの電極に電気的に接続される第２のリードとを
    有する半導体装置であって、 前記第１のリードと前記第２のリードは、前記樹脂封止
    体の外部に位置する前記第２のリードの先端部分におい
    て溶接にて接合されていることを特徴とする半導体装
    置。
  18. 【請求項１８】 前記樹脂封止体の内部に位置し、表裏
    面のうちの表面に電極が形成された第１の半導体チップ
    及び第２の半導体チップと、 前記樹脂封止体の内外に亘って延在し、前記第１の半導
    体チップの表面に接着固定されると共に、その表面の電
    極に第１の導電性ワイヤを介して電気的に接続される第
    １のリードと、 前記樹脂封止体の内外に亘って延在し、前記第２の半導
    体チップの表面に接着固定されると共に、その表面の電
    極に第２の導電性ワイヤを介して電気的に接続される第
    ２のリードとを有し、 前記第１の半導体チップ、第２の半導体チップの夫々
    は、夫々の裏面同志を向い合わせた状態で積層される半
    導体装置であって、 前記第１のリードと前記第２のリードは、前記樹脂封止
    体から離れた位置で溶接にて接合されていることを特徴
    とする半導体装置。
  19. 【請求項１９】 前記樹脂封止体の内部に位置し、表裏
    面のうちの表面に電極が形成された第１の半導体チップ
    及び第２の半導体チップと、 前記樹脂封止体の内外に亘って延在し、前記第１の半導
    体チップの表面に接着固定されると共に、その表面の電
    極に第１の導電性ワイヤを介して電気的に接続される第
    １のリードと、 前記樹脂封止体の内外に亘って延在し、前記第２の半導
    体チップの表面に接着固定されると共に、その表面の電
    極に第２の導電性ワイヤを介して電気的に接続される第
    ２のリードとを有し、 前記第１の半導体チップ、第２の半導体チップの夫々
    は、夫々の裏面同志を向い合わせた状態で積層される半
    導体装置であって、 前記第１のリードと前記第２のリードは、前記樹脂封止
    体の外部に位置する前記第２のリードの先端部分におい
    て溶接にて接合されていることを特徴とする半導体装
    置。
  20. 【請求項２０】 請求項１６乃至請求項１９のうち何れ
    か一項に記載の半導体装置において、前記第１のリー
    ド、第２のリードのうちの何れか一方のリードは、前記
    樹脂封止体の外部に位置する外部リード部の長さが他方
    のリードの外部リード部の長さよりも短いことを特徴と
    する半導体装置。
  21. 【請求項２１】 第１のリードフレームと第２のリード
    フレームとを重ね合わせた状態で、前記第１のリードフ
    レームの枠体に支持された第１のリードの内部リード部
    と、前記第２のリードフレームの枠体に支持された第２
    のリードの内部リード部と、前記第１のリードの内部リ
    ード部に接着固定され、かつ電極が前記第１のリードの
    内部リード部に電気的に接続された第１の半導体チップ
    と、前記第２のリードの内部リード部に接着固定され、
    かつ電極が前記第２のリードの内部リード部に電気的に
    接続された第２の半導体チップとを樹脂封止体で封止す
    る工程と、 前記第１のリード、第２のリードの夫々の外部リード部
    にメッキ処理を施す工程とを備えた半導体装置の製造方
    法であって、 前記樹脂封止体で封止する工程の後であって、前記メッ
    キ処理を施す工程の前に、前記第２のリードフレームの
    枠体を除去する工程を備えたことを特徴とする半導体装
    置の製造方法。
  22. 【請求項２２】 表裏面のうちの表面に電極が形成され
    た第１の半導体チップ及び第２の半導体チップを準備
    し、 更に、第１の枠体で囲まれた領域内に位置し、外部リー
    ド部における先端部分が前記第１の枠体に支持され、中
    間部分が第１のダムバーによって互いに連結され、かつ
    前記第１のダムバーによって前記第１の枠体に支持され
    た複数本の第１のリードを有する第１のリードフレーム
    を準備し、 更に、第２の枠体で囲まれた領域内に位置し、外部リー
    ド部における先端部分が第２のダムバーによって互いに
    連結され、かつ前記第２のダムバーによって前記第２の
    枠体に支持された複数本の第２のリードを有する第２の
    リードフレームを準備する工程と、 前記第１の半導体チップの表面に前記第１のリードの内
    部リード部を接着固定し、前記第２の半導体チップの表
    面に前記第２のリードの内部リード部を接着固定する工
    程と、 前記第１の半導体チップの電極と前記第１のリードの内
    部リード部とを第１の導電性ワイヤで電気的に接続し、
    前記第２の半導体チップの電極と前記第２のリードの内
    部リード部とを第２の導電性ワイヤで電気的に接続する
    工程と、 前記第１の半導体チップ、第２の半導体チップの夫々の
    裏面同志が向い合うように、前記第１のリードフレー
    ム、第２のリードフレームの夫々を重ね合わせた状態
    で、前記第１の半導体チップ、第２の半導体チップ、第
    １のリードの内部リード部、第２のリードの内部リード
    部、第１の導電性ワイヤ及び第２の導電性ワイヤを樹脂
    封止体で封止する工程と、 前記第１のダムバー、第２のダムバーの夫々を切断して
    前記第２の枠体を除去する工程と、 前記第１のリード、第２のリードの夫々の外部リード部
    にメッキ処理を施す工程とを備えたことを特徴とする半
    導体装置の製造方法。
  23. 【請求項２３】 表裏面のうちの表面に電極が形成され
    た第１の半導体チップ及び第２の半導体チップを準備
    し、 更に、第１の枠体で囲まれた領域内に位置し、外部リー
    ド部における先端部分が前記第１の枠体に支持され、中
    間部分が第１のダムバーによって互いに連結され、かつ
    前記第１のダムバーによって前記第１の枠体に支持され
    た複数本の第１のリードと、前記第１の枠体で囲まれた
    領域内に位置し、前記第１の枠体に支持された吊りリー
    ドとを有する第１のリードフレームを準備し、 更に、第２の枠体で囲まれた領域内に位置し、外部リー
    ド部における先端部分が第２のダムバーによって互いに
    連結され、かつ前記第２のダムバーによって前記第２の
    枠体に支持された複数本の第２のリードを有する第２の
    リードフレームとを準備する工程と、 前記第１の半導体チップの表面に前記第１のリードの内
    部リード部を接着固定し、前記第２の半導体チップの表
    面に前記第２のリードの内部リード部を接着固定する工
    程と、 前記第１の半導体チップの電極と前記第１のリードの内
    部リード部とを第１の導電性ワイヤで電気的に接続し、
    前記第２の半導体チップの電極と前記第２のリードの内
    部リード部とを第２の導電性ワイヤで電気的に接続する
    工程と、 前記第１の半導体チップ、第２の半導体チップの夫々の
    裏面同志が向い合うように、前記第１のリードフレー
    ム、第２のリードフレームの夫々を重ね合わせた状態
    で、前記第１の半導体チップ、第２の半導体チップ、第
    １のリードの内部リード部、第２のリードの内部リード
    部、第１の導電性ワイヤ、第２の導電性ワイヤ及び吊り
    リードを樹脂封止体で封止する工程とを備えたことを特
    徴とする半導体装置の製造方法。
  24. 【請求項２４】 表裏面のうちの表面に電極が形成され
    た第１の半導体チップ及び第２の半導体チップを準備
    し、 更に、第１の枠体で囲まれた領域内に位置し、外部リー
    ド部における先端部分が前記第１の枠体に支持され、中
    間部分が第１のダムバーによって互いに連結され、かつ
    前記第１のダムバーによって前記第１の枠体に支持され
    た複数本の第１のリードを有する第１のリードフレーム
    を準備し、 更に、第２の枠体で囲まれた領域内に位置し、外部リー
    ド部における先端部分が第２のダムバーによって互いに
    連結され、かつ前記第２のダムバーによって前記第２の
    枠体に支持された複数本の第２のリードと、前記第２の
    枠体で囲まれた領域内に位置し、前記第２のダムバー及
    び前記第２の枠体に支持された補強リードとを有する第
    ２のリードフレームを準備する工程と、 前記第１の半導体チップの表面に前記第１のリードの内
    部リード部を接着固定し、前記第２の半導体チップの表
    面に前記第２のリードの内部リード部を接着固定する工
    程と、 前記第１の半導体チップの電極と前記第１のリードの内
    部リード部とを第１の導電性ワイヤで電気的に接続し、
    前記第２の半導体チップの電極と前記第２のリードの内
    部リード部とを第２の導電性ワイヤで電気的に接続する
    工程と、 前記第１の半導体チップ、第２の半導体チップの夫々の
    裏面同志が向い合うように、前記第１のリードフレー
    ム、第２のリードフレームの夫々を重ね合わせた状態
    で、前記第１の半導体チップ、第２の半導体チップ、第
    １のリードの内部リード部、第２のリードの内部リード
    部、第１の導電性ワイヤ及び第２の導電性ワイヤを樹脂
    封止体で封止する工程とを備えたことを特徴とする半導
    体装置の製造方法。
  25. 【請求項２５】 樹脂封止体と、 前記樹脂封止体の内部に位置し、表裏面のうちの表面に
    電極が形成された第１の半導体チップ及び第２の半導体
    チップと、 前記樹脂封止体の内外に亘って延在し、前記第１の半導
    体チップの電極に電気的に接続される第１のリードと、 前記樹脂封止体の内外に亘って延在し、前記第２の半導
    体チップの電極に電気的に接続される第２のリードとを
    有し、 前記第１の半導体チップ、第２の半導体チップの夫々
    は、夫々の裏面同志を向い合わせた状態で積層される半
    導体装置の製造方法であって、 前記第１の半導体チップの裏面と前記第２の半導体チッ
    プの裏面との間に緩衝体が充填された状態で、前記第１
    の半導体チップ、第２の半導体チップ、第１のリードの
    内部リード部及び第２のリードの内部リード部を成形金
    型のキャビティ内に配置し、その後、前記キャビティ内
    に樹脂を加圧注入して前記樹脂封止体を形成する工程を
    備えたことを特徴とする半導体装置の製造方法。
  26. 【請求項２６】 樹脂封止体と、 前記樹脂封止体の内部に位置し、表裏面のうちの表面に
    電極が形成された第１の半導体チップ及び第２の半導体
    チップと、 前記樹脂封止体の内外に亘って延在し、前記第１の半導
    体チップの表面に接着固定されると共に、その表面の電
    極に第１の導電性ワイヤを介して電気的に接続される第
    １のリードと、 前記樹脂封止体の内外に亘って延在し、前記第２の半導
    体チップの表面に接着固定されると共に、その表面の電
    極に第２の電極性ワイヤを介して電気的に接続される第
    ２のリードとを有し、 前記第１の半導体チップ、第２の半導体チップの夫々
    は、夫々の裏面同志を向い合わせた状態で積層される半
    導体装置の製造方法であって、 前記第１の半導体チップの裏面と前記第２の半導体チッ
    プの裏面との間に緩衝体が充填された状態で、前記第１
    の半導体チップ、第２の半導体チップ、第１のリードの
    内部リード部、第２のリードの内部リード部、第１の導
    電性ワイヤ及び第２の導電性ワイヤを成形金型のキャビ
    ティ内に配置し、その後、前記キャビティ内に樹脂を加
    圧注入して前記樹脂封止体を形成する工程を備えたこと
    を特徴とする半導体装置の製造方法。
  27. 【請求項２７】 樹脂封止体と、 前記樹脂封止体の内部に位置し、表裏面のうちの表面に
    電極が形成された第１の半導体チップ及び第２の半導体
    チップと、 前記樹脂封止体の内外に亘って延在し、前記第１の半導
    体チップの電極に電気的に接続される第１のリードと、 前記樹脂封止体の内外に亘って延在し、前記第２の半導
    体チップの電極に電気的に接続される第２のリードとを
    有し、 前記第１の半導体チップ、第２の半導体チップの夫々
    は、夫々の裏面同志を向い合わせ、これらの裏面間に緩
    衝体が充填された状態で積層されていることを特徴とす
    る半導体装置。
  28. 【請求項２８】 樹脂封止体と、 前記樹脂封止体の内部に位置し、表裏面のうちの表面に
    電極が形成された第１の半導体チップ及び第２の半導体
    チップと、 前記樹脂封止体の内外に亘って延在し、前記第１の半導
    体チップの表面に接着固定されると共に、その表面の電
    極に第１の導電性ワイヤを介して電気的に接続される第
    １のリードと、 前記樹脂封止体の内外に亘って延在し、前記第２の半導
    体チップの表面に接着固定されると共に、その表面の電
    極に第２の導電性ワイヤを介して電極に電気的に接続さ
    れる第２のリードとを有し、 前記第１の半導体チップ、第２の半導体チップの夫々
    は、夫々の裏面同志を向い合わせ、これらの裏面間に緩
    衝体が充填された状態で積層されていることを特徴とす
    る半導体装置。
  29. 【請求項２９】 多数のフィラーが混入された樹脂を用
    いて形成される樹脂封止体と、 前記樹脂封止体の内部に位置し、表裏面のうちの表面に
    電極が形成された第１の半導体チップ及び第２の半導体
    チップと、 前記樹脂封止体の内外に亘って延在し、前記第１の半導
    体チップの電極に電気的に接続される第１のリードと、 前記樹脂封止体の内外に亘って延在し、前記第２の半導
    体チップの電極に電気的に接続される第２のリードとを
    有し、 前記第１の半導体チップ、第２の半導体チップの夫々
    は、夫々の裏面同志を向い合わせた状態で積層される半
    導体装置の製造方法であって、 前記第１の半導体チップの裏面と前記第２の半導体チッ
    プの裏面との間に、前記フィラーの最大粒径よりも広い
    間隔を持たせた状態で、前記第１の半導体チップ、第２
    の半導体チップ、第１のリードの内部リード部及び第２
    のリードの内部リード部を成形金型のキャビティ内に配
    置し、その後、前記キャビティ内に前記樹脂を加圧注入
    して前記樹脂封止体を形成する工程を備えたことを特徴
    とする半導体装置の製造方法。
  30. 【請求項３０】 多数のフィラーが混入された樹脂を用
    いて形成される樹脂封止体と、 前記樹脂封止体の内部に位置し、表裏面のうちの表面に
    電極が形成された第１の半導体チップ及び第２の半導体
    チップと、 前記樹脂封止体の内外に亘って延在し、前記第１の半導
    体チップの表面に接着固定されると共に、その表面の電
    極に第１の導電性ワイヤを介して電気的に接続される第
    １のリードと、 前記樹脂封止体の内外に亘って延在し、前記第２の半導
    体チップの表面に接着固定されると共に、その表面の電
    極に第２の導電性ワイヤを介して電気的に接続される第
    ２のリードとを有し、 前記第１の半導体チップ、第２の半導体チップの夫々
    は、夫々の裏面同志を向い合わせた状態で積層される半
    導体装置の製造方法であって、 前記第１の半導体チップの裏面と前記第２の半導体チッ
    プの裏面との間に、前記フィラーの最大粒径よりも広い
    間隔を持たせた状態で、前記第１の半導体チップ、第２
    の半導体チップ、第１のリードの内部リード部、第２の
    リードの内部リード部、第１の導電性ワイヤ及び第２の
    導電性ワイヤを成形金型のキャビティ内に配置し、その
    後、前記キャビティ内に前記樹脂を加圧注入して前記樹
    脂封止体を形成する工程を備えたことを特徴とする半導
    体装置の製造方法。
  31. 【請求項３１】 多数のフィラーが混入された樹脂から
    なる樹脂封止体と、 前記樹脂封止体の内部に位置し、表裏面のうちの表面に
    電極が形成された第１の半導体チップ及び第２の半導体
    チップと、 前記樹脂封止体の内外に亘って延在し、前記第１の半導
    体チップの電極に電気的に接続される第１のリードと、 前記樹脂封止体の内外に亘って延在し、前記第２の半導
    体チップの電極に電気的に接続される第２のリードとを
    有し、 前記第１の半導体チップ、第２の半導体チップの夫々
    は、夫々の裏面同志を向い合わせ、これらの裏面間に前
    記フィラーの最大粒径よりも広い間隔を持たせた状態で
    積層されていることを特徴とする半導体装置。
  32. 【請求項３２】 多数のフィラーが混入された樹脂から
    なる樹脂封止体と、 前記樹脂封止体の内部に位置し、表裏面のうちの表面に
    電極が形成された第１の半導体チップ及び第２の半導体
    チップと、前記樹脂封止体の内外に亘って延在し、前記
    第１の半導体チップの表面に接着固定されると共に、そ
    の表面の電極に第１の導電性ワイヤを介して電気的に接
    続される第１のリードと、 前記樹脂封止体の内外に亘って延在し、前記第２の半導
    体チップの表面に接着固定されると共に、その表面の電
    極に第２の導電性ワイヤを介して電気的に接続される第
    ２のリードとを有し、 前記第１の半導体チップ、第２の半導体チップの夫々
    は、夫々の裏面同志を向い合わせ、これらの裏面間に前
    記フィラーの最大粒径よりも広い間隔を持たせた状態で
    積層されていることを特徴とする半導体装置。
  33. 【請求項３３】 樹脂封止体と、 前記樹脂封止体の内部に位置し、表裏面のうちの表面に
    電極が形成された第１の半導体チップ及び第２の半導体
    チップと、 前記樹脂封止体の内外に亘って延在し、前記第１の半導
    体チップの電極に電気的に接続される第１のリードと、 前記樹脂封止体の内外に亘って延在し、前記第２の半導
    体チップの電極に電気的に接続される第２のリードとを
    有し、 前記第１の半導体チップ、第２の半導体チップの夫々
    は、夫々の裏面同志を向い合わせた状態で積層され、 前記第１のリードは、前記樹脂封止体の内部に位置する
    内部リード部の先端部分が前記第１の半導体チップの表
    面に接着固定され、 前記第２のリードは、前記樹脂封止体の内部に位置する
    内部リード部の先端部分が前記第２の半導体チップの表
    面に接着固定され、 前記第１のリード、第２のリードの夫々は、前記樹脂封
    止体の内外に亘る部分が互いに重なり合っていることを
    特徴とする半導体装置。
  34. 【請求項３４】 表裏面のうちの表面に電極が形成され
    た第１の半導体チップ及び第２の半導体チップを準備
    し、 更に、第１の枠体で囲まれた領域内に位置し、外部リー
    ド部における先端部分が前記第１の枠体に支持され、中
    間部分が第１のダムバーによって互いに連結され、かつ
    前記第１のダムバーによって前記第１の枠体に支持され
    た複数本の第１のリードを有する第１のリードフレーム
    を準備し、 更に、第２の枠体で囲まれた領域内に位置し、外部リー
    ド部における先端部分が第２のダムバーによって互いに
    連結され、かつ前記第２のダムバーによって前記第２の
    枠体に支持された複数本の第２のリードと、前記第２の
    枠体で囲まれた領域内に位置し、前記第２のダムバー及
    び前記第２の枠体に支持された補強リードとを有し、前
    記第２のダムバーの切断部分の幅は前記第１のダムバー
    の切断部分の幅よりも狭い第２のリードフレームを準備
    する工程と、 前記第１の半導体チップの表面に前記第１のリードの内
    部リード部を接着固定し、前記第２の半導体チップの表
    面に前記第２のリードの内部リード部を接着固定する工
    程と、 前記第１の半導体チップの電極と前記第１のリードの内
    部リード部とを第１の導電性ワイヤで電気的に接続し、
    前記第２の半導体チップの電極と前記第２のリードの内
    部リード部とを第２の導電性ワイヤで電気的に接続する
    工程と、 前記第１の半導体チップ、第２の半導体チップの夫々の
    裏面同志が向い合うように前記第１のリードフレーム、
    第２のリードフレームの夫々を重ね合わせた状態で、前
    記第１の半導体チップ、第２の半導体チップ、第１のリ
    ードの内部リード部、第２のリードの内部リード部、第
    １の導電性ワイヤ及び第２の導電性ワイヤを樹脂封止体
    で封止する工程と、 前記第１のダムバー、第２のダムバーの夫々の切断部分
    を切断する工程とを備えたことを特徴とする半導体装置
    の製造方法。
JP05396999A 1998-06-01 1999-03-02 半導体装置の製造方法 Expired - Fee Related JP3756338B2 (ja)

Priority Applications (11)

Application Number Priority Date Filing Date Title
JP05396999A JP3756338B2 (ja) 1999-03-02 1999-03-02 半導体装置の製造方法
TW88108313A TW434756B (en) 1998-06-01 1999-05-20 Semiconductor device and its manufacturing method
SG1999002538A SG75958A1 (en) 1998-06-01 1999-05-20 Semiconductor device and a method of producing semiconductor device
KR19990019688A KR100619211B1 (ko) 1998-06-01 1999-05-31 반도체 장치
CN99106938A CN1237785A (zh) 1998-06-01 1999-06-01 半导体器件和半导体器件的制作方法
US09/322,915 US6410365B1 (en) 1998-06-01 1999-06-01 Semiconductor device with two stacked chips in one resin body and method of producing
US10/032,578 US6479322B2 (en) 1998-06-01 2002-01-02 Semiconductor device with two stacked chips in one resin body and method of producing
US10/133,583 US6551858B2 (en) 1998-06-01 2002-04-29 Method of producing a semiconductor device having two semiconductor chips sealed by a resin
US10/373,834 US20030153134A1 (en) 1998-06-01 2003-02-27 Semiconductor device, and a method of producing semiconductor device
KR1020060037977A KR100721468B1 (ko) 1998-06-01 2006-04-27 반도체 장치의 제조 방법
KR1020070022763A KR100753723B1 (ko) 1998-06-01 2007-03-08 반도체 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05396999A JP3756338B2 (ja) 1999-03-02 1999-03-02 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005344949A Division JP4335203B2 (ja) 2005-11-30 2005-11-30 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2000252410A true JP2000252410A (ja) 2000-09-14
JP2000252410A5 JP2000252410A5 (ja) 2005-07-28
JP3756338B2 JP3756338B2 (ja) 2006-03-15

Family

ID=12957499

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05396999A Expired - Fee Related JP3756338B2 (ja) 1998-06-01 1999-03-02 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3756338B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009081723A1 (ja) * 2007-12-20 2009-07-02 Fuji Electric Device Technology Co., Ltd. 半導体装置およびその製造方法
CN113206049A (zh) * 2020-01-31 2021-08-03 株式会社东芝 半导体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009081723A1 (ja) * 2007-12-20 2009-07-02 Fuji Electric Device Technology Co., Ltd. 半導体装置およびその製造方法
JP5183642B2 (ja) * 2007-12-20 2013-04-17 アイシン・エィ・ダブリュ株式会社 半導体装置およびその製造方法
US8710666B2 (en) 2007-12-20 2014-04-29 Aisin Aw Co., Ltd. Semiconductor device and method for fabricating the same
CN113206049A (zh) * 2020-01-31 2021-08-03 株式会社东芝 半导体装置

Also Published As

Publication number Publication date
JP3756338B2 (ja) 2006-03-15

Similar Documents

Publication Publication Date Title
KR100619211B1 (ko) 반도체 장치
KR100470897B1 (ko) 듀얼 다이 패키지 제조 방법
JP3958522B2 (ja) 半導体装置
JP2001094040A (ja) 半導体装置およびその製造方法
KR20020050148A (ko) 반도체 장치의 제조 방법 및 반도체 장치
JP2001274316A (ja) 半導体装置及びその製造方法
JP2006516832A (ja) 薄い多重半導体ダイ・パッケージ
JP3638750B2 (ja) 半導体装置
JPH10199912A (ja) 半導体装置
JPH11251506A (ja) 半導体装置およびその製造方法
JP3756338B2 (ja) 半導体装置の製造方法
JP4335203B2 (ja) 半導体装置の製造方法
JP2000156464A (ja) 半導体装置の製造方法
JP3954585B2 (ja) 半導体装置
JP3954586B2 (ja) 半導体装置
JP4162758B2 (ja) 半導体装置の製造方法
JP2001156232A (ja) 半導体装置の製造方法
JP4750076B2 (ja) 半導体装置の製造方法
JP3908412B2 (ja) 半導体装置の製造方法
JP2001007271A (ja) 半導体装置及びその製造方法
JPH04184949A (ja) 半導体装置とその製造方法
JP4668729B2 (ja) 半導体装置の製造方法
JPH08274234A (ja) 半導体装置およびその製造方法並びに半導体実装モジュール
JP2000049278A (ja) 半導体装置の製造方法
JP3957722B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041216

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051221

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090106

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100106

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees