JP2000049278A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000049278A JP2000049278A JP10214940A JP21494098A JP2000049278A JP 2000049278 A JP2000049278 A JP 2000049278A JP 10214940 A JP10214940 A JP 10214940A JP 21494098 A JP21494098 A JP 21494098A JP 2000049278 A JP2000049278 A JP 2000049278A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor chip
- leads
- semiconductor device
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 レーザ溶接では半導体装置の生産性が低下す
る。 【解決手段】 表裏面のうちの表面に複数の電極が形成
された第一半導体チップ及び第二半導体チップと、前記
第一半導体チップの電極に電気的に接続される複数の第
一リードと、前記第二半導体チップの電極に電気的に接
続される複数の第二リードとを有し、前記第一リード、
第二リードの夫々は、夫々の接続部を互いに重ね合わせ
た状態で電気的にかつ機械的に接続される半導体装置の
製造方法であって、前記第一リードの接続部と前記第二
リードの接続部との間に導電性接着層を介在し、加熱し
た状態で前記第一リード、第二リードの夫々の接続部を
圧接して接続する。
る。 【解決手段】 表裏面のうちの表面に複数の電極が形成
された第一半導体チップ及び第二半導体チップと、前記
第一半導体チップの電極に電気的に接続される複数の第
一リードと、前記第二半導体チップの電極に電気的に接
続される複数の第二リードとを有し、前記第一リード、
第二リードの夫々は、夫々の接続部を互いに重ね合わせ
た状態で電気的にかつ機械的に接続される半導体装置の
製造方法であって、前記第一リードの接続部と前記第二
リードの接続部との間に導電性接着層を介在し、加熱し
た状態で前記第一リード、第二リードの夫々の接続部を
圧接して接続する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に、上下方向に重ね合わされたリード同志を電気
的にかつ機械的に接続する半導体装置に適用して有効な
技術に関するものである。
し、特に、上下方向に重ね合わされたリード同志を電気
的にかつ機械的に接続する半導体装置に適用して有効な
技術に関するものである。
【０００２】
【従来の技術】ＤＲＡＭ(Ｄynamic Ｒandum Ａccess Ｍ
emory)が構成された半導体チップを樹脂封止体で封止す
る半導体装置においては、リードフレームのダイパッド
（タブとも言う）を省略し、大型の半導体チップにも対
応可能なＬＯＣ（Ｌead Ｏn Ｃhip)構造が採用されてい
る。このＬＯＣ構造を採用する半導体装置については、
例えば、特開平２−２４６１２５号公報(１９９０年１
０月１日公開)に記載されている。
emory)が構成された半導体チップを樹脂封止体で封止す
る半導体装置においては、リードフレームのダイパッド
（タブとも言う）を省略し、大型の半導体チップにも対
応可能なＬＯＣ（Ｌead Ｏn Ｃhip)構造が採用されてい
る。このＬＯＣ構造を採用する半導体装置については、
例えば、特開平２−２４６１２５号公報(１９９０年１
０月１日公開)に記載されている。
【０００３】ところで、ＬＯＣ構造を採用する半導体装
置においては、大容量化を図る目的として、同一容量の
ＤＲＡＭが構成された二つの半導体チップを積層し、こ
の二つの半導体チップを一つの樹脂封止体で封止した積
層構造の半導体装置が開発されている。
置においては、大容量化を図る目的として、同一容量の
ＤＲＡＭが構成された二つの半導体チップを積層し、こ
の二つの半導体チップを一つの樹脂封止体で封止した積
層構造の半導体装置が開発されている。
【０００４】前記積層構造の半導体装置は、表裏面のう
ちの表面である回路形成面に複数の電極が形成された第
一半導体チップ及び第二半導体チップと、前記第一半導
体チップの回路形成面に絶縁性フィルムを介在して接着
固定されると共に、その回路形成面の電極に導電性のワ
イヤを介して電気的に接続される複数の第一リードと、
前記第二半導体チップの回路形成面に絶縁性フィルムを
介在して接着固定されると共に、その回路形成面の電極
に導電性のワイヤを介して電気的に接続される複数の第
二リードと、前記第一半導体チップ、第二半導体チッ
プ、第一リードのインナー部、第二リード及びワイヤ等
を封止する樹脂封止体とを有する構成になっている。
ちの表面である回路形成面に複数の電極が形成された第
一半導体チップ及び第二半導体チップと、前記第一半導
体チップの回路形成面に絶縁性フィルムを介在して接着
固定されると共に、その回路形成面の電極に導電性のワ
イヤを介して電気的に接続される複数の第一リードと、
前記第二半導体チップの回路形成面に絶縁性フィルムを
介在して接着固定されると共に、その回路形成面の電極
に導電性のワイヤを介して電気的に接続される複数の第
二リードと、前記第一半導体チップ、第二半導体チッ
プ、第一リードのインナー部、第二リード及びワイヤ等
を封止する樹脂封止体とを有する構成になっている。
【０００５】前記第一半導体チップ、第二半導体チップ
の夫々は、夫々の回路形成面を互いに対向させた状態で
積層されている。前記第一リード、第二リードの夫々
は、夫々の接続部を互いに重ね合わせた状態で積層され
ている。この第一リード、第二リードの夫々の接続部
は、レーザ溶接によって電気的にかつ機械的に接続され
ている。
の夫々は、夫々の回路形成面を互いに対向させた状態で
積層されている。前記第一リード、第二リードの夫々
は、夫々の接続部を互いに重ね合わせた状態で積層され
ている。この第一リード、第二リードの夫々の接続部
は、レーザ溶接によって電気的にかつ機械的に接続され
ている。
【０００６】なお、前記積層構造の半導体装置について
は、例えば、特開平７−５８２８１号公報に記載されて
いる。
は、例えば、特開平７−５８２８１号公報に記載されて
いる。
【０００７】
【発明が解決しようとする課題】前記積層構造の半導体
装置において、第一リード、第二リードの夫々の接続部
は、レーザ溶接によって電気的にかつ機械的に接続され
ている。しかしながら、レーザ溶接による接続は、各リ
ード毎にレーザ光を照射してリードの接続部を溶融して
行なわなければならず、半導体装置の生産性が低下す
る。
装置において、第一リード、第二リードの夫々の接続部
は、レーザ溶接によって電気的にかつ機械的に接続され
ている。しかしながら、レーザ溶接による接続は、各リ
ード毎にレーザ光を照射してリードの接続部を溶融して
行なわなければならず、半導体装置の生産性が低下す
る。
【０００８】本発明の目的は、半導体装置の生産性を高
めることが可能な技術を提供することにある。本発明の
前記ならびにその他の目的と新規な特徴は、本明細書の
記述及び添付図面によって明らかになるであろう。
めることが可能な技術を提供することにある。本発明の
前記ならびにその他の目的と新規な特徴は、本明細書の
記述及び添付図面によって明らかになるであろう。
【０００９】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。 （１）表裏面のうちの表面に複数の電極が形成された第
一半導体チップ及び第二半導体チップと、前記第一半導
体チップの電極に電気的に接続される複数の第一リード
と、前記第二半導体チップの電極に電気的に接続される
複数の第二リードとを有し、前記第一リード、第二リー
ドの夫々は、夫々の接続部を互いに重ね合わせた状態で
電気的にかつ機械的に接続される半導体装置の製造方法
であって、前記第一リードの接続部と前記第二リードの
接続部との間に導電性接着層を介在し、加熱した状態で
前記第一リード、第二リードの夫々の接続部を圧接して
接続する。前記導電性接着層は、前記第一リード、第二
リードの夫々の接続部、又は前記第一リード、第二リー
ドのうちの何れか一方の接続部に予め形成しておく。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。 （１）表裏面のうちの表面に複数の電極が形成された第
一半導体チップ及び第二半導体チップと、前記第一半導
体チップの電極に電気的に接続される複数の第一リード
と、前記第二半導体チップの電極に電気的に接続される
複数の第二リードとを有し、前記第一リード、第二リー
ドの夫々は、夫々の接続部を互いに重ね合わせた状態で
電気的にかつ機械的に接続される半導体装置の製造方法
であって、前記第一リードの接続部と前記第二リードの
接続部との間に導電性接着層を介在し、加熱した状態で
前記第一リード、第二リードの夫々の接続部を圧接して
接続する。前記導電性接着層は、前記第一リード、第二
リードの夫々の接続部、又は前記第一リード、第二リー
ドのうちの何れか一方の接続部に予め形成しておく。
【００１０】（２）表裏面のうちの表面に複数の電極が
形成された第一半導体チップ及び第二半導体チップと、
前記第一半導体チップの電極に電気的に接続される複数
の第一リードと、前記第二半導体チップの電極に電気的
に接続される複数の第二リードと、前記第一半導体チッ
プ、第二半導体チップ、第一リードのインナー部、第二
リードのインナー部を封止する樹脂封止体とを有し、前
記第一リード、第二リードの夫々は、夫々の接続部を互
いに重ね合わせた状態で電気的にかつ機械的に接続され
る半導体装置の製造方法であって、前記樹脂封止体を形
成した後、前記第一リード、第二リードの夫々の接続部
を導電性被膜で被覆する。前記導電性被膜は半田浸漬法
で形成する。
形成された第一半導体チップ及び第二半導体チップと、
前記第一半導体チップの電極に電気的に接続される複数
の第一リードと、前記第二半導体チップの電極に電気的
に接続される複数の第二リードと、前記第一半導体チッ
プ、第二半導体チップ、第一リードのインナー部、第二
リードのインナー部を封止する樹脂封止体とを有し、前
記第一リード、第二リードの夫々は、夫々の接続部を互
いに重ね合わせた状態で電気的にかつ機械的に接続され
る半導体装置の製造方法であって、前記樹脂封止体を形
成した後、前記第一リード、第二リードの夫々の接続部
を導電性被膜で被覆する。前記導電性被膜は半田浸漬法
で形成する。
【００１１】上述した手段によれば、複数の第一リード
と複数の第二リードとを一括して電気的にかつ機械的に
接続することができるので、半導体装置の生産性を高め
ることができる。
と複数の第二リードとを一括して電気的にかつ機械的に
接続することができるので、半導体装置の生産性を高め
ることができる。
【００１２】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。なお、実施の形態を説明す
るための図面において、同一機能を有するものは同一符
号を付け、その繰り返しの説明は省略する。
施の形態を詳細に説明する。なお、実施の形態を説明す
るための図面において、同一機能を有するものは同一符
号を付け、その繰り返しの説明は省略する。
【００１３】（実施形態１）本実施形態では、二方向リ
ード配列構造であるＴＳＯＰ（Ｔhin Ｓmall Ｏut-line
Ｐackage)型の半導体装置に本発明を適用した例につい
て説明する。
ード配列構造であるＴＳＯＰ（Ｔhin Ｓmall Ｏut-line
Ｐackage)型の半導体装置に本発明を適用した例につい
て説明する。
【００１４】図１は本発明の実施形態１である半導体装
置の樹脂封止体の上部を除去した状態の平面図であり、
図２は前記半導体装置の樹脂封止体の下部を除去した状
態の底面図であり、図３は図１のＺ−Ｚ線に沿った断面
図であり、図４は図３の要部拡大断面図である。
置の樹脂封止体の上部を除去した状態の平面図であり、
図２は前記半導体装置の樹脂封止体の下部を除去した状
態の底面図であり、図３は図１のＺ−Ｚ線に沿った断面
図であり、図４は図３の要部拡大断面図である。
【００１５】図１、図２及び図３に示すように、本実施
形態の半導体装置２０は、半導体チップ１Ａ、半導体チ
ップ１Ｂの夫々を上下方向に積層し、この半導体チップ
１Ａ、半導体チップ１Ｂの夫々を一つの樹脂封止体９で
封止した構成になっている。半導体チップ１Ａ、１Ｂの
夫々は、夫々の表裏面のうちの裏面同志を向かい合わせ
た状態で積層されている。
形態の半導体装置２０は、半導体チップ１Ａ、半導体チ
ップ１Ｂの夫々を上下方向に積層し、この半導体チップ
１Ａ、半導体チップ１Ｂの夫々を一つの樹脂封止体９で
封止した構成になっている。半導体チップ１Ａ、１Ｂの
夫々は、夫々の表裏面のうちの裏面同志を向かい合わせ
た状態で積層されている。
【００１６】半導体チップ１Ａ、１Ｂの夫々は同一の外
形寸法で形成されている。また、半導体チップ１Ａ、１
Ｂの夫々の平面形状は方形状、例えば本実施形態では長
方形状で形成されている。
形寸法で形成されている。また、半導体チップ１Ａ、１
Ｂの夫々の平面形状は方形状、例えば本実施形態では長
方形状で形成されている。
【００１７】半導体チップ１Ａ、１Ｂの夫々は、例え
ば、単結晶珪素からなる半導体基板及びその表裏面のう
ちの表面である回路形成面(１Ａ１，１Ｂ１)上に形成さ
れた多層配線層を主体に構成されている。この半導体チ
ップ１Ａ、１Ｂの夫々には、記憶回路システムとして、
例えば６４メガビットのＤＲＡＭ(Ｄynamic Ｒandum Ａ
ccess Ｍemory)が構成されている。
ば、単結晶珪素からなる半導体基板及びその表裏面のう
ちの表面である回路形成面(１Ａ１，１Ｂ１)上に形成さ
れた多層配線層を主体に構成されている。この半導体チ
ップ１Ａ、１Ｂの夫々には、記憶回路システムとして、
例えば６４メガビットのＤＲＡＭ(Ｄynamic Ｒandum Ａ
ccess Ｍemory)が構成されている。
【００１８】半導体チップ１Ａの回路形成面１Ａ１の中
央部には、その長辺方向に沿って複数の電極(ボンディ
ングパッド)ＢＰが形成されている(図１及び図３参
照)。この複数の電極ＢＰの夫々は、半導体チップ１Ａ
の多層配線層のうち、最上層の配線層に形成されてい
る。最上層の配線層はその上層に形成された表面保護膜
（最終保護膜）で覆われ、この表面保護膜には電極ＢＰ
の表面を露出するボンディング開口が形成されている。
央部には、その長辺方向に沿って複数の電極(ボンディ
ングパッド)ＢＰが形成されている(図１及び図３参
照)。この複数の電極ＢＰの夫々は、半導体チップ１Ａ
の多層配線層のうち、最上層の配線層に形成されてい
る。最上層の配線層はその上層に形成された表面保護膜
（最終保護膜）で覆われ、この表面保護膜には電極ＢＰ
の表面を露出するボンディング開口が形成されている。
【００１９】半導体チップ１Ｂの回路形成面１Ｂ１の中
央部には、その長辺方向に沿って複数の電極(ボンディ
ングパッド)ＢＰが形成されている(図２及び図３参
照)。この複数の電極ＢＰの夫々は、半導体チップ１Ｂ
の多層配線層のうち、最上層の配線層に形成されてい
る。最上層の配線層はその上層に形成された表面保護膜
（最終保護膜）で覆われ、この表面保護膜には電極ＢＰ
の表面を露出するボンディング開口が形成されている。
央部には、その長辺方向に沿って複数の電極(ボンディ
ングパッド)ＢＰが形成されている(図２及び図３参
照)。この複数の電極ＢＰの夫々は、半導体チップ１Ｂ
の多層配線層のうち、最上層の配線層に形成されてい
る。最上層の配線層はその上層に形成された表面保護膜
（最終保護膜）で覆われ、この表面保護膜には電極ＢＰ
の表面を露出するボンディング開口が形成されている。
【００２０】半導体チップ１Ａに構成されたＤＲＡＭの
回路パターンは、半導体チップ１Ｂに構成されたＤＲＡ
Ｍの回路パターンと同一パターンで構成されている。ま
た、半導体チップ１Ａの回路形成面１Ａ１に形成された
電極ＢＰの配置パターンは、半導体チップ１Ｂの回路形
成面１Ｂ１に形成された電極ＢＰの配置パターンと同一
パターンで構成されている。即ち、半導体チップ１Ａ、
半導体チップ１Ｂの夫々は、同一構造で構成されてい
る。
回路パターンは、半導体チップ１Ｂに構成されたＤＲＡ
Ｍの回路パターンと同一パターンで構成されている。ま
た、半導体チップ１Ａの回路形成面１Ａ１に形成された
電極ＢＰの配置パターンは、半導体チップ１Ｂの回路形
成面１Ｂ１に形成された電極ＢＰの配置パターンと同一
パターンで構成されている。即ち、半導体チップ１Ａ、
半導体チップ１Ｂの夫々は、同一構造で構成されてい
る。
【００２１】樹脂封止体９の平面形状は方形状、例えば
本実施形態では長方形状で形成されている。この樹脂封
止体９の互いに対向する二つの長辺の夫々の外側には、
夫々の長辺に沿って複数のリード２及び複数のリード３
が配列されている。複数のリード２の夫々は、図１及び
図３に示すように、樹脂封止体９の内外に亘って延在
し、樹脂封止体９の外部に位置するアウター部が面実装
型形状として例えばガルウィング形状に成形されてい
る。この複数のリード２の夫々のアウター部は外部接続
用端子として用いれられている。複数のリード３の夫々
は、図２及び図３に示すように、樹脂封止体９の内外に
亘って延在し、樹脂封止体９の外部に位置するアウター
部がリード２のアウター部よりも短い長さで形成されて
いる。
本実施形態では長方形状で形成されている。この樹脂封
止体９の互いに対向する二つの長辺の夫々の外側には、
夫々の長辺に沿って複数のリード２及び複数のリード３
が配列されている。複数のリード２の夫々は、図１及び
図３に示すように、樹脂封止体９の内外に亘って延在
し、樹脂封止体９の外部に位置するアウター部が面実装
型形状として例えばガルウィング形状に成形されてい
る。この複数のリード２の夫々のアウター部は外部接続
用端子として用いれられている。複数のリード３の夫々
は、図２及び図３に示すように、樹脂封止体９の内外に
亘って延在し、樹脂封止体９の外部に位置するアウター
部がリード２のアウター部よりも短い長さで形成されて
いる。
【００２２】リード２、リード３の夫々は、夫々の接続
部(２Ｘ，３Ｘ)を上下方向（半導体チップの積層方向）
に互いに重ね合わせた状態で積層され、夫々の接続部
（２Ｘ，３Ｘ）の間に介在された導電性接着層５によっ
て電気的にかつ機械的に接続されている。本実施形態に
おいて、リード２、リード３の夫々は、夫々の接続部
（２Ｘ，３Ｘ）に導電性接着層５を予め形成し、加熱し
た状態で夫々の接続部（２Ｘ，３Ｘ）を圧接することに
よって電気的にかつ機械的に接続されている。導電性接
着層５としては、例えば、無電界メッキ法によって形成
された銀(Ａｇ)膜からなる導電性接着層が用いられてい
る。
部(２Ｘ，３Ｘ)を上下方向（半導体チップの積層方向）
に互いに重ね合わせた状態で積層され、夫々の接続部
（２Ｘ，３Ｘ）の間に介在された導電性接着層５によっ
て電気的にかつ機械的に接続されている。本実施形態に
おいて、リード２、リード３の夫々は、夫々の接続部
（２Ｘ，３Ｘ）に導電性接着層５を予め形成し、加熱し
た状態で夫々の接続部（２Ｘ，３Ｘ）を圧接することに
よって電気的にかつ機械的に接続されている。導電性接
着層５としては、例えば、無電界メッキ法によって形成
された銀(Ａｇ)膜からなる導電性接着層が用いられてい
る。
【００２３】複数のリード２の夫々のアウター部には端
子名が付されている。Ｖcc端子は電源電位(例えば５
［Ｖ］)に電位固定される電源電位端子である。Ｖss端
子は基準電位(例えば０［Ｖ］)に電位固定される基準電
位端子である。ＩＯ／０Ａ端子、ＩＯ／０Ｂ端子、ＩＯ
／１Ａ端子、ＩＯ／１Ｂ端子、ＩＯ／２Ａ端子、ＩＯ／
２Ｂ端子、ＩＯ／３Ａ端子及びＩＯ／３Ｂ端子はデータ
入出力端子である。Ａ０〜Ａ１２端子はアドレス入力端
子である。ＲＡＳ端子はロウアドレスストローブ端子で
ある。ＣＡＳ端子はカラムアドレスストローブ端子であ
る。ＷＥ端子はリード／ライトイネーブル端子である。
ＯＥ端子は出力イネーブル端子である。ＮＣ端子は空き
端子である。なお、図１に示す右側のリード群は図２に
示す左側のリード群と対応し、図１に示す左側のリード
群は図２に示す右側のリード群と対応する。
子名が付されている。Ｖcc端子は電源電位(例えば５
［Ｖ］)に電位固定される電源電位端子である。Ｖss端
子は基準電位(例えば０［Ｖ］)に電位固定される基準電
位端子である。ＩＯ／０Ａ端子、ＩＯ／０Ｂ端子、ＩＯ
／１Ａ端子、ＩＯ／１Ｂ端子、ＩＯ／２Ａ端子、ＩＯ／
２Ｂ端子、ＩＯ／３Ａ端子及びＩＯ／３Ｂ端子はデータ
入出力端子である。Ａ０〜Ａ１２端子はアドレス入力端
子である。ＲＡＳ端子はロウアドレスストローブ端子で
ある。ＣＡＳ端子はカラムアドレスストローブ端子であ
る。ＷＥ端子はリード／ライトイネーブル端子である。
ＯＥ端子は出力イネーブル端子である。ＮＣ端子は空き
端子である。なお、図１に示す右側のリード群は図２に
示す左側のリード群と対応し、図１に示す左側のリード
群は図２に示す右側のリード群と対応する。
【００２４】アドレス入力端子(Ａ０〜Ａ１２)であるリ
ード２、ロウアドレスストローブ端子(ＲＡＳ)であるリ
ード２、カラムアドレスストローブ端子(ＣＡＳ)である
リード２、リード／ライトイネーブル端子(ＷＥ)である
リード２、出力イネーブル端子(ＯＥ)であるリード２の
夫々は、図１に示すように、樹脂封止体９の内部に位置
するインナー部が、半導体チップ１Ａの回路形成面１Ａ
１に絶縁性フィルム７を介在して接着固定されると共
に、その回路形成面１Ａ１の電極ＢＰに導電性のワイヤ
８を介して電気的に接続されている。
ード２、ロウアドレスストローブ端子(ＲＡＳ)であるリ
ード２、カラムアドレスストローブ端子(ＣＡＳ)である
リード２、リード／ライトイネーブル端子(ＷＥ)である
リード２、出力イネーブル端子(ＯＥ)であるリード２の
夫々は、図１に示すように、樹脂封止体９の内部に位置
するインナー部が、半導体チップ１Ａの回路形成面１Ａ
１に絶縁性フィルム７を介在して接着固定されると共
に、その回路形成面１Ａ１の電極ＢＰに導電性のワイヤ
８を介して電気的に接続されている。
【００２５】電源電位端子（Ｖcc）であるリード２、基
準電位端子(Ｖss)であるリード２の夫々は、図１に示す
ように、樹脂封止体９の内部に位置するインナー部が、
半導体チップ１Ａの回路形成面１Ａ１上をその電極ＢＰ
の配列方向に沿って延在し、他のリード２の先端部と電
極ＢＰとの間に配置されたバスバーリード６と一体化さ
れている。このバスバーリード６は、半導体チップ１Ａ
の回路形成面１Ａ１に絶縁性フィルム７を介在して接着
固定された固定リードと一体化され、この固定リードは
半導体チップ１Ａの電極ＢＰに導電性のワイヤ８を介し
て電気的に接続されている。
準電位端子(Ｖss)であるリード２の夫々は、図１に示す
ように、樹脂封止体９の内部に位置するインナー部が、
半導体チップ１Ａの回路形成面１Ａ１上をその電極ＢＰ
の配列方向に沿って延在し、他のリード２の先端部と電
極ＢＰとの間に配置されたバスバーリード６と一体化さ
れている。このバスバーリード６は、半導体チップ１Ａ
の回路形成面１Ａ１に絶縁性フィルム７を介在して接着
固定された固定リードと一体化され、この固定リードは
半導体チップ１Ａの電極ＢＰに導電性のワイヤ８を介し
て電気的に接続されている。
【００２６】ＩＯ／０Ａ端子、ＩＯ／１Ａ端子、ＩＯ／
２Ａ端子、ＩＯ／３Ａ端子である夫々のリード２は、図
２に示すように、樹脂封止体９の内部に位置するインナ
ー部が、半導体チップ１Ａの回路形成面１Ａ１に絶縁性
フィルム７を介在して接着固定されると共に、その回路
形成面１Ａ１の電極ＢＰに導電性のワイヤ８を介して電
気的に接続されている。
２Ａ端子、ＩＯ／３Ａ端子である夫々のリード２は、図
２に示すように、樹脂封止体９の内部に位置するインナ
ー部が、半導体チップ１Ａの回路形成面１Ａ１に絶縁性
フィルム７を介在して接着固定されると共に、その回路
形成面１Ａ１の電極ＢＰに導電性のワイヤ８を介して電
気的に接続されている。
【００２７】ＩＯ／０Ｂ端子、ＩＯ／１Ｂ端子、ＩＯ／
２Ｂ端子、ＩＯ／３Ｂ端子である夫々のリード２は、図
２に示すように、樹脂封止体９の内部に位置するインナ
ー部が半導体チップ１Ａの外周囲の外側に配置され、半
導体チップ１Ａの電極ＢＰと電気的に接続されていな
い。
２Ｂ端子、ＩＯ／３Ｂ端子である夫々のリード２は、図
２に示すように、樹脂封止体９の内部に位置するインナ
ー部が半導体チップ１Ａの外周囲の外側に配置され、半
導体チップ１Ａの電極ＢＰと電気的に接続されていな
い。
【００２８】Ａ０端子〜Ａ１２端子であるリード２と接
続されたリード３、ＲＡＳ端子であるリード２と接続さ
れたリード３、ＣＡＳ端子であるリード２と接続された
リード３、ＷＥ端子であるリード２と接続されたリード
３、ＯＥ端子であるリード２と接続されたリード３の夫
々は、図２に示すように、樹脂封止体９の内部に位置す
るインナー部が、半導体チップ１Ｂの回路形成面１Ｂ１
に絶縁性フィルム７を介在して接着固定されると共に、
その回路形成面１Ｂ１の電極ＢＰに導電性のワイヤ８を
介して電気的に接続されている。
続されたリード３、ＲＡＳ端子であるリード２と接続さ
れたリード３、ＣＡＳ端子であるリード２と接続された
リード３、ＷＥ端子であるリード２と接続されたリード
３、ＯＥ端子であるリード２と接続されたリード３の夫
々は、図２に示すように、樹脂封止体９の内部に位置す
るインナー部が、半導体チップ１Ｂの回路形成面１Ｂ１
に絶縁性フィルム７を介在して接着固定されると共に、
その回路形成面１Ｂ１の電極ＢＰに導電性のワイヤ８を
介して電気的に接続されている。
【００２９】Ｖcc端子であるリード２と接続されたリー
ド３、Ｖss端子であるリード２と接続されたリード３の
夫々は、図２に示すように、樹脂封止体９の内部に位置
するインナー部が、半導体チップ１Ｂの回路形成面１Ｂ
１上をその電極ＢＰの配列方向に沿って延在し、他のリ
ード３の先端部と電極ＢＰとの間に配置されたバスバー
リード６と一体化されている。このバスバーリード６
は、半導体チップ１Ｂの回路形成面１Ｂ１に絶縁性フィ
ルム７を介在して接着固定された固定リードと一体化さ
れ、この固定リードは半導体チップ１Ｂの電極ＢＰに導
電性のワイヤ８を介して電気的に接続されている。
ド３、Ｖss端子であるリード２と接続されたリード３の
夫々は、図２に示すように、樹脂封止体９の内部に位置
するインナー部が、半導体チップ１Ｂの回路形成面１Ｂ
１上をその電極ＢＰの配列方向に沿って延在し、他のリ
ード３の先端部と電極ＢＰとの間に配置されたバスバー
リード６と一体化されている。このバスバーリード６
は、半導体チップ１Ｂの回路形成面１Ｂ１に絶縁性フィ
ルム７を介在して接着固定された固定リードと一体化さ
れ、この固定リードは半導体チップ１Ｂの電極ＢＰに導
電性のワイヤ８を介して電気的に接続されている。
【００３０】ＩＯ／０Ｂ端子、ＩＯ／１Ｂ端子、ＩＯ／
２Ｂ端子、ＩＯ／３Ｂ端子である夫々のリード２と接続
された夫々のリード３は、図２に示すように、樹脂封止
体９の内部に位置するインナー部が、半導体チップ１Ｂ
の回路形成面１Ｂ１に絶縁性フィルム７を介在して接着
固定されると共に、その回路形成面１Ｂ１の電極ＢＰに
導電性のワイヤ８を介して電気的に接続されている。
２Ｂ端子、ＩＯ／３Ｂ端子である夫々のリード２と接続
された夫々のリード３は、図２に示すように、樹脂封止
体９の内部に位置するインナー部が、半導体チップ１Ｂ
の回路形成面１Ｂ１に絶縁性フィルム７を介在して接着
固定されると共に、その回路形成面１Ｂ１の電極ＢＰに
導電性のワイヤ８を介して電気的に接続されている。
【００３１】ＩＯ／０Ａ端子、ＩＯ／１Ａ端子、ＩＯ／
２Ａ端子、ＩＯ／３Ａ端子である夫々のリード２は、図
２に示すように、樹脂封止体９の内部に位置するインナ
ー部が半導体チップ１Ａの外周囲の外側に配置され、半
導体チップ１Ａの電極ＢＰと電気的に接続されていな
い。
２Ａ端子、ＩＯ／３Ａ端子である夫々のリード２は、図
２に示すように、樹脂封止体９の内部に位置するインナ
ー部が半導体チップ１Ａの外周囲の外側に配置され、半
導体チップ１Ａの電極ＢＰと電気的に接続されていな
い。
【００３２】即ち、本実施形態の半導体装置２０は、半
導体チップ１Ａ、半導体チップ１Ｂの夫々を積層した積
層構造で構成されていると共に、半導体チップ１Ａの回
路形成面１Ａ１上にリード２及びバスバーリード６を配
置し、半導体チップ１Ｂの回路形成面１Ｂ１上にリード
３及びバスバーリード６を配置したＬＯＣ（Ｌead Ｏn
Ｃhip)構造で構成されている。
導体チップ１Ａ、半導体チップ１Ｂの夫々を積層した積
層構造で構成されていると共に、半導体チップ１Ａの回
路形成面１Ａ１上にリード２及びバスバーリード６を配
置し、半導体チップ１Ｂの回路形成面１Ｂ１上にリード
３及びバスバーリード６を配置したＬＯＣ（Ｌead Ｏn
Ｃhip)構造で構成されている。
【００３３】複数のリード２のうち、半導体チップ１Ａ
の電極ＢＰにワイヤ８を介して電気的に接続されたリー
ド２のインナー部は、図４に示すように、主に、半導体
チップ１Ａの一辺を横切ってその回路形成面１Ａ１上を
延在する第一部分２Ａと、この第一部分２Ａから半導体
チップ１Ａの裏面側に向かって折れ曲がった第二部分２
Ｂと、この第二部分２Ｂから半導体チップ１Ａの外側に
向かって折れ曲がった第三部分２Ｃとで構成されてい
る。第一部分２Ａは、半導体チップ１Ａの回路形成面１
Ａ１に絶縁性フィルム７を介在して接着固定されてい
る。第一部分２Ａの先端部分は半導体チップ１Ａの回路
形成面１Ａ１の中央部に配置された電極ＢＰの近傍に配
置されている。
の電極ＢＰにワイヤ８を介して電気的に接続されたリー
ド２のインナー部は、図４に示すように、主に、半導体
チップ１Ａの一辺を横切ってその回路形成面１Ａ１上を
延在する第一部分２Ａと、この第一部分２Ａから半導体
チップ１Ａの裏面側に向かって折れ曲がった第二部分２
Ｂと、この第二部分２Ｂから半導体チップ１Ａの外側に
向かって折れ曲がった第三部分２Ｃとで構成されてい
る。第一部分２Ａは、半導体チップ１Ａの回路形成面１
Ａ１に絶縁性フィルム７を介在して接着固定されてい
る。第一部分２Ａの先端部分は半導体チップ１Ａの回路
形成面１Ａ１の中央部に配置された電極ＢＰの近傍に配
置されている。
【００３４】複数のリード３のうち、半導体チップ１Ｂ
の電極ＢＰにワイヤ８を介して電気的に接続されたリー
ド３のインナー部は、図４に示すように、主に、半導体
チップ１Ｂの一辺を横切ってその回路形成面１Ｂ１上を
延在する第一部分３Ａと、この第一部分３Ａから半導体
チップ１Ｂの裏面側に向かって折れ曲がった第二部分３
Ｂと、この第二部分３Ｂから半導体チップ１Ｂの外側に
向かって折れ曲がった第三部分３Ｃとで構成されてい
る。第一部分３Ａは、半導体チップ１Ｂの回路形成面１
Ｂ１に絶縁性フィルム７を介在して接着固定されてい
る。第一部分２Ａの先端部分は半導体チップ１Ｂの回路
形成面１Ｂ１の中央部に配置された電極ＢＰの近傍に配
置されている。
の電極ＢＰにワイヤ８を介して電気的に接続されたリー
ド３のインナー部は、図４に示すように、主に、半導体
チップ１Ｂの一辺を横切ってその回路形成面１Ｂ１上を
延在する第一部分３Ａと、この第一部分３Ａから半導体
チップ１Ｂの裏面側に向かって折れ曲がった第二部分３
Ｂと、この第二部分３Ｂから半導体チップ１Ｂの外側に
向かって折れ曲がった第三部分３Ｃとで構成されてい
る。第一部分３Ａは、半導体チップ１Ｂの回路形成面１
Ｂ１に絶縁性フィルム７を介在して接着固定されてい
る。第一部分２Ａの先端部分は半導体チップ１Ｂの回路
形成面１Ｂ１の中央部に配置された電極ＢＰの近傍に配
置されている。
【００３５】リード２の第一部分２Ａのワイヤ接続部分
及びリード３の第一部分３Ａのワイヤ接続部分には、リ
ードとワイヤ８とのボンダビリティを高める目的として
例えば無電界メッキ法によって形成されたＡｇ膜からな
る金属層４が設けられ、この金属層４を介してワイヤ８
が接続されている。なお、金属層４は、バスバーリード
６と一体化された固定リードのワイヤ接続部分にも設け
られている。
及びリード３の第一部分３Ａのワイヤ接続部分には、リ
ードとワイヤ８とのボンダビリティを高める目的として
例えば無電界メッキ法によって形成されたＡｇ膜からな
る金属層４が設けられ、この金属層４を介してワイヤ８
が接続されている。なお、金属層４は、バスバーリード
６と一体化された固定リードのワイヤ接続部分にも設け
られている。
【００３６】リード２の接続部２Ｘは、本実施形態にお
いて、リード２の第三部分２Ｃと、この第三部分２Ｃに
連なるアウター部の根元部分とで構成されている。ま
た、リード３の接続部３Ｘは、本実施形態において、リ
ード３の第三部分３Ｃと、この第三部分３Ｃに連なるア
ウター部の根元部分とで構成されている。
いて、リード２の第三部分２Ｃと、この第三部分２Ｃに
連なるアウター部の根元部分とで構成されている。ま
た、リード３の接続部３Ｘは、本実施形態において、リ
ード３の第三部分３Ｃと、この第三部分３Ｃに連なるア
ウター部の根元部分とで構成されている。
【００３７】なお、絶縁性フィルム７としては、例え
ば、ポリイミド系樹脂からなる樹脂基材の両面(表面及
び裏面)にポリイミド系樹脂からなる接着層が形成され
た絶縁性フィルムを用いている。また、導電性のワイヤ
８としては、例えば金(Ａｕ)ワイヤを用いている。ま
た、ワイヤ８の接続方法としては、例えば熱圧着に超音
波振動を併用したボンディング法を用いている。
ば、ポリイミド系樹脂からなる樹脂基材の両面(表面及
び裏面)にポリイミド系樹脂からなる接着層が形成され
た絶縁性フィルムを用いている。また、導電性のワイヤ
８としては、例えば金(Ａｕ)ワイヤを用いている。ま
た、ワイヤ８の接続方法としては、例えば熱圧着に超音
波振動を併用したボンディング法を用いている。
【００３８】半導体チップ１Ａの互いに対向する二つの
短辺の夫々の外側には、図１に示すように、樹脂封止体
９の内部に位置する支持リード１０Ａが配置されてい
る。また、半導体チップ１Ｂの互いに対向する二つの短
辺の夫々の外側には、図２に示すように、樹脂封止体９
の内部に位置する支持リード１０Ｂが配置されている。
この支持リード１０Ａ、１０Ｂの夫々は、半導体装置２
０の製造プロセスにおいて、リードフレームの枠体に樹
脂封止体９を支持するためのものである。
短辺の夫々の外側には、図１に示すように、樹脂封止体
９の内部に位置する支持リード１０Ａが配置されてい
る。また、半導体チップ１Ｂの互いに対向する二つの短
辺の夫々の外側には、図２に示すように、樹脂封止体９
の内部に位置する支持リード１０Ｂが配置されている。
この支持リード１０Ａ、１０Ｂの夫々は、半導体装置２
０の製造プロセスにおいて、リードフレームの枠体に樹
脂封止体９を支持するためのものである。
【００３９】樹脂封止体９は、低応力化を図る目的とし
て、例えば、フェノール系硬化剤、シリコーンゴム及び
フィラー等が添加されたビフェニール系の樹脂で形成さ
れている。この樹脂封止体９は、大量生産に好適なトラ
ンスファモールディング法で形成されている。トランス
ファモールディング法は、ポット、ランナー、流入ゲー
ト及びキャビティ等を備えた成形金型(モールド金型)を
使用し、ポットからランナー及び流入ゲートを通してキ
ャビティ内に樹脂を加圧注入して樹脂封止体を形成する
方法である。
て、例えば、フェノール系硬化剤、シリコーンゴム及び
フィラー等が添加されたビフェニール系の樹脂で形成さ
れている。この樹脂封止体９は、大量生産に好適なトラ
ンスファモールディング法で形成されている。トランス
ファモールディング法は、ポット、ランナー、流入ゲー
ト及びキャビティ等を備えた成形金型(モールド金型)を
使用し、ポットからランナー及び流入ゲートを通してキ
ャビティ内に樹脂を加圧注入して樹脂封止体を形成する
方法である。
【００４０】半導体装置２０において、リード２のイン
ナー部は半導体チップ１Ａの回路形成面１Ａ１に絶縁性
フィルム７を介在して接着固定され、リード３のインナ
ー部は半導体チップ１Ｂの回路形成面１Ｂ１に絶縁性フ
ィルム７を介在して接着固定されている。また、半導体
チップ１Ａ、１Ｂの夫々は、夫々の裏面同志を向い合わ
せた状態で積層されている。このことから、半導体チッ
プ１Ａと半導体チップ１Ｂとの間にはリード(２，３)が
存在しないため、従来の半導体装置のように半導体チッ
プと半導体チップとの間にリードを配置した場合に比べ
て、半導体チップ１Ａと半導体チップ１Ｂとの間隔を狭
くできるので、これに相当する分、樹脂封止体９の厚さ
を薄くすることができる。
ナー部は半導体チップ１Ａの回路形成面１Ａ１に絶縁性
フィルム７を介在して接着固定され、リード３のインナ
ー部は半導体チップ１Ｂの回路形成面１Ｂ１に絶縁性フ
ィルム７を介在して接着固定されている。また、半導体
チップ１Ａ、１Ｂの夫々は、夫々の裏面同志を向い合わ
せた状態で積層されている。このことから、半導体チッ
プ１Ａと半導体チップ１Ｂとの間にはリード(２，３)が
存在しないため、従来の半導体装置のように半導体チッ
プと半導体チップとの間にリードを配置した場合に比べ
て、半導体チップ１Ａと半導体チップ１Ｂとの間隔を狭
くできるので、これに相当する分、樹脂封止体９の厚さ
を薄くすることができる。
【００４１】また、リード２、リード３の夫々は半導体
チップ１Ａと半導体チップ１Ｂとの間に存在しないた
め、従来の半導体装置のように半導体チップと半導体チ
ップとの間にリードを配置した場合に比べて、リード２
に付加される浮遊容量（チップ／リード間容量）のう
ち、半導体チップ１Ｂとで生じる浮遊容量を実質的に排
除することができ、また、リード３に付加される浮遊容
量(チップ／リード間容量)のうち、半導体チップ１Ａと
で生じる浮遊容量を実質的に排除することができるの
で、半導体チップ１Ａの回路形成面１Ａ１に絶縁性フィ
ルム７を介在して接着固定されたリード２と、半導体チ
ップ１Ｂの回路形成面１Ｂ１に絶縁性フィルム７を介在
して接着固定されたリード３からなる一本のリードに付
加される浮遊容量を低減することができる。
チップ１Ａと半導体チップ１Ｂとの間に存在しないた
め、従来の半導体装置のように半導体チップと半導体チ
ップとの間にリードを配置した場合に比べて、リード２
に付加される浮遊容量（チップ／リード間容量）のう
ち、半導体チップ１Ｂとで生じる浮遊容量を実質的に排
除することができ、また、リード３に付加される浮遊容
量(チップ／リード間容量)のうち、半導体チップ１Ａと
で生じる浮遊容量を実質的に排除することができるの
で、半導体チップ１Ａの回路形成面１Ａ１に絶縁性フィ
ルム７を介在して接着固定されたリード２と、半導体チ
ップ１Ｂの回路形成面１Ｂ１に絶縁性フィルム７を介在
して接着固定されたリード３からなる一本のリードに付
加される浮遊容量を低減することができる。
【００４２】また、半導体チップ１Ａ、半導体チップ１
Ｂの夫々は、夫々の裏面同志を互いに接触させた状態で
積層されている。このことから、半導体チップ１Ａと半
導体チップ１Ｂとの間隔がなくなるので、これに相当す
る分、樹脂封止体９の厚さを更に薄くすることができ
る。
Ｂの夫々は、夫々の裏面同志を互いに接触させた状態で
積層されている。このことから、半導体チップ１Ａと半
導体チップ１Ｂとの間隔がなくなるので、これに相当す
る分、樹脂封止体９の厚さを更に薄くすることができ
る。
【００４３】次に、半導体装置２０の製造プロセスで用
いられるリードフレームの構成について説明する。半導
体装置２０の製造は、図５(平面図)に示すリードフレー
ムＬＦ１及び図６(平面図)に示すリードフレームＬＦ２
を用いて行なわれる。
いられるリードフレームの構成について説明する。半導
体装置２０の製造は、図５(平面図)に示すリードフレー
ムＬＦ１及び図６(平面図)に示すリードフレームＬＦ２
を用いて行なわれる。
【００４４】リードフレームＬＦ１は、図５に示すよう
に、平面が長方形状の枠体１２で周囲を規定された領域
内に、複数のリード２、四つのバスバーリード６、二つ
の支持リード１０Ａ等を配置した構成になっている。複
数のリード２の夫々は二つのリード群に分割されてい
る。一方のリード群のリード２は、互いに対向する二つ
の長辺のうちの一方の長辺となる枠体１２の延在方向に
沿って配列され、この枠体１２と一体化されている。他
方のリード群のリード２は、互いに対向する二つの長辺
のうちの他方の長辺となる枠体１２の延在方向に沿って
配列され、この枠体１２と一体化されている。四つのバ
スバーリード６の夫々は、枠体１２の長辺方向に沿って
延在し、リード配列の初段、中段及び終段に配置された
リード２と一体化されている。二つの支持リード１０Ａ
の夫々は、互いに対向する二つの短辺となる夫々の枠体
１２と一体化されている。
に、平面が長方形状の枠体１２で周囲を規定された領域
内に、複数のリード２、四つのバスバーリード６、二つ
の支持リード１０Ａ等を配置した構成になっている。複
数のリード２の夫々は二つのリード群に分割されてい
る。一方のリード群のリード２は、互いに対向する二つ
の長辺のうちの一方の長辺となる枠体１２の延在方向に
沿って配列され、この枠体１２と一体化されている。他
方のリード群のリード２は、互いに対向する二つの長辺
のうちの他方の長辺となる枠体１２の延在方向に沿って
配列され、この枠体１２と一体化されている。四つのバ
スバーリード６の夫々は、枠体１２の長辺方向に沿って
延在し、リード配列の初段、中段及び終段に配置された
リード２と一体化されている。二つの支持リード１０Ａ
の夫々は、互いに対向する二つの短辺となる夫々の枠体
１２と一体化されている。
【００４５】複数のリード２の夫々は、樹脂封止体で封
止されるインナー部と樹脂封止体の外部に導出されるア
ウターリードとで構成され、タイバー１１を介して互い
に連結されている。この複数のリード２のうち、大多数
のリード２のインナー部は、図７(図５の要部断面図)に
示すように折り曲げ加工が施され、第一部分２Ａ、第二
部分２Ｂ及び第三部分２Ｃを有する構成になっている。
第一部分２Ａのワイヤ接続部分には、例えば無電界メッ
キ法によって形成されたＡｇ膜からなる金属層４が設け
られている。この金属層４は、図示していないが、バス
バーリード６と一体化された固定リードのワイヤ接続部
分にも設けられている。
止されるインナー部と樹脂封止体の外部に導出されるア
ウターリードとで構成され、タイバー１１を介して互い
に連結されている。この複数のリード２のうち、大多数
のリード２のインナー部は、図７(図５の要部断面図)に
示すように折り曲げ加工が施され、第一部分２Ａ、第二
部分２Ｂ及び第三部分２Ｃを有する構成になっている。
第一部分２Ａのワイヤ接続部分には、例えば無電界メッ
キ法によって形成されたＡｇ膜からなる金属層４が設け
られている。この金属層４は、図示していないが、バス
バーリード６と一体化された固定リードのワイヤ接続部
分にも設けられている。
【００４６】複数のリード２の夫々は他のリードフレー
ムのリードが接続される接続部２Ｘを有し、この接続部
２Ｘには例えば無電界メッキ法によって形成された銀膜
からなる導電性接着層５が設けられている。導電性接着
層５は、金属層４が設けられたリード面と反対側のリー
ド面に設けられている。
ムのリードが接続される接続部２Ｘを有し、この接続部
２Ｘには例えば無電界メッキ法によって形成された銀膜
からなる導電性接着層５が設けられている。導電性接着
層５は、金属層４が設けられたリード面と反対側のリー
ド面に設けられている。
【００４７】リードフレームＬＦ１は、例えば銅(Ｃｕ)
又は銅系合金からなる金属板にエッチング加工又はプレ
ス加工を施して所定のリードパターンを形成した後、リ
ード２のインナー部にプレス加工を施すことによって形
成される。
又は銅系合金からなる金属板にエッチング加工又はプレ
ス加工を施して所定のリードパターンを形成した後、リ
ード２のインナー部にプレス加工を施すことによって形
成される。
【００４８】なお、リード２の第一部分２Ａの裏面及び
バスバーリード６と一体化された固定リードの裏面には
絶縁性フィルム７が貼り付けられている。
バスバーリード６と一体化された固定リードの裏面には
絶縁性フィルム７が貼り付けられている。
【００４９】リードフレームＬＦ２は、図６に示すよう
に、平面が長方形状の枠体１２で周囲を規定された領域
内に、複数のリード３、四つのバスバーリード６、二つ
の支持リード１０Ｂ等を配置した構成になっている。複
数のリード３の夫々は二つのリード群に分割されてい
る。一方のリード群のリード３は、互いに対向する二つ
の長辺のうちの一方の長辺となる枠体１２の延在方向に
沿って配列され、この枠体１２と一体化されている。他
方のリード群のリード３は、互いに対向する二つの長辺
のうちの他方の長辺となる枠体１２の延在方向に沿って
配列され、この枠体１２と一体化されている。四つのバ
スバーリード６の夫々は、枠体１２の長辺方向に沿って
延在し、リード配列の初段、中段及び終段に配置された
リード３と一体化されている。二つの支持リード１０Ｂ
の夫々は、互いに対向する二つの短辺となる夫々の枠体
１２と一体化されている。
に、平面が長方形状の枠体１２で周囲を規定された領域
内に、複数のリード３、四つのバスバーリード６、二つ
の支持リード１０Ｂ等を配置した構成になっている。複
数のリード３の夫々は二つのリード群に分割されてい
る。一方のリード群のリード３は、互いに対向する二つ
の長辺のうちの一方の長辺となる枠体１２の延在方向に
沿って配列され、この枠体１２と一体化されている。他
方のリード群のリード３は、互いに対向する二つの長辺
のうちの他方の長辺となる枠体１２の延在方向に沿って
配列され、この枠体１２と一体化されている。四つのバ
スバーリード６の夫々は、枠体１２の長辺方向に沿って
延在し、リード配列の初段、中段及び終段に配置された
リード３と一体化されている。二つの支持リード１０Ｂ
の夫々は、互いに対向する二つの短辺となる夫々の枠体
１２と一体化されている。
【００５０】複数のリード３の夫々は、樹脂封止体で封
止されるインナー部と樹脂封止体の外部に導出されるア
ウターリードとで構成され、タイバー１１を介して互い
に連結されている。この複数のリード３のうち、大多数
のリード３のインナー部は、図８(図６の要部断面図)に
示すように折り曲げ加工が施され、第一部分２Ａ、第二
部分２Ｂ及び第三部分２Ｃを有する構成になっている。
第一部分２Ａのワイヤ接続部分には、例えば無電界メッ
キ法によって形成されたＡｇ膜からなる金属層４が設け
られている。この金属層４は、図示していないが、バス
バーリード６と一体化された固定リードのワイヤ接続部
分にも設けられている。
止されるインナー部と樹脂封止体の外部に導出されるア
ウターリードとで構成され、タイバー１１を介して互い
に連結されている。この複数のリード３のうち、大多数
のリード３のインナー部は、図８(図６の要部断面図)に
示すように折り曲げ加工が施され、第一部分２Ａ、第二
部分２Ｂ及び第三部分２Ｃを有する構成になっている。
第一部分２Ａのワイヤ接続部分には、例えば無電界メッ
キ法によって形成されたＡｇ膜からなる金属層４が設け
られている。この金属層４は、図示していないが、バス
バーリード６と一体化された固定リードのワイヤ接続部
分にも設けられている。
【００５１】複数のリード３の夫々は他のリードフレー
ムのリードが接続される接続部３Ｘを有し、この接続部
３Ｘには例えば無電界メッキ法によって形成された銀膜
からなる導電性接着層５が設けられている。導電性接着
層５は、金属層４が設けられたリード面と反対側のリー
ド面に設けられている。
ムのリードが接続される接続部３Ｘを有し、この接続部
３Ｘには例えば無電界メッキ法によって形成された銀膜
からなる導電性接着層５が設けられている。導電性接着
層５は、金属層４が設けられたリード面と反対側のリー
ド面に設けられている。
【００５２】リードフレームＬＦ２は、例えば銅(Ｃｕ)
又は銅系合金からなる金属板にエッチング加工又はプレ
ス加工を施して所定のリードパターンを形成した後、リ
ード２のインナー部にプレス加工を施すことによって形
成される。
又は銅系合金からなる金属板にエッチング加工又はプレ
ス加工を施して所定のリードパターンを形成した後、リ
ード２のインナー部にプレス加工を施すことによって形
成される。
【００５３】なお、リード３の第一部分３Ａの裏面及び
バスバーリード６と一体化された固定リードの裏面には
絶縁性フィルム７が貼り付けられている。また、リード
３のアウター部は、タイバー１１から先の部分が除去さ
れた形状で構成され、前述のリード２のアウター部より
も短く構成されている。
バスバーリード６と一体化された固定リードの裏面には
絶縁性フィルム７が貼り付けられている。また、リード
３のアウター部は、タイバー１１から先の部分が除去さ
れた形状で構成され、前述のリード２のアウター部より
も短く構成されている。
【００５４】リードフレームＬＦ１、ＬＦ２の夫々は、
後で詳細に説明するが、半導体チップの電極とリードと
を導電性のワイヤで電気的に接続した後、夫々の裏面同
志を重ね合わせた状態で使用される。従って、図５の左
側のリード２は、その接続部２Ｘが図６の右側のリード
３の接続部３Ｘと重なるように配置され、図５の右側の
リード２は、その接続部２Ｘが図６の左側のリード３の
接続部３Ｘと重なるように配置されている。
後で詳細に説明するが、半導体チップの電極とリードと
を導電性のワイヤで電気的に接続した後、夫々の裏面同
志を重ね合わせた状態で使用される。従って、図５の左
側のリード２は、その接続部２Ｘが図６の右側のリード
３の接続部３Ｘと重なるように配置され、図５の右側の
リード２は、その接続部２Ｘが図６の左側のリード３の
接続部３Ｘと重なるように配置されている。
【００５５】次に、半導体装置２０の製造方法につい
て、図９及び図１０（製造方法を説明するための要部断
面図）を用いて説明する。
て、図９及び図１０（製造方法を説明するための要部断
面図）を用いて説明する。
【００５６】まず、同一構造の半導体チップ１Ａ及び半
導体チップ１Ｂを準備すると共に、図５に示すリードフ
レームＬＦ１及び図６に示すリードフレームＬＦ２を準
備する。リードフレームＬＦ１において、リード２の第
一部分２Ａのワイヤ接続部分には金属層４が予め設けら
れ、リード２の接続部２Ｘには導電性接着層５が予め設
けられている。また、リードフレームＬＦ２において、
リード３の第一部分３Ａのワイヤ接続部分には金属層４
が予め設けられ、リード３の接続部３Ｘには導電性接着
層５が予め設けられている。導電性接着層５は例えば５
〜１０［μｍ］程度の厚さで形成されている。
導体チップ１Ｂを準備すると共に、図５に示すリードフ
レームＬＦ１及び図６に示すリードフレームＬＦ２を準
備する。リードフレームＬＦ１において、リード２の第
一部分２Ａのワイヤ接続部分には金属層４が予め設けら
れ、リード２の接続部２Ｘには導電性接着層５が予め設
けられている。また、リードフレームＬＦ２において、
リード３の第一部分３Ａのワイヤ接続部分には金属層４
が予め設けられ、リード３の接続部３Ｘには導電性接着
層５が予め設けられている。導電性接着層５は例えば５
〜１０［μｍ］程度の厚さで形成されている。
【００５７】次に、リードフレームＬＦ１に半導体チッ
プ１Ａを固定すると共に、リードフレームＬＦ２に半導
体チップ１Ｂを固定する。リードフレームＬＦ１と半導
体チップ１Ａとの固定は、半導体チップ１Ａの回路形成
面１Ａ１に、絶縁性フィルム７を介在して、リード２の
第一部分２Ａ、バスバーリード６と一体化された固定リ
ードの夫々を接着固定することによって行なわれる。リ
ードフレームＬＦ２と半導体チップ１Ｂとの固定は、半
導体チップ１Ｂの回路形成面１Ｂ１に、絶縁性フィルム
７を介在して、リード３の第一部分３Ａ、バスバーリー
ド６と一体化された固定リードの夫々を接着固定するこ
とによって行なわれる。
プ１Ａを固定すると共に、リードフレームＬＦ２に半導
体チップ１Ｂを固定する。リードフレームＬＦ１と半導
体チップ１Ａとの固定は、半導体チップ１Ａの回路形成
面１Ａ１に、絶縁性フィルム７を介在して、リード２の
第一部分２Ａ、バスバーリード６と一体化された固定リ
ードの夫々を接着固定することによって行なわれる。リ
ードフレームＬＦ２と半導体チップ１Ｂとの固定は、半
導体チップ１Ｂの回路形成面１Ｂ１に、絶縁性フィルム
７を介在して、リード３の第一部分３Ａ、バスバーリー
ド６と一体化された固定リードの夫々を接着固定するこ
とによって行なわれる。
【００５８】この工程において、リードフレームＬＦ１
と半導体チップ１Ａとの固定は、半導体チップ１Ａの回
路形成面１Ａ１にリード２の第一部分２Ａ及びバスバー
リード６の固定リードを接着固定することによって行な
われるので、半導体チップ１ＡはリードフレームＬＦ１
に安定した状態で保持される。また、リードフレームＬ
Ｆ２と半導体チップ１Ｂとの固定は、半導体チップ１Ｂ
の回路形成面１Ｂ１にリード３の第一部分３Ａ及びバス
バーリード６の固定リードを接着固定することによって
行なわれるので、半導体チップ１ＢはリードフレームＬ
Ｆ２に安定した状態で保持される。
と半導体チップ１Ａとの固定は、半導体チップ１Ａの回
路形成面１Ａ１にリード２の第一部分２Ａ及びバスバー
リード６の固定リードを接着固定することによって行な
われるので、半導体チップ１ＡはリードフレームＬＦ１
に安定した状態で保持される。また、リードフレームＬ
Ｆ２と半導体チップ１Ｂとの固定は、半導体チップ１Ｂ
の回路形成面１Ｂ１にリード３の第一部分３Ａ及びバス
バーリード６の固定リードを接着固定することによって
行なわれるので、半導体チップ１ＢはリードフレームＬ
Ｆ２に安定した状態で保持される。
【００５９】次に、リードフレームＬＦ１において、図
９(ａ)に示すように、半導体チップ１Ａの電極ＢＰと、
リード２の第一部分２Ａのワイヤ接続部分及びバスバー
リード６の固定リードのワイヤ接続部分とを導電性のワ
イヤ８で電気的に接続すると共に、リードフレームＬＦ
２において、図９(ｂ)に示すように、半導体チップ１Ｂ
の電極ＢＰと、リード３の第一部分３Ａのワイヤ接続部
分及びバスバーリード６の固定リードのワイヤ接続部分
とを導電性のワイヤ８で電気的に接続する。ワイヤ８と
しては例えば金ワイヤを用いる。また、ワイヤ８の接続
方法としては例えば熱圧着に超音波振動を併用したボン
ディング法を用いる。
９(ａ)に示すように、半導体チップ１Ａの電極ＢＰと、
リード２の第一部分２Ａのワイヤ接続部分及びバスバー
リード６の固定リードのワイヤ接続部分とを導電性のワ
イヤ８で電気的に接続すると共に、リードフレームＬＦ
２において、図９(ｂ)に示すように、半導体チップ１Ｂ
の電極ＢＰと、リード３の第一部分３Ａのワイヤ接続部
分及びバスバーリード６の固定リードのワイヤ接続部分
とを導電性のワイヤ８で電気的に接続する。ワイヤ８と
しては例えば金ワイヤを用いる。また、ワイヤ８の接続
方法としては例えば熱圧着に超音波振動を併用したボン
ディング法を用いる。
【００６０】この工程において、半導体チップ１Ａ、半
導体チップ１Ｂの夫々はヒートステージ１５Ａに装着さ
れるが、リード２の接続部２Ｘ、リード３の接続部３Ｘ
はヒートステージ１５Ａと熱的に分離されたステージ１
５Ｂに装着される。従って、導電性接着層５にヒートス
テージ１５Ａの熱が直に伝達されることはない。
導体チップ１Ｂの夫々はヒートステージ１５Ａに装着さ
れるが、リード２の接続部２Ｘ、リード３の接続部３Ｘ
はヒートステージ１５Ａと熱的に分離されたステージ１
５Ｂに装着される。従って、導電性接着層５にヒートス
テージ１５Ａの熱が直に伝達されることはない。
【００６１】また、この工程において、リード２の第一
部分２Ａのワイヤ接続部分は半導体チップ１Ａの回路形
成面１Ａ１の中央部に配置された電極ＢＰの近傍に配置
され、リード３の第一部分３Ａのワイヤ接続部分は半導
体チップ１Ｂの回路形成面１Ａ１の中央部に配置された
電極ＢＰの近傍に配置されているので、半導体チップの
外側に配置されたリードの接続部分と半導体チップの回
路形成面の中央部に配置された電極とを導電性のワイヤ
で電気的に接続する場合に比べて、ワイヤ８の長さを短
くすることができる。
部分２Ａのワイヤ接続部分は半導体チップ１Ａの回路形
成面１Ａ１の中央部に配置された電極ＢＰの近傍に配置
され、リード３の第一部分３Ａのワイヤ接続部分は半導
体チップ１Ｂの回路形成面１Ａ１の中央部に配置された
電極ＢＰの近傍に配置されているので、半導体チップの
外側に配置されたリードの接続部分と半導体チップの回
路形成面の中央部に配置された電極とを導電性のワイヤ
で電気的に接続する場合に比べて、ワイヤ８の長さを短
くすることができる。
【００６２】なお、半導体チップ１Ａの電極ＢＰとリー
ド２との接続は、半導体チップ１Ｂの電極ＢＰとリード
３との接続に対してワイヤ８が左右逆向きになる逆ボン
ディングにて行なわれる。
ド２との接続は、半導体チップ１Ｂの電極ＢＰとリード
３との接続に対してワイヤ８が左右逆向きになる逆ボン
ディングにて行なわれる。
【００６３】次に、半導体チップ１Ａ、半導体チップ１
Ｂの夫々の裏面同志が互いに向かい合うように、リード
フレームＬＦ１、リードフレームＬＦ２の夫々の裏面同
志を重ね合わせる。本実施形態においては、半導体チッ
プ１Ａ、半導体チップ１Ｂの夫々の裏面を互いに接触さ
せた状態にする。半導体チップ１Ａ、半導体チップ１Ｂ
の夫々の裏面同志の接触は、リード２、リード３の夫々
の弾性力によって保持される。この工程において、リー
ド２、リード３の夫々は夫々の接続部（２Ｘ，３Ｘ）を
重ね合わせた状態で積層され、リード２の接続部２Ｘと
リード３の接続部３Ｘとの間に導電性接着層５が介在さ
れる。
Ｂの夫々の裏面同志が互いに向かい合うように、リード
フレームＬＦ１、リードフレームＬＦ２の夫々の裏面同
志を重ね合わせる。本実施形態においては、半導体チッ
プ１Ａ、半導体チップ１Ｂの夫々の裏面を互いに接触さ
せた状態にする。半導体チップ１Ａ、半導体チップ１Ｂ
の夫々の裏面同志の接触は、リード２、リード３の夫々
の弾性力によって保持される。この工程において、リー
ド２、リード３の夫々は夫々の接続部（２Ｘ，３Ｘ）を
重ね合わせた状態で積層され、リード２の接続部２Ｘと
リード３の接続部３Ｘとの間に導電性接着層５が介在さ
れる。
【００６４】次に、加熱した状態でリード２の接続部２
Ｘとリード３の接続部３Ｘとを圧接し、リード２の接続
部２Ｘとリード３の接続部３Ｘとを電気的にかつ機械的
に接続する。本実施形態では、リード２の接続部２Ｘと
リード３の接続部３Ｘとの接続を樹脂封止体９の形成工
程において行う。樹脂封止体９の形成はトランスファモ
ールディング法で行う。
Ｘとリード３の接続部３Ｘとを圧接し、リード２の接続
部２Ｘとリード３の接続部３Ｘとを電気的にかつ機械的
に接続する。本実施形態では、リード２の接続部２Ｘと
リード３の接続部３Ｘとの接続を樹脂封止体９の形成工
程において行う。樹脂封止体９の形成はトランスファモ
ールディング法で行う。
【００６５】具体的には、まず、図１０に示すように、
裏面同志を重ね合わせた状態でリードフレームＬＦ１、
ＬＦ２の夫々を成形金型（モールド金型）１６の上型１
６Ａと下型１６Ｂとの間に配置すると共に、リード２、
リード３の夫々の接続部（２Ｘ、３Ｘ）を上型１６Ａの
挾持部（クランプ部）１６Ａ１と下型１６Ｂの挟持部
（クランプ部）１６Ｂ１との間に配置する。この段階に
おいて、半導体チップ１Ａ、半導体チップ１Ｂ、リード
２のインナー部、リード３のインナー部、ワイヤ８、支
持リード１０Ａ及び支持リード１０Ｂ等は、成形金型１
６の上型１６Ａと下型１６Ｂとで形成されるキャビティ
１７内に配置される。
裏面同志を重ね合わせた状態でリードフレームＬＦ１、
ＬＦ２の夫々を成形金型（モールド金型）１６の上型１
６Ａと下型１６Ｂとの間に配置すると共に、リード２、
リード３の夫々の接続部（２Ｘ、３Ｘ）を上型１６Ａの
挾持部（クランプ部）１６Ａ１と下型１６Ｂの挟持部
（クランプ部）１６Ｂ１との間に配置する。この段階に
おいて、半導体チップ１Ａ、半導体チップ１Ｂ、リード
２のインナー部、リード３のインナー部、ワイヤ８、支
持リード１０Ａ及び支持リード１０Ｂ等は、成形金型１
６の上型１６Ａと下型１６Ｂとで形成されるキャビティ
１７内に配置される。
【００６６】次に、１８０［℃］程度の温度に成形金型
１６を加熱し、リード２、リード３の夫々の接続部(２
Ｘ，３Ｘ)を上型１６Ａの挟持部１６Ａ１と下型１６Ｂ
の挟持部１６Ｂ１とで圧接して接続する。即ち、リード
２、リード３の夫々の接続部は、加熱した状態で圧接さ
れる。この段階において、本実施形態では無電界メッキ
法によって形成された銀膜からなる導電性接着層５を用
いてるため、１８０［℃］程度の温度では導電性接着層
５は溶融しないが、熱圧接による導電性接着層５の接着
力によってリード２、リード３の夫々の接続部は電気的
にかつ機械的に接続される。無電界メッキ法によって形
成された金属膜からなる導電性接着層５は金属粒子が粗
くなるに従って接着し易くなる。
１６を加熱し、リード２、リード３の夫々の接続部(２
Ｘ，３Ｘ)を上型１６Ａの挟持部１６Ａ１と下型１６Ｂ
の挟持部１６Ｂ１とで圧接して接続する。即ち、リード
２、リード３の夫々の接続部は、加熱した状態で圧接さ
れる。この段階において、本実施形態では無電界メッキ
法によって形成された銀膜からなる導電性接着層５を用
いてるため、１８０［℃］程度の温度では導電性接着層
５は溶融しないが、熱圧接による導電性接着層５の接着
力によってリード２、リード３の夫々の接続部は電気的
にかつ機械的に接続される。無電界メッキ法によって形
成された金属膜からなる導電性接着層５は金属粒子が粗
くなるに従って接着し易くなる。
【００６７】次に、成形金型１６のポットからランナー
及び流入ゲートを通してキャビティ１７内に流動性の樹
脂を加圧注入して樹脂封止体９を形成する。これによ
り、リード２の接続部２Ｘとリード３の接続部３Ｘとの
接続を樹脂封止体９の形成工程において行うことができ
る。また、成形金型１６は上型１６Ａの挟持部１６Ａ１
と下型１６Ｂの挟持部１６Ｂ１との間に複数のリードを
配置することができるので、複数のリード２と複数のリ
ード３とを一括して電気的にかつ機械的に接続すること
ができる。また、ワイヤ８の長さは、半導体チップの外
側に配置されたリードの接続部分と半導体チップの回路
形成面の中央部に配置された電極とをワイヤで接続した
場合に比べて短くなっているので、キャビティ１７内に
加圧注入された樹脂によって生じるワイヤ流れを抑制す
ることができる。また、半導体チップ１Ａ、１Ｂの夫々
はリードフレームＬＦ１、ＬＦ２の夫々に安定した状態
で保持されているので、キャビティ１７内に加圧注入さ
れた樹脂によって生じる半導体チップ１Ａ、半導体チッ
プ１Ｂの夫々の位置ずれを抑制することができる。
及び流入ゲートを通してキャビティ１７内に流動性の樹
脂を加圧注入して樹脂封止体９を形成する。これによ
り、リード２の接続部２Ｘとリード３の接続部３Ｘとの
接続を樹脂封止体９の形成工程において行うことができ
る。また、成形金型１６は上型１６Ａの挟持部１６Ａ１
と下型１６Ｂの挟持部１６Ｂ１との間に複数のリードを
配置することができるので、複数のリード２と複数のリ
ード３とを一括して電気的にかつ機械的に接続すること
ができる。また、ワイヤ８の長さは、半導体チップの外
側に配置されたリードの接続部分と半導体チップの回路
形成面の中央部に配置された電極とをワイヤで接続した
場合に比べて短くなっているので、キャビティ１７内に
加圧注入された樹脂によって生じるワイヤ流れを抑制す
ることができる。また、半導体チップ１Ａ、１Ｂの夫々
はリードフレームＬＦ１、ＬＦ２の夫々に安定した状態
で保持されているので、キャビティ１７内に加圧注入さ
れた樹脂によって生じる半導体チップ１Ａ、半導体チッ
プ１Ｂの夫々の位置ずれを抑制することができる。
【００６８】次に、成形金型１６からリードフレームＬ
Ｆ１、ＬＦ２の夫々を取り出し、その後、リード２に連
結されたタイバー１１及びリード３に連結されたタイバ
ー１１を切断する。この工程において、リード３はリー
ドフレームＬＦ２の枠体１２から分離される。
Ｆ１、ＬＦ２の夫々を取り出し、その後、リード２に連
結されたタイバー１１及びリード３に連結されたタイバ
ー１１を切断する。この工程において、リード３はリー
ドフレームＬＦ２の枠体１２から分離される。
【００６９】次に、腐食の防止や実装時の半田濡れ性を
確保する目的として、リード２、リード３の夫々のアウ
ター部を例えばＰｂ−Ｓｎ組成の半田からなる導電性被
膜で被覆する。この導電性被膜は電界メッキ法で行う。
確保する目的として、リード２、リード３の夫々のアウ
ター部を例えばＰｂ−Ｓｎ組成の半田からなる導電性被
膜で被覆する。この導電性被膜は電界メッキ法で行う。
【００７０】次に、リードフレームＬＦ１の枠体１２か
らリード２を切断し、その後、リード２のアウター部を
面実装型形状として例えばガルウィング形状に成形し、
その後、リードフレームＬＦ１の枠体１２から支持リー
ド１０Ａを切断すると共に、リードフレームＬＦ２の枠
体１２から支持リード１０Ｂを切断することにより、図
１、図２及び図３に示す半導体装置２０がほぼ完成す
る。
らリード２を切断し、その後、リード２のアウター部を
面実装型形状として例えばガルウィング形状に成形し、
その後、リードフレームＬＦ１の枠体１２から支持リー
ド１０Ａを切断すると共に、リードフレームＬＦ２の枠
体１２から支持リード１０Ｂを切断することにより、図
１、図２及び図３に示す半導体装置２０がほぼ完成す
る。
【００７１】以上説明したように、本実施形態によれば
以下の効果が得られる。樹脂封止体９を形成する工程に
おいて、リード２の接続部２Ｘとリード３の接続部３Ｘ
との間に導電性接着層５を介在し、加熱した状態でリー
ド２、リード３の夫々の接続部（２Ｘ，３Ｘ）を成形金
型１６の上型１６Ａと下型１６Ｂとで圧接して接続する
ことにより、複数のリード２と複数のリード３とを一括
して電気的にかつ機械的に接続することができるので、
半導体装置２０の生産性を高めることができる。
以下の効果が得られる。樹脂封止体９を形成する工程に
おいて、リード２の接続部２Ｘとリード３の接続部３Ｘ
との間に導電性接着層５を介在し、加熱した状態でリー
ド２、リード３の夫々の接続部（２Ｘ，３Ｘ）を成形金
型１６の上型１６Ａと下型１６Ｂとで圧接して接続する
ことにより、複数のリード２と複数のリード３とを一括
して電気的にかつ機械的に接続することができるので、
半導体装置２０の生産性を高めることができる。
【００７２】また、樹脂封止体９を形成する工程におい
て、リード２の接続部２Ｘとリード３の接続部３Ｘとを
電気的にかつ機械的に接続するので、半導体装置２０の
製造工程数を増加することなく、複数のリード２と複数
のリード３とを一括して電気的にかつ機械的に接続する
ことができる。
て、リード２の接続部２Ｘとリード３の接続部３Ｘとを
電気的にかつ機械的に接続するので、半導体装置２０の
製造工程数を増加することなく、複数のリード２と複数
のリード３とを一括して電気的にかつ機械的に接続する
ことができる。
【００７３】また、銅又は銅系の合金からなる金属材
は、鉄(Ｆｅ)−ニッケル(Ｎｉ)系の合金からなる４２ア
ロイ材よりも熱伝導率が高く、熱放散性が高いので、銅
又は銅系の合金からなるリードフレームを用いた場合、
レーサ溶接による接続は困難であるが、本実施形態によ
る接続は、リード２の接続部２Ｘとリード３の接続部３
Ｘとの間に導電性接着層５を介在し、加熱した状態でリ
ード２、リード３の夫々の接続部(２Ｘ，３Ｘ)を圧接し
て接続するので、銅又は銅系の合金からなるリードフレ
ームを用いても容易に接続することができる。
は、鉄(Ｆｅ)−ニッケル(Ｎｉ)系の合金からなる４２ア
ロイ材よりも熱伝導率が高く、熱放散性が高いので、銅
又は銅系の合金からなるリードフレームを用いた場合、
レーサ溶接による接続は困難であるが、本実施形態によ
る接続は、リード２の接続部２Ｘとリード３の接続部３
Ｘとの間に導電性接着層５を介在し、加熱した状態でリ
ード２、リード３の夫々の接続部(２Ｘ，３Ｘ)を圧接し
て接続するので、銅又は銅系の合金からなるリードフレ
ームを用いても容易に接続することができる。
【００７４】なお、本実施形態では、リード２、リード
３の夫々の接続部（２Ｘ，３Ｘ）に導電性接着層５を予
め形成した例について説明したが、導電性接着層５はリ
ード２、リード３のうちの何れか一方の接続部に形成し
ておけばよい。
３の夫々の接続部（２Ｘ，３Ｘ）に導電性接着層５を予
め形成した例について説明したが、導電性接着層５はリ
ード２、リード３のうちの何れか一方の接続部に形成し
ておけばよい。
【００７５】また、本実施形態では、導電性接着層５と
して無電界メッキ法によって形成された銀膜からなる導
電性接着層を用いた例について説明したが、樹脂封止体
９の形成工程における１８０［℃］程度の温度で圧接し
て接着が可能な材料であればよいので、特に限定する必
要はない。
して無電界メッキ法によって形成された銀膜からなる導
電性接着層を用いた例について説明したが、樹脂封止体
９の形成工程における１８０［℃］程度の温度で圧接し
て接着が可能な材料であればよいので、特に限定する必
要はない。
【００７６】また、樹脂封止体９の形成工程における１
８０［℃］程度の温度以下で溶融する材料からなる導電
性接着層５を形成してもよい。
８０［℃］程度の温度以下で溶融する材料からなる導電
性接着層５を形成してもよい。
【００７７】また、本実施形態では、樹脂封止体９を形
成する工程において、リード２の接続部２Ｘとリード３
の接続部３Ｘとの接続を行った例について説明したが、
樹脂封止体９を形成する工程の前において、加熱が可能
な圧接治具を使用し、リード２の接続部２Ｘとリード３
の接続部３Ｘとを加熱しながら圧接して接続してもよ
い。但し、この場合、半導体装置の製造プロセスにおけ
る工程数が一工程増加する。
成する工程において、リード２の接続部２Ｘとリード３
の接続部３Ｘとの接続を行った例について説明したが、
樹脂封止体９を形成する工程の前において、加熱が可能
な圧接治具を使用し、リード２の接続部２Ｘとリード３
の接続部３Ｘとを加熱しながら圧接して接続してもよ
い。但し、この場合、半導体装置の製造プロセスにおけ
る工程数が一工程増加する。
【００７８】（実施形態２）本実施形態では、ＴＳＯＰ
型の半導体装置に本発明を適用した例について説明す
る。図１１は本発明の実施形態２である半導体装置の要
部断面図である。
型の半導体装置に本発明を適用した例について説明す
る。図１１は本発明の実施形態２である半導体装置の要
部断面図である。
【００７９】図１１に示すように、本実施形態の半導体
装置３０は、前述の実施形態１と基本的に同様の構成に
なっており、以下の構成が異なっている。
装置３０は、前述の実施形態１と基本的に同様の構成に
なっており、以下の構成が異なっている。
【００８０】即ち、リード２、リード３の夫々のアウタ
ー部を被覆する導電性被膜３１によってリード２、リー
ド３の夫々の接続部(２Ｘ、３Ｘ)の夫々が電気的にかつ
機械的に接続されている。この導電性被膜３１は、例え
ば３７［ｗｔ％］Ｐｂ−６３［ｗｔ％］Ｓｎ組成の半田
材からなり、半田浸漬法によって形成されている。
ー部を被覆する導電性被膜３１によってリード２、リー
ド３の夫々の接続部(２Ｘ、３Ｘ)の夫々が電気的にかつ
機械的に接続されている。この導電性被膜３１は、例え
ば３７［ｗｔ％］Ｐｂ−６３［ｗｔ％］Ｓｎ組成の半田
材からなり、半田浸漬法によって形成されている。
【００８１】導電性被膜３１は、リード２のアウター部
を面実装型形状として例えばガルウィング形状に成形し
た後、半田浸漬法によって形成される。半田浸漬法は複
数のリードの夫々に導電性被膜を一括して形成すること
ができる。このように、リード２のアウター部をガルウ
ィング形状に成形した後、半田浸漬法に基づいてリード
２、リード３の夫々の接続部（２Ｘ，３Ｘ）を導電性被
膜３１で被覆することにより、複数のリード２と複数の
リード３とを一括して電気的にかつ機械的に接続するこ
とができるので、半導体装置３０の生産性を高めること
ができる。
を面実装型形状として例えばガルウィング形状に成形し
た後、半田浸漬法によって形成される。半田浸漬法は複
数のリードの夫々に導電性被膜を一括して形成すること
ができる。このように、リード２のアウター部をガルウ
ィング形状に成形した後、半田浸漬法に基づいてリード
２、リード３の夫々の接続部（２Ｘ，３Ｘ）を導電性被
膜３１で被覆することにより、複数のリード２と複数の
リード３とを一括して電気的にかつ機械的に接続するこ
とができるので、半導体装置３０の生産性を高めること
ができる。
【００８２】なお、導電性被膜３１の形成は樹脂封止体
９を形成した後であれば、リード２のアウター部を成形
する工程の前において行ってもよい。
９を形成した後であれば、リード２のアウター部を成形
する工程の前において行ってもよい。
【００８３】また、導電性被膜３１の形成は、図１２
（要部断面図）に示すように、電界メッキ法を使用して
リード２、リード３の夫々のアウター部を例えばＰｂ−
Ｓｎ組成の半田からなる導電性被膜３２で被覆した後に
行ってもよい。
（要部断面図）に示すように、電界メッキ法を使用して
リード２、リード３の夫々のアウター部を例えばＰｂ−
Ｓｎ組成の半田からなる導電性被膜３２で被覆した後に
行ってもよい。
【００８４】また、導電性被膜３１を半田浸漬法で形成
するにあたってはリード配列ピッチが狭くなるに従って
半田ブリッジが形成され易くなるので、図１３に示すよ
うに、リード２、リード３の夫々のアウター部のリード
幅Ｗ１をそれに連なるインナー部のリード幅Ｗ２よりも
狭くして半田ブリッジの発生を抑制してもよい。
するにあたってはリード配列ピッチが狭くなるに従って
半田ブリッジが形成され易くなるので、図１３に示すよ
うに、リード２、リード３の夫々のアウター部のリード
幅Ｗ１をそれに連なるインナー部のリード幅Ｗ２よりも
狭くして半田ブリッジの発生を抑制してもよい。
【００８５】以上、本発明者によってなされた発明を、
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。
【００８６】例えば、本発明は、一方向リード配列構造
であるＳＩＰ(Ｓingle Ｉn-line Ｐackage）型、ＺＩＰ
(Ｚigzag Ｉn-line Ｐackage）型等の半導体装置に適用
できる。また、本発明は、二方向リード配列構造である
ＳＯＪ（Ｓmall Ｏut-line Ｊ-leaded Ｐackage)型、Ｓ
ＯＰ（Ｓmall Ｏut-line Ｐackage)型等の半導体装置に
適用できる。また、本発明は、四方向リード配列構造で
あるＱＦＰ(Ｑuad Ｆlatpack Ｐackage)型、ＱＦＪ(Ｑu
ad Ｆlatpack Ｊ-leaded Ｐackage)型等の半導体装置に
適用できる。
であるＳＩＰ(Ｓingle Ｉn-line Ｐackage）型、ＺＩＰ
(Ｚigzag Ｉn-line Ｐackage）型等の半導体装置に適用
できる。また、本発明は、二方向リード配列構造である
ＳＯＪ（Ｓmall Ｏut-line Ｊ-leaded Ｐackage)型、Ｓ
ＯＰ（Ｓmall Ｏut-line Ｐackage)型等の半導体装置に
適用できる。また、本発明は、四方向リード配列構造で
あるＱＦＰ(Ｑuad Ｆlatpack Ｐackage)型、ＱＦＪ(Ｑu
ad Ｆlatpack Ｊ-leaded Ｐackage)型等の半導体装置に
適用できる。
【００８７】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。半導体装置の生産性を高めることが
できる。また、製造工程数を増加することなく、半導体
装置の生産性を高めることができる。
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。半導体装置の生産性を高めることが
できる。また、製造工程数を増加することなく、半導体
装置の生産性を高めることができる。
【図１】本発明の実施形態１である半導体装置の樹脂封
止体の上部を除去した状態の平面図である。
止体の上部を除去した状態の平面図である。
【図２】前記半導体装置の樹脂封止体の下部を除去した
状態の底面図である。
状態の底面図である。
【図３】図１のＺ−Ｚ線に沿う断面図である。
【図４】図３の要部拡大断面図である。
【図５】前記半導体装置の製造に用いられるリードフレ
ームの平面図である。
ームの平面図である。
【図６】前記半導体装置の製造に用いられるリードフレ
ームの平面図である。
ームの平面図である。
【図７】図５に示すリードフレームの要部断面図であ
る。
る。
【図８】図６に示すリードフレームの要部断面図であ
る。
る。
【図９】前記半導体装置の製造方法を説明するための要
部断面図である。
部断面図である。
【図１０】前記半導体装置の製造方法を説明するための
要部断面図である。
要部断面図である。
【図１１】本発明の実施形態２である半導体装置の要部
断面図である。
断面図である。
【図１２】本発明の実施形態２の変形例である半導体装
置の要部断面図である。
置の要部断面図である。
【図１３】本発明の実施形態２の変形例である半導体装
置の要部断面図である。
置の要部断面図である。
１Ａ，１Ｂ…半導体チップ、２，３…リード、２Ｘ，３
Ｘ…接続部、５…導電性接着層、６…バスバーリード、
７…絶縁性フィルム、８…導電性のワイヤ、９…樹脂封
止体、２０，３０…半導体装置、３１，３２…導電性被
膜、ＬＦ１，ＬＦ２…リードフレーム。
Ｘ…接続部、５…導電性接着層、６…バスバーリード、
７…絶縁性フィルム、８…導電性のワイヤ、９…樹脂封
止体、２０，３０…半導体装置、３１，３２…導電性被
膜、ＬＦ１，ＬＦ２…リードフレーム。
Claims (9)
- 【請求項１】 表裏面のうちの表面に複数の電極が形成
された第一半導体チップ及び第二半導体チップと、前記
第一半導体チップの電極に電気的に接続される複数の第
一リードと、前記第二半導体チップの電極に電気的に接
続される複数の第二リードとを有し、前記第一リード、
第二リードの夫々は、夫々の接続部を互いに重ね合わせ
た状態で電気的にかつ機械的に接続される半導体装置の
製造方法であって、 前記第一リードの接続部と前記第二リードの接続部との
間に導電性接着層を介在し、加熱した状態で前記第一リ
ード、第二リードの夫々の接続部を圧接して接続するこ
とを特徴とする半導体装置の製造方法。 - 【請求項２】 表裏面のうちの表面に複数の電極が形成
された第一半導体チップ及び第二半導体チップと、前記
第一半導体チップの表面に接着固定されると共に、その
表面の電極に導電性のワイヤを介して電気的に接続され
る複数の第一リードと、前記第二半導体チップの表面に
接着固定されると共に、その表面の電極に導電性のワイ
ヤを介して電気的に接続される複数の第二リードとを有
し、前記第一リード、第二リードの夫々は、夫々の接続
部を互いに重ね合わせた状態で電気的にかつ機械的に接
続される半導体装置の製造方法であって、 前記第一リードの接続部と前記第二リードの接続部との
間に導電性接着層を介在し、加熱した状態で前記第一リ
ード、第二リードの夫々の接続部を圧接して接続するこ
とを特徴とする半導体装置の製造方法。 - 【請求項３】 表裏面のうちの表面に複数の電極が形成
された第一半導体チップ及び第二半導体チップと、前記
第一半導体チップの表面に接着固定されると共に、その
表面の電極に導電性のワイヤを介して電気的に接続され
る複数の第一リードと、前記第二半導体チップの表面に
接着固定されると共に、その表面の電極に導電性のワイ
ヤを介して電気的に接続される複数の第二リードと、前
記第一半導体チップ、第二半導体チップ、第一リードの
インナー部、第二リードのインナー部及びワイヤを封止
する樹脂封止体とを有し、前記第一リード、第二リード
の夫々は、夫々の接続部を互いに重ね合わせた状態で電
気的にかつ機械的に接続される半導体装置の製造方法で
あって、 前記樹脂封止体を形成する工程において、前記第一リー
ドの接続部と第二リードの接続部との間に導電性接着層
を介在し、加熱した状態で前記第一リード、第二リード
の夫々の接続部を成形金型の上型と下型とで圧接して接
続することを特徴とする半導体装置の製造方法。 - 【請求項４】 前記導電性接着層は、前記第一リード、
第二リードの夫々の接続部に予め形成しておくことを特
徴とする請求項１乃至請求項３のうち何れか一項に記載
の半導体装置の製造方法。 - 【請求項５】 前記導電性接着層は、前記第一リード、
第二リードのうちの何れか一方の接続部に予め形成して
おくことを特徴とする請求項１乃至請求項３のうち何れ
か一項に記載の半導体装置の製造方法。 - 【請求項６】 表裏面のうちの表面に複数の電極が形成
された第一半導体チップ及び第二半導体チップと、前記
第一半導体チップの電極に電気的に接続される複数の第
一リードと、前記第二半導体チップの電極に電気的に接
続される複数の第二リードと、前記第一半導体チップ、
第二半導体チップ、第一リードのインナー部、第二リー
ドのインナー部を封止する樹脂封止体とを有し、前記第
一リード、第二リードの夫々は、夫々の接続部を互いに
重ね合わせた状態で電気的にかつ機械的に接続される半
導体装置の製造方法であって、 前記樹脂封止体を形成した後、前記第一リード、第二リ
ードの夫々の接続部を導電性被膜で被覆することを特徴
とする半導体装置の製造方法。 - 【請求項７】 表裏面のうちの表面に複数の電極が形成
された第一半導体チップ及び第二半導体チップと、前記
第一半導体チップの表面に接着固定されると共に、その
表面の電極に導電性のワイヤを介して電気的に接続され
る複数の第一リードと、前記第二半導体チップの表面に
接着固定されると共に、その表面の電極に導電性のワイ
ヤを介して電気的に接続される複数の第二リードと、前
記第一半導体チップ、第二半導体チップ、第一リードの
インナー部、第二リードのインナー部及びワイヤを封止
する樹脂封止体とを有し、前記第一リード、第二リード
の夫々は、夫々の接続部を互いに重ね合わせた状態で電
気的にかつ機械的に接続される半導体装置の製造方法で
あって、 前記樹脂封止体を形成した後、前記第一リード、第二リ
ードの夫々の接続部を導電性被膜で被覆することを特徴
とする半導体装置の製造方法。 - 【請求項８】 前記導電性被膜は半田浸漬法で形成する
ことを特徴とする請求項６又は請求項７に記載の半導体
装置の製造方法。 - 【請求項９】 前記第一リード、第二リードの夫々は、
銅又は銅合金からなることを特徴とする請求項１乃至請
求項８のうち何れか一項に記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10214940A JP2000049278A (ja) | 1998-07-30 | 1998-07-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10214940A JP2000049278A (ja) | 1998-07-30 | 1998-07-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000049278A true JP2000049278A (ja) | 2000-02-18 |
Family
ID=16664099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10214940A Pending JP2000049278A (ja) | 1998-07-30 | 1998-07-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000049278A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009111401A (ja) * | 2001-12-27 | 2009-05-21 | Samsung Electronics Co Ltd | 積層半導体チップパッケージ |
-
1998
- 1998-07-30 JP JP10214940A patent/JP2000049278A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009111401A (ja) * | 2001-12-27 | 2009-05-21 | Samsung Electronics Co Ltd | 積層半導体チップパッケージ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3937265B2 (ja) | 半導体装置 | |
| US6433421B2 (en) | Semiconductor device | |
| US6551858B2 (en) | Method of producing a semiconductor device having two semiconductor chips sealed by a resin | |
| JP3768744B2 (ja) | 半導体装置およびその製造方法 | |
| JP3958522B2 (ja) | 半導体装置 | |
| KR100674548B1 (ko) | 반도체 장치 | |
| JPH0546045U (ja) | 半導体パツケージ | |
| JP2001274316A (ja) | 半導体装置及びその製造方法 | |
| JP3638750B2 (ja) | 半導体装置 | |
| KR20050049346A (ko) | 반도체장치 및 그 제조방법 | |
| US6297544B1 (en) | Semiconductor device and method for manufacturing the same | |
| JP2000049278A (ja) | 半導体装置の製造方法 | |
| JP3908412B2 (ja) | 半導体装置の製造方法 | |
| JP3756338B2 (ja) | 半導体装置の製造方法 | |
| JP4335203B2 (ja) | 半導体装置の製造方法 | |
| JP4750076B2 (ja) | 半導体装置の製造方法 | |
| JP3957722B2 (ja) | 半導体装置の製造方法 | |
| JP2004158896A (ja) | 半導体装置 | |
| JP2001007271A (ja) | 半導体装置及びその製造方法 | |
| JP2004193628A (ja) | 半導体装置 | |
| JPH06163801A (ja) | 樹脂封止型半導体装置 | |
| JP2001156232A (ja) | 半導体装置の製造方法 | |
| JPH1187603A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH0472655A (ja) | 複合リードフレームおよび半導体素子 |