JP3958522B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3958522B2 JP3958522B2 JP2000576494A JP2000576494A JP3958522B2 JP 3958522 B2 JP3958522 B2 JP 3958522B2 JP 2000576494 A JP2000576494 A JP 2000576494A JP 2000576494 A JP2000576494 A JP 2000576494A JP 3958522 B2 JP3958522 B2 JP 3958522B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- lead
- semiconductor
- electrode
- outside
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0613—Square or rectangular array
- H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
- H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0613—Square or rectangular array
- H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
- H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
- H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
- H01L2224/8518—Translational movements
- H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85203—Thermocompression bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
- H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01021—Scandium [Sc]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01058—Cerium [Ce]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
Description
本発明は、半導体装置に関し、特に、二つの半導体チップを積層し、この二つの半導体チップを一つの樹脂封止体で封止する半導体装置に適用して有効な技術に関するものである。
[背景技術]
記憶回路システムの大容量化を図る目的として、記憶回路システムが構成された二つの半導体チップを積層し、この二つの半導体チップを一つの樹脂封止体で封止する積層型半導体装置が提案されている。例えば、特開平7−58281号公報にはLOC(Lead On Chip)構造の積層型半導体装置が開示されている。また、特開平4−302165号公報にはタブ構造の積層型半導体装置が開示されている。
LOC構造の積層型半導体装置は、表裏面(互いに対向する一主面及び他の主面)のうちの表面(一主面)である回路形成面に複数の電極が形成された第1半導体チップ及び第2半導体チップと、第1半導体チップの回路形成面に絶縁性フィルムを介在して接着固定されると共に、その回路形成面の電極に導電性のワイヤを介して電気的に接続される複数の第1リードと、第2半導体チップの回路形成面に絶縁性フィルムを介在して接着固定されると共に、その回路形成面の電極に導電性のワイヤを介して電気的に接続される複数の第2リードと、第1半導体チップ、第2半導体チップ、第1リードのインナー部、第2リードのインナー部及びワイヤ等を封止する樹脂封止体とを有する構成になっている。第1半導体チップ、第2半導体チップの夫々は、夫々の回路形成面を互いに対向させた状態で積層されている。第1リード、第2リードの夫々は、夫々の接続部を互いに重ね合わせた状態で接合されている。
タブ構造の積層型半導体装置は、タブ(ダイパッドとも言う)の表裏面(互いに対向する一主面及び他の主面)のうちの表面(一主面)に接着層を介して固定される第1半導体チップと、タブの裏面(他の主面)に接着層を介して固定される第2半導体チップと、第1半導体チップ、第2半導体チップのうち何れか一方の半導体チップの電極に導電性のワイヤを介して電気的に接続される複数の専用リードと、第1半導体チップ、第2半導体チップの夫々の電極に導電性のワイヤを介して電気的に接続される複数の共用リードと、第1半導体チップ、第2半導体チップ、専用リードのインナー部、共用リードのインナー部及びワイヤ等を封止する樹脂封止体とを有する構成になっている。第1半導体チップ、第2半導体チップの夫々の電極は、回路形成面において互いに対向する二つの長辺側に夫々の長辺に沿って形成されている。専用リード、共用リードの夫々は、半導体チップの二つの長辺の夫々の外側に配置されている。
本発明者等は、積層型半導体装置の開発に先立ち、以下の問題点に直面した。
LOC構造では二枚のリードフレームを用いて製造するため、製造コストが高くなる。一方、タブ構造では一枚のリードフレームで製造することができるが、ミラー反転回路パターンの半導体チップを用いる必要があるため、タブ構造においても製造コストが高くなる。タブ構造では、タブの表裏面に夫々の裏面が向い合うようにして二つの半導体チップを搭載するため、回路形成面の互いに対向する二つの長辺の夫々の辺側に電極を形成する場合、上側の半導体チップの電極に対して下側の半導体チップの電極が左右逆になる。
そこで、一辺側に電極が形成された二つの半導体チップを使用し、一方の半導体チップの一辺側が他方の半導体チップの一辺側に対して反対側に位置するように二つの半導体チップをタブの表裏面に搭載することにより、ミラー反転回路パターンの半導体チップが不要になるので、タブ構造における製造コストの低減化を図ることができる。
しかしながら、タブ構造では樹脂封止体の厚さが厚くなり、樹脂封止体の厚さが1.0〜1.1[mm]厚のTSOP(Thin Small Outline Package)型で積層型半導体装置を構成することが困難である。即ち、タブ構造では、タブの表面及び裏面に半導体チップを搭載する構成になっていることから、上側の半導体チップと下側の半導体チップとの間にタブが存在し、上側の半導体チップの回路形成面から下側の半導体チップの回路形成面までの距離が増加するので、樹脂封止体の厚さが厚くなる。更に、タブの表面及び裏面に半導体チップを搭載する構成になっていることから、上側の半導体チップと下側の半導体チップとの間に二つの接着層が存在し、上側の半導体チップの回路形成面から下側の半導体チップの回路形成面までの距離が増加するので、樹脂封止体の厚さが厚くなる。本発明者等の検討によれば、半導体チップの厚さを0.1725〜0.2[mm]に薄くすることにより、樹脂封止体の厚さを1.0〜1.1[mm]以下にすることができるが、このような場合、半導体チップの機械的強度が低下するので、半導体チップに亀裂、破損等の不具合が発生し易くなる。特に、半導体ウエーハを複数のチップに分割するダイシング工程時や、タブに半導体チップを搭載するダイボンディング工程時に多発する。
また、タブ構造では、半導体チップの電極とワイヤとの接続不良が発生し易い。即ち、タブの表面及び裏面に半導体チップを搭載した後ではタブをヒートステージに接触させることが困難であるため、ヒートステージの熱が有効に伝達されず、半導体チップの電極とワイヤとの接続不良が発生し易い。
本発明の目的は、二つの半導体チップを積層し、この二つの半導体チップを一つの樹脂封止体で封止する半導体装置の薄型化を図ることが可能な技術を提供することにある。
また、前記半導体装置の歩留まりを高めることが可能な技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
[発明の開示]
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
(1)本発明の参考例の半導体装置は、樹脂封止体と、前記樹脂封止体の内部に位置し、平面が方形状で形成され、かつ表裏面のうちの表面においてその第1辺側にこの第1辺に沿って複数の電極が形成された第1半導体チップ及び第2半導体チップと、前記樹脂封止体の内外に亘って延在し、前記第1半導体チップの第1辺の外側に配置され、かつ前記第1半導体チップの各電極に導電性のワイヤを介して電気的に接続される複数の第1リードと、前記樹脂封止体の内外に亘って延在し、前記第1半導体チップの第1辺と対向する第2辺の外側に配置され、かつ前記第2半導体チップの各電極に導電性のワイヤを介して電気的に接続される複数の第2リードと、前記第1半導体チップ及び前記第2半導体チップを支持する支持リードとを有する半導体装置であって、
前記第1半導体チップ、第2半導体チップの夫々は、前記第1半導体チップの第2辺及び前記第2半導体チップの第1辺が前記第2リード側に向くように夫々の裏面同志を向い合わせた状態で互いに接着固定され、
前記支持リードは、前記第1半導体チップの表面又は前記第2半導体チップの表面に接着固定されている。
(2)前記(1)に記載の半導体装置において、前記第1半導体チップ、第2半導体チップの夫々は、前記第1半導体チップの電極が前記第2半導体チップの第1辺と対向する第2辺よりもその外側に位置し、前記第2半導体チップの電極が前記第1半導体チップの第2辺よりもその外側に位置するように夫々の位置をずらした状態で接着固定されている。
(3)前記(2)に記載の半導体装置において、前記第1半導体チップ、第2半導体チップの夫々は、前記第1半導体チップの第1辺と交わる第3辺がこの第3辺と同一側であって前記第2半導体チップの第1辺と交わる第3辺よりもその外側に位置し、前記第2半導体チップの第3辺と対向する第4辺がこの第4辺と同一側であって前記第1半導体チップの第3辺と対向する第4辺よりもその外側に位置するように夫々の位置をずらした状態で接着固定されている。
上述した(1)によれば、第1半導体チップと第2半導体チップとの間にはタブが存在しないので、第1半導体チップの表面から第2半導体チップの表面までの距離を縮小することができる。また、第1半導体チップと第2半導体チップとの間には一つの接着層しか存在しないので、第1半導体チップの表面から第2半導体チップの表面までの距離を縮小することができる。また、支持リードは第1半導体チップの表面又は第2半導体チップの表面に接着固定されているので、支持リードの厚さはワイヤのループ高さで相殺され、支持リードによる樹脂封止体の厚さへの影響はない。この結果、樹脂封止体の厚さを薄くすることができるので、半導体装置の薄型化を図ることができる。
上述した(2)によれば、ワイヤボンディング工程において、第1半導体チップの電極と対向する裏面の領域をヒートステージに直に接触させることができ、ヒートステージの熱が第1半導体チップの電極に有効に伝達されるので、第1半導体チップの電極とワイヤとの接続不良を低減することができる。また、第2半導体チップの電極と対向する裏面の領域をヒートステージに直に接触させることができ、ヒートステージの熱が第2半導体チップの電極に有効に伝達されるので、第1半導体チップの電極とワイヤとの接続不良を低減することができる。この結果、半導体装置の歩留まりを高めることができる。
上述した(3)によれば、ワイヤボンディング工程において、第1半導体チップの裏面とヒートステージとの接触面積が増加するので、ワイヤボンディング工程における第2半導体チップの加熱時間を短縮することができる。また、第2半導体チップの裏面とヒートステージとの接触面積が増加するので、ワイヤボンディング工程における第2半導体チップの加熱時間を短縮することができる。この結果、半導体装置の生産効率を高めることができる。
(4)本発明の半導体装置は、
樹脂封止体と、
前記樹脂封止体の内部に位置し、平面が方形状で形成され、かつ表裏面のうちの表面においてその第1辺側にこの第1辺に沿って複数の電極が形成された第1半導体チップ及び第2半導体チップと、
前記樹脂封止体の内外に亘って延在し、前記第1半導体チップの第1辺の外側に配置され、かつ前記第1半導体チップの各電極に導電性のワイヤを介して電気的に接続される複数の第1リードと、
前記樹脂封止体の内外に亘って延在し、前記第1半導体チップの第1辺と対向する第2辺の外側に配置され、かつ前記第2半導体チップの各電極に導電性のワイヤを介して電気的に接続される複数の第2リードと、
前記第1半導体チップの第1辺と交わる第3辺の外側及び前記第2半導体チップの第1辺と交わる第3辺の外側に配置される第1支持リードと、
前記第1半導体チップの第3辺と対向する第4辺の外側及び前記第2半導体チップの第3辺と対向する第4辺の外側に配置される第2支持リードとを有し、
前記第1半導体チップ、第2半導体チップの夫々は、前記第1半導体チップの第2辺及び前記第2半導体チップの第1辺が前記第2リード側に向くように夫々の裏面を向い合わせた状態で、かつ前記第1半導体チップの第3辺が前記第2半導体チップの第3辺よりもその外側に位置し、前記第2半導体チップの第4辺が前記第1半導体チップの第4辺よりもその外側に位置するように夫々の位置をずらした状態で互いに接着固定され、
前記第1支持リードは、前記第2半導体チップの第3辺の外側において前記第1半導体チップの裏面に接着固定され、
前記第2支持リードは、前記第1半導体チップの第4辺の外側において前記第2半導体チップの裏面に接着固定されている。
(5)本発明の半導体装置は、
樹脂封止体と、
前記樹脂封止体の内部に位置し、平面が方形状で形成され、かつ表裏面のうちの表面においてその第1辺側にこの第1辺に沿って複数の電極が形成された第1半導体チップ及び第2半導体チップと、
前記樹脂封止体の内外に亘って延在し、前記第1半導体チップの第1辺の外側に配置され、かつ前記第1半導体チップの各電極に導電性のワイヤを介して電気的に接続される複数の第1リードと、
前記樹脂封止体の内外に亘って延在し、前記第1半導体チップの第1辺と対向する第2辺の外側に配置され、かつ前記第2半導体チップの各電極に導電性のワイヤを介して電気的に接続される複数の第2リードと、
前記第1半導体チップの第1辺と交わる第3辺の外側及び前記第2半導体チップの第1辺と交わる第3辺の外側に配置される第1支持リードと、
前記第1半導体チップの第3辺と対向する第4辺の外側及び前記第2半導体チップの第3辺と対向する第4辺の外側に配置される第2支持リードとを有し、
前記第1半導体チップ、第2半導体チップの夫々は、前記第1半導体チップの第2辺及び前記第2半導体チップの第1辺が前記第2リード側に向くように夫々の裏面を向い合わせた状態で互いに接着固定され、
前記第1支持リードは、前記第1半導体チップの表面においてその第3辺側に接着固定され、
前記第2支持リードは、前記第2半導体チップの表面においてその第4辺側に接着固定されている。
[発明を実施するための最良の形態]
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
(参考例1)
本参考例では、二方向リード配列構造であるTSOP型の半導体装置に本発明を適用した例について説明する。
第1図は本発明の参考例1である半導体装置の樹脂封止体の上部を除去した状態の平面図であり、第2図は前記半導体装置の樹脂封止体の下部を除去した状態の底面図であり、第3図は第1図のA−A線に沿う断面図であり、第4図は第1図のB−B線に沿う断面図である。なお、第1図及び第2図において、第1図に示す左側のリード群は第2図に示す右側のリード群と対応し、第1図に示す右側のリード群は第2図に示す左側のリード群と対応する。
第1図、第2図及び第3図に示すように、本参考例の半導体装置1は、半導体チップ4、半導体チップ5の夫々を上下に積層し、この半導体チップ4及び5を一つの樹脂封止体12で封止した構成になっている。半導体チップ4、5の夫々は、夫々の表裏面(互いに対向する一主面及び他の主面)のうちの裏面同志(他の主面同志)を向い合わせた状態で積層されている。
半導体チップ4、5の夫々は同一の外形寸法で形成されている。また、半導体チップ4、5の夫々の平面形状は方形状で形成され、本参考例においては例えば長方形で形成されている。
半導体チップ4、5の夫々は、例えば、単結晶珪素からなる半導体基板及びこの半導体基板上に形成された多層配線層を主体とする構成になっている。この半導体チップ4、5の夫々には、記憶回路システムとして、例えばフラッシュメモリと呼称される64メガビットのEEPROM(Electrically Erasable Programmable Read Only Memory)が構成されている。
半導体チップ4の表裏面(互いに対向する一主面及び他の主面)のうちの表面(一主面)である回路形成面4Aにおいて、その互いに対向する二つの長辺のうちの一方の長辺4A1側には、この一方の長辺4A1に沿って複数の電極(ボンディングパッド)6が形成されている(第1図及び第3図参照)。この複数の電極6の夫々は、半導体チップ4の多層配線層のうちの最上層の配線層に形成されている。最上層の配線層はその上層に形成された表面保護膜(最終保護膜)で被覆され、この表面保護膜には電極6の表面を露出するボンディング開口が形成されている。
半導体チップ5の表裏面(互いに対向する一主面及び他の主面)のうちの表面(一主面)である回路形成面5Aにおいて、その互いに対向する二つの長辺のうちの一方の長辺5A1側には、この一方の長辺5A1に沿って複数の電極6が形成されている(第2図及び第3図参照)。この複数の電極6の夫々は、半導体チップ5の多層配線層のうちの最上層の配線層に形成されている。最上層の配線層はその上層に形成された表面保護膜(最終保護膜)で被覆され、この表面保護膜には電極6の表面を露出するボンディング開口が形成されている。
半導体チップ4に構成されたフラッシュメモリの回路パターンは、半導体チップ5に構成されたフラッシュメモリの回路パターンと同一になっている。また、半導体チップ4の回路形成面4Aに形成された電極6の配置パターンは、半導体チップ5の回路形成面5Aに形成された電極6の配置パターンと同一になっている。即ち、半導体チップ4、半導体チップ5の夫々は、同一構造で構成されている。
樹脂封止体12の平面形状は方形状で形成され、本参考例においては例えば長方形で形成されている。この樹脂封止体12の互いに対向する二つの長辺のうちの一方の長辺側にはこの一方の長辺に沿って複数のリード10Aが配列され、他方の長辺側にはこの他方の長辺に沿って複数のリード10Bが配列されている。複数のリード10Aの夫々は、樹脂封止体12の内外に亘って延在し、半導体チップ4の長辺4A1の外側に配置され、かつ半導体チップ4の各電極6に導電性のワイヤ11を介して電気的に接続されている(第1図及び第3図参照)。複数のリード10Bの夫々は、樹脂封止体12の内外に亘って延在し、半導体チップ4の長辺4A1と対向する他の長辺4A2の外側に配置され、かつ半導体チップ5の各電極6に導電性のワイヤ11を介して電気的に接続されている(第2図及び第3図参照)。
複数のリード10A、10Bの夫々には端子名が付されている。VCC端子は電源電位(例えば5[V])に電位固定される電源電位端子である。VSS端子は基準電位(例えば0[V])に電位固定される基準電位端子である。I/O0端子〜I/O7端子はデータ入出力端子である。RES端子はリセット端子である。R/B端子はリーディ/ビズィ端子である。CDE端子はコマンド・データ・イネーブル端子である。OE端子は出力イネーブル端子である。SC端子はシリアル・クロック端子である。WEはライト・イネーブル端子である。CEはチップ・イネーブル端子である。NC端子は空き端子である。
半導体チップ4、5の夫々は、半導体チップ4の他方の長辺4A2及び半導体チップ5の一方の長辺5A1がリード10B側に向く(位置する)ように夫々の裏面同志を向い合わせた状態で接着層7を介在して互いに接着固定されている。即ち、半導体チップ4、5の夫々は、電極6が配列された夫々の辺が反対側に位置するように、夫々の裏面同志を向い合わせた状態で互いに接着固定されている。また、半導体チップ4、5の夫々は支持リード8に支持されている。支持リード8は、半導体チップ4の回路形成面4Aに接着層9を介在して接着固定されている。
このことから、半導体チップ4と半導体チップ5との間にはタブが存在しないので、半導体チップ4の回路形成面4Aから半導体チップ5の回路形成面5Aまでの距離を縮小することができる。また、半導体チップ4と半導体チップ5との間には一つの接着層しか存在しないので、半導体チップ4の回路形成面4Aから半導体チップ5の回路形成面5Aまでの距離を縮小することができる。また、支持リード8は半導体チップ4の回路形成面4Aに接着固定されているので、支持リード8の厚さは半導体チップ4の電極6とリード10Aとを電気的に接続するワイヤ11のループ高さで相殺され、支持リード8による樹脂封止体12の厚さへの影響はない。
半導体チップ4、5の夫々は、半導体チップ4の電極6が半導体チップ5の一方の長辺5A1と対向する他方の長辺5A2よりもその外側に位置し、半導体チップ5の電極6が半導体チップ4の他方の長辺4A2よりもその外側に位置するように夫々の位置をずらした状態で接着固定されている。即ち、半導体チップ4、半導体チップ5の夫々は、電極6の配列方向に対して直行する方向に夫々の位置をずらした状態で接着固定されている。
リード10A及びリード10Bは、樹脂封止体12で封止されるインナー部(内部リード部)と樹脂封止体12の外部に導出されるアウター部(外部リード部)とで構成され、アウター部は面実装型形状として例えばガルウィング形状に成形されている。
導電性のワイヤ11としては例えば金(Au)ワイヤが用いられている。ワイヤ11の接続方法としては、例えば熱圧着に超音波振動を併用したボンディング法を用いている。
樹脂封止体12は、低応力化を図る目的として、例えば、フェノール系硬化剤、シリコーンゴム及びフィラー等が添加されたビフェニール系の樹脂で形成されている。この樹脂封止体12は、大量生産に好適なトランスファモールディング法で形成されている。トランスファモールディング法は、ポット、ランナー、流入ゲート及びキャビティ等を備えたモールド金型を使用し、ポットからランナー及び流入ゲートを通してキャビティ内に樹脂を加圧注入して樹脂封止体を形成する方法である。
第3図において、半導体チップ4、5の夫々厚さは0.24[mm]であり、接着層7の厚さは0.01[mm]であり、リード10A及び10Bの厚さは0.125[mm]であり、半導体チップ4の回路形成面4Aからこの半導体チップ4の電極6とリード10Aとを電気的に接続するワイヤ11の頂部までの高さ(ループ高さ)は0.19[mm]であり、このワイヤ11の頂部から樹脂封止体11の上面までの間隔は0.065[mm]であり、樹脂封止体12の厚さは1.0[mm]であり、樹脂封止体12上面からリード(10A,10B)の実装面までの高さは1.20である。なお、図示していないが、半導体チップ5の回路形成面5Aからこの半導体チップ5の電極6とリード10Bとを電気的に接続するワイヤ11の頂部までの高さは0.19[mm]であり、このワイヤ11の頂部から樹脂封止体11の下面までの間隔は0.065[mm]である。
支持リード(吊りリード)8の上面はワイヤ11の頂部よりも低くなっている。支持リード8は、第4図に示すように、半導体チップ4の互いに対向する二つの短辺4A3及び4A4を横切るように延在している。なお、第4図において、符号5A3は半導体チップ5の互いに対向する二つの短辺のうちの一方の短辺であり、符号5A4は他方の短辺である。
次に、半導体装置1の製造プロセスで用いられるリードフレームについて、第5図を用いて説明する。第5図はリードフレームの平面図である。なお、実際のリードフレームは複数の半導体装置を製造できるように多連構造になっているが、図面を見易くするため、第5図は一つの半導体装置が製造される一個分の領域を示している。
第5図に示すように、リードフレームLF1は、枠体14で規定された領域内に、複数のリード10A、複数のリード10B、支持リード8等を配置した構成になっている。複数のリード10Aは、枠体14の互いに対向する二つの長辺部分のうちの一方の長辺部分に沿って配列され、この一方の長辺部分と一体化されている。複数のリード10Bは、枠体14の互いに対向する二つの長辺部分のうちの他方の長辺部分に沿って配列され、この他方の長辺部分と一体化されている。支持リード8は、複数のリード10Aからなるリード群と、複数のリード10Bからなるリード群との間に配置され、枠体14と一体化されている。即ち、リードフレームLF1は、二方向リード配列構造になっている。
複数のリード10Aの夫々は、樹脂封止体に封止されるインナー部と樹脂封止体の外部に導出されるアウター部とで構成され、タイバー13を介して互いに連結されている。複数のリード10Bの夫々は、樹脂封止体に封止されるインナー部と樹脂封止体の外部に導出されるアウター部とで構成され、タイバー13を介して互いに連結されている。
リードフレームLF1は、例えば鉄(Fe)−ニッケル(Ni)系の合金又は銅(Cu)若しくは銅系の合金からなる平板材にエッチング加工又はプレス加工を施して所定のリードパターンを形成することによって形成される。
次に、半導体装置1の製造方法について、第6図乃至第9図(断面図)を用いて説明する。
まず、リードフレームLF1に一方の半導体チップ4を接着固定する。リードフレームLF1と半導体チップ4との固定は、第6図に示すように、ヒートステージ20に半導体チップ4を装着し、その後、半導体チップ4の回路形成面4Aに例えば熱硬化性樹脂からなる接着剤を塗布して接着層9を形成し、その後、半導体チップ4の回路形成面4Aに支持リード8をボンディングツール21で圧着することによって行われる。
次に、半導体チップ4の電極6とリード10Aとを導電性のワイヤ11で電気的に接続する。半導体チップ4の電極6とリード10Aとの接続は、第7図に示すように、ヒートステージ22に半導体チップ4を装着し、その後、ヒートステージ22にリード10A及びリード10Bをフレーム押さえ部材23で押さえ付けた状態で行なわれる。ワイヤ11としては例えばAuワイヤを用いる。また、ワイヤ11の接続方法としては例えば熱圧着に超音波振動を併用したボンディング法を用いる。
次に、半導体チップ4に半導体チップ5を接着固定する。半導体チップ4と半導体チップ5との固定は、第8図に示すように、ヒートステージ23に半導体チップ4をその回路形成面4Aを下にして装着し、その後、半導体チップ4の裏面に例えばAgペースト材からなる接着剤を塗布して接着層7を形成し、その後、半導体チップ4の裏面上に半導体チップ5をその裏面を下にして装着することによって行なわれる。この時、半導体チップ4の一方の長辺4A1に対して半導体チップ5の一方の長辺5A1が反対側に位置するように向きを揃えた状態で半導体チップ4、半導体チップ5の夫々の裏面同志を向い合わせて接着固定する。また、半導体チップ4の電極6が半導体チップ5の他方の長辺5A2よりもその外側に位置し、半導体チップ5の電極6が半導体チップ4の他方の長辺4A2よりもその外側に位置するように位置をずらした状態で半導体チップ4、半導体チップ5の夫々の裏面同志を向い合わせて接着固定する。なお、この工程において、半導体チップ4はその回路形成面4Aを下にした状態でヒートステージ23に装着されるので、ヒートステージ23とワイヤ11との接触を防止するため、ヒートステージ23には窪み23Aが設けられている。
次に、半導体チップ5の電極6とリード10Bとを導電性のワイヤ11で電気的に接続する。半導体チップ5の電極6とリード10Bとの接続は、第9図に示すように、半導体チップ5の回路形成面5Aを上向きにしてヒートステージ24に半導体チップ4及び半導体チップ5を装着し、その後、ヒートステージ24にリード10A及びリード10Bをフレーム押さえ部材25で押えつけた状態で行なわれる。ワイヤ11としては例えばAuワイヤを用いる。また、ワイヤ11の接続方法としては例えば熱圧着に超音波振動を併用したボンディング法を用いる。この工程において、半導体チップ5の電極6と対向する裏面の領域が露出しているので、この裏面の領域に接触するように突出部25Bをヒートステージ24に設けておくことにより、半導体チップ5の電極6と対向する裏面の領域をヒートステージ24に直に接触させることができる。即ち、半導体チップ4の電極6が半導体チップ5の他方の長辺5A2よりもその外側に位置し、半導体チップ5の電極6が半導体チップ4の他方の長辺4A2よりもその外側に位置するように位置をずらした状態で半導体チップ4、半導体チップ5の夫々の裏面同志を接着固定することにより、半導体チップ5の電極6と対向する裏面の領域をヒートステージ24に直に接触させることができ、ヒートステージ24の熱が半導体チップ5の電極6に有効に伝達されるので、半導体チップ5の電極6とワイヤ11との接続不良を低減することができる。なお、この工程において、半導体チップ4はその回路形成面4Aを下にした状態でヒートステージ24に装着されるので、ヒートステージ24とワイヤ11との接触を防止するため、ヒートステージ24には窪み24Aが設けられている。
次に、半導体チップ4、半導体チップ5、支持リード8、リード10Aのインナー部、リード10Bのインナー部及びワイヤ11等を樹脂で封止して樹脂封止体12を形成する。樹脂封止体12の形成はトランスファモールディング法で行う。
次に、リード10Aに連結されたタイバー13及びリード10Bに連結されたタイバー13を切断し、その後、リード10A、リード10Bの夫々のアウター部にメッキ処理を施し、その後、リードフレームLF1の枠体14からリード10A及び10Bを切断し、その後、リード10A、10Bの夫々のアウター部を面実装型形状として例えばガルウィング形状に成形し、その後、リードフレームLF1の枠体14から支持リード8を切断することにより、第1図、第2図及び第3図に示す半導体装置1がほぼ完成する。
このようにして構成された半導体装置1は、第10図(要部断面図)に示すように、1つの回路システムを構成する電子装置の構成部品として実装基板30に複数個実装される。半導体装置1は、同一機能のリードが対向して配置されているので、リード10Aとリード10Bとを電気的に接続するための配線31を直線的に引き回すことができる。また、半導体装置1のリード10Bと他の半導体装置1のリード10Aとを電気的に接続するための配線31を直線的に引き回すことができる。従って、実装基板30の配線層数を低減することができるので、電子装置、例えばメモリーモジュール等の薄型化を図ることができる。
以上説明したように、本参考例によれば以下の効果が得られる。
(1)半導体チップ4、半導体チップ5の夫々は、半導体チップ4の他方の長辺4A2及び半導体チップ5の一方の長辺5A1がリード10B側に向くように夫々の裏面同志を向い合わせた状態で互いに接着固定され、支持リード8は半導体チップ4の回路形成面4Aに接着固定されている。
このことから、半導体チップ4と半導体チップ5との間にはタブが存在しないので、半導体チップ4の回路形成面4Aから半導体チップ5の回路形成面5Aまでの距離を縮小することができる。また、半導体チップ4と半導体チップ5との間には一つの接着層しか存在しないので、半導体チップ4の回路形成面4Aから半導体チップ5の回路形成面5Aまでの距離を縮小することができる。また、支持リード8は半導体チップ4の回路形成面4Aに接着固定されているので、支持リード8の厚さはワイヤ11のループ高さで相殺され、支持リード8による樹脂封止体12の厚さへの影響はない。この結果、樹脂封止体12の厚さを薄くすることができるので、半導体装置1の薄型化を図ることができる。
また、半導体チップ(4,5)の厚さを薄くすることなく、樹脂封止体12の厚さを薄くすることができるので、歩留まりの高い薄型の半導体装置1を提供することができる。
また、樹脂封止体12の厚さを薄くすることができるので、二つの半導体チップ(4,5)を積層し、この二つの半導体チップを一つの樹脂封止体12で封止した半導体装置1をTSOP型で構成することができる。
また、二枚のリードフレームを使用する必要がなく、更にミラー反転回路パターンの半導体チップを使用する必要がないので、半導体装置1の低コスト化及び薄型化を図ることができる。
(2)半導体チップ4、半導体チップ5の夫々は、半導体チップ4の電極6が半導体チップ5の他方の長辺5A2よりもその外側に位置し、半導体チップ5の電極6が半導体チップ4の他方の長辺4A2よりもその外側に位置するように夫々の位置をずらした状態で接着固定されている。
このことから、ワイヤボンディング工程において、半導体チップ5の電極6と対向する裏面の領域をヒートステージ24に直に接触させることができ、ヒートステージ24の熱が半導体チップ5の電極6に有効に伝達されるので、半導体チップ5の電極6とワイヤ11との接続不良を低減することができる。この結果、半導体装置1の製造プロセス(組立プロセス)における歩留まりを高めることができる。
なお、本参考例では、半導体チップ4の回路形成面4Aに支持リード8を接着固定した例について説明したが、支持リード8は、半導体チップ5の回路形成面5Aに接着固定してもよい。この場合、支持リード8には、そのチップ固定部を半導体チップ5の回路形成面5A側に位置させるための折り曲げ加工が施される。また、このような場合においても、支持リード8の厚さは、半導体チップ5の電極6とリード10Bとを電気的に接続するワイヤ11のループ高さで相殺されるので、支持リード8による樹脂封止体12の厚さへの影響はない。
(実施形態1)
第11図は本発明の実施形態1である半導体装置の樹脂封止体の上部を除去した状態の平面図であり、第12図は第11図のC−C線に沿う断面図であり、第13図は第11図のD−D線に沿う断面図である。
第11図、第12図及び第13図に示すように、本実施形態の半導体装置2は、前述の参考例1と基本的に同様の構成になっており、以下の構成が異なっている。
即ち、半導体チップ4、半導体チップ5の夫々は、半導体チップ4の一方の長辺4A1と交わる一方の短辺4A3がこの一方の短辺4A3と同一側であって半導体チップ5の一方の長辺5A1と交わる一方の短辺5A3よりもその外側に位置し、半導体チップ5の一方の短辺5A3と対向する他方の短辺5A4がこの他方の短辺5A4と同一側であって半導体チップ4の一方の短辺4A3と対向する他方の短辺4A4よりも外側に位置するように夫々の位置をずらした状態で接着固定されている。即ち、半導体チップ4、半導体チップ5の夫々は、電極6の配列方向に夫々の位置をずらした状態で接着固定されている。
また、半導体チップ4の一方の短辺4A3及び半導体チップ5の一方の短辺5A3の外側に配置された支持リード8Aと、半導体チップ4の他方の短辺4A4及び半導体チップ5の他方の短辺5A4の外側に配置された支持リード8Bとを有し、支持リード8Aは、半導体チップ5の一方の短辺5A3の外側において半導体チップ4の裏面に接着層9を介在して接着固定され、支持リード8Bは、半導体チップ4の他方の短辺4A4の外側において半導体チップ5の裏面に接着層9を介在して接着固定されている。
支持リード8Aには、半導体チップ4の裏面側にそのチップ固定部を位置させるための折り曲げ加工が施され、支持リード8Bには、半導体チップ5の裏面側にそのチップ固定部を位置させるための折り曲げ加工が施されている。
このように構成された半導体装置2は、第14図(平面図)に示すリードフレームLF2を用いた製造プロセスで製造される。本実施形態の半導体装置2の製造は、前述の参考例1で説明した製造方法と若干異なり、半導体チップ4、半導体チップ5の夫々を夫々の裏面同志を向い合わせた状態で接着固定し、支持リード8A、支持リード8Bの夫々に半導体チップ4、半導体チップ5の夫々を接着固定した後、ワイヤボンディングを行う。支持リードと半導体チップとの固定は、支持リード8Aと支持リード8Bとの間に、接着固定された半導体チップ4及び半導体チップ5を傾斜させて挿入することにより行うことができる。
ワイヤボンディング工程は、半導体チップ4の電極6とリード10Aとをワイヤ11で電気的に接続し、その後、半導体チップ5の電極6とリード10Bとをワイヤ11で電気的に接続することによって行うが、半導体チップ4、半導体チップ5の夫々は、電極6の配列方向に夫々の位置をずらした状態で接着固定されているので、半導体チップ4の電極6とリード10Aとをワイヤ11で接続する時、直ではないが、半導体チップ4の一方の短辺4A3側の領域と対向する裏面の領域に支持リード8Aを介在してヒートステージを接触させることができる。また、半導体チップ5の電極6とリード10Bとをワイヤ11で接続する時、直ではないが、半導体チップ5の他方の短辺5A4側の領域と対向する裏面の領域に支持リード8Bを介在してヒートステージを接触させることができる。
このように、半導体チップ4、半導体チップ5の夫々は、半導体チップ4の一方の短辺4A3が半導体チップ5の一方の短辺5A3よりもその外側に位置し、半導体チップ5の他方の短辺5A4が半導体チップ4の他方の短辺4A4よりもその外側に位置するように夫々の位置をずらした状態で互いに接着固定され、支持リード8Aは、半導体チップ5の一方の短辺5A3外側において半導体チップ4の裏面に接着固定され、支持リード8Bは、半導体チップ4の他方の短辺4A4の外側において半導体チップ5の裏面に接着固定されていることから、半導体チップ4と半導体チップ5との間にはタブが存在しないので、半導体チップ4の回路形成面4Aから半導体チップ5の回路形成面5Aまでの距離を縮小することができる。
また、半導体チップ4と半導体チップ5との間には一つの接着層しか存在しないので、半導体チップ4の回路形成面4Aから半導体チップ5の回路形成面5Aまでの距離を縮小することができる。
また、支持リード8Aは半導体チップ5の一方の短辺5A3よりもその外側に引き出された半導体チップ4の裏面に接着固定され、支持リード8Bは半導体チップ4の他方の短辺4A4よりもその外側に引き出された半導体チップ5の裏面に接着固定されているので、支持リード8A、8Bの夫々の厚さは半導体チップ4の回路形成面4Aから半導体チップ5の回路形成面5Aまでの厚さで相殺され、支持リード8A、8Bによる樹脂封止体12の厚さへの影響はない。
この結果、前述の参考例1と同様の効果が得られる。
また、半導体チップ4、半導体チップ5の夫々は、半導体チップ4の一方の長辺4A1と交わる一方の短辺4A3がこの一方の短辺4A3と同一側であって半導体チップ5の一方の長辺5A1と交わる一方の短辺5A3よりもその外側に位置し、半導体チップ5の一方の短辺5A3と対向する他方の短辺5A4がこの他方の短辺5A4と同一側であって半導体チップ4の一方の短辺4A3と対向する他方の短辺4A4よりも外側に位置するように夫々の位置をずらした状態で接着固定されていることから、ワイヤボンディング工程において、半導体チップ4の裏面とヒートステージ24との接触面積が増加するので、ワイヤボンディング工程における半導体チップ4の加熱時間を短縮することができる。また、半導体チップ5の裏面とヒートステージ24との接触面積が増加するので、ワイヤボンディング工程における半導体チップ5の加熱時間を短縮することができる。この結果、半導体装置2の生産効率を高めることができる。
(実施形態2)
第15図は本発明の実施形態2である半導体装置の樹脂封止体の上部を除去した状態の平面図であり、第16図は第15図のE−E線に沿う断面図である。
第15図、第16図に示すように、本実施形態の半導体装置3は、前述の実施形態1と基本的に同様の構成になっており、以下の構成が異なっている。
即ち、支持リード8Aは、半導体チップ4の回路形成面4Aにおいてその一方の短辺4A3側に接着固定され、支持リード8Bは、半導体チップ5の回路形成面5Aにおいてその他方の短辺5A4側に接着固定されている。
支持リード8Aには折り曲げ加工が施されていないが、支持リード8Bには、半導体チップ5の回路形成面5A側にそのチップ固定部を位置させるための折り曲げ加工が施されている。
このように構成された半導体装置3は、第17図(平面図)に示すリードフレームLF3を用いた製造プロセスで製造される。本実施形態の半導体装置3の製造は、前述の実施形態1で説明した製造方法と同様に、半導体チップ4、半導体チップ5の夫々を夫々の裏面同志を向い合わせた状態で接着固定し、支持リード8A、支持リード8Bの夫々に半導体チップ4、半導体チップ5の夫々を接着固定した後、ワイヤボンディングを行う。支持リードと半導体チップとの固定は、支持リード8Aと支持リード8Bとの間に、接着固定された半導体チップ4及び半導体チップ5を傾斜させて挿入することにより行うことができる。
ワイヤボンディング工程は、半導体チップ4の電極6とリード10Aとをワイヤ11で電気的に接続し、その後、半導体チップ5の電極6とリード10Bとをワイヤ11で電気的に接続することによって行うが、半導体チップ4、半導体チップ5の夫々は、電極6の配列方向に夫々の位置をずらした状態で接着固定されており、支持リード8Aは半導体チップ4の回路形成面4Aにおいて一方の短辺4A3側に接着固定され、支持リード8Bは半導体チップ5の回路形成面5Aにおいて他方の短辺5A4側に接着固定されているので、半導体チップ4の電極6とリード10Aとをワイヤ11で接続する時、半導体チップ4の一方の短辺4A3側の領域と対向する裏面の領域にヒートステージを直に接触させることができる。また、半導体チップ5の電極6とリード10Bとをワイヤ11で接続する時、半導体チップ5の他方の短辺5A4側の領域と対向する裏面の領域にヒートステージを直に接触させることができる。
このように、支持リード8Aは、半導体チップ4の回路形成面4Aにおいてその一方の短辺4A3側に接着固定され、支持リード8Bは、半導体チップ5の回路形成面5Aにおいてその他方の短辺5A4側に接着固定されていることから、半導体チップ4と半導体チップ5との間にはタブが存在しないので、半導体チップ4の回路形成面4Aから半導体チップ5の回路形成面5Aまでの距離を縮小することができる。
また、半導体チップ4と半導体チップ5との間には一つの接着層しか存在しないので、半導体チップ4の回路形成面4Aから半導体チップ5の回路形成面5Aまでの距離を縮小することができる。
また、支持リード8Aは、半導体チップ4の回路形成面4Aにおいてその一方の短辺4A3側に接着固定され、支持リード8Bは、半導体チップ5の回路形成面5Aにおいてその他方の短辺5A4側に接着固定されているので、支持リード8Aの厚さは半導体チップ4の電極6とリード10Aとを電気的に接続するワイヤ11のループ高さで相殺され、支持リード8Bの厚さは半導体チップ5の電極6とリード10Bとを電気的に接続するワイヤ11のループ高さで相殺される。従って、支持リード8A、8Bによる樹脂封止体12の厚さへの影響はない。この結果、前述の実施形態1と同様の効果が得られる。
なお、前述の参考例1においても、本実施形態2と同様に、電極6の配列方向に位置をずらした状態で半導体チップ4、半導体チップ5の夫々の裏面同志を接着固定してもよい。この場合においても、本実施形態2と同様に、半導体チップ4の裏面とヒートステージとの接触面積が増加するので、ワイヤボンディング工程における半導体チップ4の加熱時間を短縮することができる。また、半導体チップ5の裏面とヒートステージとの接触面積が増加するので、ワイヤボンディング工程における半導体チップ5の加熱時間を短縮することができる。
(参考例2)
第18図は本発明の参考例2である半導体装置の樹脂封止体の上部を除去した状態の平面図であり、第19図は前記半導体装置の断面図である。
第18図及び第19図に示すように、本参考例の半導体装置30は、基本的に前述の参考例1と同様の構成になっており、以下の構成が異なっている。
即ち、半導体チップ4の回路形成面4A上における樹脂封止体12の樹脂厚が半導体チップ5の回路形成面5A上における樹脂封止体12の樹脂厚よりも薄くなるように、半導体チップ4の外側に位置する支持リード8の一部分8Xに折り曲げ加工が施されている。このような折り曲げ加工を施す理由は、後で詳細に説明するが、トランスファモールディング法に基づいて樹脂封止体12を形成する際、モールド金型(成形金型)のキャビティ内に加圧注入された樹脂の流動によって生じる半導体チップの上下方向(積層方向)の変動を抑制するためである。
本参考例の半導体装置30は、前述の参考例1と同様に、2本の支持リード8を有する構成になっている。二本の支持リード8の夫々は、樹脂封止体12の互いに対向する二つの短辺のうちの一方の短辺から他方の短辺に向って延在し、半導体チップ4の回路形成面4Aの互いに対向する二つの短辺を横切っている。二本の支持リード8のうち、一方の支持リード8のチップ固定部は半導体チップ4の一方の長辺4A1側において接着層9を介在して接着固定され、他方の支持リード8のチップ固定部は半導体チップ4の他方の長辺4A2側において接着層9を介在して接着固定されている。即ち、一方の支持リード8と他方の支持リード8との間には、支持リードと半導体チップとを接着固定するための接着層が設けられていない。
ところで、接着層は、接着層に含まれた水分が製品完成後の環境試験である温度サイクル試験時の熱や実装基板に半導体装置を半田付け実装する時の半田リフロー熱によって気化膨張し、樹脂封止体に亀裂をもたらす所謂パッケージ・クラックの要因となるため、出来るだけ小さい面積で支持リードと半導体チップとの接着固定を行うことが望ましい。タブに半導体チップを接着固定する場合、タブの大きさに律則されるが、一般的に接着層の面積が支持リードの場合と比較して広くなるため、タブによる半導体チップの支持は望ましくない。従って、本参考例のように、支持リード8に半導体チップ4が接着固定された構成にすることにより、信頼性の高い薄型の半導体装置を提供することができる。
次に、半導体装置30の製造について、第20図乃至第25図を用いて説明する。第20図は半導体装置の製造に用いられるリードフレームの平面図であり、第21図乃至第25図は製造方法を説明するための断面図である。なお、実際のリードフレームは複数の半導体装置を製造できるように多連構造になっているが、図面を見易くするため、第20図は一つの半導体装置が製造される一個分の領域を示している。
まず、リードフレームLF4に一方の半導体チップ4を接着固定する。リードフレームLF4と半導体チップ4との固定は、第21図に示すように、ヒートステージ31に半導体チップ4を装着し、その後、半導体チップ4の回路形成面4Aに例えば熱硬化性樹脂からなる接着剤を塗布して接着層9を形成し、その後、半導体チップ4の回路形成面4Aに支持リード8をボンディングツール32で熱圧着することによって行われる。この時、半導体チップ4の一方の長辺4A1がリード10A側(互いに対向する二つのリード群のうちの一方のリード群側)に位置するように半導体チップ4の向きを合わせた状態で行う。
なお、両面(表面及び裏面)に接着層が設けられた絶縁性の樹脂フィルムを用いて接着層9を形成してもよいが、この場合、接着剤を塗布して接着層9を形成する場合に比べて接着層9が厚くなるため、半導体装置の薄型化には若干不利である。
次に、半導体チップ4の裏面が上向きとなるようにリードフレームLF4を反転させた後、半導体チップ4に半導体チップ5を接着固定する。半導体チップ4と半導体チップ5との固定は、第22図に示すように、ヒートステージ33と半導体チップ4の回路形成面4Aとが向かい合う状態でヒートステージ33に半導体チップ4を装着し、その後、半導体チップ4の裏面に例えばAgペースト材からなる接着剤を塗布して接着層7を形成し、その後、半導体チップ4の裏面と半導体チップ5の裏面とが向い合う状態で半導体チップ4の裏面上に半導体チップ5を装着することによって行なわれる。この時、半導体チップ5の一方の長辺5A1がリード10B側(互いに対向する二つのリード群のうちの他方のリード群側)に位置するように半導体チップ5の向きを合わせた状態で行う。また、半導体チップ4の一方の長辺4A1が半導体チップ5の他方の長辺5A2よりも外側に位置し、半導体チップ5の一方の長辺5A1が半導体チップ4の他方の長辺4A2よりも外側に位置するように夫々の位置をずらした状態(半導体チップ4の一方の長辺4A1と半導体チップ5の一方の長辺5A1とが互いに遠ざかる方向に位置をずらした状態)で行う。半導体チップ4と半導体チップ5の位置ずれ量は、半導体チップ4の電極6が半導体チップ5の他方の長辺5A2よりも外側に位置し、半導体チップ5の電極6が半導体チップ4の他方の長辺4A2よりも外側に位置する程度が望ましい。
なお、両面に接着層が設けられた絶縁性の樹脂フィルムを用いて接着層7を形成してもよいが、この場合、接着剤を塗布して接着層7を形成する場合に比べて接着層7が厚くなるため、半導体装置の薄型化には若干不利である。
次に、半導体チップ4の回路形成面4Aが上向きとなるようにリードフレームLF4を反転させた後、半導体チップ4の電極6とリード10Aとを導電性のワイヤ11で電気的に接続する。半導体チップ4の電極6とリード10Aとの接続は、第23図に示すように、ヒートステージ34と半導体チップ5の回路形成面5Aとが向い合う状態でヒートステージ34に半導体チップ4及び5を装着して行う。ワイヤ11としては例えばAuワイヤを用いる。また、ワイヤ11の接続方法としては、例えば熱圧着に超音波振動を併用したボールボンディング(ネイルヘッドボンディング)法を用いる。
この工程において、半導体チップ4の回路形成面4Aの一方の長辺4A1側における領域と対向する裏面の領域が露出しているので、この裏面の領域に接触するように突出部34Bをヒートステージ34に設けておくことにより、半導体チップ4の裏面の領域をヒートステージ34に直に接触させることができる。
即ち、半導体チップ4の一方の長辺4A1が半導体チップ5の他方の長辺5A2よりも外側に位置し、半導体チップ5の一方の長辺5A1が半導体チップ4の他方の長辺4A2よりも外側に位置するように位置をずらした状態で半導体チップ4、半導体チップ5の夫々の裏面同志を接着固定することにより、半導体チップ4の裏面の領域をヒートステージ34に直に接触させることができ、ヒートステージ34の熱が半導体チップ4の電極6に有効に伝達されるので、半導体チップ4の電極6とワイヤ11との接続不良を低減することができる。
なお、この工程において、半導体チップ5はその回路形成面5Aを下にした状態でヒートステージ34に装着されるので、半導体チップ5の電極6とヒートステージ34との接触を防止するため、ヒートステージ34には窪み34Aが設けられている。
次に、半導体チップ5の回路形成面5Aが上向きとなるようにリードフレームLF4を反転させた後、半導体チップ5の電極6とリード10Bとを導電性のワイヤ11で電気的に接続する。半導体チップ5の電極6とリード10Bとの接続は、第24図に示すように、ヒートステージ35と半導体チップ4の回路形成面4Aとが向い合う状態でヒートステージ35に半導体チップ4及び5を装着して行う。ワイヤ11としては例えばAuワイヤを用いる。また、ワイヤ11の接続方法としては、例えば熱圧着に超音波振動を併用したボールボンディング法を用いる。
この工程において、半導体チップ5の回路形成面5Aの一方の長辺5A1側における領域と対向する裏面の領域が露出しているので、この裏面の領域に接触するように突出部35Bをヒートステージ35に設けておくことにより、半導体チップ5の裏面の領域をヒートステージ35に直に接触させることができる。
即ち、半導体チップ4の一方の長辺4A1が半導体チップ5の他方の長辺5A2よりも外側に位置し、半導体チップ5の一方の長辺5A1が半導体チップ4の他方の長辺4A2よりも外側に位置するように位置をずらした状態で半導体チップ4、半導体チップ5の夫々の裏面同志を接着固定することにより、半導体チップ5の裏面の領域をヒートステージ35に直に接触させることができ、ヒートステージ35の熱が半導体チップ5の電極6に有効に伝達されるので、半導体チップ5の電極6とワイヤ11との接続不良を低減することができる。
また、ここまでの工程において、半導体チップ4の電極6とリード10Aとをワイヤ11で電気的に接続する第1ワイヤボンディング工程と、半導体チップ5の電極6とリード10Bとをワイヤ11で電気的に接続する第2ワイヤボンディング工程は、半導体チップ4に半導体チップ5を接着固定してチップ積層体を形成するチップボンディング工程の後に行っている。前述の参考例1では、チップ積層体を形成するチップボンディング工程の前に第1ワイヤボンディング工程を実施しているため、第1ワイヤボンディング工程で接続処理されたワイヤ11がチップボンディング工程において変形するといった不具合が発生し易いが、本参考例ではチップボンディング工程の後に第1及び第2ワイヤボンディング工程を実施しているため、チップボンディング工程において発生するワイヤ変形を実質的に排除することができる。
なお、この工程において、半導体チップ4はその回路形成面4Aを下にした状態でヒートステージ35に装着されるので、ヒートステージ35とワイヤ11との接触を防止するため、ヒートステージ35には窪み35Aが設けられている。
次に、半導体チップ4の回路形成面4Aが上向きとなるようにリードフレームLF4を反転させた後、第25図に示すように、リードフレームLF4をトランスファモールディング装置のモールド金型36の上型36Aと下型36Bとの間に位置決めする。この時、上型36A及び下型36Bによって形成されるキャビティ37の内部には、半導体チップ4、5、リード10Aのインナー部、リード10Bのインナー部、支持リード8及びワイヤ11等が配置される。
次に、モールド金型36のポットからランナー及び流入ゲート38等を通してキャビティ37内に流動性の樹脂(溶融樹脂)を加圧注入して樹脂封止体12を形成する。半導体チップ4、5、リード10Aのインナー部、リード10Bのインナー部、支持リード8及びワイヤ11等は、樹脂封止体12によって封止される。樹脂としては、例えば、フェノール系硬化剤、シリコーンゴム及びフィラー等が添加されたビフェニール系の熱硬化性樹脂を用いる。
ところで、リードのアウター部は、実装基板に半導体装置を実装する時の熱膨張によって生じた応力や実装後の実装基板の反りによって生じた応力を吸収して緩和する作用を兼ね備えている。この応力緩和作用は、半導体装置の薄型化に伴い、樹脂封止体から突出するリードの突出部から実装基板までの距離が短くなるに従って衰退するため、半導体装置の薄型化においては、樹脂封止体の厚さ方向における中心(樹脂封止体の厚さの1/2水平面)よりも上側にリードの突出部を位置させ、リードの突出部から実装基板までの距離を出来るだけ長くすることが望ましい。そこで、本参考例の半導体装置30においても、樹脂封止体12の厚さ方向における中心よりも上側にリード(10A,10B)の突出部を位置させている。
このような構造は、第25図に示すように、キャビティ37の厚さ方向における中心(キャビティの厚さの1/2水平面)よりも上側にリードフレームLF4を位置させることにより可能であるが、キャビティ37の厚さ方向における中心よりも上側にリードフレームLF4を位置させた場合、流入ゲート38としてはリードフレームの上側及び下側からキャビティ内に樹脂を注入する上下ゲート(センターゲートとも言う)の採用が困難になるため、リードフレームLF4の下側から樹脂を注入する下ゲートの採用が余儀無くされる。
一方、キャビティ37内への樹脂の未充填、即ちボイドの発生を抑制するためには、半導体チップ4の回路形成面4Aからこの回路形成面4Aと対向するキャビティ37の内壁面までの第1距離と、半導体チップ5の回路形成面5Aからこの回路形成面5Aと対向するキャビティ37の内壁面までの第2距離を同一にすることが望ましいが、下ゲートを採用して厚さが1[mm]以下の樹脂封止体12を形成する場合、半導体チップ4の回路形成面4A側の方が半導体チップ5の回路形成面5A側よりも先に樹脂の充填が完了するため、半導体チップ4の回路形成面4A側に充填された樹脂によって半導体チップ(4,5)が下方に押し下げられ、半導体チップ5、ワイヤ11等が樹脂封止体12から露出する不具合が生じ易く、歩留まりの低下を招く要因となる。
この半導体チップ(4,5)の上下方向の変動は、第1距離(半導体チップ4の回路形成面4Aからキャビティ37の内壁面までの距離)を第2距離(半導体チップ5の回路形成面5Aからキャビティ37の内壁面までの距離)よりも小さくすることによって抑制することが可能であるため、本参考例では、第1距離が第2距離よりも小さくなるように、即ち半導体チップ4の回路形成面4A上における樹脂封止体12の樹脂厚が半導体チップ5の回路形成面5A上における樹脂厚よりも薄くなるように、支持リード8の一部分8Xに折り曲げ加工を施している。
次に、モールド金型36からリードフレームLF4を取り出し、その後、リード10Aに連結されたタイバー13及びリード10Bに連結されたタイバー13を切断し、その後、リードフレームLF4の枠体14からリード10A、10Bの夫々のアウター部を切断し、その後、リード10A、10Bの夫々のアウター部を面実装型形状の一つである例えばガルウィング形状に成形し、その後、リードフレームLF4の枠体14から支持リード8を切断することにより、第18図及び第19図に示す半導体装置30がほぼ完成する。
なお、リードフレームLF4は、リードフレームLF4に半導体チップ4を固定する第1チップボンディング装置において、第26図に示すように、ローダ部に装着されたカセット治具39Aからアンローダ部に装着されたカセット治具39Bに収納される。また、リードフレームLF4は、半導体チップ4に半導体チップ5を固定する第2チップボンディング装置において、第27図(模式図)に示すように、ローダ部に装着されたカセット治具39Bからアンローダ部に装着されたカセット治具39Cに収納される。また、リードフレームLF4は、半導体チップ4の電極6とリード10Aとをワイヤ11で電気的に接続する第1ワイヤボンディング装置において、第28図に示すように、ローダ部に装着されたカセット治具39Cからアンローダ部に装着されたカセット治具39Dに収納される。また、リードフレームLF4は、半導体チップ5の電極6とリード10Bとをワイヤ11で電気的に接続する第2ワイヤボンディング装置において、第29図に示すように、ローダ部に装着されたカセット治具39Dからアンローダ部に装着されたカセット治具39Eに収納される。
第1チップボンディング装置のアンローダ部に装着されたカセット治具39BはリードフレームLF4を収納した後、第2チップボンディング装置のローダ部に装着されるが、この時、カセット治具39Bの上下を反転させて装着することにより、第2チップボンディング工程におけるリードフレームLF4の反転を容易に行うことができる。
また、第2チップボンディング装置のアンローダ部に装着されたカセット治具39CはリードフレームLF4を収納した後、第1ワイヤボンディング装置のローダ部に装着されるが、この時、カセット治具39Cの上下を反転させて装着することにより、第1ワイヤボンディング工程におけるリードフレームLF4の反転を容易に行うことができる。
また、第1ワイヤボンディング装置のアンローダ部に装着されたカセット治具39DはリードフレームLF4を収納した後、第2ワイヤボンディング装置のローダ部に装着されるが、この時、カセット治具39Dの上下を反転させて装着することにより、第2ワイヤボンディング工程におけるリードフレームLF4の反転を容易に行うことができる。
このように、本参考例によれば、以下の効果が得られる。
(1)一方の支持リード8のチップ固定部は、半導体チップ4の一方の長辺4A1側において接着固定され、他方の支持リード8のチップ固定部は、半導体チップ4の他方の長辺4A2側において接着固定されている。
このような構成にすることにより、支持リード8に半導体チップ4を接着固定するための接着層9の面積を小さくすることができるので、接着層9に吸収された水分の気化膨張によって生じるパッケージクラックを抑制することができる。この結果、半導体装置30の信頼性を高めることができる。
(2)半導体チップ4の回路形成面4A上における樹脂封止体12の樹脂厚が半導体チップ5の回路形成面5A上における樹脂厚よりも薄くなるように、支持リード8の一部分8Xに折り曲げ加工が施されている。
このような構成にすることにより、トランスファモールディング法に基づいて厚さが1[mm]以下の樹脂封止体12を形成する際、キャビティ37の厚さ方向における中心よりも上側にリードフレームLF4を位置させるために下ゲートを採用しても、キャビティ37内に加圧注入された樹脂の流動によって生じる半導体チップ(4,5)の上下方向の変動を抑制することができるので、半導体チップ5、ワイヤ11等が樹脂封止体12から露出する不具合を抑制することができる。この結果、半導体装置30の歩留まりを高めることができる。
(3)半導体装置30の製造において、半導体チップ4に半導体チップ5を接着固定するチップボンディング工程の後に、半導体チップ4の電極6とリード10Aとをワイヤ11で電気的に接続する第1ワイヤボンディング工程と、半導体チップ5の電極6とリード10Bとをワイヤ11で電気的に接続する第2ワイヤボンディング工程を行う。
これにより、チップボンディング工程において発生するワイヤ変形を実質的に排除することができるので、半導体装置30の歩留まりを高めることができる。
(参考例3)
第30図は本発明の参考例3である半導体装置の樹脂封止体の上部を除去した状態の平面図であり、第31図は前記半導体装置の断面図である。
第30図及び第31図に示すように、本参考例の半導体装置40は、基本的に前述の参考例1と同様の構成になっており、以下の構成が異なっている。
即ち、半導体チップ4、半導体チップ5の夫々は、半導体チップ4の一方の長辺4A1及び半導体チップ5の他方の長辺5A2がリード10A側に向くように夫々の裏面同志を向い合わせ、かつ半導体チップ4の他方の長辺4A2が半導体チップ5の一方の長辺5A1よりも外側に位置し、半導体チップ5の他方の長辺5A2が半導体チップ4の一方の長辺4A1よりも外側に位置するように夫々の位置をずらした状態(半導体チップ4の一方の長辺4A1と半導体チップ5の一方の長辺5A1とが互いに近づく方向に夫々の位置をずらした状態)で積層されている。
また、半導体チップ4、半導体チップ5の夫々は夫々の裏面同志が接着固定されておらず、夫々の裏面同志が接触するように積層されている。
また、複数のリード10Aの夫々は、樹脂封止体12の内部に位置するインナー部の先端部分が半導体チップ4の一方の長辺4A1の外側において半導体チップ5の裏面に接着層9を介在して接着固定され、複数のリード10Bの夫々は、樹脂封止体12の内部に位置するインナー部の先端部分が半導体チップ5の一方の長辺5A1の外側において半導体チップ4の裏面に接着層9を介在して接着固定されている。
また、ワイヤ11が接続されるリード10Aのワイヤ接続面は半導体チップ4の回路形成面4Aよりも半導体チップ5側に位置し、ワイヤ11が接続されるリード10Bのワイヤ接続面は半導体チップ5の回路形成面5Aよりも半導体チップ4側に位置している。
また、リード10Aのインナー部は、半導体チップ4の一方の長辺4A1よりも外側に位置する半導体チップ5の裏面の長辺を横切ってその裏面に接着固定される第1部分10A1と、この第1部分10A1から半導体チップ4の回路形成面4A側に折れ曲がる第2部分10A2と、この第2部分10A2から第1部分10A1と同一方向に延びる第3部分10A3とを有する構成になっている。リード10Bのインナー部は、半導体チップ5の一方の長辺5A1よりも外側に位置する半導体チップ4の裏面の長辺を横切ってその裏面に接着固定される第1部分10B1と、この第1部分10B1から半導体チップ4の回路形成面4A側に折れ曲がる第2部分10B2と、この第2部分10B2から第1部分10B1と同一方向に延びる第3部分10B3とを有する構成になっている。リード10Aの第3部分10A3とリード10Bの第3部分10B3は、樹脂封止体12の厚さ方向における中心(樹脂封止体12の厚さの1/2水平面)よりも上側(樹脂封止体12の上面12A側)に位置している(寄っている)。
また、半導体チップ4の互いに対向する二つの短辺のうちの一方の短辺の外側には支持リード8Cが配置され、他方の短辺の外側には支持リード8Dが配置されている。この支持リード8C、8Dの夫々は、前述の実施形態で説明した支持リードとは異なり、半導体装置40の製造プロセスにおいて、リードフレームに樹脂封止体12を支持するためのものである。
本参考例の半導体装置40の製造は、リード10Bの第1部分10B1に半導体チップ4の回路形成面4Aの他方の長辺4A2側の領域と対向する裏面の領域を接着層9を介在して接着固定し、リード10Aの第1部分10A1に半導体チップ5の回路形成面5Aの他方の長辺5A2側の領域と対向する裏面の領域を接着層9を介在して接着固定した後、半導体チップ4の電極6とリード10Aの第1部分10A1とをワイヤ11で電気的に接続し、半導体チップ5の電極6とリード10Bの第1部分10B1とをワイヤ11で電気的に接続する。半導体装置40の製造において、半導体チップ4はリード10Aを介してリードフレームの枠体に支持され、半導体チップ5はリード10Bを介してリードフレームの枠体に支持される。
このように、本参考例によれば、以下の効果が得られる。
(1)半導体チップ4、半導体チップ5の夫々は、半導体チップ4の一方の長辺4A1及び半導体チップ5の他方の長辺5A2がリード10A側に向くように夫々の裏面同志を向い合わせ、かつ半導体チップ4の他方の長辺4A2が半導体チップ5の一方の長辺5A1よりも外側に位置し、半導体チップ5の他方の長辺5A2が半導体チップ4の一方の長辺4A1よりも外側に位置するように夫々の位置をずらした状態で積層され、複数のリード10Aの夫々は、樹脂封止体12の内部に位置するインナー部の先端部分(第1部分10A1)が半導体チップ4の一方の長辺4A1の外側において半導体チップ5の裏面に接着固定され、複数のリード10Bの夫々は、樹脂封止体12の内部に位置するインナー部の先端部分(第1部分10B1)が半導体チップ5の一方の長辺5A1の外側において半導体チップ4の裏面に接着固定されている。
このような構成にすることにより、リード(10A,10B)のインナー部における長さ(樹脂封止体12の外周囲から半導体チップの外周囲に向かって延在する長さ)が長くなるので、樹脂封止体12の樹脂とリードとの界面をパス経路として外部から侵入する水分によってリード(10A,10B)のワイヤ接続部や半導体チップ(4,5)の電極6に生じる腐食を抑制することができる。この結果、半導体装置40の信頼性を高めることができる。
また、半導体チップ4は複数のリード10Bの夫々の先端部分(10B1)で支持され、半導体チップ5は複数のリード10Aの夫々の先端部分(10A1)で支持されているので、半導体チップ4、5の夫々の接着固定を省略、即ち、接着層を省略することができる。この結果、半導体装置40の薄型化及び低コスト化を図ることができる。
(2)ワイヤ11が接続されるリード10Aのワイヤ接続面は半導体チップ4の回路形成面4Aよりも半導体チップ5側に位置し、ワイヤ11が接続されるリード10Bのワイヤ接続面は半導体チップ5の回路形成面5Aよりも半導体チップ4側に位置している。
このような構成にすることにより、半導体チップ4の電極6とリード10Aとを電気的に接続するワイヤ11のループ高さ(半導体チップ4の回路形成面4Aから最頂部までの高さ)が低くなるので、半導体チップ4の回路形成面4A側における樹脂封止体12の樹脂厚を薄くすることができる。また、半導体チップ5の電極6とリード10Bとを電気的に接続するワイヤ11のループ高さ(半導体チップ5の回路形成面5Aから最頂部までの高さ)が低くなるので、半導体チップ5の回路形成面5A側における樹脂封止体12の樹脂厚を薄くすることができる。この結果、半導体装置40の薄型化を図ることができる。
(3)リード10Aのインナー部は、半導体チップ4の一方の長辺4A1よりも外側に位置する半導体チップ5の裏面の長辺を横切ってその裏面に接着固定される第1部分10A1と、この第1部分10A1から半導体チップ4の回路形成面4A側に折れ曲がる第2部分10A2と、この第2部分10A2から第1部分10A1と同一方向に延びる第3部分10A3とを有する構成になっている。リード10Bのインナー部は、半導体チップ5の一方の長辺5A1よりも外側に位置する半導体チップ4の裏面の長辺を横切ってその裏面に接着固定される第1部分10B1と、この第1部分10B1から半導体チップ4の回路形成面4A側に折れ曲がる第2部分10B2と、この第2部分10B2から第1部分10B1と同一方向に延びる第3部分10B3とを有する構成になっている。
このような構成にすることにより、樹脂封止体12の厚さ方向における中心よりも上側に、樹脂封止体12から突出するリード(10A,10B)の突出部を位置させることができるので、半導体装置40の実装時における信頼性及び実装後の信頼性を高めることができる。
なお、本参考例では半導体チップ4、5の夫々の接着固定を省略した例について説明したが、第32図(断面図)に示すように、接着層7を介在して半導体チップ4、5の夫々の裏面同志を接着固定してもよい。この場合、トランスファモールディング法に基づいて樹脂封止体12を形成する際、キャビティ内に加圧注入された樹脂の流動によって半導体チップ4と半導体チップ5とが離隔する不具合を抑制することができるので、半導体装置40の歩留まりを高めることができるが、その代わりに半導体装置40の厚さが厚くなる。
(参考例4)
第33図は本発明の参考例4である半導体装置の断面図である。
第33図に示すように、本参考例の半導体装置41は、前述の参考例3と基本的に同様の構成になっており、以下の構成が異なっている。
即ち、半導体チップ4、半導体チップ5の夫々は、半導体チップ4の一方の長辺4A1及び半導体チップ5の他方の長辺5A2がリード10A側に向くように夫々の裏面同志を向い合わせ、かつ半導体チップ4の一方の長辺4A1が半導体チップ5の他方の長辺5A2よりも外側に位置し、半導体チップ5の一方の長辺5A1が半導体チップ4の他方の長辺4A2よりも外側に位置するように夫々の位置をずらした状態(半導体チップ4の一方の長辺4A1と半導体チップ5の一方の長辺5A1とが互いに遠ざかる方向に夫々の位置をずらした状態)で積層されている。
また、複数のリード10Aの夫々は、樹脂封止体12の内部に位置するインナー部の先端部分が半導体チップ5の他方の長辺5A2の外側において半導体チップ4の裏面に接着層9を介在して接着固定され、複数のリード10Bの夫々は、樹脂封止体12の内部に位置するインナー部の先端部分が半導体チップ4の他方の長辺4A2の外側において半導体チップ5の裏面に接着層9を介在して接着固定されている。
リード10Aのインナー部は、半導体チップ5の他方の長辺5A2よりも外側に位置する半導体チップ4の裏面の長辺を横切ってその裏面に接着固定される第1部分10A1と、この第1部分10A1から半導体チップ4の回路形成面4A側に折れ曲がる第2部分10A2と、この第2部分10A2から第1部分10A1と同一方向に延びる第3部分10A3とを有する構成になっている。リード10Bのインナー部は、半導体チップ4の他方の長辺4A2よりも外側に位置する半導体チップ5の裏面の長辺を横切ってその裏面に接着固定される第1部分10B1と、この第1部分10B1から半導体チップ4の回路形成面4A側に折れ曲がる第2部分10B2と、この第2部分10B2から第1部分10B1と同一方向に延びる第3部分10B3とを有する構成になっている。リード10Aの第3部分10A3とリード10Bの第3部分10B3は、樹脂封止体12の厚さ方向における中心よりも上側(樹脂封止体12の上面12A側)に位置している。
本参考例の半導体装置41の製造は、前述の参考例3で説明した製造方法と若干異なり、半導体チップ4の回路形成面4Aの一方の長辺4A1側の領域と対向する裏面の領域にリード10Aの第1部分10A1を接着固定し、半導体チップ5の回路形成面5Aの一方の長辺5A1と対向する裏面の領域にリード10Bの第1部分10B1を接着固定した後、ワイヤボンディングを行う。
このように構成された本参考例の半導体装置41によれば、前述の参考例3と同様の効果が得られる。
また、複数のリード10Aの夫々は、樹脂封止体12の内部に位置するインナー部の先端部分が半導体チップ5の他方の長辺5A2の外側において半導体チップ4の裏面に接着層9を介在して接着固定されているので、半導体チップ4の電極6とリード10Aのインナー部とをワイヤ11で電気的に接続する際、リード10Aのインナー部の先端部分にボンディングステージを接触させることができ、ボンディングステージの熱が半導体チップ4の電極6に有効に伝達される。
また、複数のリード10Bの夫々は、樹脂封止体12の内部に位置するインナー部の先端部分が半導体チップ4の他方の長辺4A2の外側において半導体チップ5の裏面に接着層9を介在して接着固定されているので、半導体チップ5の電極6とリード10Bのインナー部とをワイヤ11で電気的に接続する際、リード10Bのインナー部の先端部分にボンディングステージを接触させることができ、ボンディングステージの熱が半導体チップ5の電極6に有効に伝達される。
この結果、半導体チップ4の電極6とワイヤ11との接続不良を低減することができると共に、半導体チップ5の電極6とワイヤ11との接続不良を低減することができるので、半導体装置41の歩留まりを高めることができる。
なお、本参考例の半導体装置41においても、第34図(断面図)に示すように、接着層7を介在して半導体チップ4、5の夫々の裏面同志を接着固定してもよい。
(参考例5)
第35図は本発明の参考例5である半導体装置の樹脂封止体の上部を除去した状態の平面図であり、第36図は前記半導体装置の断面図である。
第35図及び第36図に示すように、本参考例の半導体装置42は、基本的に前述の参考例3と同様の構成になっており、以下の構成が異なっている。
即ち、複数のリード10Bの夫々は、樹脂封止体12の内部に位置するインナー部の先端部分が半導体チップ4の回路形成面4Aにおいてその他方の長辺4A2側に接着層9を介在して接着固定されている。
また、リード10Bのインナー部は、半導体チップ5の一方の長辺5A1よりも外側に位置する半導体チップ4の他方の長辺4A2を横切ってその回路形成面4Aに接着固定される第1部分10B1と、この第1部分10B1から半導体チップ4の裏面側に折れ曲がる第2部分10B2と、この第2部分10B2から第1部分10B1と同一方向に延びる第3部分10B3とを有する構成になっている。リード10Aの第3部分10A3とリード10Bの第3部分10B3は、樹脂封止体12の厚さ方向における中心(樹脂封止体12の厚さの1/2水平面)よりも上側(樹脂封止体12の上面12A側)に位置している。
本参考例の半導体装置42の製造は、前述の参考例3で説明した製造方法と若干異なり、半導体チップ4の回路形成面4Aの他方の長辺4A2側にリード10Bの第1部分10B1を接着し、半導体チップ5の回路形成面5Aの他方の長辺5A2側の領域と対向する裏面の領域にリード10Aの第1部分10A1を接着した後、ワイヤボンディングを行う。
このように構成された本参考例の半導体装置42によれば、前述の参考例3と同様の効果が得られる。
なお、本参考例の半導体装置42においても、第37図(断面図)に示すように、接着層7を介在して半導体チップ4、5の夫々の裏面同志を接着固定してもよい。
(参考例6)
第38図は本発明の参考例6である半導体装置の樹脂封止体の上部を除去した状態の平面図であり、第39図は前記半導体装置の断面図である。
第38図及び第39図に示すように、本参考例の半導体装置43は、前述の参考例3と基本的に同様の構成になっており、以下の構成が異なっている。
即ち、半導体チップ4、5の夫々は、半導体チップ4の一方の長辺4A1及び半導体チップ5の他方の長辺5A2がリード10A側に向くように半導体チップ4の裏面と半導体チップ5の回路形成面5Aとを向い合わせ、かつ半導体チップ4の一方の長辺4A1が半導体チップ5の他方の長辺5A2よりも外側に位置し、半導体チップ5の一方の長辺5A1が半導体チップ4の他方の長辺4A2よりも外側に位置するように夫々の位置をずらした状態(半導体チップ4の一方の長辺4A1と半導体チップ5の一方の長辺5A1とが互いに遠ざかる方向に夫々の位置をずらした状態)で積層されている。
また、複数のリード10Aの夫々は、樹脂封止体12の内部に位置するインナー部の先端部分が半導体チップ5の他方の長辺5A2の外側において半導体チップ4の裏面に接着層9を介在して接着固定されている。複数のリード10Bの夫々は、樹脂封止体12の内部に位置するインナー部の先端部分が半導体チップ4の他方の長辺4A2の外側において半導体チップ5の裏面に接着層9を介在して接着固定されている。
また、リード10Aのインナー部は、半導体チップ5の他方の長辺5A2よりも外側に位置する半導体チップ4の裏面の長辺を横切ってその裏面に接着固定される第1部分10A1と、この第1部分10A1から半導体チップ4の回路形成面4A側に折れ曲がる第2部分10A2と、この第2部分10A2から第1部分10A1と同一方向に延びる第3部分10A3とを有する構成になっている。リード10Bのインナー部は、半導体チップ4の他方の長辺4A2よりも外側に位置する半導体チップ5の裏面の長辺を横切ってその裏面に接着固定される第1部分10B1と、この第1部分10B1から半導体チップ4の回路形成面4A側に折れ曲がる第2部分10B2と、この第2部分10B2から第1部分10B1と同一方向に延びる第3部分10B3とを有する構成になっている。リード10Aの第3部分10A3とリード10Bの第3部分10B3は、樹脂封止体12の厚さ方向における中心よりも上側(樹脂封止体12の上面12A側)に位置している。
本参考例の半導体装置43の製造は、前述の参考例3で説明した製造方法と若干異なり、半導体チップ5の回路形成面5Aの一方の長辺5A1側における領域と対向する裏面の領域にリード10Bの第1部分10B1を接着し、その後、半導体チップ4の回路形成面4の一方の長辺4A1側における領域と対向する裏面の領域にリード10Aの第1部分10A1を接着した後、ワイヤボンディングを行う。
このように構成された本参考例の半導体装置43によれば、前述の参考例3と同様の効果が得られる。
また、複数のリード10Aの夫々は、樹脂封止体12の内部に位置するインナー部の先端部分が半導体チップ5の他方の長辺5A2の外側において半導体チップ4の裏面に接着層9を介在して接着固定されているので、半導体チップ4の電極6とリード10Aのインナー部とをワイヤ11で電気的に接続する際、リード10Aのインナー部の先端部分にボンディングステージを接触させることができ、ボンディングステージの熱が半導体チップ4の電極6に有効に伝達される。
また、複数のリード10Bの夫々は、樹脂封止体12の内部に位置するインナー部の先端部分が半導体チップ4の他方の長辺4A2の外側において半導体チップ5の裏面に接着層9を介在して接着固定されているので、半導体チップ5の電極6とリード10Bのインナー部とをワイヤ11で電気的に接続する際、リード10Bのインナー部の先端部分にボンディングステージを接触させることができ、ボンディングステージの熱が半導体チップ5の電極6に有効に伝達される。
この結果、半導体チップ4の電極6とワイヤ11との接続不良を低減することができると共に、半導体チップ5の電極6とワイヤ11との接続不良を低減することができるので、半導体装置43の歩留まりを高めることができる。
なお、本参考例の半導体装置43においても、第40図(断面図)に示すように、接着層7を介在して半導体チップ4の裏面と半導体チップ5の回路形成面5Aとを接着固定してもよい。
(参考例7)
第41図は本発明の参考例7である半導体装置の樹脂封止体の上部を除去した状態の平面図であり、第42図は前記半導体装置の断面図である。
第41図及び第42図に示すように、本参考例の半導体装置44は、基本的に前述の実施形態2と同様の構成になっており、以下の構成が異なっている。
即ち、半導体チップ4、半導体チップ5の夫々は、半導体チップ4の一方の長辺4A1及び半導体チップ5の他方の長辺5A2がリード10A側に向くように夫々の裏面同志を向い合わせ、かつ半導体チップ4の他方の長辺4A2が半導体チップ5の一方の長辺5A1よりも外側に位置し、半導体チップ5の他方の長辺5A2が半導体チップ4の一方の長辺4A1よりも外側に位置するように夫々の位置をずらした状態(半導体チップ4の一方の長辺4A1と半導体チップ5の一方の長辺5A1とが互いに近づく方向に夫々の位置をずらした状態)で積層されている。
また、半導体チップ4、半導体チップ5の夫々は夫々の裏面同志が接着固定されておらず、夫々の裏面同志が接触するように積層されている。
本参考例の半導体装置44は、前述の実施形態2と同様に、2本の支持リード8を有する構成になっている。二本の支持リード8のうち、一方の支持リード8Eのチップ固定部は、半導体チップ5の一方の長辺5A1の外側において、半導体チップ4の回路形成面4Aの他方の長辺4A2側における領域と対向する裏面の領域に接着層9を介在して接着固定されている。他方の支持リード8Fのチップ固定部は、半導体チップ4の一方の長辺4A1の外側において、半導体チップ5の回路形成面5Aの他方の長辺5A2側における領域と対向する裏面の領域に接着層9を介在して接着固定されている。
一方の支持リード8Eの一部分8Xには、そのチップ固定部を半導体チップ4の裏面側に位置させるための折り曲げ加工が施されている。他方の支持リード8Fには、そのチップ固定部を半導体チップ5の裏面側に位置させるための折り曲げ加工が施されている。
本参考例の半導体装置44の製造は、一方の支持リード8Eのチップ固定部に、半導体チップ4の回路形成面4Aの他方の長辺4A2側の領域と対向する裏面の領域を接着層9を介在して接着固定し、他方の支持リード8Fのチップ固定部に、半導体チップ5の回路形成面5Aの他方の長辺5A2側の領域と対向する裏面の領域を接着層9を介在して接着固定した後、半導体チップ4の電極6とリード10Aのインナー部の先端部分とをワイヤ11で電気的に接続し、半導体チップ5の電極6とリード10Bのインナー部の先端部分とをワイヤ11で電気的に接続する。半導体装置44の製造において、半導体チップ4は一方の支持リード8Eを介してリードフレームの枠体に支持され、半導体チップ5は他方の支持リード8Fを介してリードフレームの枠体に支持される。
このように構成された本参考例の半導体装置44によれば、前述の参考例3と同様の効果が得られる。
また、半導体チップ4は一方の支持リード8Eで支持され、半導体チップ5は他方の支持リード8Fで支持されているので、半導体チップ4、5の夫々の接着固定を省略、即ち、接着層を省略することができる。この結果、半導体装置44の薄型化及び低コスト化を図ることができる。
なお、本参考例の半導体装置44においても、接着層を介在して半導体チップ4、5の夫々の裏面同志を接着固定してもよい。
(参考例8)
第43図は本発明の参考例8である半導体装置の断面図である。
第43図に示すように、本参考例の半導体装置45は、基本的に前述の参考例7と同様の構成になっており、以下の構成が異なっている。
即ち、半導体チップ4、半導体チップ5の夫々は、半導体チップ4の一方の長辺4A1及び半導体チップ5の他方の長辺5A2がリード10A側に向くように夫々の裏面同志を向い合わせ、かつ半導体チップ4の一方の長辺4A1が半導体チップ5の他方の長辺5A2よりも外側に位置し、半導体チップ5の一方の長辺5A1が半導体チップ4の他方の長辺4A2よりも外側に位置するように夫々の位置をずらした状態(半導体チップ4の一方の長辺4A1と半導体チップ5の一方の長辺5A1とが互いに遠ざかる方向に夫々の位置をずらした状態)で積層されている。
本参考例の半導体装置45は、前述の参考例7と同様に、2本の支持リード8を有する構成になっている。二本の支持リード8のうち、一方の支持リード8Eのチップ固定部は、半導体チップ4の一方の長辺4A1側においてその回路形成面4Aに接着層9を介在して接着固定されている。他方の支持リード8Fのチップ固定部は、半導体チップ5の一方の長辺4A1側においてその回路形成面5Aに接着層9を介在して接着固定されている。
一方の支持リード8Eの一部分には、そのチップ固定部を半導体チップ4の回路形成面4A側に位置させるための折り曲げ加工が施されている。他方の支持リード8Fには、そのチップ固定部を半導体チップ5の回路形成面5A側に位置させるための折り曲げ加工が施されている。
本参考例の半導体装置45の製造は、支持リード8Eと支持リード8Fとの間に半導体チップ4、5の夫々を傾斜させて挿入し、半導体チップ4Aの回路形成面4Aに支持リード8Eを接着固定し、半導体チップ5Aの回路形成面5Aに支持リード8Fを接着固定した後、半導体チップ4の電極6とリード10Aのインナー部の先端部分とをワイヤ11で電気的に接続し、半導体チップ5の電極6とリード10Bのインナー部の先端部分とをワイヤ11で電気的に接続する。半導体装置45の製造において、半導体チップ4は一方の支持リード8Eを介してリードフレームの枠体に支持され、半導体チップ5は他方の支持リード8Fを介してリードフレームの枠体に支持される。
このように構成された本参考例の半導体装置45によれば、前述の参考例7と同様の効果が得られる。
また、半導体チップ4、5の夫々は、半導体チップ4の一方の長辺4A1と半導体チップ5の一方の長辺5A1とが互いに遠ざかる方向に夫々の位置をずらした状態で積層されているので、半導体チップ4の電極6とリード10Aのインナー部とをワイヤ11で電気的に接続する際、半導体チップ4の電極6と対向する裏面の領域にヒートステージを接触させることができ、ヒートステージの熱が半導体チップ4の電極6に有効に伝達される。
また、半導体チップ5の電極6とリード10Bのインナー部とをワイヤ11で電気的に接続する際、半導体チップ5の電極6と対向する裏面の領域にヒートステージを接触させることができ、ヒートステージの熱が半導体チップ5の電極6に有効に伝達される。
この結果、半導体チップ4の電極6とワイヤ11との接続不良を低減することができると共に、半導体チップ5の電極6とワイヤ11との接続不良を低減することができるので、半導体装置45の歩留まりを高めることができる。
なお、本参考例の半導体装置45においても、接着層を介在して半導体チップ4、5の夫々の裏面同志を接着固定してもよい。
(参考例9)
第44図は本発明の参考例9である半導体装置の断面図である。
第44図に示すように、本参考例の半導体装置50は、基本的に前述の参考例8と同様の構成になっており、以下の構成が異なっている。
即ち、半導体装置50はタブ54を有する構成になっている。半導体チップ4は、その裏面がタブ54の表裏面(互いに対向する一主面及び他の主面)のうちの表面(一主面)に接着層55を介在して接着固定されている。半導体チップ5は、その裏面がタブ54の表裏面のうちの裏面(他の主面)に接着層55を介在して接着固定されている。タブ54は半導体チップ(4,5)の平面サイズよりも小さい平面サイズで形成されている。
半導体チップ4、5の夫々は、半導体チップ4の一方の長辺4A1及び半導体チップ5の他方の長辺5A2がリード10A側に向くように夫々の裏面同志を向い合わせ、かつ半導体チップ4の一方の長辺4A1が半導体チップ5の他方の長辺5A2及びタブ54の側面よりも外側に位置し、半導体チップ5の一方の長辺5A2が半導体チップ4の他方の長辺4A2及びタブ54の側面よりも外側に位置するように夫々の位置をずらした状態(半導体チップ4の一方の長辺4A1と半導体チップ5の一方の長辺5A1とが互いに遠ざかる方向に位置をずらした状態)で積層されている。
このような構成にすることにより、半導体チップ4の電極6とリード10Aのインナー部とをワイヤ11で電気的に接続する際、半導体チップ4の電極6と対向する裏面の領域にヒートステージを接触させることができ、ヒートステージの熱が半導体チップ4の電極6に有効に伝達されるので、半導体チップ4の電極6とワイヤ11との接続不良を低減することができる。また、半導体チップ5の電極6とリード10Bのインナー部とをワイヤ11で電気的に接続する際、半導体チップ5の電極6と対向する裏面の領域にヒートステージを接触させることができ、ヒートステージの熱が半導体チップ5の電極6に有効に伝達されるので、半導体チップ5の電極6とワイヤ11との接続不良を低減することができる。この結果、タブ54を有する半導体装置50においても歩留まりを高めることができる。
(参考例10)
第45図は本発明の参考例10である半導体装置の断面図である。
第45図に示すように、本参考例の半導体装置51は、基本的に前述の参考例9と同様の構成になっており、以下の構成が異なっている。
即ち、半導体チップ4、5の夫々は、半導体チップ4の一方の長辺4A1及び半導体チップ5の他方の長辺5A2がリード10A側に向くように夫々の裏面同志を向い合わせ、かつ半導体チップ4の一方の長辺4A1と同一側におけるタブ54の側面y1が半導体チップ4の電極6の内側端x1よりも外側に位置し、半導体チップ5の一方の長辺5A1と同一側におけるタブ54の側面y2が半導体チップ5の電極6の内側端x2よりも外側に位置するように夫々の位置をずらした状態(半導体チップ4の一方の長辺4A1と半導体チップ5の一方長辺5A1とが互いに近づく方向に夫々の位置をずらした状態)で積層されている。
このような構成にすることにより、接着層55の面積を縮小するためにタブ54の平面サイズを半導体チップ(4,5)の平面サイズよりも小さくしても、半導体チップ4の電極6と対向する裏面の領域及び半導体チップ5の電極6と対向する裏面の領域がタブ54で支持されるので、半導体チップ4の電極6にワイヤ11の一端側を接続する時のボンディング性が向上すると共に、半導体チップ5の電極6にワイヤ11の一端側を接続する時のボンディング性が向上する。
(参考例11)
第46図は本発明の参考例11である半導体装置の断面図である。
第46図に示すように、本参考例の半導体装置52は、基本的に前述の参考例8と同様の構成になっており、以下の構成が異なっている。
即ち、半導体装置52はタブ54を有する構成になっている。半導体チップ4は、その裏面がタブ54の表裏面(互いに対向する一主面及び他の主面)のうちの表面(一主面)に接着層55を介在して接着固定されている。半導体チップ5は、その裏面がタブ54の表裏面のうちの裏面(他の主面)に接着層55を介在して接着固定されている。タブ54は半導体チップ(4,5)の平面サイズよりも大きい平面サイズで形成されている。
半導体チップ4、5の夫々は、半導体チップ4の一方の長辺4A1及び半導体チップ5の他方の長辺5A2がリード10A側に向くように夫々の裏面同志を向い合わせた状態で積層されている。
ワイヤ11は、リード側を先に接続(第1ボンド)し、半導体チップの電極側を後で接続(第2ボンド)する逆ボンディング法にて接続されている。第1ボンドではワイヤ切れを防止するため、特にボールボンディング法においてはワイヤの引き上げが必要である。従って、リード10Aのワイヤ接続面を半導体チップ4の回路形面4Aよりも半導体チップ5側に位置させ、ワイヤ11による半導体チップ4の電極6とリード10Aのワイヤ接続面との接続を逆ボンディング法にて行うことにより、ワイヤ11の引き上げは半導体チップ4の回路形成面4Aとリード10Aのワイヤ接続面との間の高低差によって相殺されるので、半導体チップ4の回路形成面4A側における樹脂封止体12の樹脂厚を薄くすることができる。同様に、リード10Bのワイヤ接続面を半導体チップ5の回路形面5Aよりも半導体チップ4側に位置させ、ワイヤ11による半導体チップ5の電極6とリード10Bのワイヤ接続面との接続を逆ボンディング法にて行うことにより、ワイヤ11の引き上げは半導体チップ5の回路形成面5Aとリード10Bのワイヤ接続面との間の高低差によって相殺されるので、半導体チップ5の回路形成面5A側における樹脂封止体12の樹脂厚を薄くすることができる。この結果、タブ54を有する半導体装置52においても薄型化を図ることができる。
なお、半導体チップ4、5の夫々の電極6上に突起電極を設けてもよい。この場合、ワイヤ11の第2ボンドにおける接続が容易になる。
(参考例12)
本参考例では、DRAM(Dynamic Random Access Memory)が内蔵された二つの半導体チップを一つの樹脂封止体で封止する半導体装置に本発明を適用した例について説明する。
第47図は本発明の参考例12である半導体装置の断面図であり、第48図は前記半導体装置に組み込まれた半導体チップの平面図である。
第48図に示すように、半導体チップ4、5の夫々は、回路形成面(4A,5A)の中央部にその長辺方向に向って一列状態で複数の電極6を配置した構成になっている。このような半導体チップ4、5の夫々を夫々の裏面同志が向かい合うように積層した場合、半導体チップ4、5の夫々の同一機能の電極6が上下方向において対向する状態となるので、図47に示すように、半導体チップ4の一方の長辺側に配置された一本のリード10Aと、半導体チップ4、5の夫々の同一機能の電極6とをワイヤ11で電気的に接続することができる。また、半導体チップ4の他方の長辺側に配置された一本のリード10Bと、半導体チップ4、5の夫々の同一機能の電極6とをワイヤ11で電気的に接続することができる。
本参考例の半導体装置60において、リード(10A,10B)のワイヤ接続面は、半導体チップ4の回路形成面4Aと半導体チップ5の回路形成面5Aとの間に位置している。従って、ワイヤ11による半導体チップ4の電極6とリード(10A,10B)のワイヤ接続面(第47図において上面側)との接続を前述の参考例11と同様に逆ボンディング法にて行うことにより、ワイヤ11の引き上げは半導体チップ4の回路形成面4Aとリード10Aのワイヤ接続面との間の高低差によって相殺されるので、半導体チップ4の回路形成面4A側における樹脂封止体12の樹脂厚を薄くすることができる。同様に、ワイヤ11による半導体チップ5の電極6とリード(10A,10B)のワイヤ接続面(第47図において下面側)との接続を逆ボンディング法にて行うことにより、ワイヤ11の引き上げは半導体チップ5の回路形成面5Aとリード10Bのワイヤ接続面との間の高低差によって相殺されるので、半導体チップ5の回路形成面5A側における樹脂封止体12の樹脂厚を薄くすることができる。この結果、回路形成面の中央部に電極6が配置された二つの半導体チップ(4,5)を積層し、この二つの半導体チップを一つの樹脂封体止12で封止した半導体装置60の薄型化を図ることができる。
なお、本参考例では、回路形成面の中央部に一列状態で電極6が配置された半導体チップについて説明したが、回路形成面の中央部に千鳥状二列状態で電極6が配置された半導体チップにおいても薄型化を図ることができる。
以上、本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、本発明は、前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
例えば、本発明は、二方向リード配列構造であるSOJ(Small Outline J-leaded Package)型、SOP(Small Outline Package)型等の半導体装置に適用できる。
また、本発明は、四方向リード配列構造であるQFP(Quad Flatpack Package)型、QFJ(Quad Flatpack J-leaded Package)型等の半導体装置に適用できる。
[産業上の利用可能性]
二つの半導体チップを積層し、この二つの半導体チップを一つの樹脂封止体で封止する半導体装置の薄型化を図ることができる。
また、前記半導体装置の歩留まりを高めることができる。
【図面の簡単な説明】
第1図は、本発明の参考例1である半導体装置の樹脂封止体の上部を除去した状態の平面図である。
第2図は、本発明の参考例1である半導体装置の樹脂封止体の下部を除去した状態の底面図である。
第3図は、第1図に示すA−A線に沿う断面図である。
第4図は、第1図に示すB−B線に沿う断面図である。
第5図は、本発明の参考例1である半導体装置の製造プロセスで用いられるリードフレームの平面図である。
第6図は、本発明の参考例1である半導体装置の製造を説明するための断面図である。
第7図は、本発明の参考例1である半導体装置の製造を説明するための断面図である。
第8図は、本発明の参考例1である半導体装置の製造を説明するための断面図である。
第9図は、本発明の参考例1である半導体装置の製造を説明するための断面図である。
第10図は、本発明の参考例1である半導体装置を実装基板に実装した状態の要部断面図である。
第11図は、本発明の実施形態1である半導体装置の樹脂封止体の上部を除去した状態の平面図である。
第12図は、第11図に示すC−C線に沿う断面図である。
第13図は、第11図に示すD−D線に沿う断面図である。
第14図は、本発明の実施形態1である半導体装置の製造プロセスで用いられるリードフレームの平面図である。
第15図は、本発明の実施形態2である半導体装置の樹脂封止体の上部を除去した状態の平面図である。
第16図は、第15図に示すE−E線に沿う断面図である。
第17図は、本発明の実施形態2である半導体装置の製造プロセスで用いられるリードフレームの平面図である。
第18図は、本発明の参考例2である半導体装置の樹脂封止体の上部を除去した状態の平面図である。
第19図は、本発明の参考例2である半導体装置の断面図である。
第20図は、本発明の参考例2である半導体装置の製造プロセスで用いられるリードフレームの平面図である。
第21図は、本発明の参考例2である半導体装置の製造を説明するための断面図である。
第22図は、本発明の参考例2である半導体装置の製造を説明するための断面図である。
第23図は、本発明の参考例2である半導体装置の製造を説明するための断面図である。
第24図は、本発明の参考例2である半導体装置の製造を説明するための断面図である。
第25図は、本発明の参考例2である半導体装置の製造を説明するための断面図である。
第26図は、本発明の参考例2である半導体装置の製造を説明するための模式図である。
第27図は、本発明の参考例2である半導体装置の製造を説明するための模式図である。
第28図は、本発明の参考例2である半導体装置の製造を説明するための模式図である。
第29図は、本発明の参考例2である半導体装置の製造を説明するための模式図である。
第30図は、本発明の参考例3である半導体装置の樹脂封止体の上部を除去した状態の平面図である。
第31図は、本発明の参考例3である半導体装置の断面図である。
第32図は、本発明の参考例3の変形例を示す半導体装置の断面図である。
第33図は、本発明の参考例4である半導体装置の断面図である。
第34図は、本発明の参考例4の変形例を示す半導体装置の断面図である。
第35図は、本発明の参考例5である半導体装置の樹脂封止体の上部を除去した状態の平面図である。
第36図は、本発明の参考例5である半導体装置の断面図である。
第37図は、本発明の参考例5の変形例を示す半導体装置の断面図である。
第38図は、本発明の参考例6である半導体装置の樹脂封止体の上部を除去した状態の平面図である。
第39図は、本発明の参考例6である半導体装置の断面図である。
第40図は、本発明の参考例6の変形例を示す半導体装置の断面図である。
第41図は、本発明の参考例7である半導体装置の樹脂封止体の上部を除去した状態の平面図である。
第42図は、本発明の参考例7である半導体装置の断面図である。
第43図は、本発明の参考例8である半導体装置の断面図である。
第44図は、本発明の参考例9である半導体装置の断面図である。
第45図は、本発明の参考例10である半導体装置の断面図である。
第46図は、本発明の参考例11である半導体装置の断面図である。
第47図は、本発明の参考例12である半導体装置の断面図である。
第48図は、本発明の参考例12である半導体装置に組み込まれた半導体チップの平面図である。
Claims (5)
- 樹脂封止体と、
前記樹脂封止体の内部に位置し、平面が方形状で形成され、かつ表裏面のうちの表面においてその第1辺側にこの第1辺に沿って複数の電極が形成された第1半導体チップ及び第2半導体チップと、
前記樹脂封止体の内外に亘って延在し、前記第1半導体チップの第1辺の外側に配置され、かつ前記第1半導体チップの各電極に導電性のワイヤを介して電気的に接続される複数の第1リードと、
前記樹脂封止体の内外に亘って延在し、前記第1半導体チップの第1辺と対向する第2辺の外側に配置され、かつ前記第2半導体チップの各電極に導電性のワイヤを介して電気的に接続される複数の第2リードと、
前記第1半導体チップの第1辺と交わる第3辺の外側及び前記第2半導体チップの第1辺と交わる第3辺の外側に配置される第1支持リードと、
前記第1半導体チップの第3辺と対向する第4辺の外側及び前記第2半導体チップの第3辺と対向する第4辺の外側に配置される第2支持リードとを有し、
前記第1半導体チップ、第2半導体チップの夫々は、前記第1半導体チップの第2辺及び前記第2半導体チップの第1辺が前記第2リード側に向くように夫々の裏面を向い合わせた状態で、かつ前記第1半導体チップの第3辺が前記第2半導体チップの第3辺よりもその外側に位置し、前記第2半導体チップの第4辺が前記第1半導体チップの第4辺よりもその外側に位置するように夫々の位置をずらした状態で互いに接着固定され、
前記第1支持リードは、前記第2半導体チップの第3辺の外側において前記第1半導体チップの裏面に接着固定され、
前記第2支持リードは、前記第1半導体チップの第4辺の外側において前記第2半導体チップの裏面に接着固定されていることを特徴とする半導体装置。 - 前記第1半導体チップ、第2半導体チップの夫々は、前記第1半導体チップの電極が前記第2半導体チップの第1辺と対向する第2辺よりもその外側に位置し、前記第2半導体チップの電極が前記第1半導体チップの第2辺よりもその外側に位置するように夫々の位置をずらした状態で接着固定されていることを特徴とする請求項1に記載の半導体装置。
- 樹脂封止体と、
前記樹脂封止体の内部に位置し、平面が方形状で形成され、かつ表裏面のうちの表面においてその第1辺側にこの第1辺に沿って複数の電極が形成された第1半導体チップ及び第2半導体チップと、
前記樹脂封止体の内外に亘って延在し、前記第1半導体チップの第1辺の外側に配置され、かつ前記第1半導体チップの各電極に導電性のワイヤを介して電気的に接続される複数の第1リードと、
前記樹脂封止体の内外に亘って延在し、前記第1半導体チップの第1辺と対向する第2辺の外側に配置され、かつ前記第2半導体チップの各電極に導電性のワイヤを介して電気的に接続される複数の第2リードと、
前記第1半導体チップの第1辺と交わる第3辺の外側及び前記第2半導体チップの第1辺と交わる第3辺の外側に配置される第1支持リードと、
前記第1半導体チップの第3辺と対向する第4辺の外側及び前記第2半導体チップの第3辺と対向する第4辺の外側に配置される第2支持リードとを有し、
前記第1半導体チップ、第2半導体チップの夫々は、前記第1半導体チップの第2辺及び前記第2半導体チップの第1辺が前記第2リード側に向くように夫々の裏面を向い合わせた状態で互いに接着固定され、
前記第1支持リードは、前記第1半導体チップの表面においてその第3辺側に接着固定され、
前記第2支持リードは、前記第2半導体チップの表面においてその第4辺側に接着固定されていることを特徴とする半導体装置。 - 前記第1半導体チップ、第2半導体チップの夫々は、前記第1半導体チップの電極が前記第2半導体チップの第1辺と対向する第2辺よりもその外側に位置し、前記第2半導体チップの電極が前記第1半導体チップの第2辺よりもその外側に位置するように夫々の位置をずらした状態で接着固定されていることを特徴とする請求項3に記載の半導体装置。
- 前記第1半導体チップ、第2半導体チップの夫々は、前記第1半導体チップの第3辺が前記第2半導体チップの第3辺よりもその外側に位置し、
前記第2半導体チップの第4辺が前記第1半導体チップの第4辺よりもその外側に位置するように夫々の位置をずらした状態で接着固定されていることを特徴とする請求項4に記載の半導体装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29169598 | 1998-10-14 | ||
JP9681299 | 1999-04-02 | ||
PCT/JP1999/005028 WO2000022676A1 (fr) | 1998-10-14 | 1999-09-14 | Dispositif a semi-conducteur et procede de fabrication dudit dispositif |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004060690A Division JP3954586B2 (ja) | 1998-10-14 | 2004-03-04 | 半導体装置 |
JP2004060689A Division JP3954585B2 (ja) | 1998-10-14 | 2004-03-04 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP3958522B2 true JP3958522B2 (ja) | 2007-08-15 |
Family
ID=26437980
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000576494A Expired - Fee Related JP3958522B2 (ja) | 1998-10-14 | 1999-09-14 | 半導体装置 |
Country Status (7)
Country | Link |
---|---|
US (2) | US6552437B1 (ja) |
JP (1) | JP3958522B2 (ja) |
KR (1) | KR100636776B1 (ja) |
CN (1) | CN1214464C (ja) |
MY (1) | MY125799A (ja) |
TW (1) | TW454276B (ja) |
WO (1) | WO2000022676A1 (ja) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6677665B2 (en) * | 1999-01-18 | 2004-01-13 | Siliconware Precision Industries Co., Ltd. | Dual-die integrated circuit package |
TW410452B (en) * | 1999-04-28 | 2000-11-01 | Siliconware Precision Industries Co Ltd | Semiconductor package having dual chips attachment on the backs and the manufacturing method thereof |
JP3429245B2 (ja) * | 2000-03-07 | 2003-07-22 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
JP2004063579A (ja) * | 2002-07-25 | 2004-02-26 | Renesas Technology Corp | 積層型半導体装置 |
JP2004071947A (ja) * | 2002-08-08 | 2004-03-04 | Renesas Technology Corp | 半導体装置 |
JP3718205B2 (ja) * | 2003-07-04 | 2005-11-24 | 松下電器産業株式会社 | チップ積層型半導体装置およびその製造方法 |
US20050067694A1 (en) * | 2003-09-30 | 2005-03-31 | Pon Florence R. | Spacerless die stacking |
JP4453498B2 (ja) * | 2004-09-22 | 2010-04-21 | 富士電機システムズ株式会社 | パワー半導体モジュールおよびその製造方法 |
JP2006186282A (ja) * | 2004-12-28 | 2006-07-13 | Nec Electronics Corp | 半導体装置およびその製造方法 |
US7615851B2 (en) * | 2005-04-23 | 2009-11-10 | Stats Chippac Ltd. | Integrated circuit package system |
JP4602223B2 (ja) * | 2005-10-24 | 2010-12-22 | 株式会社東芝 | 半導体装置とそれを用いた半導体パッケージ |
KR100681263B1 (ko) * | 2006-01-17 | 2007-02-09 | 삼성전자주식회사 | 반도체 패키지 |
US7635913B2 (en) * | 2006-12-09 | 2009-12-22 | Stats Chippac Ltd. | Stacked integrated circuit package-in-package system |
JP4751351B2 (ja) * | 2007-02-20 | 2011-08-17 | 株式会社東芝 | 半導体装置とそれを用いた半導体モジュール |
KR20080079979A (ko) | 2007-02-28 | 2008-09-02 | 산요덴키가부시키가이샤 | 반도체 장치 |
JP4489100B2 (ja) | 2007-06-18 | 2010-06-23 | 株式会社東芝 | 半導体パッケージ |
US7932617B2 (en) * | 2009-02-20 | 2011-04-26 | Advanced Semiconductor Engineering, Inc. | Semiconductor package and manufacturing method thereof and encapsulating method thereof |
JP2010245412A (ja) * | 2009-04-09 | 2010-10-28 | Renesas Electronics Corp | 半導体集積回路装置の製造方法 |
KR101563630B1 (ko) * | 2009-09-17 | 2015-10-28 | 에스케이하이닉스 주식회사 | 반도체 패키지 |
TWI479627B (zh) * | 2011-12-14 | 2015-04-01 | Novatek Microelectronics Corp | 導線架封裝結構 |
JP2017135230A (ja) * | 2016-01-27 | 2017-08-03 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP2019057529A (ja) * | 2017-09-19 | 2019-04-11 | 東芝メモリ株式会社 | 半導体装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04302165A (ja) | 1991-03-29 | 1992-10-26 | Matsushita Electron Corp | 半導体記憶装置 |
FR2694840B1 (fr) * | 1992-08-13 | 1994-09-09 | Commissariat Energie Atomique | Module multi-puces à trois dimensions. |
KR970005719B1 (ko) * | 1993-07-13 | 1997-04-19 | 삼성전자 주식회사 | 이중 어태치된 메모리 장치용 반도체 패키지 |
JPH0758281A (ja) | 1993-08-12 | 1995-03-03 | Hitachi Ltd | 半導体装置の形成方法 |
JPH07273275A (ja) | 1994-03-29 | 1995-10-20 | Toshiba Corp | 半導体装置 |
JP2716405B2 (ja) | 1995-07-18 | 1998-02-18 | 広島日本電気株式会社 | 半導体装置およびその製造方法 |
US5917242A (en) * | 1996-05-20 | 1999-06-29 | Micron Technology, Inc. | Combination of semiconductor interconnect |
JP3545200B2 (ja) * | 1997-04-17 | 2004-07-21 | シャープ株式会社 | 半導体装置 |
JP3359846B2 (ja) * | 1997-07-18 | 2002-12-24 | シャープ株式会社 | 半導体装置 |
TW497376B (en) * | 1999-05-14 | 2002-08-01 | Siliconware Precision Industries Co Ltd | Dual-die semiconductor package using lead as die pad |
US6252305B1 (en) * | 2000-02-29 | 2001-06-26 | Advanced Semiconductor Engineering, Inc. | Multichip module having a stacked chip arrangement |
JP3813788B2 (ja) * | 2000-04-14 | 2006-08-23 | 株式会社ルネサステクノロジ | 半導体装置及びその製造方法 |
US6476474B1 (en) * | 2000-10-10 | 2002-11-05 | Siliconware Precision Industries Co., Ltd. | Dual-die package structure and method for fabricating the same |
-
1999
- 1999-09-14 KR KR1020017004711A patent/KR100636776B1/ko not_active IP Right Cessation
- 1999-09-14 US US09/806,950 patent/US6552437B1/en not_active Expired - Fee Related
- 1999-09-14 JP JP2000576494A patent/JP3958522B2/ja not_active Expired - Fee Related
- 1999-09-14 WO PCT/JP1999/005028 patent/WO2000022676A1/ja active IP Right Grant
- 1999-09-14 CN CNB998120960A patent/CN1214464C/zh not_active Expired - Fee Related
- 1999-10-06 TW TW088117235A patent/TW454276B/zh not_active IP Right Cessation
- 1999-10-07 MY MYPI99004328A patent/MY125799A/en unknown
-
2003
- 2003-02-25 US US10/372,136 patent/US6750080B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6552437B1 (en) | 2003-04-22 |
WO2000022676A1 (fr) | 2000-04-20 |
CN1323449A (zh) | 2001-11-21 |
CN1214464C (zh) | 2005-08-10 |
MY125799A (en) | 2006-08-30 |
US6750080B2 (en) | 2004-06-15 |
TW454276B (en) | 2001-09-11 |
KR100636776B1 (ko) | 2006-10-20 |
US20030122262A1 (en) | 2003-07-03 |
KR20010099694A (ko) | 2001-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3958522B2 (ja) | 半導体装置 | |
JP3813788B2 (ja) | 半導体装置及びその製造方法 | |
JP4195804B2 (ja) | デュアルダイパッケージ | |
JP3937265B2 (ja) | 半導体装置 | |
JP4097403B2 (ja) | 半導体装置 | |
US6420783B2 (en) | Semiconductor device and a method of manufacturing the same | |
JP2001094040A (ja) | 半導体装置およびその製造方法 | |
US20050110127A1 (en) | Semiconductor device | |
JP3638750B2 (ja) | 半導体装置 | |
US8143707B2 (en) | Semiconductor device | |
JP3954586B2 (ja) | 半導体装置 | |
JP3954585B2 (ja) | 半導体装置 | |
JP2000156464A (ja) | 半導体装置の製造方法 | |
JP3468206B2 (ja) | 半導体装置 | |
JP4750076B2 (ja) | 半導体装置の製造方法 | |
JP2007180586A (ja) | 半導体装置 | |
JP3756338B2 (ja) | 半導体装置の製造方法 | |
JP2007081127A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP3908412B2 (ja) | 半導体装置の製造方法 | |
JP2001358287A (ja) | 半導体装置 | |
JPH08279575A (ja) | 半導体パッケージ | |
JP3957722B2 (ja) | 半導体装置の製造方法 | |
JP2001156232A (ja) | 半導体装置の製造方法 | |
JP2000049278A (ja) | 半導体装置の製造方法 | |
JPH06163801A (ja) | 樹脂封止型半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040304 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040304 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050315 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070130 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070329 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070508 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070510 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |