JP2004063579A - 積層型半導体装置 - Google Patents
積層型半導体装置 Download PDFInfo
- Publication number
- JP2004063579A JP2004063579A JP2002216913A JP2002216913A JP2004063579A JP 2004063579 A JP2004063579 A JP 2004063579A JP 2002216913 A JP2002216913 A JP 2002216913A JP 2002216913 A JP2002216913 A JP 2002216913A JP 2004063579 A JP2004063579 A JP 2004063579A
- Authority
- JP
- Japan
- Prior art keywords
- stacked
- semiconductor device
- semiconductor element
- semiconductor
- electrode pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 192
- 239000000853 adhesive Substances 0.000 claims description 3
- 230000001070 adhesive effect Effects 0.000 claims description 3
- 239000000463 material Substances 0.000 abstract description 11
- 239000010410 layer Substances 0.000 description 14
- 239000000758 substrate Substances 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05073—Single internal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0651—Wire or wire-like electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
- H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0504—14th Group
- H01L2924/05042—Si3N4
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10157—Shape being other than a cuboid at the active surface
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Wire Bonding (AREA)
Abstract
【課題】同一サイズの複数の半導体素子が積層された場合でも、高さないし厚さを小さくすることができ、十分な小型化を図ることができる積層型半導体装置を提供する。
【解決手段】積層型半導体装置では、半導体素子1の配線パッド2を、長方形(ないし正方形)の広がり面において、隣り合う2つの辺の近傍に配置することにより、ワイヤ接続を行うための空間部を確保することができる。このため、ダミー素子を配置することなく、ダイボンド材5のみで半導体素子1同士を結合することができ、薄型の積層型半導体装置を実現することができる。また、広がり面において、1つの辺の近傍のみに電極パッド2を配置する場合に比べて、電極パッド2の数を多くすることができ、該積層型半導体装置の多機能化が容易となる。
【選択図】 図1
【解決手段】積層型半導体装置では、半導体素子1の配線パッド2を、長方形(ないし正方形)の広がり面において、隣り合う2つの辺の近傍に配置することにより、ワイヤ接続を行うための空間部を確保することができる。このため、ダミー素子を配置することなく、ダイボンド材5のみで半導体素子1同士を結合することができ、薄型の積層型半導体装置を実現することができる。また、広がり面において、1つの辺の近傍のみに電極パッド2を配置する場合に比べて、電極パッド2の数を多くすることができ、該積層型半導体装置の多機能化が容易となる。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、複数の半導体素子を積層して搭載している薄型の積層型半導体装置に関するものである。
【0002】
【従来の技術】
近年、半導体素子(半導体チップ)の実装密度を高めて演算処理能力ないしは記憶容量の向上を図り、あるいは装置の小型化を図るために、複数の半導体素子を積層して搭載した半導体素子積層型の半導体装置(以下、略して「積層型半導体装置」という。)が広く用いられている。そして、従来の積層型半導体装置において、同一サイズ(同一形状)の複数の半導体素子を積層して搭載する場合は、積層方向に隣り合う半導体素子間に、ワイヤ接続を行うための空間部を必要とする。
【0003】
図4(a)〜(c)は、同一サイズの複数の半導体素子が積層された従来の積層型半導体装置の一例を示している。図4(a)に示すように、この従来の積層型半導体装置では、半導体素子101の長方形(ないし正方形)の広がり面上において、該長方形の向かい合う2つの辺の近傍に、それぞれ、一列に並ぶ複数の電極パッド102が配置されている。そして、図4(b)、(c)に示すように、各電極パッド102上には、これをワイヤ109と接続するためのワイヤ接続部103が設けられている。ここで、半導体素子101は、シリコン基板106(Si基板)の上に、順に、配線層107と、窒化ケイ素膜108(保護層)とが積層された構造を有している。電極パッド102の下面は配線層107に接続され、上面は外部に露出している。
【0004】
【発明が解決しようとする課題】
そして、この従来の積層型半導体装置では、ワイヤ接続を行うための空間部を確保するために、積層方向に隣り合う半導体素子101の間に、ダミー素子104(シリコンスペーサ)が配置されている。なお、ダミー素子104は、ダイボンド材105により半導体素子101に接合されている。このように、同一サイズの複数の半導体素子101が積層された従来の積層型半導体装置では、半導体素子101間にダミー素子104が配置されるので、該積層型半導体装置の全体としての高さないし厚さが大きくなり、十分に小型化を図ることができないといった問題がある。
【0005】
なお、特開平6−244360号公報には、ダミー素子を用いず、積層された同一サイズの各半導体素子の周辺部に段差を設けることにより、ワイヤ接続を行うための空間部を確保し、全体としての高さないし厚さを小さくした積層型半導体装置が開示されている。しかし、この従来の積層型半導体装置では、半導体素子に段差を形成する加工工程を必要とするので、その製造プロセスが複雑化するといった問題がある。また、半導体素子は、段差の形成に耐えることができる厚さを必要とするので、薄い半導体素子を用いることができず、積層型半導体装置の全体としての高さないし厚さを十分に小さくすることができないといった問題もある。
【0006】
本発明は、上記従来の問題を解決するためになされたものであって、同一サイズの複数の半導体素子が積層された場合でも、全体的な高さないし厚さを小さくすることができ、十分に小型化を図ることができる積層型半導体装置を提供することを解決すべき課題とする。
【0007】
【課題を解決するための手段】
上記課題を解決するためになされた本発明の第1の態様にかかる積層型半導体装置(半導体素子積層型の半導体装置)は、複数の電極パッド(配線パッド)が設けられた四角形の広がり面を有する半導体素子を積層して搭載している。ここで、各半導体素子の電極パッドは、上記四角形の隣り合う2つの辺の近傍に集中して配置されている。そして、積層方向に隣り合う半導体素子は、それらの広がり面と直交する方向にみて各半導体素子の電極パッドがそれぞれ他方の半導体素子と重ならないように、広がり面と平行な方向にずらせて配置されている。
【0008】
本発明の第2の態様にかかる積層型半導体装置は、複数の電極パッドが設けられた四角形の広がり面を有する半導体素子を2つ積層して搭載している。ここで、各半導体素子の電極パッドは、上記四角形の1つの辺の近傍に集中して配置されている。そして、両半導体素子は、電極パッドが設けられた広がり面同士が互いに向かい合い、かつ各半導体素子の電極パッドがそれぞれ他方の半導体素子と重ならないように、広がり面と平行な方向にずらせて配置されている。
【0009】
本発明の第3の態様にかかる積層型半導体装置は、複数の電極パッドが設けられた半導体素子を積層して搭載している。ここで、各半導体素子の電極パッドは、該半導体素子の側面に配置されている。この積層型半導体装置においては、半導体素子の、電極パッドが配置されている側面が、該半導体素子の広がり面に対して傾斜している(角度をもつ)のが好ましい。
【0010】
上記いずれの積層型半導体装置においても、その高さないしは厚さを小さくするために、積層方向に隣り合う半導体素子同士は、接着材(例えば、ダイボンド材)を用いて直接接合されているのが好ましい。
【0011】
なお、特開2001−217383号公報、特開2001−298150号公報あるいは特開2000−156464号公報は、ダミー素子を用いずに半導体素子を積層した積層型半導体装置を開示している。しかし、これらの従来の積層型半導体装置は、本発明の第1〜第3の態様にかかる積層型半導体装置の特徴、すなわち、電極パッドが四角形の隣り合う2つの辺の近傍に集中して配置されているといった特徴(第1の態様)、電極パッドが設けられた広がり面同士が互いに向かい合っているといった特徴(第2の態様)、あるいは電極パッドが半導体素子の側面に配置されているといった特徴(第3の態様)を備えていない。
【0012】
【発明の実施の形態】
以下、本発明の実施の形態を具体的に説明する。
実施の形態1.
図1(a)〜(c)は、本発明の実施の形態1にかかる同一サイズの4つの半導体素子を、電極パッドを備えた広がり面が同一方向(上方)を向くように積層して搭載している積層型半導体装置を示している。図1(a)に示すように、この積層型半導体装置では、半導体素子1の長方形(ないし正方形)の一方の広がり面上において、この長方形の4つの辺のうちの、隣り合う2つの辺の近傍に、複数の電極パッド2(配線パッド)が、対応する辺に沿って一列に並んで配置されている。
【0013】
そして、図1(b)に示すように、積層方向、すなわち広がり面と直交する方向に隣り合う2つの半導体素子1は、平面視で(すなわち、広がり面と直交する方向にみて)、各半導体素子1の電極パッド2が、それぞれ、他方の半導体素子1と重ならないように、広がり面と平行であるX1−X2方向及びY1−Y2方向にずらせて配置されている。
【0014】
図1(c)に示すように、各電極パッド2(図1(b)参照)上には、これをワイヤ9と接続するワイヤ接続部3が設けられている。また、積層方向に隣り合う半導体素子1は、ダミー素子を用いずに、ダイボンド材5を用いて直接接合されている。このため、積層型半導体装置の全体としての高さないし厚さを、十分に小さくすることができる。また、前記の特開平6−244360号公報に開示された積層型半導体装置のように半導体素子周縁部に段差を形成する必要がないので、製造プロセスが簡素なものとなる。かつ、薄い半導体素子1を用いることができるので、該積層型半導体装置の高さないし厚さを、より小さくすることができる。
【0015】
なお、図示していないが、半導体素子1は、例えば図4(c)に示す従来の半導体素子101と同様に、シリコン基板上に、順に、配線層と窒化ケイ素膜とが積層された構造を有している。また、電極パッド2の下面は配線層に接続され、上面は外部に露出している。
【0016】
図1(c)から明らかなとおり、この積層型半導体装置では、上側の2つの半導体素子1については、各ワイヤ接続部3ないし電極パッド2の上側には何も存在しない。したがって、ワイヤ接続、すなわちワイヤ9の電極パッド2への接続を容易に行うことができる。また、下側の2つの半導体素子1については、各ワイヤ接続部3ないし電極パッド2の上側に、半導体素子1の厚さと2つのダイボンド材5の厚さの合計に対応する高さの空間部が存在する。このため、ワイヤ接続ないしワイヤ9の電極パッド2への接続を、支障なく行うことができる。
【0017】
以上、実施の形態1にかかる積層型半導体装置では、半導体素子1の配線パッド2を、長方形(ないし正方形)の広がり面において、隣り合う(端部同士がつながる)2つの辺の近傍に配置することにより、ワイヤ接続を行うための空間を確保することができる。このため、ダミー素子を配置することなく、ダイボンド材5のみで半導体素子1同士を結合することができ、薄型の積層型半導体装置を実現することができる。また、広がり面において、1つの辺の近傍のみに電極パッド2を配置する場合に比べて、電極パッド2の数を多くすることができ、該積層型半導体装置の多機能化が容易となる。
【0018】
実施の形態2.
以下、図2(a)、(b)を参照しつつ、本発明の実施の形態2を説明する。なお、図2(a)、(b)において、実施の形態2にかかる図1(a)〜(c)中の部材と共通な部材には、図1(a)〜(c)中のものと同一の参照番号が付されている。図2(a)、(b)は、実施の形態2にかかる、同一サイズの2つの半導体素子を、電極パッドを有する広がり面が互いに向き合うように積層して搭載している積層型半導体装置を示している。なお、両半導体素子1は、ダイボンド材5を用いて直接接合されている。図2(b)に示すように、この積層型半導体装置では、半導体素子1の長方形(ないし正方形)の一方の広がり面上において、この長方形の1つの辺の近傍に、複数の電極パッド2(配線パッド)が、該辺に沿って一列に並んで配置されている。
【0019】
そして、図2(a)に示すように、両半導体素子1は、各半導体素子の電極パッド2がそれぞれ他方の半導体素子1と重ならないように、電極パッド2の配列と直交し、かつ広がり面と平行となる方向にずらせて配置されている。図2(a)から明らかなとおり、この積層型半導体装置では、上側の半導体素子1については、電極パッド2の上方には何も存在しないので、ワイヤ接続、ないしワイヤ9の電極パッド2への接続を容易に行うことができる。また、下側の半導体素子1については、電極パッド2の下方には、少なくとも、半導体素子1の厚さとダイボンド材5の厚さの合計に対応する高さhの空間部が存在するので、ワイヤ接続、ないしワイヤ9の電極パッド2への接続を支障なく行うことができる。
【0020】
以上、実施の形態2にかかる積層型半導体装置でも、半導体素子同士が、ダミー素子を用いずにダイボンド材5を用いて直接接合されているので、積層型半導体装置の全体としての高さないし厚さを、十分に小さくすることができる。また、半導体素子の周縁部に段差を形成する必要がないので、製造プロセスが簡素なものとなり、かつ薄い半導体素子1を用いることができる。
【0021】
実施の形態3.
以下、図3(a)、(b)を参照しつつ、本発明の実施の形態3を説明する。なお、図3(a)、(b)において、実施の形態1にかかる図1(a)〜(c)中の部材と共通な部材には、図1(a)〜(c)中のものと同一の参照番号が付されている。図3(a)、(b)は、実施の形態3にかかる、同一サイズの2つの半導体素子を、対応する広がり面が同一方向を向くように積層して搭載した積層型半導体装置を示している。
【0022】
図3(a)、(b)に示すように、この積層型半導体装置においては、半導体素子1は、シリコン基板6(Si基板)の上に、順に、配線層7と、窒化ケイ素膜8(保護層)とが積層されてなる構造を備えている。そして、シリコン基板6の側面は、該シリコン基板6の水平な広がり面(上面及び下面)に対して傾斜している(角度がついている)。ここで、配線層7は、シリコン基板の水平な上面と傾斜している側面とを覆うように配置されている。また、電極パッド2は、配線層7の水平な上面の一部と傾斜している側面とにわたって形成されている。なお、窒化ケイ素膜8は、シリコン基板4の水平な上面に対応する部分において、電極パッド2と配線層7とを覆っている。
【0023】
上側の半導体素子1の下面(シリコン基板6の下面)と、下側の半導体素子1の上面(窒化ケイ素膜8の上面)とは、対応する広がり面が同一方向を向くようにしてダイボンド材5を用いて直接接合されている。そして、ワイヤ接続部3は、半導体素子1の傾斜した側面において電極パッド2の上に形成されている。
【0024】
再び図4(c)に示すように、従来の半導体素子101では、シリコン基板106上に、各種配線層107ないし膜層107を形成する。そして、この後、半導体素子101の上面に、アルミニウム(Al)配線層からなる電極パッド102を形成し、その後窒化ケイ素膜108(保護膜)を形成する。
実施の形態3にかかる半導体素子1の形成手順は、基本的には、上記従来の半導体素子101の場合と同様である。しかし、シリコン基板6の側面を図3(a)に示すように傾斜させ(角度をつける)、シリコン基板6上に各種配線層7ないし膜層7を形成した後、半導体素子1の傾斜している側面に電極パッド2を形成する。この後、窒化ケイ素膜8を形成する。
【0025】
図3(b)から明らかなとおり、この積層型半導体装置では、半導体素子1の傾斜した側面に電極パッド2を配置しているので、その上方に、ワイヤ接続、ないしワイヤ9の電極パッド2へ接続を行うための空間部を形成する必要がない。このため、ダミー素子を配置することなく、ダイボンド材5のみで半導体素子1を積層することができる。よって、積層型半導体装置の全体としての高さないしは厚さを小さくすることができ、薄型の積層型半導体装置を実現することができる。
【0026】
【発明の効果】
本発明の第1の態様にかかる積層型半導体装置によれば、電極パッドは半導体素子の四角形の広がり面において隣り合う2つの辺の近傍に配置される。そして、積層方向に隣り合う半導体素子は、各半導体素子の電極パッドが他方の半導体素子と重ならないようにずらせて配置される。このため、同一サイズの複数の半導体素子が積層された場合、半導体素子間にダミー素子を挿入しなくても、電極パッドの上方に空間部が形成され、ワイヤ接続ないしはワイヤ9の電極パッド2への接続を容易に行うことができる。したがって、積層型半導体装置の全体としての高さないし厚さを小さくすることができ、該積層型半導体装置を小型化することができる。
【0027】
本発明の第2の態様にかかる積層型半導体装置によれば、電極パッドは半導体素子の四角形の広がり面の1つの辺の近傍に配置される。そして、両半導体素子は、電極パッドが設けられた広がり面同士が互いに向かい合い、かつ各半導体素子の電極パッドがそれぞれ他方の半導体素子と重ならないようにずらせて配置される。このため、半導体素子間にダミー素子を挿入しなくても、電極パッドの近傍に空間が形成され、ワイヤ接続、ないしはワイヤ9の電極パッドへの接続を容易に行うことができる。したがって、積層型半導体装置の全体としての高さないしは厚さを小さくすることができ、該積層型半導体装置を小型化することができる。
【0028】
本発明の第3の態様にかかる積層型半導体装置によれば、電極パッドが半導体素子の側面に配置される。このため、電極パッド近傍には空間部が形成され、ワイヤ接続、ないしはワイヤの電極パッドへの接続を容易に行うことができる。したがって、積層型半導体装置の全体としての高さないし厚さを小さくすることができ、該積層型半導体装置を小型化することができる。
【0029】
本発明の第3の態様にかかる積層型半導体装置において、半導体素子の側面が、広がり面に対して傾斜している場合は、電極パッドの上面が斜め上方を向くので、ワイヤ接続、ないしはワイヤの電極パッドへの接続を容易に行うことができる。
【0030】
上記各積層型半導体装置において、積層方向に隣り合う半導体素子同士が、接着材を用いて直接接合されている場合、積層型半導体装置の全体としての高さないし厚さは、半導体素子の厚みの合計より若干大きくなるだけであるので、ほぼ最大限に積層型半導体装置の高さないしは厚さを小さくすることができる。
【図面の簡単な説明】
【図1】(a)は、実施の形態1にかかる半導体素子の平面図であり、(b)は(a)に示す2つの半導体素子をずらせて配置した状態を示す平面図であり、(c)は(a)に示す半導体素子を積層して搭載した積層型半導体装置の立面断面図である。
【図2】(a)は実施の形態2にかかる積層型半導体装置の立面断面図であり、(b)は(a)に示す積層型半導体装置を構成する半導体素子の平面図である。
【図3】(a)は実施の形態3にかかる半導体素子の立面断面図であり、(b)は(a)に示す半導体素子を積層して搭載した積層型半導体装置の立面断面図である。
【図4】(a)は、従来の半導体素子の平面図であり、(b)は(a)に示す半導体素子を積層して搭載した積層型半導体装置の立面断面図であり、(c)は(a)に示す半導体素子の立面断面図である。
【符号の説明】
1 半導体素子、 2 電極パッド(配線パッド)、 3 ワイヤ接続部、 5 ダイボンド材、 6 シリコン基板、 7 配線層、 8 窒化ケイ素膜、9 ワイヤ。
【発明の属する技術分野】
本発明は、複数の半導体素子を積層して搭載している薄型の積層型半導体装置に関するものである。
【0002】
【従来の技術】
近年、半導体素子(半導体チップ)の実装密度を高めて演算処理能力ないしは記憶容量の向上を図り、あるいは装置の小型化を図るために、複数の半導体素子を積層して搭載した半導体素子積層型の半導体装置(以下、略して「積層型半導体装置」という。)が広く用いられている。そして、従来の積層型半導体装置において、同一サイズ(同一形状)の複数の半導体素子を積層して搭載する場合は、積層方向に隣り合う半導体素子間に、ワイヤ接続を行うための空間部を必要とする。
【0003】
図4(a)〜(c)は、同一サイズの複数の半導体素子が積層された従来の積層型半導体装置の一例を示している。図4(a)に示すように、この従来の積層型半導体装置では、半導体素子101の長方形(ないし正方形)の広がり面上において、該長方形の向かい合う2つの辺の近傍に、それぞれ、一列に並ぶ複数の電極パッド102が配置されている。そして、図4(b)、(c)に示すように、各電極パッド102上には、これをワイヤ109と接続するためのワイヤ接続部103が設けられている。ここで、半導体素子101は、シリコン基板106(Si基板)の上に、順に、配線層107と、窒化ケイ素膜108(保護層)とが積層された構造を有している。電極パッド102の下面は配線層107に接続され、上面は外部に露出している。
【0004】
【発明が解決しようとする課題】
そして、この従来の積層型半導体装置では、ワイヤ接続を行うための空間部を確保するために、積層方向に隣り合う半導体素子101の間に、ダミー素子104(シリコンスペーサ)が配置されている。なお、ダミー素子104は、ダイボンド材105により半導体素子101に接合されている。このように、同一サイズの複数の半導体素子101が積層された従来の積層型半導体装置では、半導体素子101間にダミー素子104が配置されるので、該積層型半導体装置の全体としての高さないし厚さが大きくなり、十分に小型化を図ることができないといった問題がある。
【0005】
なお、特開平6−244360号公報には、ダミー素子を用いず、積層された同一サイズの各半導体素子の周辺部に段差を設けることにより、ワイヤ接続を行うための空間部を確保し、全体としての高さないし厚さを小さくした積層型半導体装置が開示されている。しかし、この従来の積層型半導体装置では、半導体素子に段差を形成する加工工程を必要とするので、その製造プロセスが複雑化するといった問題がある。また、半導体素子は、段差の形成に耐えることができる厚さを必要とするので、薄い半導体素子を用いることができず、積層型半導体装置の全体としての高さないし厚さを十分に小さくすることができないといった問題もある。
【0006】
本発明は、上記従来の問題を解決するためになされたものであって、同一サイズの複数の半導体素子が積層された場合でも、全体的な高さないし厚さを小さくすることができ、十分に小型化を図ることができる積層型半導体装置を提供することを解決すべき課題とする。
【0007】
【課題を解決するための手段】
上記課題を解決するためになされた本発明の第1の態様にかかる積層型半導体装置(半導体素子積層型の半導体装置)は、複数の電極パッド(配線パッド)が設けられた四角形の広がり面を有する半導体素子を積層して搭載している。ここで、各半導体素子の電極パッドは、上記四角形の隣り合う2つの辺の近傍に集中して配置されている。そして、積層方向に隣り合う半導体素子は、それらの広がり面と直交する方向にみて各半導体素子の電極パッドがそれぞれ他方の半導体素子と重ならないように、広がり面と平行な方向にずらせて配置されている。
【0008】
本発明の第2の態様にかかる積層型半導体装置は、複数の電極パッドが設けられた四角形の広がり面を有する半導体素子を2つ積層して搭載している。ここで、各半導体素子の電極パッドは、上記四角形の1つの辺の近傍に集中して配置されている。そして、両半導体素子は、電極パッドが設けられた広がり面同士が互いに向かい合い、かつ各半導体素子の電極パッドがそれぞれ他方の半導体素子と重ならないように、広がり面と平行な方向にずらせて配置されている。
【0009】
本発明の第3の態様にかかる積層型半導体装置は、複数の電極パッドが設けられた半導体素子を積層して搭載している。ここで、各半導体素子の電極パッドは、該半導体素子の側面に配置されている。この積層型半導体装置においては、半導体素子の、電極パッドが配置されている側面が、該半導体素子の広がり面に対して傾斜している(角度をもつ)のが好ましい。
【0010】
上記いずれの積層型半導体装置においても、その高さないしは厚さを小さくするために、積層方向に隣り合う半導体素子同士は、接着材(例えば、ダイボンド材)を用いて直接接合されているのが好ましい。
【0011】
なお、特開2001−217383号公報、特開2001−298150号公報あるいは特開2000−156464号公報は、ダミー素子を用いずに半導体素子を積層した積層型半導体装置を開示している。しかし、これらの従来の積層型半導体装置は、本発明の第1〜第3の態様にかかる積層型半導体装置の特徴、すなわち、電極パッドが四角形の隣り合う2つの辺の近傍に集中して配置されているといった特徴(第1の態様)、電極パッドが設けられた広がり面同士が互いに向かい合っているといった特徴(第2の態様)、あるいは電極パッドが半導体素子の側面に配置されているといった特徴(第3の態様)を備えていない。
【0012】
【発明の実施の形態】
以下、本発明の実施の形態を具体的に説明する。
実施の形態1.
図1(a)〜(c)は、本発明の実施の形態1にかかる同一サイズの4つの半導体素子を、電極パッドを備えた広がり面が同一方向(上方)を向くように積層して搭載している積層型半導体装置を示している。図1(a)に示すように、この積層型半導体装置では、半導体素子1の長方形(ないし正方形)の一方の広がり面上において、この長方形の4つの辺のうちの、隣り合う2つの辺の近傍に、複数の電極パッド2(配線パッド)が、対応する辺に沿って一列に並んで配置されている。
【0013】
そして、図1(b)に示すように、積層方向、すなわち広がり面と直交する方向に隣り合う2つの半導体素子1は、平面視で(すなわち、広がり面と直交する方向にみて)、各半導体素子1の電極パッド2が、それぞれ、他方の半導体素子1と重ならないように、広がり面と平行であるX1−X2方向及びY1−Y2方向にずらせて配置されている。
【0014】
図1(c)に示すように、各電極パッド2(図1(b)参照)上には、これをワイヤ9と接続するワイヤ接続部3が設けられている。また、積層方向に隣り合う半導体素子1は、ダミー素子を用いずに、ダイボンド材5を用いて直接接合されている。このため、積層型半導体装置の全体としての高さないし厚さを、十分に小さくすることができる。また、前記の特開平6−244360号公報に開示された積層型半導体装置のように半導体素子周縁部に段差を形成する必要がないので、製造プロセスが簡素なものとなる。かつ、薄い半導体素子1を用いることができるので、該積層型半導体装置の高さないし厚さを、より小さくすることができる。
【0015】
なお、図示していないが、半導体素子1は、例えば図4(c)に示す従来の半導体素子101と同様に、シリコン基板上に、順に、配線層と窒化ケイ素膜とが積層された構造を有している。また、電極パッド2の下面は配線層に接続され、上面は外部に露出している。
【0016】
図1(c)から明らかなとおり、この積層型半導体装置では、上側の2つの半導体素子1については、各ワイヤ接続部3ないし電極パッド2の上側には何も存在しない。したがって、ワイヤ接続、すなわちワイヤ9の電極パッド2への接続を容易に行うことができる。また、下側の2つの半導体素子1については、各ワイヤ接続部3ないし電極パッド2の上側に、半導体素子1の厚さと2つのダイボンド材5の厚さの合計に対応する高さの空間部が存在する。このため、ワイヤ接続ないしワイヤ9の電極パッド2への接続を、支障なく行うことができる。
【0017】
以上、実施の形態1にかかる積層型半導体装置では、半導体素子1の配線パッド2を、長方形(ないし正方形)の広がり面において、隣り合う(端部同士がつながる)2つの辺の近傍に配置することにより、ワイヤ接続を行うための空間を確保することができる。このため、ダミー素子を配置することなく、ダイボンド材5のみで半導体素子1同士を結合することができ、薄型の積層型半導体装置を実現することができる。また、広がり面において、1つの辺の近傍のみに電極パッド2を配置する場合に比べて、電極パッド2の数を多くすることができ、該積層型半導体装置の多機能化が容易となる。
【0018】
実施の形態2.
以下、図2(a)、(b)を参照しつつ、本発明の実施の形態2を説明する。なお、図2(a)、(b)において、実施の形態2にかかる図1(a)〜(c)中の部材と共通な部材には、図1(a)〜(c)中のものと同一の参照番号が付されている。図2(a)、(b)は、実施の形態2にかかる、同一サイズの2つの半導体素子を、電極パッドを有する広がり面が互いに向き合うように積層して搭載している積層型半導体装置を示している。なお、両半導体素子1は、ダイボンド材5を用いて直接接合されている。図2(b)に示すように、この積層型半導体装置では、半導体素子1の長方形(ないし正方形)の一方の広がり面上において、この長方形の1つの辺の近傍に、複数の電極パッド2(配線パッド)が、該辺に沿って一列に並んで配置されている。
【0019】
そして、図2(a)に示すように、両半導体素子1は、各半導体素子の電極パッド2がそれぞれ他方の半導体素子1と重ならないように、電極パッド2の配列と直交し、かつ広がり面と平行となる方向にずらせて配置されている。図2(a)から明らかなとおり、この積層型半導体装置では、上側の半導体素子1については、電極パッド2の上方には何も存在しないので、ワイヤ接続、ないしワイヤ9の電極パッド2への接続を容易に行うことができる。また、下側の半導体素子1については、電極パッド2の下方には、少なくとも、半導体素子1の厚さとダイボンド材5の厚さの合計に対応する高さhの空間部が存在するので、ワイヤ接続、ないしワイヤ9の電極パッド2への接続を支障なく行うことができる。
【0020】
以上、実施の形態2にかかる積層型半導体装置でも、半導体素子同士が、ダミー素子を用いずにダイボンド材5を用いて直接接合されているので、積層型半導体装置の全体としての高さないし厚さを、十分に小さくすることができる。また、半導体素子の周縁部に段差を形成する必要がないので、製造プロセスが簡素なものとなり、かつ薄い半導体素子1を用いることができる。
【0021】
実施の形態3.
以下、図3(a)、(b)を参照しつつ、本発明の実施の形態3を説明する。なお、図3(a)、(b)において、実施の形態1にかかる図1(a)〜(c)中の部材と共通な部材には、図1(a)〜(c)中のものと同一の参照番号が付されている。図3(a)、(b)は、実施の形態3にかかる、同一サイズの2つの半導体素子を、対応する広がり面が同一方向を向くように積層して搭載した積層型半導体装置を示している。
【0022】
図3(a)、(b)に示すように、この積層型半導体装置においては、半導体素子1は、シリコン基板6(Si基板)の上に、順に、配線層7と、窒化ケイ素膜8(保護層)とが積層されてなる構造を備えている。そして、シリコン基板6の側面は、該シリコン基板6の水平な広がり面(上面及び下面)に対して傾斜している(角度がついている)。ここで、配線層7は、シリコン基板の水平な上面と傾斜している側面とを覆うように配置されている。また、電極パッド2は、配線層7の水平な上面の一部と傾斜している側面とにわたって形成されている。なお、窒化ケイ素膜8は、シリコン基板4の水平な上面に対応する部分において、電極パッド2と配線層7とを覆っている。
【0023】
上側の半導体素子1の下面(シリコン基板6の下面)と、下側の半導体素子1の上面(窒化ケイ素膜8の上面)とは、対応する広がり面が同一方向を向くようにしてダイボンド材5を用いて直接接合されている。そして、ワイヤ接続部3は、半導体素子1の傾斜した側面において電極パッド2の上に形成されている。
【0024】
再び図4(c)に示すように、従来の半導体素子101では、シリコン基板106上に、各種配線層107ないし膜層107を形成する。そして、この後、半導体素子101の上面に、アルミニウム(Al)配線層からなる電極パッド102を形成し、その後窒化ケイ素膜108(保護膜)を形成する。
実施の形態3にかかる半導体素子1の形成手順は、基本的には、上記従来の半導体素子101の場合と同様である。しかし、シリコン基板6の側面を図3(a)に示すように傾斜させ(角度をつける)、シリコン基板6上に各種配線層7ないし膜層7を形成した後、半導体素子1の傾斜している側面に電極パッド2を形成する。この後、窒化ケイ素膜8を形成する。
【0025】
図3(b)から明らかなとおり、この積層型半導体装置では、半導体素子1の傾斜した側面に電極パッド2を配置しているので、その上方に、ワイヤ接続、ないしワイヤ9の電極パッド2へ接続を行うための空間部を形成する必要がない。このため、ダミー素子を配置することなく、ダイボンド材5のみで半導体素子1を積層することができる。よって、積層型半導体装置の全体としての高さないしは厚さを小さくすることができ、薄型の積層型半導体装置を実現することができる。
【0026】
【発明の効果】
本発明の第1の態様にかかる積層型半導体装置によれば、電極パッドは半導体素子の四角形の広がり面において隣り合う2つの辺の近傍に配置される。そして、積層方向に隣り合う半導体素子は、各半導体素子の電極パッドが他方の半導体素子と重ならないようにずらせて配置される。このため、同一サイズの複数の半導体素子が積層された場合、半導体素子間にダミー素子を挿入しなくても、電極パッドの上方に空間部が形成され、ワイヤ接続ないしはワイヤ9の電極パッド2への接続を容易に行うことができる。したがって、積層型半導体装置の全体としての高さないし厚さを小さくすることができ、該積層型半導体装置を小型化することができる。
【0027】
本発明の第2の態様にかかる積層型半導体装置によれば、電極パッドは半導体素子の四角形の広がり面の1つの辺の近傍に配置される。そして、両半導体素子は、電極パッドが設けられた広がり面同士が互いに向かい合い、かつ各半導体素子の電極パッドがそれぞれ他方の半導体素子と重ならないようにずらせて配置される。このため、半導体素子間にダミー素子を挿入しなくても、電極パッドの近傍に空間が形成され、ワイヤ接続、ないしはワイヤ9の電極パッドへの接続を容易に行うことができる。したがって、積層型半導体装置の全体としての高さないしは厚さを小さくすることができ、該積層型半導体装置を小型化することができる。
【0028】
本発明の第3の態様にかかる積層型半導体装置によれば、電極パッドが半導体素子の側面に配置される。このため、電極パッド近傍には空間部が形成され、ワイヤ接続、ないしはワイヤの電極パッドへの接続を容易に行うことができる。したがって、積層型半導体装置の全体としての高さないし厚さを小さくすることができ、該積層型半導体装置を小型化することができる。
【0029】
本発明の第3の態様にかかる積層型半導体装置において、半導体素子の側面が、広がり面に対して傾斜している場合は、電極パッドの上面が斜め上方を向くので、ワイヤ接続、ないしはワイヤの電極パッドへの接続を容易に行うことができる。
【0030】
上記各積層型半導体装置において、積層方向に隣り合う半導体素子同士が、接着材を用いて直接接合されている場合、積層型半導体装置の全体としての高さないし厚さは、半導体素子の厚みの合計より若干大きくなるだけであるので、ほぼ最大限に積層型半導体装置の高さないしは厚さを小さくすることができる。
【図面の簡単な説明】
【図1】(a)は、実施の形態1にかかる半導体素子の平面図であり、(b)は(a)に示す2つの半導体素子をずらせて配置した状態を示す平面図であり、(c)は(a)に示す半導体素子を積層して搭載した積層型半導体装置の立面断面図である。
【図2】(a)は実施の形態2にかかる積層型半導体装置の立面断面図であり、(b)は(a)に示す積層型半導体装置を構成する半導体素子の平面図である。
【図3】(a)は実施の形態3にかかる半導体素子の立面断面図であり、(b)は(a)に示す半導体素子を積層して搭載した積層型半導体装置の立面断面図である。
【図4】(a)は、従来の半導体素子の平面図であり、(b)は(a)に示す半導体素子を積層して搭載した積層型半導体装置の立面断面図であり、(c)は(a)に示す半導体素子の立面断面図である。
【符号の説明】
1 半導体素子、 2 電極パッド(配線パッド)、 3 ワイヤ接続部、 5 ダイボンド材、 6 シリコン基板、 7 配線層、 8 窒化ケイ素膜、9 ワイヤ。
Claims (5)
- 複数の電極パッドが設けられた四角形の広がり面を有する半導体素子を積層して搭載している積層型半導体装置において、
各半導体素子の電極パッドが、上記四角形の隣り合う2つの辺の近傍に集中して配置され、
積層方向に隣り合う半導体素子が、それらの広がり面と直交する方向にみて各半導体素子の電極パッドがそれぞれ他方の半導体素子と重ならないように、上記広がり面と平行な方向にずらせて配置されていることを特徴とする積層型半導体装置。 - 複数の電極パッドが設けられた四角形の広がり面を有する半導体素子を2つ積層して搭載している積層型半導体装置において、
各半導体素子の電極パッドが、上記四角形の1つの辺の近傍に集中して配置され、
両半導体素子が、電極パッドが設けられた広がり面同士が互いに向かい合い、かつ各半導体素子の電極パッドがそれぞれ他方の半導体素子と重ならないように、上記広がり面と平行な方向にずらせて配置されていることを特徴とする積層型半導体装置。 - 複数の電極パッドが設けられた半導体素子を積層して搭載している積層型半導体装置において、
各半導体素子の電極パッドが、該半導体素子の側面に配置されていることを特徴とする積層型半導体装置。 - 上記側面が、半導体素子の広がり面に対して傾斜していることを特徴とする請求項3に記載の積層型半導体装置。
- 積層方向に隣り合う半導体素子同士が、接着材を用いて直接接合されていることを特徴とする請求項1〜4のいずれか1つに記載の積層型半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002216913A JP2004063579A (ja) | 2002-07-25 | 2002-07-25 | 積層型半導体装置 |
US10/626,882 US20040164391A1 (en) | 2002-07-25 | 2003-07-25 | Stacked semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002216913A JP2004063579A (ja) | 2002-07-25 | 2002-07-25 | 積層型半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004063579A true JP2004063579A (ja) | 2004-02-26 |
Family
ID=31938535
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002216913A Pending JP2004063579A (ja) | 2002-07-25 | 2002-07-25 | 積層型半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20040164391A1 (ja) |
JP (1) | JP2004063579A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100603932B1 (ko) | 2005-01-31 | 2006-07-24 | 삼성전자주식회사 | 칩-온-보오드 기판을 갖는 반도체 장치 |
JP2008124256A (ja) * | 2006-11-13 | 2008-05-29 | Renesas Technology Corp | 半導体装置 |
JP2009123923A (ja) * | 2007-11-15 | 2009-06-04 | Elpida Memory Inc | 半導体装置及びその製造方法 |
US7989960B2 (en) | 2008-02-08 | 2011-08-02 | Renesas Electronics Corporation | Semiconductor device |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8324725B2 (en) * | 2004-09-27 | 2012-12-04 | Formfactor, Inc. | Stacked die module |
US8476749B2 (en) * | 2009-07-22 | 2013-07-02 | Oracle America, Inc. | High-bandwidth ramp-stack chip package |
US9082632B2 (en) | 2012-05-10 | 2015-07-14 | Oracle International Corporation | Ramp-stack chip package with variable chip spacing |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5760478A (en) * | 1996-08-20 | 1998-06-02 | International Business Machines Corporation | Clock skew minimization system and method for integrated circuits |
WO2000022676A1 (fr) * | 1998-10-14 | 2000-04-20 | Hitachi, Ltd. | Dispositif a semi-conducteur et procede de fabrication dudit dispositif |
JP3768761B2 (ja) * | 2000-01-31 | 2006-04-19 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
US6731009B1 (en) * | 2000-03-20 | 2004-05-04 | Cypress Semiconductor Corporation | Multi-die assembly |
JP3813788B2 (ja) * | 2000-04-14 | 2006-08-23 | 株式会社ルネサステクノロジ | 半導体装置及びその製造方法 |
JP3499202B2 (ja) * | 2000-10-16 | 2004-02-23 | 沖電気工業株式会社 | 半導体装置の製造方法 |
-
2002
- 2002-07-25 JP JP2002216913A patent/JP2004063579A/ja active Pending
-
2003
- 2003-07-25 US US10/626,882 patent/US20040164391A1/en not_active Abandoned
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100603932B1 (ko) | 2005-01-31 | 2006-07-24 | 삼성전자주식회사 | 칩-온-보오드 기판을 갖는 반도체 장치 |
JP2008124256A (ja) * | 2006-11-13 | 2008-05-29 | Renesas Technology Corp | 半導体装置 |
JP2009123923A (ja) * | 2007-11-15 | 2009-06-04 | Elpida Memory Inc | 半導体装置及びその製造方法 |
US7989960B2 (en) | 2008-02-08 | 2011-08-02 | Renesas Electronics Corporation | Semiconductor device |
US8319352B2 (en) | 2008-02-08 | 2012-11-27 | Renesas Electronics Corporation | Semiconductor device |
US8754534B2 (en) | 2008-02-08 | 2014-06-17 | Renesas Electronics Corporation | Semiconductor device |
US9377825B2 (en) | 2008-02-08 | 2016-06-28 | Renesas Electronics Corporation | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
US20040164391A1 (en) | 2004-08-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9281295B2 (en) | Embedded heat spreader for package with multiple microelectronic elements and face-down connection | |
JP5066302B2 (ja) | 半導体装置 | |
JP4322844B2 (ja) | 半導体装置および積層型半導体装置 | |
JP4633971B2 (ja) | 半導体装置 | |
JP2007073803A (ja) | 半導体装置及びその製造方法 | |
JP2002222889A (ja) | 半導体装置及びその製造方法 | |
JP2004158536A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2005020004A (ja) | 複数のフリップチップを有するマルチチップパッケージ及びその製造方法 | |
JP4970610B2 (ja) | 半導体装置の製造方法とリードフレーム | |
TW200820398A (en) | Structure of chip stacked packaging, structure of embedded chip packaging and fabricating method thereof | |
JP2002217359A (ja) | 半導体装置及び半導体装置構造 | |
JP3415509B2 (ja) | 半導体装置 | |
JP2008300663A (ja) | リードフレーム、このリードフレームを用いる半導体装置及びその製造方法 | |
JP2004063579A (ja) | 積層型半導体装置 | |
JP2002141459A (ja) | 半導体装置および製造方法 | |
US20070045864A1 (en) | Semiconductor device including a plurality of semiconductor chips stacked three-dimensionally, and method of manufacturing the same | |
JP2008187076A (ja) | 回路装置およびその製造方法 | |
JP2006054359A (ja) | 半導体装置 | |
JP4183070B2 (ja) | マルチチップモジュール | |
JP2009193982A (ja) | 半導体装置及び半導体装置の製造方法 | |
JPH02312265A (ja) | 半導体装置 | |
JP2003086734A (ja) | Cspのチップスタック構造 | |
JP2002033443A (ja) | 半導体モジュール | |
US20050285263A1 (en) | Semiconductor device | |
JP2005327755A (ja) | 半導体装置及びその製造方法 |