JP2006054359A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2006054359A JP2006054359A JP2004235845A JP2004235845A JP2006054359A JP 2006054359 A JP2006054359 A JP 2006054359A JP 2004235845 A JP2004235845 A JP 2004235845A JP 2004235845 A JP2004235845 A JP 2004235845A JP 2006054359 A JP2006054359 A JP 2006054359A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- adhesive layer
- filler
- semiconductor device
- mold resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【課題】 半導体チップ積層型の半導体装置において、モールド樹脂内に含まれるフィラーが接着剤層の端部に押し込まれ、半導体チップを損傷させることを防止することを目的とする。
【解決手段】 半導体装置は、少なくとも２つの半導体チップ１６，２０が接着剤層１８を介して積層され、フィラー２４入りのモールド樹脂２２によって封止されている半導体装置において、モールド樹脂２２に含まれるフィラー２４の大きさは接着剤層１８の厚さよりも大きい構成とする。また、接着剤層の面積は上側の半導体チップの下面の面積より大きい構成とする。
【選択図】 図１
【解決手段】 半導体装置は、少なくとも２つの半導体チップ１６，２０が接着剤層１８を介して積層され、フィラー２４入りのモールド樹脂２２によって封止されている半導体装置において、モールド樹脂２２に含まれるフィラー２４の大きさは接着剤層１８の厚さよりも大きい構成とする。また、接着剤層の面積は上側の半導体チップの下面の面積より大きい構成とする。
【選択図】 図１
Description
本発明は半導体装置に関し、特に複数の半導体チップを積層した積層型の半導体装置に関する。
近年、携帯電話は、通話機能に加えて、写真や動画撮影、インターネット、音楽や動画配信などさまざまな機能が付加されており、一般的にそういった情報のやりとりにはデータ格納用のＲＯＭと一時保存用のＲＡＭが使用されている。携帯電話のような小型の装置内の回路基板においては、半導体装置の実装面積が制限されるため、ＲＯＭとＲＡＭを積層して１つの半導体装置とされるものもある（例えば、特許文献１参照。）。
このような、積層型半導体装置においては、半導体チップは接着剤層を介して積層され、モールド樹脂で封止されている。最近はその情報量の多さよりメモリ容量の増大のため、３つ以上の半導体チップを積層してモールド樹脂で封止した半導体装置も開発されている。
このような、積層型半導体装置においては、半導体チップは接着剤層を介して積層され、モールド樹脂で封止されている。最近はその情報量の多さよりメモリ容量の増大のため、３つ以上の半導体チップを積層してモールド樹脂で封止した半導体装置も開発されている。
図３は従来の半導体チップ積層型の半導体装置の一例を示している。２つの半導体チップ１，２が接着剤層３を介して積層され、フィラー４入りのモールド樹脂５によって封止されている。半導体チップ積層に用いる接着剤層３は、フィルムタイプで弾性の低いものを使用している。モールド樹脂５で封止を行うときに、モールド圧力が矢印で示すように多くの方向から半導体チップにかかり、丸印Ａで示される接着剤層３の端部の領域において、モールド樹脂５内に含まれるフィラー４が接着剤層３の端部に押し込まれ、それが半導体チップ１と半導体チップ２の間に挟まることがある。このため、互いに向かって押圧されている半導体チップ１，２がフィラー４によって損傷する恐れがある。
本発明の目的は、半導体チップ積層型の半導体装置において、モールド樹脂内に含まれるフィラーが接着剤層の端部に押し込まれ、半導体チップを損傷させることを防止するようにした半導体装置を提供することである。
本発明による半導体装置は、少なくとも２つの半導体チップが接着剤層を介して積層され、フィラー入りのモールド樹脂によって封止されている半導体装置において、モールド樹脂に含まれるフィラーの大きさは接着剤層の厚さよりも大きいことを特徴とするものである。
この構成によれば、モールド樹脂に含まれるフィラーの大きさが接着剤層の厚さよりも大きいため、フィラーがモールド樹脂の封止圧力で接着剤層の端部に入り込むことはなく、半導体チップを損傷させることがない。
さらに、本発明による半導体装置は、少なくとも２つの半導体チップが接着剤層を介して積層され、フィラー入りのモールド樹脂によって封止されている半導体装置において、接着剤層の面積は上側の半導体チップの下面の面積よりも大きいことを特徴とするものである。
この構成によれば、接着剤層の面積が上側の半導体チップの下面の面積よりも大きいため、フィラーが接着剤層の端部に押し込まれたとしても、それは上側の半導体チップの外側の領域で止められ、フィラーがさらに下側の半導体チップと上側の半導体チップの間に挟まることはなく、半導体チップを損傷させることがない。
半導体チップ積層型の半導体装置において、モールド樹脂内に含まれるフィラーが接着剤層の端部に押し込まれ、その上下にある半導体チップを損傷させることを防止することができる。
以下本発明の実施例について図面を参照して説明する。図１は本発明の第１実施例による半導体チップ積層型の半導体装置を示す図である。図１において、半導体装置１０は、基板１２と、基板１２に接着剤層１４により固定された下側半導体チップ１６と、下側半導体チップ１６に接着剤層１８により固定された上側半導体チップ２０と、下側半導体チップ１６及び上側半導体チップ２０を封止するモールド樹脂２２とからなる。上側半導体チップ２０は下側半導体チップ１６よりも小さい。接着剤層１４の面積は下側半導体チップ１６の下面の面積と同じであり、接着剤層１８の面積は上側半導体チップ２０の下面の面積と同じである。
下側半導体チップ１６及び上側半導体チップ２０はそれぞれワイヤボンディング等の適切な手段により基板１２に電気的に接続される。基板１２は外部接続端子としての金属バンプ２６を有し、基板１２を金属バンプ２６により他の配線基板に搭載することができるようになっている。
モールド樹脂２２はエポキシ樹脂からなり、フィラー２４を含む。フィラー２４はシリカ等の粒子からなり、例えば、モールド樹脂２２内に８０〜９０重量％含まれる。接着剤層１４，１８は例えばイミド系の樹脂からなる比較的に弾性の低いフィルムタイプの接着剤からなる。接着剤層１４，１８の厚さは例えば２５μｍとするとこの場合には、モールド樹脂２２に含まれるフィラー２４の大きさ（粒子の大きさ）は直径３０〜７５μｍにする必要がある。
このように、モールド樹脂２２に含まれるフィラー２４の大きさが下側半導体チップ１６と上側半導体チップ２０の間の接着剤層１８の厚さよりも大きいため、モールド樹脂封止を行うときに、矢印で示すように多くの方向から樹脂封止圧力がかかっても、モールド樹脂２２内に含まれるフィラー２４は上側半導体チップ２０と下側半導体チップ１６との間の接着剤層１８の端部に押し込まれることはなく、上側半導体チップ２０と下側半導体チップ１６の間に挟まれることはないので、両半導体チップ１６，２０を損傷させることがない。
図２は本発明の第２実施例による半導体チップ積層型の半導体装置を示す図である。図２において、半導体装置１０は、基板１２と、基板１２に接着剤層１４により固定された下側半導体チップ１６と、下側半導体チップ１６に接着剤層１８により固定された上側半導体チップ２０と、下側半導体チップ１６及び上側半導体チップ２０を封止するモールド樹脂２２とからなる。上側半導体チップ２０は下側半導体チップ１６よりも小さい。接着剤層１４の面積は下側半導体チップ１６の下面の面積と同じであり、接着剤層１８の面積は下側半導体チップ１６の上面の面積よりも小さく、上側半導体チップ２０の下面の面積よりも大きい。
下側半導体チップ１６及び上側半導体チップ２０はそれぞれワイヤボンディング等の適切な手段により基板１２に電気的に接続される。基板１２は外部接続端子としての金属バンプ２６を有し、基板１２を金属バンプ２６により他の配線基板に搭載することができるようになっている。
モールド樹脂２２はエポキシ樹脂からなり、フィラー２４を含む。フィラー２４はシリカ等の粒子からなり、例えば、モールド樹脂２２内に８０〜９０重量％含まれる。接着剤層１４，１８は例えばイミド系の樹脂からなる比較的に弾性の低いフィルムタイプの接着剤からなる。本実施例の場合には、モールド樹脂２２に含まれるフィラー２４の大きさ（粒子の大きさ）は接着剤層１８の厚さに制限されない。
このように、下側半導体チップ１６と上側半導体チップ２０の間の接着剤層１８の面積が上側半導体チップ２０の下面の面積よりも大きいため、フィラー２４が接着剤層１８の端部に押し込まれたとしても、それは上側の半導体チップ２０の外側の領域くい止められ、フィラー２４がさらに接着剤層１８の内部を移動して下側半導体チップ１６と上側半導体チップ２０の間に挟まることはなく、両半導体チップ１６，２０を損傷させることがない。
以上は２つの半導体チップが積層された場合を例として説明したが、本発明は２つの半導体チップが積層された場合に限定されるものではなく、３つ以上の半導体チップが積層された場合にも同様に適用されるものである。
１０ 半導体装置
１２ 基板
１４ 接着剤層
１６ 下側半導体チップ
１８ 接着剤層
２０ 上側半導体チップ
２２ モールド樹脂
２４ フィラー
２６ 金属バンプ
１２ 基板
１４ 接着剤層
１６ 下側半導体チップ
１８ 接着剤層
２０ 上側半導体チップ
２２ モールド樹脂
２４ フィラー
２６ 金属バンプ
Claims (4)
- 少なくとも２つの半導体チップが接着剤層を介して積層され、フィラー入りのモールド樹脂によって封止されている半導体装置において、モールド樹脂に含まれるフィラーの大きさは接着剤層の厚さよりも大きいことを特徴とする半導体装置。
- 少なくとも２つの半導体チップが接着剤層を介して積層され、フィラー入りのモールド樹脂によって封止されている半導体装置において、接着剤層の面積は上側の半導体チップの下面の面積より大きいことを特徴とする半導体装置。
- 請求項１又は２に記載の半導体装置において、前記接着剤層はフィルムタイプの接着剤からなることを特徴とする半導体装置。
- 請求項１に記載の半導体装置において、前記モールド樹脂に含まれるフィラーの大きさは３０〜７５μｍであり、前記接着剤層の厚さは２５μｍであることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004235845A JP2006054359A (ja) | 2004-08-13 | 2004-08-13 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004235845A JP2006054359A (ja) | 2004-08-13 | 2004-08-13 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006054359A true JP2006054359A (ja) | 2006-02-23 |
Family
ID=36031627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004235845A Pending JP2006054359A (ja) | 2004-08-13 | 2004-08-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2006054359A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008251873A (ja) * | 2007-03-30 | 2008-10-16 | Oki Electric Ind Co Ltd | 半導体装置及び半導体装置製造方法 |
| JP2008277391A (ja) * | 2007-04-26 | 2008-11-13 | Fujitsu Microelectronics Ltd | 半導体装置及びその製造方法 |
| JP2010021347A (ja) * | 2008-07-10 | 2010-01-28 | Oki Semiconductor Co Ltd | 多層チップ型半導体装置及びその製造方法 |
| JP2010103553A (ja) * | 2009-12-24 | 2010-05-06 | Oki Semiconductor Co Ltd | 半導体装置 |
| JP2010118669A (ja) * | 2009-12-24 | 2010-05-27 | Oki Semiconductor Co Ltd | 半導体装置の製造方法 |
| US8541891B2 (en) | 2007-03-30 | 2013-09-24 | Lapis Semiconductor Co., Ltd. | Semiconductor device |
| US9117741B2 (en) | 2012-08-10 | 2015-08-25 | Ps4 Luxco S.A.R.L. | Semiconductor device |
-
2004
- 2004-08-13 JP JP2004235845A patent/JP2006054359A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008251873A (ja) * | 2007-03-30 | 2008-10-16 | Oki Electric Ind Co Ltd | 半導体装置及び半導体装置製造方法 |
| JP4579941B2 (ja) * | 2007-03-30 | 2010-11-10 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置及び半導体装置製造方法 |
| US8541891B2 (en) | 2007-03-30 | 2013-09-24 | Lapis Semiconductor Co., Ltd. | Semiconductor device |
| JP2008277391A (ja) * | 2007-04-26 | 2008-11-13 | Fujitsu Microelectronics Ltd | 半導体装置及びその製造方法 |
| JP2010021347A (ja) * | 2008-07-10 | 2010-01-28 | Oki Semiconductor Co Ltd | 多層チップ型半導体装置及びその製造方法 |
| JP2010103553A (ja) * | 2009-12-24 | 2010-05-06 | Oki Semiconductor Co Ltd | 半導体装置 |
| JP2010118669A (ja) * | 2009-12-24 | 2010-05-27 | Oki Semiconductor Co Ltd | 半導体装置の製造方法 |
| US9117741B2 (en) | 2012-08-10 | 2015-08-25 | Ps4 Luxco S.A.R.L. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6173753B2 (ja) | 密封膜を含むパッケージオンパッケージ電子装置及びその製造方法 | |
| JP4498403B2 (ja) | 半導体装置と半導体記憶装置 | |
| CN102656686B (zh) | 凹陷型嵌入式管芯无核封装 | |
| US6803646B2 (en) | Semiconductor device having first chip secured within resin layer and second chip secured on resin layer | |
| US8569114B2 (en) | Method of forming a semiconductor device package | |
| JP2001077301A (ja) | 半導体パッケージ及びその製造方法 | |
| JP2005311321A (ja) | 半導体装置およびその製造方法、並びに、該半導体装置を備えた液晶モジュールおよび半導体モジュール | |
| JP2008204462A (ja) | 半導体パッケージ、半導体パッケージを備える集積回路カード及びその製造方法 | |
| JP2006196709A (ja) | 半導体装置およびその製造方法 | |
| US20050189140A1 (en) | Chip package structure | |
| JP2011129894A (ja) | 半導体装置 | |
| JP4930699B2 (ja) | 半導体装置 | |
| CN100524736C (zh) | 堆叠型晶片封装结构 | |
| US7581960B2 (en) | Camera module and assembling process thereof | |
| JP2006054359A (ja) | 半導体装置 | |
| JP2014022738A (ja) | 半導体パッケージ及びその製造方法 | |
| JP2004253693A (ja) | 半導体装置 | |
| JP2007128953A (ja) | 半導体装置とそれを用いたメモリカード | |
| JP2008211188A (ja) | 半導体装置および携帯機器 | |
| JP2008187076A (ja) | 回路装置およびその製造方法 | |
| JP4716836B2 (ja) | 半導体装置 | |
| JP2004063579A (ja) | 積層型半導体装置 | |
| JP2009193982A (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR100592784B1 (ko) | 멀티 칩 패키지 | |
| US20080277770A1 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070720 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090825 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090901 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100105 |