JP2001077301A - 半導体パッケージ及びその製造方法 - Google Patents

半導体パッケージ及びその製造方法

Info

Publication number
JP2001077301A
JP2001077301A JP2000246332A JP2000246332A JP2001077301A JP 2001077301 A JP2001077301 A JP 2001077301A JP 2000246332 A JP2000246332 A JP 2000246332A JP 2000246332 A JP2000246332 A JP 2000246332A JP 2001077301 A JP2001077301 A JP 2001077301A
Authority
JP
Japan
Prior art keywords
semiconductor chip
circuit board
semiconductor
input
sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000246332A
Other languages
English (en)
Inventor
Genzen Shin
元 善 辛
Zenkyu Ri
善 九 李
Dosei Zen
道 成 全
Ill-Kwon Sim
一 權 沈
Dicaprio Vincent
ディカプリオ ビンセント
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Amkor Technology Korea Inc
Amkor Technology Inc
Original Assignee
Amkor Technology Korea Inc
Amkor Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR10-1999-0035108A external-priority patent/KR100400826B1/ko
Priority claimed from KR10-1999-0065926A external-priority patent/KR100411808B1/ko
Priority claimed from KR1019990065934A external-priority patent/KR20010058584A/ko
Application filed by Amkor Technology Korea Inc, Amkor Technology Inc filed Critical Amkor Technology Korea Inc
Publication of JP2001077301A publication Critical patent/JP2001077301A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/13Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657Stacked arrangements of devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175Flow barriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/0651Wire or wire-like electrical connections from device to substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06513Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06555Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06555Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06582Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586Housing with external bump or bump-like connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047Details of electrical connections between containers
    • H01L2225/1058Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01057Lanthanum [La]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/07802Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • H01L2924/143Digital devices
    • H01L2924/1433Application-specific integrated circuit [ASIC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1532Connection portion the connection portion being formed on the die mounting surface of the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1532Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1532Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape
    • H01L2924/1816Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】多数の半導体チップを積層した状態にパッケー
ジングすることによって、高機能化及び高容量化を具現
しながらもパッケージの厚さを相対的に薄型化する。 【解決手段】 中央部に貫通部16が形成された樹脂層
11の上、下面中、少なくとも一表面上に、接続部分が
コーティングから開口したボンドフィンガー12及びボ
ールランド13を包含する回路パターン19が形成され
ている回路基板10と、貫通部に上下方向に積層し、配
置され、各々の一面には多数の入出力パッド1a、2a
が形成された少なくとも2個以上の半導体チップ1、2
と、各半導体チップの入出力パッドと回路基板の各ボン
ドフィンガーとを接続する電気的接続手段20と、各半
導体チップ、接続手段及び貫通部を包含する領域を封止
する封止部30と、回路基板のボールランドに融着され
た多数の導電性ボール40とで構成され、少なくとも一
つの半導体チップが貫通部内に位置する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体パッケージ及
びその製造方法に関するもので、より詳しくは、多数の
半導体チップを積層した状態にパッケージングすること
によって、高機能化及び高容量化を具現しながらもパッ
ケージの厚さを相対的に薄型化し得る半導体パッケージ
及びその製造方法に関するものである。
【0002】
【従来の技術】近年の電子機器、例えば、携帯フォン、
セルラーフォン、ノートブックパソコン等のマザーボー
ドには、多数の半導体チップ等がパッケージングされ、
最小時間内にこれらが多機能を遂行し得るように設計さ
れると共に、前記半導体チップをパッケージングした半
導体パッケージ及び前記半導体パッケージ等が実装され
る電子機器も超小型化の趨勢にある。
【0003】さらに、近年の半導体パッケージはその厚
さを超薄型化するために回路基板に貫通された貫通部を
形成し、前記貫通部の内側に半導体チップを搭載した半
導体パッケージも製造されている。
【0004】このような半導体パッケージ100’の構
造を、図22を参照して簡単に説明すれば次のようであ
る。図示したように、上面に多数の入出力パッド4が形
成されている半導体チップ2’が具備されており、前記
半導体チップ2’の外周縁にはその半導体チップ2’が
位置するように貫通部27’が形成された回路基板2
0’が位置している。
【0005】前記回路基板20’は樹脂層21’を基本
層にしてその上面に多数のボンドフィンガー22’及び
ボールランド23’でなる回路パターンが形成されてお
り、前記回路パターンの表面はボンドフィンガー22’
及びボールランド23’が上部方向に接続部分がコーテ
ィングから開口するようにカバーコート24’がコーテ
ィングされている。
【0006】前記半導体チップ2’の入出力パッド4’
と前記回路基板20’のボンドフィンガー22’は電気
的に接続されるように接続手段30’により相互接続さ
れている。また、前記回路基板20’の貫通部27’内
側に配置された半導体チップ2’、接続手段30’等を
外部環境から保護するように封止部40’が形成されて
おり、前記回路基板20’のボールランド23’には各
々導電性ボール50’が融着されて後、マザーボード
(Mother Board)に実装が可能になってい
る。
【0007】しかし、このような従来の半導体パッケー
ジ100’は回路基板20’の貫通部27’にただ一つ
の半導体チップ2’だけを搭載しているから、半導体パ
ッケージ100’の高密度化、高機能化及び高容量化に
は限界があるという問題点がある。
【0008】さらに、前記回路基板20’の貫通部2
7’に搭載される半導体チップ2’がメモリチップ(例
えば、Flash メモリまたはSRAM等)である場
合、多数の前記半導体パッケージ100’をマザーボー
ド(未図示)に実装しなければならないので、その実装
密度が極めて低下されるという問題点がある。
【0009】また、近年の半導体パッケージは、特別使
用者のために開発された注文型半導体チップ(ASI
C; Application Specific I
ntegrated Circuit)とメモリ用半導
体チップを共にパッケージングした半導体パッケージが
要望されているが、このような要求に充分に対応してい
ないのが現在の実状である。
【0010】このような問題点を解決するための従来の
方案で、多数の半導体チップを積層することによって、
各々の区分された機能を有する半導体チップを複数個に
結合して多機能化または高性能化された一つの半導体パ
ッケージに具現した積層型半導体パッケージが開発され
ている。その構造を図23及び図24に示す。ここで、
図23は断面図であり、図24は封止部の形成前の状態
を示す平面図である。
【0011】前記従来の積層型半導体パッケージ10
1’は、樹脂層11を中心にその上下面に回路パターン
19が形成され前記上面の回路パターン19にはボンド
フィンガー12が形成されている回路基板10が具備さ
れ、前記回路基板10上面の中央には第1の半導体チッ
プ1が接着層7を介在して接着されている。図面中、未
説明の符号14は上下面の回路パターン19を連結する
導電性ビアホールであり、15は回路パターン19を外
部環境から保護するためのカバーコートである。
【0012】また、前記第1の半導体チップ1の上面に
もまた、接着層7を介在して第2半導体チップ2が接着
されており、前記第1の半導体チップ1と第2半導体チ
ップ2の入出力パッド4aは互いに重畳されないように
それぞれ異なる方向に向かって形成されている。
【0013】即ち、図24に図示したように、第1の半
導体チップ1の入出力パッド4aは、図面上で見れば、
上下に向う反面、第2半導体チップ2の入出力パッド4
aは左右に向かうようにすることによって、相互重畳さ
れないようになっている。
【0014】前記第1の半導体チップ1及び第2半導体
チップ2の入出力パッド4aは、各々回路基板10のボ
ンドフィンガー12に導電性ワイヤのような接続手段2
0により接続されており、前記回路基板10の下面に形
成されたボールランド13には多数の導電性ボール40
が融着され、次後、メインボード(マザーボード)へ半
導体チップの信号が伝達可能になるようになっている。
【0015】ー方、前記第1の半導体チップ1及び第2
半導体チップ2、接続手段20は封止材で封止された封
止部30により外部環境から保護するようになってい
る。
【0016】しかし、従来のこのような積層型半導体パ
ッケージ101’は、回路基板上に第1の半導体チップ
が接着され、また、その第1の半導体チップ上面に第2
半導体チップが接着されるから、全体的に半導体パッケ
ージの厚さが非常に増大されるという問題点がある。こ
のような問題は結局、前記従来の半導体パッケージ10
1’を収容する装置や電子器機の厚さをさらに厚く作る
要因になる。
【0017】また、第2半導体チップの入出力パッドと
回路基板との間の高低差が大きくなるので、第2半導体
チップと回路パターンとを連結される導電性ワイヤのよ
うな接続手段の湾曲高さ(loop height)が
高くなる傾向があるし、これにより、湾曲角が鋭角化さ
れるから、モールディングの時の溶融樹脂充填圧により
前記導電性ワイヤのスィーピング(sweeping)
不良が発生する可能性が増加され、それだけ半導体パッ
ケージの製造工程中、不良発生度が高くなる欠点があ
る。
【0018】前記のような従来の半導体パッケージの他
の一例で、多積層型半導体パッケージ102’を図25
に図示する。図示したように、従来の多積層型半導体パ
ッケージ102’は従来のBGAパッケージ103’を
多数個に積層させた形態になっている。
【0019】前記各々のBGAパッケージ103’は、
上下面にボールランド13が形成された回路基板10中
央の貫通部に半導体チップ1が位置しており、前記半導
体チップ1の入出力パッド(図示せず)は回路基板10
の上面に導電体で形成されたボンドフィンガー12に導
電性ワイヤ20でボンディングされており、前記下面の
ボールランド13は上面のボンドフィンガー12と導電
性ビアホール14を通じて電気的に連結されており、下
面のボールランド13には導電性ボール40が融着され
ており、前記回路基板10の上面は半導体チップ1及び
導電性ワイヤ20等を外部環境から保護するための封止
部30が形成されている。
【0020】ここで、前記回路基板10の上面に形成さ
れたボンドフィンガー12は外部に直接露出されてお
り、前記ボンドフィンガー12には上部に向って突出さ
れた突出パッド8が形成されている。
【0021】このような構造の従来のBGAパッケージ
103’は半導体チップが回路基板の中央の貫通部内に
位置しているので、より薄型化されたパッケージの製造
が可能であり、その実装密度を増大するために一つのB
GAパッケージ上面にまた異なるBGAパッケージを融
着するが、上面のBGAパッケージの下面に形成された
ソルダボールをその下面のBGAパッケージの上面に形
成された突出パッドに融着する方法により多数個を積層
することによって密度を増大させている。
【0022】しかし、このような従来の積層型半導体パ
ッケージ102’に於いては、各々の従来のBGAパッ
ケージ103’の印刷回路基板上部の周縁に突出パッド
を形成し、その突出パッドにソルダボールを融着する方
法を使用しているので、このような突出パッドを別途に
形成しなければならないという問題点があり、また、突
出パッドの高さ程度、その高さが増加され、結局、電子
機器の厚さの縮小には限界があり、また、このような従
来の各々の半導体パッケージ103’に於いては、単一
のパッケージに単一のチップが搭載されているので、単
一のパッケージのメモリ容量の極大化及びメモリチップ
の実装密度の増大に限界がある。
【0023】
【発明が解決しようとする課題】したがって、本発明は
上記のような従来の問題点を解決すべく案出したもので
あり、本発明の一番目の目的は、回路基板の貫通部を包
含する領域上に少なくとも2個の半導体チップを積層し
た状態に搭載することによって、相対的に薄型化しなが
らも高密度化、高機能化及び高容量化した半導体パッケ
ージの提供にある。
【0024】本発明の二番目の目的は、前記本発明の一
番目の目的による半導体パッケージに於いて、その回路
基板の上下面にソルダボールランドが形成され前記半導
体パッケージを多数個に積層させた、相対的により薄型
化させると共に、実装密度及びメモリ容量を極大化させ
得る半導体パッケージの提供にある。
【0025】本発明の三番目の目的は、本発明の前記一
番目の目的による半導体パッケージの製造方法の提供に
あり、本発明の製造方法によればワイヤスィーピング現
象を効果的に除去することができる。
【0026】
【課題を解決するための手段】前記一番目の目的を達成
するためになされた本発明による半導体パッケージは、
中央部に貫通部が形成された樹脂層の上、下面中、少な
くとも一表面上に、接続部分がコーティングから開口し
たボンドフィンガー及びボールランドを包含する回路パ
ターンが形成されている回路基板と、前記貫通部に上下
方向に積層し、配置され、各々の一面には多数の入出力
パッドが形成された少なくとも2個以上の半導体チップ
と、前記各半導体チップの入出力パッドと回路基板の各
ボンドフィンガーとを接続する電気的接続手段と、前記
各半導体チップ、接続手段及び貫通部を包含する領域を
封止する封止部と、前記回路基板のボールランドに融着
された多数の導電性ボールとで構成され、少なくとも一
つの半導体チップが前記貫通部内に位置することを特徴
とする。
【0027】前記一番目の目的を達成するためになされ
た本発明による他の半導体パッケージは、一面に多数の
入出力パッドが形成された第1半導体チップと、前記第
1半導体チップの入出力パッドが形成された面に接着剤
で接着された第2半導体チップと、前記第1半導体チッ
プ及び第2半導体チップが収容できる大きさの貫通孔が
形成された樹脂層を中心に、表面には回路パターンが形
成され、前記回路パターンはカバーコートでコーティン
グされた回路基板と、前記回路基板の回路パターンと第
1半導体チップ及び第2半導体チップの入出力パッドと
の間を電気的に連結させる電気的接続手段と、前記第1
半導体チップ、第2半導体チップ及び接続手段を外部環
境から保護するように封止材で封止し形成された封止部
と、前記回路基板の回路パターンに融着された多数の導
電性ボールとを包含して構成されることを特徴とする。
【0028】ここで、前記第1半導体チップ又は第2半
導体チップ中、いずれかの一つは平面状の直四角形であ
るのが望ましく、また、前記第1半導体チップ又は第2
半導体チップに形成された入出力パッドは断面又は平面
上で互いに異なる位置に形成されるのが望ましい。
【0029】また、前記第2半導体チップが接着された
前記第1半導体チップの表面の反対面が封止部の外部に
露出されるようにするのが望ましい。
【0030】また、前記第1半導体チップ及び第2半導
体チップの入出力パッドは、導電性ボールの形成方向と
同一の方向に位置させることができる。
【0031】また、前記第1半導体チップ及び第2半導
体チップの入出力パッドは、導電性ボールの形成方向と
反対方向に位置させることができる。
【0032】前記のように入出力パッドと導電性ボール
の形成方向が反対方向に向う場合、前記回路基板は樹脂
層の上下面に回路パターンが形成され、上下の回路パタ
ーンは導電性ビアホールにより相互接続されるのが望ま
しい。
【0033】また、前記一番目の目的を達成するためな
された本発明によるさらに他の半導体パッケージは、中
央部に貫通部が形成された樹脂層を中心に、前記貫通部
外周縁の樹脂層の上下面には、接続部分がコーティング
から外側に開口したボンドフィンガー及びボールランド
を包含する回路パターンが形成されており、前記上下面
の回路パターンは導電性ビアホールにより相互連結され
ている回路基板と、前記回路基板の貫通部の内側に配置
されており、多数の入出力パッドが下方に向かって形成
された第1半導体チップと、前記第1半導体チップの上
面に接着されており、多数の入出力パッドが上方に向か
って形成された第2半導体チップと、前記第1、2半導
体チップの入出力パッドと回路基板の上下面に形成され
たボンドフィンガーとを各々接続する多数の接続手段
と、前記第1半導体チップ及び貫通部を包含する回路基
板下面の一定の領域を封止する第1封止部と、前記第2
半導体チップ及び貫通部を包含する回路基板上面の一定
の領域を封止する第2封止部と、前記回路基板のボール
ランドに融着された多数の導電性ボールとを包含して構
成されることを特徴とする。
【0034】ここで、前記第2半導体チップの上面には
第3半導体チップがさらに附着され、前記第3半導体チ
ップの入出力パッドは接続手段により回路基板のボンド
フィンガーに接続されることが望ましい。
【0035】また、前記第1半導体チップの下面には第
4半導体チップがさらに附着され、前記第4半導体チッ
プの入出力パッドは接続手段により回路基板のボンドフ
ィンガーに接続されることが望ましい。
【0036】また、前記第1封止部は液相エポキシ樹脂
による封止部であり、第2封止部はエポキシモールディ
ングコンパウンドによる封止部であることが望ましい。
【0037】また、前記回路基板の上面で貫通部の外周
縁には、第2半導体チップを第1半導体チップに接着さ
せる接着剤が流出しないように一定の高さのダムをさら
に形成するのが望ましい。
【0038】前記三番目の目的を達成するためになされ
た本発明による半導体パッケージの製造方法は、中央部
に貫通部が形成された樹脂層を中心に、前記貫通部外周
縁の樹脂層の上下面には接続部分がコーティングから外
側に開口したボンドフィンガー及びボールランドを包含
する回路パターンが形成されており、前記上下面の回路
パターンは、導電性ビアホールにより相互連結されてい
る回路基板を提供する段階と、前記回路基板の貫通部の
内側に多数の入出力パッドが下方に向かって形成された
第1半導体チップを配置させ、前記第1半導体チップの
入出力パッドと回路基板のボンドフィンガーとを接続手
段で相互接続させる段階と、前記第1半導体チップ及び
貫通部を包含する回路基板下面の一定の領域を封止部材
で封止する第1封止段階と、前記第1半導体チップの上
面に入出力パッドが上方に向かって形成された第2半導
体チップを接着させ、前記第2半導体チップの入出力パ
ッドと回路基板のボンドフィンガーとを接続手段で相互
接続させる段階と、前記第2半導体チップ及び貫通部を
包含する回路基板上面の一定の領域を封止部材で封止す
る第2封止段階と、前記回路基板のボールランドに多数
の導電性ボールを融着する段階とを包含してなることを
特徴とする。
【0039】前記回路基板の貫通部に第1半導体チップ
を配置させる段階は少なくとも2個以上の半導体チップ
を積層したままで配置されるのが望ましい。
【0040】また、前記第2半導体チップを接着させる
段階は、少なくとも2個以上の半導体チップを積層した
ままで接着させるのが望ましい。
【0041】また、前記回路基板の貫通部に第1半導体
チップを配置させる段階後、前記第1半導体チップの下
面にさらに他の半導体チップを附着させることもでき
る。
【0042】また、前記第2半導体チップを接着させる
段階後、前記第2半導体チップの上面にさらに他の半導
体チップを附着させることもできる。
【0043】前記三番目の目的を達成するためになされ
た本発明による半導体パッケージの他の製造方法は、中
央部に貫通部が形成された樹脂層を中心に、前記貫通部
外周縁の樹脂層の上下面には接続部分がコーティングか
ら外側に開口したボンドフィンガー及びボールランドを
包含する回路パターンが形成されており、前記上下面の
回路パターンは、導電性ビアホールにより相互連結され
ている回路基板を提供する段階と、前記回路基板の貫通
部上面に上方に向かって少なくともー個以上の半導体チ
ップを接着させ、前記半導体チップの入出力パッドと回
路基板のボンドフィンガーとを接続手段で相互接続させ
る段階と、前記回路基板の貫通部の上面及び前記半導体
チップを封止部材で封止する第1封止段階と、前記半導
体チップの下面である回路基板の貫通部内側に多数の入
出力パッドが下方に向かって形成された少なくとも一個
以上の半導体チップを配置させ、前記半導体チップの入
出力パッドと回路基板のボンドフィンガーとを接続手段
で相互接続させる段階と、前記半導体チップ及び貫通部
を包含する回路基板下面の一定の領域を封止部材で封止
する第2封止段階と、前記回路基板のボールランドに多
数の導電性ボールを融着する段階とを包含してなること
を特徴とする。
【0044】前記二番目の目的を達成するためになされ
た本発明による半導体パッケージは、上下面に回路パタ
ーンが形成された印刷回路基板中央の貫通部内に位置
し、その下面が前記回路パターンの下面と同一の線上を
なす半導体チップと、前記半導体チップの入出力パッド
と前記印刷回路基板上面の回路パターンとを電気的に接
続させる接続手段と、前記回路基板上面及び下面の回路
パターンを電気的に連結する多数の導電性ビアホール
と、前記回路基板上面及び下面の回路パターン上に形成
されるソルダボールが融着される多数のソルダボールラ
ンドと、前記半導体チップ及び接続手段等を外部の環境
から保護するための封止部とで構成されることを特徴と
する。
【0045】ここで、前記半導体チップが少なくとも2
個以上に積層形成され、各半導体チップの入出力パッド
と前記回路基板上面の回路パターンが接続手段により電
気的に接続されることが望ましい。
【0046】また、複数の前記半導体パッケージ回路基
板下面の多数のボールランドに多数のソルダボールを融
着させた後、一つの半導体パッケージの回路基板下面の
多数のソルダボールを他の半導体パッケージの回路基板
上面の多数のソルダボールランドに融着させることによ
って、垂直方向に同一形態に半導体パッケージが多数個
積層された構成を有する半導体パッケージとすることが
できる。
【0047】
【発明の実施の形態】次に、本発明にかかる半導体パッ
ケージ及びその製造方法の実施の形態の具体例を図面を
参照しながら説明する。図1及び図2は、本発明の第1
実施例による半導体パッケージ101、102を図示し
た断面図である。
【0048】一面に多数の入出力パッド(図示せず)が
下面に向って形成された第1半導体チップ1が配置され
ており、第1半導体チップ1の入出力パッド(未図示)
が形成された同一の面には接着層7を介在して第2半導
体チップ2が接着されており、第2半導体チップ2の入
出力パッド2aもまた、下面に向かっている。接着層7
は通常的なエポキシ接着剤が使用されるか、または両面
テープ等が利用される。
【0049】ここで、第1半導体チップ1または第2半
導体チップ2中、少なくとも一つは平面状の直四角形に
形成することによって、入出力パッド1a、2aが互い
に干渉することなく、次後、導電性ワイヤ等のような接
続手段20の連結作業が容易にでき、第1半導体チップ
1及び第2半導体チップ2すべてを直四角形にすること
もできる。
【0050】また、第1半導体チップ1と第2半導体チ
ップ2の入出力パッド1a、2aは断面または平面上で
見た時、他の位置に形成されるか、配置されるようにす
ることによって、前記接続手段20の連結作業がより容
易にできる。即ち、第1半導体チップ1の入出力パッド
が平面上で、上下面の縁に位置すれば、第2半導体チッ
プ2の入出力パッドは平面上で左右側に位置するのが望
ましい。
【0051】一方、第1半導体チップ1の外周縁には回
路基板10が位置している。回路基板10には一定の大
きさの貫通部16が形成され、その貫通部16に第1半
導体チップ1が収容されている。回路基板10は樹脂層
11を中心に下面に導電性回路パターン19が微細に形
成されており、回路パターン19は外部環境から保護さ
れるようにカバーコート15でコーティングされてい
る。
【0052】また、第1半導体チップ1及び第2半導体
チップ2の入出力パッド1a、2aと回路基板10の下
面に形成された回路パターン19とは導電性ワイヤ等の
電気的接続手段20により連結されている。よって、第
1半導体チップ1及び第2半導体チップ2の電気的信号
は接続手段20により回路パターン19との間で相互に
伝達される。
【0053】また、第1半導体チップ1、第2半導体チ
ップ2、接続手段20等は外部の塵、湿気、電気的な衝
撃または機械的な衝撃等から保護するように封止材で封
止されている。封止材で封止された領域を封止部30と
いう。
【0054】また、回路基板10の下面に形成された回
路パターン19には多数の導電性ボール40が融着さ
れ、次後、メインボード(マザーボード)に実装が可能
なようになっている。導電性ボール40はソルダボール
(solder ball)でするのが望ましい。
【0055】ここで、第1半導体チップ1及び第2半導
体チップ2の入出力パッド1a、2aの形成方向は回路
パターン19または導電性ボール40の形成方向と同一
にするので、回路基板10の上面には回路パターン12
やカバーコート15層を別途さらに形成しないようにす
るのが望ましい。
【0056】また、第1半導体チップ1の上面、即ち、
第2半導体チップ2に接しない反対面は封止部30の外
側に露出させて熱放散性能を向上させるのが望ましい。
また、図2でのように、第1半導体チップ1及び樹脂層
11の上面には熱伝導性層60、例えば、銅(Cu)や
アルミニウム(Al)等の熱伝導性層をさらに形成させ
て熱放散性能をもっと向上させることもできる。
【0057】一方、図1、図2では半導体チップ1、2
の入出力パッド1a(未図示)、2aが下面に向かって
いるが、図3でのように、その入出力パッド1a、2a
が上方に向かうようにすることもできる。この時、回路
基板10の上面、即ち、樹脂層11の上面にも回路パタ
ーン19を形成し、上面の回路パターン19と下部の回
路パターン19とを導電性ビアホール14により連結し
て信号経路を確保する。さらに、樹脂層11の上面の回
路パターン12も外部環境から保護するためにカバーコ
ート15でコーティングするのが望ましい。
【0058】図3、図4及び図5は本発明の第2の実施
例による半導体パッケージ103、104、105を図
示した断面図である。第2の実施例は、上記第1の実施
例と類似した構造であるので、その差異点だけを説明す
ることにする。
【0059】上面に多数の入出力パッド(図示せず)が
形成された第1半導体チップ1が配置されており、第1
半導体チップ1の入出力パッド1aが形成された同一の
面には接着層7で第2半導体チップ2が接着されてお
り、第2半導体チップ2の入出力パッド2aもまた上面
に形成されている。第1半導体チップ1の下面は封止部
30の外側に露出させ、熱放散能力の向上を図ってい
る。
【0060】また、第1半導体チップ1の外周縁には回
路基板10が位置しているが、これは回路基板10に一
定の大きさの貫通部16を形成し、貫通部16に第1半
導体チップ1を配置させたものである。回路基板10は
樹脂層11を中心に上下面に導電性回路パターン19が
微細に形成されており、回路パターン19は外部環境か
ら保護するようにカバーコート15がコーティングされ
ている。また、樹脂層11の上下面に形成された回路パ
ターン19は導電性ビアホール14により相互接続され
ている。
【0061】また、第1半導体チップ1の入出力パッド
は、回路基板10の上面に形成された回路パターン19
と電気的接続手段20により接続されており、同様に第
2半導体チップ2の入出力パッド2aもまた回路基板1
0の上面に形成された回路パターン12に電気的接続手
段20により接続されている。よって、第1半導体チッ
プ1及び第2半導体チップ2の電気的入出力信号は、接
続手段20を通じて、回路基板10の上面に形成された
回路パターン19、導電性ビアホール14及び回路基板
10の下面に形成された回路パターン19及び最終的に
導電性ボール40を通じてメインボード(マザーボー
ド)との間で相互に伝達される。
【0062】ここで、回路基板10に形成された貫通部
16により第1半導体チップ1の厚さが相殺されること
によって、超薄型の半導体パッケージが得られ、また、
第2半導体チップ2と回路基板10との間を接続する接
続手段20の導電性ワイヤの湾曲の高さも高くならない
ので、従来のような接続手段20の導電性ワイヤのスィ
ーピング現象を防止することができる。
【0063】一方、図4に図示したように、大きさが互
いに異なる第1半導体チップ1と第2半導体チップ2を
具備することもできる。即ち、第1半導体チップ1より
小さい第2半導体チップ2を具備し、第2半導体チップ
2を第1半導体チップ1に接着層7を用いて接着する。
この時、第1半導体チップ1及び第2半導体チップ2の
入出力パッド1a、2aは同一の方向へ向くように形成
できる長所があり、同じく超薄型の半導体パッケージを
維持することは勿論である。
【0064】また、図5に図示したように、回路基板1
0に多数の貫通部16を形成することによって多数の半
導体チップを各々の貫通部16に積層した形態のパッケ
ージにもできる。
【0065】上記のような本発明の第1及び第2の実施
例による半導体パッケージ101〜105によれば、回
路基板に貫通部が形成され、貫通部に第1半導体チップ
及び第2半導体チップが積層されることによって、貫通
部が第1半導体チップの厚さを相殺し多数の半導体チッ
プが積層されるにもかかわらず、半導体パッケージの厚
さを薄く維持し得る効果がある。
【0066】また、上記のように多数の半導体チップが
積層された構造によって、多機能を有する多数の半導体
チップを一つの半導体パッケージに収容、具備し得る効
果がある。
【0067】さらに、第2半導体チップの入出力パッド
と回路基板との間の高さの差が、従来の第1半導体チッ
プと回路基板との間の高さの差と同一にすることで、導
電性ワイヤの湾曲の高さが高くならなく、よって、半導
体チップが積層された構造であるにもかかわらず、導電
性ワイヤのスィーピング発生の可能性を低下させる効果
がある。
【0068】図6乃至図8は本発明の第3の実施例によ
る半導体パッケージ106、107、108を図示した
断面図である。まず、図6に図示したように、半導体チ
ップとマザーボードとの間で信号伝達の機能を有する回
路基板10が具備されている。回路基板10は、中央部
に貫通部16が形成された樹脂層11を中心に、貫通部
16の外周縁である樹脂層11の上下面に多数のボンド
フィンガー12及びボールランド13を包含する回路パ
ターンが形成されている。
【0069】これをもっと詳細に説明すれば、樹脂層1
1の上面にはボンドフィンガー12を有する回路パター
ンが形成され、樹脂層11の下面にはボンドフィンガー
12及びボールランド13を有する回路パターンが形成
されている。また、樹脂層11の上下面に形成された回
路パターンは導電性ビアホール14により相互接続され
ている。また、樹脂層11の上下面には回路パターン
中、ボンドフィンガー12及びボールランド13が外側
にオープン(open)されたままで一定の厚さのカバ
ーコート15がコーティングされ、その回路パターンを
外部環境から保護するようになっている。
【0070】回路基板10の貫通部16の内側には多数
の入出力パッド1aが下方に向かって形成された第1半
導体チップ1が配置されている。第1半導体チップ1の
上面には接着剤により第2半導体チップ2が接着されて
いる。第2半導体チップ2は上方に向かって多数の入出
力パッド2aが形成されている。
【0071】また、回路基板10の貫通部16の外周縁
である上面には、第2半導体チップ2を第1半導体チッ
プ1に接着させる接着剤がボンドフィンガー12を汚染
させないように一定の高さのダム17が形成されてい
る。ダム17は通常的なカバーコートの材質と同一なも
ので形成するのが望ましい。
【0072】また、第2半導体チップ2の上面には、こ
の第2半導体チップ2より小さい第3半導体チップ3が
附着されるが、本発明は、これに限定するものではな
い。勿論、第3半導体チップ3の上面には多数の入出力
パッド3aが形成されている。
【0073】第1、2、3の半導体チップ1、2、3の
各入出力パッド1a、2a、3aは、回路基板10の上
下面に形成されたボンドフィンガー12にアルミニウム
(Al)ワイヤまたはゴールド(Au)ワイヤのような
接続手段20により相互接続されている。即ち、第1半
導体チップ1の入出力パッド1aは回路基板10の下面
に形成されたボンドフィンガー12と接続されており、
第2、3半導体チップ2、3の入出力パッド2a、3a
は回路基板10の上面に形成されたボンドフィンガー1
2と接続されている。
【0074】第1、2、3半導体チップ1、2、3及び
貫通部16を包含する回路基板10の上下面の一定の領
域は封止部材で封止されている。これをもっと詳細に説
明すれば、前記第1半導体チップ1及び貫通部16の内
側を包含する回路基板10下面の一定の領域(ボールラ
ンド13を侵入しない範囲)は第1封止部31であり、
望ましくは、液相エポキシ樹脂にて封止されている。し
かし、ここで、第1封止部31は液相エポキシ樹脂に限
定するものではない。また、第2、3半導体チップ2、
3及び貫通部16を包含する回路基板10上面の一定の
領域は第2封止部32であり、望ましくは、エポキシモ
ールディングコンパウンドで封止されている。しかし、
ここで、第2封止部32はエポキシモールディングコン
パウンドに限定するものではない。
【0075】ここで、図7の半導体パッケージ107で
のように、第2封止部32は回路基板10の上面全体を
封止することもできるが、これに限定するものではな
い。最終的に、回路基板10のボールランド13、即
ち、回路基板10の下面に形成されたボールランド13
にはソルダボールのような導電性ボール40が融着され
ているので、この導電性ボール40がメインボード(マ
ザーボード)の所定のパターンに融着されてことにより
実装が可能となっている。
【0076】一方、図8の半導体パッケージ108での
ように、第1半導体チップ1の下面には第4半導体チッ
プ4がさらに附着されるが、これに限定するものではな
い。第4半導体チップ4もまた、下方に向かって多数の
入出力パッド4aが形成されており、この入出力パッド
4aは接続手段20により回路基板10の下面に形成さ
れたボンドフィンガー12に連結される。
【0077】図9乃至図14は本発明の第3の実施例に
よる半導体パッケージ106の製造方法を図示した断面
図である。まず、図9に図示したように、中央部に貫通
部16が形成された樹脂層11を中心に、貫通部16の
外周円の樹脂層11の上下面にはボンドフィンガー12
及びボールランド13を包含する回路パターンが形成さ
れており、上下面の回路パターンは導電性ビアホール1
4により相互連結されている回路基板10を提供する。
【0078】この時、貫通部16の上面にはその貫通部
16を閉鎖するフィルム18を接着することによって、
半導体チップ1、2、3が容易に安着または接着が可能
になるようにする。また、貫通部16の外周円の附近で
ある回路基板10の上面には一定の高さのダム17を形
成し、次後、接着剤がボンドフィンガー12を汚染する
ことのないようにするのが望ましい。
【0079】次いで、図10に図示したように、回路基
板10の貫通部16の内側に第1半導体チップ1を接着
し、次いで、接続手段20を用いて入出力パッドと回路
基板10の下面に形成されたボンドフィンガー12とを
接続する。この時、第1半導体チップ1の下面には他の
半導体チップ(図示せず)を接着させ、一体化した後、
搭載することもできる。第1半導体チップ1を搭載した
後、その第1半導体チップ1の下面に他の半導体チップ
を接着させることもできる。
【0080】次いで、図11に図示したように、第1半
導体チップ1及び貫通部16を包含する回路基板10下
面の一定の領域、第1封止部31を封止する。この時、
第1封止部31は液相エポキシ樹脂材を用いるのが望ま
しいが、これに限定するものではない。
【0081】次いで、図12に図示したように、第1半
導体チップ1の上面に入出力パッド2aが上方に向かっ
て形成された第2半導体チップ2を接着剤を用いて接着
させる。この時、第2半導体チップ2の上面に第3半導
体チップ3が接着された状態として、第2、3半導体チ
ップ2、3を一体化して接着させる。また、第2半導体
チップ2を第1半導体チップ1の上面に接着させ、第2
半導体チップ2の上面に第3半導体チップ3を接着させ
ることもできる。
【0082】続いて、図13に図示したように、第2半
導体チップ2(及び第3半導体チップ3)の入出力パッ
ド2a(3a)と回路基板10の上面に形成されたボン
ドフィンガー12とを接続手段20を用いて相互接続さ
せる。
【0083】次いで、前記貫通部16の上面に配置され
た第2半導体チップ2及び第3半導体チップ3を第2封
止部32として封止する。ここで、第2封止部32とし
てはエポキシモールディングコンパウンドで封止するの
が望ましいが、本発明は、これに限定するものではな
い。
【0084】そして最終的に、図14に図示したよう
に、回路基板10のボールランド13にソルダボールの
ような導電性ボール40を融着させることによって、こ
の半導体パッケージ106がメインボード(マザーボー
ド)に実装が可能な形態にする。
【0085】図15乃至図20は本発明の第3の実施例
による半導体パッケージ106の他の製造方法を図示し
た断面図である。まず、図15に図示したように、中央
部に貫通部16が形成された樹脂層11を中心に、貫通
部16外周縁の樹脂層11の上下面には接続部分がコー
ティングから外側に開口したボンドフィンガー12及び
ボールランド13を包含する回路パターンが形成されて
おり、上下面の回路パターンは導電性ビアホール14に
より相互連結されている回路基板10を提供する。
【0086】次いで、図16に図示したように、回路基
板10の貫通部16を包含する回路基板10の上面に第
2、3半導体チップ2、3を接着し、第2、3半導体チ
ップ2、3の入出力パッド2a、3aと回路基板10の
ボンドフィンガー12とを接続手段20で相互接続す
る。
【0087】次いで、図17に図示したように、貫通部
16上面の一定の領域と第2、3半導体チップ2、3を
封止部材で封止する(第2封止部(32))。
【0088】次いで、図18に図示したように、第2、
3半導体チップ2、3の下面である回路基板10の貫通
部16の内側に多数の入出力パッド1aが下方に向かっ
て形成された第1半導体チップ1(または第1半導体チ
ップ1の下面に第4半導体チップ(図示せず)が附着さ
れたもの)を附着し、第1半導体チップ1の入出力パッ
ド1aと回路基板10のボンドフィンガー12を接続手
段20で相互接続する。
【0089】次いで、図19に図示したように、貫通部
16及び第1半導体チップ1を包含する一定の領域を封
止部材で封止する(第1封止部31)。
【0090】そして最終的に、図20に図示したよう
に、回路基板10のボールランド13に多数の導電性ボ
ール40を融着して、メインボード(マザーボード)に
実装が可能な形態にする。
【0091】本発明の第3の実施例による半導体パッケ
ージ106、107、108及びその製造方法によれ
ば、回路基板の貫通部に多数の半導体チップが上下の方
向に積層されたままで搭載されるによって、その半導体
パッケージの高密度化、高機能化及び高容量化を具現し
得る効果がある。
【0092】さらに、半導体チップがメモリ用の半導体
チップである場合、半導体パッケージの容量を最小の面
積下で最大に確保し得る効果がある。また、注文型の半
導体チップ(ASIC)とメモリ用半導体チップを共に
搭載することができるので、大部分の電気的機能を一つ
の半導体パッケージとしてまとめることができる効果が
ある。
【0093】図21は本発明の第4の実施例による積層
型半導体パッケージ109を図示した断面図で、図25
と比べて、回路基板10の貫通孔16内に少なくとも一
つ(具体的には、一つまたは二つまたはそれ以上)の半
導体チップ(図21では1及び/または2)が位置し、
その回路基板10の上下面の回路パターン19上にコー
ティングされ、導電性回路パターン19の相互間を絶縁
及び保護するカバーコート15が形成された点と、各半
導体パッケージ40の回路基板10上面及び下面の回路
パターン19上にすべて多数のボールランド13が形成
された点とを除外すれば実質的に同一であるので、同一
的部分の説明は省略することにする。
【0094】図21に図示したように、複数の半導体パ
ッケージ103の回路基板10下面の多数のボールラン
ド13に多数の導電性ボール40を融着した後、一つの
半導体パッケージの回路基板10下面の多数の導電性ボ
ール40を他の半導体パッケージ103の回路基板10
上面の多数のボールランド13に融着して垂直方向に同
一の形態にこの図では、4個の半導体パッケージ103
が積層形成された半導体パッケージ109として製造し
たものである。
【0095】本発明の第4の実施例に於いては、回路基
板10上面の回路パターン19上に簡単にボールランド
13を形成して導電性ボール40を融着させるので、各
半導体パッケージ103を垂直に積層する時、回路基板
10上に積層するための別途の構造の変更をすることな
く、容易に積層が成されるようになる。また、一つの回
路基板10上面のボールランド13に他のパッケージ1
03の導電性ボール40が融着されるので、従来の突出
パッド8(図25参照)が具備された積層型半導体パッ
ケージ103’(図25参照)と比べて突出パッド8く
らいの高さを減少させることができるので、より超薄型
の積層型半導体パッケージの製造が可能となる。
【0096】さらに、本発明の第4の実施例に於いて
は、回路基板の貫通孔内に少なくとも一つ以上の半導体
チップが位置し、望ましくは、2個が位置し、また、回
路基板の厚さが許容される範囲内で、3個以上の積層形
成された超薄型(望ましくは、チップの厚さが0.8m
m以下である)の半導体パッケージも可能である。ま
た、このような2個以上の積層形成された半導体チップ
を有する各個の半導体パッケージを図21のように積層
形成することも可能である。
【0097】
【発明の効果】上述したように、本発明による半導体パ
ッケージによれば、回路基板に貫通部が形成され、貫通
部に第1半導体チップ及び第2半導体チップが積層され
ることによって、貫通部が第1半導体チップの厚さを相
殺し多数の半導体チップが積層されるにもかかわらず、
半導体パッケージの厚さを薄く維持し得る効果がある。
【0098】また、本発明による半導体パッケージの製
造方法によれば、回路基板の貫通部に多数の半導体チッ
プが上下の方向に積層されたままで搭載されるによっ
て、その半導体パッケージの高密度化、高機能化及び高
容量化を具現し得る効果がある。
【0099】また、半導体チップがメモリ用の半導体チ
ップである場合、半導体パッケージの容量を最小の面積
下で最大に確保し得る効果がある。また、注文型の半導
体チップ(ASIC)とメモリ用半導体チップを共に搭
載することができるので、大部分の電気的機能を一つの
半導体パッケージとしてまとめることができる効果があ
る。
【0100】また、本発明による半導体パッケージによ
れば、回路基板の上下部に各々ソルダボールランドを形
成することによって、より容易に積層型半導体の製造が
できるので、薄型化され、実装密度及びメモリ容量を極
大化させ、また、単一の半導体パッケージに少なくとも
2個以上の積層された半導体チップを配置させることに
よって、半導体チップの実装密度及び半導体パッケージ
のメモリ容量を極大化させることができる効果がある。
【図面の簡単な説明】
【図1】本発明の第1の実施例による半導体パッケージ
を図示した断面図である。
【図2】本発明の第1の実施例による半導体パッケージ
を図示した断面図である。
【図3】本発明の第2の実施例による半導体パッケージ
を図示した断面図である。
【図4】本発明の第2の実施例による半導体パッケージ
を図示した断面図である。
【図5】本発明の第2の実施例による半導体パッケージ
を図示した断面図である。
【図6】本発明の第3の実施例による半導体パッケージ
を図示した断面図である。
【図7】本発明の第3の実施例による半導体パッケージ
を図示した断面図である。
【図8】本発明の第3の実施例による半導体パッケージ
を図示した断面図である。
【図9】本発明の第3の実施例による半導体パッケージ
の製造方法を図示した断面図である。
【図10】本発明の第3の実施例による半導体パッケー
ジの製造方法を図示した断面図である。
【図11】本発明の第3の実施例による半導体パッケー
ジの製造方法を図示した断面図である。
【図12】本発明の第3の実施例による半導体パッケー
ジの製造方法を図示した断面図である。
【図13】本発明の第3の実施例による半導体パッケー
ジの製造方法を図示した断面図である。
【図14】本発明の第3の実施例による半導体パッケー
ジの製造方法を図示した断面図である。
【図15】本発明の第3の実施例による他の半導体パッ
ケージの製造方法を図示した断面図である。
【図16】本発明の第3の実施例による他の半導体パッ
ケージの製造方法を図示した断面図である。
【図17】本発明の第3の実施例による他の半導体パッ
ケージの製造方法を図示した断面図である。
【図18】本発明の第3の実施例による他の半導体パッ
ケージの製造方法を図示した断面図である。
【図19】本発明の第3の実施例による他の半導体パッ
ケージの製造方法を図示した断面図である。
【図20】本発明の第3の実施例による他の半導体パッ
ケージの製造方法を図示した断面図である。
【図21】本発明の第4の実施例による半導体パッケー
ジを図示した断面図である。
【図22】従来の一般的な半導体パッケージを図示した
断面図である。
【図23】従来の積層型半導体パッケージを図示した断
面図及び封止部の未形成状態の平面図である。
【図24】従来の積層型半導体パッケージを図示した断
面図及び封止部の未形成状態の平面図である。
【図25】従来の多積層形半導体パッケージを図示した
断面図である。
【符号の説明】
101〜109 本発明の半導体パッケージ 1、2、3、4 第1、2、3、4半導体チップ 1a、2a、3a、4a 入出力パッド 7 接着層 8 突出パッド 10 回路基板 11 樹脂層 12 ボンドフィンガー 13 ボールランド 14 導電性ビアホール 15 カバーコート 16 貫通部 17 ダム 18 フィルム 19 回路パターン 20 接続手段(導電性ワイヤ) 30 封止部 31 第1封止部 32 第2封止部 40 導電性ボール(ソルダーボール) 60 熱伝導性層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 全 道 成 アメリカ アリゾーナ 85226 チャンド ール スート 900 ノース ルールロー ド 2055 (72)発明者 沈 一 權 大韓民国 ソウル特別市 蘆原區 月溪1 洞 436 東信ビラ 3−1108 (72)発明者 ビンセント ディカプリオ アメリカ アリゾーナ 85207 メサー 3420 ノース マウンティンリッジ 61

Claims (21)

    【特許請求の範囲】
  1. 【請求項1】 中央部に貫通部が形成された樹脂層の
    上、下面中、少なくとも一表面上に、接続部分がコーテ
    ィングから開口したボンドフィンガー及びボールランド
    を包含する回路パターンが形成されている回路基板と、 前記貫通部に上下方向に積層し、配置され、各々の一面
    には多数の入出力パッドが形成された少なくとも2個以
    上の半導体チップと、 前記各半導体チップの入出力パッドと回路基板の各ボン
    ドフィンガーとを接続する電気的接続手段と、 前記各半導体チップ、接続手段及び貫通部を包含する領
    域を封止する封止部と、 前記回路基板のボールランドに融着された多数の導電性
    ボールとで構成され、少なくとも一つの半導体チップが
    前記貫通部内に位置することを特徴とする半導体パッケ
    ージ。
  2. 【請求項2】 一面に多数の入出力パッドが形成された
    第1半導体チップと、 前記第1半導体チップの入出力パッドが形成された面に
    接着剤で接着された第2半導体チップと、 前記第1半導体チップ及び第2半導体チップが収容でき
    る大きさの貫通孔が形成された樹脂層を中心に、表面に
    は回路パターンが形成され、前記回路パターンはカバー
    コートでコーティングされた回路基板と、 前記回路基板の回路パターンと第1半導体チップ及び第
    2半導体チップの入出力パッドとの間を電気的に連結さ
    せる電気的接続手段と、 前記第1半導体チップ、第2半導体チップ及び接続手段
    を外部環境から保護するように封止材で封止し形成され
    た封止部と、 前記回路基板の回路パターンに融着された多数の導電性
    ボールとを包含して構成されることを特徴とする半導体
    パッケージ。
  3. 【請求項3】 前記第1半導体チップ又は第2半導体チ
    ップ中、いずれかの一つは平面状の直四角形であると共
    に、前記第1半導体チップ又は第2半導体チップに形成
    された入出力パッドは断面又は平面上で互いに異なる位
    置に形成されることを特徴とする請求項2記載の半導体
    パッケージ。
  4. 【請求項4】 前記第2半導体チップが接着された前記
    第1半導体チップの表面の反対面が封止部の外部に露出
    されることを特徴とする請求項2記載の半導体パッケー
    ジ。
  5. 【請求項5】 前記第1半導体チップ及び第2半導体チ
    ップの入出力パッドは、導電性ボールの形成方向と同一
    の方向に位置することを特徴とする請求項2記載の半導
    体パッケージ。
  6. 【請求項6】 前記第1半導体チップ及び第2半導体チ
    ップの入出力パッドは、導電性ボールの形成方向と反対
    方向に位置することを特徴とする請求項2記載の半導体
    パッケージ。
  7. 【請求項7】 前記回路基板は、樹脂層の上下面に回路
    パターンが形成され、上下の回路パターンは導電性ビア
    ホールにより相互接続されることを特徴とする請求項6
    記載の半導体パッケージ。
  8. 【請求項8】 中央部に貫通部が形成された樹脂層を中
    心に、前記貫通部外周縁の樹脂層の上下面には、接続部
    分がコーティングから外側に開口したボンドフィンガー
    及びボールランドを包含する回路パターンが形成されて
    おり、 前記上下面の回路パターンは導電性ビアホールにより相
    互連結されている回路基板と、 前記回路基板の貫通部の内側に配置されており、多数の
    入出力パッドが下方に向かって形成された第1半導体チ
    ップと、 前記第1半導体チップの上面に接着されており、多数の
    入出力パッドが上方に向かって形成された第2半導体チ
    ップと、 前記第1、2半導体チップの入出力パッドと回路基板の
    上下面に形成されたボンドフィンガーとを各々接続する
    多数の接続手段と、 前記第1半導体チップ及び貫通部を包含する回路基板下
    面の一定の領域を封止する第1封止部と、 前記第2半導体チップ及び貫通部を包含する回路基板上
    面の一定の領域を封止する第2封止部と、 前記回路基板のボールランドに融着された多数の導電性
    ボールとを包含して構成されることを特徴とする半導体
    パッケージ。
  9. 【請求項9】 前記第2半導体チップの上面には第3半
    導体チップがさらに附着され、前記第3半導体チップの
    入出力パッドは接続手段により回路基板のボンドフィン
    ガーに接続されることを特徴とする請求項8記載の半導
    体パッケージ。
  10. 【請求項10】 前記第1半導体チップの下面には第4
    半導体チップがさらに附着され、前記第4半導体チップ
    の入出力パッドは接続手段により回路基板のボンドフィ
    ンガーに接続されることを特徴とする請求項8記載の半
    導体パッケージ。
  11. 【請求項11】 前記第1封止部は液相エポキシ樹脂に
    よる封止部であり、第2封止部はエポキシモールディン
    グコンパウンドによる封止部であることを特徴とする請
    求項8記載の半導体パッケージ。
  12. 【請求項12】 前記回路基板の上面で貫通部の外周縁
    には、第2半導体チップを第1半導体チップに接着させ
    る接着剤が流出しないように一定の高さのダムがさらに
    形成することを特徴とする請求項8記載の半導体パッケ
    ージ。
  13. 【請求項13】 中央部に貫通部が形成された樹脂層を
    中心に、前記貫通部外周縁の樹脂層の上下面には接続部
    分がコーティングから外側に開口したボンドフィンガー
    及びボールランドを包含する回路パターンが形成されて
    おり、 前記上下面の回路パターンは、導電性ビアホールにより
    相互連結されている回路基板を提供する段階と、 前記回路基板の貫通部の内側に多数の入出力パッドが下
    方に向かって形成された第1半導体チップを配置させ、
    前記第1半導体チップの入出力パッドと回路基板のボン
    ドフィンガーとを接続手段で相互接続させる段階と、 前記第1半導体チップ及び貫通部を包含する回路基板下
    面の一定の領域を封止部材で封止する第1封止段階と、 前記第1半導体チップの上面に入出力パッドが上方に向
    かって形成された第2半導体チップを接着させ、前記第
    2半導体チップの入出力パッドと回路基板のボンドフィ
    ンガーとを接続手段で相互接続させる段階と、 前記第2半導体チップ及び貫通部を包含する回路基板上
    面の一定の領域を封止部材で封止する第2封止段階と、 前記回路基板のボールランドに多数の導電性ボールを融
    着する段階とを包含してなることを特徴とする半導体パ
    ッケージの製造方法。
  14. 【請求項14】 前記回路基板の貫通部に第1半導体チ
    ップを配置させる段階は少なくとも2個以上の半導体チ
    ップを積層したままで配置させることを特徴とする請求
    項13記載の半導体パッケージの製造方法。
  15. 【請求項15】 前記第2半導体チップを接着させる段
    階は、少なくとも2個以上の半導体チップを積層したま
    まで接着させることを特徴とする請求項13記載の半導
    体パッケージの製造方法。
  16. 【請求項16】 前記回路基板の貫通部に第1半導体チ
    ップを配置させる段階後、前記第1半導体チップの下面
    にさらに他の半導体チップを附着させることを特徴とす
    る請求項13記載の半導体パッケージの製造方法。
  17. 【請求項17】 前記第2半導体チップを接着させる段
    階後、前記第2半導体チップの上面にさらに他の半導体
    チップを附着させることを特徴とする請求項13記載の
    半導体パッケージの製造方法。
  18. 【請求項18】 中央部に貫通部が形成された樹脂層を
    中心に、前記貫通部外周縁の樹脂層の上下面には接続部
    分がコーティングから外側に開口したボンドフィンガー
    及びボールランドを包含する回路パターンが形成されて
    おり、 前記上下面の回路パターンは、導電性ビアホールにより
    相互連結されている回路基板を提供する段階と、 前記回路基板の貫通部上面に上方に向かって少なくとも
    一個以上の半導体チップを接着させ、前記半導体チップ
    の入出力パッドと回路基板のボンドフィンガーとを接続
    手段で相互接続させる段階と、 前記回路基板の貫通部の上面及び前記半導体チップを封
    止部材で封止する第1封止段階と、 前記半導体チップの下面である回路基板の貫通部内側に
    多数の入出力パッドが下方に向かって形成された少なく
    とも一個以上の半導体チップを配置させ、前記半導体チ
    ップの入出力パッドと回路基板のボンドフィンガーとを
    接続手段で相互接続させる段階と、 前記半導体チップ及び貫通部を包含する回路基板下面の
    一定の領域を封止部材で封止する第2封止段階と、 前記回路基板のボールランドに多数の導電性ボールを融
    着する段階とを包含してなることを特徴とする半導体パ
    ッケージの製造方法。
  19. 【請求項19】 上下面に回路パターンが形成された印
    刷回路基板中央の貫通部内に位置し、その下面が前記回
    路パターンの下面と同一の線上をなす半導体チップと、 前記半導体チップの入出力パッドと前記印刷回路基板上
    面の回路パターンとを電気的に接続させる接続手段と、 前記回路基板上面及び下面の回路パターンを電気的に連
    結する多数の導電性ビアホールと、 前記回路基板上面及び下面の回路パターン上に形成され
    るソルダボールが融着される多数のソルダボールランド
    と、 前記半導体チップ及び接続手段等を外部の環境から保護
    するための封止部とで構成されることを特徴とする半導
    体パッケージ。
  20. 【請求項20】 前記半導体チップが少なくとも2個以
    上に積層形成され、各半導体チップの入出力パッドと前
    記回路基板上面の回路パターンが接続手段により電気的
    に接続されることを特徴とする請求項19記載の半導体
    パッケージ。
  21. 【請求項21】 複数の前記半導体パッケージの回路基
    板下面の多数のボールランドに多数のソルダボールを融
    着させた後、一つの半導体パッケージの回路基板下面の
    多数のソルダボールを他の半導体パッケージの回路基板
    上面の多数のソルダボールランドに融着させることによ
    って、垂直方向に同一形態に半導体パッケージが多数個
    積層された構成を有する半導体パッケージであることを
    特徴とする請求項19記載の半導体パッケージ。
JP2000246332A 1999-08-24 2000-08-15 半導体パッケージ及びその製造方法 Pending JP2001077301A (ja)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR10-1999-0035108A KR100400826B1 (ko) 1999-08-24 1999-08-24 반도체패키지
KR1999/P35108 1999-12-30
KR1999/P65934 1999-12-30
KR10-1999-0065926A KR100411808B1 (ko) 1999-12-30 1999-12-30 반도체패키지 및 그 제조방법
KR1999/P65926 1999-12-30
KR1019990065934A KR20010058584A (ko) 1999-12-30 1999-12-30 반도체패키지

Publications (1)

Publication Number Publication Date
JP2001077301A true JP2001077301A (ja) 2001-03-23

Family

ID=27350050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000246332A Pending JP2001077301A (ja) 1999-08-24 2000-08-15 半導体パッケージ及びその製造方法

Country Status (2)

Country Link
US (3) US6798049B1 (ja)
JP (1) JP2001077301A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100716870B1 (ko) * 2001-04-20 2007-05-09 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
US8482133B2 (en) 2010-08-25 2013-07-09 Samsung Electronics Co., Ltd. Semiconductor package
US8801279B2 (en) 2010-12-28 2014-08-12 Samsung Electronics Co., Ltd. Semiconductor device with stacked structure having through electrode, semiconductor memory device, semiconductor memory system, and operating method thereof
US9780049B2 (en) 2013-05-16 2017-10-03 Samsung Electronics Co., Ltd. Semiconductor package

Families Citing this family (123)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6982478B2 (en) * 1999-03-26 2006-01-03 Oki Electric Industry Co., Ltd. Semiconductor device and method of fabricating the same
JP2001077301A (ja) * 1999-08-24 2001-03-23 Amkor Technology Korea Inc 半導体パッケージ及びその製造方法
JP4251421B2 (ja) * 2000-01-13 2009-04-08 新光電気工業株式会社 半導体装置の製造方法
JP3650001B2 (ja) * 2000-07-05 2005-05-18 三洋電機株式会社 半導体装置およびその製造方法
KR100401020B1 (ko) 2001-03-09 2003-10-08 앰코 테크놀로지 코리아 주식회사 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지
SG108245A1 (en) * 2001-03-30 2005-01-28 Micron Technology Inc Ball grid array interposer, packages and methods
JP2003023138A (ja) * 2001-07-10 2003-01-24 Toshiba Corp メモリチップ及びこれを用いたcocデバイス、並びに、これらの製造方法
DE10138278C1 (de) * 2001-08-10 2003-04-03 Infineon Technologies Ag Elektronisches Bauteil mit aufeinander gestapelten elektronischen Bauelementen und Verfahren zur Herstellung derselben
US20050156322A1 (en) * 2001-08-31 2005-07-21 Smith Lee J. Thin semiconductor package including stacked dies
US6916682B2 (en) * 2001-11-08 2005-07-12 Freescale Semiconductor, Inc. Semiconductor package device for use with multiple integrated circuits in a stacked configuration and method of formation and testing
JP4154219B2 (ja) * 2001-12-25 2008-09-24 キヤノン株式会社 湿式ガス処理方法
US6982485B1 (en) * 2002-02-13 2006-01-03 Amkor Technology, Inc. Stacking structure for semiconductor chips and a semiconductor package using it
JP2003264260A (ja) * 2002-03-08 2003-09-19 Toshiba Corp 半導体チップ搭載基板、半導体装置、半導体モジュール及び半導体装置実装基板
US6906415B2 (en) * 2002-06-27 2005-06-14 Micron Technology, Inc. Semiconductor device assemblies and packages including multiple semiconductor devices and methods
US7573136B2 (en) * 2002-06-27 2009-08-11 Micron Technology, Inc. Semiconductor device assemblies and packages including multiple semiconductor device components
EP1597762A4 (en) * 2003-02-04 2007-07-04 Advanced Interconnect Tech Ltd HOUSING FOR THIN MULTIPLE SEMICONDUCTOR CHIPS
TWI225299B (en) * 2003-05-02 2004-12-11 Advanced Semiconductor Eng Stacked flip chip package
KR100604821B1 (ko) * 2003-06-30 2006-07-26 삼성전자주식회사 적층형 볼 그리드 어레이 패키지 및 그 제조방법
US20050046003A1 (en) * 2003-08-26 2005-03-03 Chung-Che Tsai Stacked-chip semiconductor package and fabrication method thereof
EP1676313A1 (en) * 2003-10-15 2006-07-05 Koninklijke Philips Electronics N.V. Device, system and electric element
US7652381B2 (en) * 2003-11-13 2010-01-26 Interconnect Portfolio Llc Interconnect system without through-holes
TWI239611B (en) * 2004-04-19 2005-09-11 Advanced Semiconductor Eng Multi chip module with embedded package configuration and method for manufacturing the same
US20050255632A1 (en) * 2004-05-13 2005-11-17 Stack Devices Corp. Method of fabricating stacked semiconductor device
JP4865197B2 (ja) 2004-06-30 2012-02-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7498666B2 (en) * 2004-09-27 2009-03-03 Nokia Corporation Stacked integrated circuit
JP4299760B2 (ja) * 2004-10-21 2009-07-22 エルピーダメモリ株式会社 半導体装置のテスト方法
KR100688857B1 (ko) 2004-12-17 2007-03-02 삼성전기주식회사 윈도우를 구비한 볼 그리드 어레이 기판 및 그 제조방법
US7875966B2 (en) * 2005-02-14 2011-01-25 Stats Chippac Ltd. Stacked integrated circuit and package system
JP4688526B2 (ja) * 2005-03-03 2011-05-25 Okiセミコンダクタ株式会社 半導体装置及びその製造方法
US7265442B2 (en) * 2005-03-21 2007-09-04 Nokia Corporation Stacked package integrated circuit
US7098073B1 (en) * 2005-04-18 2006-08-29 Freescale Semiconductor, Inc. Method for stacking an integrated circuit on another integrated circuit
US7196427B2 (en) * 2005-04-18 2007-03-27 Freescale Semiconductor, Inc. Structure having an integrated circuit on another integrated circuit with an intervening bent adhesive element
TWI286807B (en) * 2005-04-26 2007-09-11 Phoenix Prec Technology Corp Carrying structure of electronic component
TWI263313B (en) * 2005-08-15 2006-10-01 Phoenix Prec Technology Corp Stack structure of semiconductor component embedded in supporting board
DE102005039479B3 (de) * 2005-08-18 2007-03-29 Infineon Technologies Ag Halbleiterbauteil mit gedünntem Halbleiterchip und Verfahren zur Herstellung des gedünnten Halbleiterbauteils
KR100791576B1 (ko) * 2005-10-13 2008-01-03 삼성전자주식회사 볼 그리드 어레이 유형의 적층 패키지
TWI276192B (en) * 2005-10-18 2007-03-11 Phoenix Prec Technology Corp Stack structure of semiconductor component embedded in supporting board and method for fabricating the same
TWI295497B (en) * 2005-10-18 2008-04-01 Phoenix Prec Technology Corp Stack structure of semiconductor component embedded in supporting board and method for fabricating the same
KR100652440B1 (ko) * 2005-10-27 2006-12-01 삼성전자주식회사 반도체 패키지, 그 패키지를 이용한 스택 패키지 및 그스택 패키지 형성 방법
US8026611B2 (en) * 2005-12-01 2011-09-27 Tessera, Inc. Stacked microelectronic packages having at least two stacked microelectronic elements adjacent one another
US8012867B2 (en) * 2006-01-31 2011-09-06 Stats Chippac Ltd Wafer level chip scale package system
US7675180B1 (en) 2006-02-17 2010-03-09 Amkor Technology, Inc. Stacked electronic component package having film-on-wire spacer
US7741707B2 (en) * 2006-02-27 2010-06-22 Stats Chippac Ltd. Stackable integrated circuit package system
DE102006012755B4 (de) * 2006-03-17 2012-06-21 Qimonda Ag Verfahren zur Herstellung von Halbleiterbauelementen
US7710735B2 (en) * 2006-04-01 2010-05-04 Stats Chippac Ltd. Multichip package system
US7863737B2 (en) * 2006-04-01 2011-01-04 Stats Chippac Ltd. Integrated circuit package system with wire bond pattern
US7498667B2 (en) * 2006-04-18 2009-03-03 Stats Chippac Ltd. Stacked integrated circuit package-in-package system
TW200843077A (en) * 2007-04-27 2008-11-01 En-Min Jow Package structure of memory
US7633144B1 (en) * 2006-05-24 2009-12-15 Amkor Technology, Inc. Semiconductor package
DE102006026023A1 (de) * 2006-06-01 2007-12-06 Infineon Technologies Ag Halbleiterbauteil mit Halbleiterchipstapel und Kunststoffgehäuse sowie Verfahren zur Herstellung des Halbleiterbauteils
TWI354338B (en) * 2006-06-07 2011-12-11 Unimicron Technology Corp Carrier structure for semiconductor component and
JP2008016630A (ja) * 2006-07-06 2008-01-24 Matsushita Electric Ind Co Ltd プリント配線板およびその製造方法
KR100771874B1 (ko) * 2006-07-06 2007-11-01 삼성전자주식회사 반도체 탭 패키지 및 그 제조방법
US20080042265A1 (en) * 2006-08-15 2008-02-21 Merilo Leo A Chip scale module package in bga semiconductor package
US7952184B2 (en) 2006-08-31 2011-05-31 Micron Technology, Inc. Distributed semiconductor device methods, apparatus, and systems
US7754532B2 (en) 2006-10-19 2010-07-13 Micron Technology, Inc. High density chip packages, methods of forming, and systems including same
KR100800486B1 (ko) * 2006-11-24 2008-02-04 삼성전자주식회사 개선된 신호 전달 경로를 갖는 반도체 메모리 장치 및 그구동방법
KR100989802B1 (ko) * 2006-11-29 2010-10-29 유니마이크론 테크놀로지 코퍼레이션 반도체 소자가 매립된 지지 기판 적층 구조체 및 그제조방법
US8110899B2 (en) * 2006-12-20 2012-02-07 Intel Corporation Method for incorporating existing silicon die into 3D integrated stack
JP5068990B2 (ja) * 2006-12-26 2012-11-07 新光電気工業株式会社 電子部品内蔵基板
US20080191367A1 (en) * 2007-02-08 2008-08-14 Stats Chippac, Ltd. Semiconductor package wire bonding
US9466545B1 (en) * 2007-02-21 2016-10-11 Amkor Technology, Inc. Semiconductor package in package
TW200839984A (en) * 2007-03-27 2008-10-01 Phoenix Prec Technology Corp Multi-chip semiconductor package structure
TW200840009A (en) * 2007-03-27 2008-10-01 Phoenix Prec Technology Corp Multi-chip semiconductor package structure
TW200840008A (en) * 2007-03-27 2008-10-01 Phoenix Prec Technology Corp Multi-chip semiconductor package structure
US7994622B2 (en) 2007-04-16 2011-08-09 Tessera, Inc. Microelectronic packages having cavities for receiving microelectric elements
US8937393B2 (en) * 2007-05-03 2015-01-20 Stats Chippac Ltd. Integrated circuit package system with device cavity
US8106491B2 (en) 2007-05-16 2012-01-31 Micron Technology, Inc. Methods of forming stacked semiconductor devices with a leadframe and associated assemblies
US7759806B2 (en) * 2007-09-20 2010-07-20 Stats Chippac Ltd. Integrated circuit package system with multiple device units
US7834464B2 (en) * 2007-10-09 2010-11-16 Infineon Technologies Ag Semiconductor chip package, semiconductor chip assembly, and method for fabricating a device
US20090096076A1 (en) * 2007-10-16 2009-04-16 Jung Young Hy Stacked semiconductor package without reduction in stata storage capacity and method for manufacturing the same
US8030743B2 (en) 2008-01-07 2011-10-04 Fairchild Semiconductor Corporation Semiconductor package with an embedded printed circuit board and stacked die
KR101420817B1 (ko) 2008-01-15 2014-07-21 삼성전자주식회사 3 차원의 직렬 및 병렬 회로들을 가지고 차례로 적층된집적회로 모듈들을 전기적으로 접속하는 반도체 집적회로장치 및 그 장치의 형성방법
US8030746B2 (en) * 2008-02-08 2011-10-04 Infineon Technologies Ag Integrated circuit package
US8138610B2 (en) * 2008-02-08 2012-03-20 Qimonda Ag Multi-chip package with interconnected stacked chips
US8049320B2 (en) 2008-02-19 2011-11-01 Texas Instruments Incorporated Integrated circuit stacked package precursors and stacked packaged devices and systems therefrom
JP2009206429A (ja) * 2008-02-29 2009-09-10 Toshiba Corp 記憶媒体
TWI358816B (en) * 2008-03-19 2012-02-21 Chipmos Technologies Inc Chip package structure
US7785929B2 (en) * 2008-03-25 2010-08-31 Stats Chippac Ltd. Mountable integrated circuit package system with exposed external interconnects
US7855444B2 (en) * 2008-03-25 2010-12-21 Stats Chippac Ltd. Mountable integrated circuit package system with substrate
US8912654B2 (en) * 2008-04-11 2014-12-16 Qimonda Ag Semiconductor chip with integrated via
US8014166B2 (en) * 2008-09-06 2011-09-06 Broadpak Corporation Stacking integrated circuits containing serializer and deserializer blocks using through silicon via
KR20100033012A (ko) * 2008-09-19 2010-03-29 주식회사 하이닉스반도체 반도체 패키지 및 이를 갖는 적층 반도체 패키지
TWI395318B (zh) * 2008-10-16 2013-05-01 使用嵌入式晶片載板之薄型立體堆疊封裝結構
US8022538B2 (en) * 2008-11-17 2011-09-20 Stats Chippac Ltd. Base package system for integrated circuit package stacking and method of manufacture thereof
US9735136B2 (en) * 2009-03-09 2017-08-15 Micron Technology, Inc. Method for embedding silicon die into a stacked package
US8513792B2 (en) * 2009-04-10 2013-08-20 Intel Corporation Package-on-package interconnect stiffener
US8159830B2 (en) * 2009-04-17 2012-04-17 Atmel Corporation Surface mounting chip carrier module
US8110920B2 (en) * 2009-06-05 2012-02-07 Intel Corporation In-package microelectronic apparatus, and methods of using same
US8263434B2 (en) * 2009-07-31 2012-09-11 Stats Chippac, Ltd. Semiconductor device and method of mounting die with TSV in cavity of substrate for electrical interconnect of Fi-PoP
US8143097B2 (en) * 2009-09-23 2012-03-27 Stats Chippac, Ltd. Semiconductor device and method of forming open cavity in TSV interposer to contain semiconductor die in WLCSMP
US9875911B2 (en) 2009-09-23 2018-01-23 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming interposer with opening to contain semiconductor die
WO2011036840A1 (ja) * 2009-09-24 2011-03-31 パナソニック株式会社 半導体装置、半導体実装体、および半導体装置の製造方法
US8742603B2 (en) * 2010-05-20 2014-06-03 Qualcomm Incorporated Process for improving package warpage and connection reliability through use of a backside mold configuration (BSMC)
US10672748B1 (en) * 2010-06-02 2020-06-02 Maxim Integrated Products, Inc. Use of device assembly for a generalization of three-dimensional heterogeneous technologies integration
WO2011150879A2 (zh) * 2011-06-22 2011-12-08 华为终端有限公司 半导体器件封装方法及其结构
US20130082383A1 (en) * 2011-10-03 2013-04-04 Texas Instruments Incorporated Electronic assembly having mixed interface including tsv die
TWI438882B (zh) * 2011-11-01 2014-05-21 Unimicron Technology Corp 嵌埋電容元件之封裝基板及其製法
KR101917247B1 (ko) * 2012-05-03 2018-11-09 에스케이하이닉스 주식회사 적층 반도체 패키지 및 그 제조방법
JP6184061B2 (ja) * 2012-05-29 2017-08-23 キヤノン株式会社 積層型半導体装置及び電子機器
US9059157B2 (en) * 2012-06-04 2015-06-16 Stats Chippac Ltd. Integrated circuit packaging system with substrate and method of manufacture thereof
KR101947722B1 (ko) * 2012-06-07 2019-04-25 삼성전자주식회사 적층 반도체 패키지 및 이의 제조방법
JP5831401B2 (ja) * 2012-08-24 2015-12-09 三菱電機株式会社 半導体装置
US8963318B2 (en) 2013-02-28 2015-02-24 Freescale Semiconductor, Inc. Packaged semiconductor device
US8980691B2 (en) * 2013-06-28 2015-03-17 Stats Chippac, Ltd. Semiconductor device and method of forming low profile 3D fan-out package
WO2015029004A1 (en) * 2013-08-28 2015-03-05 Qubeicon Ltd. Semiconductor die and package jigsaw submount
TWI588882B (zh) * 2013-09-13 2017-06-21 財團法人工業技術研究院 薄化積體電路裝置與其製作流程
US20150137389A1 (en) * 2013-11-21 2015-05-21 Samsung Electronics Co., Ltd. Semiconductor package
US20150303172A1 (en) * 2014-04-22 2015-10-22 Broadcom Corporation Reconstitution techniques for semiconductor packages
KR102164545B1 (ko) 2014-09-11 2020-10-12 삼성전자 주식회사 반도체 패키지, 및 이를 포함하는 패키지 온 패키지 장치 및 모바일 장치
JP2016131246A (ja) * 2015-01-13 2016-07-21 デクセリアルズ株式会社 多層基板
JP2017050315A (ja) * 2015-08-31 2017-03-09 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP2017050313A (ja) * 2015-08-31 2017-03-09 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
US10388636B2 (en) * 2015-12-21 2019-08-20 Intel Corporation Integrating system in package (SIP) with input/output (IO) board for platform miniaturization
DE102016205966A1 (de) * 2016-04-11 2017-10-12 Zf Friedrichshafen Ag Elektronische Einheit mit ESD-Schutzanordnung
KR101994748B1 (ko) 2016-09-12 2019-07-01 삼성전기주식회사 팬-아웃 반도체 패키지
JP6149995B1 (ja) * 2016-09-28 2017-06-21 富士ゼロックス株式会社 非架橋樹脂組成物、及び非架橋樹脂成形体
US20190096866A1 (en) * 2017-09-26 2019-03-28 Powertech Technology Inc. Semiconductor package and manufacturing method thereof
US20190103357A1 (en) * 2017-09-29 2019-04-04 Intel Corporation Methods of forming package on package assemblies with reduced z height and structures formed thereby
FR3073307B1 (fr) * 2017-11-08 2021-05-28 Oberthur Technologies Dispositif de securite tel qu'une carte a puce
CN111199922A (zh) * 2018-11-20 2020-05-26 奥特斯科技(重庆)有限公司 部件承载件及其制造方法
US11495505B2 (en) * 2019-06-03 2022-11-08 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and related methods
US11398455B2 (en) 2019-06-03 2022-07-26 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and related methods

Family Cites Families (117)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3851221A (en) 1972-11-30 1974-11-26 P Beaulieu Integrated circuit package
JPS5662351A (en) 1979-10-26 1981-05-28 Hitachi Ltd Semiconductor device for memory
WO1985002060A1 (fr) 1983-10-24 1985-05-09 Sintra-Alcatel, S.A. Procede de substitution d'un composant electronique connecte aux pistes conductrices d'un substrat porteur
JPS60182731A (ja) 1984-02-29 1985-09-18 Toshiba Corp 半導体装置
JPS61117858A (ja) 1984-11-14 1986-06-05 Hitachi Micro Comput Eng Ltd 半導体装置
US4729061A (en) * 1985-04-29 1988-03-01 Advanced Micro Devices, Inc. Chip on board package for integrated circuit devices using printed circuit boards and means for conveying the heat to the opposite side of the package from the chip mounting side to permit the heat to dissipate therefrom
JPS62126661A (ja) 1985-11-27 1987-06-08 Nec Corp 混成集積回路装置
US4730232A (en) 1986-06-25 1988-03-08 Westinghouse Electric Corp. High density microelectronic packaging module for high speed chips
US4763188A (en) 1986-08-08 1988-08-09 Thomas Johnson Packaging system for multiple semiconductor devices
JPS63128736A (ja) 1986-11-19 1988-06-01 Olympus Optical Co Ltd 半導体素子
JPS63244654A (ja) 1987-03-31 1988-10-12 Toshiba Corp 樹脂封止型集積回路装置
KR970003915B1 (ko) 1987-06-24 1997-03-22 미다 가쓰시게 반도체 기억장치 및 그것을 사용한 반도체 메모리 모듈
US5138438A (en) 1987-06-24 1992-08-11 Akita Electronics Co. Ltd. Lead connections means for stacked tab packaged IC chips
JP2642359B2 (ja) 1987-09-11 1997-08-20 株式会社日立製作所 半導体装置
JP2603636B2 (ja) 1987-06-24 1997-04-23 株式会社日立製作所 半導体装置
JPS6428856A (en) 1987-07-23 1989-01-31 Mitsubishi Electric Corp Multilayered integrated circuit
JPH0199248A (ja) 1987-10-13 1989-04-18 Mitsubishi Electric Corp 半導体装置
US5198888A (en) 1987-12-28 1993-03-30 Hitachi, Ltd. Semiconductor stacked device
US5028986A (en) 1987-12-28 1991-07-02 Hitachi, Ltd. Semiconductor device and semiconductor module with a plurality of stacked semiconductor devices
US5040052A (en) 1987-12-28 1991-08-13 Texas Instruments Incorporated Compact silicon module for high density integrated circuits
US5025306A (en) 1988-08-09 1991-06-18 Texas Instruments Incorporated Assembly of semiconductor chips
DE3911711A1 (de) 1989-04-10 1990-10-11 Ibm Modul-aufbau mit integriertem halbleiterchip und chiptraeger
US5200362A (en) 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
US5012323A (en) 1989-11-20 1991-04-30 Micron Technology, Inc. Double-die semiconductor package having a back-bonded die and a face-bonded die interconnected on a single leadframe
JPH03169062A (ja) 1989-11-28 1991-07-22 Nec Kyushu Ltd 半導体装置
GB8927164D0 (en) 1989-12-01 1990-01-31 Inmos Ltd Semiconductor chip packages
KR920702024A (ko) 1990-03-15 1992-08-12 세끼사와 요시 다수의 칩을 갖는 반도체 장치
JPH0428260A (ja) 1990-05-23 1992-01-30 Matsushita Electric Ind Co Ltd 半導体チップの実装方法
JPH0456262A (ja) 1990-06-25 1992-02-24 Matsushita Electron Corp 半導体集積回路装置
JPH0496358A (ja) 1990-08-13 1992-03-27 Casio Comput Co Ltd 印刷配線装置
JP2871041B2 (ja) 1990-09-06 1999-03-17 三菱電機株式会社 半導体装置
US5140404A (en) 1990-10-24 1992-08-18 Micron Technology, Inc. Semiconductor device manufactured by a method for attaching a semiconductor die to a leadframe using a thermoplastic covered carrier tape
JPH04179264A (ja) 1990-11-14 1992-06-25 Hitachi Ltd 樹脂封止型半導体装置
JP3011510B2 (ja) 1990-12-20 2000-02-21 株式会社東芝 相互連結回路基板を有する半導体装置およびその製造方法
US5229647A (en) 1991-03-27 1993-07-20 Micron Technology, Inc. High density data storage using stacked wafers
JPH0513665A (ja) 1991-06-28 1993-01-22 Nec Corp Tabチツプ実装方法
JPH0575015A (ja) 1991-09-13 1993-03-26 Sharp Corp 半導体デバイス
US5614766A (en) 1991-09-30 1997-03-25 Rohm Co., Ltd. Semiconductor device with stacked alternate-facing chips
JPH05109975A (ja) 1991-10-14 1993-04-30 Hitachi Ltd 樹脂封止型半導体装置
JPH05136323A (ja) 1991-11-13 1993-06-01 Nec Corp 集積回路装置
JPH05190721A (ja) 1992-01-08 1993-07-30 Fujitsu Ltd 半導体装置及びその製造方法
US5422435A (en) 1992-05-22 1995-06-06 National Semiconductor Corporation Stacked multi-chip modules and method of manufacturing
DE69330450T2 (de) 1992-08-05 2001-11-08 Fujitsu Ltd Dreidimensionaler Multichipmodul
FR2701153B1 (fr) 1993-02-02 1995-04-07 Matra Marconi Space France Composant et module de mémoire à semi-conducteur.
US5291061A (en) 1993-04-06 1994-03-01 Micron Semiconductor, Inc. Multi-chip stacked devices
EP0695494B1 (en) 1993-04-23 2001-02-14 Irvine Sensors Corporation Electronic module comprising a stack of ic chips
US5474958A (en) * 1993-05-04 1995-12-12 Motorola, Inc. Method for making semiconductor device having no die supporting surface
US5323060A (en) 1993-06-02 1994-06-21 Micron Semiconductor, Inc. Multichip module having a stacked chip arrangement
WO1995005676A1 (en) 1993-08-13 1995-02-23 Irvine Sensors Corporation Stack of ic chips as substitute for single ic chip
FR2709020B1 (fr) 1993-08-13 1995-09-08 Thomson Csf Procédé d'interconnexion de pastilles semi-conductrices en trois dimensions, et composant en résultant.
EP0683517B1 (en) 1994-05-09 2002-07-24 Nec Corporation Semiconductor device having semiconductor chip bonded to circuit board through bumps and process of mounting thereof
US5527740A (en) 1994-06-28 1996-06-18 Intel Corporation Manufacturing dual sided wire bonded integrated circuit chip packages using offset wire bonds and support block cavities
US5604376A (en) 1994-06-30 1997-02-18 Digital Equipment Corporation Paddleless molded plastic semiconductor chip package
US5436203A (en) 1994-07-05 1995-07-25 Motorola, Inc. Shielded liquid encapsulated semiconductor device and method for making the same
MY114888A (en) 1994-08-22 2003-02-28 Ibm Method for forming a monolithic electronic module by stacking planar arrays of integrated circuit chips
JP2595909B2 (ja) 1994-09-14 1997-04-02 日本電気株式会社 半導体装置
JP2780649B2 (ja) 1994-09-30 1998-07-30 日本電気株式会社 半導体装置
US5495394A (en) 1994-12-19 1996-02-27 At&T Global Information Solutions Company Three dimensional die packaging in multi-chip modules
US6046076A (en) 1994-12-29 2000-04-04 Tessera, Inc. Vacuum dispense method for dispensing an encapsulant and machine therefor
US5622588A (en) 1995-02-02 1997-04-22 Hestia Technologies, Inc. Methods of making multi-tier laminate substrates for electronic device packaging
US5491612A (en) 1995-02-21 1996-02-13 Fairchild Space And Defense Corporation Three-dimensional modular assembly of integrated circuits
TW373308B (en) 1995-02-24 1999-11-01 Agere Systems Inc Thin packaging of multi-chip modules with enhanced thermal/power management
US5783870A (en) 1995-03-16 1998-07-21 National Semiconductor Corporation Method for connecting packages of a stacked ball grid array structure
US5514907A (en) 1995-03-21 1996-05-07 Simple Technology Incorporated Apparatus for stacking semiconductor chips
US5801446A (en) 1995-03-28 1998-09-01 Tessera, Inc. Microelectronic connections with solid core joining units
DE69621983T2 (de) 1995-04-07 2002-11-21 Shinko Electric Ind Co Struktur und Verfahren zur Montage eines Halbleiterchips
US5620928A (en) 1995-05-11 1997-04-15 National Semiconductor Corporation Ultra thin ball grid array using a flex tape or printed wiring board substrate and method
JP3007023B2 (ja) 1995-05-30 2000-02-07 シャープ株式会社 半導体集積回路およびその製造方法
US5682062A (en) 1995-06-05 1997-10-28 Harris Corporation System for interconnecting stacked integrated circuits
US6005778A (en) 1995-06-15 1999-12-21 Honeywell Inc. Chip stacking and capacitor mounting arrangement including spacers
US5691248A (en) 1995-07-26 1997-11-25 International Business Machines Corporation Methods for precise definition of integrated circuit chip edges
GB9515651D0 (en) 1995-07-31 1995-09-27 Sgs Thomson Microelectronics A method of manufacturing a ball grid array package
US5886412A (en) 1995-08-16 1999-03-23 Micron Technology, Inc. Angularly offset and recessed stacked die multichip device
US5721452A (en) 1995-08-16 1998-02-24 Micron Technology, Inc. Angularly offset stacked die multichip device and method of manufacture
US5874781A (en) 1995-08-16 1999-02-23 Micron Technology, Inc. Angularly offset stacked die multichip device and method of manufacture
US5861666A (en) 1995-08-30 1999-01-19 Tessera, Inc. Stacked chip assembly
JP2814966B2 (ja) 1995-09-29 1998-10-27 日本電気株式会社 半導体装置
US5986317A (en) 1995-09-29 1999-11-16 Infineon Technologies Corporation Optical semiconductor device having plural encapsulating layers
US5696666A (en) 1995-10-11 1997-12-09 Motorola, Inc. Low profile exposed die chip carrier package
US5739581A (en) 1995-11-17 1998-04-14 National Semiconductor Corporation High density integrated circuit package assembly with a heatsink between stacked dies
US6013948A (en) 1995-11-27 2000-01-11 Micron Technology, Inc. Stackable chip scale semiconductor package with mating contacts on opposed surfaces
US5689135A (en) 1995-12-19 1997-11-18 Micron Technology, Inc. Multi-chip device and method of fabrication employing leads over and under processes
US5696031A (en) 1996-11-20 1997-12-09 Micron Technology, Inc. Device and method for stacking wire-bonded integrated circuit dice on flip-chip bonded integrated circuit dice
US6001671A (en) 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
US5917242A (en) 1996-05-20 1999-06-29 Micron Technology, Inc. Combination of semiconductor interconnect
US5723907A (en) 1996-06-25 1998-03-03 Micron Technology, Inc. Loc simm
JP3683996B2 (ja) 1996-07-30 2005-08-17 株式会社東芝 半導体装置およびその製造方法
US5796586A (en) * 1996-08-26 1998-08-18 National Semiconductor, Inc. Substrate board having an anti-adhesive solder mask
JP3266815B2 (ja) 1996-11-26 2002-03-18 シャープ株式会社 半導体集積回路装置の製造方法
US5866949A (en) 1996-12-02 1999-02-02 Minnesota Mining And Manufacturing Company Chip scale ball grid array for integrated circuit packaging
WO1998033217A1 (en) 1997-01-24 1998-07-30 Rohm Co., Ltd. Semiconductor device and method for manufacturing thereof
US6057598A (en) 1997-01-31 2000-05-02 Vlsi Technology, Inc. Face on face flip chip integration
US5894108A (en) 1997-02-11 1999-04-13 National Semiconductor Corporation Plastic package with exposed die
JPH10256470A (ja) 1997-03-10 1998-09-25 Sanyo Electric Co Ltd 半導体装置
US5815372A (en) 1997-03-25 1998-09-29 Intel Corporation Packaging multiple dies on a ball grid array substrate
US6160705A (en) 1997-05-09 2000-12-12 Texas Instruments Incorporated Ball grid array package and method using enhanced power and ground distribution circuitry
TW449844B (en) 1997-05-17 2001-08-11 Hyundai Electronics Ind Ball grid array package having an integrated circuit chip
JP3359846B2 (ja) 1997-07-18 2002-12-24 シャープ株式会社 半導体装置
US5835355A (en) 1997-09-22 1998-11-10 Lsi Logic Corporation Tape ball grid array package with perforated metal stiffener
US5952611A (en) 1997-12-19 1999-09-14 Texas Instruments Incorporated Flexible pin location integrated circuit package
US6034427A (en) 1998-01-28 2000-03-07 Prolinx Labs Corporation Ball grid array structure and method for packaging an integrated circuit chip
US6172419B1 (en) 1998-02-24 2001-01-09 Micron Technology, Inc. Low profile ball grid array package
US6184463B1 (en) 1998-04-13 2001-02-06 Harris Corporation Integrated circuit package for flip chip
US6180881B1 (en) 1998-05-05 2001-01-30 Harlan Ruben Isaak Chip stack and method of making same
US6329709B1 (en) * 1998-05-11 2001-12-11 Micron Technology, Inc. Interconnections for a semiconductor device
US5903052A (en) 1998-05-12 1999-05-11 Industrial Technology Research Institute Structure for semiconductor package for improving the efficiency of spreading heat
US5977640A (en) 1998-06-26 1999-11-02 International Business Machines Corporation Highly integrated chip-on-chip packaging
US6100804A (en) 1998-10-29 2000-08-08 Intecmec Ip Corp. Radio frequency identification system
US6127833A (en) 1999-01-04 2000-10-03 Taiwan Semiconductor Manufacturing Co. Test carrier for attaching a semiconductor device
JP3575001B2 (ja) * 1999-05-07 2004-10-06 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
JP3398721B2 (ja) 1999-05-20 2003-04-21 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
JP2001077301A (ja) * 1999-08-24 2001-03-23 Amkor Technology Korea Inc 半導体パッケージ及びその製造方法
US6198171B1 (en) 1999-12-30 2001-03-06 Siliconware Precision Industries Co., Ltd. Thermally enhanced quad flat non-lead package of semiconductor
US6452278B1 (en) * 2000-06-30 2002-09-17 Amkor Technology, Inc. Low profile package for plural semiconductor dies
TW466723B (en) * 2000-12-01 2001-12-01 Siliconware Precision Industries Co Ltd Super thin package having high heat-dissipation property
US6399418B1 (en) * 2001-07-26 2002-06-04 Amkor Technology, Inc. Method for forming a reduced thickness packaged electronic device
US6576998B1 (en) * 2002-02-28 2003-06-10 Amkor Technology, Inc. Thin semiconductor package with semiconductor chip and electronic discrete device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100716870B1 (ko) * 2001-04-20 2007-05-09 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
US8482133B2 (en) 2010-08-25 2013-07-09 Samsung Electronics Co., Ltd. Semiconductor package
US8801279B2 (en) 2010-12-28 2014-08-12 Samsung Electronics Co., Ltd. Semiconductor device with stacked structure having through electrode, semiconductor memory device, semiconductor memory system, and operating method thereof
US9780049B2 (en) 2013-05-16 2017-10-03 Samsung Electronics Co., Ltd. Semiconductor package

Also Published As

Publication number Publication date
US20050205979A1 (en) 2005-09-22
US6982488B2 (en) 2006-01-03
US7211900B2 (en) 2007-05-01
US6798049B1 (en) 2004-09-28
US20040007771A1 (en) 2004-01-15

Similar Documents

Publication Publication Date Title
JP2001077301A (ja) 半導体パッケージ及びその製造方法
US7436061B2 (en) Semiconductor device, electronic device, electronic apparatus, and method of manufacturing semiconductor device
US6664618B2 (en) Tape carrier package having stacked semiconductor elements, and short and long leads
JPH02174255A (ja) 半導体集積回路装置
US7615858B2 (en) Stacked-type semiconductor device package
CN109216294A (zh) 半导体封装
KR101963883B1 (ko) 반도체 패키지 및 이의 제조 방법
US20040195668A1 (en) Semiconductor device, electronic device, electronic equipment, method of manufacturing semiconductor device, and method of manufacturing electronic device
JP2000082722A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2003243605A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR20020015214A (ko) 반도체패키지
KR20010063236A (ko) 적층 패키지와 그 제조 방법
JP3867796B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004087936A (ja) 半導体装置及び半導体装置の製造方法並びに電子機器
JP3418759B2 (ja) 半導体パッケージ
KR100401018B1 (ko) 반도체패키지를 위한 웨이퍼의 상호 접착 방법
US20080087999A1 (en) Micro BGA package having multi-chip stack
KR102400533B1 (ko) 전자 소자 모듈 및 이의 제조방법
KR100623317B1 (ko) 반도체패키지
KR100501878B1 (ko) 반도체패키지
KR100421777B1 (ko) 반도체패키지
US20090179326A1 (en) Semiconductor device package
KR100583493B1 (ko) 반도체패키지
KR100369387B1 (ko) 반도체패키지 및 그 제조방법
KR20010111659A (ko) 반도체칩과 섭스트레이트 사이의 와이어 본딩 구조 및이를 이용한 반도체패키지, 그리고 그 반도체패키지의제조 방법