JP3867796B2 - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents

半導体装置及びその製造方法、回路基板並びに電子機器 Download PDF

Info

Publication number
JP3867796B2
JP3867796B2 JP2003350901A JP2003350901A JP3867796B2 JP 3867796 B2 JP3867796 B2 JP 3867796B2 JP 2003350901 A JP2003350901 A JP 2003350901A JP 2003350901 A JP2003350901 A JP 2003350901A JP 3867796 B2 JP3867796 B2 JP 3867796B2
Authority
JP
Japan
Prior art keywords
pads
substrate
pad
semiconductor
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003350901A
Other languages
English (en)
Other versions
JP2005116881A (ja
Inventor
哲理 青▲柳▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003350901A priority Critical patent/JP3867796B2/ja
Priority to US10/962,157 priority patent/US7190063B2/en
Priority to CN2004100849895A priority patent/CN100407420C/zh
Publication of JP2005116881A publication Critical patent/JP2005116881A/ja
Application granted granted Critical
Publication of JP3867796B2 publication Critical patent/JP3867796B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
半導体パッケージに、封止部を有する他の半導体パッケージを搭載する半導体装置が知られている。そして、半導体パッケージ間に設けられた導電部によって、２つの半導体パッケージ間の電気的な導通を図ることも知られている。このとき、該導電部にかかる力を緩和することができれば、半導体装置の信頼性を高めることができる。
本発明の目的は、信頼性の高い半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。
特開平６−１３５４１号公報
（１）本発明に係る半導体装置は、複数の第１のパッドを有する第１の基板と、前記第１の基板における前記第１のパッドが形成された面にフェースダウン実装された第１の半導体チップとを有する第１の半導体パッケージと、
複数の第２のパッドを有する第２の基板と、前記第２の基板における前記第２のパッドが形成された面とは反対側の面に搭載された第２の半導体チップと、前記第２の半導体チップを封止する封止部とを有し、前記第１の半導体チップとオーバーラップするように、かつ、前記第１のパッドと前記第２のパッドとが対向するように前記第１の基板に搭載された第２の半導体パッケージと、
前記第１及び前記第２の基板の間に設けられて、それぞれの前記第１のパッドとそれぞれの前記第２のパッドとを電気的に接続する半田と、
を含み、
前記第１の基板の角部のみにおいて、前記半田は樹脂で覆われてなる。本発明によれば、第１の半導体パッケージの第１の基板の角部のみにおいて、半田が樹脂で覆われる。すなわち、応力が集中しやすい半田のみが樹脂で覆われてなる。そのため、信頼性が高く、かつ、樹脂の使用量が少ない半導体装置を提供することができる。
（２）本発明に係る半導体装置は、複数の第１のパッドを有する第１の基板と、前記第１の基板における前記第１のパッドが形成された面にフェースダウン実装された第１の半導体チップとを有する第１の半導体パッケージと、
複数の第２のパッドを有する第２の基板と、前記第２の基板における前記第２のパッドが形成された面とは反対側の面に搭載された第２の半導体チップと、前記第２の半導体チップを封止する封止部とを有し、前記第１の半導体チップとオーバーラップするように、かつ、前記第１のパッドと前記第２のパッドとが対向するように前記第１の基板に搭載された第２の半導体パッケージと、
前記第１及び前記第２の基板の間に設けられて、それぞれの前記第１のパッドとそれぞれの前記第２のパッドとを電気的に接続する半田と、
を含み、
前記第２の基板の角部のみにおいて、前記半田は樹脂で覆われてなる。本発明によれば、第２の半導体パッケージの第２の基板の角部のみにおいて、半田が樹脂で覆われる。すなわち、応力が集中しやすい半田のみが樹脂で覆われてなる。そのため、信頼性が高く、かつ、樹脂の使用量が少ない半導体装置を提供することができる。
（３）本発明に係る半導体装置は、複数の第１のパッドを有する第１の基板と、前記第１の基板における前記第１のパッドが形成された面にフェースダウン実装された第１の半導体チップとを有する第１の半導体パッケージと、
複数の第２のパッドを有する第２の基板と、前記第２の基板における前記第２のパッドが形成された面とは反対側の面に搭載された第２の半導体チップと、前記第２の半導体チップを封止する封止部とを有し、前記第１の半導体チップとオーバーラップするように、かつ、前記第１のパッドと前記第２のパッドとが対向するように前記第１の基板に搭載された第２の半導体パッケージと、
前記第１及び前記第２の基板の間に設けられて、それぞれの前記第１のパッドとそれぞれの前記第２のパッドとを電気的に接続する半田と、
を含み、
前記第２の基板の外形は長方形をなし、
前記第２の基板の短辺の端部のみにおいて、前記半田は樹脂で覆われてなる。本発明によれば、第２の半導体パッケージの第２の基板の短辺の端部のみにおいて、半田が樹脂で覆われてなる。すなわち、応力が集中しやすい半田のみが樹脂で覆われてなる。そのため、信頼性が高く、かつ、樹脂の使用量が少ない半導体装置を提供することができる。
（４）この半導体装置において、
前記第１の半導体パッケージには、２つ以上の前記第２の半導体パッケージが搭載されていてもよい。
（５）本発明に係る回路基板には、上記半導体装置が実装されてなる。
（６）本発明に係る電子機器は、上記半導体装置を有する。
（７）本発明に係る半導体装置の製造方法は、複数の第１のパッドを有する第１の基板と、前記第１の基板における前記第１のパッドが形成された面にフェースダウン実装された第１の半導体チップとを有する第１の半導体パッケージを用意すること、
複数の第２のパッドを有する第２の基板と、前記第２の基板における前記第２のパッドが形成された面とは反対側の面に実装された第２の半導体チップと、前記第２の半導体チップを封止する封止部とを有する第２の半導体パッケージを用意すること、
前記第１の半導体チップと前記第２の半導体パッケージとがオーバーラップするように、かつ、前記第１のパッドと前記第２のパッドとが対向するように、前記第１の半導体パッケージに前記第２の半導体パッケージを搭載すること、
前記第１の基板の角部に配置されたそれぞれの前記第１のパッドとこれに対向するそれぞれの前記第２のパッドとの間に半田と熱硬化性樹脂とを設けること、
前記第１の基板の角部以外の領域に配置されたそれぞれの前記第１のパッドとこれに対向するそれぞれの前記第２のパッドとの間に半田を設けること、及び、その後、
前記半田及び前記熱硬化性樹脂を加熱して、前記半田を溶融させてそれぞれの前記第１のパッドとそれぞれの前記第２のパッドとを電気的に接続する導電部を形成し、かつ、前記熱硬化性樹脂を硬化させるとともにこれを外側に移動させて前記第１の基板の角部に配置された複数の前記導電部のそれぞれを覆う樹脂部を形成する。本発明によれば、第１の半導体パッケージの第１の基板の角部のみにおいて、半田が樹脂で覆われた半導体装置を製造することができる。すなわち、応力が集中しやすい半田のみが樹脂で覆われた半導体装置を製造することができる。そのため、信頼性が高い半導体装置を、必要最低限の量の樹脂で製造することができる。
（８）本発明に係る半導体装置の製造方法は、複数の第１のパッドを有する第１の基板と、前記第１の基板における前記第１のパッドが形成された面にフェースダウン実装された第１の半導体チップとを有する第１の半導体パッケージを用意すること、
複数の第２のパッドを有する第２の基板と、前記第２の基板における前記第２のパッドが形成された面とは反対側の面に実装された第２の半導体チップと、前記第２の半導体チップを封止する封止部とを有する第２の半導体パッケージを用意すること、
前記第１の半導体チップと前記第２の半導体パッケージとがオーバーラップするように、かつ、前記第１のパッドと前記第２のパッドとが対向するように、前記第１の半導体パッケージに前記第２の半導体パッケージを搭載すること、
前記第２の基板の角部に配置されたそれぞれの前記第２のパッドとこれに対向するそれぞれの前記第１のパッドとの間に半田と熱硬化性樹脂とを設けること、
前記第２の基板の角部以外の領域に配置されたそれぞれの前記第２のパッドとこれに対向するそれぞれの前記第１のパッドとの間に半田を設けること、及び、その後、
前記半田及び前記熱硬化性樹脂を加熱して、前記半田を溶融させてそれぞれの前記第１のパッドとそれぞれの前記第２のパッドとを電気的に接続する導電部を形成し、かつ、前記熱硬化性樹脂を硬化させるとともにこれを外側に移動させて前記第２の基板の角部に配置された複数の前記導電部のそれぞれを覆う樹脂部を形成する。本発明によれば、第２の半導体パッケージの第２の基板の角部のみにおいて、半田が樹脂で覆われた半導体装置を製造することができる。すなわち、応力が集中しやすい半田のみが樹脂で覆われた半導体装置を製造することができる。そのため、信頼性が高い半導体装置を、必要最低限の量の樹脂で製造することができる。
（９）本発明に係る半導体装置の製造方法は、複数の第１のパッドを有する第１の基板と、前記第１の基板における前記第１のパッドが形成された面にフェースダウン実装された第１の半導体チップとを有する第１の半導体パッケージを用意すること、
複数の第２のパッドを有し、外形が長方形をなす第２の基板と、前記第２の基板における前記第２のパッドが形成された面とは反対側の面に実装された第２の半導体チップと、前記第２の半導体チップを封止する封止部とを有する第２の半導体パッケージを用意すること、
前記第１の半導体チップと前記第２の半導体パッケージとがオーバーラップするように、かつ、前記第１のパッドと前記第２のパッドとが対向するように、前記第１の半導体パッケージに前記第２の半導体パッケージを搭載すること、
前記第２の基板の短辺の端部に配置されたそれぞれの前記第２のパッドとこれに対向するそれぞれの前記第１のパッドとの間に半田と熱硬化性樹脂とを設けること、
前記第２の基板の短辺の端部以外の領域に配置されたそれぞれの前記第２のパッドとこれに対向するそれぞれの前記第１のパッドとの間に半田を設けること、及び、その後、
前記半田及び前記熱硬化性樹脂を加熱して、前記半田を溶融させてそれぞれの前記第１のパッドとそれぞれの前記第２のパッドとを電気的に接続する導電部を形成し、かつ、前記熱硬化性樹脂を硬化させるとともにこれを外側に移動させて前記第２の基板の短辺の端部に配置された複数の前記導電部のそれぞれを覆う樹脂部を形成する。本発明によれば、第２の半導体パッケージの第２の基板の短辺の端部のみにおいて、半田が樹脂で覆われた半導体装置を製造することができる。すなわち、応力が集中しやすい半田のみが樹脂で覆われた半導体装置を製造することができる。そのため、信頼性が高い半導体装置を、必要最低限の量の樹脂で製造することができる。
（１０）この半導体装置の製造方法において、
１つの前記第１の半導体パッケージに、２つ以上の前記第２の半導体パッケージを搭載してもよい。
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は、以下の実施の形態に限定されるものではない。
（第１の実施の形態）
図１（Ａ）〜図４は、本発明を適用した第１の実施の形態に係る半導体装置について説明するための図である。
本実施の形態に係る半導体装置は、第１の半導体パッケージ１００を含む。以下、第１の半導体パッケージ１００について説明する。なお、図１（Ａ）及び図１（Ｂ）は、第１の半導体パッケージ１００を説明するための図である。ここで、図１（Ａ）は第１の半導体パッケージ１００の平面図であり、図１（Ｂ）は、図１（Ａ）のIＢ−IＢ線断面の拡大図である。
第１の半導体パッケージ１００は、第１の基板１０を有する。第１の基板１０の材料は特に限定されるものではなく、有機系（例えばエポキシ基板）、無機系（例えばセラミック基板、ガラス基板）、又は、それらの複合構造（例えばガラスエポキシ基板）からなるものであってもよい。第１の基板１０は、リジッド基板であってもよく、このとき、第１の基板１０をインターポーザと称してもよい。あるいは、第１の基板１０は、ポリエステル基板やポリイミド基板などのフレキシブル基板であってもよい。第１の基板１０は、COF（Chip On Film）用の基板やTAB（Tape Automated Bonding）用の基板であってもよい。また、第１の基板１０は、単一の層からなる単層基板であってもよく、積層された複数の層を有する積層基板であってもよい。そして、第１の基板１０の形状や厚みについても、特に限定されるものではない。
第１の基板１０は、複数の第１のパッド１２を有する。第１のパッド１２は、例えば、銅（Cu）やアルミ（Al）で薄く平らに形成してもよい。また、第１のパッド１２の平面形状も特に限定されず、例えば円形をなしていてもよく（図１（Ａ）参照）、あるいは矩形であってもよい（図示せず）。図１（Ａ）及び図１（Ｂ）に示すように、第１のパッド１２は、第１の半導体チップ２０を搭載する領域を避けて配置されていてもよい。また、第１の基板１０はパッド１４を有していてもよい（図１（Ｂ）参照）。パッド１４は後述する第１の半導体チップ２０との電気的な接続に利用されるパッドである。パッド１４は、第１の基板１０の第１のパッド１２が形成された面に形成されていてもよい。パッド１４は、第１の半導体チップ２０が搭載される領域に配置されていてもよい。第１の基板１０は、さらに、パッド１５を有していてもよい（図１（Ｂ）参照）。パッド１５には、後述する外部端子１８が設けられ、マザーボード等との電気的な接続に利用される。パッド１５は第１の基板１０における第１のパッド１２が形成された面とは反対側の面に形成されていてもよい。
第１の半導体パッケージ１００は、図１（Ａ）及び図１（Ｂ）に示すように、第１の半導体チップ２０を有する。第１の半導体チップ２０は、トランジスタやメモリ素子等からなる集積回路２２を有していてもよい。第１の半導体チップ２０は、また、電極２４を有してもよい。このとき、電極２４は、第１の半導体チップ２０の内部と電気的に接続されていてもよい。第１の半導体チップ２０は、第１の基板１０にフェースダウン実装されている。詳しくは、第１の半導体チップ２０は、図１（Ｂ）に示すように、集積回路２２が形成された面（能動面）が第１の基板１０と対向するように搭載される。第１の半導体チップ２０は、第１の基板１０における第１のパッド１２が形成された面に実装されてなる。そして、電極２４とパッド１４とは対向して電気的に接続されてなる。図１（Ａ）及び図１（Ｂ）に示すように、第１の半導体チップ２０は、樹脂部２６によって第１の基板１０に固着されていてもよい。
本実施の形態に係る半導体装置は、第２の半導体パッケージ２００を含む。以下、第２の半導体パッケージ２００について説明する。なお、図２（Ａ）及び図２（Ｂ）は、第２の半導体パッケージ２００を説明するための図である。ここで、図２（Ａ）は第２の半導体パッケージ２００の平面図であり、図２（Ｂ）は、図２（Ａ）のIIＢ−IIＢ線断面の拡大図である。
第２の半導体パッケージ２００は、第２の基板３０を有する。第２の基板３０の材料あるいは構造は特に限定されるものではなく、第１の基板１０で説明した内容のいずれかを適用してもよい。
第２の基板３０は、複数の第２のパッド３２を有する。第２のパッド３２の材料及び形状は、第１のパッド１２で説明したいずれかの内容を適用してもよい。第２のパッド３２は、第２の半導体パッケージ２００を第１の半導体パッケージ１００に搭載するときに、第１の半導体チップ２０とオーバーラップしないように配置される（図３（Ｂ）参照）。言い換えると、第２のパッド３２は、第２の基板３０における第１の半導体チップ２０とオーバーラップする領域を避けて配置される。第２の基板３０は、また、パッド３４を有してもよい。パッド３４は、後述する第２の半導体チップ４０との電気的な接続に利用されるパッドである。パッド３４は、第２の基板３０の第２のパッド３２が形成された面とは反対側の面に形成されていてもよい。
第２の半導体パッケージ２００は、第２の半導体チップ４０を有する。第２の半導体チップ４０は、集積回路４２を有してもよい。第２の半導体チップ４０は、また、電極４４を有してもよい。このとき、電極４４は、第２の半導体チップ４０の内部と電気的に接続されていてもよい。第２の半導体チップ４０は、第２の基板３０における第２のパッド３２が形成された面とは反対側の面に搭載されてなる。すなわち、第２の半導体チップ４０は、第２の基板３０におけるパッド３４が形成された面に搭載されていてもよい。第２の半導体チップ４０は、例えば、第２の基板３０にフェースアップボンディングされていてもよい。すなわち、図２（Ｂ）に示すように、第２の半導体チップ４０は、集積回路４２が形成された面（能動面）とは反対側の面が第２の基板３０と対向するように搭載されていてもよい。そして、第２の半導体チップ４０の電極４４と第２の基板３０のパッド３４とはワイヤ４６によって電気的に接続されていてもよい。ただし、第２の半導体チップ４０の実装形態はこれに限られるものではない。また、１つの第２の半導体パッケージ２００は、複数の第２の半導体チップ４０を有してもよい。このとき、第２の半導体チップ４０は積層されていてもよい（図示せず）。
第２の半導体パッケージ２００は、封止部５０を有する（図２（Ｂ）参照）。封止部５０は、第２の基板３０における第２の半導体チップ４０が実装された側に形成される。そして、封止部５０は第２の半導体チップ４０を封止する。封止部５０は、さらに、パッド３４及びワイヤ４６を封止していてもよい。
本実施の形態に係る半導体装置では、第２の半導体パッケージ２００は、第１の半導体パッケージ１００に搭載されてなる（図３（Ａ）〜図３（Ｃ）参照）。第２の半導体パッケージ２００は、第１の半導体チップ２０とオーバーラップするように搭載されてなる（図３（Ｂ）参照）。そして、第２の半導体パッケージ２００は、第１のパッド１２と第２のパッド３２とが対向するように搭載されてなる（図３（Ｂ）及び図３（Ｃ）参照）。なお、図３（Ａ）〜図３（Ｃ）は、本実施の形態に係る半導体装置１を示す図である。ここで、図３（Ａ）は、半導体装置１の平面図である。ただし、簡単のためパッド（詳しくは、パッド１２，１４，１５，３２，３４）及び半導体チップ（第１及び第２の半導体チップ２０，４０）については省略してある。そして、図３（Ｂ）は図３（Ａ）のIIIＢ−IIIＢ線断面の拡大図であり、図３（Ｃ）は図３（Ａ）のIIIＣ−IIIＣ線断面の拡大図である。
本実施の形態に係る半導体装置は、図３（Ａ）〜図３（Ｃ）に示すように、複数の半田６０を含む。半田６０は第１及び第２の基板１０，３０の間に設けられる。そして、それぞれの半田６０によって、それぞれの第１のパッド１２とそれぞれの第２のパッド３２とが電気的に接続される。
本実施の形態に係る半導体装置では、第１の基板１０の角部のみにおいて、それぞれの半田６０は樹脂７０で覆われてなる（図３（Ａ）及び図３（Ｃ）参照）。先に説明したとおり、本実施の形態に係る半導体装置は、第１の半導体パッケージ１００に第２の半導体パッケージ２００が搭載された構造をなす。そして、第２の半導体パッケージ２００は封止部５０を有する構造をなし、第１の半導体パッケージ１００は封止部を有さない構造をなす。かかる構造をなす半導体装置では、封止部５０等の影響で、第１の基板１０と第２の基板３０との膨張率が異なることがある。そしてこれが原因で、第１のパッド１２と第２のパッド３２との間に設けられた半田６０に力がかかることがあった。特に、第１の基板１０の角部付近では、半田６０に大きな力がかかることがあった。ところで、本実施の形態に係る半導体装置では、第１の基板１０の角部のみにおいて、それぞれの半田６０は樹脂７０で覆われてなる。これにより、応力が集中しやすい領域のみで半田６０を補強することができ、必要最低限の量の樹脂７０によって半導体装置の信頼性を高めることができる。そのため、信頼性の高い半導体装置を低廉な価格で製造することができる。また、本実施の形態に係る半導体装置では、樹脂７０によって、第１及び第２の半導体パッケージ１００，２００の位置ずれを防止することができるため、信頼性の高い半導体装置を提供することができる。なお、本実施の形態に係る半導体装置では、図３（Ａ）に示すように、樹脂７０で覆われた半田６０は、第１の基板１０のそれぞれの角部に複数個（図３（Ａ）では３個ずつ）設けられていてもよい。ただし、これとは別に、樹脂７０で覆われた半田６０は、第１の基板１０のそれぞれの角部に１つのみ設けられていてもよい（図示せず）。
本実施の形態に係る半導体装置は、図３（Ｂ）及び図３（Ｃ）に示すように、外部端子１８を有してもよい。外部端子１８は、第１の基板１０のパッド１５に設けられていてもよい。そして、図４に、本発明を適用した実施の形態に係る半導体装置１が実装された回路基板１０００を示す。
本実施の形態に係る半導体装置１は、以上のように構成されてなる。ところで、本発明を適用した第１の実施の形態に係る半導体装置はこれに限定されるものではなく、種々の変形例が可能である。例えば、図５（Ａ）及び図５（Ｂ）に示すように、１つの第１の半導体パッケージ１００には、２つ以上の第２の半導体パッケージ２００が搭載されていてもよい。これによっても同様の効果を得ることができるため、多数の半導体チップを有し、かつ、信頼性の高い半導体装置を提供することができる。なお、図５（Ａ）は、本発明を適用した第１の実施の形態の変形例に係る半導体装置の平面図である。また、図５（Ｂ）は、図５（Ａ）のＶＢ−ＶＢ線断面の拡大図である。
以下、本実施の形態に係る半導体装置の製造方法について説明する。図６〜図７（Ｂ）は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法について説明するための図である。
本実施の形態に係る半導体装置の製造方法は、第１の半導体パッケージ１００及び第２の半導体パッケージ２００を用意することを含む。第１及び第２の半導体パッケージ１００，２００の構成については先に説明した通りである。第１及び第２の半導体パッケージ１００，２００は、既に公知となっているいずれかの方法を適用して形成してもよい。
本実施の形態に係る半導体装置の製造方法は、第１の半導体パッケージ１００に第２の半導体パッケージ２００を搭載することを含む（図７（Ａ）及び図７（Ｂ）参照）。図６に示すように、第１の半導体パッケージ１００の第１のパッド１２にペースト６２，６４を設けてもよい。詳しくは、第１の基板１０の角部に配置されたそれぞれの第１のパッド１２にペースト６２を設けてもよい。なお、本実施の形態に係る半導体装置の製造方法では、図６に示すように、第１の基板１０のそれぞれの角部に配置された複数（図６に示す例では３個）の第１のパッド１２に、ペースト６２を設けてもよい。あるいは、第１の基板１０のそれぞれの角部に配置された１つの第１のパッド１２のみに、ペースト６２を設けてもよい（図示せず）。ここで、ペースト６２は熱硬化性樹脂を含有する。ペースト６２は、さらに、半田を含んでいてもよい。また、第１の基板１０の角部以外の領域に配置されたそれぞれの第１のパッド１２にペースト６４を設けてもよい。ここで、ペースト６４は熱硬化性樹脂を含有しないペーストである。ペースト６４は、例えば半田ペーストであってもよい。また、ペースト６２，６４は、さらに、フラックスを含有していてもよい。そして、第２の半導体パッケージ２００の第２のパッド３２のそれぞれに半田ボール６６を設けてもよい。その後、第１の半導体パッケージ１００に第２の半導体パッケージ２００を搭載してもよい。図７（Ａ）及び図７（Ｂ）は、第１及び第２の半導体パッケージ１００，２００の積層状態を示す断面図である。図７（Ａ）に示すように、第２の半導体パッケージ２００を、第１の半導体チップ２０と第２の半導体パッケージ２００とがオーバーラップするように搭載する。かつ、図７（Ｂ）に示すように、第２の半導体パッケージ２００を、第１のパッド１２と第２のパッド３２とが対向するように搭載する。
なお、第１の半導体パッケージ１００に第２の半導体パッケージ２００を搭載する方法はこれに限られるものではない。すなわち、第１の基板１０の角部に配置されたそれぞれの第１のパッド１２とこれに対向するそれぞれの第２のパッド３２との間に半田と熱硬化性樹脂とを設け、そして、第１の基板１０の角部以外の領域に配置されたそれぞれの第１のパッド１２とこれに対向するそれぞれの第２のパッド３２との間に半田を設けることができるいずれかの方法によって、第１の半導体パッケージ１００に第２の半導体パッケージ２００を搭載してもよい。
本実施の形態に係る半導体装置の製造方法は、半田及び熱硬化性樹脂を加熱することを含む。例えば、図７（Ａ）及び図７（Ｂ）に示すように、第１の半導体パッケージ１００と第２の半導体パッケージ２００とを積層した状態で、半田ボール６６及びペースト６２，６４を加熱してもよい。半田ボール６６を加熱することでこれを溶融させて、それぞれの第１のパッド１２とそれぞれの第２のパッド３２とを電気的に接続する導電部（半田６０）を形成する。なお、ペースト６２，６４が半田を含有する場合、これらの半田も溶融させて導電部（半田６０）を形成してもよい。そして、ペースト６２に含まれる熱硬化性樹脂を加熱することで、これを硬化させるとともにこれを外側に移動させて第１の基板１０の角部に配置された複数の導電部（半田６０）のそれぞれを覆う樹脂７０を形成する。
そして、外部端子を設ける工程や、検査工程等を経て、半導体装置１を製造してもよい（図３（Ａ）〜図３（Ｃ）参照）。なお、１つの第１の半導体パッケージ１００に２つ以上の第２の半導体パッケージ２００を搭載してもよく、これにより本実施の形態の変形例に係る半導体装置を製造してもよい（図５（Ａ）及び図５（Ｂ）参照）。
（第２の実施の形態）
図８（Ａ）及び図８（Ｂ）は、本発明を適用した第２の実施の形態に係る半導体装置について説明するための図である。なお、本実施の形態でも、既に説明した内容を可能な限り適用するものとする。
本実施の形態に係る半導体装置は、第１及び第２の半導体パッケージ１００，２００及び半田６０を含む。これらの内容については、既に説明した内容のいずれかを適用してもよい。第２のパッケージ２００は、第１のパッケージ１００に搭載されてなる。本実施の形態に係る半導体装置は、図８（Ａ）及び図８（Ｂ）に示すように、１つの第１の半導体パッケージ１００に２つの第１の半導体パッケージ２００が搭載されていてもよい。あるいは、１つの第１の半導体パッケージ１００に１つの第２の半導体パッケージ２００が搭載されていてもよい（図３（Ａ）参照）。そして、半田６０によって、第１のパッド１２と第２のパッド３２とは電気的に接続されてなる。
そして、本実施の形態に係る半導体装置は、第２の基板３０の角部のみにおいて、それぞれの半田６０は樹脂７２で覆われてなる（図８（Ａ）及び図８（Ｂ）参照）。先に説明したとおり、本実施の形態に係る半導体装置は、第１のパッケージ１００に第２の半導体パッケージ２００が搭載された構造をなす。このとき、第１のパッド１２と第２のパッド３２との間に設けられた半田６０に力がかかることがあった。特に、第２の基板３０の角部付近では、半田６０に大きな力がかかることがあった。ところで、本実施の形態に係る半導体装置では、第２の基板３０の角部のみにおいて、半田６０は樹脂７２で覆われてなる。これにより、応力が集中しやすい領域のみで半田６０を補強することができ、必要最低限の量の樹脂によって半導体装置の信頼性を高めることができる。
本実施の形態に係る半導体装置は、以上のように構成されてなる。以下、その製造方法について説明する。本実施の形態に係る半導体装置の製造方法は、第１及び第２の半導体パッケージ１００，２００を用意することを含む。半導体装置の製造方法は、第１の半導体チップ２０と第２の半導体パッケージ２００とがオーバーラップするように、かつ、第１のパッド１２と第２のパッド３２とが対向するように、第１の半導体パッケージ１００に第２の半導体パッケージ２００を搭載することを含む。半導体装置の製造方法は、第２の基板３０の角部に配置されたそれぞれの第２のパッド３２とこれに対向するそれぞれの第１のパッド１２との間に半田と熱硬化性樹脂を設けることを含む。半導体装置の製造方法は、第２の基板３０の角部以外の領域に配置されたそれぞれの第２のパッド３２とこれに対向するそれぞれの第１のパッド１２との間に半田を設けることを含む。半導体装置の製造方法は、半田及び熱硬化性樹脂を加熱して、それぞれの第１のパッド１２とそれぞれの第２のパッド３２とを電気的に接続する導電部（半田６０）を形成し、かつ、第２の基板３０の角部に配置された複数の導電部（半田６０）のそれぞれを覆う樹脂７２を形成することを含む。詳しくは、半田を加熱して該半田を溶融させて、それぞれの第１のパッド１２とそれぞれの第２のパッド３２とを電気的に接続する導電部（半田６０）を形成する。そして、熱硬化性樹脂を加熱して該熱硬化性樹脂を硬化させるとともにこれを外側に移動させて、第２の基板３０の角部に配置された複数の導電部（半田６０）のそれぞれを覆う樹脂部７２を形成する。
（第３の実施の形態）
図９（Ａ）及び図９（Ｂ）は、本発明を適用した第３の実施の形態に係る半導体装置について説明するための図である。なお、本実施の形態でも、既に説明した内容を可能な限り適用するものとする。
本実施の形態に係る半導体装置は、第１及び第２の半導体パッケージ１００，２００及び半田６０を含む。なお、これらの内容については、既に説明した内容のいずれかを適用してもよい。ただし、本実施の形態では、第２の半導体パッケージ２００の第２の基板３０の外形は長方形をなす。第２のパッケージ２００は、第１のパッケージ１００に搭載されてなる。本実施の形態に係る半導体装置は、図９（Ａ）及び図９（Ｂ）に示すように、１つの第１の半導体パッケージ１００に２つの第２の半導体パッケージ２００が搭載されていてもよい。ただし、１つの半導体パッケージ１００に１つの第２の半導体パッケージ２００が搭載されていてもよい（図示せず）。そして、半田６０によって、第１のパッド１２と第２のパッド３２とは電気的に接続されてなる。
そして、本実施の形態に係る半導体装置は、第２の基板３０の短辺の端部のみにおいて、半田６０は樹脂７４で覆われてなる（図９（Ａ）及び図９（Ｂ）参照）。なお、このとき第２の基板３０のそれぞれの短辺の端部の２つ以上（図９（Ａ）及び図９（Ｂ）では２つ）の半田６０のみが樹脂７４で覆われていてもよい。また、それぞれの短辺の端部に配置されたすべての半田６０が樹脂７４で覆われていてもよい。あるいは、それぞれの短辺の端部に配置された１つの半田６０のみが樹脂７４で覆われていてもよい（図示せず）。先に説明したとおり、本実施の形態に係る半導体装置は、第１のパッケージ１００に第２の半導体パッケージ２００が搭載された構造をなす。このとき、第１のパッド１２と第２のパッド３２との間に設けられた半田６０に力がかかることがあった。特に、第２の基板３０の外形が長方形をなす場合、第２の基板３０の外形の短辺の端部付近では、半田６０に大きな力がかかることがあった。ところで、本実施の形態に係る半導体装置では、第２の基板３０の外形の短辺の端部のみにおいて、半田６０は樹脂７４で覆われてなる。これにより、応力が集中しやすい領域のみで半田６０を補強することができ、必要最低限の量の樹脂によって半導体装置の信頼性を高めることができる。
本実施の形態に係る半導体装置は、以上のように構成されてなる。以下、その製造方法について説明する。本実施の形態に係る半導体装置の製造方法は、第１及び第２の半導体パッケージ１００，２００を用意することを含む。なお、本実施の形態に係る半導体装置の製造方法では、第２の半導体パッケージ２００の第２の基板３０の外形は長方形をなす。半導体装置の製造方法は、第１の半導体チップ２０と第２の半導体パッケージ２００とがオーバーラップするように、かつ、第１のパッド１２と第２のパッド３２とが対向するように、第１の半導体パッケージ１００に第２の半導体パッケージ２００を搭載することを含む。半導体装置の製造方法は、第２の基板３０の短辺の端部に配置されたそれぞれの第２のパッド３２とこれに対向するそれぞれの第１のパッド１２との間に半田と熱硬化性樹脂とを設けることを含む。半導体装置の製造方法は、第２の基板３０の短辺の端部以外の領域に配置されたそれぞれの前記第２のパッド３２とこれに対向するそれぞれの第１のパッド１２との間に半田を設けることを含む。半導体装置の製造方法は、半田及び熱硬化性樹脂を加熱して、それぞれの第１のパッド１２とそれぞれの第２のパッド３２とを電気的に接続する導電部（半田６０）を形成し、かつ、第２の基板３０の短辺の端部に配置された複数の導電部（半田６０）のそれぞれを覆う樹脂７４を形成することを含む。詳しくは、半田を加熱して該半田を溶融させて、それぞれの第１のパッド１２とそれぞれの第２のパッド３２とを電気的に接続する導電部（半田６０）を形成する。そして、熱硬化性樹脂を加熱して該熱硬化性樹脂を硬化させるとともにこれを外側に移動させて、第２の基板３０の短辺の端部に配置された複数の導電部（半田６０）のそれぞれを覆う樹脂部７４を形成する。
最後に、本発明を適用した実施の形態に係る半導体装置を有する電子機器として、図１０にノート型パーソナルコンピュータ２０００を、図１１には携帯電話を、それぞれ示す。
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
図１（Ａ）及び図１（Ｂ）は、本発明を適用した第１の実施の形態に係る半導体装置を説明するための図である。 図２（Ａ）及び図２（Ｂ）は、本発明を適用した第１の実施の形態に係る半導体装置を説明するための図である。 図３（Ａ）〜図３（Ｃ）は、本発明を適用した第１の実施の形態に係る半導体装置を説明するための図である。 図４は、本発明を適用した実施の形態に係る半導体装置が実装された回路基板を示す図である。 図５（Ａ）及び図５（Ｂ）は、本発明を適用した第１の実施の形態の変形例に係る半導体装置を説明するための図である。 図６は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を説明するための図である。 図７（Ａ）及び図７（Ｂ）は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を説明するための図である。 図８（Ａ）及び図８（Ｂ）は、本発明を適用した第２の実施の形態に係る半導体装置を説明するための図である。 図９（Ａ）及び図９（Ｂ）は、本発明を適用した第２の実施の形態に係る半導体装置を説明するための図である。 図１０は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。 図１１は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。
符号の説明
１０ 第１の基板、 １２ 第１のパッド、 ２０ 第１の半導体チップ、 ３０ 第２の基板、 ３２ 第２のパッド、 ４０ 第２の半導体チップ、 ５０ 封止部、 ６０ 半田、 ７０ 樹脂、 １００ 第１の半導体パッケージ、 ２００ 第２の半導体パッケージ

Claims (21)

  1. 複数の第１のパッドを有する第１の基板と、前記第１の基板における前記第１のパッドが形成された面にフェースダウン実装された第１の半導体チップとを有する第１の半導体パッケージと、
    複数の第２のパッドを有する第２の基板と、前記第２の基板における前記第２のパッドが形成された面とは反対側の面に搭載された第２の半導体チップと、前記第２の半導体チップを封止する封止部とを有し、前記第１の半導体チップとオーバーラップするように、かつ、前記第１のパッドと前記第２のパッドとが対向するように前記第１の基板に搭載された第２の半導体パッケージと、
    前記第１及び前記第２の基板の間に設けられて、それぞれの前記第１のパッドとそれぞれの前記第２のパッドとを電気的に接続する半田と、
    を含み、
    前記第１の基板のそれぞれの角の最も近くに配置された１つの前記半田、及び、前記１つの半田の最も近くに配置された１つ又は複数の前記半田のみが、それぞれ、樹脂で覆われてなる半導体装置。
  2. 複数の第１のパッドを有する第１の基板と、前記第１の基板における前記第１のパッドが形成された面にフェースダウン実装された第１の半導体チップとを有する第１の半導体パッケージと、
    複数の第２のパッドを有する第２の基板と、前記第２の基板における前記第２のパッドが形成された面とは反対側の面に搭載された第２の半導体チップと、前記第２の半導体チップを封止する封止部とを有し、前記第１の半導体チップとオーバーラップするように、かつ、前記第１のパッドと前記第２のパッドとが対向するように前記第１の基板に搭載された第２の半導体パッケージと、
    前記第１及び前記第２の基板の間に設けられて、それぞれの前記第１のパッドとそれぞれの前記第２のパッドとを電気的に接続する半田と、
    を含み、
    前記第１の基板のそれぞれの角の最も近くに配置された１つの前記半田のみが、樹脂で覆われてなる半導体装置。
  3. 複数の第１のパッドを有する第１の基板と、前記第１の基板における前記第１のパッドが形成された面にフェースダウン実装された第１の半導体チップとを有する第１の半導体パッケージと、
    複数の第２のパッドを有する第２の基板と、前記第２の基板における前記第２のパッドが形成された面とは反対側の面に搭載された第２の半導体チップと、前記第２の半導体チップを封止する封止部とを有し、前記第１の半導体チップとオーバーラップするように、かつ、前記第１のパッドと前記第２のパッドとが対向するように前記第１の基板に搭載された第２の半導体パッケージと、
    前記第１及び前記第２の基板の間に設けられて、それぞれの前記第１のパッドとそれぞれの前記第２のパッドとを電気的に接続する半田と、
    を含み、
    前記第２の基板のそれぞれの角の最も近くに配置された１つの前記半田、及び、前記１つの半田の最も近くに配置された１つ又は複数の前記半田のみが、それぞれ、樹脂で覆われてなる半導体装置。
  4. 複数の第１のパッドを有する第１の基板と、前記第１の基板における前記第１のパッドが形成された面にフェースダウン実装された第１の半導体チップとを有する第１の半導体パッケージと、
    複数の第２のパッドを有する第２の基板と、前記第２の基板における前記第２のパッドが形成された面とは反対側の面に搭載された第２の半導体チップと、前記第２の半導体チップを封止する封止部とを有し、前記第１の半導体チップとオーバーラップするように、かつ、前記第１のパッドと前記第２のパッドとが対向するように前記第１の基板に搭載された第２の半導体パッケージと、
    前記第１及び前記第２の基板の間に設けられて、それぞれの前記第１のパッドとそれぞれの前記第２のパッドとを電気的に接続する半田と、
    を含み、
    前記第２の基板のそれぞれの角の最も近くに配置された１つの前記半田のみが、樹脂で覆われてなる半導体装置。
  5. 複数の第１のパッドを有する第１の基板と、前記第１の基板における前記第１のパッドが形成された面にフェースダウン実装された第１の半導体チップとを有する第１の半導体パッケージと、
    複数の第２のパッドを有する第２の基板と、前記第２の基板における前記第２のパッドが形成された面とは反対側の面に搭載された第２の半導体チップと、前記第２の半導体チップを封止する封止部とを有し、前記第１の半導体チップとオーバーラップするように、かつ、前記第１のパッドと前記第２のパッドとが対向するように前記第１の基板に搭載された第２の半導体パッケージと、
    前記第１及び前記第２の基板の間に設けられて、それぞれの前記第１のパッドとそれぞれの前記第２のパッドとを電気的に接続する半田と、
    を含み、
    前記第２の基板の外形は長方形をなし、
    前記半田のうち、前記第２の基板の短辺に最も近い１つ又は複数の半田のみが、樹脂で覆われてなる半導体装置。
  6. 請求項５記載の半導体装置において、
    前記半田は、前記第２の基板の前記短辺に沿って延びる複数の列に分けることができるように配列されてなり、
    前記複数の列のうち前記第２の基板の前記短辺に最も近い列を構成する複数の前記半田のいずれか１つのみが、前記樹脂で覆われてなる半導体装置。
  7. 請求項５記載の半導体装置において、
    前記半田は、前記第２の基板の前記短辺に沿って延びる複数の列に分けることができるように配列されてなり、
    前記複数の列のうち前記第２の基板の前記短辺に最も近い列を構成する複数の前記半田のいずれか２つのみが、前記樹脂で覆われてなる半導体装置。
  8. 請求項５記載の半導体装置において、
    前記半田は、前記第２の基板の前記短辺に沿って延びる複数の列に分けることができるように配列されてなり、
    前記複数の列のうち前記第２の基板の前記短辺に最も近い列を構成する複数の前記半田が、すべて、前記樹脂で覆われてなる半導体装置。
  9. 請求項１から請求項８のいずれかに記載の半導体装置において、
    前記第１の半導体パッケージには、２つ以上の前記第２の半導体パッケージが搭載されてなる半導体装置。
  10. 請求項１から請求項９のいずれかに記載の半導体装置が実装された回路基板。
  11. 請求項１から請求項９のいずれかに記載の半導体装置を有する電子機器。
  12. 複数の第１のパッドを有する第１の基板と、前記第１の基板における前記第１のパッドが形成された面にフェースダウン実装された第１の半導体チップとを有する第１の半導体パッケージを用意すること、
    複数の第２のパッドを有する第２の基板と、前記第２の基板における前記第２のパッドが形成された面とは反対側の面に実装された第２の半導体チップと、前記第２の半導体チップを封止する封止部とを有する第２の半導体パッケージを用意すること、
    前記第１の半導体チップと前記第２の半導体パッケージとがオーバーラップするように、かつ、前記第１のパッドと前記第２のパッドとが対向するように、前記第１の半導体パッケージに前記第２の半導体パッケージを搭載すること、
    前記第１のパッドのうち前記第１の基板のそれぞれの角部に配置されたそれぞれの角部パッドと、これに対向するそれぞれの前記第２のパッドとの間に、半田と熱硬化性樹脂とを含有するペーストを設けること、
    前記第１のパッドのうち前記角部パッド以外のそれぞれのパッドと、これに対向するそれぞれの前記第２のパッドとの間に、半田を設けること、及び、その後、
    前記半田及び前記熱硬化性樹脂を加熱して、前記半田を溶融させてそれぞれの前記第１のパッドとそれぞれの前記第２のパッドとを電気的に接続する導電部を形成し、かつ、前記熱硬化性樹脂を硬化させるとともにこれを外側に移動させて前記角部パッドに形成された前記導電部のそれぞれを覆う樹脂部を形成することを含み、
    前記角部パッドは、前記複数の第１のパッドのうち、前記第１の基板のそれぞれの角の最も近くに配置された１つの前記第１のパッドと、前記１つの第１のパッドの最も近くに配置された１つ又は複数の前記第１のパッドである半導体装置の製造方法。
  13. 複数の第１のパッドを有する第１の基板と、前記第１の基板における前記第１のパッドが形成された面にフェースダウン実装された第１の半導体チップとを有する第１の半導体パッケージを用意すること、
    複数の第２のパッドを有する第２の基板と、前記第２の基板における前記第２のパッドが形成された面とは反対側の面に実装された第２の半導体チップと、前記第２の半導体チップを封止する封止部とを有する第２の半導体パッケージを用意すること、
    前記第１の半導体チップと前記第２の半導体パッケージとがオーバーラップするように、かつ、前記第１のパッドと前記第２のパッドとが対向するように、前記第１の半導体パッケージに前記第２の半導体パッケージを搭載すること、
    前記第１のパッドのうち前記第１の基板のそれぞれの角部に配置されたそれぞれの角部パッドと、これに対向するそれぞれの前記第２のパッドとの間に、半田と熱硬化性樹脂とを含有するペーストを設けること、
    前記第１のパッドのうち前記角部パッド以外のそれぞれのパッドと、これに対向するそれぞれの前記第２のパッドとの間に、半田を設けること、及び、その後、
    前記半田及び前記熱硬化性樹脂を加熱して、前記半田を溶融させてそれぞれの前記第１のパッドとそれぞれの前記第２のパッドとを電気的に接続する導電部を形成し、かつ、前記熱硬化性樹脂を硬化させるとともにこれを外側に移動させて前記角部パッドに形成された前記導電部のそれぞれを覆う樹脂部を形成することを含み、
    前記角部パッドは、前記複数の第１のパッドのうち、前記第１の基板のそれぞれの角の最も近くに配置された１つの前記第１のパッドである半導体装置の製造方法。
  14. 複数の第１のパッドを有する第１の基板と、前記第１の基板における前記第１のパッドが形成された面にフェースダウン実装された第１の半導体チップとを有する第１の半導体パッケージを用意すること、
    複数の第２のパッドを有する第２の基板と、前記第２の基板における前記第２のパッドが形成された面とは反対側の面に実装された第２の半導体チップと、前記第２の半導体チップを封止する封止部とを有する第２の半導体パッケージを用意すること、
    前記第１の半導体チップと前記第２の半導体パッケージとがオーバーラップするように、かつ、前記第１のパッドと前記第２のパッドとが対向するように、前記第１の半導体パッケージに前記第２の半導体パッケージを搭載すること、
    前記第２のパッドのうち前記第２の基板のそれぞれの角部に配置されたそれぞれの角部パッドと、これに対向するそれぞれの前記第１のパッドとの間に、半田と熱硬化性樹脂とを含有するペーストを設けること、
    前記第２のパッドのうち前記角部パッド以外のそれぞれのパッドと、これに対向するそれぞれの前記第１のパッドとの間に、半田を設けること、及び、その後、
    前記半田及び前記熱硬化性樹脂を加熱して、前記半田を溶融させてそれぞれの前記第１のパッドとそれぞれの前記第２のパッドとを電気的に接続する導電部を形成し、かつ、前記熱硬化性樹脂を硬化させるとともにこれを外側に移動させて前記角部パッドに形成された前記導電部のそれぞれを覆う樹脂部を形成することを含み、
    前記角部パッドは、前記複数の第２のパッドのうち、前記第２の基板のそれぞれの角の最も近くに配置された１つの前記第２のパッドと、前記１つの第２のパッドの最も近くに配置された１つ又は複数の前記第２のパッドである半導体装置の製造方法。
  15. 複数の第１のパッドを有する第１の基板と、前記第１の基板における前記第１のパッドが形成された面にフェースダウン実装された第１の半導体チップとを有する第１の半導体パッケージを用意すること、
    複数の第２のパッドを有する第２の基板と、前記第２の基板における前記第２のパッドが形成された面とは反対側の面に実装された第２の半導体チップと、前記第２の半導体チップを封止する封止部とを有する第２の半導体パッケージを用意すること、
    前記第１の半導体チップと前記第２の半導体パッケージとがオーバーラップするように、かつ、前記第１のパッドと前記第２のパッドとが対向するように、前記第１の半導体パッケージに前記第２の半導体パッケージを搭載すること、
    前記第２のパッドのうち前記第２の基板のそれぞれの角部に配置されたそれぞれの角部パッドと、これに対向するそれぞれの前記第１のパッドとの間に、半田と熱硬化性樹脂とを含有するペーストを設けること、
    前記第２のパッドのうち前記角部パッド以外のそれぞれのパッドと、これに対向するそれぞれの前記第１のパッドとの間に、半田を設けること、及び、その後、
    前記半田及び前記熱硬化性樹脂を加熱して、前記半田を溶融させてそれぞれの前記第１のパッドとそれぞれの前記第２のパッドとを電気的に接続する導電部を形成し、かつ、前記熱硬化性樹脂を硬化させるとともにこれを外側に移動させて前記角部パッドに形成された前記導電部のそれぞれを覆う樹脂部を形成することを含み、
    前記角部パッドは、前記複数の第２のパッドのうち、前記第２の基板のそれぞれの角の最も近くに配置された１つの前記第２のパッドである半導体装置の製造方法。
  16. 複数の第１のパッドを有する第１の基板と、前記第１の基板における前記第１のパッドが形成された面にフェースダウン実装された第１の半導体チップとを有する第１の半導体パッケージを用意すること、
    複数の第２のパッドを有し、外形が長方形をなす第２の基板と、前記第２の基板における前記第２のパッドが形成された面とは反対側の面に実装された第２の半導体チップと、前記第２の半導体チップを封止する封止部とを有する第２の半導体パッケージを用意すること、
    前記第１の半導体チップと前記第２の半導体パッケージとがオーバーラップするように、かつ、前記第１のパッドと前記第２のパッドとが対向するように、前記第１の半導体パッケージに前記第２の半導体パッケージを搭載すること、
    前記第２のパッドのうち、前記第２の基板の短辺の端部に配置されたそれぞれの端部パッドと、これに対向するそれぞれの前記第１のパッドとの間に、半田と熱硬化性樹脂とを設けること、
    前記第２のパッドのうち、前記端部パッド以外のそれぞれのパッドと、これに対向するそれぞれの前記第１のパッドとの間に、半田を設けること、及び、その後、
    前記半田及び前記熱硬化性樹脂を加熱して、前記半田を溶融させてそれぞれの前記第１のパッドとそれぞれの前記第２のパッドとを電気的に接続する導電部を形成し、かつ、前記熱硬化性樹脂を硬化させるとともにこれを外側に移動させて前記端部パッドに形成された前記導電部のそれぞれを覆う樹脂部を形成すること、
    を含み、
    前記端部パッドは、前記複数の第２のパッドのうち、前記第２の基板の前記短辺に最も近い１つ又は複数の前記第２のパッドの少なくとも１つである半導体装置の製造方法。
  17. 請求項１６記載の半導体装置の製造方法において、
    前記第２のパッドは、前記第２の基板の短辺に沿って延びる複数の列に分けることができるように配列されてなり、
    前記端部パッドは、前記複数の列のうち前記第２の基板の短辺に最も近い列を構成する複数の前記第２のパッドのいずれか１つである半導体装置の製造方法。
  18. 請求項１６記載の半導体装置の製造方法において、
    前記第２のパッドは、前記第２の基板の短辺に沿って延びる複数の列に分けることができるように配列されてなり、
    前記端部パッドは、前記複数の列のうち前記第２の基板の短辺に最も近い列を構成する複数の前記第２のパッドのいずれか２つである半導体装置の製造方法。
  19. 請求項１６記載の半導体装置の製造方法において、
    前記第２のパッドは、前記第２の基板の短辺に沿って延びる複数の列に分けることができるように配列されてなり、
    前記複数の列のうち前記第２の基板の短辺に最も近い列を構成する複数の前記第２のパッドは、すべて、前記端部パッドである半導体装置の製造方法。
  20. 請求項１６から請求項１９のいずれかに記載の半導体装置の製造方法において、
    前記端部パッドと、これに対向する前記第１のパッドとの間に、前記半田と前記熱硬化性樹脂とを含有するペーストを設ける半導体装置の製造方法。
  21. 請求項１２から請求項２０のいずれかに記載の半導体装置の製造方法において、
    １つの前記第１の半導体パッケージに、２つ以上の前記第２の半導体パッケージを搭載する半導体装置の製造方法。
JP2003350901A 2003-10-09 2003-10-09 半導体装置及びその製造方法、回路基板並びに電子機器 Expired - Fee Related JP3867796B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003350901A JP3867796B2 (ja) 2003-10-09 2003-10-09 半導体装置及びその製造方法、回路基板並びに電子機器
US10/962,157 US7190063B2 (en) 2003-10-09 2004-10-08 Semiconductor device and method of manufacturing the same, circuit board, and electronic apparatus
CN2004100849895A CN100407420C (zh) 2003-10-09 2004-10-09 半导体装置及其制造方法、电路基板以及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003350901A JP3867796B2 (ja) 2003-10-09 2003-10-09 半導体装置及びその製造方法、回路基板並びに電子機器

Publications (2)

Publication Number Publication Date
JP2005116881A JP2005116881A (ja) 2005-04-28
JP3867796B2 true JP3867796B2 (ja) 2007-01-10

Family

ID=34542328

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003350901A Expired - Fee Related JP3867796B2 (ja) 2003-10-09 2003-10-09 半導体装置及びその製造方法、回路基板並びに電子機器

Country Status (3)

Country Link
US (1) US7190063B2 (ja)
JP (1) JP3867796B2 (ja)
CN (1) CN100407420C (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100874923B1 (ko) 2007-04-02 2008-12-19 삼성전자주식회사 멀티 스택 패키지, 이의 제조 방법 및 이를 제조하기 위한반도체 패키지 금형
US8247267B2 (en) * 2008-03-11 2012-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level IC assembly method
US8896126B2 (en) 2011-08-23 2014-11-25 Marvell World Trade Ltd. Packaging DRAM and SOC in an IC package
JP6091053B2 (ja) * 2011-09-14 2017-03-08 キヤノン株式会社 半導体装置、プリント回路板及び電子製品
US10111322B2 (en) 2016-12-09 2018-10-23 International Business Machines Corporation Implementing reworkable strain relief packaging structure for electronic component interconnects

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5222014A (en) 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
US5659203A (en) * 1995-06-07 1997-08-19 International Business Machines Corporation Reworkable polymer chip encapsulant
US5598036A (en) * 1995-06-15 1997-01-28 Industrial Technology Research Institute Ball grid array having reduced mechanical stress
US5994166A (en) * 1997-03-10 1999-11-30 Micron Technology, Inc. Method of constructing stacked packages
JPH11345905A (ja) * 1998-06-02 1999-12-14 Mitsubishi Electric Corp 半導体装置
TW434767B (en) * 1998-09-05 2001-05-16 Via Tech Inc Package architecture of ball grid array integrated circuit device
EP1041633B1 (en) * 1998-09-09 2008-04-23 Seiko Epson Corporation Semiconductor device, method of manufacture thereof, circuit board, and electronic device
JP3532450B2 (ja) 1999-04-15 2004-05-31 シャープ株式会社 Ｂｇａ型半導体パッケージの実装構造およびその実装方法
JP3668074B2 (ja) 1999-10-07 2005-07-06 松下電器産業株式会社 半導体装置およびその製造方法
US6657124B2 (en) * 1999-12-03 2003-12-02 Tony H. Ho Advanced electronic package
US6700209B1 (en) * 1999-12-29 2004-03-02 Intel Corporation Partial underfill for flip-chip electronic packages
JP3722209B2 (ja) * 2000-09-05 2005-11-30 セイコーエプソン株式会社 半導体装置
US6916682B2 (en) * 2001-11-08 2005-07-12 Freescale Semiconductor, Inc. Semiconductor package device for use with multiple integrated circuits in a stacked configuration and method of formation and testing
JP2003318361A (ja) * 2002-04-19 2003-11-07 Fujitsu Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
CN100407420C (zh) 2008-07-30
US20050110158A1 (en) 2005-05-26
JP2005116881A (ja) 2005-04-28
US7190063B2 (en) 2007-03-13
CN1606160A (zh) 2005-04-13

Similar Documents

Publication Publication Date Title
JP3238004B2 (ja) 半導体装置の製造方法
JP3838331B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US6664618B2 (en) Tape carrier package having stacked semiconductor elements, and short and long leads
JP2001077301A (ja) 半導体パッケージ及びその製造方法
JP2006196709A (ja) 半導体装置およびその製造方法
JP2005079581A (ja) テープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたｌｃｄ装置
JP2000082722A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4965989B2 (ja) 電子部品内蔵基板および電子部品内蔵基板の製造方法
JP3722223B2 (ja) 半導体装置及びその製造方法、電子モジュール並びに電子機器
JP3867796B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3695458B2 (ja) 半導体装置、回路基板並びに電子機器
JP2003086760A (ja) 半導体装置およびその製造方法
US10008441B2 (en) Semiconductor package
JP2010073771A (ja) 半導体装置の実装構造
JP2001015629A (ja) 半導体装置及びその製造方法
JP4324773B2 (ja) 半導体装置の製造方法
JP2007150346A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4364181B2 (ja) 半導体装置の製造方法
KR100443516B1 (ko) 적층 패키지 및 그 제조 방법
JPH11204565A (ja) 半導体装置
JP4652428B2 (ja) 半導体装置およびその製造方法
JP2944586B2 (ja) Ｂｇａ型半導体装置及びその製造方法
JP3714388B2 (ja) 半導体装置及びその製造方法、配線基板、回路基板並びに電子機器
JP4117480B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3434807B2 (ja) テープキャリアパッケージとその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051011

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060920

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061003

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101020

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101020

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111020

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121020

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121020

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131020

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees