JP4117480B2 - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents

半導体装置及びその製造方法、回路基板並びに電子機器 Download PDF

Info

Publication number
JP4117480B2
JP4117480B2 JP2003331002A JP2003331002A JP4117480B2 JP 4117480 B2 JP4117480 B2 JP 4117480B2 JP 2003331002 A JP2003331002 A JP 2003331002A JP 2003331002 A JP2003331002 A JP 2003331002A JP 4117480 B2 JP4117480 B2 JP 4117480B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
interposer
semiconductor device
space
interposers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003331002A
Other languages
English (en)
Other versions
JP2005101131A (ja
Inventor
英男 宮坂
健嗣 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003331002A priority Critical patent/JP4117480B2/ja
Publication of JP2005101131A publication Critical patent/JP2005101131A/ja
Application granted granted Critical
Publication of JP4117480B2 publication Critical patent/JP4117480B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
スタックドタイプの半導体装置が開発されている。スタックドタイプの半導体装置は、半導体チップを三次元的に実装するので、平面的に小型化が可能である。また、既存の半導体チップの組み合わせで対応することができるので、新たな集積回路の設計が不要になる。しかしながら、それぞれの半導体チップをインターポーザによって支持した場合、上下のインターポーザの接合強度が信頼性に影響を与えていた。
特開平６−１３５４１号公報
本発明の目的は、複数の半導体チップそれぞれをインターポーザによって支持した場合の、上下のインターポーザの接合強度を向上させることにある。
（１）本発明に係る半導体装置の製造方法は、（ａ）第１の配線パターンが形成された第１のインターポーザに、接着剤によって第１の半導体チップを接着し、前記第１の配線パターンと前記第１の半導体チップを電気的に接続すること、
（ｂ）第２の配線パターンが形成された第２のインターポーザに第２の半導体チップを搭載し、前記第２の配線パターンと前記第２の半導体チップを電気的に接続すること、
（ｃ）前記第２のインターポーザを、パーティションを介して、前記第１のインターポーザの前記第１の半導体チップが搭載された側に積み重ねること、及び、
（ｄ）前記第１及び第２のインターポーザの間に樹脂を注入すること、
を含み、
前記（ｃ）工程で、前記第１及び第２のインターポーザ間のスペースが、前記第１の半導体チップが外部に連通する第１のスペースと、前記第１の半導体チップと外部との連通が前記パーティションによって妨げられる第２のスペースと、に区画されるように前記パーティションを配置し、
前記（ｄ）工程で、前記第１のスペースを封止しないように、前記樹脂を前記第２のスペースに注入する。本発明によれば、第１及び第２のインターポーザ間に樹脂を注入するので、両者の接合強度を向上させることができる。その樹脂は、第１のスペースを封止しないように設けるので、第１の半導体チップを第１のインターポーザに接着する接着剤を封止しない。したがって、接着剤の水分を逃がすことができる。
（２）この半導体装置の製造方法において、
前記接着剤として、前記樹脂よりも吸湿性が高い材料を使用してもよい。
（３）この半導体装置の製造方法において、
一対の前記パーティションを含み、
前記一対のパーティションを、前記第１の半導体チップを挟むように配置し、
前記一対のパーティションよりも前記第１の半導体チップから離れる側に、前記第２のスペースを形成してもよい。
（４）この半導体装置の製造方法において、
前記第１及び第２のインターポーザの少なくとも一方は矩形をなし、
前記矩形の角部側に前記第２のスペースを形成するように、前記パーティションを配置してもよい。
（５）この半導体装置の製造方法において、
前記第２の半導体チップを封止するように前記第２のインターポーザに封止部を設けることをさらに含んでもよい。
（６）本発明に係る半導体装置は、第１の配線パターンが形成された第１のインターポーザと、
接着剤を介して前記第１のインターポーザに接着されるとともに前記第１の配線パターンと電気的に接続された第１の半導体チップと、
パーティションを介して、前記第１のインターポーザの前記第１の半導体チップが搭載された側に積み重ねられてなる、第２の配線パターンが形成された第２のインターポーザと、
前記第２のインターポーザに搭載されるとともに前記第２の配線パターンと電気的に接続された第２の半導体チップと、
前記第１及び第２のインターポーザの間に設けられた樹脂と、
を有し、
前記パーティションは、前記第１及び第２のインターポーザ間のスペースが、前記第１の半導体チップが外部に連通する第１のスペースと、前記第１の半導体チップと外部との連通が前記パーティションによって妨げられる第２のスペースと、に区画されるように配置され、
前記樹脂は、前記第１のスペースを封止しないように前記第２のスペースに設けられてなる。本発明によれば、第１及び第２のインターポーザ間に樹脂が設けられているので、両者の接合強度が向上する。その樹脂は、第１のスペースを封止しないように設けられるので、第１の半導体チップを第１のインターポーザに接着する接着剤を封止しない。したがって、接着剤の水分を逃がすことができる。
（７）この半導体装置において、
前記接着剤は、前記樹脂よりも吸湿性が高くてもよい。
（８）この半導体装置において、
一対の前記パーティションを含み、
前記一対のパーティションは、前記第１の半導体チップを挟むように配置され、
前記一対のパーティションよりも前記第１の半導体チップから離れる側に、前記第２のスペースが形成されていてもよい。
（９）この半導体装置において、
前記第１及び第２のインターポーザの少なくとも一方は矩形をなし、
前記矩形の角部側に前記第２のスペースを形成するように、前記パーティションが配置されていてもよい。
（１０）この半導体装置において、
前記第２の半導体チップを封止するように前記第２のインターポーザに設けられた封止部をさらに有してもよい。
（１１）本発明に係る回路基板は、上記半導体装置が実装されてなる。
（１２）本発明に係る電子機器は、上記半導体装置を有する。
以下、本発明の実施の形態を、図面を参照して説明する。
図１は、本発明の実施の形態に係る半導体装置を説明する平面図である。図２は、図１に示す半導体装置のII−II線断面図である。
半導体装置は、第１のパッケージ１０を有する。第１のパッケージ１０は、第１のインターポーザ１２を有する。第１のインターポーザ１２は、基板であって、プレートであってもよい。第１のインターポーザ１２は矩形をなしていてもよい。第１のインターポーザ１２は、ポリイミド樹脂などの樹脂で形成されていてもよいし、樹脂などの有機材料及び無機材料の混合材料で形成されてもよいし、金属基板やセラミック基板であってもよい。第１のインターポーザ１２には、第１の配線パターン１４が形成されている。第１の配線パターン１４は、複数点を電気的に接続する配線と、他の部品との電気的な接続部となるランドを有していてもよい。第１の配線パターン１４は、第１のインターポーザ１２の少なくとも一方の面に形成されている。第１の配線パターン１４は、図示しないスルーホールを通して電気的に接続されるように、第１のインターポーザ１２の両面に形成してもよい。
第１のパッケージ１０は、第１の半導体チップ１６を有する。第１の半導体チップ１６には、集積回路１８が形成されている。第１の半導体チップ１６は、第１のインターポーザ１２に搭載されている。第１の半導体チップ１６は、接着剤２０を介して、第１のインターポーザ１２に接着されている。接着剤２０は、樹脂であってもよい。接着剤２０は、エネルギー硬化性（熱硬化性又は紫外線硬化性など）であってもよい。接着剤２０は、電気的に絶縁性であってもよい。接着剤２０は、後述する樹脂５６よりも吸湿性が高くてもよい。
第１の半導体チップ１６は、第１の配線パターン１４に電気的に接続されている。図２に示すように、第１の半導体チップ１６は、第１のインターポーザ１２にフェースダウンボンディングされていてもよい。その場合、第１の半導体チップ１６の電極となるバンプ２２と第１の配線パターン１４とを対向させて、両者を電気的に接続してもよい。接着剤２０が異方性導電材料（異方性導電膜又は異方性導電ペースト等）であれば、導電粒子によって電気的な接続を図ることができる。接着剤２０が絶縁性接着剤であれば、その収縮力を利用してバンプ２２と第１の配線パターン１４とを圧接させてもよい。あるいは、バンプ２２と第１の配線パターン１４とは金属接合されていてもよい。変形例として、第１の半導体チップ１６を第１のインターポーザ１２にフェースアップボンディングして、電気的接続にワイヤを使用してもよい。
半導体装置は、第２のパッケージ３０を有する。第２のパッケージ３０は、第２のインターポーザ３２を有する。第２のインターポーザ３２には、第１のインターポーザ１２についての説明が該当する。さらに、第２のインターポーザ３２は、第１のインターポーザ１２と同じ材料で形成してもよいし、同じ厚みで形成してもよいし、同じ熱膨張率を有していてもよい。あるいは、第２のインターポーザ３２は、第１のインターポーザ１２と異なる材料で形成してもよいし、異なる厚みで形成してもよい。また、第１及び第２のインターポーザ１２，３２は、いずれか一方が他方よりも熱膨張率が大きくてもよい。なお、熱膨張率は、加熱時の膨張率であるとともに、冷却時の収縮率でもある。第２のインターポーザ３２には、第２の配線パターン３４が形成されている。第２の配線パターン３４には、第１の配線パターン１４についての説明が該当する。
第２のパッケージ３０は、第２の半導体チップ３６を有する。第２の半導体チップ３６には、集積回路３８が形成されている。第２の半導体チップ３６は、第２のインターポーザ３２に搭載され、第２の配線パターン３４に電気的に接続されている。第２の半導体チップ３６は、図示しない接着剤によって第２のインターポーザ３２に接着されていてもよい。図２に示すように、第２の半導体チップ３６を第２のインターポーザ３２にフェースアップボンディングしてもよい。その場合、第２の半導体チップ３６のパッド４０及び第２の配線パターン３４にワイヤ４２をボンディングしてもよい。変形例として、第２の半導体チップ３６を、第２のインターポーザ３２にフェースダウンボンディングしてもよい。その電気的接続には、第１の半導体チップ１６についての内容を適用することができる。
第２のパッケージ３０は、封止部４４を有する。封止部４４は、第２の半導体チップ３６を封止しており、電気的接続部（例えばワイヤ４２）を封止していてもよい。封止部４４は、第２のインターポーザ３２に設けられている。封止部４４は、後述する複数のコンタクト部とオーバーラップするように形成されている。封止部４４は、樹脂（例えばモールド樹脂）で形成してもよい。封止部４４は、第１のインターポーザ１２よりも熱膨張率が小さくてもよいし、第２のインターポーザ３２よりも熱膨張率が小さくてもよい。熱膨張率を小さくするために、封止部４４はシリカを含有していてもよい。第１及び第２のインターポーザ１２，３２の熱膨張率が、それぞれ単体としては同じであっても、封止部４４が設けられることで、第２のインターポーザ３２の熱膨張率が、第１のインターポーザ１２よりも小さくなってもよい。
第１及び第２のパッケージ１０，３０は、積み重ねられている。すなわち、第１及び第２のインターポーザ１２，３２は、積み重ねられている。第１のパッケージ１０（第１のインターポーザ１２）の、第１の半導体チップ１６が搭載された側に、第２のパッケージ３０（第２のインターポーザ３２）が積み重ねられている。第２のパッケージ３０（第２のインターポーザ３２）の第２の半導体チップ３６が搭載された側を、第１のパッケージ１０（第１のインターポーザ１２）の第１の半導体チップ１６とは反対側に配置してもよい。なお、本発明は、２つのパッケージのみならず、２つを超える複数のパッケージを積み重ねた形態にも適用可能である。その場合、上下に隣り合うように積み重ねられた２つのパッケージに、本実施の形態に係る第１及び第２のパッケージ１０，３０の内容が適用される。
第１及び第２のパッケージ１０，３０（第１及び第２のインターポーザ１２，３２）の間には、複数のコンタクト部４６が設けられている。コンタクト部４６は、第１及び第２の配線パターン１４，３４を電気的に接続する。例えば、第１の配線パターン１４の一部（例えばランド）と、第２の配線パターン３４の一部（例えばランド）が相互に対向しており、この対向する部分間にコンタクト部４６を設けてもよい。コンタクト部４６は、軟ろう（soft solder）又は硬ろう（hard solder）のいずれで形成してもよい。軟ろうとして、鉛を含まないハンダ（以下、鉛フリーハンダという。）を使用してもよい。鉛フリーハンダとして、スズー銀（Ｓｎ−Ａｇ）系、スズ−ビスマス（Ｓｎ−Ｂｉ）系、スズ−亜鉛（Ｓｎ−Ｚｎ）系、あるいはスズ−銅（Ｓｎ−Ｃｕ）系の合金を使用してもよいし、これらの合金に、さらに銀、ビスマス、亜鉛、銅のうち少なくとも１つを添加してもよい。
第１及び第２のインターポーザ１２，３２の間には、パーティション５０が設けられている。パーティション５０は、樹脂（例えばエポキシ樹脂）であってもよいし、金属であってもよいし、ろう材であってもよい。一対のパーティション５０が、第１の半導体チップ１６を挟むように配置されていてもよい。パーティション５０は、第１及び第２のインターポーザ１２，３２間のスペースが、第１及び第２のスペース５２，５４に区画されるように配置されている。第１のスペース５２は、一対のパーティション５０よりも第１の半導体チップ１６に近づく側に形成されている。第１のスペース５２を介して、第１の半導体チップ１６は外部に連通する。第２のスペース５４は、一対のパーティション５０よりも第１の半導体チップ１６から離れる側に形成されている。第２のスペース５２は、第１の半導体チップ１６と外部との連通がパーティション５０によって妨げられるように形成されている。
第１及び第２のインターポーザ１２，３２の間のスペースには、樹脂（例えばエポキシ樹脂）５６が設けられている。樹脂５６は、第１及び第２のインターポーザ１２，３２の対向面に接着している。樹脂５６によって、第１及び第２のインターポーザ１２，３２（第１及び第２のパッケージ１０，３０）が接合される。したがって、コンタクト部４６の補強することができる。樹脂５６は、コンタクト部４６を囲むように設けられていてもよい。これによれば、樹脂５６によって囲まれたコンタクト部４６は、熱で溶融されても流出しないようになる。
樹脂５６は、第１のスペース５２を封止しないように（すなわち、第１の半導体チップ１６と外部との連通を妨げないように）、第２のスペース５４に設けられている。したがって、第１の半導体チップ１６は、第１のスペース５２を介して外部と連通しているので、接着剤２０が封止されない。こうすることで、接着剤２０に含まれる水分やガスを排出することができ、耐リフロー性が向上する。
半導体装置は、複数の外部端子（例えばハンダボール）５８を有していてもよい。外部端子５８は、第１のインターポーザ１２の、第１の半導体チップ１６が搭載された面とは反対側に設けられる。外部端子５８は、第１の配線パターン１４の一部となるランド上に設けてもよい。外部端子５８は、軟ろう（soft solder）又は硬ろう（hard solder）のいずれで形成してもよい。軟ろうとして、上述した鉛フリーハンダを使用してもよい。
図３は、本発明に係る半導体装置の製造方法の一部を説明する図であり、詳しくは第１のパッケージの組み立てを説明する図である。図４は、図３のIV−IV線断面の一部拡大図である。本実施の形態では、第１のインターポーザ６０を使用する。第１のインターポーザ６０は、後の工程で切断されて、複数の第１のインターポーザ１２（図１参照）を提供するものである。すなわち、第１のインターポーザ６０は、複数の第１のインターポーザ１２となる領域を含む。第１のインターポーザ６０には、複数の第１の配線パターン１４が形成されている。変形例として、個々の第１のパッケージの一部となる第１のインターポーザ１２を組み立て工程で使用してもよい。
第１のインターポーザ１２には、第１の半導体チップ１６を搭載する。本実施の形態では、第１のインターポーザ６０の、複数の第１のインターポーザ１２となる領域のそれぞれに第１の半導体チップ１６を搭載する。第１の半導体チップ１６は、接着剤２０によって第１のインターポーザ１２に接着する。また、第１の配線パターン１４と第１の半導体チップ１６を電気的に接続する。本実施の形態では、第１のインターポーザ６０の、複数の第１の配線パターン１４のそれぞれと、第１の半導体チップ１６を電気的に接続する。第１のパッケージの組み立ては、上述した第１のパッケージ１０の説明から導き出すことができるプロセスを含む。さらに、第１のパッケージ１０について、第１の半導体チップ１６の特性検査を行って、良品・不良品の判断をする。不良品と判断された第１のパッケージ１０には、後の工程で、第２のパッケージ３０を積み重ねない。
図５及び図６は、本発明に係る半導体装置の製造方法の一部を説明する図であり、詳しくは第２のパッケージの組み立てを説明する図である。本実施の形態では、図５に示すように、第２の配線パターン３４が形成された第２のインターポーザ３２に第２の半導体チップ３６を搭載する。第２の半導体チップ３６は、図示しない接着剤によって第２のインターポーザ３２に接着してもよい。また、第２の配線パターン３４と第２の半導体チップ３６を電気的に接続する。これらのプロセスの詳細は、上述した第２のパッケージ３０の説明から導き出すことができる。変形例として、複数の第２のインターポーザ３２となる領域を含む第２のインターポーザを使用してもよい。その詳細は、第１のインターポーザ６０についての内容が該当する。
そして、図６に示すように、第２の半導体チップ３６を封止するように第２のインターポーザ３２に封止部４４を設ける。封止部４４は、トランスファーモールドによって形成してもよい。このプロセスの詳細は、上述した第２のパッケージ３０の説明から導き出すことができる。さらに、第２のパッケージ３０について、第２の半導体チップ３６の特性検査を行って、良品・不良品の判断をする。特性検査は、封止部４４の形成後に行ってもよいが、その形成前に行って、不良品と判断された第２の半導体チップ３６には封止部４４を設けないことにしてもよい。
図７〜図１０は、本発明に係る半導体装置の製造方法を説明する図である。本実施の形態では、パーティション５０を介して、第１及び第２のインターポーザ１２，３２を積み重ねる。第２のインターポーザ３２を、第１のインターポーザ１２の第１の半導体チップ１６が搭載された側に積み重ねる。パーティション５０は、予め、第１及び第２のインターポーザ１２，３２のいずれか一方に設けておいてもよい。パーティション５０は、シート又はプレートを貼り付けて設けてもよいし、スクリーン印刷等の印刷を適用して設けてもよいし、ろう材を使用して設けてもよい。
第１及び第２のインターポーザ１２，３２（第１及び第２のパッケージ１０，３０）を積み重ねる前に、コンタクト部４６の少なくとも一部を形成するための材料６２を、第１及び第２のパッケージ１０，３０の少なくとも一方に設ける。材料６２は、固形であってもよい。材料６２は、軟ろう（soft solder）又は硬ろう（hard solder）であってもよい。軟ろうとして、上述した鉛フリーハンダを使用してもよい。材料６２に対向する位置に、コンタクト部４６の他の一部を形成するための材料６４を設けてもよい。材料６４は、材料６２と一体化して、コンタクト部４６となる。材料６４は、ハンダペースト等のペーストであってもよい。ハンダペーストにも鉛フリーハンダを使用することができる。
複数の第１のインターポーザ１２となる領域を有する第１のインターポーザ６０を使用し、それぞれの第１のインターポーザ１２となる領域に、第２のパッケージ３０を積み重ねてもよい。なお、不良品と判断された第１のパッケージ１０には、第２のパッケージ３０を積み重ねない。こうすることで、第２のパッケージ３０（第２の半導体チップ３６）が無駄になるのを避けることができる。
図８に示すように、例えば、リフロー工程を経て、材料６２，６４（図７参照）を溶融して、コンタクト部４６を形成する。また、パーティション５０を、第１及び第２のインターポーザ１２，３２に接着してもよい。パーティション５０によって、第１及び第２のインターポーザ１２，３２間のスペースを、第１及び第２のスペース５２，５４に区画する。第１のスペース５２は、第１の半導体チップ１６が外部に連通するように形成する。第２のスペース５４は、第１の半導体チップ１６と外部との連通がパーティション５０によって妨げられるように形成する。
図９に示すように、第１及び第２のインターポーザ１２，３２の間に樹脂５６を注入する。樹脂５６によって第１及び第２のインターポーザ１２，３２の接合強度を向上させることができ、コンタクト部４６の補強も図ることができる。また、樹脂５６は、第１のスペース５２を封止しないように、第２のスペース５４に注入する。本実施の形態によれば、パーティション５０を設けてあるので、樹脂５６が第１の半導体チップ１６を封止しない。したがって、接着剤２０に含まれる水分やガスを排出することができ、耐リフロー性が向上する。
図１０に示すように、上述した第１のインターポーザ６０を使用した場合、これを複数の第１のインターポーザ１２に切断する。また、外部端子５８を設ける。
本実施の形態では、以上の工程を経て、半導体装置を製造することができる。このプロセスは、半導体装置の構造についての説明から導き出すことができる内容を含む。
図１１は、本発明に係る半導体装置の製造方法の変形例を説明する図である。この変形例では、パーティション７０の形状及び位置において、上述した形態と異なる。パーティション７０は、第１のインターポーザ１２（又は第２のインターポーザ３２）が矩形をなす場合に、その矩形の角部（例えば全ての角部）に、第２のスペース７４を形成するように設ける。パーティション７０は、矩形の角部を除いた領域に第１のスペース７２を区画する。第１のスペース７２は、角部を除いた領域で、第１の半導体チップ１６と外部との連通が図られている。そして、第１のスペース７２を封止しないように、樹脂７６を第２のスペース７４に注入する。その他の詳細は、上述した実施の形態の内容を適用することができる。この変形例でも、上述した実施の形態で説明した効果を達成することができる。また、第１及び第２のインターポーザ１２，３２の熱膨張率差によって生じる応力が集中する角部に樹脂７６を設けるので、接合強度が一層高くなる。
図１２には、上述した実施の形態で説明した半導体装置１が実装された回路基板１０００が示されている。この半導体装置を有する電子機器として、図１３にはノート型パーソナルコンピュータ３０００が示され、図１４には携帯電話３０００が示されている。
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。さらに、本発明は、実施の形態で説明した技術的事項のいずれかを限定的に除外した内容を含む。あるいは、本発明は、上述した実施の形態から公知技術を限定的に除外した内容を含む。
図１は、本発明の実施の形態に係る半導体装置を説明する平面図である。 図２は、図１に示す半導体装置のII−II線断面図である。 図３は、本発明に係る半導体装置の製造方法を説明する図である。 図４は、図３のIV−IV線断面の一部拡大図である。 図５は、本発明に係る半導体装置の製造方法を説明する図である。 図６は、本発明に係る半導体装置の製造方法を説明する図である。 図７は、本発明に係る半導体装置の製造方法を説明する図である。 図８は、本発明に係る半導体装置の製造方法を説明する図である。 図９は、本発明に係る半導体装置の製造方法を説明する図である。 図１０は、本発明に係る半導体装置の製造方法を説明する図である。 図１１は、本発明に係る半導体装置の製造方法の変形例を説明する図である。 図１２は、本実施の形態に係る半導体装置が実装された回路基板を示す図である。 図１３は、本実施の形態に係る半導体装置を有する電子機器を示す図である。 図１４は、本実施の形態に係る半導体装置を有する電子機器を示す図である。
符号の説明
１０…第１のパッケージ １２…第１のインターポーザ １４…第１の配線パターン １６…第１の半導体チップ １８…集積回路 ２０…接着剤 ２２…バンプ ３０…第２のパッケージ ３２…第２のインターポーザ ３４…第２の配線パターン ３６…第２の半導体チップ ３８…集積回路 ４２…ワイヤ ４４…封止部 ４６…コンタクト部 ５０…パーティション ５２…第１のスペース ５２…第２のスペース ５４…第２のスペース ５６…樹脂 ５８…外部端子 ６０…第１のインターポーザ ６２…材料 ６４…材料 ７０…パーティション ７２…第１のスペース ７４…第２のスペース ７６…樹脂

Claims (12)

  1. （ａ）第１の配線パターンが形成された第１のインターポーザに、接着剤によって第１の半導体チップを接着し、前記第１の配線パターンと前記第１の半導体チップを電気的に接続すること、
    （ｂ）第２の配線パターンが形成された第２のインターポーザに第２の半導体チップを搭載し、前記第２の配線パターンと前記第２の半導体チップを電気的に接続すること、
    （ｃ）前記第２のインターポーザを、パーティションを介して、前記第１のインターポーザの前記第１の半導体チップが搭載された側に積み重ね、前記第１及び第２の配線パターンを電気的に接続すること、及び、
    （ｄ）前記第１及び第２のインターポーザの間に樹脂を注入すること、
    を含み、
    前記（ｃ）工程で、前記第１及び第２のインターポーザ間のスペースが、前記第１の半導体チップが外部に連通する第１のスペースと、前記第１の半導体チップと外部との連通が前記パーティションによって妨げられる第２のスペースと、に区画されるように前記パーティションを配置し、
    前記（ｄ）工程で、前記第１のスペースを封止しないように、前記樹脂を前記第２のスペースに注入する半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法において、
    前記接着剤として、前記樹脂よりも吸湿性が高い材料を使用する半導体装置の製造方法。
  3. 請求項１又は請求項２記載の半導体装置の製造方法において、
    一対の前記パーティションを含み、
    前記一対のパーティションを、前記第１の半導体チップを挟むように配置し、
    前記一対のパーティションよりも前記第１の半導体チップから離れる側に、前記第２のスペースを形成する半導体装置の製造方法。
  4. 請求項１又は請求項２記載の半導体装置の製造方法において、
    前記第１及び第２のインターポーザの少なくとも一方は矩形をなし、
    前記矩形の角部側に前記第２のスペースを形成するように、前記パーティションを配置する半導体装置の製造方法。
  5. 請求項１から請求項４のいずれかに記載の半導体装置の製造方法において、
    前記第２の半導体チップを封止するように前記第２のインターポーザに封止部を設けることをさらに含む半導体装置の製造方法。
  6. 第１の配線パターンが形成された第１のインターポーザと、
    接着剤を介して前記第１のインターポーザに接着されるとともに前記第１の配線パターンと電気的に接続された第１の半導体チップと、
    パーティションを介して、前記第１のインターポーザの前記第１の半導体チップが搭載された側に積み重ねられてなる、第２の配線パターンが形成された第２のインターポーザと、
    前記第２のインターポーザに搭載されるとともに前記第２の配線パターンと電気的に接続された第２の半導体チップと、
    前記第１及び第２のインターポーザの間に設けられた樹脂と、
    を有し、
    前記第１及び第２の配線パターンは電気的に接続され、
    前記パーティションは、前記第１及び第２のインターポーザ間のスペースが、前記第１の半導体チップが外部に連通する第１のスペースと、前記第１の半導体チップと外部との連通が前記パーティションによって妨げられる第２のスペースと、に区画されるように配置され、
    前記樹脂は、前記第１のスペースを封止しないように前記第２のスペースに設けられてなる半導体装置。
  7. 請求項６記載の半導体装置において、
    前記接着剤は、前記樹脂よりも吸湿性が高い半導体装置。
  8. 請求項６又は請求項７記載の半導体装置において、
    一対の前記パーティションを含み、
    前記一対のパーティションは、前記第１の半導体チップを挟むように配置され、
    前記一対のパーティションよりも前記第１の半導体チップから離れる側に、前記第２のスペースが形成されてなる半導体装置。
  9. 請求項６又は請求項７記載の半導体装置において、
    前記第１及び第２のインターポーザの少なくとも一方は矩形をなし、
    前記矩形の角部側に前記第２のスペースを形成するように、前記パーティションが配置されてなる半導体装置。
  10. 請求項６から請求項９のいずれかに記載の半導体装置において、
    前記第２の半導体チップを封止するように前記第２のインターポーザに設けられた封止部をさらに有する半導体装置。
  11. 請求項６から請求項１０のいずれかに記載の半導体装置が実装されてなる回路基板。
  12. 請求項６から請求項１０のいずれかに記載の半導体装置を有する電子機器。
JP2003331002A 2003-09-24 2003-09-24 半導体装置及びその製造方法、回路基板並びに電子機器 Expired - Fee Related JP4117480B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003331002A JP4117480B2 (ja) 2003-09-24 2003-09-24 半導体装置及びその製造方法、回路基板並びに電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003331002A JP4117480B2 (ja) 2003-09-24 2003-09-24 半導体装置及びその製造方法、回路基板並びに電子機器

Publications (2)

Publication Number Publication Date
JP2005101131A JP2005101131A (ja) 2005-04-14
JP4117480B2 true JP4117480B2 (ja) 2008-07-16

Family

ID=34459776

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003331002A Expired - Fee Related JP4117480B2 (ja) 2003-09-24 2003-09-24 半導体装置及びその製造方法、回路基板並びに電子機器

Country Status (1)

Country Link
JP (1) JP4117480B2 (ja)

Also Published As

Publication number Publication date
JP2005101131A (ja) 2005-04-14

Similar Documents

Publication Publication Date Title
JP5068990B2 (ja) 電子部品内蔵基板
JP2541487B2 (ja) 半導体装置パッケ―ジ
US7619305B2 (en) Semiconductor package-on-package (POP) device avoiding crack at solder joints of micro contacts during package stacking
JP4830120B2 (ja) 電子パッケージ及びその製造方法
JP4901458B2 (ja) 電子部品内蔵基板
KR20090039411A (ko) 솔더 볼과 칩 패드가 접합된 구조를 갖는 반도체 패키지,모듈, 시스템 및 그 제조방법
JP2004349495A (ja) 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
US7176561B2 (en) Semiconductor device, method for manufacturing the same, circuit board, and electronic equipment
JP2002198395A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US20050266701A1 (en) Semiconductor device, method for manufacturing the same, circuit board, and electronic equipment
JP2000082722A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3695458B2 (ja) 半導体装置、回路基板並びに電子機器
JP3847602B2 (ja) 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法
JP4324773B2 (ja) 半導体装置の製造方法
JP4829853B2 (ja) 半導体ｐｏｐ装置
JP2005123463A (ja) 半導体装置及びその製造方法、半導体装置モジュール、回路基板並びに電子機器
JP4117480B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3867796B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4561969B2 (ja) 半導体装置
JP2007266640A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR20080051658A (ko) 인쇄회로기판 및 그 제조 방법, 상기 인쇄회로기판을 갖는반도체 패키지 및 그 제조 방법
JP4591715B2 (ja) 半導体装置の製造方法
JP4379578B2 (ja) 半導体装置の製造方法
JP2003037244A (ja) 半導体装置用テープキャリア及びそれを用いた半導体装置
JP2000124251A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060525

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080109

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080303

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080408

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110502

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120502

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120502

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130502

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140502

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees