JP2003037244A - 半導体装置用テープキャリア及びそれを用いた半導体装置 - Google Patents

半導体装置用テープキャリア及びそれを用いた半導体装置

Info

Publication number
JP2003037244A
JP2003037244A JP2001223142A JP2001223142A JP2003037244A JP 2003037244 A JP2003037244 A JP 2003037244A JP 2001223142 A JP2001223142 A JP 2001223142A JP 2001223142 A JP2001223142 A JP 2001223142A JP 2003037244 A JP2003037244 A JP 2003037244A
Authority
JP
Japan
Prior art keywords
wiring board
wiring
semiconductor device
semiconductor chip
tape carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001223142A
Other languages
English (en)
Inventor
Takaharu Yonemoto
隆治 米本
Hirohisa Endo
裕寿 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2001223142A priority Critical patent/JP2003037244A/ja
Publication of JP2003037244A publication Critical patent/JP2003037244A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】ＢＧＡ構造の半導体装置パッケージでありなが
ら、配線基板の両面に半導体チップを搭載可能とし、よ
り高集積なスタックドパッケージを実現する。 【解決手段】両面に配線パターン２を有し、且つ両面の
配線パターン２がスルーホール３またはブラインドビア
ボールで導通されている第１の配線基板４と、厚さを半
導体チップ高さよりも厚くした第２の配線基板１０であ
って、その中央部分に半導体チップ１３の入り込む貫通
部９を有すると共に、両面に配線パターン６を有し、且
つ両面の配線パターン６がスルーホール７またはブライ
ンドビアボールで導通されている第２の配線基板１０と
を重ね合わせ、且つその２枚の配線基板の配線パターン
２、６を電気的に導通させ、且つ機械的にも接合させた
状態の重ね合わせ配線基板１２を構成し、これを半導体
装置用テープキャリアとする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体チップを搭
載するパッケージ用配線基板である半導体装置用テープ
キャリア及びそれを用いた半導体装置に関するものであ
る。
【０００２】
【従来の技術】半導体チップを搭載するパッケージ用配
線基板である半導体装置用テープキャリアには高密度実
装の要求が年々高まってきており、その要求に、応える
ためにひとつの半導体装置パッケージ内に複数個の半導
体チップを搭載したスタックドパッケージが提案されて
いる（引用文献 例えば第９回μエレクトロニクスシン
ポジウム論文集ｐ３７−ｐ４０ エレクトロニクス実装
学会主催１９９９年１０月）。このパッケージは配線基
板ａの一方の片面上に複数の半導体チップｂ、ｃを積層
し、他方の片面上にはんだボールｄを搭載したＢＧＡ
（Ball Grid Array）構造である（図２）。
【０００３】
【発明が解決しようとする課題】しかしながら、上記し
た従来の構造の半導体装置用テープキャリアの場合、半
導体チップを積層する配線基板の他方の片面にはんだボ
ールを搭載する必要があるため、半導体チップを配線基
板の両面に搭載することは困難であり、このためひとつ
のパッケージ内に搭載できる半導体チップの個数が制限
されている。
【０００４】そこで、本発明の目的は、上記課題を解決
し、ＢＧＡ構造の半導体装置パッケージでありながら、
配線基板の両面に半導体チップを搭載することのできる
半導体装置用テープキャリアを提供すること、及びこれ
によって、より高集積なスタックドパッケージを実現す
ることにある。
【０００５】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、次のように構成したものである。
【０００６】請求項１の発明に係る半導体装置用テープ
キャリアは、両面に配線パターンを有し、且つ両面の配
線パターンがスルーホールまたはブラインドビアホール
で導通されている第１の配線基板と、厚さを半導体チッ
プ高さよりも厚くした第２の配線基板であって、その中
央部分に半導体チップの入り込む貫通部を有すると共
に、両面に配線パターンを有し、且つ両面の配線パター
ンがスルーホールまたはブラインドビアホールで導通さ
れている第２の配線基板とを重ね合わせ、且つその２枚
の配線基板の配線パターンを電気的に導通させ、且つ機
械的にも接合させた重ね合わせ配線基板から成ることを
特徴とする。
【０００７】請求項２の発明は、請求項１記載の半導体
装置用テープキャリアにおいて、上記配線基板のうち貫
通部のない第１の配線基板の基材がポリイミド樹脂であ
り、貫通部をもつ第２の配線基板の基材がガラスエポキ
シ樹脂であることを特徴とする。
【０００８】請求項３の発明は、請求項１又は２記載の
半導体装置用テープキャリアにおいて、上記第２の配線
基板の厚さが０．１〜２mmであることを特徴とする。
【０００９】請求項４の発明は、請求項１〜３のいずれ
かに記載の半導体装置用テープキャリアにおいて、上記
第１の配線基板と第２の配線基板の配線パターンを、異
方性導電膜を用いて電気的に接続したことを特徴とす
る。
【００１０】請求項５の発明は、請求項１〜３のいずれ
かに記載の半導体装置用テープキャリアにおいて、上記
第１の配線基板と第２の配線基板の配線パターンを電気
的に導通するため、第１の配線基板側にＡｕバンプを作
成し、第２の配線基板のパッドに圧着したことを特徴と
する。
【００１１】請求項６の発明に係る半導体装置は、請求
項１〜３のいずれかに記載の半導体装置用テープキャリ
アを用い、その第１の配線基板の上記第２の配線基板と
接している側の面に半導体チップを搭載して上記第２の
配線基板の貫通部内に位置させ、且つその第１の配線基
板の反対面にも半導体チップを搭載し、上記第２の配線
基板の上記第１の配線基板と接していない面にはんだボ
ールを搭載したことを特徴とする。
【００１２】請求項７の発明は、請求項７記載の半導体
装置において、上記半導体チップの第１の配線基板への
電気的接続をワイヤボンディングにより行ったことを特
徴とする。
【００１３】請求項８の発明は、請求項７記載の半導体
装置において、上記半導体チップの第１の配線基板への
電気的接続をワイヤボンディングとフリップチップ接続
によって行ったことを特徴とする。
【００１４】＜作用＞ＢＧＡ構造で、且つ配線基板の両
面に半導体チップを搭載するために、本発明では、両面
に配線パターンを有し、且つ両面の配線パターンがスル
ーホールまたはブラインドビアホールで導通されている
第１の配線基板と、中央部分に半導体チップの入り込む
貫通部を有すると共に両面に配線パターンを有し、且つ
両面の配線パターンがスルーホールまたはブラインドビ
アホールで導通されている第２の配線基板を重ね合わ
せ、且つその２枚の配線基板の配線パターンを電気的に
導通させた状態の重ね合わせ配線基板を作成し、第２の
配線基板の厚さを半導体チップ高さよりも厚くする。
【００１５】これによって、この第１の配線基板の両面
に半導体チップを搭載しても、第２の配線基板の第１の
配線基板と接していない面にはんだボールを搭載するこ
とが可能になる。すなわち、第１の配線基板における第
２の配線基板と接している側の面に半導体チップを搭載
して第２の配線基板の貫通部内に位置させ、且つその第
１の配線基板の反対面にも半導体チップを搭載すること
で、第１の配線基板の両面に半導体チップを搭載するこ
とができ、しかも第２の配線基板における第１の配線基
板と接していない面にはんだボールを搭載することがで
きる。
【００１６】上記第２の配線基板の厚さはその貫通部内
の半導体チップよりも厚くする必要があるが、この第２
の配線基板の厚さが０．１mm未満ではチップの厚さより
薄くなってしまい、マザーボードへの実装の際にはんだ
ボールの未接合部が発生する。また厚さ２mmを超えると
半導体装置のパッケージ厚さが厚くなるため実用的では
ない。そこで第２の配線基板の厚さは０．１〜２mmの範
囲とするのが好ましい。
【００１７】
【発明の実施の形態】以下、本発明を図示の実施形態に
基づいて説明する。
【００１８】図１は、本発明の一実施形態に係る半導体
装置用テープキャリア及びそれを用いた半導体装置の製
造過程を示したもので、（ａ）は第１の配線基板４の構
造を示した図、（ｂ）は第２の配線基板１０の構造を示
した図、（ｃ）はそれらを重ね合わせて重ね合わせ配線
基板１２を構成し本発明の半導体装置用テープキャリア
とした状態を示した図、（ｄ）はその重ね合わせ配線基
板１２の片面に第１の半導体チップ１３を搭載した状態
を示した図、（ｅ）は更に他方の片面に第２の半導体チ
ップ１６及び第３の半導体チップ１７を搭載し、第１の
配線基板４の両面に半導体チップを搭載した本発明の半
導体装置を構成した状態を示した図である。
【００１９】まず、両面にＣｕ箔が貼り合わされたポリ
イミド樹脂製絶縁基材（ポリイミド基材）１を用いて、
そのＣｕ箔をエッチングして所定の配線パターン２の形
成を行い、所定の場所に両面の配線パターン２を導通さ
せて電気的に接続するスルーホール３を形成し、以て第
１の配線基板４を作成した（図１（ａ））。第１の配線
基板４の厚さは８６μｍ、大きさは１５mm角である。
【００２０】また両面にＣｕ箔が貼り合わされたガラス
エポキシ樹脂製絶縁基材（ガラスエポキシ基材）５を用
いて、両面のＣｕ箔をエッチングして所定の配線パター
ン６の形成を行い、所定の場所に両面の配線を接続する
スルーホール７を形成して、中央部分に７mm角の貫通穴
（貫通部）９のあいた第２の配線基板１０を作成した
（図１（ｂ））。この第２の配線基板１０の片面にはピ
ッチ１mm、３列のはんだボール搭載用パッド８が１３２
個形成され、０．５μｍ厚のＡｕめっきが施されてい
る。第２の配線基板１０の厚さは０．５mm、大きさは１
５mm角である。
【００２１】第１の配線基板４の片面の配線パターン２
には第２の配線基板１０との接合の為のパッド２ａが設
けられ、２μｍ厚のＮｉめっきと０．５μｍのＡｕめっ
きがされている。同じように第２の配線基板１０のはん
だボール搭載側ではない面の配線パターン６には、第１
の配線基板４との接合の為のパッド６ａが設けられ、厚
さ１μｍのＳｎめっきがされている。
【００２２】この第１の配線基板４と第２の配線基板１
０の接合用のパッド２ａ、６ａが重なるように位置合わ
せを行い、ヒートブロックで上下を加熱してパッドを接
合した（図１（ｃ））。１１はこの第１の配線基板４と
第２の配線基板１０の接合部を示す。ヒートブロックの
温度は３２０℃、圧力３ｋｇ／mm2 、加圧時間５ｓｅｃ
である。
【００２３】このようにして、第１の配線基板４と第２
の配線基板１０を重ね合わせ、且つその２枚の配線基板
の配線パターン２、６を電気的に導通させ、且つ機械的
にも接合させた重ね合わせ配線基板１２から成る半導体
装置用テープキャリアを作成した。
【００２４】この重ね合わせ配線基板１２の第１の配線
基板４の第２の配線基板１０側の面には、第２の配線基
板１０の中央部分の貫通穴９内に入り込ませた形で、第
１の半導体チップ１３を搭載し、その素子電極と第１の
配線基板４の配線パターン２のワイヤボンディングパッ
ドとを、貫通穴９内でボンディングワイヤ１４によりワ
イヤボンディングして電気的に接続し、且つ貫通穴９内
で封止レジン（ポッティングレジン）１５で封止した
（図１（ｄ））。
【００２５】続いて図１（ｅ）に示すように、第１の配
線基板４における第２の配線基板１０側ではない方の面
に第２の半導体チップ１６を搭載し、その素子電極と第
１の配線基板４の配線パターン２のワイヤボンディング
パッドとを、ボンディングワイヤ１８によりワイヤボン
ディングして、電気的に第２の配線基板１０に接続し
た。さらにその第２の半導体チップ１６の上に第３の半
導体チップ１７を搭載し、同様にその素子電極と第１の
配線基板４の配線パターン２のワイヤボンディングパッ
ドとを、ボンディングワイヤ１８によりワイヤボンディ
ングして、電気的に第２の配線基板１０に接続した。そ
して、第２の半導体チップ１６、第３の半導体チップ１
７及びそのワイヤボンディング配線部分の全体を、封止
レジン（モールドレジン）１９で封止した。
【００２６】次いで、第２の配線基板１０のはんだボー
ル搭載パッド８に、はんだボール２０を搭載した。
【００２７】このようにして、一つのパッケージの中に
３個の半導体チップを収納したＢＧＡ構造の半導体装置
パッケージ（半導体装置）２１を得た（図１（ｅ））。
この半導体装置パッケージはマザーボードへの実装も従
来のＢＧＡ半導体装置パッケージと同等に良好に達成す
ることができ、信頼性も同等であった。
【００２８】上記した第２の配線基板１０の厚さはその
貫通穴９内の半導体チップ１３よりも厚くする必要があ
るが、この第２の配線基板１０の厚さが０．１mm未満で
はチップの厚さより薄くなってしまい、マザーボードへ
の実装の際にはんだボールの未接合部が発生する。また
厚さ２mmを超えると半導体装置のパッケージ厚さが厚く
なるため実用的ではない。そこで第２の配線基板１０の
厚さは０．１〜２mmの範囲とするのが好ましい。本実施
形態の場合、上記のように第２の配線基板１０の厚さは
０．５mmとしている。
【００２９】＜変形例＞ （１）第１の配線基板４と第２の配線基板１０の接合方
法については、異方性導電膜を用いて接続する方法、第
１の配線基板４側にＡｕバンプを作成し、第２の配線基
板１０のパッドに圧着する方法などが考えられるが、ど
の方法によってもよい。
【００３０】（２）第１の配線基板４への半導体チップ
の電気的接続はワイヤボンディングのみでなく、フリッ
プチップ接続によっても良い。
【００３１】＜使用方法、応用システムなど＞本発明の
半導体装置用テープキャリア及びこれを用いた半導体装
置パッケージの構造は、スタックメモリーモジュールの
メモリー容量を増加させる目的や、フラッシュメモリー
とＳＲＡＭの組み合わせや、ＣＰＵとメモリーの組み合
わせなどへ応用するのに適する。
【００３２】
【発明の効果】以上説明したように本発明の半導体装置
用テープキャリアは、両面に配線パターンを有し、且つ
両面の配線パターンがスルーホールまたはブラインドビ
アホールで導通されている第１の配線基板と、厚さを半
導体チップ高さよりも厚くした第２の配線基板であっ
て、その中央部分に半導体チップの入り込む貫通部を有
すると共に、両面に配線パターンを有し、且つ両面の配
線パターンがスルーホールまたはブラインドビアホール
で導通されている第２の配線基板とを重ね合わせ、その
２枚の配線基板の配線パターンを電気的に導通させ、且
つ機械的にも接合させた重ね合わせた配線基板の構造を
有する。
【００３３】従って、第１の配線基板における第２の配
線基板と接している側の面に半導体チップを搭載して第
２の配線基板の貫通部内に位置させ、且つその第１の配
線基板の反対面にも半導体チップを搭載することで、第
１の配線基板の両面に半導体チップを搭載することがで
き、しかも第２の配線基板における第１の配線基板と接
していない面にはんだボールを搭載することができる。
【００３４】このため本発明の半導体装置用テープキャ
リアを用いて半導体装置パッケージを組み立てることに
よって、従来構造の半導体装置パッケージの２〜３倍の
高密度実装が可能になり、電子機器の小型化、薄型化に
役立つ。
【図面の簡単な説明】
【図１】本発明の一実施形態を示したもので、（ａ）〜
（ｃ）は半導体装置用テープキャリアの製造過程を、そ
して（ｄ）〜（ｅ）はその半導体装置用テープキャリア
を用いた半導体装置の製造過程を示した図である。
【図２】従来のスタックドパッケージの構造の一例を示
した図である。
【符号の説明】
１ ポリイミド基材 ２ 配線パターン ２ａ パッド ３ スルーホール ４ 第１の配線基板 ５ ガラスエポキシ基材 ６ 配線パターン ６ａ パッド ７ スルーホール ８ はんだボール搭載用パッド ９ 貫通穴（貫通部） １０ 第２の配線基板 １１ 接合部 １２ 重ね合わせ配線基板 １３ 第１の半導体チップ １４ ボンディングワイヤ １６ 第２の半導体チップ １７ 第３の半導体チップ １８ ボンディングワイヤ ２０ はんだボール ２１ 半導体装置パッケージ

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】両面に配線パターンを有し、且つ両面の配
    線パターンがスルーホールまたはブラインドビアホール
    で導通されている第１の配線基板と、厚さを半導体チッ
    プ高さよりも厚くした第２の配線基板であって、その中
    央部分に半導体チップの入り込む貫通部を有すると共
    に、両面に配線パターンを有し、且つ両面の配線パター
    ンがスルーホールまたはブラインドビアホールで導通さ
    れている第２の配線基板とを重ね合わせ、且つその２枚
    の配線基板の配線パターンを電気的に導通させ、且つ機
    械的にも接合させた重ね合わせ配線基板から成ることを
    特徴とする半導体装置用テープキャリア。
  2. 【請求項２】上記配線基板のうち貫通部のない第１の配
    線基板の基材がポリイミド樹脂であり、貫通部をもつ第
    ２の配線基板の基材がガラスエポキシ樹脂であることを
    特徴とする請求項１記載の半導体装置用テープキャリ
    ア。
  3. 【請求項３】上記第２の配線基板の厚さが０．１〜２mm
    であることを特徴とする請求項１又は２記載の半導体装
    置用テープキャリア。
  4. 【請求項４】上記第１の配線基板と第２の配線基板の配
    線パターンを、異方性導電膜を用いて電気的に接続した
    ことを特徴とする請求項１〜３のいずれかに記載の半導
    体装置用テープキャリア。
  5. 【請求項５】上記第１の配線基板と第２の配線基板の配
    線パターンを電気的に導通するため、第１の配線基板側
    にＡｕバンプを作成し、第２の配線基板のパッドに圧着
    したことを特徴とする請求項１〜３のいずれかに記載の
    半導体装置用テープキャリア。
  6. 【請求項６】請求項１〜３のいずれかに記載の半導体装
    置用テープキャリアを用い、その第１の配線基板の上記
    第２の配線基板と接している側の面に半導体チップを搭
    載して上記第２の配線基板の貫通部内に位置させ、且つ
    その第１の配線基板の反対面にも半導体チップを搭載
    し、上記第２の配線基板の上記第１の配線基板と接して
    いない面にはんだボールを搭載したことを特徴とする半
    導体装置。
  7. 【請求項７】上記半導体チップの第１の配線基板への電
    気的接続をワイヤボンディングにより行ったことを特徴
    とする請求項６記載の半導体装置。
  8. 【請求項８】上記半導体チップの第１の配線基板への電
    気的接続をワイヤボンディングとフリップチップ接続に
    よって行ったことを特徴とする請求項６記載の半導体装
    置。
JP2001223142A 2001-07-24 2001-07-24 半導体装置用テープキャリア及びそれを用いた半導体装置 Pending JP2003037244A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001223142A JP2003037244A (ja) 2001-07-24 2001-07-24 半導体装置用テープキャリア及びそれを用いた半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001223142A JP2003037244A (ja) 2001-07-24 2001-07-24 半導体装置用テープキャリア及びそれを用いた半導体装置

Publications (1)

Publication Number Publication Date
JP2003037244A true JP2003037244A (ja) 2003-02-07

Family

ID=19056519

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001223142A Pending JP2003037244A (ja) 2001-07-24 2001-07-24 半導体装置用テープキャリア及びそれを用いた半導体装置

Country Status (1)

Country Link
JP (1) JP2003037244A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253167A (ja) * 2005-03-08 2006-09-21 Nec Corp キャビティ構造プリント配線板の製造方法及び実装構造
CN100386869C (zh) * 2004-12-17 2008-05-07 三星电机株式会社 具有窗的球栅阵列基板及其制造方法
KR100903063B1 (ko) 2006-10-20 2009-06-18 브로드콤 코포레이션 노출된 다이를 가지는 로우 프로파일 볼 그리드 어레이 및그 제조 방법
CN104701191A (zh) * 2013-12-06 2015-06-10 毅宝力科技有限公司 生产制造载体的系统和方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100386869C (zh) * 2004-12-17 2008-05-07 三星电机株式会社 具有窗的球栅阵列基板及其制造方法
US7462555B2 (en) 2004-12-17 2008-12-09 Samsung Electro-Mechanics Co., Ltd. Ball grid array substrate having window and method of fabricating same
JP2006253167A (ja) * 2005-03-08 2006-09-21 Nec Corp キャビティ構造プリント配線板の製造方法及び実装構造
KR100903063B1 (ko) 2006-10-20 2009-06-18 브로드콤 코포레이션 노출된 다이를 가지는 로우 프로파일 볼 그리드 어레이 및그 제조 방법
CN104701191A (zh) * 2013-12-06 2015-06-10 毅宝力科技有限公司 生产制造载体的系统和方法

Similar Documents

Publication Publication Date Title
JP2541487B2 (ja) 半導体装置パッケ―ジ
JP3481444B2 (ja) 半導体装置及びその製造方法
US6462412B2 (en) Foldable, flexible laminate type semiconductor apparatus with reinforcing and heat-radiating plates
US7915718B2 (en) Apparatus for flip-chip packaging providing testing capability
US7256072B2 (en) Semiconductor device, electronic device, electronic apparatus, and method of manufacturing semiconductor device
KR100459971B1 (ko) 반도체 장치 및 그 제조 방법, 제조 장치, 회로 기판 및전자기기
JP2005026680A (ja) 積層型ボールグリッドアレイパッケージ及びその製造方法
KR20010104217A (ko) 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기
WO2000014802A1 (fr) Dispositif a semi-conducteur et son procede de fabrication, carte de circuit imprime, dispositif electronique
KR100575590B1 (ko) 열방출형 적층 패키지 및 그들이 실장된 모듈
JP2000138313A (ja) 半導体装置及びその製造方法
JP5394603B2 (ja) 非対称に配置されたダイとモールド体とを具備するスタックされたパッケージを備えるマルチパッケージモジュール。
TW579560B (en) Semiconductor device and its manufacturing method
JP2001077294A (ja) 半導体装置
JP3165959B2 (ja) 半導体チップの実装構造および半導体装置
JP2003037244A (ja) 半導体装置用テープキャリア及びそれを用いた半導体装置
JP2009054684A (ja) 半導体ｐｏｐ装置
TW200531235A (en) Multi-chip package structure
JP3450477B2 (ja) 半導体装置及びその製造方法
JP2004087936A (ja) 半導体装置及び半導体装置の製造方法並びに電子機器
JP2003007972A (ja) 積層型半導体装置及びその製造方法
JP3879803B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH11204565A (ja) 半導体装置
JP2001035997A (ja) 半導体装置及びその製造方法
JP2001291818A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061020

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20061020

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061212