JP2003007972A - 積層型半導体装置及びその製造方法 - Google Patents

積層型半導体装置及びその製造方法

Info

Publication number
JP2003007972A
JP2003007972A JP2001194466A JP2001194466A JP2003007972A JP 2003007972 A JP2003007972 A JP 2003007972A JP 2001194466 A JP2001194466 A JP 2001194466A JP 2001194466 A JP2001194466 A JP 2001194466A JP 2003007972 A JP2003007972 A JP 2003007972A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor device
substrate
wiring
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001194466A
Other languages
English (en)
Inventor
Tomohiro Iguchi
知洋 井口
Yasuto Saito
康人 斎藤
Masayuki Arakawa
雅之 荒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2001194466A priority Critical patent/JP2003007972A/ja
Publication of JP2003007972A publication Critical patent/JP2003007972A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 積層接合部が精度よく確実に接合されている
半導体装置とその製造方法を提供すること。 【解決手段】 半導体装置を形成する、ベース基板1
2、12a、半導体パッケージ1、1a、中間基板1
1、11a及び天井基板13、13aは、それぞれの対
応位置が仮固定用樹脂層14と接続ランド4により接合
させ、かつ、接続ランド4を挟んで形成された仮固定用
樹脂層14の間には封止樹脂15を充填する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、半導体パッケー
ジを積層接続して形成した積層型半導体装置とその製造
方法に関する。
【0002】
【従来の技術】近年、フラッシュメモリを搭載した小型
のメモリカードは、デジタルカメラや携帯情報端末等の
携帯情報機器の記録媒体として急速に市場を拡大してい
る。特にデジタルカメラの分野では、既に主流になりつ
つあり、磁気記録媒体の代替としてその地位を固めよう
としている。
【0003】このような背景の中、メモリカードは、大
記録容量化、小型軽量化や低コスト化が求められてお
り、それに応えて様々なメモリICのパッケージ構造や
実装構造のものが出現している。
【0004】一般的には、それらの半導体装置の構造
は、TSOP等の薄型モールドパッケージされた半導体
パッケージをベース基板に、はんだ接合する方法や、べ
アチップをワイヤボンディングやフリップチップ実装法
等を用いることによって、ベース基板に直接的に接続す
る方法が採用されている。また、更に大容量化を進める
ためには、同一面積に搭載できる容量はチップサイズで
決定してしまうことから、半導体チップをパッケージし
た半導体パッケージを三次元的に積層して形成した半導
体装置も用いられてきている。
【0005】この半導体装置の三次元実装構造では、各
半導体パッケージが薄い配線基板に半導体チップが実装
されて積層されているために、配線基板同士は離間して
いる。したがって、配線基板同士を電気的また構造的に
接合するために、配線基板の間に中間基板等を設け、この
中間基板を介してはんだ接合により、配線基板同士を接
合している場合が多い。
【0006】図8は、三次元実装構造の半導体装置の構
造を示す断面図である。
【0007】薄型の配線基板34の表面上に、フリップ
チップ法で半導体チップ36を接続してパッケージ化さ
れた半導体パッケージ31が形成されている。この半導
体パッケージ31は接続ランド44を介して4個積層し
てベース基板40に接続ランド44を介して接続されて
いる。
【0008】配線基板34は、ガラスエポキシ樹脂等の
絶縁基板の表面に銅等の配線パターン35が形成され、
配線パターン35の所定の箇所に、半導体チップ36が
異方性導電膜41で固定され、金等によるバンプ37を
介してフリップチップ接続されている。また、半導体チ
ップ36と配線基板34の間隙や半導体チップ36の側
面はエポキシ等の封止樹脂38で封止されている。4層
が積層された半導体パッケージ31は接続ランド44を
介してベース基板40にはんだ接続されている。
【0009】これらの積層実装方法は、4個の半導体チ
ップ36をそれぞれフリップチップ接続により配線基板
34に実装して半導体パッケージ31を形成した後、半
導体パッケージ31をべース基板40に、接続ランド4
4に形成された、はんだめっき等の接続部材45を介し
て配置する。次に、順次、接続ランド44の位置を合せ
て半導体パッケージ31を積層してマウントする。この
とき、はんだめっき等の接続部材45には、例えば図示
しないフラックス等の表面活性化成分を含む樹脂を供給
する。半導体パッケージを4段積層後に、それぞれの外
部との接続ランド4との間をリフロー炉等により接続を
行う。リフロー後に洗浄によりフラックスを除去する。
次に、接続部の周囲へ封止樹脂38を供給し、その封止
樹脂38をキュア手段(不図示)により硬化させて接続
部の封止を行う。
【0010】なお、各パッケージ間をはんだにより接続
を行う場合、はんだの供給方法として、はんだボールや
はんだぺーストを印刷により形成する方法やはんだめっ
きを形成させておく方法などを用いることができる。そ
れらは、いずれもリフロー炉等により一度はんだを溶融
し、はんだバンプ状にしてから接続することが、プロセ
スの安定性を確保するために行われている。
【0011】
【発明が解決しようとする課題】しかしながら、上述の
積層実装方法では、半導体パッケージ31同士を積層さ
せる際には、マウントされた段階では互いに十分に半導
体パッケージ31が固定されていないため、リフロー処
理の際に各半導体パッケージ31の積層接続部が変形し
たり、ずれるなどして、半導体パッケージ31同士の位置
がずれ、不良が発生する恐れがある。
【0012】また、半導体チップを封止している封止樹
脂38が半導体チップ36の側面から主面上にまで流動
し、固化することにより、半導体チップ36に変形等を
生じさせて信頼性を低下させてしまう恐れがある。
【0013】本発明はこのような事情にもとづいてなさ
れたもので、積層接合部が精度よく確実に接合されてい
る積層型半導体装置とその製造方法を提供することを目
的としている。
【0014】
【課題を解決するための手段】請求項1の発明による手
段によれば、少なくとも一方の主面に電極が形成されて
いる電極面を有する半導体素子と、この半導体素子の電
極面と対向配置され、前記主面上に形成された配線パタ
ーンと前記電極とが電気的に接続されている配線基板と
を有する半導体パッケージと、前記半導体素子を収容す
る開口と、前記配線基板上に配設される接続ランドに対
向するように形成される層間接続用のスルーホ−ルとを
有する中間基板と、この中間基板を介して積層され、前
記スルーホールによって前記半導体パッケ−ジと電気的
に接合される他の半導体パッケージとを備え、前記中問
基板と前記配線基板との間にわたり、前記配線基板上を
前記半導体素子が設けられている領域と、前記接続ラン
ドが設けられている領域との少なくとも2つの領域を隔
絶するように配設される樹脂層パターンとを具備するこ
とを特徴とする積層型半導体装置である。
【0015】また請求項2の発明による手段によれば、
半導体素子が実装された複数の配線基板を、互いの配線
基板間に電気的な層間接続を設けて積層させる積層工程
を有する積層型半導体素子を形成する工程において、前
記積層の際に、前記配線基板の主面上において、前記半
導体素子が実装された半導体素子領域と、前記層間接続
の存する層間接続領域とを隔絶するように隔壁を設けて
積層させる前記積層工程と、前記積層工程において形成
された前記層間接続を封止するように前記層間接続領域
に封止用樹脂を充填する充填工程と、を具備することを
特徴とする積層型半導体装置の製造方法である。
【0016】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。
【0017】図1は、積層させる前の単体の半導体パッ
ケージ1の構成を示す断面側面図である。
【0018】厚さが50μm程度のガラスエポキシ樹脂
等で基板が形成されている配線基板2の主面上には、厚
さが18μm程度の銅等の配線パターン3と直径φ30
0μmの接続ランド4が形成されている。なお、接続ラ
ンド4はスルーホール5を介して配線基板2の両面の対
向する位置に形成されている。また、接続ランド4の表
面には、例えば厚さ10μmのめっき等によるはんだ6
が施されている。また、配線パターン3の所定個所に
は、各片が丸められて、かつ、厚さ50μm程度に形成
されることによって可撓性を有する半導体チップ7は、
高さが10μm〜30μmのバンプ8を介してフリップ
チップ接合されている。可撓性を有する半導体チップ7
を用いることにより、歩留まりよく接続することができ
る。
【0019】半導体チップ7をフリップチップ接合させ
る際は、樹脂中に導電粒子を分散配置させた異方性導電
膜(ACF)9を間に介在させて、例えば180℃の温
度で熱圧着することにより、電気的接続を行うと同時
に、樹脂封止も行う。ただし、フリップチップ接合につ
いては、熱圧着以外にも、はんだ接続法や圧着接続法等
を適宜用いることができる。また、フリップチップボン
ディングを用いない場合には、配線基板2の配線パター
ン3と半導体チップ7の接続については、シングルポイ
ントボンディング等の接続方法を適宜選択して用いるこ
ともできる。
【0020】次に、本発明の第1の実施の形態である、
4個の上述の半導体パッケージ1を積層して形成した半
導体装置について説明する。図2は、本発明の第1の実
施の形態である、4個の半導体パッケージ1を積層して
形成した半導体装置の組立前の断面側面図であり、図3
は、組立後の断面図である。
【0021】図3に示すように、半導体装置は、図1に
示したパッケージとして形成された4個の半導体パッケ
ージ1が、中間基板11を挟んで交互にベース基板12
に積層され、最上部の中間基板11には天井基板13が
積層されている。この場合、各半導体パッケージ1には、
図2に示すように配線基板2の裏面側(半導体チップ7
が実装されていない側)と、表面側(半導体チップ7が
実装されている側)の対向位置にシート状樹脂の仮固定
用樹脂層14が形成されている。中間基板11側にもこ
の配線基板2に設けられた仮固定用樹脂層4のパターン
と同じパターンとなるよう主面上の対向する位置に表裏
両面に仮固定用樹脂層14が形成されている。また、中
間基板11は配線基板2と同様に接続ランド4がスルー
ホール5を介して両面の対向する位置に形成されてい
る。また、天井基板13は中間基板11との接合側に仮
固定用樹脂層14が形成され、接続ランド4がスルーホ
ール5を介して両面の対向する位置に形成されている。
【0022】半導体パッケージ1の配線基板2と中間基
板11、および、天井基板13と中間基板11は、それ
ぞれの接続ランド4がはんだによって互いに電気的に接
合され、また、それぞれの仮固定用樹脂層14によって
接合している。また、最下部の半導体パッケージ1の配
線基板2はベース基板12の接続ランド4とはんだ接合
され、また、それぞれの仮固定用樹脂層14同士が接合
している。
【0023】この仮固定用樹脂層14は、配線基板2上
を、半導体チップ7が実装されている部分を含む領域
と、はんだ接合が存在する接続ランド4を含む領域との
少なくとも2つの領域に空間的に分割し隔絶させるよう
に夫々パターンニングされている。中間基板11と配線
基板2とを積層した際には、互いの仮固定用樹脂層14
同士が密着して隔壁となり、互いに隔絶された空間を形
成する。積層された半導体パッケージ1の配線基板2同
士の間の所定領域には表面活性化作用を有する封止樹脂
15が樹脂注入孔16から注入されることにより充填さ
れ、各部材間を機械的に結合している。樹脂注入孔16
は、はんだ接合が存在する接続ランド4を含む領域に向
けて開口しており、この開口によって、積層された半導
体パッケージ間の接続ランド部分がすべて空間的に連通
している。樹脂注入孔16を通じて充填される封止樹脂
15は、接続ランド4間を電気的に接続するはんだ部を
取り巻くように配置されるから、はんだ接合をなすはん
だ材料がリフロー工程などにおいて再溶融しても、外部
へ流れ出すことがないため、このはんだを再び冷却固化
させることにより、はんだ接合が維持され電気的な接続
が保たれる。積層された各基板間の機械的な接続状態
は、封止樹脂15によって保たれる。また、封止樹脂1
5は、半導体チップ7が実装されている領域には侵入し
ないため、封止樹脂15と半導体素子7とが接触した状
態で固化することによる動作不良が発生しなくなる。
【0024】また、このようにして構成された積層型半
導体装置は、積層された半導体パッケージ間の位置関係
が、中問基板11によって機械的に補強されることによ
り、この部品を実装したり搬送したりする場面などにお
いて、破壊しにくく扱いやすいパッケージとなってい
る。
【0025】また、中間基板11を介することにより、
はんだ鍍金やランド電極などの膜厚を、他の配線パタ−
ンの膜厚に比して必要以上に厚くすることなく、積層構
造を実現することができる。これによりめっき工程のタ
クト短縮を実現できるとともに、膜厚のばらつきによる
接続不良の低減を実現可能とする。
【0026】封止樹脂15として用いる活性化作用を有
する樹脂は、フラックス成分を混練したエポキシ系樹脂
などの熱硬化性樹脂のほか、リフロー温度以上の融点を
有する熱可塑性樹脂等を用いることができる。これによ
り、再溶融したはんだの接続ランドに対する接合性能の
劣化を低減させることが可能となり、不良率の低減を可
能とする。
【0027】次に、上述の4個の積層用の半導体パッケ
ージ1を積層して形成した半導体装置の製造方法につい
て説明する。図4は、半導体装置の製造方法のフロー図
である。
【0028】まず、4個の半導体チップ7をそれぞれ図
1に示した構造にパッケージ化して半導体パッケージ1
を形成し、また、中間基板11およびベース基板12を
製造する(S1)。半導体パッケージ1、中間基板11
及び天井基板13のそれぞれの所定位置に樹脂注入孔1
6となる貫通孔を設ける。(S2)。次に、半導体パッ
ケージ1、中間基板11及び天井基板13のそれぞれ
に、仮固定用樹脂層14を形成する(S3)。なお、こ
の仮固定用樹脂層14の形成は、(S1)の工程の際に
形成してもよい。その場合、半導体パッケージ1に関し
ては半導体チップ7をフリッフチップ接合する前に形成
すればよい。
【0029】ベース基板12の上に順次、半導体パッケ
ージ1と中間基板11を位置合せして配置し、最後に中
間基板11の上に天井基板13を位置合せして配置する
(S4)。
【0030】次に、配置した全体を100℃で1〜5秒
間の温度で、30N程度の力を加圧して熱圧着を行い、
仮固定用樹脂層14により仮固定し積層体を形成する
(S5)。この積層体の天井基板13の樹脂注入孔16
よりディスペンサ(不図示)により、表面活性成分を含
む封止樹脂15を注入する(S6)。
【0031】表面活性成分は、接続ランド4の表面に形
成されている10μmのはんだ6の表面を還元させるフ
ラックス機能を備えている。また、仮工程にて注入され
る封止樹脂15は、仮固定用樹脂層14の配線パターン
が半導体チップ7とはんだ接合部との間を隔絶するよう
にダム状に形成されるためで、半導体チップ7が設けら
れている領域に進入することはない。
【0032】次に、リフロー炉(不図示)により240
℃程度加熱して、はんだ6接続と封止樹脂15の硬化を
行い、半導体装置としての全体を完成する(S7)。
【0033】次に、本発明の第2の実施の形態について
説明する。この第2の実施の形態では、上述の第1の実
施の形態に比較すると、基本構成は同じであるが、はん
だ接合部が異なる。第1の実施の形態では接続ランド4
の表面にめっきにより形成された、はんだ6によりはん
だ接合を行ったが、この第2の実施の形態では、接続ラ
ンド4をはんだボールを用いて接合している。
【0034】図5は、4個の半導体パッケージ1を積層
して形成した積層型半導体装置の組立前の断面側面図で
あり、図6は、組立後の断面図である。なお、はんだ接
合部以外は、上述の第1の実施の形態と同様であるので、
重複説明を避けるために、同様部分については図1乃至
図3で用いた符合と同一符号を付して説明を省略する。
【0035】半導体装置はパッケージとして形成された
4個の半導体パッケージ1aが中間基板11aを挟んで
交互にベース基板12aに積層され、最上部の中間基板
11a上には天井基板13aが積層されている。中間基
板11aと半導体パッケージ1aや天井基板13aやベ
ース基板12aとの電気的接続は、はんだボール18を
介して導通されている。
【0036】この場合、各半導体パッケージ1aは、配線
基板2aの裏面側(半導体チップ7が実装されていない
側)と、表面側(半導体チップ7が実装されている側)
の対向位置にシート状樹脂の仮固定用樹脂層14が形成
されている。なお、半導体パッケージ1aの配線基板2
aの表面に形成された配線パターン3の所定位置にはビ
アホール19とランド21が対応して形成されている。
ランド21の表面にははんだボール18が形成されてい
る。
【0037】また、中間基板11aにも同様に表裏両面
に仮固定用樹脂層14が形成され、所定位置にはビアホ
ール19とランド21が対応して形成されている。ラン
ド21の表面にははんだボール18が設けられている。
また、天井基板13aは中間基板11aとの接合側に仮
固定用樹脂層14が形成され、所定位置にはビアホール
19とランド21が対応して形成されている。
【0038】次に、上述の4個の半導体パッケージ1a
を積層して形成した半導体装置の製造方法について説明
する。図7は、半導体装置の製造方法のフロー図であ
る。
【0039】まず、4個の半導体チップ7をそれぞれ仕
様にしたがって同じ構造にパッケージ化して半導体パッ
ケージ1aを形成し、また、中間基板11aおよびベー
ス基板12aを製造して組立の準備をする(S11)。
半導体パッケージ1a、中間基板11a及び天井基板1
3aのそれぞれの所定位置に樹脂注入孔16を孔設する
(S12)。次に、半導体パッケージ1a、中間基板11
a及び天井基板13aのそれぞれに、シート状樹脂によ
る仮固定用樹脂層14とランド21の表面にはんだボー
ル18を形成する(S13)。なお、この仮固定用樹脂
層14の形成は、(S11)の工程の際に形成してもよ
い。その場合、半導体パッケージ1aへの仮固定用樹脂
層14の形成は、半導体チップ7をフリッフチップ接合
する前に行なえばよい。
【0040】ベース基板12aの上に順次、半導体パッ
ケージ1aと中間基板11aを位置合せして配置し、最
後に中間基板11aの上に天井基板13aを位置合せし
て配置する(S14)。次に、配置した全体を100℃
で1〜5秒間の温度で、30N程度を加圧して熱圧着を
行って仮固定樹脂により仮固定して積層体を形成する
(S15)。天井基板13aの樹脂注入孔16よりディ
スペンサにより、表面活性成分を含む封止樹脂15を注
入する(S16)。なお、表面活性成分は、接続ランド
214の表面に形成されている10μmのはんだ6の表
面を還元させるフラックス機能を備えている。また、半
導体パッケージ1aに関しては、注入された封止樹脂1
5は、仮固定樹脂が半導体チップ7との間にダム状に形
成されているので、半導体チップ7の裏面に回り込むこ
とはない。
【0041】次に、リフロー炉により240℃程度加熱
して、はんだボール18によるはんだ6接続と封止樹脂
15の硬化を行い、半導体装置としての全体を完成する
(S17)。
【0042】なお、上述の各実施の形態では、仮固定用
接着層を半導体パッケージ、中間基板、ベース基板及び
天井基板のそれぞれに設けたが、対向する側の一方のみ
に所定の厚さにして設けてもよい。
【0043】以上に説明したように、上述の各実施の形
態によれば、半導体パッケージ、中間基板、ベース基板
及び天井基板を所定位置に位置合せして積層し、その状
態で仮固定を行うことにより積層後の一括層間接続の際
に位置ずれすることを防止できる。それにより精度のよ
い安定して製造を行うことができる。
【0044】また、封止樹脂として、表面活性化成分を
含む封止樹脂を用いることにより、接続と封止を一括し
て行うことができるので製造プロセスが簡易となり生産
性を向上させることができる。
【0045】さらに、仮固定用樹脂をダム状に形成する
ことにより封止樹脂が半導体チップの裏面部へ流入する
ことを防止でき、半導体チップの接続信頼性を向上させ
ることができる。
【0046】
【発明の効果】本発明によれば、積層接合部が確実に接
合されている半導体装置とそれを効率よく製造する半導
体装置の製造方法が得られる。
【図面の簡単な説明】
【図1】半導体パッケージの構成を示す断面側面図。
【図2】本発明の半導体装置の、第1の実施の形態の組
立前の断面側面図。
【図3】本発明の半導体装置の、第1の実施の形態の組
立後の断面側面図。
【図4】本発明の半導体装置の、第1の実施の形態の製
造方法のフロー図。
【図5】本発明の半導体装置の、第2の実施の形態の組
立前の断面側面図。
【図6】本発明の半導体装置の、第2の実施の形態の組
立後の断面側面図。
【図7】本発明の半導体装置の、第2の実施の形態の製
造方法のフロー図。
【図8】従来の半導体装置の構造を示す断面図。
【符号の説明】
1、1a…半導体パッケージ、2…配線基板、4…接続
ランド、6…はんだ、7…半導体チップ、11、11a
…中間基板、12、12a…ベース基板、13、13a
…天井基板、14…仮固定用接着層、15…封止樹脂、
16…樹脂注入孔、18…はんだボール
───────────────────────────────────────────────────── フロントページの続き (72)発明者 荒川 雅之 神奈川県横浜市磯子区新磯子町33番地 株 式会社東芝生産技術センター内

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 少なくとも一方の主面に電極が形成され
    ている電極面を有する半導体素子と、この半導体素子の
    電極面と対向配置され、前記主面上に形成された配線パ
    ターンと前記電極とが電気的に接続されている配線基板
    とを有する半導体パッケージと、 前記半導体素子を収容する開口と、前記配線基板上に配
    設される接続ランドに対向するように形成される層間接
    続用のスルーホ−ルとを有する中間基板と、 この中間基板を介して積層され、前記スルーホールによ
    って前記半導体パッケ−ジと電気的に接合される他の半
    導体パッケージとを備え、 前記中問基板と前記配線基板との間にわたり、前記配線
    基板上を前記半導体素子が設けられている領域と、前記
    接続ランドが設けられている領域との少なくとも2つの
    領域を隔絶するように配設される樹脂層パターンとを具
    備することを特徴とする積層型半導体装置。
  2. 【請求項2】 半導体素子が実装された複数の配線基板
    を、互いの配線基板間に電気的な層間接続を設けて積層
    させる積層工程を有する積層型半導体素子を形成する工
    程において、 前記積層の際に、前記配線基板の主面上において、前記
    半導体素子が実装された半導体素子領域と、前記層間接
    続の存する層間接続領域とを隔絶するように隔壁を設け
    て積層させる前記積層工程と、 前記積層工程において形成された前記層間接続を封止す
    るように前記層間接続領域に封止用樹脂を充填する充填
    工程と、を具備することを特徴とする積層型半導体装置
    の製造方法。
JP2001194466A 2001-06-27 2001-06-27 積層型半導体装置及びその製造方法 Pending JP2003007972A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001194466A JP2003007972A (ja) 2001-06-27 2001-06-27 積層型半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001194466A JP2003007972A (ja) 2001-06-27 2001-06-27 積層型半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2003007972A true JP2003007972A (ja) 2003-01-10

Family

ID=19032600

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001194466A Pending JP2003007972A (ja) 2001-06-27 2001-06-27 積層型半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2003007972A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123705A (ja) * 2005-10-31 2007-05-17 Elpida Memory Inc 積層型半導体装置及びその製造方法
KR100730255B1 (ko) * 2004-10-13 2007-06-20 가부시끼가이샤 도시바 반도체 장치 및 반도체 장치의 조립 방법
US7256072B2 (en) 2003-03-25 2007-08-14 Seiko Epson Corporation Semiconductor device, electronic device, electronic apparatus, and method of manufacturing semiconductor device
JP2007250764A (ja) * 2006-03-15 2007-09-27 Elpida Memory Inc 半導体装置及びその製造方法
KR100813625B1 (ko) * 2006-11-15 2008-03-14 삼성전자주식회사 반도체 소자 패키지
US7507637B2 (en) 2006-03-17 2009-03-24 Hynix Semiconductor Inc. Method of manufacturing wafer level stack package
JP2009537072A (ja) * 2006-06-16 2009-10-22 インテル・コーポレーション 外側に高電力のチップを有するチップスタック

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7256072B2 (en) 2003-03-25 2007-08-14 Seiko Epson Corporation Semiconductor device, electronic device, electronic apparatus, and method of manufacturing semiconductor device
KR100730255B1 (ko) * 2004-10-13 2007-06-20 가부시끼가이샤 도시바 반도체 장치 및 반도체 장치의 조립 방법
US7276784B2 (en) 2004-10-13 2007-10-02 Kabushiki Kaisha Toshiba Semiconductor device and a method of assembling a semiconductor device
JP2007123705A (ja) * 2005-10-31 2007-05-17 Elpida Memory Inc 積層型半導体装置及びその製造方法
JP2007250764A (ja) * 2006-03-15 2007-09-27 Elpida Memory Inc 半導体装置及びその製造方法
US7507637B2 (en) 2006-03-17 2009-03-24 Hynix Semiconductor Inc. Method of manufacturing wafer level stack package
JP2009537072A (ja) * 2006-06-16 2009-10-22 インテル・コーポレーション 外側に高電力のチップを有するチップスタック
KR100813625B1 (ko) * 2006-11-15 2008-03-14 삼성전자주식회사 반도체 소자 패키지
US7663217B2 (en) 2006-11-15 2010-02-16 Samsung Electronics Co., Ltd. Semiconductor device package

Similar Documents

Publication Publication Date Title
US7640655B2 (en) Electronic component embedded board and its manufacturing method
US9337165B2 (en) Method for manufacturing a fan-out WLP with package
JP3481444B2 (ja) 半導体装置及びその製造方法
JP4716038B2 (ja) 電子部品及びその製造方法
US7420814B2 (en) Package stack and manufacturing method thereof
US20140035161A1 (en) Semiconductor device and method of manufacturing the same
KR100652242B1 (ko) 플립칩형 반도체장치, 이의 제조를 위한 제조방법 및 이런 플립칩형 반도체장치를 사용하여 전자제품을 제조하기 위한 제조방법
JP2003115560A (ja) 半導体装置、積層半導体装置、半導体装置の製造方法及び積層半導体装置の製造方法
TWI236133B (en) Semiconductor device and manufacturing method of same
JPH10294423A (ja) 半導体装置
JP2004349495A (ja) 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
JP4102969B2 (ja) 半導体装置
JP2000138313A (ja) 半導体装置及びその製造方法
JP2012069903A (ja) 半導体装置及びその製造方法
JP2000311982A (ja) 半導体装置と半導体モジュールおよびそれらの製造方法
JP2002359323A (ja) 半導体装置及び半導体装置の製造方法
JP2003007972A (ja) 積層型半導体装置及びその製造方法
JP2001326250A (ja) フリップチップ型半導体装置及び製造方法
JPS6189657A (ja) 半導体装置およびその製造方法
WO2000026959A1 (en) Semiconductor device, method of manufacture thereof, circuit board and electronic device
JP2001250907A (ja) 半導体装置及びその製造方法
JP2001177049A (ja) 半導体装置及びicカード
JP4186055B2 (ja) 電子部品装置及び電子部品の製造方法
JP2007115789A (ja) 積層型半導体装置および積層型半導体装置の製造方法
JP4324773B2 (ja) 半導体装置の製造方法