JP2001326250A - フリップチップ型半導体装置及び製造方法 - Google Patents

フリップチップ型半導体装置及び製造方法

Info

Publication number
JP2001326250A
JP2001326250A JP2000145314A JP2000145314A JP2001326250A JP 2001326250 A JP2001326250 A JP 2001326250A JP 2000145314 A JP2000145314 A JP 2000145314A JP 2000145314 A JP2000145314 A JP 2000145314A JP 2001326250 A JP2001326250 A JP 2001326250A
Authority
JP
Japan
Prior art keywords
group
layer
post
solder
post group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000145314A
Other languages
English (en)
Inventor
Tomohiro Kawashima
知浩 川島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000145314A priority Critical patent/JP2001326250A/ja
Priority to US09/847,607 priority patent/US6569708B2/en
Priority to SG200102771A priority patent/SG100693A1/en
Priority to TW090111885A priority patent/TW502456B/zh
Priority to KR1020010026656A priority patent/KR20010105210A/ko
Priority to GB0112071A priority patent/GB2368459A/en
Publication of JP2001326250A publication Critical patent/JP2001326250A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1025—Metallic discs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0384—Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

(57)【要約】 【課題】リペアラブルなフリップチップ型半導体装置及
びその製造方法の提供。 【解決手段】（１）半導体チップ、（２）前記半導体チ
ップ上に形成された半田バンプ群、（３）前記半田バン
プ群を介して前記半導体チップ上に接合せしめられた第
１ポスト群、（４）前記第１ポスト群上に形成された半
田層群、（５）前記半田層群を介して前記第１ポスト群
上に接合せしめられた第２ポスト群、（６）前記第２ポ
スト群上に形成された半田外部電極群、並びに（７）前
記半導体チップ、前記半田バンプ群、前記第１ポスト
群、前記半田層群及び前記第２ポスト群に囲まれてなる
空隙部を満たしている樹脂層から半導体装置が構成され
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はフリップチップ型半
導体装置及びその製造方法に関する。さらに詳しくは、
本発明は、従来型のエッチング技術を利用して、リペア
ラブルで且つ実装信頼性に優れ、わずかな製造コストで
製造されるフリップチップ型半導体装置及びその製造方
法に関する。
【０００２】
【従来の技術】従来型のフリップチップ型半導体装置の
概要図を図４に示す。従来型の構成では、まず、フリッ
プチップ型半導体装置を電子基板上に搭載する。次にチ
ップと基板の間の隙間部に樹脂を満たして封止を行う。
この構成によれば、基板とチップとの間の熱膨張の差異
に基づく実装信頼性の低下を防止する効果が期待でき
る。しかしながら、樹脂により封止を行った後は、チッ
プ型半導体をリペア交換することは不可能である。従っ
てチップ自体に不具合が発生しない場合であっても、付
加価値の高いチップの廃棄を余儀なくされていた。この
ことは基板についても当てはまる。
【０００３】
【発明が解決しようとする課題】本発明の課題は前記し
た問題点のないフリップチップ型半導体装置及び製造方
法を提供することにある。
【０００４】
【課題を解決するための手段】したがって、本発明は、
第１層が金属層であり、第２層が半田層であり、第３層
が前記第１層と同種の金属からなる層であり、且つ前記
第２層が中間層を形成してなる３層構造の多層板に対し
て選択的エッチングを行って前記第１層と第３層とにそ
れぞれ同一のパターンを有する第１ポスト群と第２ポス
ト群とを形成する工程、半田バンプ群の各半田バンプを
介して前記第１ポスト群の各ポストと半導体チップとを
接合する工程、前記第２層を切断して前記第１ポスト群
の前記各ポスト間及び前記第２ポスト群の各ポスト間に
隙間部を形成し、前記各ポストを相互に電気的に分離す
る工程からなることを特徴とするフリップチップ型半導
体装置の製造方法である。
【０００５】また、本発明は、第１層が金属層であり、
第２層が導電体層であり、第３層が前記第１層と同種の
金属からなる層であり、且つ前記第２層が中間層を形成
してなる３層構造の多層板に対して選択的エッチングを
行って前記第１層と第３層とにそれぞれ同一のパターン
を有する第１ポスト群と第２ポスト群とを形成する工
程、半田バンプ群の各半田バンプを介して前記第１ポス
ト群の各ポストと半導体チップとを接合する工程、前記
第２層を切断して前記第１ポスト群の前記各ポスト間及
び前記第２ポスト群の各ポスト間に隙間部を形成し、前
記各ポストを相互に電気的に分離する工程からなること
を特徴とするフリップチップ型半導体装置の製造方法で
ある。
【０００６】さらにまた、本発明は、金属単板に対して
ハーフエッチングを行って第１ポスト群を形成する工
程、金属単板に対してハーフエッチングを行って前記第
１ポスト群と同一のパターンを有する第２ポスト群を形
成する工程、前記第１ポスト群の各ポストと前記第２ポ
スト群の各ポストとを対向させ、さらに半田層を介して
前記第１ポスト群の前記各ポストと前記第２ポスト群の
前記各ポストとを接合し、形成された空隙部に第１樹脂
を満たして第１樹脂層を形成する工程、前記金属単板の
残存部分をエッチングにより部分的に除去して、前記各
ポストが前記第１樹脂層に囲まれ且つ前記各ポストの両
端が露出している構造を有する複合体を形成する工程、
半田バンプ群の各半田バンプを介して前記第１ポスト群
の前記各ポストに半導体チップを接合する工程からなる
ことを特徴とするフリップチップ型半導体装置の製造方
法である。
【０００７】また、本発明は、第１層が金属層であり、
第２層が半田層であり、第３層が前記第１層と同種の金
属からなる層であり、且つ前記第２層が中間層を形成し
てなる３層構造の多層板に対して選択的エッチングを行
って前記第１層と第３層にそれぞれ同一のパターンを有
する第１ポスト群及び第２ポスト群を形成する工程、第
４層が金属層であり、第５層が半田層であり、第６層が
前記第４層と同種の金属からなる層であり、且つ前記第
５層が中間層を形成してなる３層構造の多層板に対して
選択的エッチングを行って前記第４層と第６層にそれぞ
れ前記第１ポスト群および前記第２ポスト群のパターン
と同一のパターンを有する第３ポスト群及び第４ポスト
群を形成する工程、前記第２ポスト群の各ポストに半田
メッキ層を形成する工程、前記第２ポスト群の前記各ポ
ストと前記第３ポスト群の各ポストとを位置合わせし
て、前記半田メッキ層を介して前記第２ポスト群の前記
各ポストと前記第３ポスト群の前記各ポストとを接合す
る工程、半田バンプ群の半田バンプを介して前記第１ポ
スト群の各ポストと半導体チップとを接合する工程、前
記第２層および前記第５層をそれぞれ切断して前記各ポ
スト群の前記各ポスト間に隙間部を形成し、前記各ポス
トを相互に電気的に分離する工程からなることを特徴と
するフリップチップ型半導体装置の製造方法である。
【０００８】さらにまた、本発明は、第１層が金属層で
あり、第２層が導電体層であり、第３層が前記第１層と
同種の金属からなる層であり、且つ前記第２層が中間層
を形成してなる３層構造の多層板に対して選択的エッチ
ングを行って前記第１層と第３層にそれぞれ同一のパタ
ーンを有する第１ポスト群及び第２ポスト群を形成する
工程、第４層が金属層であり、第５層が導電体層であ
り、第６層が前記第４層と同種の金属からなる層であ
り、且つ前記第５層が中間層を形成してなる３層構造の
多層板に対して選択的エッチングを行って前記第４層と
第６層にそれぞれ前記第１ポスト群および前記第２ポス
ト群のパターンと同一のパターンを有する第３ポスト群
及び第４ポスト群を形成する工程、前記第２ポスト群の
各ポストに半田メッキ層を形成する工程、前記第２ポス
ト群の前記各ポストと前記第３ポスト群の各ポストとを
位置合わせして、前記半田メッキ層を介して前記第２ポ
スト群の前記各ポストと前記第３ポスト群の前記各ポス
トとを接合する工程、半田バンプ群の半田バンプを介し
て前記第１ポスト群の各ポストと半導体チップとを接合
する工程、前記第２層および前記第５層をそれぞれ切断
して前記各ポスト群の前記各ポスト間に隙間部を形成
し、前記各ポストを相互に電気的に分離する工程からな
ることを特徴とするフリップチップ型半導体装置の製造
方法である。
【０００９】また、本発明は、（１）半導体チップ、
（２）前記半導体チップ上に形成された半田バンプ群、
（３）前記半田バンプ群を介して前記半導体チップ上に
接合せしめられた第１ポスト群、（４）前記第１ポスト
群上に形成された半田層群、（５）前記半田層群を介し
て前記第１ポスト群上に接合せしめられた第２ポスト
群、（６）前記第２ポスト群上に形成された半田外部電
極群、並びに（７）前記半導体チップ、前記半田バンプ
群、前記第１ポスト群、前記半田層群及び前記第２ポス
ト群に囲まれてなる空隙部を満たしている樹脂層からな
ることを特徴とする半導体装置である。
【００１０】さらにまた、本発明は、（１）半導体チッ
プ、（２）前記半導体チップ上に形成された半田バンプ
群、（３）前記半田バンプ群を介して前記半導体チップ
上に接合せしめられた第１ポスト群、（４）前記第１ポ
スト群上に形成された導電体層群、（５）前記導電体層
群を介して前記第１ポスト群上に接合せしめられた第２
ポスト群、（６）前記第２ポスト群上に形成された半田
外部電極群、並びに（７）前記半導体チップ、前記半田
バンプ群、前記第１ポスト群、前記導電体層群及び前記
第２ポスト群に囲まれてなる空隙部を満たしている樹脂
層からなることを特徴とする半導体装置である。
【００１１】また、本発明は、（１）半導体チップ、
（２）前記半導体チップ上に形成された半田バンプ群、
（３）前記半田バンプ群を介して前記半導体チップ上に
接合せしめられた第１ポスト群、（４）前記第１ポスト
群上に形成された第１半田層群、（５）前記第１半田層
群を介して前記第１ポスト群上に接合せしめられた第２
ポスト群、（６）前記第２ポスト群上に形成された半田
メッキ層群、（７）前記半田メッキ層群を介して前記第
２ポスト群上に接合せしめられた第３ポスト群、（８）
前記第３ポスト群上に形成された第２半田層群、（９）
前記第２半田層群を介して前記第３ポスト群上に接合せ
しめられた第４ポスト群、（１０）前記第４ポスト群上
に形成された半田外部電極群、並びに（１１）前記半導
体チップ、前記半田バンプ群、前記第１ポスト群、前記
第１半田層群、前記第２ポスト群、前記半田メッキ層
群、前記第３ポスト群、前記第２半田層群及び前記第４
ポスト群に囲まれてなる空隙部を満たしている樹脂層か
らなることを特徴とする半導体装置である。
【００１２】また、本発明は、（１）半導体チップ、
（２）前記半導体チップ上に形成された半田バンプ群、
（３）前記半田バンプ群を介して前記半導体チップ上に
接合せしめられた第１ポスト群、（４）前記第１ポスト
群上に形成された第１導電体層群、（５）前記第１導電
体層群を介して前記第１ポスト群上に接合せしめられた
第２ポスト群、（６）前記第２ポスト群上に形成された
半田メッキ層群、（７）前記半田メッキ層群を介して前
記第２ポスト群上に接合せしめられた第３ポスト群、
（８）前記第３ポスト群上に形成された第２導電体層
群、（９）前記第２導電体層群を介して前記第３ポスト
群上に接合せしめられた第４ポスト群、（１０）前記第
４ポスト群上に形成された半田外部電極群、並びに（１
１）前記半導体チップ、前記半田バンプ群、前記第１ポ
スト群、前記第１導電体層群、前記第２ポスト群、前記
半田メッキ層群、前記第３ポスト群、前記第２導電体層
群及び前記第４ポスト群に囲まれてなる空隙部を満たし
ている樹脂層からなることを特徴とする半導体装置であ
る。
【００１３】また、本発明は、（１）半導体チップ、
（２）前記半導体チップ上に形成された半田バンプ群、
（３）前記半田バンプ群を介して前記半導体チップ上に
接合せしめられた第１ポスト群、前記第１ポスト群の上
に形成された半田層群を介して前記第１ポスト群の上に
接合せしめられた第２ポスト群よりなる多層ポスト群、
（４）前記多層ポスト群の各多層ポスト間の空隙部を満
たしている第１樹脂層、（５）前記第２ポスト群上に形
成された半田外部電極群並びに（６）前記半導体チッ
プ、前記半田バンプ群、前記多層ポスト群及び前記第１
樹脂層に囲まれてなる空隙部を満たしている第２樹脂層
からなることを特徴とする半導体装置が提供される。
【００１４】
【発明の実施の形態】図１に基づいて第一実施例を説明
する。（１）において、銅板、半田層、銅板から構成さ
れる３層構造の多層板１１を準備する。（２）におい
て、前記多層板１１の両面の銅板に対してエッチングを
行い、銅ポスト１２を両面に形成する。この際に両面の
エッチングパターンは同一とする。すなわち、同一の中
心線上に両面の銅ポスト１２を形成する。（３）におい
て、前記銅ポスト１２と、チップ１３上の半田バンプ１
４とを位置合わせして、搭載を行う。ここで、前記銅ポ
スト１２と前記半田バンプ１４とは同一の配列パターン
を有するものとする。（４）において、両者を位置合わ
せした状態のまま、前記銅ポスト１２及び前記チップ１
３を加熱する。その加熱により、前記チップ１３側の半
田バンプ１４と前記銅ポスト１２とが接合する。次に、
隣接する前記銅ポスト１２同士を連結している半田層を
溶融・凝集させて、前記銅ポスト１２同士を電気的に分
離する。これにより多層ポスト１５が形成される。
（５）において、多層ポスト１５に弾性を有するフィル
ム材１７を当接して、次に前記チップ１３と前記フィル
ム１７との間の空隙部に樹脂を満たして、樹脂層１６を
形成する。（６）において、前記樹脂層が硬化した後
に、前記フィルム１７を除去する。このようにして前記
多層ポスト１５が樹脂層１６に囲まれた構造体が得られ
る。（７）において、必要に応じて半田ボール搭載法ま
たは半田ペースト印刷法等により半田外部電極１８を形
成する。これにより本発明のリペアラブルで且つ実装信
頼性に優れたフリップチップ型半導体装置が得られる。
【００１５】次に図２に基づいて第二実施例を説明す
る。（１）において、銅板、導電体層、銅板から構成さ
れる３層構造の多層板２１を準備する。（２）におい
て、前記多層板２１の両面の銅板に対してエッチングを
行い、銅ポスト２２を両面に形成する。この際に両面の
エッチングパターンは同一とする。すなわち、同一の中
心線上に両面の銅ポスト２２を形成する。ここにおい
て、銅板を選択的にエッチングすることができる導電体
層を中間層としている。（３）において、前記銅ポスト
２２と、チップ２３上の半田バンプ２４とを位置合わせ
して、搭載を行う。ここで、前記銅ポスト２２と前記半
田バンプ２４とは同一の配列パターンを有するものとす
る。（４）において、両者を位置合わせした状態のま
ま、前記銅ポスト２２及び前記チップ２３を加熱する。
その加熱により、前記チップ２３側の半田バンプ２４と
前記銅ポスト２２とが接合する。（５）において、前記
銅ポスト２２を相互に分離するために、各ポスト間を連
結している中間層をダイシング法等により機械的に切断
する。以下の工程については第一実施例の場合に準じ
る。
【００１６】最後に、図３に基づいて第三実施例を説明
する。（１）において、銅板３１を準備する。（２）に
おいて、前記銅板３１の一方の面に対してエッチングを
行い、銅ポスト３２を形成する。さらに前記銅ポスト３
２の上面にメッキ法等により半田層３３を形成する。前
記した（１）と（２）の工程を繰り返し行う。（３）に
おいて、これまでの工程で形成した２式の銅ポスト３２
を位置合わせして接合する。その際に前記銅ポスト３２
の突起側上面を対向させるものとする。また、接合は、
半田層を介して、加熱条件下に前記半田層を溶融させて
行う。（４）において、（３）で対向・接合せしめた前
記銅ポスト３２の間隙部に第１樹脂を満たして、第１樹
脂層３４を形成する。（５）において、前記第１樹脂層
の形成後、形成物の両面に露出している銅面に対してエ
ッチングを行う。これにより銅ポスト以外の銅板の残存
部分が除去される。このようにして第１樹脂層３４で多
層ポスト３５が囲まれている状態の複合体３６が得られ
る。（６）において、前記多層ポスト３５とチップ３７
とを位置合わせする。ここにおいて、前記多層ポスト３
５と前記チップ３７は同一の配列パターンを有するもの
とする。（７）において、位置合わせした後で、加熱条
件下に、半田バンプ３８を介して前記多層ポスト３５と
前記チップ３７を接合し、搭載を行う。さらに接合によ
り形成された隙間部に第二樹脂を注入して第二樹脂層３
９を形成する。（８）において、必要に応じて、半田ボ
ール搭載法または半田ペースト印刷法等により半田外部
電極３０を形成する。このようにしてリペアラブルで且
つ実装信頼性に優れたフリップチップ型半導体装置が得
られる。なお、前記した第一実施例乃至第三実施例の各
工程を適宜組み合わせることにより、その他のフリップ
チップ型半導体装置、例えば他段化したフリップチップ
型半導体装置が得られる。
【００１７】
【発明の効果】本発明によれば、既存のエッチング技術
を活用して、安価な素材を使用して半導体チップ上に複
合構造のポストを形成することができる。この場合、本
半導体装置を電子基板に実装した後、半導体装置及び電
子基板間に樹脂注入等の補強を目的とした処置を取るこ
となく、半導体チップと基板間の熱膨張係数の差により
発生する応力を緩和して、実装信頼性を向上させること
ができる。また、半田外部電極を介して実装した後のリ
ペアが可能である。さらに、狭いピッチの電線配列を施
した半導体チップに対しても同様の組み立てが可能であ
り、前記した効果と同様の効果が実現される。
【図面の簡単な説明】
【図１】第一実施例により本発明の半導体装置の製作工
程を示す図である。
【図２】第二実施例により本発明の半導体装置の製作工
程を示す図である。
【図３】第三実施例により本発明の半導体装置の製作工
程を示す図である。
【図４】従来型の半導体装置の製作工程を示す図であ
る。
【符号の説明】
１２、２２、３２ 銅ポスト １４、２４、３８ 半田バンプ １３、２３、３７ チップ １６ 樹脂層 １８、３０ 半田外部電極 ３４ 第１樹脂層 ３９ 第２樹脂層

Claims (24)

    【特許請求の範囲】
  1. 【請求項１】 第１層が金属層であり、第２層が半田層
    であり、第３層が前記第１層と同種の金属からなる層で
    あり、且つ前記第２層が中間層を形成してなる３層構造
    の多層板に対して選択的エッチングを行って前記第１層
    と第３層とにそれぞれ同一のパターンを有する第１ポス
    ト群と第２ポスト群とを形成する工程、半田バンプ群の
    各半田バンプを介して前記第１ポスト群の各ポストと半
    導体チップとを接合する工程、 前記第２層を切断して前記第１ポスト群の前記各ポスト
    間及び前記第２ポスト群の各ポスト間に隙間部を形成
    し、前記各ポストを相互に電気的に分離する工程からな
    ることを特徴とするフリップチップ型半導体装置の製造
    方法。
  2. 【請求項２】 前記金属が銅であることを特徴とする請
    求項１に記載の方法。
  3. 【請求項３】 前記第２層を加熱手段にて切断すること
    を特徴とする請求項１〜２のいずれか１項に記載の方
    法。
  4. 【請求項４】 第１層が金属層であり、第２層が導電体
    層であり、第３層が前記第１層と同種の金属からなる層
    であり、且つ前記第２層が中間層を形成してなる３層構
    造の多層板に対して選択的エッチングを行って前記第１
    層と第３層とにそれぞれ同一のパターンを有する第１ポ
    スト群と第２ポスト群とを形成する工程、 半田バンプ群の各半田バンプを介して前記第１ポスト群
    の各ポストと半導体チップとを接合する工程、 前記第２層を切断して前記第１ポスト群の前記各ポスト
    間及び前記第２ポスト群の各ポスト間に隙間部を形成
    し、前記各ポストを相互に電気的に分離する工程からな
    ることを特徴とするフリップチップ型半導体装置の製造
    方法。
  5. 【請求項５】 前記金属が銅であることを特徴とする請
    求項４に記載の方法。
  6. 【請求項６】 前記第２層を機械的手段にて切断するこ
    とを特徴とする請求項４〜５のいずれか１項に記載の方
    法。
  7. 【請求項７】 さらに前記第２ポスト群の各ポストにフ
    ィルム材を当接して、前記半導体チップと前記フィルム
    材との間に形成される空隙部に樹脂を満たすことを特徴
    とする請求項１〜６のいずれか１項に記載の方法。
  8. 【請求項８】 前記フィルム材を除去して、前記各ポス
    トに半田外部電極を形成する工程からなることを特徴と
    する請求項７に記載の方法。
  9. 【請求項９】 金属単板に対してハーフエッチングを行
    って第１ポスト群を形成する工程、 金属単板に対してハーフエッチングを行って前記第１ポ
    スト群と同一のパターンを有する第２ポスト群を形成す
    る工程、 前記第１ポスト群の各ポストと前記第２ポスト群の各ポ
    ストとを対向させ、さらに半田層を介して前記第１ポス
    ト群の前記各ポストと前記第２ポスト群の前記各ポスト
    とを接合し、形成された空隙部に第１樹脂を満たして第
    １樹脂層を形成する工程、 前記金属単板の残存部分をエッチングにより部分的に除
    去して、前記各ポストが前記第１樹脂層に囲まれ且つ前
    記各ポストの両端が露出している構造を有する複合体を
    形成する工程、 半田バンプ群の各半田バンプを介して前記第１ポスト群
    の前記各ポストに半導体チップを接合する工程からなる
    ことを特徴とするフリップチップ型半導体装置の製造方
    法。
  10. 【請求項１０】 前記半導体チップと前記複合体との間
    に形成される空隙部に第２樹脂を満たして第２樹脂層を
    形成することを特徴とする請求項９に記載の方法。
  11. 【請求項１１】 さらに前記第２ポスト群の各ポストに
    半田外部電極を形成することを特徴とする請求項１０に
    記載の方法。
  12. 【請求項１２】 第１層が金属層であり、第２層が半田
    層であり、第３層が前記第１層と同種の金属からなる層
    であり、且つ前記第２層が中間層を形成してなる３層構
    造の多層板に対して選択的エッチングを行って前記第１
    層と第３層にそれぞれ同一のパターンを有する第１ポス
    ト群及び第２ポスト群を形成する工程、第４層が金属層
    であり、第５層が半田層であり、第６層が前記第４層と
    同種の金属からなる層であり、且つ前記第５層が中間層
    を形成してなる３層構造の多層板に対して選択的エッチ
    ングを行って前記第４層と第６層にそれぞれ前記第１ポ
    スト群および前記第２ポスト群のパターンと同一のパタ
    ーンを有する第３ポスト群及び第４ポスト群を形成する
    工程、 前記第２ポスト群の各ポストに半田メッキ層を形成する
    工程、 前記第２ポスト群の前記各ポストと前記第３ポスト群の
    各ポストとを位置合わせして、前記半田メッキ層を介し
    て前記第２ポスト群の前記各ポストと前記第３ポスト群
    の前記各ポストとを接合する工程、 半田バンプ群の半田バンプを介して前記第１ポスト群の
    各ポストと半導体チップとを接合する工程、 前記第２層および前記第５層をそれぞれ切断して前記各
    ポスト群の前記各ポスト間に隙間部を形成し、前記各ポ
    ストを相互に電気的に分離する工程からなることを特徴
    とするフリップチップ型半導体装置の製造方法。
  13. 【請求項１３】 前記金属が銅であることを特徴とする
    請求項１２に記載の方法。
  14. 【請求項１４】 前記第２層および前記第５層をそれぞ
    れ加熱手段にて切断することを特徴とする請求項１２〜
    １３のいずれか１項に記載の方法。
  15. 【請求項１５】 第１層が金属層であり、第２層が導電
    体層であり、第３層が前記第１層と同種の金属からなる
    層であり、且つ前記第２層が中間層を形成してなる３層
    構造の多層板に対して選択的エッチングを行って前記第
    １層と第３層にそれぞれ同一のパターンを有する第１ポ
    スト群及び第２ポスト群を形成する工程、 第４層が金属層であり、第５層が導電体層であり、第６
    層が前記第４層と同種の金属からなる層であり、且つ前
    記第５層が中間層を形成してなる３層構造の多層板に対
    して選択的エッチングを行って前記第４層と第６層にそ
    れぞれ前記第１ポスト群および前記第２ポスト群のパタ
    ーンと同一のパターンを有する第３ポスト群及び第４ポ
    スト群を形成する工程、 前記第２ポスト群の各ポストに半田メッキ層を形成する
    工程、 前記第２ポスト群の前記各ポストと前記第３ポスト群の
    各ポストとを位置合わせして、前記半田メッキ層を介し
    て前記第２ポスト群の前記各ポストと前記第３ポスト群
    の前記各ポストとを接合する工程、 半田バンプ群の半田バンプを介して前記第１ポスト群の
    各ポストと半導体チップとを接合する工程、 前記第２層および前記第５層をそれぞれ切断して前記各
    ポスト群の前記各ポスト間に隙間部を形成し、前記各ポ
    ストを相互に電気的に分離する工程からなることを特徴
    とするフリップチップ型半導体装置の製造方法。
  16. 【請求項１６】 前記金属が銅であることを特徴とする
    請求項１５に記載の方法。
  17. 【請求項１７】 前記第２層および前記第５層をそれぞ
    れ機械的手段にて切断することを特徴とする請求項１５
    〜１６のいずれか１項に記載の方法。
  18. 【請求項１８】 さらに前記第４ポスト群の各ポストに
    フィルム材を当接して、前記半導体チップと前記フィル
    ム材との間に形成される空隙部に樹脂を満たすことを特
    徴とする請求項１２〜１７のいずれか１項に記載の方
    法。
  19. 【請求項１９】 前記フィルム材を除去して、前記第４
    ポスト群の前記各ポストに半田外部電極を形成する工程
    からなることを特徴とする請求項１８に記載の方法。
  20. 【請求項２０】 （１）半導体チップ、（２）前記半導
    体チップ上に形成された半田バンプ群、（３）前記半田
    バンプ群を介して前記半導体チップ上に接合せしめられ
    た第１ポスト群、（４）前記第１ポスト群上に形成され
    た半田層群、（５）前記半田層群を介して前記第１ポス
    ト群上に接合せしめられた第２ポスト群、（６）前記第
    ２ポスト群上に形成された半田外部電極群、並びに
    （７）前記半導体チップ、前記半田バンプ群、前記第１
    ポスト群、前記半田層群及び前記第２ポスト群に囲まれ
    てなる空隙部を満たしている樹脂層からなることを特徴
    とする半導体装置。
  21. 【請求項２１】 （１）半導体チップ、（２）前記半導
    体チップ上に形成された半田バンプ群、（３）前記半田
    バンプ群を介して前記半導体チップ上に接合せしめられ
    た第１ポスト群、（４）前記第１ポスト群上に形成され
    た導電体層群、（５）前記導電体層群を介して前記第１
    ポスト群上に接合せしめられた第２ポスト群、（６）前
    記第２ポスト群上に形成された半田外部電極群、並びに
    （７）前記半導体チップ、前記半田バンプ群、前記第１
    ポスト群、前記導電体層群及び前記第２ポスト群に囲ま
    れてなる空隙部を満たしている樹脂層からなることを特
    徴とする半導体装置。
  22. 【請求項２２】 （１）半導体チップ、（２）前記半導
    体チップ上に形成された半田バンプ群、（３）前記半田
    バンプ群を介して前記半導体チップ上に接合せしめられ
    た第１ポスト群、（４）前記第１ポスト群上に形成され
    た第１半田層群、（５）前記第１半田層群を介して前記
    第１ポスト群上に接合せしめられた第２ポスト群、
    （６）前記第２ポスト群上に形成された半田メッキ層
    群、（７）前記半田メッキ層群を介して前記第２ポスト
    群上に接合せしめられた第３ポスト群、（８）前記第３
    ポスト群上に形成された第２半田層群、（９）前記第２
    半田層群を介して前記第３ポスト群上に接合せしめられ
    た第４ポスト群、（１０）前記第４ポスト群上に形成さ
    れた半田外部電極群、並びに（１１）前記半導体チッ
    プ、前記半田バンプ群、前記第１ポスト群、前記第１半
    田層群、前記第２ポスト群、前記半田メッキ層群、前記
    第３ポスト群、前記第２半田層群及び前記第４ポスト群
    に囲まれてなる空隙部を満たしている樹脂層からなるこ
    とを特徴とする半導体装置。
  23. 【請求項２３】 （１）半導体チップ、（２）前記半導
    体チップ上に形成された半田バンプ群、（３）前記半田
    バンプ群を介して前記半導体チップ上に接合せしめられ
    た第１ポスト群、（４）前記第１ポスト群上に形成され
    た第１導電体層群、（５）前記第１導電体層群を介して
    前記第１ポスト群上に接合せしめられた第２ポスト群、
    （６）前記第２ポスト群上に形成された半田メッキ層
    群、（７）前記半田メッキ層群を介して前記第２ポスト
    群上に接合せしめられた第３ポスト群、（８）前記第３
    ポスト群上に形成された第２導電体層群、（９）前記第
    ２導電体層群を介して前記第３ポスト群上に接合せしめ
    られた第４ポスト群、（１０）前記第４ポスト群上に形
    成された半田外部電極群、並びに（１１）前記半導体チ
    ップ、前記半田バンプ群、前記第１ポスト群、前記第１
    導電体層群、前記第２ポスト群、前記半田メッキ層群、
    前記第３ポスト群、前記第２導電体層群及び前記第４ポ
    スト群に囲まれてなる空隙を満たしている樹脂層からな
    ることを特徴とする半導体装置。
  24. 【請求項２４】 （１）半導体チップ、（２）前記半導
    体チップ上に形成された半田バンプ群、（３）前記半田
    バンプ群を介して前記半導体チップ上に接合せしめられ
    た第１ポスト群、前記第１ポスト群の上に形成された半
    田層群及び前記半田層群を介して前記第１ポスト群の上
    に接合せしめられた第２ポスト群よりなる多層ポスト
    群、（４）前記多層ポスト群の各多層ポスト間の空隙部
    を満たしている第１樹脂層、（５）前記第２ポスト群上
    に形成された半田外部電極群並びに（６）前記半導体チ
    ップ、前記半田バンプ群、前記多層ポスト群及び前記第
    １樹脂層に囲まれてなる空隙部を満たしている第２樹脂
    層からなることを特徴とする半導体装置。
JP2000145314A 2000-05-17 2000-05-17 フリップチップ型半導体装置及び製造方法 Withdrawn JP2001326250A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2000145314A JP2001326250A (ja) 2000-05-17 2000-05-17 フリップチップ型半導体装置及び製造方法
US09/847,607 US6569708B2 (en) 2000-05-17 2001-05-02 Repairable flip chip semiconductor device with excellent packaging reliability and method of manufacturing same
SG200102771A SG100693A1 (en) 2000-05-17 2001-05-10 Repairable flip chip semiconductor device with excellent packaging reliability and method of manufacturing same
TW090111885A TW502456B (en) 2000-05-17 2001-05-16 Repairable flip chip semiconductor device with excellent packaging reliability and method of manufacturing same
KR1020010026656A KR20010105210A (ko) 2000-05-17 2001-05-16 실장 신뢰성이 우수한 수선 가능한 플립 칩형 반도체 장치및 제조 방법
GB0112071A GB2368459A (en) 2000-05-17 2001-05-17 Repairable flip chip semiconductor device, and method of manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000145314A JP2001326250A (ja) 2000-05-17 2000-05-17 フリップチップ型半導体装置及び製造方法

Publications (1)

Publication Number Publication Date
JP2001326250A true JP2001326250A (ja) 2001-11-22

Family

ID=18651839

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000145314A Withdrawn JP2001326250A (ja) 2000-05-17 2000-05-17 フリップチップ型半導体装置及び製造方法

Country Status (6)

Country Link
US (1) US6569708B2 (ja)
JP (1) JP2001326250A (ja)
KR (1) KR20010105210A (ja)
GB (1) GB2368459A (ja)
SG (1) SG100693A1 (ja)
TW (1) TW502456B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100927268B1 (ko) 2007-01-23 2009-11-18 세이코 엡슨 가부시키가이샤 반도체 장치의 제조 방법, 반도체 장치, 및 배선 기판
JP2011165982A (ja) * 2010-02-10 2011-08-25 Sumitomo Bakelite Co Ltd 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP2011166093A (ja) * 2010-02-15 2011-08-25 Sumitomo Bakelite Co Ltd 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP2011166094A (ja) * 2010-02-15 2011-08-25 Sumitomo Bakelite Co Ltd 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP2011165981A (ja) * 2010-02-10 2011-08-25 Sumitomo Bakelite Co Ltd 半田層の形成方法、端子間の接続方法、半導体装置および電子機器

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080284038A1 (en) * 2007-05-16 2008-11-20 Dimaano Jr Antonio B Integrated circuit package system with perimeter paddle
US7875988B2 (en) * 2007-07-31 2011-01-25 Seiko Epson Corporation Substrate and manufacturing method of the same, and semiconductor device and manufacturing method of the same
US8080884B2 (en) * 2008-06-27 2011-12-20 Panasonic Corporation Mounting structure and mounting method
JP6555927B2 (ja) * 2015-05-18 2019-08-07 大口マテリアル株式会社 半導体素子搭載用リードフレーム及び半導体装置の製造方法
TWI736859B (zh) * 2019-03-18 2021-08-21 矽品精密工業股份有限公司 電子封裝件及其製法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1987000686A1 (en) 1985-07-16 1987-01-29 Nippon Telegraph And Telephone Corporation Connection terminals between substrates and method of producing the same
JPH02125633A (ja) 1988-11-04 1990-05-14 Nec Corp 集積回路
US5299730A (en) 1989-08-28 1994-04-05 Lsi Logic Corporation Method and apparatus for isolation of flux materials in flip-chip manufacturing
JP2518508B2 (ja) * 1993-04-14 1996-07-24 日本電気株式会社 半導体装置
US5650595A (en) * 1995-05-25 1997-07-22 International Business Machines Corporation Electronic module with multiple solder dams in soldermask window
US5719440A (en) 1995-12-19 1998-02-17 Micron Technology, Inc. Flip chip adaptor package for bare die
US5897336A (en) * 1996-08-05 1999-04-27 International Business Machines Corporation Direct chip attach for low alpha emission interconnect system
JP3430916B2 (ja) 1998-04-17 2003-07-28 松下電器産業株式会社 半導体装置の製造方法
JP2000040713A (ja) 1998-07-23 2000-02-08 Citizen Watch Co Ltd 半導体パッケージの製造方法
JP2000138313A (ja) 1998-10-30 2000-05-16 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US6228681B1 (en) * 1999-03-10 2001-05-08 Fry's Metals, Inc. Flip chip having integral mask and underfill providing two-stage bump formation
US6507118B1 (en) 2000-07-14 2003-01-14 3M Innovative Properties Company Multi-metal layer circuit

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100927268B1 (ko) 2007-01-23 2009-11-18 세이코 엡슨 가부시키가이샤 반도체 장치의 제조 방법, 반도체 장치, 및 배선 기판
JP2011165982A (ja) * 2010-02-10 2011-08-25 Sumitomo Bakelite Co Ltd 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP2011165981A (ja) * 2010-02-10 2011-08-25 Sumitomo Bakelite Co Ltd 半田層の形成方法、端子間の接続方法、半導体装置および電子機器
JP2011166093A (ja) * 2010-02-15 2011-08-25 Sumitomo Bakelite Co Ltd 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP2011166094A (ja) * 2010-02-15 2011-08-25 Sumitomo Bakelite Co Ltd 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器

Also Published As

Publication number Publication date
GB0112071D0 (en) 2001-07-11
GB2368459A (en) 2002-05-01
US6569708B2 (en) 2003-05-27
SG100693A1 (en) 2003-12-26
US20010044198A1 (en) 2001-11-22
TW502456B (en) 2002-09-11
KR20010105210A (ko) 2001-11-28

Similar Documents

Publication Publication Date Title
US7087514B2 (en) Substrate having built-in semiconductor apparatus and manufacturing method thereof
US6271056B1 (en) Stacked semiconductor package and method of fabrication
JP4199588B2 (ja) 配線回路基板の製造方法、及び、この配線回路基板を用いた半導体集積回路装置の製造方法
EP0526133B1 (en) Polyimide multilayer wiring substrate and method for manufacturing the same
JP5065586B2 (ja) 半導体装置の製造方法
JP2001338947A (ja) フリップチップ型半導体装置及びその製造方法
JP3653452B2 (ja) 配線回路基板とその製造方法と半導体集積回路装置とその製造方法
JP2606110B2 (ja) 多層基板およびその製造方法
JP2004079716A (ja) 半導体用ｃｓｐ型パッケージ及びその製造方法
JP2001326250A (ja) フリップチップ型半導体装置及び製造方法
JP2001119147A (ja) 電子部品内蔵多層基板及びその製造方法
JP3490303B2 (ja) 半導体装置の実装体
US6981320B2 (en) Circuit board and fabricating process thereof
JP4035949B2 (ja) 配線基板及びそれを用いた半導体装置、ならびにその製造方法
JP2003007972A (ja) 積層型半導体装置及びその製造方法
KR100771675B1 (ko) 패키지용 인쇄회로기판 및 그 제조방법
JPH05235091A (ja) フィルムキャリア半導体装置
JP2001135662A (ja) 半導体素子および半導体装置の製造方法
JP3547270B2 (ja) 実装構造体およびその製造方法
JP3399808B2 (ja) 多層チップの組み立て方法
JP2001223289A (ja) リードフレームと、その製造方法と、半導体集積回路装置と、その製造方法
JPH1116947A (ja) 半導体パッケージ及びその製造方法
JPH0758244A (ja) 半導体パッケージ及び半導体パッケージの製造方法
JPH06151437A (ja) 半導体装置の電極構造とその形成方法ならびに実装体
US20030087477A1 (en) Repairable flip clip semiconductor device with excellent packaging reliability and method of manufacturing same

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20040402

A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070807