JP2001223289A - リードフレームと、その製造方法と、半導体集積回路装置と、その製造方法 - Google Patents
リードフレームと、その製造方法と、半導体集積回路装置と、その製造方法Info
- Publication number
- JP2001223289A JP2001223289A JP2000029858A JP2000029858A JP2001223289A JP 2001223289 A JP2001223289 A JP 2001223289A JP 2000029858 A JP2000029858 A JP 2000029858A JP 2000029858 A JP2000029858 A JP 2000029858A JP 2001223289 A JP2001223289 A JP 2001223289A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- wiring film
- film
- wiring
- lead frames
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 積層配置するリードフレーム１１をより薄
くし、チップ１５を凹凸のない平坦面に配置できるよう
にして異方性導電性接着剤１３によるフェイスボンディ
ングを容易にし、リードフレーム１１の配線膜５の表面
にチップ１５の電極とのボンディング性を向上するため
に形成する金属膜３を電解メッキにより形成できるよう
にする。 【解決手段】半導体チップ１５を搭載して互いに積層す
るリードフレーム１１は、絶縁層６の表面に配線膜５を
表面面一（ツライチ）になるように形成した配線基板１
０の上記絶縁層６の他方の表面に配線膜５と接続された
接続部７を形成し、配線基板１０の配線膜５形成側の面
に、チップ搭載領域１２と、自他リードフレーム１１・
１１間を接続するリードフレーム間接続用領域と、隣接
リードフレーム１１・１１間の間隔を保つためのスペー
サ９を設けてなる。
くし、チップ１５を凹凸のない平坦面に配置できるよう
にして異方性導電性接着剤１３によるフェイスボンディ
ングを容易にし、リードフレーム１１の配線膜５の表面
にチップ１５の電極とのボンディング性を向上するため
に形成する金属膜３を電解メッキにより形成できるよう
にする。 【解決手段】半導体チップ１５を搭載して互いに積層す
るリードフレーム１１は、絶縁層６の表面に配線膜５を
表面面一（ツライチ）になるように形成した配線基板１
０の上記絶縁層６の他方の表面に配線膜５と接続された
接続部７を形成し、配線基板１０の配線膜５形成側の面
に、チップ搭載領域１２と、自他リードフレーム１１・
１１間を接続するリードフレーム間接続用領域と、隣接
リードフレーム１１・１１間の間隔を保つためのスペー
サ９を設けてなる。
Description
【０００１】
【発明の属する技術分野】本発明は、リードフレーム
と、その製造方法と、そのリードフレームを複数枚用い
て半導体チップを立体的に配置した半導体集積装置と、
その半導体集積回路装置の製造方法に関する。
と、その製造方法と、そのリードフレームを複数枚用い
て半導体チップを立体的に配置した半導体集積装置と、
その半導体集積回路装置の製造方法に関する。
【０００２】
【従来の技術】本格的マルチメディア社会の到来をひか
えて、音声、画像その他の情報を高速処理し、しかも携
帯性に富んだ情報通信機器の進化は急速であるが、更に
その進化を激しくすることが要求されており、その要求
に応えるには、ＩＣ、ＬＳＩの高密度実装を高めること
が必要であり、図３（Ｂ）はそのような高密度実装の従
来例の一つである。
えて、音声、画像その他の情報を高速処理し、しかも携
帯性に富んだ情報通信機器の進化は急速であるが、更に
その進化を激しくすることが要求されており、その要求
に応えるには、ＩＣ、ＬＳＩの高密度実装を高めること
が必要であり、図３（Ｂ）はそのような高密度実装の従
来例の一つである。
【０００３】同図において、ａ１〜ａ８はそれぞれ同じ
構造、形状、寸法のリードフレームである。ｂは各リー
ドフレームａのベースを成す、例えばポリイミド樹脂か
らなるベースフィルムで、厚さが例えば７５μｍであ
る。ｃは該ベースフィルムｂに形成された層間接続用の
貫通孔、ｄは該ベースフィルムｂの一方の表面（チップ
搭載側の面）に形成された配線膜で、例えば銅からな
り、厚さは例えば２０μｍである。ｅは上記貫通孔ｃを
埋める金属からなる層間接続金属層であり、メッキによ
り形成される。
構造、形状、寸法のリードフレームである。ｂは各リー
ドフレームａのベースを成す、例えばポリイミド樹脂か
らなるベースフィルムで、厚さが例えば７５μｍであ
る。ｃは該ベースフィルムｂに形成された層間接続用の
貫通孔、ｄは該ベースフィルムｂの一方の表面（チップ
搭載側の面）に形成された配線膜で、例えば銅からな
り、厚さは例えば２０μｍである。ｅは上記貫通孔ｃを
埋める金属からなる層間接続金属層であり、メッキによ
り形成される。
【０００４】ｆは半導体チップで、上記ベースフィルム
ｂの配線膜ｄが形成された側の面に異方性導電性接着剤
ｇを介してフェイスボンディングされている。該半導体
チップｆの各電極がバンプｈ及び接着剤ｇを介して配線
膜ｄに電気的に接続されている。ｉは一つのリードフレ
ーム、例えば１ａとそれに積層されるリードフレーム１
ｂとの間に介在してその間に所定の間隔を確保しつつそ
の位置関係を固定する半田ボールである。
ｂの配線膜ｄが形成された側の面に異方性導電性接着剤
ｇを介してフェイスボンディングされている。該半導体
チップｆの各電極がバンプｈ及び接着剤ｇを介して配線
膜ｄに電気的に接続されている。ｉは一つのリードフレ
ーム、例えば１ａとそれに積層されるリードフレーム１
ｂとの間に介在してその間に所定の間隔を確保しつつそ
の位置関係を固定する半田ボールである。
【０００５】そして、上述した半導体集積回路装置は、
各リードフレームａ１〜ａ８の総てに上述したように半
導体チップｆを搭載しておき、更に、そのリードフレー
ムａ１〜ａ８をその間に半田ボールｉを介在させて積層
し、各半田ボールｉを加熱処理して溶融させることによ
り製造される。
各リードフレームａ１〜ａ８の総てに上述したように半
導体チップｆを搭載しておき、更に、そのリードフレー
ムａ１〜ａ８をその間に半田ボールｉを介在させて積層
し、各半田ボールｉを加熱処理して溶融させることによ
り製造される。
【０００６】
【発明が解決しようとする課題】ところで、図３（Ｂ）
に示すような従来の技術によれば、先ず第１に、リード
フレームのベースが樹脂フィルムからなり、樹脂フィル
ムは可撓性があるので、うねりが生じ、位置決めが難し
く、必要な位置決め精度を得ることが難しいほか、扱い
にくいと言う問題があった。また、樹脂フィルムｂに層
間電気的接続用の孔ｃを形成し、その孔ｃを金属メッキ
膜ｅで埋める必要があるが、樹脂フィルムｂに寸法精度
及び位置決め精度良く孔ｃを形成することは難しいこと
であり、それが高集積化を阻むという問題もあった。
に示すような従来の技術によれば、先ず第１に、リード
フレームのベースが樹脂フィルムからなり、樹脂フィル
ムは可撓性があるので、うねりが生じ、位置決めが難し
く、必要な位置決め精度を得ることが難しいほか、扱い
にくいと言う問題があった。また、樹脂フィルムｂに層
間電気的接続用の孔ｃを形成し、その孔ｃを金属メッキ
膜ｅで埋める必要があるが、樹脂フィルムｂに寸法精度
及び位置決め精度良く孔ｃを形成することは難しいこと
であり、それが高集積化を阻むという問題もあった。
【０００７】第２に、リードフレームが樹脂フィルムの
表面に配線膜を形成した基板からなり、そのリードフレ
ームに半導体チップを搭載し、それに別のリードフレー
ムを半田ボールを介して積層することの繰り返しにより
複数のリードフレームを積層するので、積層数が増える
ほど半導体集積回路装置としての厚さが厚くなり、カー
ド実装等の薄型実装分野において必要とされる薄型化の
要求に応えることが難しいという問題があった。
表面に配線膜を形成した基板からなり、そのリードフレ
ームに半導体チップを搭載し、それに別のリードフレー
ムを半田ボールを介して積層することの繰り返しにより
複数のリードフレームを積層するので、積層数が増える
ほど半導体集積回路装置としての厚さが厚くなり、カー
ド実装等の薄型実装分野において必要とされる薄型化の
要求に応えることが難しいという問題があった。
【０００８】即ち、例えばカード実装においては、厚さ
を例えば１ｍｍ以下にすることが要求される場合が多い
が、そのような薄さでありながら、半導体チップは例え
ば８段の立体実装しなければカードに要求される性能、
情報記憶容量を備えることができないと言う場合がある
が、図３（Ｂ）に示す従来技術によれば、リードフレー
ム１個当たりの厚さが１９５μｍ（７５μｍ＋２０μｍ
＋１００μｍ）となり、８個積層した場合、約１．５６
ｍｍにもなってしまう。これではカードとして要求され
る薄さを持つことができないのである。
を例えば１ｍｍ以下にすることが要求される場合が多い
が、そのような薄さでありながら、半導体チップは例え
ば８段の立体実装しなければカードに要求される性能、
情報記憶容量を備えることができないと言う場合がある
が、図３（Ｂ）に示す従来技術によれば、リードフレー
ム１個当たりの厚さが１９５μｍ（７５μｍ＋２０μｍ
＋１００μｍ）となり、８個積層した場合、約１．５６
ｍｍにもなってしまう。これではカードとして要求され
る薄さを持つことができないのである。
【０００９】第３に、上述したように、リードフレーム
の配線膜は上記樹脂フィルムの表面に形成されるので、
フィルム表面にはその配線膜による凹凸が生じ、その凹
凸のある表面上に半導体チップが異方性導電性接着剤を
介してフェィスボンディングされるので、そのボンディ
ングの際に接着剤の配線膜による凹凸のある面への均一
な浸透性を得ることが難しく、異方性導電性接着剤の使
用材料や使用条件に強い制約があるという問題もある。
の配線膜は上記樹脂フィルムの表面に形成されるので、
フィルム表面にはその配線膜による凹凸が生じ、その凹
凸のある表面上に半導体チップが異方性導電性接着剤を
介してフェィスボンディングされるので、そのボンディ
ングの際に接着剤の配線膜による凹凸のある面への均一
な浸透性を得ることが難しく、異方性導電性接着剤の使
用材料や使用条件に強い制約があるという問題もある。
【００１０】第４に、リードフレームの半導体チップに
接続される配線膜はその接続性が高いことが要求される
ので、その表面を例えば金等でメッキすることが好まし
く、更にそのメッキは質の高い電解メッキが好ましい
が、上述した従来技術によれば、各配線膜は樹脂フィル
ム上に互いに独立して形成されるので、それに電解メッ
キをすることは極めて困難であり、事実上不可能に近
い。従って、無電解メッキにより金メッキする場合が多
い。そのため、良好なボンディング性が得られない。
接続される配線膜はその接続性が高いことが要求される
ので、その表面を例えば金等でメッキすることが好まし
く、更にそのメッキは質の高い電解メッキが好ましい
が、上述した従来技術によれば、各配線膜は樹脂フィル
ム上に互いに独立して形成されるので、それに電解メッ
キをすることは極めて困難であり、事実上不可能に近
い。従って、無電解メッキにより金メッキする場合が多
い。そのため、良好なボンディング性が得られない。
【００１１】本発明はこのような問題点を解決すべく為
されたものであり、半導体チップの立体実装に用いるリ
ードフレームの製造に際して用いるベース材の可撓性を
軽減して配線膜形成その他の各処理をやり易くし、配線
膜の形成精度を高くし、更に、より薄く立体実装できる
ようにし、半導体チップを凹凸のない平坦な面に配置で
きるようにして異方性導電性接着剤による半導体チップ
のフェイスボンディングを容易にし、接着剤の使用材料
や使用条件についての制約が軽減されるようにし、更
に、リードフレームの配線膜の表面に半導体チップの電
極とのボンディング性を向上するために形成する金属膜
を電解メッキにより形成できるようにしてその金属膜の
膜質を容易に向上できるようにすることを目的とする。
されたものであり、半導体チップの立体実装に用いるリ
ードフレームの製造に際して用いるベース材の可撓性を
軽減して配線膜形成その他の各処理をやり易くし、配線
膜の形成精度を高くし、更に、より薄く立体実装できる
ようにし、半導体チップを凹凸のない平坦な面に配置で
きるようにして異方性導電性接着剤による半導体チップ
のフェイスボンディングを容易にし、接着剤の使用材料
や使用条件についての制約が軽減されるようにし、更
に、リードフレームの配線膜の表面に半導体チップの電
極とのボンディング性を向上するために形成する金属膜
を電解メッキにより形成できるようにしてその金属膜の
膜質を容易に向上できるようにすることを目的とする。
【００１２】
【課題を解決するための手段】請求項１のリードフレー
ムは、絶縁層の一方の表面に配線膜を表面が面一（ツラ
イチ：面が同一平面上にあること）になるように形成し
た配線基板の上記絶縁層の他方の表面に上記配線膜と接
続された接続部を形成し、該配線基板の配線膜形成側の
面に、チップ搭載領域と、自他リードフレーム間（本リ
ードフレーム自身と他のリードフレームとの間）を電気
的に接続するリードフレーム間接続用領域と、該両リー
ドフレーム間の間隔を保つためのスペーサを設けてなる
ことを特徴とする。
ムは、絶縁層の一方の表面に配線膜を表面が面一（ツラ
イチ：面が同一平面上にあること）になるように形成し
た配線基板の上記絶縁層の他方の表面に上記配線膜と接
続された接続部を形成し、該配線基板の配線膜形成側の
面に、チップ搭載領域と、自他リードフレーム間（本リ
ードフレーム自身と他のリードフレームとの間）を電気
的に接続するリードフレーム間接続用領域と、該両リー
ドフレーム間の間隔を保つためのスペーサを設けてなる
ことを特徴とする。
【００１３】従って、請求項１のリードフレームによれ
ば、配線基板を成す絶縁層に配線膜が埋め込み状に形成
されて配線膜と絶縁層が面一に形成されているので、そ
の配線膜の厚さ分は少なくともリードフレームの厚さを
薄くできる。従って、何枚ものリードフレームを利用し
ての半導体チップの立体実装をした半導体集積回路装置
の厚みを薄くすることに大きく寄与する。また、配線膜
が形成されてもそれが形成された絶縁層表面は平坦で凹
凸がないので、半導体チップを異方性導電性接着剤を介
してフェイスボンディングする作業がやり易く、そし
て、異方性導電性接着剤により半導体チップをフリップ
実装するときに起こりがちな気泡の巻き込みがなく、ま
た、リフロー等の熱による海面剥離の問題も生じにく
い。従って、異方性導電性接着剤の使用材料や使用条件
の制約が少ない。
ば、配線基板を成す絶縁層に配線膜が埋め込み状に形成
されて配線膜と絶縁層が面一に形成されているので、そ
の配線膜の厚さ分は少なくともリードフレームの厚さを
薄くできる。従って、何枚ものリードフレームを利用し
ての半導体チップの立体実装をした半導体集積回路装置
の厚みを薄くすることに大きく寄与する。また、配線膜
が形成されてもそれが形成された絶縁層表面は平坦で凹
凸がないので、半導体チップを異方性導電性接着剤を介
してフェイスボンディングする作業がやり易く、そし
て、異方性導電性接着剤により半導体チップをフリップ
実装するときに起こりがちな気泡の巻き込みがなく、ま
た、リフロー等の熱による海面剥離の問題も生じにく
い。従って、異方性導電性接着剤の使用材料や使用条件
の制約が少ない。
【００１４】請求項２のリードフレームの製造方法は、
金属ベース材の一方の表面に配線膜を選択メッキにより
形成し、該ベース材の上記配線膜が形成された側の面上
に選択的に絶縁層を形成することにより該配線膜を部分
的に露出させる開口からなる接続部を形成し、該ベース
材を他方の面側から選択的にエッチングすることによ
り、上記配線膜を露出させると共に該ベース材自身から
なるスペーサを形成することを特徴とする。
金属ベース材の一方の表面に配線膜を選択メッキにより
形成し、該ベース材の上記配線膜が形成された側の面上
に選択的に絶縁層を形成することにより該配線膜を部分
的に露出させる開口からなる接続部を形成し、該ベース
材を他方の面側から選択的にエッチングすることによ
り、上記配線膜を露出させると共に該ベース材自身から
なるスペーサを形成することを特徴とする。
【００１５】従って、請求項２のリードフレームの製造
方法によれば、金属ベース材を用いてリードフレームを
つくるので、ベース材が剛性を有することから、可撓性
のある樹脂フィルムをベースとしてリードフレームを製
造する従来技術よりも配線膜形成その他の各処理がやり
易くなり、配線膜の形成精度を高くすることができる。
また、配線膜は金属ベース上に金属の選択メッキをする
ことにより形成され、該配線膜の金属ベース側の面が該
金属ベース材の選択的エッチングにより露出してチップ
搭載面にされるので、請求項３のリードフレームの製造
方法のように、配線膜形成用選択メッキ前に金属ベース
表面に予めボンディング性向上用金属（例えば金）膜を
形成することができ、その際、金属ベース材そのものを
電位伝達経路に用いることができるので、その膜を電解
メッキにより形成することができる。従って、ボンディ
ング性向上用金属膜の膜質を容易に良くすることができ
る。
方法によれば、金属ベース材を用いてリードフレームを
つくるので、ベース材が剛性を有することから、可撓性
のある樹脂フィルムをベースとしてリードフレームを製
造する従来技術よりも配線膜形成その他の各処理がやり
易くなり、配線膜の形成精度を高くすることができる。
また、配線膜は金属ベース上に金属の選択メッキをする
ことにより形成され、該配線膜の金属ベース側の面が該
金属ベース材の選択的エッチングにより露出してチップ
搭載面にされるので、請求項３のリードフレームの製造
方法のように、配線膜形成用選択メッキ前に金属ベース
表面に予めボンディング性向上用金属（例えば金）膜を
形成することができ、その際、金属ベース材そのものを
電位伝達経路に用いることができるので、その膜を電解
メッキにより形成することができる。従って、ボンディ
ング性向上用金属膜の膜質を容易に良くすることができ
る。
【００１６】また、請求項２のリードフレームの製造方
法によれば、個々のリードフレームを当初は剛性のある
金属ベース材を用いて製造するので、製造開始当初の製
造の煩わしさがなくまた配線膜形成精度を高めたりする
ことができ、それでいてそのベース材は配線膜、絶縁層
を形成した後はスペーサとなる部分以外は除去し、絶縁
層と配線基板とによりリードフレームの要部を成す配線
基板を構成するので、リードフレームを従来よりも支障
なく薄くすることができる。従って、この点でも、リー
ドフレームを用いて半導体チップを多段に立体実装した
半導体集積回路装置を従来より薄くすることができる。
また、リードフレームを薄くすることができるが故に、
層間接続用の絶縁層を貫通する孔を微細にすることがで
き、延いてはより高集積化を図ることができる。
法によれば、個々のリードフレームを当初は剛性のある
金属ベース材を用いて製造するので、製造開始当初の製
造の煩わしさがなくまた配線膜形成精度を高めたりする
ことができ、それでいてそのベース材は配線膜、絶縁層
を形成した後はスペーサとなる部分以外は除去し、絶縁
層と配線基板とによりリードフレームの要部を成す配線
基板を構成するので、リードフレームを従来よりも支障
なく薄くすることができる。従って、この点でも、リー
ドフレームを用いて半導体チップを多段に立体実装した
半導体集積回路装置を従来より薄くすることができる。
また、リードフレームを薄くすることができるが故に、
層間接続用の絶縁層を貫通する孔を微細にすることがで
き、延いてはより高集積化を図ることができる。
【００１７】請求項４の半導体集積回路装置は、請求項
１のリードフレームを複数個総てが同じ向きにしてスペ
ーサを介して積層し、該各リードフレームのチップ搭載
領域に半導体チップを搭載し、各隣接リードフレームの
一方のリードフレームの配線膜と他方リードフレームの
上記接続部に露出する配線膜との間に半田ボールを介在
させてその間を電気的に接続してなることを特徴とす
る。
１のリードフレームを複数個総てが同じ向きにしてスペ
ーサを介して積層し、該各リードフレームのチップ搭載
領域に半導体チップを搭載し、各隣接リードフレームの
一方のリードフレームの配線膜と他方リードフレームの
上記接続部に露出する配線膜との間に半田ボールを介在
させてその間を電気的に接続してなることを特徴とす
る。
【００１８】従って、請求項４の半導体集積回路装置に
よれば、上述したように薄くでき、且つ配線膜形成面を
平坦にできる配線基板を要部とする利点を有する本発明
に係るリードフレームを複数個積層して半導体チップを
多段で立体実装するので、薄くて集積度の高い半導体集
積回路装置を得ることができる。
よれば、上述したように薄くでき、且つ配線膜形成面を
平坦にできる配線基板を要部とする利点を有する本発明
に係るリードフレームを複数個積層して半導体チップを
多段で立体実装するので、薄くて集積度の高い半導体集
積回路装置を得ることができる。
【００１９】請求項５の半導体集積回路装置の製造方法
は、請求項１のリードフレームを複数用意し、各リード
フレームのチップ搭載領域にはチップを搭載し、配線膜
の上記スペーサが形成されたのと同じ側の面に半田ボー
ルを配設し、上記各リードフレームを同じ向きで平行に
重ね、各隣接リードフレーム間の上記半田ボールにより
一つのリードフレームの配線膜と、それに隣接するリー
ドフレームの上記接続部に露出する配線膜との間が電気
的に接続された状態にし、その状態で上記各半田ボール
を加熱することにより、各隣接リードフレーム間に上記
スペーサが介在してその間の間隔が規定された状態を形
成することにより、上記全リードフレームを積層するこ
とを特徴とする。
は、請求項１のリードフレームを複数用意し、各リード
フレームのチップ搭載領域にはチップを搭載し、配線膜
の上記スペーサが形成されたのと同じ側の面に半田ボー
ルを配設し、上記各リードフレームを同じ向きで平行に
重ね、各隣接リードフレーム間の上記半田ボールにより
一つのリードフレームの配線膜と、それに隣接するリー
ドフレームの上記接続部に露出する配線膜との間が電気
的に接続された状態にし、その状態で上記各半田ボール
を加熱することにより、各隣接リードフレーム間に上記
スペーサが介在してその間の間隔が規定された状態を形
成することにより、上記全リードフレームを積層するこ
とを特徴とする。
【００２０】従って、請求項５の半導体集積回路装置の
製造方法によれば、チップ搭載領域に半導体チップを搭
載したリードフレームを複数個スペーサを介して積層
し、互いに積層されたリードフレームの配線膜間が半田
ボールにより接続された請求項４の半導体集積回路装置
を得ることができる。
製造方法によれば、チップ搭載領域に半導体チップを搭
載したリードフレームを複数個スペーサを介して積層
し、互いに積層されたリードフレームの配線膜間が半田
ボールにより接続された請求項４の半導体集積回路装置
を得ることができる。
【００２１】
【発明の実施の形態】本発明リードフレームは、基本的
には、絶縁層の一方の表面に配線膜を表面が面一になる
ように形成した配線基板の上記絶縁層の他方の表面に上
記配線膜と接続された接続部を形成し、該配線基板の配
線膜形成側の面に、チップ搭載領域と、自他リードフレ
ーム間（本リードフレーム自身と他のリードフレームと
の間）を電気的に接続するリードフレーム間接続用領域
と、該両リードフレーム間の間隔を保つためのスペーサ
を設けてなるもので、絶縁層は例えばポリイミド樹脂が
好適であり、厚さは十数μｍ〜数十μｍ、例えば２５μ
ｍ程度である。配線膜は銅が好適であり、厚さは数μｍ
〜数十μｍ、例えば１３μｍ程度で、例えば電解メッキ
により形成することができる。
には、絶縁層の一方の表面に配線膜を表面が面一になる
ように形成した配線基板の上記絶縁層の他方の表面に上
記配線膜と接続された接続部を形成し、該配線基板の配
線膜形成側の面に、チップ搭載領域と、自他リードフレ
ーム間（本リードフレーム自身と他のリードフレームと
の間）を電気的に接続するリードフレーム間接続用領域
と、該両リードフレーム間の間隔を保つためのスペーサ
を設けてなるもので、絶縁層は例えばポリイミド樹脂が
好適であり、厚さは十数μｍ〜数十μｍ、例えば２５μ
ｍ程度である。配線膜は銅が好適であり、厚さは数μｍ
〜数十μｍ、例えば１３μｍ程度で、例えば電解メッキ
により形成することができる。
【００２２】尚、配線膜の表面は半導体チップの電極と
接続されるので、接続性を良くすべく、接続性向上用金
属膜、例えば金膜（厚さ例えば０．３μｍ）を、例えば
ニッケル等の拡散防止用金属膜（厚さ例えば２μｍ）を
介して電解メッキにより形成すると良い。また、配線膜
と接続された接続部は上記絶縁層を開口を有するように
形成し、その開口にニッケル等の金属膜を介して金等の
金属膜をメッキにより形成することによりつくることが
できる。
接続されるので、接続性を良くすべく、接続性向上用金
属膜、例えば金膜（厚さ例えば０．３μｍ）を、例えば
ニッケル等の拡散防止用金属膜（厚さ例えば２μｍ）を
介して電解メッキにより形成すると良い。また、配線膜
と接続された接続部は上記絶縁層を開口を有するように
形成し、その開口にニッケル等の金属膜を介して金等の
金属膜をメッキにより形成することによりつくることが
できる。
【００２３】本発明リードフレームの製造方法は、基本
的には、金属ベース材をベースとしてリードフレームの
製造をする。具体的には、金属ベース材を用意し、その
一方の表面に配線膜を選択メッキにより形成し、該ベー
ス材の上記配線膜が形成された側の面上に選択的に絶縁
層を形成することにより該配線膜を部分的に露出させる
開口からなる接続部を形成し、該ベース材を他方の面側
から選択的にエッチングすることにより、上記配線膜を
露出させると共に該ベース材自身からなるスペーサを形
成する。そして、配線膜の表面に接続性向上用金属膜、
例えば金膜をニッケル等の拡散防止用金属膜を介して形
成するときは、金属ベース材に配線膜を選択メッキによ
り形成する前に、例えばニッケル等の金属膜を選択メッ
キし、次いで金等の接続性向上用金属膜を選択メッキし
ておくと良い。この選択メッキは金属ベース材自身を電
位伝達経路として利用できるので、電解メッキで行うこ
とができ、延いては膜質の良い接続性向上用金属膜（例
えば金膜）を形成することができる。尤も、金属ベース
材として銅層の表面に拡散防止用金属例えばニッケル膜
が形成された多層構造のものを用いるようにしても良
い。
的には、金属ベース材をベースとしてリードフレームの
製造をする。具体的には、金属ベース材を用意し、その
一方の表面に配線膜を選択メッキにより形成し、該ベー
ス材の上記配線膜が形成された側の面上に選択的に絶縁
層を形成することにより該配線膜を部分的に露出させる
開口からなる接続部を形成し、該ベース材を他方の面側
から選択的にエッチングすることにより、上記配線膜を
露出させると共に該ベース材自身からなるスペーサを形
成する。そして、配線膜の表面に接続性向上用金属膜、
例えば金膜をニッケル等の拡散防止用金属膜を介して形
成するときは、金属ベース材に配線膜を選択メッキによ
り形成する前に、例えばニッケル等の金属膜を選択メッ
キし、次いで金等の接続性向上用金属膜を選択メッキし
ておくと良い。この選択メッキは金属ベース材自身を電
位伝達経路として利用できるので、電解メッキで行うこ
とができ、延いては膜質の良い接続性向上用金属膜（例
えば金膜）を形成することができる。尤も、金属ベース
材として銅層の表面に拡散防止用金属例えばニッケル膜
が形成された多層構造のものを用いるようにしても良
い。
【００２４】本発明半導体集積回路装置は、基本的に
は、請求項１のリードフレームを複数個総てが同じ向き
にしてスペーサを介して積層し、該各リードフレームの
チップ搭載領域に半導体チップを搭載し、各隣接リード
フレームの一方のリードフレームの配線膜と他方のリー
ドフレームの上記接続部に露出する配線膜との間に半田
ボールを介在させてその間を電気的に接続してなるもの
であり、リードフレームのチップ搭載領域への半導体チ
ップの搭載には異方性導電性接着剤を使用すると良い。
異方性導電性接着剤はフィルムタイプのものを用いても
良いし、ペーストタイムのものを用いても良い。この場
合、チップ搭載領域は表面に凹凸がないので、接着がや
り易く、異方性導電性接着剤の使用材料や使用条件の制
約が少ない。リードフレームの積層段数は特に制約され
ず、２〜数十段の積層が可能であり、例えば８段で半導
体集積回路装置の厚みを１ｍｍ以下にできる。尚、上記
接続部を成す開口は金属メッキ膜で埋めるようにしてお
くと良い。
は、請求項１のリードフレームを複数個総てが同じ向き
にしてスペーサを介して積層し、該各リードフレームの
チップ搭載領域に半導体チップを搭載し、各隣接リード
フレームの一方のリードフレームの配線膜と他方のリー
ドフレームの上記接続部に露出する配線膜との間に半田
ボールを介在させてその間を電気的に接続してなるもの
であり、リードフレームのチップ搭載領域への半導体チ
ップの搭載には異方性導電性接着剤を使用すると良い。
異方性導電性接着剤はフィルムタイプのものを用いても
良いし、ペーストタイムのものを用いても良い。この場
合、チップ搭載領域は表面に凹凸がないので、接着がや
り易く、異方性導電性接着剤の使用材料や使用条件の制
約が少ない。リードフレームの積層段数は特に制約され
ず、２〜数十段の積層が可能であり、例えば８段で半導
体集積回路装置の厚みを１ｍｍ以下にできる。尚、上記
接続部を成す開口は金属メッキ膜で埋めるようにしてお
くと良い。
【００２５】
【実施例】以下、本発明を図示実施例に従って詳細に説
明する。図１（Ａ）〜（Ｅ）は本発明リードフレームの
製造の一つの実施例を工程順に示す断面図である。 （Ａ）先ず、例えば銅からなる金属ベース材（厚さ例え
ば８０〜１５０μｍ）１を用意し、その後、レジスト膜
２を選択的に形成する。このレジスト膜２は、形成すべ
き配線膜のパターンに対してネガのパターンに形成す
る。図１（Ａ）はレジスト膜２の形成後の状態を示す。
明する。図１（Ａ）〜（Ｅ）は本発明リードフレームの
製造の一つの実施例を工程順に示す断面図である。 （Ａ）先ず、例えば銅からなる金属ベース材（厚さ例え
ば８０〜１５０μｍ）１を用意し、その後、レジスト膜
２を選択的に形成する。このレジスト膜２は、形成すべ
き配線膜のパターンに対してネガのパターンに形成す
る。図１（Ａ）はレジスト膜２の形成後の状態を示す。
【００２６】（Ｂ）次に、上記金属ベース材１の上記レ
ジスト膜２が形成された側の面に、接続性向上用金属膜
である金膜（厚さ例えば０．３μｍ）３、拡散防止用金
属膜であるニッケル膜（厚さ例えば２μｍ）４及び銅か
らなる配線膜（厚さ例えば１３μｍ）５をこの順序で電
解メッキにより順次形成する。その際、レジスト膜２が
メッキマスクとなる。図１（Ｂ）はその配線膜５形成後
の状態を示す。
ジスト膜２が形成された側の面に、接続性向上用金属膜
である金膜（厚さ例えば０．３μｍ）３、拡散防止用金
属膜であるニッケル膜（厚さ例えば２μｍ）４及び銅か
らなる配線膜（厚さ例えば１３μｍ）５をこの順序で電
解メッキにより順次形成する。その際、レジスト膜２が
メッキマスクとなる。図１（Ｂ）はその配線膜５形成後
の状態を示す。
【００２７】尚、金属ベース材として拡散防止用金属例
えばニッケル膜を銅層上に積層した二層構造のものを用
いても良い。勿論、更にそのニッケル膜の表面に接続性
向上用金属膜として金膜を積層した三層構造のものを用
いても良い。その場合、後で各配線膜５間における金
膜、ニッケル膜を選択的に除去して配線膜間がショート
された状態をなくす工程が必要となる。従って、金属ベ
ース材として一層構造のものを用いるようにする方が好
ましいと言える。
えばニッケル膜を銅層上に積層した二層構造のものを用
いても良い。勿論、更にそのニッケル膜の表面に接続性
向上用金属膜として金膜を積層した三層構造のものを用
いても良い。その場合、後で各配線膜５間における金
膜、ニッケル膜を選択的に除去して配線膜間がショート
された状態をなくす工程が必要となる。従って、金属ベ
ース材として一層構造のものを用いるようにする方が好
ましいと言える。
【００２８】（Ｃ）次に、上記金属ベース材１のレジス
ト膜２を除去し、上記配線膜５が形成された側の面に該
配線膜５上を含め例えばポリイミドからなる絶縁層６を
形成し、その後、該絶縁層６に上記配線膜５を露出させ
る、接続部を成す開口７を形成する。図１（Ｃ）は該開
口７形成後の状態を示す。
ト膜２を除去し、上記配線膜５が形成された側の面に該
配線膜５上を含め例えばポリイミドからなる絶縁層６を
形成し、その後、該絶縁層６に上記配線膜５を露出させ
る、接続部を成す開口７を形成する。図１（Ｃ）は該開
口７形成後の状態を示す。
【００２９】尚、絶縁層６は配線膜５の表面を覆うのみ
ならず、各配線膜５間の部分を完全に埋めるように、換
言すれば配線膜５間の間隙が絶縁材料（絶縁層６を成す
絶縁材料）で充填されるようにすることが必要である。
これによりリードフレームのチップ搭載領域の表面を凹
凸のない面にできる。
ならず、各配線膜５間の部分を完全に埋めるように、換
言すれば配線膜５間の間隙が絶縁材料（絶縁層６を成す
絶縁材料）で充填されるようにすることが必要である。
これによりリードフレームのチップ搭載領域の表面を凹
凸のない面にできる。
【００３０】尚、該開口７は、絶縁層６として感光性の
絶縁材料を用い露光、現像により形成するようにしても
良いし、絶縁層６として普通の絶縁材料（例えばポリイ
ミド）を用い、その絶縁材料を塗布した後その上に感光
性のフィルムを塗布し、それを露光、現像し、その後、
該観光フィルムをマスクとして絶縁層６をエッチングす
ることにより形成するようにしても良い。
絶縁材料を用い露光、現像により形成するようにしても
良いし、絶縁層６として普通の絶縁材料（例えばポリイ
ミド）を用い、その絶縁材料を塗布した後その上に感光
性のフィルムを塗布し、それを露光、現像し、その後、
該観光フィルムをマスクとして絶縁層６をエッチングす
ることにより形成するようにしても良い。
【００３１】（Ｄ）次に、図１（Ｄ）に示すように、上
記配線膜５の上記開口７に露出する部分上に接続用金属
膜８を電解メッキにより形成する。該金属膜８はニッケ
ル膜の表面に金膜８ａを形成した多層構造を有する。こ
の金属膜８は配線膜５と後述する半田ボール（１６）と
の接続性を良くするために形成される。
記配線膜５の上記開口７に露出する部分上に接続用金属
膜８を電解メッキにより形成する。該金属膜８はニッケ
ル膜の表面に金膜８ａを形成した多層構造を有する。こ
の金属膜８は配線膜５と後述する半田ボール（１６）と
の接続性を良くするために形成される。
【００３２】（Ｅ）次に、図１（Ｅ）に示すように、上
記銅からなる金属ベース材１をその裏面から選択的にエ
ッチングすることにより上記配線膜５が形成された領域
を露出させると共に、金属ベース材１自身からなるスペ
ーサ９を形成する。このエッチング（銅のエッチング）
の際に、上記金膜３がエッチングストッパとなって銅か
らなる配線膜５がエッチング液により侵食されることを
防止する役割を果たす。
記銅からなる金属ベース材１をその裏面から選択的にエ
ッチングすることにより上記配線膜５が形成された領域
を露出させると共に、金属ベース材１自身からなるスペ
ーサ９を形成する。このエッチング（銅のエッチング）
の際に、上記金膜３がエッチングストッパとなって銅か
らなる配線膜５がエッチング液により侵食されることを
防止する役割を果たす。
【００３３】このエッチングにより露出された配線膜５
形成領域はその表面が平坦で、表面部（エッチングによ
り露出した側の表面部）は最表面が金膜３からなり、そ
の下地が拡散防止用ニッケル膜４からなり、最表面が電
解メッキによる金膜３で構成されていることから、後で
半導体チップ（１５）を搭載する際にその電極との配線
膜５の接続性を良好にすることができるのである。１０
がリードフレームの要部を成す配線基板部分である。
形成領域はその表面が平坦で、表面部（エッチングによ
り露出した側の表面部）は最表面が金膜３からなり、そ
の下地が拡散防止用ニッケル膜４からなり、最表面が電
解メッキによる金膜３で構成されていることから、後で
半導体チップ（１５）を搭載する際にその電極との配線
膜５の接続性を良好にすることができるのである。１０
がリードフレームの要部を成す配線基板部分である。
【００３４】これにより、即ち、図１（Ｅ）に示すエッ
チングによりリードフレーム１１が出来上がる。このリ
ードフレーム１１が本発明リードフレームの第１の実施
例に該当する。このリードフレーム１１によれば、絶縁
層６に配線膜５が埋め込み状に形成されて配線膜５と絶
縁層６が面一（ツライチ）に形成されているので、その
配線膜５の厚さ分は少なくともリードフレーム１１の厚
さを薄くできる。従って、何枚ものリードフレームを利
用しての半導体チップの立体実装をした半導体集積回路
装置の厚みを薄くすることに大きく寄与する。また、配
線膜５が形成されてもその表面とそれが形成された絶縁
層６表面は面一なので平坦であり、凹凸がないので、後
で半導体チップを異方性導電性接着剤を介してフェイス
ボンディングする作業がやり易く、異方性導電性接着剤
の使用材料や使用条件の制約が少ない。
チングによりリードフレーム１１が出来上がる。このリ
ードフレーム１１が本発明リードフレームの第１の実施
例に該当する。このリードフレーム１１によれば、絶縁
層６に配線膜５が埋め込み状に形成されて配線膜５と絶
縁層６が面一（ツライチ）に形成されているので、その
配線膜５の厚さ分は少なくともリードフレーム１１の厚
さを薄くできる。従って、何枚ものリードフレームを利
用しての半導体チップの立体実装をした半導体集積回路
装置の厚みを薄くすることに大きく寄与する。また、配
線膜５が形成されてもその表面とそれが形成された絶縁
層６表面は面一なので平坦であり、凹凸がないので、後
で半導体チップを異方性導電性接着剤を介してフェイス
ボンディングする作業がやり易く、異方性導電性接着剤
の使用材料や使用条件の制約が少ない。
【００３５】また、図１（Ａ）〜（Ｅ）に示したリード
フレームの製造方法によれば、剛性のある金属ベース材
を用いて製造するので、ポリイミド等の樹脂フィルムを
ベースとして用いた場合におけるような製造の煩わしさ
がなく、また配線膜５形成精度を高めることもできる。
そして、それでいてそのベース材１は配線膜５、絶縁層
６を形成した後はスペーサ９となる部分以外は除去し、
絶縁層６と配線膜５によりリードフレーム１１の要部を
成す配線基板１０を構成するので、リードフレーム１１
を従来よりも支障なく薄くすることができる。従って、
この点でも、リードフレームを用いて半導体チップを多
段に立体実装した半導体集積回路装置を従来より薄くす
ることができる。
フレームの製造方法によれば、剛性のある金属ベース材
を用いて製造するので、ポリイミド等の樹脂フィルムを
ベースとして用いた場合におけるような製造の煩わしさ
がなく、また配線膜５形成精度を高めることもできる。
そして、それでいてそのベース材１は配線膜５、絶縁層
６を形成した後はスペーサ９となる部分以外は除去し、
絶縁層６と配線膜５によりリードフレーム１１の要部を
成す配線基板１０を構成するので、リードフレーム１１
を従来よりも支障なく薄くすることができる。従って、
この点でも、リードフレームを用いて半導体チップを多
段に立体実装した半導体集積回路装置を従来より薄くす
ることができる。
【００３６】図２（Ａ）〜（Ｃ）は図１（Ａ）〜（Ｅ）
に示す方法により製造したリードフレーム１１を用いて
半導体集積回路装置を製造する方法を工程順に示す断面
図である。 （Ａ）リードフレーム１１の配線膜５が形成された側の
面のチップ搭載領域１２上に異方性導電性接着剤１３を
塗布した後、図２（Ａ）に示すように、各電極に例えば
金スタッドからなる突起状のバンプ１４を有する半導体
チップ１５をその異方性導電性接着剤１３を塗布された
チップ搭載領域１２上に臨ませる。勿論、その際、半導
体チップ１５の各バンプ１４がそれと対応する配線膜５
のバンプ１４を接続すべき部分とが整合するように位置
合わせをすることは言うまでもない。尚、異方性導電性
接着剤１３はフィルムタイプのものを用いても良いが、
ペーストタイプのものを用いても良い。
に示す方法により製造したリードフレーム１１を用いて
半導体集積回路装置を製造する方法を工程順に示す断面
図である。 （Ａ）リードフレーム１１の配線膜５が形成された側の
面のチップ搭載領域１２上に異方性導電性接着剤１３を
塗布した後、図２（Ａ）に示すように、各電極に例えば
金スタッドからなる突起状のバンプ１４を有する半導体
チップ１５をその異方性導電性接着剤１３を塗布された
チップ搭載領域１２上に臨ませる。勿論、その際、半導
体チップ１５の各バンプ１４がそれと対応する配線膜５
のバンプ１４を接続すべき部分とが整合するように位置
合わせをすることは言うまでもない。尚、異方性導電性
接着剤１３はフィルムタイプのものを用いても良いが、
ペーストタイプのものを用いても良い。
【００３７】（Ｂ）次に、上記半導体チップ１５の各バ
ンプ１４とそれと対応する配線膜５とを接続させ、その
後、図２（Ｂ）に示すように、リードフレーム１１自身
と他のリードフレームとを電気的に接続するための半田
ボール１６を配線膜５の接続部７と対応する部分に搭載
する。半田ボール１６は例えば錫／鉛共晶半田からな
る。
ンプ１４とそれと対応する配線膜５とを接続させ、その
後、図２（Ｂ）に示すように、リードフレーム１１自身
と他のリードフレームとを電気的に接続するための半田
ボール１６を配線膜５の接続部７と対応する部分に搭載
する。半田ボール１６は例えば錫／鉛共晶半田からな
る。
【００３８】（Ｃ）次に、複数のリードフレーム１１1
〜１１4（図２に示す例では４個のリードフレーム）を
用意し、図２（Ｃ）に示すように同じ向きで平行にし、
位置決めして重ねる。具体的には、各半田ボール１６が
自身と対応する配線膜５の接続すべきところに位置決め
する。各半田ボール１６の径は上記スペーサ９の高さよ
り高く設定されており、複数のリードフレーム１１1〜
１１4を重ねた状態では、リードフレーム１１の各スペ
ーサ９とそれに重なる他のリードフレーム１１との間に
は僅かな隙間ができるようになっている。
〜１１4（図２に示す例では４個のリードフレーム）を
用意し、図２（Ｃ）に示すように同じ向きで平行にし、
位置決めして重ねる。具体的には、各半田ボール１６が
自身と対応する配線膜５の接続すべきところに位置決め
する。各半田ボール１６の径は上記スペーサ９の高さよ
り高く設定されており、複数のリードフレーム１１1〜
１１4を重ねた状態では、リードフレーム１１の各スペ
ーサ９とそれに重なる他のリードフレーム１１との間に
は僅かな隙間ができるようになっている。
【００３９】その後、リフローにより上記各半田ボール
１６を溶融してその半田ボール１６とこれが搭載されて
いるリードフレーム１１に重ねた隣接リードフレーム１
１の配線膜５とを完全に電気的に接続した状態にすると
共に、各リードフレーム１１・１１間に上記スペーサ９
がその間隔を規定する状態で介在するようにする。これ
により、半導体集積回路装置ができる。本半導体集積回
路装置が本発明半導体集積回路装置の一つの実施例に該
当する。
１６を溶融してその半田ボール１６とこれが搭載されて
いるリードフレーム１１に重ねた隣接リードフレーム１
１の配線膜５とを完全に電気的に接続した状態にすると
共に、各リードフレーム１１・１１間に上記スペーサ９
がその間隔を規定する状態で介在するようにする。これ
により、半導体集積回路装置ができる。本半導体集積回
路装置が本発明半導体集積回路装置の一つの実施例に該
当する。
【００４０】本実施例によれば、各リードフレーム１１
の厚さはその絶縁層６の厚さ例えば２０μｍとスペーサ
９の厚さ例えば１００μｍとの和、例えば１２０μｍに
なり、４個のリードフレーム１１１〜１１４からなる半
導体集積回路装置としての厚みは４８０μｍとなる。
の厚さはその絶縁層６の厚さ例えば２０μｍとスペーサ
９の厚さ例えば１００μｍとの和、例えば１２０μｍに
なり、４個のリードフレーム１１１〜１１４からなる半
導体集積回路装置としての厚みは４８０μｍとなる。
【００４１】図３（Ａ）は積層するリードフレーム１１
の数を８個にした本発明半導体集積回路装置の実施例を
示す断面図で、図３（Ｂ）に断面図で示す半導体集積回
路装置数同じく８個の上記従来例との比較からも明らか
なように、本発明半導体集積回路装置の方が従来例より
も厚みを薄くできる。即ち、本発明半導体集積回路装置
ではリードフレーム１個当たりの厚みをスペーサ部分を
含め１２５μｍにでき、８段で１ｍｍ弱の厚さにできる
のに対して、従来例では８段で約１．５６ｍｍになる。
従って、著しく半導体集積回路装置の薄型化を図ること
ができる。
の数を８個にした本発明半導体集積回路装置の実施例を
示す断面図で、図３（Ｂ）に断面図で示す半導体集積回
路装置数同じく８個の上記従来例との比較からも明らか
なように、本発明半導体集積回路装置の方が従来例より
も厚みを薄くできる。即ち、本発明半導体集積回路装置
ではリードフレーム１個当たりの厚みをスペーサ部分を
含め１２５μｍにでき、８段で１ｍｍ弱の厚さにできる
のに対して、従来例では８段で約１．５６ｍｍになる。
従って、著しく半導体集積回路装置の薄型化を図ること
ができる。
【００４２】
【発明の効果】請求項１のリードフレームによれば、配
線基板を成す絶縁層に配線膜が埋め込み状に形成されて
配線膜と絶縁層が面一に形成されているので、その配線
膜の厚さ分は少なくともリードフレームの厚さを薄くで
きる。従って、何枚ものリードフレームを利用しての半
導体チップの立体実装をした半導体集積回路装置の厚み
を薄くすることに大きく寄与する。
線基板を成す絶縁層に配線膜が埋め込み状に形成されて
配線膜と絶縁層が面一に形成されているので、その配線
膜の厚さ分は少なくともリードフレームの厚さを薄くで
きる。従って、何枚ものリードフレームを利用しての半
導体チップの立体実装をした半導体集積回路装置の厚み
を薄くすることに大きく寄与する。
【００４３】また、配線膜が形成されてもそれが形成さ
れた絶縁層表面は平坦で凹凸がないので、半導体チップ
を異方性導電性接着剤を介してフェイスボンディングす
る作業がやり易く、そして、異方性導電性接着剤により
半導体チップをフリップ実装するときに起こりがちな気
泡の巻き込みがなく、また、リフロー等の熱による海面
剥離の問題も生じにくい。従って、異方性導電性接着剤
の使用材料や使用条件の制約が少ない。
れた絶縁層表面は平坦で凹凸がないので、半導体チップ
を異方性導電性接着剤を介してフェイスボンディングす
る作業がやり易く、そして、異方性導電性接着剤により
半導体チップをフリップ実装するときに起こりがちな気
泡の巻き込みがなく、また、リフロー等の熱による海面
剥離の問題も生じにくい。従って、異方性導電性接着剤
の使用材料や使用条件の制約が少ない。
【００４４】請求項２のリードフレームの製造方法によ
れば、金属ベース材を用いてリードフレームをつくるの
で、ベース材が剛性を有することから、可撓性のある樹
脂フィルムをベースとしてリードフレームを製造する従
来技術よりも配線膜形成その他の各処理がやり易くな
り、配線膜の形成精度を高くすることができる。
れば、金属ベース材を用いてリードフレームをつくるの
で、ベース材が剛性を有することから、可撓性のある樹
脂フィルムをベースとしてリードフレームを製造する従
来技術よりも配線膜形成その他の各処理がやり易くな
り、配線膜の形成精度を高くすることができる。
【００４５】また、請求項２のリードフレームの製造方
法によれば、個々のリードフレームを当初は剛性のある
金属ベース材を用いて製造するので、製造開始当初の製
造の煩わしさがなくまた配線膜形成精度を高めたりする
ことができ、それでいてそのベース材は配線膜、絶縁層
を形成した後はスペーサとなる部分以外は除去し、絶縁
層と配線基板とによりリードフレームの要部を成す配線
基板を構成するので、リードフレームを従来よりも支障
なく薄くすることができる。従って、この点でも、リー
ドフレームを用いて半導体チップを多段に立体実装した
半導体集積回路装置を従来より薄くすることができる。
また、リードフレームを薄くすることができるが故に、
層間接続用の絶縁層を貫通する孔を微細にすることがで
き、延いてはより高集積化を図ることができる。
法によれば、個々のリードフレームを当初は剛性のある
金属ベース材を用いて製造するので、製造開始当初の製
造の煩わしさがなくまた配線膜形成精度を高めたりする
ことができ、それでいてそのベース材は配線膜、絶縁層
を形成した後はスペーサとなる部分以外は除去し、絶縁
層と配線基板とによりリードフレームの要部を成す配線
基板を構成するので、リードフレームを従来よりも支障
なく薄くすることができる。従って、この点でも、リー
ドフレームを用いて半導体チップを多段に立体実装した
半導体集積回路装置を従来より薄くすることができる。
また、リードフレームを薄くすることができるが故に、
層間接続用の絶縁層を貫通する孔を微細にすることがで
き、延いてはより高集積化を図ることができる。
【００４６】また、請求項３のリードフレームの製造方
法によれば、配線膜が金属ベース材上に金属の選択メッ
キをすることにより形成され、該配線膜の金属ベース側
の面が該金属ベース材の選択的エッチングにより露出し
てチップ搭載面にされるので、配線膜形成用選択メッキ
前に金属ベース表面に予めボンディング性向上用金属
（例えば金）膜を形成することができ、その際、金属ベ
ース材そのものを電位伝達経路に用いることができるの
で、その膜を電解メッキにより形成することができる。
従って、ボンディング性向上用金属膜の膜質を容易に良
くすることができる。
法によれば、配線膜が金属ベース材上に金属の選択メッ
キをすることにより形成され、該配線膜の金属ベース側
の面が該金属ベース材の選択的エッチングにより露出し
てチップ搭載面にされるので、配線膜形成用選択メッキ
前に金属ベース表面に予めボンディング性向上用金属
（例えば金）膜を形成することができ、その際、金属ベ
ース材そのものを電位伝達経路に用いることができるの
で、その膜を電解メッキにより形成することができる。
従って、ボンディング性向上用金属膜の膜質を容易に良
くすることができる。
【００４７】請求項４の半導体集積回路装置によれば、
上述したように薄くでき、且つ配線膜形成面を平坦にで
きる配線基板を要部とする利点を有する本発明に係るリ
ードフレームを複数個積層して半導体チップを多段で立
体実装するので、薄くて集積度の高い半導体集積回路装
置を得ることができる。
上述したように薄くでき、且つ配線膜形成面を平坦にで
きる配線基板を要部とする利点を有する本発明に係るリ
ードフレームを複数個積層して半導体チップを多段で立
体実装するので、薄くて集積度の高い半導体集積回路装
置を得ることができる。
【００４８】請求項５の半導体集積回路装置の製造方法
によれば、チップ搭載領域に半導体チップを搭載したリ
ードフレームを複数個スペーサを介して積層し、互いに
積層されたリードフレームの配線膜間が半田ボールによ
り接続された請求項４の半導体集積回路装置を得ること
ができる。
によれば、チップ搭載領域に半導体チップを搭載したリ
ードフレームを複数個スペーサを介して積層し、互いに
積層されたリードフレームの配線膜間が半田ボールによ
り接続された請求項４の半導体集積回路装置を得ること
ができる。
【図１】（Ａ）〜（Ｅ）は本発明リードフレームの製造
方法の一つの実施例を工程順に示す断面図で、特に
（Ｅ）は本発明リードフレームの一つの実施例を示す。
方法の一つの実施例を工程順に示す断面図で、特に
（Ｅ）は本発明リードフレームの一つの実施例を示す。
【図２】（Ａ）〜（Ｃ）はリードフレームを用いて半導
体集積回路装置を製造する本発明半導体集積回路装置の
製造方法の一つの実施例を工程順に示す断面図で、特に
（Ｃ）は本発明半導体集積回路装置の一つの実施例を示
す。
体集積回路装置を製造する本発明半導体集積回路装置の
製造方法の一つの実施例を工程順に示す断面図で、特に
（Ｃ）は本発明半導体集積回路装置の一つの実施例を示
す。
【図３】（Ａ）、（Ｂ）は積層するリードフレームが同
じ８個の半導体集積回路装置について本発明に係るもの
と従来例のものとを比較して示す断面図で、（Ａ）は本
発明の半導体集積回路装置を、（Ｂ）は従来例を示す。
じ８個の半導体集積回路装置について本発明に係るもの
と従来例のものとを比較して示す断面図で、（Ａ）は本
発明の半導体集積回路装置を、（Ｂ）は従来例を示す。
１・・・金属ベース材、３・・・接続性向上用金属膜、
４・・・拡散防止用金属膜、５・・・配線膜、６・・・
絶縁層、７・・・接続部を成す開口、９・・・スペー
サ、１０・・・配線基板、１１・・・リードフレーム、
１２・・・チップ搭載領域、１３・・・異方性導電性接
着剤、１４・・・バンプ、１５・・・半導体チップ、１
６・・・半田ボール。
４・・・拡散防止用金属膜、５・・・配線膜、６・・・
絶縁層、７・・・接続部を成す開口、９・・・スペー
サ、１０・・・配線基板、１１・・・リードフレーム、
１２・・・チップ搭載領域、１３・・・異方性導電性接
着剤、１４・・・バンプ、１５・・・半導体チップ、１
６・・・半田ボール。
フロントページの続き (72)発明者 長谷川 潔 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 太田 和也 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 飯島 朝雄 東京都豊島区南大塚３丁目37番５号 株式 会社ノース内 Ｆターム(参考） 5F067 AB04 CC02 CC05 CC07 DA07 DA16 DC12 DC13 DC17
Claims (5)
- 【請求項１】 絶縁層の一方の表面に配線膜が該膜表面
が該絶縁層の該一方の表面と略同一平面上に位置するよ
うに埋め込み状に形成された配線基板の上記絶縁層の他
方の表面に上記配線膜と接続された接続部を形成し、 上記配線基板の上記配線膜形成側の面に、チップ搭載領
域と、自他リードフレーム間を接続するリードフレーム
間接続用領域と、該両リードフレーム間の間隔を保つた
めのスペーサを設けてなることを特徴とするリードフレ
ーム。 - 【請求項２】 金属からなるベース材の一方の表面に配
線膜を選択メッキにより形成する工程と、 上記ベース材の上記配線膜が形成された側の面上に選択
的に絶縁層を形成することにより該配線膜を部分的に露
出させる開口からなる接続部を形成する工程と、 上記ベース材を他方の面側から選択的にエッチングする
ことにより、上記配線膜を露出させると共に該ベース材
自身からなるスペーサを形成する工程と、 を有することを特徴とするリードフレームの製造方法。 - 【請求項３】 上記ベース材の一方の表面に配線膜を選
択メッキする前に予めボンディング性向上用金属膜を該
ベース材を電位伝達経路とする電解メッキにより形成す
ることを特徴とする請求項２記載のリードフレームの製
造方法。 - 【請求項４】 絶縁層の一方の表面に配線膜が該膜表面
が該絶縁層の該一方の表面と略同一平面上に位置するよ
うに埋め込み状に形成された配線基板の上記絶縁層の他
方の表面に上記配線膜と接続された接続部を形成し、上
記配線基板の上記配線膜形成側の面に、チップ搭載領域
と、自他リードフレーム間を接続するリードフレーム間
接続用領域と、該両リードフレーム間の間隔を保つため
のスペーサを設けてなり、総てが同じ向きになるように
該スペーサを介して積層された複数のリードフレーム
と、 上記各リードフレームの上記チップ搭載領域に搭載され
た半導体チップと、 各隣接リードフレームの一方のリードフレームの配線膜
と他方のリードフレームの上記接続部に露出する配線膜
との間に存在してその間を電気的に接続する半田ボール
と、 を有したことを特徴とする半導体集積回路装置。 - 【請求項５】 絶縁層の一方の表面に配線膜が該膜表面
が該絶縁層の該一方の表面と略同一平面上に位置するよ
うに埋め込み状に形成された配線基板の上記絶縁層の他
方の表面に上記配線膜と接続された接続部を形成し、上
記配線基板の上記配線膜形成側の面に、チップ搭載領域
と、自他リードフレーム間を接続するリードフレーム間
接続用領域と、該両リードフレーム間の間隔を保つため
のスペーサを設けてなるリードフレームを複数用意し、 各リードフレームのチップ搭載領域にはチップを搭載
し、配線膜の上記スペーサが形成されたのと同じ側の面
に半田ボールを配設し、 上記各リードフレームを同じ向きで平行に重ね、各隣接
リードフレーム間の上記半田ボールにより一つのリード
フレームの配線膜と、それに隣接するリードフレームの
上記接続部に露出する配線膜との間が電気的に接続され
た状態にし、その状態で上記各半田ボールを加熱するこ
とにより、各隣接リードフレーム間に上記スペーサが介
在してその間の間隔が規定された状態を形成することに
より、上記全リードフレームを積層することを特徴とす
る半導体集積装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000029858A JP4794714B2 (ja) | 2000-02-08 | 2000-02-08 | 半導体集積回路装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000029858A JP4794714B2 (ja) | 2000-02-08 | 2000-02-08 | 半導体集積回路装置とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001223289A true JP2001223289A (ja) | 2001-08-17 |
| JP4794714B2 JP4794714B2 (ja) | 2011-10-19 |
Family
ID=18554950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000029858A Expired - Fee Related JP4794714B2 (ja) | 2000-02-08 | 2000-02-08 | 半導体集積回路装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4794714B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007184362A (ja) * | 2006-01-05 | 2007-07-19 | Hitachi Cable Ltd | 積層型半導体装置及びその製造方法 |
| JP2008182163A (ja) * | 2007-01-26 | 2008-08-07 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法と半導体装置 |
| JP2008204998A (ja) * | 2007-02-16 | 2008-09-04 | Toppan Printing Co Ltd | 高集積半導体装置 |
| US8859420B2 (en) | 2004-10-01 | 2014-10-14 | Invensas Corporation | Structure and method of making interconnect element, and multilayer wiring board including the interconnect element |
| JP2021005670A (ja) * | 2019-06-27 | 2021-01-14 | 新光電気工業株式会社 | 電子部品装置及び電子部品装置の製造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62230091A (ja) * | 1986-03-31 | 1987-10-08 | 日立化成工業株式会社 | 配線板の製造法 |
| JPH08148625A (ja) * | 1994-11-22 | 1996-06-07 | Sony Corp | リードフレームの製造方法 |
| JPH08340164A (ja) * | 1995-06-09 | 1996-12-24 | Fujitsu General Ltd | Ｂｇａ型パッケージの面実装構造 |
| JPH11163022A (ja) * | 1997-11-28 | 1999-06-18 | Sony Corp | 半導体装置、その製造方法及び電子機器 |
| JP2000012765A (ja) * | 1998-06-17 | 2000-01-14 | Nec Corp | 積層型半導体装置放熱構造 |
-
2000
- 2000-02-08 JP JP2000029858A patent/JP4794714B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62230091A (ja) * | 1986-03-31 | 1987-10-08 | 日立化成工業株式会社 | 配線板の製造法 |
| JPH08148625A (ja) * | 1994-11-22 | 1996-06-07 | Sony Corp | リードフレームの製造方法 |
| JPH08340164A (ja) * | 1995-06-09 | 1996-12-24 | Fujitsu General Ltd | Ｂｇａ型パッケージの面実装構造 |
| JPH11163022A (ja) * | 1997-11-28 | 1999-06-18 | Sony Corp | 半導体装置、その製造方法及び電子機器 |
| JP2000012765A (ja) * | 1998-06-17 | 2000-01-14 | Nec Corp | 積層型半導体装置放熱構造 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8859420B2 (en) | 2004-10-01 | 2014-10-14 | Invensas Corporation | Structure and method of making interconnect element, and multilayer wiring board including the interconnect element |
| JP2007184362A (ja) * | 2006-01-05 | 2007-07-19 | Hitachi Cable Ltd | 積層型半導体装置及びその製造方法 |
| JP4650269B2 (ja) * | 2006-01-05 | 2011-03-16 | 日立電線株式会社 | 積層型半導体装置の製造方法 |
| JP2008182163A (ja) * | 2007-01-26 | 2008-08-07 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法と半導体装置 |
| JP2008204998A (ja) * | 2007-02-16 | 2008-09-04 | Toppan Printing Co Ltd | 高集積半導体装置 |
| JP2021005670A (ja) * | 2019-06-27 | 2021-01-14 | 新光電気工業株式会社 | 電子部品装置及び電子部品装置の製造方法 |
| JP7271337B2 (ja) | 2019-06-27 | 2023-05-11 | 新光電気工業株式会社 | 電子部品装置及び電子部品装置の製造方法 |
| US11955410B2 (en) | 2019-06-27 | 2024-04-09 | Shinko Electric Industries Co., Ltd. | Electronic component apparatus having a first lead frame and a second lead frame and an electronic component provided between the first lead frame and the second lead frame |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4794714B2 (ja) | 2011-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6969916B2 (en) | Substrate having built-in semiconductor apparatus and manufacturing method thereof | |
| JP4716819B2 (ja) | インターポーザの製造方法 | |
| JP4431123B2 (ja) | 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法 | |
| JP4055717B2 (ja) | 半導体装置およびその製造方法 | |
| TWI278048B (en) | Semiconductor device and its manufacturing method | |
| JP4271590B2 (ja) | 半導体装置及びその製造方法 | |
| JP3813402B2 (ja) | 半導体装置の製造方法 | |
| JP5193898B2 (ja) | 半導体装置及び電子装置 | |
| TWI400025B (zh) | 線路基板及其製作方法 | |
| US8510936B2 (en) | Manufacturing method of package carrier | |
| JP4052915B2 (ja) | 回路装置の製造方法 | |
| JP2001244365A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
| JP2004343030A (ja) | 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール | |
| US20040183192A1 (en) | Semiconductor device assembled into a chip size package | |
| JP3653452B2 (ja) | 配線回路基板とその製造方法と半導体集積回路装置とその製造方法 | |
| JP4950743B2 (ja) | 積層配線基板及びその製造方法 | |
| JP2004119726A (ja) | 回路装置の製造方法 | |
| TW200939424A (en) | Package structure with embedded die and method of fabricating the same | |
| KR100658022B1 (ko) | 회로 장치의 제조 방법 | |
| JP5238182B2 (ja) | 積層配線基板の製造方法 | |
| KR100639737B1 (ko) | 회로 장치의 제조 방법 | |
| JP4794714B2 (ja) | 半導体集積回路装置とその製造方法 | |
| JP2009004813A (ja) | 半導体搭載用配線基板 | |
| JP2001119148A (ja) | Ｉｃチップ内蔵多層基板及びその製造方法 | |
| JP4514538B2 (ja) | 回路装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041101 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050131 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050217 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050218 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070116 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070830 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070830 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071102 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080926 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081202 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090302 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100302 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100528 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100602 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100818 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110726 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110727 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140805 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140805 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140805 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140805 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140805 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |