JP2007184362A - 積層型半導体装置及びその製造方法 - Google Patents

積層型半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2007184362A
JP2007184362A JP2006000682A JP2006000682A JP2007184362A JP 2007184362 A JP2007184362 A JP 2007184362A JP 2006000682 A JP2006000682 A JP 2006000682A JP 2006000682 A JP2006000682 A JP 2006000682A JP 2007184362 A JP2007184362 A JP 2007184362A
Authority
JP
Japan
Prior art keywords
semiconductor device
circuit board
stacked
stacked semiconductor
protrusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006000682A
Other languages
English (en)
Other versions
JP4650269B2 (ja
Inventor
Akiji Shibata
明司 柴田
Kimio Inaba
公男 稲葉
Masayuki Hosono
眞行 細野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2006000682A priority Critical patent/JP4650269B2/ja
Priority to US11/447,975 priority patent/US7626126B2/en
Publication of JP2007184362A publication Critical patent/JP2007184362A/ja
Application granted granted Critical
Publication of JP4650269B2 publication Critical patent/JP4650269B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

【課題】層間接続の信頼性を高めることができるとともに、製造コストの低廉化を図ることができる積層型半導体装置及びその製造方法を提供する。
【解決手段】層間接続用の半田ボール２を用いたリフロー実装によって積層型に接合され、半導体チップ５，１０を搭載するボールグリッドアレイ用の回路基板６，１１を有する複数の半導体装置３，４を備えた積層型半導体装置１において、回路基板６の両端縁におけるチップ搭載側面両側部に基板傾斜規制用の突起８が配設されている。
【選択図】図１

Description

本発明は、例えばＩＣカード等の電子機器を構成する電子部品に実施して好適な積層型半導体装置及びその製造方法に関する。
一般に、電子機器は、プリント配線板の片面あるいは両面に複数の半導体部品（電子部品）を実装して機能している。この場合、複数の半導体部品は通常プリント配線板の平面上で縦横に並列して配置される。
近年、この種の電子機器においては、部品の高密度実装化に伴い、単一の半導体装置（半導体パッケージ）の中に複数の半導体チップを、あるいは複数の半導体装置をそれぞれ積層してなる積層型半導体装置を備えたものが出現してきている。
このような積層型半導体装置は、ＢＧＡ（ボールグリッドアレイ）用のプリント配線板を有する個々の半導体装置を組み立てた後、これら半導体装置を半導体装置実装用の回路基板（マザーボード）上に積層することにより製造される。
従来、この種の積層型半導体装置には、封止樹脂によって封止された半導体チップを搭載する複数の配線基板と、これら配線基板のうち互いに隣り合う２つの配線基板を接続するための層間接続端子と、この層間接続端子の搭載側で互いに間隔をもって並列する複数のダミーバンプとを備えたものが知られている（特許文献１）。
また、従来の積層型半導体装置には、半導体チップを搭載する複数の中間基板と、これら中間基板のうち互いに隣り合う２つの中間基板を接続するための層間接続端子と、この層間接続端子の材料より柔らかい材料からなる外部接続端子とを備えたものも知られている（特許文献２）。
ところで、上記した従来の積層型半導体装置を製造するには、半田融点以上に加熱されたリフロー炉内にコンベア等で接合対象としての半導体装置（ＢＧＡ型半導体装置）を積層した状態で搬入し、リフロー炉内で半田ボールを溶融させた半導体装置をリフロー炉外に搬出して半田ボールを硬化させることにより行われる。
特開２００３−１３３５１９号公報 特開２００２−７６２６５号公報
しかし、特許文献１によると、互いに隣り合う２つの配線基板間に介在するダミーバンプが温度サイクル試験時や機械的応力試験時に半導体チップを撓ませる機能を備えているものの、半導体装置（配線基板）の傾斜を抑制する機能を備えておらず、このため次に示すような問題が生じる。
特許文献１に示す積層型半導体装置において、半田ボールを下にしてリフロー実装する場合、積層する側（上側）の半導体装置がその下の半導体装置に予め形成されたランドに半田接合される。また、半田ボールを上にしてリフロー実装する場合には、上記した場合と反対に、積層される側（下側）の半導体装置がその上の半導体装置に予め形成されたランドに半田接合される。
この際、半導体装置がリフロー炉内にコンベア等で搬送されると、リフロー炉内で徐々に加熱され、半田融点以上の温度で半田ボールの溶融が開始する。この半田ボールの溶融は、全ての半田ボール搭載位置で同じタイミングで行われることはなく、リフロー炉内を先に通過する搭載位置の半田ボールが半田融点以上の温度に先に達するため、これら半田ボールから行われる。
このようにして溶融した半田ボールは、ランド上で濡れ広がることにより形状を変えるとともに、その高さが低くなる。この場合、前述したように半田ボールの溶融開始のタイミングが異なるため、ランド上で濡れ広がった半田ボールと未だ濡れ広がっていない半田ボールとでは高さの点で寸法差が生じ、半導体装置が傾斜することになる。半導体装置の傾斜（溶融タイミングによっては自重で加速される）が進むと、リフロー実装前には均等に接触していた半田ボールとランドとの位置関係が変化し、溶融開始の遅い側の半田ボールとランドとの間の寸法が溶融開始の早い側の半田ボールとランドとの間の寸法より大きくなることにより、配線基板の平行度が悪くなり、層間の接合不良を引き起こして層間接続の信頼性が低下する。このことは、半導体装置の積層数が多い程、それだけ全体の重量が大きくなるため、顕著である。
一方、特許文献２によると、リフロー実装時にランド上で濡れ広がった後にも半田ボールの高さの減少度が低く、特許文献１に示すような問題は生じ難いが、半田ボールが銅あるいはニッケルを核にもつ特殊な半田ボールであるため、製造コストが嵩むという問題がある。
従って、本発明の目的は、層間接続の信頼性を高めることができるとともに、製造コストの低廉化を図ることができる積層型半導体装置及びその製造方法を提供することにある。
（１）本発明は、上記目的を達成するために、層間接続用の半田ボールを用いたリフロー実装によって積層型に接合され、半導体チップを搭載するボールグリッドアレイ用の回路基板を有する複数の半導体装置を備えた積層型半導体装置において、前記回路基板のうち互いに隣り合う２つの回路基板間に基板傾斜規制用の突起が配設されていることを特徴とする積層型半導体装置を提供する。
（２）本発明は、上記目的を達成するために、層間接続用の半田ボールを用いたリフロー実装によって積層型に接合され、半導体チップを搭載するボールグリッドアレイ用の回路基板を有する複数の半導体装置を備えた積層型半導体装置の製造方法において、前記回路基板にチップ搭載用の接着材を配置する工程と、前記回路基板に未硬化の前記接着材を介して前記半導体チップを搭載するとともに、前記回路基板のうち互いに隣り合う２つの回路基板間に基板傾斜規制用の突起を前記未硬化の接着材によって配置する工程と、前記未硬化の接着材を硬化させる工程とを備えたことを特徴とする積層型半導体装置の製造方法を提供する。
本発明によると、層間接続の信頼性を高めることができるとともに、製造コストの低廉化を図ることができる。
[第１の実施の形態]
図１は、本発明の第１の実施の形態に係る積層型半導体装置を説明するために示す図である。図１（ａ）は断面図を、図１（ｂ）はＡ矢視図を、図１（ｃ）は側面図をそれぞれ示す。
〔積層型半導体装置の全体構成〕
図１（ａ）〜（ｃ）において、符号１で示す積層型半導体装置１は、層間接続用の半田ボール２を用いたリフロー実装によって積層型に接合された２つの半導体装置３，４から大略構成されている。
（半導体装置３の構成）
半導体装置３は、回路面５Ａを基板側に有する半導体チップ５と、この半導体チップ５を搭載するＢＧＡ用の回路基板（配線基板）６とを備えている。
半導体チップ５は、回路基板６の幅方向中央部に平面略Ｈ字状の接着フィルム７によって搭載されている。接着フィルム７は、回路基板６のチップ搭載側面における幅方向中央部及び両端縁に貼付されている。
回路基板６は、絶縁板（図示せず）に所定の導体パターン（図示せず）を形成してなり、全体が矩形板によって形成されている。回路基板６の両端縁（半導体装置３，４を搬送して積層型に接合するためのリフロー炉に対する搬送側端縁及び反搬送側端縁）の上面（チップ搭載側面）における両側部（回路基板６の４つの角部）には基板傾斜規制用の突起８が接着フィルム７を介して貼付されている。
突起８は、全体が難燃・絶縁性有機材料からなる六面体によって形成されている。突起８の高さは、半田ボール２の高さより小さい寸法に設定されている。その厚さは、均一な寸法に設定されている。難燃・絶縁性材料としてはポリイミドフィルムや液晶ポリマーフィルム等が用いられる。回路基板６のチップ反搭載側面（ランド）には外部接続用の半田ボール９が搭載されている。半田ボール９は、半導体チップ５の両側方領域における回路基板６の両側縁にそれぞれ複数個（図１では７個）並列して配置されている。
（半導体装置４の構成）
半導体装置４は、半導体装置３と同様に回路面１０Ａを基板側に有する半導体チップ１０と、この半導体チップ１０を搭載するＢＧＡ用の回路基板（配線基板）１１とを備え、半導体装置３上に接合されている。
半導体チップ１０は、半導体チップ５と同様に、回路基板１１の幅方向中央部に平面略矩形状の接着フィルム１２によって搭載されている。
回路基板１１は、絶縁板（図示せず）に所定の導体パターン（図示せず）を形成してなり、全体が回路基板６の外形サイズと同一の矩形板によって形成されている。回路基板１１のチップ反搭載側面（ランド）には層間接続用の半田ボール２が搭載されている。半田ボール２は、半導体チップ１０の両側方領域及び半田ボール９の上方領域における回路基板１１の両側縁にそれぞれ複数個（図１では７個）並列して配置されている。
次に、本発明の第１の実施の形態に係る積層型半導体装置の製造方法につき、図２を用いて説明する。図２は、本発明の第１の実施の形態に係る積層型半導体装置の製造方法を説明するために示すフローチャートである。
本実施の形態に示す積層型半導体装置の製造方法は、「接着フィルムの貼付」及び「突起の配置」・「半導体チップの配置」・「接着フィルムの硬化」・「半導体装置の接合」の各工程が順次実施されるため、これら各工程を順次説明する。
「接着フィルムの貼付」
予め絶縁基板（図示せず）に導体パターン（図示せず）を形成してなる（図２のステップＳ１）回路基板６，１１の回路面側にそれぞれ平面略Ｈ字状の接着フィルム７と平面略矩形状の接着フィルム１２を貼付する（図２のステップＳ２）。この場合、接着フィルム７は回路基板６のチップ搭載位置（１箇所）及び突起接着位置（４箇所）を含む領域に、また接着フィルム１２はチップ搭載位置（１箇所）にそれぞれ貼付される。なお、回路基板６，１１上に接着材としてそれぞれ接着フィルム７，１２を貼付する場合について説明したが、これら接着フィルム７，１２を貼付する代わりに接着剤を塗布してもよい。
「突起の配置」
回路基板６の突起接着位置に接着フィルム７を介して４つの突起８を配置する（図２のステップＳ３）。この場合、突起８の接着は、接着フィルム７の形成・接着に用いるプレス金型によってその形成と同時に実施される。
「半導体チップの配置」
回路基板６，１１の各チップ搭載位置にそれぞれ接着フィルム７，１２を介して半導体チップ５，１０を配置する（図２のステップＳ４）。この場合、半導体チップ５，１０の配置は、突起８の配置前に、あるいは突起８の配置と同時に実施してもよい。
「接着フィルムの硬化」
回路基板６，１１上の接着フィルム７，１２を硬化させる(図２のステップＳ５)。この場合、接着フィルム７が硬化すると、回路基板６，１１の各チップ搭載側面にそれぞれ接着フィルム７と接着フィルム１２を介して半導体チップ５，１０が搭載されるとともに、回路基板６のチップ搭載側面に突起８が接着される。
「半導体装置の接合」
回路基板６，１１のチップ反搭載側面（ランド）にそれぞれ半田ボール９，２を搭載する。ここで、半田ボール９，２を搭載するにあたり、半導体チップ５，１０の封止工程やワイヤボンディング工程を必要とする場合には、これら工程が「半導体装置の接合」の工程前に実施される（図２のステップＳ６）。
次いで、両回路基板６，１１間に半田ボール２が介在するように半導体装置３，４を積層するとともに、実装用基板（図示せず）上に半田ボール９を介して半導体装置３を積層する。この場合、半導体装置３，４（実装用基板）を積層するにあたり、酸化膜を除去するとともに、リフロー炉へのコンベア搬送等に伴う半導体装置３，４間のずれを抑制するために、半田ボール２，９の表面及び半導体装置３（実装用基板）のランドにフラックスを塗布する。
しかる後、半導体装置３，４を積層した状態でリフロー炉（図示せず）内に搬入した後、リフロー炉外に搬出して半田ボール２，９を硬化させる。この場合、半田ボール２，９が硬化すると、半導体装置３，４が半田ボール２を介して互いに接合される（図２のステップＳ７）とともに、実装用基板上に半田ボール９を介して半導体装置３が接合される。
このようにして、積層型半導体装置１を製造することができる。
次に、本実施形態の積層型半導体装置（突起有りのもの）及び従来の積層型半導体装置（突起無しのもの）の各製造方法において、半導体装置３，４を積層した状態でリフロー炉内に搬送する場合の基板動作につき、図３及び図４を用いて説明する。
図３は、従来における積層型半導体装置の製造方法において、半導体装置を積層した状態でリフロー炉内に搬送する場合の回路基板の動作を説明するために示す図である。図３（ａ）は、回路基板のリフロー炉内への搬入前の状態を示す断面図である。図３（ｂ）は、回路基板の一部をリフロー炉内への搬入した状態を示す断面図である。図４は、本発明の第１の実施の形態に係る積層型半導体装置の製造方法において、半導体装置を積層した状態でリフロー炉内に搬送する場合の回路基板の動作を説明するために示す図である。図４（ａ）は、回路基板のリフロー炉内への搬入前の状態を示す断面図である。図４（ｂ）は、回路基板の一部をリフロー炉内への搬入した状態を示す断面図である。図４（ｃ）は、回路基板のリフロー炉内への搬入後の状態を示す断面図である。図３（ａ）及び（ｂ）において、図４（ａ）〜（ｃ）と同一の部材については同一の符号を付し、詳細な説明は省略する。
従来における積層型半導体装置の製造方法において、図３（ａ）に示すように半導体装置３，４を積層し、この積層状態でリフロー炉内に搬入すると、回路基板１１の搬送側端縁上の半田ボール２が回路基板１１上の反搬送側端縁上の半田ボール２と比べて先に溶融するため、その高さが反搬送側端縁上の半田ボール２の高さと比べて低くなり、図３（ｂ）に示すように回路基板１１が回路基板６に対して角度θ2をもって傾斜する。これにより、回路基板１１の反搬送側端縁上の半田ボール２が回路基板６のランドから離間し、層間の接続不良が発生する。
これに対して、本実施の形態における積層型半導体装置の製造方法において、図４（ａ）に示すように半導体装置３，４を積層し、この積層状態でリフロー炉内に搬入すると、従来における積層型半導体装置の製造方法と同様に、回路基板１１の搬送側端縁上の半田ボール２が回路基板１１の反搬送側端縁上の半田ボール２と比べて先に溶融するため、その高さが反搬送側端縁上の半田ボール２の高さと比べて低くなるが、図４（ｂ）に示すように回路基板６の搬送側端縁上の突起８に回路基板１１の搬送側端縁が当接するため、回路基板１１が回路基板６に対して角度θ2より小さい角度θ1（θ1＜θ2）をもって傾斜する。これにより、回路基板１１の反搬送側端縁上の半田ボール２が回路基板６のランドから離間することはなく、良好な層間接続が行われる。
この場合、半田ボール２の表面及び半導体装置３のランドにフラックス１３を塗布すると、半導体装置３，４が一層効果的に接合される。例えば、直径が０．４５ｍｍの半田ボール２を回路基板１１のランド（直径０．３ｍｍ）に搭載した場合には半田ボール２の高さが約０．４ｍｍとなり、半導体装置３，４の接合が正常に行われた場合にはその高さが０．３３ｍｍとなる。このため、半田ボール２の溶融開始タイミングが異なると、溶融の早い側の半田ボール２はランド上で濡れ広がり、溶融の遅い側の半田ボール２より約０．０７ｍｍ（０．４ｍｍ−０．３３ｍｍ）低くなり、半導体装置４が半導体装置３に対して傾斜することになる。この結果、溶融開始が遅い側の半田ボール２の先端がランドから離間することになるが、この離間寸法が半田ボール２とランドとの間に介在するフラックス１３の高さｔ（ｔ≒０．０５ｍｍ）より小さい寸法であれば、半田ボール２がランド上で濡れ広がり、半導体装置３，４が接合不良を引き起こすことはない。
この後、回路基板４の反搬送側端縁上の半田ボール２が溶融するため、その高さが図４（ｃ）に示すように搬送側端縁上の半田ボール２と略同一の高さとなり、半導体装置３，４が回路基板６，１１を平行にした状態で接合される。
ここで、本実施の形態に示す積層型半導体装置１における突起８の高さＨは、半導体装置３，４の接合が正常に行われた状態において半田ボール２の高さをｈとすると、ｈ×０．８≦Ｈ≦ｈの範囲に設定されていることが好ましい。この場合、突起８の高さＨが半田ボール２の高さｈより大きいと、突起８が半導体装置３，４の接合の妨げとなる。一方、突起８の高さＨが半田ボール２の高さｈの８０％より小さいと、接合不良を引き起こす。
[第１の実施の形態の効果]
以上説明した第１の実施の形態によれば、次に示す効果が得られる。
（１）リフロー実装時に回路基板１１の搬送側端縁上の半田ボール２が回路基板１１の反搬送側端縁上の半田ボール２と比べて先に溶融しても、回路基板６の搬送側端縁上の突起８に回路基板１１の搬送側端縁が当接するため、回路基板１１の回路基板６に対する傾斜を抑制することができる。これにより、回路基板１１の反搬送側端縁上の半田ボール２が回路基板６のランドから離間することはなく、良好な層間接続が行われ、層間接続の信頼性を高めることができる。
（２）層間接続用の半田ボール２が銅あるいはニッケルを核にもつものではなく、通常の半田ボールを用いて積層型半導体装置１を製造することができ、製造コストの低廉化を図ることができる。
（３）突起８の材料が絶縁性有機材料であるため、金属材料と比較して加工性が良好になり、また静電誘導による信号伝送への悪影響を排除することができる。また、突起８の材料が難燃性材料であるため、近年における地球環境保護への対策にも応じることができる。
（４）複数（実施形態では４個）の突起８を同時に加工して回路基板６の４箇所に接着したため、突起８の加工・接着時間を短縮することができる。この場合、突起８の加工・接着において、接着フィルム７を加工・接着（貼付）する場合に用いた加工・接着装置を用いれば、専用の装置は不要である。
（５）回路基板６に未硬化の接着フィルム７を介して突起８を配置するとともに、半導体チップ５を配置し、その後未硬化の接着フィルム７を硬化させるため、半導体チップ５に熱的・機械的ストレスを与えることがない。
（６）チップ搭載用の接着フィルム７を用いて突起８を回路基板６に接着することができるため、突起接着用の接着フィルムが不要になる。これにより、回路基板６に突起８を取り付けるための工程数を削減することができ、突起８の取付作業を簡単に行うことができる。また、回路基板３に接着フィルム７を介して突起８を接着できることは、突起８の材料量を低減することができ、材料コストの低廉化を図ることができる。
[第２の実施の形態]
図５は、本発明の第２の実施の形態に係る積層型半導体装置を説明するために示す図である。図５（ａ）は断面図を、図５（ｂ）はＢ矢視図を、図５（ｃ）は側面図をそれぞれ示す。図５（ａ）〜（ｃ）において、図１（ａ）〜（ｃ）と同一又は同等の部材については同一の符号を付し、詳細な説明は省略する。
図５に示すように、第２の実施の形態に示す積層型半導体装置５１は、回路基板６に対し、半導体チップ５を搭載するための第１接着フィルム５２とは異なる第２接着フィルム（図示せず）によって突起８を接着した点に特徴がある。
このため、突起８は、その平面形状（矩形）と略同一の平面形状をもつ第２接着フィルムを介して回路基板６上に接着されている。また、半導体チップ５，１０は、それぞれ封止樹脂５３，５４によって封止され、かつ回路基板６，１１上に第１接着フィルムを介して搭載されている。
[第２の実施の形態の効果]
以上説明した第２の実施の形態によれば、第１の実施の形態の効果（１）〜（５）に加え、次に示す効果が得られる。
第１接着フィルム５２及び第２接着フィルムの平面形状は矩形であるため、その加工を簡単に行うことができる。
以上、本発明の積層型半導体装置（方法）を上記の実施の形態に基づいて説明したが、本発明は上記の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々の態様において実施することが可能であり、例えば次に示すような変形も可能である。
（１）各実施の形態においては、半導体装置３，４を２層に接合してなる積層型半導体装置１である場合について説明したが、本発明はこれに限定されず、例えば図６に示すように半導体装置６１〜６４を４層に接合してなる積層型半導体装置６５であってもよい。また、３層あるいは５層以上であってもよく、その層数は適宜変更することが自由である。
（２）各実施の形態においては、層間接続用の半田ボール２及び外部接続用の半田ボール９が半導体チップ５，１０の両側方領域に配置されている場合について説明したが、本発明はこれに限定されず、図７（ａ）及び（ｂ）に示すように層間接続用の半田ボール２を半導体チップ５の両側方領域に、また外部接続用の半田ボール９を半導体チップ５の下方領域にそれぞれ配置してもよい。
（３）各実施の形態においては、突起８が回路基板６の両端縁のチップ搭載側面両側部（４箇所）に配置されている場合について説明したが、本発明はこれに限定されず、回路基板１１の両端縁のチップ反搭載側面両側部に突起を配置してもよい。すなわち要するに、本発明における基板傾斜規制用の突起は、複数の回路基板のうち互いに隣り合う２つの回路基板間に配設されていればよい。また、その個数についても、リフロー実装時に層間の接合不良を引き起こすものでなければ、特に限定されない。
（４）各実施の形態においては、半導体チップ５，１０がそれぞれ回路基板６，１１に接着フィルム７，１２，５２によって搭載されている場合について説明したが、本発明はこれに限定されず、半導体チップと回路基板との間にアンダーフィルを充填させてもよい。
（ａ）〜（ｃ）は、本発明の第１の実施の形態に係る積層型半導体装置を説明するために示す断面図及びＡ矢視図・側面図。 本発明の第１の実施の形態に係る積層型半導体装置の製造方法を説明するために示すフローチャート。 （ａ）及び（ｂ）は、従来における積層型半導体装置の製造方法において、半導体装置を積層した状態でリフロー炉内に搬送する場合の回路基板の動作を説明するために示す断面図。 （ａ）〜（ｃ）は、本発明の第１の実施の形態に係る積層型半導体装置の製造方法において、半導体装置を積層した状態でリフロー炉内に搬送する場合の回路基板の動作を説明するために示す断面図。 （ａ）〜（ｃ）は、本発明の第２の実施の形態に係る積層型半導体装置を説明するために示す断面図及びＢ矢視図・側面図。 本発明の各実施の形態に係る積層型半導体装置の変形例（１）を説明するために示す断面図。 （ａ）及び（ｂ）は、本発明の各実施の形態に係る積層型半導体装置の変形例（２）を説明するために示す断面図と側面図。
符号の説明
１，５１，６５…積層型半導体装置、２…層間接続用の半田ボール、３，４，６１〜６４…半導体装置、５，１０…半導体チップ、５Ａ，１０Ａ…回路面、６，１１…回路基板、７，１２…接着フィルム、８…突起、９…外部接続用の半田ボール、１３…フラックス、５２…第１接着フィルム、５３，５４…封止樹脂

Claims (7)

  1. 層間接続用の半田ボールを用いたリフロー実装によって積層型に接合され、半導体チップを搭載するボールグリッドアレイ用の回路基板を有する複数の半導体装置を備えた積層型半導体装置において、
    前記回路基板のうち互いに隣り合う２つの回路基板間に基板傾斜規制用の突起が配設されていることを特徴とする積層型半導体装置。
  2. 前記突起は、前記２つの回路基板のうち下方の回路基板の両端縁上面であって、前記複数の半導体装置を搬送して積層型に接合するためのリフロー炉に対する搬送側領域及び前記搬送側領域と反対側に位置する反搬送側領域に配置されている請求項１に記載の積層型半導体装置。
  3. 前記突起の高さは、前記２つの回路基板間に介在する前記半田ボールの高さより小さい寸法に設定されている請求項１に記載の積層型半導体装置。
  4. 前記突起は、前記回路基板の片側面であって前記半導体チップを搭載する側に配置されている請求項１に記載の積層型半導体装置。
  5. 前記突起は、絶縁性有機材料によって形成されている請求項１に記載の積層型半導体装置。
  6. 層間接続用の半田ボールを用いたリフロー実装によって積層型に接合され、半導体チップを搭載するボールグリッドアレイ用の回路基板を有する複数の半導体装置を備えた積層型半導体装置の製造方法において、
    前記回路基板にチップ搭載用の接着材を配置する工程と、
    前記回路基板に未硬化の前記接着材を介して前記半導体チップを搭載するとともに、前記回路基板のうち互いに隣り合う２つの回路基板間に基板傾斜規制用の突起を前記未硬化の接着材によって配置する工程と、
    前記未硬化の接着材を硬化させる工程とを備えたことを特徴とする積層型半導体装置の製造方法。
  7. 絶縁性フィルムを打ち抜くことにより前記突起を複数個形成し、前記複数個の突起を前記回路基板に同時に貼り付ける請求項６に記載の積層型半導体装置の製造方法。
JP2006000682A 2006-01-05 2006-01-05 積層型半導体装置の製造方法 Expired - Fee Related JP4650269B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006000682A JP4650269B2 (ja) 2006-01-05 2006-01-05 積層型半導体装置の製造方法
US11/447,975 US7626126B2 (en) 2006-01-05 2006-06-07 Multilayer semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006000682A JP4650269B2 (ja) 2006-01-05 2006-01-05 積層型半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010024254A Division JP5170123B2 (ja) 2010-02-05 2010-02-05 積層型半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2007184362A true JP2007184362A (ja) 2007-07-19
JP4650269B2 JP4650269B2 (ja) 2011-03-16

Family

ID=38223193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006000682A Expired - Fee Related JP4650269B2 (ja) 2006-01-05 2006-01-05 積層型半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7626126B2 (ja)
JP (1) JP4650269B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008204998A (ja) * 2007-02-16 2008-09-04 Toppan Printing Co Ltd 高集積半導体装置
JP2010147090A (ja) * 2008-12-16 2010-07-01 Renesas Technology Corp 半導体装置及びその製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010186848A (ja) * 2009-02-12 2010-08-26 Fujitsu Ltd 電子部品ユニットの製造方法
EP2309829A1 (en) * 2009-09-24 2011-04-13 Harman Becker Automotive Systems GmbH Multilayer circuit board
US20110084375A1 (en) * 2009-10-13 2011-04-14 Freescale Semiconductor, Inc Semiconductor device package with integrated stand-off

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0284368U (ja) * 1988-12-17 1990-06-29
JPH0846313A (ja) * 1994-07-29 1996-02-16 Fujitsu Ltd パッケージの実装構造
JPH10112478A (ja) * 1996-10-04 1998-04-28 Denso Corp ボールグリッドアレイ半導体装置及びその実装方法
JP2001223289A (ja) * 2000-02-08 2001-08-17 Sony Corp リードフレームと、その製造方法と、半導体集積回路装置と、その製造方法
JP2002076265A (ja) * 2000-09-01 2002-03-15 Sony Corp 半導体デバイスの実装方法、半導体デバイス及び半導体装置
JP2004023084A (ja) * 2002-06-20 2004-01-22 Dt Circuit Technology Co Ltd ３次元モジュール、３次元モジュールの製造方法
JP2004311667A (ja) * 2003-04-07 2004-11-04 Hitachi Cable Ltd 半導体装置及び電子装置、ならびに配線板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW434767B (en) * 1998-09-05 2001-05-16 Via Tech Inc Package architecture of ball grid array integrated circuit device
US6400033B1 (en) * 2000-06-01 2002-06-04 Amkor Technology, Inc. Reinforcing solder connections of electronic devices
US6778404B1 (en) * 2000-06-02 2004-08-17 Micron Technology Inc Stackable ball grid array
KR100443504B1 (ko) * 2001-06-12 2004-08-09 주식회사 하이닉스반도체 볼 그리드 어레이 패키지 구조 및 그 제조방법
JP3847602B2 (ja) 2001-10-30 2006-11-22 シャープ株式会社 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法
DE10227342B4 (de) * 2002-06-19 2008-06-05 Qimonda Ag Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
JP3923441B2 (ja) * 2003-03-25 2007-05-30 三光株式会社 難燃性合成樹脂組成物

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0284368U (ja) * 1988-12-17 1990-06-29
JPH0846313A (ja) * 1994-07-29 1996-02-16 Fujitsu Ltd パッケージの実装構造
JPH10112478A (ja) * 1996-10-04 1998-04-28 Denso Corp ボールグリッドアレイ半導体装置及びその実装方法
JP2001223289A (ja) * 2000-02-08 2001-08-17 Sony Corp リードフレームと、その製造方法と、半導体集積回路装置と、その製造方法
JP2002076265A (ja) * 2000-09-01 2002-03-15 Sony Corp 半導体デバイスの実装方法、半導体デバイス及び半導体装置
JP2004023084A (ja) * 2002-06-20 2004-01-22 Dt Circuit Technology Co Ltd ３次元モジュール、３次元モジュールの製造方法
JP2004311667A (ja) * 2003-04-07 2004-11-04 Hitachi Cable Ltd 半導体装置及び電子装置、ならびに配線板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008204998A (ja) * 2007-02-16 2008-09-04 Toppan Printing Co Ltd 高集積半導体装置
JP2010147090A (ja) * 2008-12-16 2010-07-01 Renesas Technology Corp 半導体装置及びその製造方法
US8648453B2 (en) 2008-12-16 2014-02-11 Renesas Electronics Corporation Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
US7626126B2 (en) 2009-12-01
US20070151754A1 (en) 2007-07-05
JP4650269B2 (ja) 2011-03-16

Similar Documents

Publication Publication Date Title
US8575763B2 (en) Semiconductor device and method of manufacturing the same
US8826527B2 (en) Electronic component-embedded printed circuit board and method of manufacturing the same
US7091619B2 (en) Semiconductor device, semiconductor package, electronic device, electronic apparatus, and manufacturing methods of semiconductor device and electronic device
US20070252285A1 (en) Semiconductor device, electronic device, electronic apparatus, and method of manufacturing semiconductor device
US20060151206A1 (en) Semiconductor device and manufacturing method therefor
US20100258953A1 (en) Substrate and semiconductor device
TW201405745A (zh) 晶片封裝基板、晶片封裝結構及其製作方法
US20040227236A1 (en) Semiconductor device, electronic device, electronic apparatus, and methods for manufacturing carrier substrate, semiconductor device, and electronic device
KR20130129100A (ko) 반도체 장치 및 그 제조 방법
JP4650269B2 (ja) 積層型半導体装置の製造方法
JP2010050150A (ja) 半導体装置及び半導体モジュール
KR20070051165A (ko) 프리 솔더 범프를 갖는 반도체 패키지와, 그를 이용한 적층패키지 및 그의 제조 방법
KR101043328B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
KR20150019290A (ko) 반도체 패키지 및 이의 제조방법
JP2005039206A (ja) 半導体チップ表面実装方法
KR101440342B1 (ko) 반도체 패키지 제조용 서포팅 장치 및 이를 이용한 반도체 패키지 제조 방법
JP5170123B2 (ja) 積層型半導体装置及びその製造方法
US8878070B2 (en) Wiring board and method of manufacturing a semiconductor device
KR20130073515A (ko) 반도체 패키지 및 반도체 패키지 제조 방법
JP3759703B2 (ja) Ｃｏｆフィルムを用いた半導体装置及びその製造方法
TWI762777B (zh) 半導體封裝基板及其製法與電子封裝件及其製法
TWI401777B (zh) 具開口之基板之晶粒堆疊封裝結構及其封裝方法
JP2001127496A (ja) 半導体装置の実装方法
US20050253234A1 (en) Semiconductor package and method of fabricating the same
JP2004247393A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100205

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100629

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100929

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20101012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101116

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101129

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131224

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees