JP2002076265A - 半導体デバイスの実装方法、半導体デバイス及び半導体装置 - Google Patents
半導体デバイスの実装方法、半導体デバイス及び半導体装置Info
- Publication number
- JP2002076265A JP2002076265A JP2000269891A JP2000269891A JP2002076265A JP 2002076265 A JP2002076265 A JP 2002076265A JP 2000269891 A JP2000269891 A JP 2000269891A JP 2000269891 A JP2000269891 A JP 2000269891A JP 2002076265 A JP2002076265 A JP 2002076265A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- connection terminal
- circuit board
- mounting
- external connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 小型薄型化及び高性能化を図るとともに、高
い接続信頼性を実現することができる半導体デバイスの
実装方法、半導体デバイス及び半導体装置を提供するこ
と。 【解決手段】 半導体チップ１２０と電気的に接続され
た中間基板１３０を積層した半導体デバイス１００を回
路基板ＣＢに実装する半導体デバイスの実装方法におい
て、層間接続端子１３４ｂを用いて複数の中間基板１３
０を積層するとともに、中間基板１３０と回路基板ＣＢ
を、層間接続端子１３４ｂよりも柔らかい材料からなる
外部接続端子１３４ａを用いて実装する。
い接続信頼性を実現することができる半導体デバイスの
実装方法、半導体デバイス及び半導体装置を提供するこ
と。 【解決手段】 半導体チップ１２０と電気的に接続され
た中間基板１３０を積層した半導体デバイス１００を回
路基板ＣＢに実装する半導体デバイスの実装方法におい
て、層間接続端子１３４ｂを用いて複数の中間基板１３
０を積層するとともに、中間基板１３０と回路基板ＣＢ
を、層間接続端子１３４ｂよりも柔らかい材料からなる
外部接続端子１３４ａを用いて実装する。
Description
【０００１】
【発明の属する技術分野】本発明は、電子機器に使用さ
れる半導体デバイス及びその製造方法に関するものであ
る。
れる半導体デバイス及びその製造方法に関するものであ
る。
【０００２】
【従来の技術】電子機器の小型化をより一層進展させる
ためには、部品実装密度を向上させることが重要な事項
となる。半導体デバイスに関しても、従来のたとえばＱ
ＦＰ（クワッド・フラット・パッケージ）やＴＳＯＰ
（薄型・小型面実装パッケージ）のようなパッケージ実
装の代替えとしてフリップチップ実装等プリント配線基
板にＬＳＩチップを直接マウントするような高密度実装
技術の開発が行われている。ここで、フリップチップ実
装方法の一つとして、半導体チップのＡｌ電極パッド上
に半田ボールバンプを形成し、ＩＣベアチップを直接プ
リント配線基板上に実装する方法がある。
ためには、部品実装密度を向上させることが重要な事項
となる。半導体デバイスに関しても、従来のたとえばＱ
ＦＰ（クワッド・フラット・パッケージ）やＴＳＯＰ
（薄型・小型面実装パッケージ）のようなパッケージ実
装の代替えとしてフリップチップ実装等プリント配線基
板にＬＳＩチップを直接マウントするような高密度実装
技術の開発が行われている。ここで、フリップチップ実
装方法の一つとして、半導体チップのＡｌ電極パッド上
に半田ボールバンプを形成し、ＩＣベアチップを直接プ
リント配線基板上に実装する方法がある。
【０００３】さらに、この半田ボールバンプの製造方法
としては、電解メッキを利用する方法がある。この方法
によれば、下地材料層の表面状態や電気抵抗の僅かなバ
ラツキによって、電解メッキにより成膜される半田の厚
さが影響を受けることになり、一つのＩＣチップ内にて
高さの均一な半田ボールバンプを形成することが基本的
に困難であるという問題があった。
としては、電解メッキを利用する方法がある。この方法
によれば、下地材料層の表面状態や電気抵抗の僅かなバ
ラツキによって、電解メッキにより成膜される半田の厚
さが影響を受けることになり、一つのＩＣチップ内にて
高さの均一な半田ボールバンプを形成することが基本的
に困難であるという問題があった。
【０００４】そこで、半田パターンの厚さばらつきを抑
制できる方法として、本出願人は真空蒸着による成膜と
フォトレジスト膜のリフトオフ法を用いた方法を提案し
ている。図７は従来の半導体の製造方法の一例を示す工
程図であり、図７を参照して半導体デバイスの製造方法
について説明する。まず、シリコン等の半導体基体１上
にＡｌ−Ｃｕ合金等の電極パッド２がスパッタリングや
エッチングにより形成される。その上にシリコン窒化膜
やポリイミド等からなる表面保護膜３が全面に被覆さ
れ、電極パッド２上に開口部が形成される。そして、図
７（ａ）に示すように、開口部にたとえばＣｒ、Ｃｕ、
Ａｕ等からなるＢＬＭ（Ｂａｌｌ Ｌｉｍｉｔｉｎｇ
Ｍｅｔａｌ）膜４がスパッタリング等により成膜され
る。
制できる方法として、本出願人は真空蒸着による成膜と
フォトレジスト膜のリフトオフ法を用いた方法を提案し
ている。図７は従来の半導体の製造方法の一例を示す工
程図であり、図７を参照して半導体デバイスの製造方法
について説明する。まず、シリコン等の半導体基体１上
にＡｌ−Ｃｕ合金等の電極パッド２がスパッタリングや
エッチングにより形成される。その上にシリコン窒化膜
やポリイミド等からなる表面保護膜３が全面に被覆さ
れ、電極パッド２上に開口部が形成される。そして、図
７（ａ）に示すように、開口部にたとえばＣｒ、Ｃｕ、
Ａｕ等からなるＢＬＭ（Ｂａｌｌ Ｌｉｍｉｔｉｎｇ
Ｍｅｔａｌ）膜４がスパッタリング等により成膜され
る。
【０００５】その後、図７（ｂ）のように、このＢＬＭ
膜４上に開口部５を有するレジストパターン６が形成さ
れ、その上からウェハ全面にわたり半田蒸着膜７が成膜
される。そして、図７（ｃ）のように、レジスト６のリ
フトオフによって不要な半田蒸着膜７が除去され、所望
のパターン形成が行われる。最後に、熱処理により半田
が溶融され、図７（ｄ）に示すような半田ボールバンプ
８が形成される。
膜４上に開口部５を有するレジストパターン６が形成さ
れ、その上からウェハ全面にわたり半田蒸着膜７が成膜
される。そして、図７（ｃ）のように、レジスト６のリ
フトオフによって不要な半田蒸着膜７が除去され、所望
のパターン形成が行われる。最後に、熱処理により半田
が溶融され、図７（ｄ）に示すような半田ボールバンプ
８が形成される。
【０００６】このような製造技術を用いて半田バンプ８
が形成された半導体デバイスをプリント配線基板にフリ
ップチップ実装することで、従来のモールド樹脂でパッ
ケージングされた半導体デバイスを実装した場合に比べ
てプリント配線板を小型化でき、様々な電子機器の小型
軽量化を実現することができる。
が形成された半導体デバイスをプリント配線基板にフリ
ップチップ実装することで、従来のモールド樹脂でパッ
ケージングされた半導体デバイスを実装した場合に比べ
てプリント配線板を小型化でき、様々な電子機器の小型
軽量化を実現することができる。
【０００７】
【発明が解決しようとする課題】ところで、ＩＣカー
ド、携帯電話、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔ
ａｌ Ａｓｓｉｓｔａｎｔ）等に代表される携帯電子機
器については、プリント配線板に対する電子部品の実装
スペースはできる限り少なくすることが望ましい。従っ
て、電子機器の実装スペースはさらなる小型化を図る必
要がある。しかし、２次元空間のみを考慮して電子部品
の小型化を図るのには限界があり、実装スペースとして
２次元方向のみならず３次元方向を考慮して考える必要
が生じている。このため、３次元方向の実装スペースを
有効に活用して、電子機器の小型化・軽量化を図れる半
導体デバイスが望まれている。この半導体デバイスの積
層３次元実装方法として、たとえば図８に示す特開平６
−２４４３６０号、図９に示す特開昭６０−９４７５６
号等に開示されている。
ド、携帯電話、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔ
ａｌ Ａｓｓｉｓｔａｎｔ）等に代表される携帯電子機
器については、プリント配線板に対する電子部品の実装
スペースはできる限り少なくすることが望ましい。従っ
て、電子機器の実装スペースはさらなる小型化を図る必
要がある。しかし、２次元空間のみを考慮して電子部品
の小型化を図るのには限界があり、実装スペースとして
２次元方向のみならず３次元方向を考慮して考える必要
が生じている。このため、３次元方向の実装スペースを
有効に活用して、電子機器の小型化・軽量化を図れる半
導体デバイスが望まれている。この半導体デバイスの積
層３次元実装方法として、たとえば図８に示す特開平６
−２４４３６０号、図９に示す特開昭６０−９４７５６
号等に開示されている。
【０００８】図８の半導体デバイス１０において、回路
基板１１上に複数の半導体チップ１２が積層されてい
て、各半導体チップ１２には段部１２ａが形成されてい
る。この段部１２ａには電極パッド１３が形成されてい
て、各半導体チップ１２の電極パッド１３と回路基板１
１が、それぞれワイヤボンディング技術を用いてそれぞ
れワイヤ配線１４により電気的に接続されている。一
方、図９の半導体デバイス２０においても、複数の半導
体チップ２２が積層されていて、それぞれ電極パッド２
３においてワイヤ配線２４により電気的に接続されてい
る。そして、回路基板２１と半導体チップ２２もワイヤ
配線２５により電気的に接続されている。
基板１１上に複数の半導体チップ１２が積層されてい
て、各半導体チップ１２には段部１２ａが形成されてい
る。この段部１２ａには電極パッド１３が形成されてい
て、各半導体チップ１２の電極パッド１３と回路基板１
１が、それぞれワイヤボンディング技術を用いてそれぞ
れワイヤ配線１４により電気的に接続されている。一
方、図９の半導体デバイス２０においても、複数の半導
体チップ２２が積層されていて、それぞれ電極パッド２
３においてワイヤ配線２４により電気的に接続されてい
る。そして、回路基板２１と半導体チップ２２もワイヤ
配線２５により電気的に接続されている。
【０００９】しかし、図８及び図９のような半導体デバ
イス１０、２０において、ワイヤ配線１４、２４、２５
の引き回しのために余分なスペースを必要とし、あるい
はワイヤ配線１４、２４、２５でのインダクタンスが今
後の高速高周波デバイスでは信号遅延を顕在化させる等
の欠点を有している。また、半導体デバイスがたとえば
ボールバンプによって回路基板に接続されている場合、
熱ストレスが加わると半導体デバイスと回路基板の熱膨
張率の違いにより、接続不良を引き起こす場合がある。
従って、この接続不良を防止して、半導体デバイスの接
続信頼性を高める必要がある。
イス１０、２０において、ワイヤ配線１４、２４、２５
の引き回しのために余分なスペースを必要とし、あるい
はワイヤ配線１４、２４、２５でのインダクタンスが今
後の高速高周波デバイスでは信号遅延を顕在化させる等
の欠点を有している。また、半導体デバイスがたとえば
ボールバンプによって回路基板に接続されている場合、
熱ストレスが加わると半導体デバイスと回路基板の熱膨
張率の違いにより、接続不良を引き起こす場合がある。
従って、この接続不良を防止して、半導体デバイスの接
続信頼性を高める必要がある。
【００１０】そこで、本発明は以上の点を鑑み、小型薄
型化及び高性能化を図るとともに、高い接続信頼性を実
現することができる半導体デバイスの実装方法、半導体
デバイス及び半導体装置を提供することを目的とする。
型化及び高性能化を図るとともに、高い接続信頼性を実
現することができる半導体デバイスの実装方法、半導体
デバイス及び半導体装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】上記目的は、請求項１の
発明によれば、半導体チップと電気的に接続された中間
基板を積層した半導体デバイスを回路基板に実装する半
導体デバイスの実装方法において、層間接続端子を用い
て複数の前記中間基板を積層するとともに、前記中間基
板と前記回路基板を、前記層間接続端子よりも柔らかい
材料からなる外部接続端子を用いて実装する半導体デバ
イスの実装方法により、達成される。
発明によれば、半導体チップと電気的に接続された中間
基板を積層した半導体デバイスを回路基板に実装する半
導体デバイスの実装方法において、層間接続端子を用い
て複数の前記中間基板を積層するとともに、前記中間基
板と前記回路基板を、前記層間接続端子よりも柔らかい
材料からなる外部接続端子を用いて実装する半導体デバ
イスの実装方法により、達成される。
【００１２】また、上記目的は、請求項５の発明によれ
ば、半導体チップと、前記半導体チップと電気的に接続
された中間基板を有しており、複数の前記中間基板を積
層して形成された半導体デバイスにおいて、複数の前記
中間基板間を電気的に接続するための層間接続端子と、
前記層間接続端子よりも柔らかい材料からなっていて、
複数の前記中間基板を回路基板に実装するための外部接
続端子とを有する半導体デバイスにより、達成される。
ば、半導体チップと、前記半導体チップと電気的に接続
された中間基板を有しており、複数の前記中間基板を積
層して形成された半導体デバイスにおいて、複数の前記
中間基板間を電気的に接続するための層間接続端子と、
前記層間接続端子よりも柔らかい材料からなっていて、
複数の前記中間基板を回路基板に実装するための外部接
続端子とを有する半導体デバイスにより、達成される。
【００１３】請求項１又は請求項５の構成によれば、半
導体チップを実装した複数の中間基板間は層間接続端子
により積層された状態で、この中間基板が外部接続端子
により回路基板に実装されている。ここで、半導体チッ
プに使用される半導体基板は薄型化加工されており、中
間基板もまた薄型化加工されている。従って、この半導
体チップを実装した中間基板を積層した場合であって
も、実装高さを増加することがない。また、層間接続端
子及び外部接続端子に突起電極（バンプ）を用いること
で、半導体チップ間の配線長さを短くし、インダクタン
スを抑えた高速信号処理が可能な半導体デバイスとな
る。
導体チップを実装した複数の中間基板間は層間接続端子
により積層された状態で、この中間基板が外部接続端子
により回路基板に実装されている。ここで、半導体チッ
プに使用される半導体基板は薄型化加工されており、中
間基板もまた薄型化加工されている。従って、この半導
体チップを実装した中間基板を積層した場合であって
も、実装高さを増加することがない。また、層間接続端
子及び外部接続端子に突起電極（バンプ）を用いること
で、半導体チップ間の配線長さを短くし、インダクタン
スを抑えた高速信号処理が可能な半導体デバイスとな
る。
【００１４】ここで、中間基板と回路基板は異なる材料
からなっているため、熱による熱膨張係数も異なる。こ
のとき、それぞれ材料の異なる中間基板と回路基板を接
続する外部接続端子に柔らかい材料を用いることで、中
間基板と回路基板の熱膨張率の違いによりストレスが加
わったときにでも、外部接続端子が回路基板から剥がれ
ることがなくなる。また、中間基板間を接続する層間接
続端子に外部接続端子よりも硬い材料を用いることで、
中間基板間の間隔を保ち半導体デバイスの形状が維持さ
れる。
からなっているため、熱による熱膨張係数も異なる。こ
のとき、それぞれ材料の異なる中間基板と回路基板を接
続する外部接続端子に柔らかい材料を用いることで、中
間基板と回路基板の熱膨張率の違いによりストレスが加
わったときにでも、外部接続端子が回路基板から剥がれ
ることがなくなる。また、中間基板間を接続する層間接
続端子に外部接続端子よりも硬い材料を用いることで、
中間基板間の間隔を保ち半導体デバイスの形状が維持さ
れる。
【００１５】特に、層間接続端子はニッケルもしくは銅
を核に持つ半田ボールからなっていて、外部接続端子は
共晶半田ボールからなっている。これにより、ヤング率
の比較的大きい材料からなる層間接続端子は、積層され
リフロー処理された後でも、中間基板間の間隔を保つこ
とができ、半導体デバイスの形状を維持することができ
る。一方、ヤング率及び線熱膨張率の比較的小さい材料
からなる外部接続端子は、中間基板と回路基板の間に加
わる熱歪みを吸収し、温度サイクル等の熱ストレスに対
しても高い接続信頼性を維持することとなる。
を核に持つ半田ボールからなっていて、外部接続端子は
共晶半田ボールからなっている。これにより、ヤング率
の比較的大きい材料からなる層間接続端子は、積層され
リフロー処理された後でも、中間基板間の間隔を保つこ
とができ、半導体デバイスの形状を維持することができ
る。一方、ヤング率及び線熱膨張率の比較的小さい材料
からなる外部接続端子は、中間基板と回路基板の間に加
わる熱歪みを吸収し、温度サイクル等の熱ストレスに対
しても高い接続信頼性を維持することとなる。
【００１６】上記目的は、請求項３の発明によれば、半
導体チップと電気的に接続された中間基板を積層した半
導体デバイスを回路基板に実装する半導体デバイスの実
装方法において、層間接続端子により積層した複数の前
記中間基板を、外部接続端子により前記回路基板に実装
し、前記外部接続端子の周辺部位に補強部材を充填する
半導体デバイスの実装方法により、達成される。
導体チップと電気的に接続された中間基板を積層した半
導体デバイスを回路基板に実装する半導体デバイスの実
装方法において、層間接続端子により積層した複数の前
記中間基板を、外部接続端子により前記回路基板に実装
し、前記外部接続端子の周辺部位に補強部材を充填する
半導体デバイスの実装方法により、達成される。
【００１７】また、上記目的は、請求項７の発明によれ
ば、半導体チップと、前記半導体チップと電気的に接続
された中間基板を有しており、複数の前記中間基板を積
層して形成された半導体デバイスにおいて、複数の前記
中間基板間を電気的に接続するための層間接続端子と、
前記層間接続端子により積層された複数の前記中間基板
を回路基板に実装するための外部接続端子と、前記外部
接続端子の周辺部位に設けられた補強部材とを有する半
導体デバイスにより、達成される。
ば、半導体チップと、前記半導体チップと電気的に接続
された中間基板を有しており、複数の前記中間基板を積
層して形成された半導体デバイスにおいて、複数の前記
中間基板間を電気的に接続するための層間接続端子と、
前記層間接続端子により積層された複数の前記中間基板
を回路基板に実装するための外部接続端子と、前記外部
接続端子の周辺部位に設けられた補強部材とを有する半
導体デバイスにより、達成される。
【００１８】請求項３又は請求項７の構成によれば、半
導体チップを接続した中間基板が外部接続端子により回
路基板に実装され、各中間基板間は層間接続端子により
積層されている。ここで、半導体チップに使用される半
導体基板は薄型化加工されており、中間基板もまた薄型
化加工されている。従って、この半導体チップを実装し
た中間基板を積層した場合であっても、実装高さを増加
することがない。また、層間接続端子及び外部接続端子
に突起電極（バンプ）を用いることで、半導体チップ間
の配線長さを短くし、インダクタンスを抑えた高速信号
処理が可能な半導体デバイスとなる。
導体チップを接続した中間基板が外部接続端子により回
路基板に実装され、各中間基板間は層間接続端子により
積層されている。ここで、半導体チップに使用される半
導体基板は薄型化加工されており、中間基板もまた薄型
化加工されている。従って、この半導体チップを実装し
た中間基板を積層した場合であっても、実装高さを増加
することがない。また、層間接続端子及び外部接続端子
に突起電極（バンプ）を用いることで、半導体チップ間
の配線長さを短くし、インダクタンスを抑えた高速信号
処理が可能な半導体デバイスとなる。
【００１９】そして外部接続端子の周辺部位、すなわ
ち、中間基板と回路基板の間には補強部材が設けられて
いる。ここで、中間基板と回路基板は異なる材料からな
っているため、熱による熱膨張係数も異なる。このと
き、中間基板と回路基板の間に補強部材を設けることで
中間基板と回路基板の熱膨張率の違いによりストレスが
加わったときにでも、補強部材がこの熱ストレスを全体
で緩和することとなる。
ち、中間基板と回路基板の間には補強部材が設けられて
いる。ここで、中間基板と回路基板は異なる材料からな
っているため、熱による熱膨張係数も異なる。このと
き、中間基板と回路基板の間に補強部材を設けることで
中間基板と回路基板の熱膨張率の違いによりストレスが
加わったときにでも、補強部材がこの熱ストレスを全体
で緩和することとなる。
【００２０】上記目的は、請求項８の発明によれば、半
導体チップと、前記半導体チップと電気的に接続された
中間基板と、複数の前記中間基板が積層された回路基板
を有する半導体装置において、複数の前記中間基板間を
電気的に接続するための層間接続端子と、前記層間接続
端子により積層された複数の前記中間基板を回路基板に
実装するための外部接続端子と、前記外部接続端子の周
辺部位に設けられるとともに、前記中間基板及び前記回
路基板を封止する封止部材とにより、達成される。
導体チップと、前記半導体チップと電気的に接続された
中間基板と、複数の前記中間基板が積層された回路基板
を有する半導体装置において、複数の前記中間基板間を
電気的に接続するための層間接続端子と、前記層間接続
端子により積層された複数の前記中間基板を回路基板に
実装するための外部接続端子と、前記外部接続端子の周
辺部位に設けられるとともに、前記中間基板及び前記回
路基板を封止する封止部材とにより、達成される。
【００２１】請求項８の構成によれば、半導体チップを
接続した中間基板が外部接続端子により回路基板に実装
され、各中間基板間は層間接続端子により積層されてい
る。また、中間基板及び回路基板は封止部材により封止
されていて、この封止部材は、外部接続端子の周辺部
位、すなわち、中間基板と回路基板の間にも挿入されて
いる。ここで、中間基板と回路基板は異なる材料からな
っているため、熱による熱膨張係数も異なる。このと
き、中間基板と回路基板の間に封止部材を設けることで
中間基板と回路基板の熱膨張率の違いによりストレスが
加わったときにでも、樹脂がこの熱ストレスを緩和し、
外部接続端子が回路基板から剥がれることがなくなる。
また、封止部材を外部接続端子の周辺部位に設けると同
時に、回路基板及びそれに実装された部品を封止するこ
とができるので、半導体装置の製造効率及び機械的強度
の向上を図るとともに、製品の小型化を図ることができ
る。
接続した中間基板が外部接続端子により回路基板に実装
され、各中間基板間は層間接続端子により積層されてい
る。また、中間基板及び回路基板は封止部材により封止
されていて、この封止部材は、外部接続端子の周辺部
位、すなわち、中間基板と回路基板の間にも挿入されて
いる。ここで、中間基板と回路基板は異なる材料からな
っているため、熱による熱膨張係数も異なる。このと
き、中間基板と回路基板の間に封止部材を設けることで
中間基板と回路基板の熱膨張率の違いによりストレスが
加わったときにでも、樹脂がこの熱ストレスを緩和し、
外部接続端子が回路基板から剥がれることがなくなる。
また、封止部材を外部接続端子の周辺部位に設けると同
時に、回路基板及びそれに実装された部品を封止するこ
とができるので、半導体装置の製造効率及び機械的強度
の向上を図るとともに、製品の小型化を図ることができ
る。
【００２２】
【発明の実施の形態】以下、本発明の好適な実施の形態
を添付図面に基づいて詳細に説明する。なお、以下に述
べる実施の形態は、本発明の好適な具体例であるから、
技術的に好ましい種々の限定が付されているが、本発明
の範囲は、以下の説明において特に本発明を限定する旨
の記載がない限り、これらの形態に限られるものではな
い。
を添付図面に基づいて詳細に説明する。なお、以下に述
べる実施の形態は、本発明の好適な具体例であるから、
技術的に好ましい種々の限定が付されているが、本発明
の範囲は、以下の説明において特に本発明を限定する旨
の記載がない限り、これらの形態に限られるものではな
い。
【００２３】図１は、本発明の半導体デバイスの好まし
い実施の形態を示す構造図であり、図１を参照して半導
体デバイス１００について説明する。半導体デバイス１
００は、複数の半導体チップ１２０、複数の中間基板１
３０等を備えている。半導体チップ１２０は、半導体基
板１２１、電極パッド１２２、インナーバンプ１２３等
を有している。
い実施の形態を示す構造図であり、図１を参照して半導
体デバイス１００について説明する。半導体デバイス１
００は、複数の半導体チップ１２０、複数の中間基板１
３０等を備えている。半導体チップ１２０は、半導体基
板１２１、電極パッド１２２、インナーバンプ１２３等
を有している。
【００２４】半導体基板１２１は集積回路（ＬＳＩ）を
形成しており、たとえば機械的研削、化学的機械研磨、
エッチング等の手段で、厚さ１００μｍまで薄型化加工
されている。これにより、半導体デバイス１００全体の
薄型化軽量化を図ることができる。半導体基板１２１の
表面には電極パッド１２２が形成されている。電極パッ
ド１２２にはインナーバンプ１２３が接合されていて、
半導体基板１２１は電極パッド１２２、インナーバンプ
１２３を介して外部と信号等の伝送を行う。
形成しており、たとえば機械的研削、化学的機械研磨、
エッチング等の手段で、厚さ１００μｍまで薄型化加工
されている。これにより、半導体デバイス１００全体の
薄型化軽量化を図ることができる。半導体基板１２１の
表面には電極パッド１２２が形成されている。電極パッ
ド１２２にはインナーバンプ１２３が接合されていて、
半導体基板１２１は電極パッド１２２、インナーバンプ
１２３を介して外部と信号等の伝送を行う。
【００２５】半導体チップ１２０におけるインナーバン
プ１２３の形成面には樹脂１２４が充填されている。樹
脂１２４は、インナーバンプ１２３における半導体チッ
プ１２０と中間基板１３０との接続強度を向上させるも
のである。つまり、樹脂１２４を設けることにより、半
導体チップ１２０の材料であるシリコンと中間基板１３
０の材料であるたとえばガラスエポキシとの熱膨張率の
違いによる熱ストレスの応力が接合部のバンプに集中す
るのを樹脂全体で緩和し、接続信頼性を向上させること
ができる。
プ１２３の形成面には樹脂１２４が充填されている。樹
脂１２４は、インナーバンプ１２３における半導体チッ
プ１２０と中間基板１３０との接続強度を向上させるも
のである。つまり、樹脂１２４を設けることにより、半
導体チップ１２０の材料であるシリコンと中間基板１３
０の材料であるたとえばガラスエポキシとの熱膨張率の
違いによる熱ストレスの応力が接合部のバンプに集中す
るのを樹脂全体で緩和し、接続信頼性を向上させること
ができる。
【００２６】中間基板１３０は、たとえば柔らかいフレ
キシブル基板であって、基体１３１、インナーランド１
３２、アウターランド１３３等を有している。基体１３
１はたとえばポリイミド、ガラスエポキシ、アルミナ、
セラミック等からなっていて、その厚さがたとえば約８
０μｍになるように形成されている。これにより、半導
体デバイス１００全体の薄型化軽量化を図ることができ
る。この基体１３１にはインナーランド１３２とアウタ
ーランド１３３が設けられている。インナーランド１３
２はたとえば基体１３１の内周側に形成されて、アウタ
ーランド１３３は基体１３１の外周側に形成されてい
る。
キシブル基板であって、基体１３１、インナーランド１
３２、アウターランド１３３等を有している。基体１３
１はたとえばポリイミド、ガラスエポキシ、アルミナ、
セラミック等からなっていて、その厚さがたとえば約８
０μｍになるように形成されている。これにより、半導
体デバイス１００全体の薄型化軽量化を図ることができ
る。この基体１３１にはインナーランド１３２とアウタ
ーランド１３３が設けられている。インナーランド１３
２はたとえば基体１３１の内周側に形成されて、アウタ
ーランド１３３は基体１３１の外周側に形成されてい
る。
【００２７】インナーランド１３２は基体１３１の一端
面側１３１ａにのみ露出されていて、半導体チップ１２
０のインナーバンプ１２３と接合される。アウターラン
ド１３３は基体１３１の両面に露出され、アウターラン
ド１３３の両面にアウターバンプ１３４が取り付けられ
る。これにより、中間基板１３０及び半導体チップ１２
０が複数枚積層する事ができ、従来は２次元方向に形成
していた半導体チップ１２０が３次元方向に形成するこ
とができるため、半導体デバイス１００の小型薄型化を
図ることができる。
面側１３１ａにのみ露出されていて、半導体チップ１２
０のインナーバンプ１２３と接合される。アウターラン
ド１３３は基体１３１の両面に露出され、アウターラン
ド１３３の両面にアウターバンプ１３４が取り付けられ
る。これにより、中間基板１３０及び半導体チップ１２
０が複数枚積層する事ができ、従来は２次元方向に形成
していた半導体チップ１２０が３次元方向に形成するこ
とができるため、半導体デバイス１００の小型薄型化を
図ることができる。
【００２８】複数のアウターバンプ１３４は、半導体デ
バイス１００とたとえばプリント配線板等からなる回路
基板ＣＢを電気的に接続するための外部接続端子１３４
ａと、各中間基板１３０間を電気的に接続するための層
間接続端子１３４ｂからなっている。外部接続端子１３
４ａと層間接続端子１３４ｂは、たとえばそれぞれ直径
約２５０μｍとなるように形成されている。そして、外
部接続端子１３４ａと層間接続端子１３４ｂは、異なる
材料であって、外部接続端子１３４ａが層間接続端子１
３４ｂよりも柔らかい材料（ヤング率の小さい材料）で
形成されている。具体的には、層間接続端子１３４ｂ
は、コア部分を銅（Ｃｕ）もしくはニッケル（Ｎｉ）で
形成し表面を半田メッキした半田ボール（Ｃｕコア半田
ボール）からなっていて、外部接続端子１３４ａはたと
えば共晶半田ボールからなっている。
バイス１００とたとえばプリント配線板等からなる回路
基板ＣＢを電気的に接続するための外部接続端子１３４
ａと、各中間基板１３０間を電気的に接続するための層
間接続端子１３４ｂからなっている。外部接続端子１３
４ａと層間接続端子１３４ｂは、たとえばそれぞれ直径
約２５０μｍとなるように形成されている。そして、外
部接続端子１３４ａと層間接続端子１３４ｂは、異なる
材料であって、外部接続端子１３４ａが層間接続端子１
３４ｂよりも柔らかい材料（ヤング率の小さい材料）で
形成されている。具体的には、層間接続端子１３４ｂ
は、コア部分を銅（Ｃｕ）もしくはニッケル（Ｎｉ）で
形成し表面を半田メッキした半田ボール（Ｃｕコア半田
ボール）からなっていて、外部接続端子１３４ａはたと
えば共晶半田ボールからなっている。
【００２９】このように、層間接続端子１３４ｂにＣｕ
コア半田ボールを用いることで、製造工程においてリフ
ロー処理したときに、中間基板１３０間の実装高さが確
実にとれるようになり、中間基板１３０を積層実装して
も形状を維持することができる。一方、外部接続端子１
３４ａに比較的ヤング率及び熱膨張率の小さい共晶半田
ボールを用いることで、半導体デバイス１００と回路基
板ＣＢとの接続信頼性を向上させることができる。
コア半田ボールを用いることで、製造工程においてリフ
ロー処理したときに、中間基板１３０間の実装高さが確
実にとれるようになり、中間基板１３０を積層実装して
も形状を維持することができる。一方、外部接続端子１
３４ａに比較的ヤング率及び熱膨張率の小さい共晶半田
ボールを用いることで、半導体デバイス１００と回路基
板ＣＢとの接続信頼性を向上させることができる。
【００３０】すなわち、回路基板ＣＢ及び半導体デバイ
ス１００に熱ストレスが加わったとき、回路基板ＣＢと
中間基板１３０の材料の違いにより熱歪みが発生する。
このとき、外部接続端子１３４ａとして共晶半田ボール
を用いることで、熱膨張率の異なる材料で挟まれた外部
接続端子１３４ａに加わる熱歪みを吸収して、温度サイ
クル等の熱ストレスに対しても高い耐性を有する半導体
デバイス１００を提供することができる。
ス１００に熱ストレスが加わったとき、回路基板ＣＢと
中間基板１３０の材料の違いにより熱歪みが発生する。
このとき、外部接続端子１３４ａとして共晶半田ボール
を用いることで、熱膨張率の異なる材料で挟まれた外部
接続端子１３４ａに加わる熱歪みを吸収して、温度サイ
クル等の熱ストレスに対しても高い耐性を有する半導体
デバイス１００を提供することができる。
【００３１】また、半導体デバイス１００において、外
部接続端子１３４ａ及び層間接続端子１３４ｂとしてバ
ンプ（突起電極）を用いることにより、半導体チップ１
２０間の配線の引き回し長さが、図８や図９に示す半導
体デバイス１０、２０に比べて大幅に短縮される。この
ため、インダクタンスを抑えた高速信号処理を可能とす
る高機能な半導体デバイスを提供することができる。従
って、この半導体デバイス１００を用いて組み立てられ
る最終的な電子機器の製品セットに関しても、ＩＣカー
ド、携帯電話、ＰＤＡ（ＰｅｒｓｏｎａｌＤｉｇｉｔａ
ｌ Ａｓｓｉｓｔａｎｔ）等をはじめとする携帯電子機
器のさらなる小型軽量化を図ることができる。
部接続端子１３４ａ及び層間接続端子１３４ｂとしてバ
ンプ（突起電極）を用いることにより、半導体チップ１
２０間の配線の引き回し長さが、図８や図９に示す半導
体デバイス１０、２０に比べて大幅に短縮される。この
ため、インダクタンスを抑えた高速信号処理を可能とす
る高機能な半導体デバイスを提供することができる。従
って、この半導体デバイス１００を用いて組み立てられ
る最終的な電子機器の製品セットに関しても、ＩＣカー
ド、携帯電話、ＰＤＡ（ＰｅｒｓｏｎａｌＤｉｇｉｔａ
ｌ Ａｓｓｉｓｔａｎｔ）等をはじめとする携帯電子機
器のさらなる小型軽量化を図ることができる。
【００３２】図２は本発明の半導体デバイスの実装方法
の好ましい実施の形態を示す工程図であり、図２を参照
して半導体デバイスの実装方法について説明する。ま
ず、ＬＳＩ形成後のデバイスウェハが、機械研削、化学
的機械研磨及びエッチング等の処理によって、裏面から
たとえば厚さ約１００μｍまで薄型化加工される。そし
て、このデバイスウェハがダイシングされ半導体基板１
２１が切り出される。その後図２（ａ）に示すように、
電極パッド１２２にインナーバンプ１２３が接合され
る。
の好ましい実施の形態を示す工程図であり、図２を参照
して半導体デバイスの実装方法について説明する。ま
ず、ＬＳＩ形成後のデバイスウェハが、機械研削、化学
的機械研磨及びエッチング等の処理によって、裏面から
たとえば厚さ約１００μｍまで薄型化加工される。そし
て、このデバイスウェハがダイシングされ半導体基板１
２１が切り出される。その後図２（ａ）に示すように、
電極パッド１２２にインナーバンプ１２３が接合され
る。
【００３３】その後、図２（ｂ）に示すように、インナ
ーバンプ１２３が中間基板１３０のインナーランド１３
２にフリップチップ実装され、半導体チップ１２０と中
間基板１３０の間が樹脂１２４により封止される。次
に、図２（ｃ）のように、半導体チップ１２０を実装し
た中間基板１３０のアウターランド１３３にアウターバ
ンプ１３４が搭載される。さらに、外部接続端子１３４
ａを有する中間基板１３０に別の中間基板１３０が層間
接続端子１３４ｂを用いて順次積層されていく。
ーバンプ１２３が中間基板１３０のインナーランド１３
２にフリップチップ実装され、半導体チップ１２０と中
間基板１３０の間が樹脂１２４により封止される。次
に、図２（ｃ）のように、半導体チップ１２０を実装し
た中間基板１３０のアウターランド１３３にアウターバ
ンプ１３４が搭載される。さらに、外部接続端子１３４
ａを有する中間基板１３０に別の中間基板１３０が層間
接続端子１３４ｂを用いて順次積層されていく。
【００３４】その後、複数の中間基板１３０を積層した
状態で中間基板１３０の外部接続端子１３４ａが回路基
板ＣＢの所定の位置に位置決めされ、この状態でリフロ
ー処理が行われる。すると、図２（ｄ）に示すような半
導体デバイス１００が完成する。
状態で中間基板１３０の外部接続端子１３４ａが回路基
板ＣＢの所定の位置に位置決めされ、この状態でリフロ
ー処理が行われる。すると、図２（ｄ）に示すような半
導体デバイス１００が完成する。
【００３５】このように、層間接続端子１３４ｂにＣｕ
コア半田ボールを用いることで、製造工程においてリフ
ロー処理したときに、Ｃｕコアの直径分だけ中間基板１
３０間の実装高さが確実にとれるようになり、中間基板
１３０を積層実装しても形状を維持することができる。
一方、外部接続端子１３４ａに比較的ヤング率及び線熱
膨張率の小さい共晶半田ボールを用いることで、熱膨張
率の異なる材料で挟まれた部位に生じる熱歪みを吸収
し、温度サイクル等の熱ストレスに対しても高い耐性を
有する高信頼性の半導体デバイスを提供することができ
る。
コア半田ボールを用いることで、製造工程においてリフ
ロー処理したときに、Ｃｕコアの直径分だけ中間基板１
３０間の実装高さが確実にとれるようになり、中間基板
１３０を積層実装しても形状を維持することができる。
一方、外部接続端子１３４ａに比較的ヤング率及び線熱
膨張率の小さい共晶半田ボールを用いることで、熱膨張
率の異なる材料で挟まれた部位に生じる熱歪みを吸収
し、温度サイクル等の熱ストレスに対しても高い耐性を
有する高信頼性の半導体デバイスを提供することができ
る。
【００３６】図３は本発明の半導体デバイスの別の実施
の形態を示す構成図であり、図３を参照して半導体デバ
イス２００について説明する。なお、図３の半導体デバ
イス２００において、図１の半導体デバイス１００と同
一の構成を有する部位には同一の符号を付してその説明
を省略する。
の形態を示す構成図であり、図３を参照して半導体デバ
イス２００について説明する。なお、図３の半導体デバ
イス２００において、図１の半導体デバイス１００と同
一の構成を有する部位には同一の符号を付してその説明
を省略する。
【００３７】図３の半導体デバイス２００が図１の半導
体デバイス１００と異なる点は、外部接続端子２３４ａ
の周辺部位に補強部材１５０が充填されていること、半
導体チップ１２０と中間基板１３０の実装方法及び外部
接続端子と層間接続端子の材料が同一であること等であ
る。すなわち、回路基板（プリント配線板）ＣＢと中間
基板１３０の接合面に補強部材１５０が充填されている
ことである。具体的には、回路基板ＣＢと外部接続端子
２３４ａの間にはたとえばエポキシ樹脂等補強部材１５
０が設けられている。この、外部接続端子２３４ａは、
層間接続端子１３４ｂと同一の材料であるＣｕコア半田
ボールからなっている。また、図３において、半導体チ
ップ１２０の電極パッド１２２上に、たとえばＴｉＷ等
からなるＵＢＭ（Ｕｎｄｅｒ Ｂｕｍｐ Ｍｅｔａｌ）
膜１２２ａが形成され、このＵＢＭ膜１２２ａ上にたと
えばＡｕめっきバンプであるインナーバンプ１２３ａが
高さ約３０μｍになるように形成されている。
体デバイス１００と異なる点は、外部接続端子２３４ａ
の周辺部位に補強部材１５０が充填されていること、半
導体チップ１２０と中間基板１３０の実装方法及び外部
接続端子と層間接続端子の材料が同一であること等であ
る。すなわち、回路基板（プリント配線板）ＣＢと中間
基板１３０の接合面に補強部材１５０が充填されている
ことである。具体的には、回路基板ＣＢと外部接続端子
２３４ａの間にはたとえばエポキシ樹脂等補強部材１５
０が設けられている。この、外部接続端子２３４ａは、
層間接続端子１３４ｂと同一の材料であるＣｕコア半田
ボールからなっている。また、図３において、半導体チ
ップ１２０の電極パッド１２２上に、たとえばＴｉＷ等
からなるＵＢＭ（Ｕｎｄｅｒ Ｂｕｍｐ Ｍｅｔａｌ）
膜１２２ａが形成され、このＵＢＭ膜１２２ａ上にたと
えばＡｕめっきバンプであるインナーバンプ１２３ａが
高さ約３０μｍになるように形成されている。
【００３８】このように、外部接続端子２３４ａの周辺
部位に補強部材１５０を設けることにより、外部接続端
子２３４ａと回路基板ＣＢの間に熱ストレスが加わった
場合であっても、補強部材１５０全体で緩和することが
できる。従って、熱膨張率の異なる中間基板１３０と回
路基板ＣＢの接続信頼性を向上させることができる。
部位に補強部材１５０を設けることにより、外部接続端
子２３４ａと回路基板ＣＢの間に熱ストレスが加わった
場合であっても、補強部材１５０全体で緩和することが
できる。従って、熱膨張率の異なる中間基板１３０と回
路基板ＣＢの接続信頼性を向上させることができる。
【００３９】図４は本発明の半導体デバイスの実装方法
の別の実施の形態を示す工程図であり、図４を参照して
半導体デバイスの実装方法について説明する。まず、Ｌ
ＳＩ形成後のデバイスウェハが、機械研削、化学的機械
研磨及びエッチング等の処理によって、裏面からたとえ
ば厚さ約１００μｍまで薄型化加工される。そして、こ
のデバイスウェハがダイシングされ半導体基板１２１が
切り出される。このとき、半導体チップ１２０の電極パ
ッド１２２上に、たとえばＴｉＷ等からなるＵＢＭ（Ｕ
ｎｄｅｒ Ｂｕｍｐ Ｍｅｔａｌ）膜１２２ａが形成さ
れる。また、図４（ａ）に示すように、ＵＢＭ膜１２２
ａ上にたとえばＡｕめっきバンプであるインナーバンプ
１２３ａが高さ約３０μｍになるように形成される。
の別の実施の形態を示す工程図であり、図４を参照して
半導体デバイスの実装方法について説明する。まず、Ｌ
ＳＩ形成後のデバイスウェハが、機械研削、化学的機械
研磨及びエッチング等の処理によって、裏面からたとえ
ば厚さ約１００μｍまで薄型化加工される。そして、こ
のデバイスウェハがダイシングされ半導体基板１２１が
切り出される。このとき、半導体チップ１２０の電極パ
ッド１２２上に、たとえばＴｉＷ等からなるＵＢＭ（Ｕ
ｎｄｅｒ Ｂｕｍｐ Ｍｅｔａｌ）膜１２２ａが形成さ
れる。また、図４（ａ）に示すように、ＵＢＭ膜１２２
ａ上にたとえばＡｕめっきバンプであるインナーバンプ
１２３ａが高さ約３０μｍになるように形成される。
【００４０】次に、図４（ｂ）に示すように、インナー
バンプ１２３ａが中間基板１３０のインナーランド１３
２にＡＣＦ（異方性導電膜）を介して接合される。そし
て、図４（ｃ）のように、半導体チップ１２０を実装し
た中間基板１３０のアウターランド１３３にアウターバ
ンプ１３４が搭載される。さらに、外部接続端子２３４
ａを有する中間基板１３０に別の中間基板１３０が層間
接続端子１３４ｂを用いて順次積層されていく。
バンプ１２３ａが中間基板１３０のインナーランド１３
２にＡＣＦ（異方性導電膜）を介して接合される。そし
て、図４（ｃ）のように、半導体チップ１２０を実装し
た中間基板１３０のアウターランド１３３にアウターバ
ンプ１３４が搭載される。さらに、外部接続端子２３４
ａを有する中間基板１３０に別の中間基板１３０が層間
接続端子１３４ｂを用いて順次積層されていく。
【００４１】その後、複数の中間基板１３０を積層した
状態で中間基板１３０の外部接続端子２３４ａが回路基
板ＣＢの所定の位置に位置決めされる。この状態でリフ
ロー処理が行われ、中間基板１３０間の電気的接続が図
られる。その後、図４（ｄ）に示すように、外部接続端
子２３４ａの周辺部位がエポキシ系の樹脂等からなる補
強部材１５０により封止され、半導体デバイス２００が
完成する。
状態で中間基板１３０の外部接続端子２３４ａが回路基
板ＣＢの所定の位置に位置決めされる。この状態でリフ
ロー処理が行われ、中間基板１３０間の電気的接続が図
られる。その後、図４（ｄ）に示すように、外部接続端
子２３４ａの周辺部位がエポキシ系の樹脂等からなる補
強部材１５０により封止され、半導体デバイス２００が
完成する。
【００４２】このように外部接続端子２３４ａの周辺部
位に補強部材１５０を設けることにより、信頼性を保証
するための温度サイクル試験において、線熱膨張率の異
なる中間基板１３０及び回路基板ＣＢに挟まれた外部接
続端子２３４ａに加わる熱ストレスを補強部材１５０全
体で緩和することができる。従って、接続信頼性の向上
を図ることができるようになる。従って、積層３次元実
装された半導体デバイスの機械的強度も向上するため、
外力に対する耐性を十分に維持しながら、電子機器の超
小型化、超軽量化を図ることができる。
位に補強部材１５０を設けることにより、信頼性を保証
するための温度サイクル試験において、線熱膨張率の異
なる中間基板１３０及び回路基板ＣＢに挟まれた外部接
続端子２３４ａに加わる熱ストレスを補強部材１５０全
体で緩和することができる。従って、接続信頼性の向上
を図ることができるようになる。従って、積層３次元実
装された半導体デバイスの機械的強度も向上するため、
外力に対する耐性を十分に維持しながら、電子機器の超
小型化、超軽量化を図ることができる。
【００４３】また、半導体デバイス２００において、半
導体チップ１２０間の配線の引き回し長さが、図８と図
９のような従来の半導体デバイス１０、２０に比べて大
幅に短縮されたため、インダクタンスを抑えた高速信号
処理を可能とする、高機能な半導体デバイス２００を提
供することができる。従って、この半導体デバイス２０
０を用いて組み立てられる最終的な電子機器の製品セッ
トに関しても、ＩＣカード、携帯電話、ＰＤＡ（Ｐｅｒ
ｓｏｎａｌＤｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）等を
はじめとする携帯電子機器のさらなる小型軽量化を図る
ことができる。
導体チップ１２０間の配線の引き回し長さが、図８と図
９のような従来の半導体デバイス１０、２０に比べて大
幅に短縮されたため、インダクタンスを抑えた高速信号
処理を可能とする、高機能な半導体デバイス２００を提
供することができる。従って、この半導体デバイス２０
０を用いて組み立てられる最終的な電子機器の製品セッ
トに関しても、ＩＣカード、携帯電話、ＰＤＡ（Ｐｅｒ
ｓｏｎａｌＤｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）等を
はじめとする携帯電子機器のさらなる小型軽量化を図る
ことができる。
【００４４】図５と図６は本発明の半導体装置の好まし
い実施の形態を示す構成図であり、図５を参照して半導
体装置３００について説明する。なお、図５と図６の半
導体装置３００において、図５の半導体デバイス２００
と同一の構成を有する部位には同一の符号を付してその
説明を省略する。
い実施の形態を示す構成図であり、図５を参照して半導
体装置３００について説明する。なお、図５と図６の半
導体装置３００において、図５の半導体デバイス２００
と同一の構成を有する部位には同一の符号を付してその
説明を省略する。
【００４５】図５の半導体装置３００は、たとえばパー
ソナルコンピュータ、デジタルカメラ、ＰＤＡ等の電子
機器に着脱可能なメモリモジュールであって、筐体に覆
われた構造を有している。そして、筐体は、半導体デバ
イスを実装した回路基板ＣＢを封止した構造を有してい
る。
ソナルコンピュータ、デジタルカメラ、ＰＤＡ等の電子
機器に着脱可能なメモリモジュールであって、筐体に覆
われた構造を有している。そして、筐体は、半導体デバ
イスを実装した回路基板ＣＢを封止した構造を有してい
る。
【００４６】ここで、図６に示すように、中間基板１３
０と回路基板ＣＢの間の封止部材３５０がその半導体装
置３００の筐体となるように形成されている。そして、
この封止部材３５０が外部接続端子２３４ａと回路基板
ＣＢの間にも充填されており、接続信頼性をも向上させ
ている。なお、この封止部材３５０は、層間接続端子１
３４ｂの周辺部位、すなわち中間基板１３０間にも充填
させるようにしても良い。このような半導体装置３００
を形成するときには、図４（ｄ）において、外部接続端
子２３４ａの周辺部位に補強部材１５０が注入されると
ともに、補強部材１５０が回路基板ＣＢ全体に塗布さ
れ、筐体を形成されるようにする。
０と回路基板ＣＢの間の封止部材３５０がその半導体装
置３００の筐体となるように形成されている。そして、
この封止部材３５０が外部接続端子２３４ａと回路基板
ＣＢの間にも充填されており、接続信頼性をも向上させ
ている。なお、この封止部材３５０は、層間接続端子１
３４ｂの周辺部位、すなわち中間基板１３０間にも充填
させるようにしても良い。このような半導体装置３００
を形成するときには、図４（ｄ）において、外部接続端
子２３４ａの周辺部位に補強部材１５０が注入されると
ともに、補強部材１５０が回路基板ＣＢ全体に塗布さ
れ、筐体を形成されるようにする。
【００４７】このように、中間基板１３０と回路基板Ｃ
Ｂの間に封止部材３５０を設けることで中間基板１３０
と回路基板ＣＢの熱膨張率の違いによりストレスが加わ
ったときにでも、封止部材３５０がこの熱ストレスを緩
和し、外部接続端子２３４ａが回路基板ＣＢから剥がれ
ることがなくなる。また、封止樹脂３５０が外部接続端
子２３４ａの周辺部位に設けられると同時に、回路基板
ＣＢ及びそれに実装された電子部品を封止することがで
きるので、半導体装置３００の製造効率及び機械的強度
向上を図るとともに、製品の小型化を図ることができ
る。
Ｂの間に封止部材３５０を設けることで中間基板１３０
と回路基板ＣＢの熱膨張率の違いによりストレスが加わ
ったときにでも、封止部材３５０がこの熱ストレスを緩
和し、外部接続端子２３４ａが回路基板ＣＢから剥がれ
ることがなくなる。また、封止樹脂３５０が外部接続端
子２３４ａの周辺部位に設けられると同時に、回路基板
ＣＢ及びそれに実装された電子部品を封止することがで
きるので、半導体装置３００の製造効率及び機械的強度
向上を図るとともに、製品の小型化を図ることができ
る。
【００４８】本発明の実施の形態は、上記各実施の形態
に限定されない。たとえば、上記各実施の形態におい
て、サンプル構造や使用材料、プロセス処理装置、プロ
セス処理条件等は、本発明の趣旨を逸脱しない範囲で適
宜選択可能である。具体的には、上記各実施の形態にお
いて、半導体チップ１２０の中間基板１３０への実装手
段として半田ボールバンプ、ＡｕメッキバンプとＡＣＦ
を接合材料に用いたフリップチップ実装について例示し
ているが、Ａｕスタッドバンプ、半田メッキバンプ、導
電性ペースト等の接合手段を用いた部品実装への適用も
可能である。
に限定されない。たとえば、上記各実施の形態におい
て、サンプル構造や使用材料、プロセス処理装置、プロ
セス処理条件等は、本発明の趣旨を逸脱しない範囲で適
宜選択可能である。具体的には、上記各実施の形態にお
いて、半導体チップ１２０の中間基板１３０への実装手
段として半田ボールバンプ、ＡｕメッキバンプとＡＣＦ
を接合材料に用いたフリップチップ実装について例示し
ているが、Ａｕスタッドバンプ、半田メッキバンプ、導
電性ペースト等の接合手段を用いた部品実装への適用も
可能である。
【００４９】
【発明の効果】以上説明したように、本発明によれば、
小型薄型化及び高性能化を図るとともに、高い接続信頼
性を実現することができる半導体デバイスの実装方法、
半導体デバイス及び半導体装置を提供することができ
る。
小型薄型化及び高性能化を図るとともに、高い接続信頼
性を実現することができる半導体デバイスの実装方法、
半導体デバイス及び半導体装置を提供することができ
る。
【図１】本発明の半導体デバイスの好ましい実施の形態
を示す構成図。
を示す構成図。
【図２】本発明の半導体デバイスの実装方法の好ましい
実施の形態を示す工程図。
実施の形態を示す工程図。
【図３】本発明の半導体デバイスの第２の実施の形態を
示す構成図。
示す構成図。
【図４】本発明の半導体デバイスの実装方法の第２の実
施の形態を示す工程図。
施の形態を示す工程図。
【図５】本発明の半導体装置の好ましい実施の形態を示
す構成図。
す構成図。
【図６】本発明の半導体デバイスの好ましい実施の形態
を示す構成図。
を示す構成図。
【図７】従来の半田ボールバンプの製造プロセスを示す
工程図。
工程図。
【図８】従来の半導体デバイスの一例を示す図。
【図９】従来の半導体デバイスの別の一例を示す図。
１００、２００・・・半導体デバイス、１２０・・・半
導体チップ、１２３・・・インナーバンプ、１２４・・
・樹脂、１３０・・・中間基板、１３１・・・基体、１
３２・・・インナーランド、１３３・・・アウターラン
ド、１３４・・・アウターバンプ、１３４ａ、２３４ａ
・・・外部接続端子、１３４ｂ・・・層間接続端子、３
００・・・半導体装置、ＣＢ・・・回路基板
導体チップ、１２３・・・インナーバンプ、１２４・・
・樹脂、１３０・・・中間基板、１３１・・・基体、１
３２・・・インナーランド、１３３・・・アウターラン
ド、１３４・・・アウターバンプ、１３４ａ、２３４ａ
・・・外部接続端子、１３４ｂ・・・層間接続端子、３
００・・・半導体装置、ＣＢ・・・回路基板
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 25/07
Claims (8)
- 【請求項１】 半導体チップと電気的に接続された中間
基板を積層した半導体デバイスを、回路基板に実装する
半導体デバイスの実装方法において、 層間接続端子を用いて複数の前記中間基板を積層すると
ともに、前記中間基板と前記回路基板を、前記層間接続
端子よりも柔らかい材料からなる外部接続端子を用いて
実装することを特徴とする半導体デバイスの実装方法。 - 【請求項２】 前記層間接続端子は銅もしくはニッケル
を核にもつ半田ボールであり、前記外部接続端子は共晶
半田ボールであることを特徴とする請求項１に記載の半
導体デバイスの実装方法。 - 【請求項３】 半導体チップと電気的に接続された中間
基板を積層した半導体デバイスを回路基板に実装する半
導体デバイスの実装方法において、 層間接続端子により積層した複数の前記中間基板を、外
部接続端子により前記回路基板に実装し、 前記外部接続端子の周辺部位に補強部材を充填すること
を特徴とする半導体デバイスの実装方法。 - 【請求項４】 前記補強部材は樹脂であることを特徴と
する請求項３に記載の半導体デバイスの実装方法。 - 【請求項５】 半導体チップと、前記半導体チップと電
気的に接続された中間基板を有しており、複数の前記中
間基板を積層して形成された半導体デバイスにおいて、 複数の前記中間基板間を電気的に接続するための層間接
続端子と、 前記層間接続端子よりも柔らかい材料からなっていて、
複数の前記中間基板を回路基板に実装するための外部接
続端子とを有することを特徴とする半導体デバイス。 - 【請求項６】 前記層間接続端子は銅もしくはニッケル
を核にもつ半田ボールであり、前記外部接続端子は共晶
半田ボールであることを特徴とする請求項５に記載の半
導体デバイス。 - 【請求項７】 半導体チップと、前記半導体チップと電
気的に接続された中間基板を有しており、複数の前記中
間基板を積層して形成された半導体デバイスにおいて、 複数の前記中間基板間を電気的に接続するための層間接
続端子と、 前記層間接続端子により積層された複数の前記中間基板
を回路基板に実装するための外部接続端子と、 前記外部接続端子の周辺部位に設けられた補強部材とを
有することを特徴とする半導体デバイス。 - 【請求項８】 半導体チップと、前記半導体チップと電
気的に接続された中間基板と、複数の前記中間基板が積
層された回路基板を有する半導体装置において、 複数の前記中間基板間を電気的に接続するための層間接
続端子と、 前記層間接続端子により積層された複数の前記中間基板
を前記回路基板に実装するための外部接続端子と、 前記外部接続端子の周辺部位に設けられるとともに、前
記中間基板及び前記回路基板を封止する封止部材とを有
することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000269891A JP2002076265A (ja) | 2000-09-01 | 2000-09-01 | 半導体デバイスの実装方法、半導体デバイス及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000269891A JP2002076265A (ja) | 2000-09-01 | 2000-09-01 | 半導体デバイスの実装方法、半導体デバイス及び半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002076265A true JP2002076265A (ja) | 2002-03-15 |
Family
ID=18756425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000269891A Pending JP2002076265A (ja) | 2000-09-01 | 2000-09-01 | 半導体デバイスの実装方法、半導体デバイス及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002076265A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7176561B2 (en) | 2004-05-26 | 2007-02-13 | Seiko Epson Corporation | Semiconductor device, method for manufacturing the same, circuit board, and electronic equipment |
| JP2007184362A (ja) * | 2006-01-05 | 2007-07-19 | Hitachi Cable Ltd | 積層型半導体装置及びその製造方法 |
| JP2008159955A (ja) * | 2006-12-26 | 2008-07-10 | Shinko Electric Ind Co Ltd | 電子部品内蔵基板 |
| JP2009130196A (ja) * | 2007-11-26 | 2009-06-11 | Shinko Electric Ind Co Ltd | 半導体装置 |
-
2000
- 2000-09-01 JP JP2000269891A patent/JP2002076265A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7176561B2 (en) | 2004-05-26 | 2007-02-13 | Seiko Epson Corporation | Semiconductor device, method for manufacturing the same, circuit board, and electronic equipment |
| JP2007184362A (ja) * | 2006-01-05 | 2007-07-19 | Hitachi Cable Ltd | 積層型半導体装置及びその製造方法 |
| US7626126B2 (en) | 2006-01-05 | 2009-12-01 | Hitachi Cable, Ltd. | Multilayer semiconductor device |
| JP4650269B2 (ja) * | 2006-01-05 | 2011-03-16 | 日立電線株式会社 | 積層型半導体装置の製造方法 |
| JP2008159955A (ja) * | 2006-12-26 | 2008-07-10 | Shinko Electric Ind Co Ltd | 電子部品内蔵基板 |
| JP2009130196A (ja) * | 2007-11-26 | 2009-06-11 | Shinko Electric Ind Co Ltd | 半導体装置 |
| US8208268B2 (en) | 2007-11-26 | 2012-06-26 | Shinko Electric Industries Co., Ltd. | Semiconductor apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910004506B1 (ko) | 반전 칩 캐리어 | |
| JP3481444B2 (ja) | 半導体装置及びその製造方法 | |
| US8154124B2 (en) | Semiconductor device having a chip-size package | |
| US20060131719A1 (en) | Semiconductor device, electronic device, electronic apparatus, and method of manufacturing semiconductor device | |
| US6548326B2 (en) | Semiconductor device and process of producing same | |
| WO2001018864A1 (fr) | Dispositif a semi-conducteurs, son procede de fabrication, carte de circuit et dispositif electronique | |
| JP2001257288A (ja) | フリップチップ型半導体装置及びその製造方法 | |
| JPH08213427A (ja) | 半導体チップおよびマルチチップ半導体モジュール | |
| KR20010069223A (ko) | 반도체 장치 및 그 제조 방법 | |
| US20080001271A1 (en) | Flipped, stacked-chip IC packaging for high bandwidth data transfer buses | |
| JP4876618B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2001135663A (ja) | 半導体装置及びその製造方法 | |
| WO2000070677A1 (fr) | Appareil semi-conducteur, son procede de fabrication, carte a circuit imprime et appareil electronique | |
| JP2001298115A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US7772107B2 (en) | Methods of forming a single layer substrate for high capacity memory cards | |
| US6664138B2 (en) | Method for fabricating a circuit device | |
| US20020190377A1 (en) | Circuit device and method for fabricating the same | |
| US6660942B2 (en) | Semiconductor device with an exposed external-connection terminal | |
| JP2003086733A (ja) | 半導体装置とその製造方法およびそれを用いた電子機器 | |
| US20040198050A1 (en) | Method for fabricating a circuit device | |
| JP2001024089A (ja) | システム半導体装置及びシステム半導体装置の製造方法 | |
| JP4034468B2 (ja) | 半導体装置の製造方法 | |
| US20010020742A1 (en) | Stacked semiconductor device and method for manufacturing the same | |
| JP2002076265A (ja) | 半導体デバイスの実装方法、半導体デバイス及び半導体装置 | |
| JP2003069181A (ja) | 電子機器装置及びその製造方法 |