KR20010069223A - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20010069223A
KR20010069223A KR1020000039484A KR20000039484A KR20010069223A KR 20010069223 A KR20010069223 A KR 20010069223A KR 1020000039484 A KR1020000039484 A KR 1020000039484A KR 20000039484 A KR20000039484 A KR 20000039484A KR 20010069223 A KR20010069223 A KR 20010069223A
Authority
KR
South Korea
Prior art keywords
electrode
wire
resin layer
columnar
semiconductor element
Prior art date
Application number
KR1020000039484A
Other languages
English (en)
Other versions
KR100606945B1 (ko
Inventor
이마무라가즈유끼
후지모또야수노리
세끼마사아끼
후지사와테쓰야
사또미쓰다까
노모또류지
가사이준이찌
아이바요시다까
시바노리아끼
Original Assignee
아끼구사 나오유끼
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아끼구사 나오유끼, 후지쯔 가부시끼가이샤 filed Critical 아끼구사 나오유끼
Publication of KR20010069223A publication Critical patent/KR20010069223A/ko
Application granted granted Critical
Publication of KR100606945B1 publication Critical patent/KR100606945B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13011—Shape comprising apertures or cavities, e.g. hollow bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 주상(柱狀) 전극을 갖는 반도체 장치에 관한 것이며, 열응력에 대해서 우수한 내구성이 있는 반도체 장치를 제공하는 것을 목적으로 한다.
복수의 전극 패드(12)를 갖는 반도체 소자(14)와, 상기 복수의 전극 패드에 접속된 복수의 주상 전극(16)과, 반도체 소자 및 주상 전극을 덮는 수지층(18)과, 주상 전극에 전기적으로 접속되도록 수지층의 표면에 배치된 외부 단자(20)를 구비하여, 주상 전극(16)은 반도체 소자의 전극 패드로부터 연장되어 있는 와이어 부분(16a)과, 외부 단자로부터 연장되어 있고 동시에 와이어 부분보다 큰 단면적을 갖는 팽대부(16b)을 포함하는 구성으로 한다.

Description

반도체 장치 및 그 제조 방법{THE SEMICONDUCUTOR DEVICE AND THE METHOD OF MANUFACTURING THE SAME}
본 발명은 주상 전극을 갖는 반도체 장치 및 핀 와이어를 갖는 반도체 장치의 제조 방법에 관한 것이다.
종래부터 반도체 칩을 수지로 봉지해서 되는 반도체 패키지는 공지되어 있다. 반도체 패키지는 점점 소형화되어 가고 있으며, 최근에는 반도체 칩의 크기와 거의 같은 크기의 반도체 패키지가 출현하고 있다. 이러한 반도체 패키지는 예를 들면 CSP(칩 사이즈 패키지)라고 불려지고 있다.
CSP 제조 방법의 하나로서, 웨이퍼에 집적 회로나 전극 패드 등을 형성하고,웨이퍼의 전극 패드에 접속되는 주상 전극을 웨이퍼에 형성하고, 웨이퍼의 표면 및 주상 전극을 수지로 봉지하고, 봉지 후 웨이퍼를 다이싱해서 개개의 반도체 칩을 포함하는 반도체 패키지로 분리하는 방법이 있다(예를 들면, 특개평9-64049호공보).
수지층은 주상 전극의 높이와 거의 같은 두께가 되도록 형성되고, 원기둥형(주상) 전극의 선단이 수지층의 표면에 노출된다. 주상 전극에 접속되는 외부 단자(전극 패드)가 수지층의 표면에 형성되고, 이 외부 단자에는 솔더 범프를 부착할 수 있다. 또한 도체 패턴으로 된 재배선 도체부분을 웨이퍼의 표면에 형성하고, 주상 전극의 위치를 웨이퍼에 형성된 전극 패드의 위치와 상이하게 배치할 수 있게 한다.
또한 특개평9-260428호 공보는 금속 와이어를 사용해서 반도체 칩을 실장 기판에 실장하는 것을 개시하고 있다. 금속 와이어의 일단은 반도체 칩의 전극 패드에 본딩되고, 금속 와이어의 타단은 솔더에 의해 실장 기판에 고정된다. 이 구성에 의하면, 반도체 칩과 실장 기판의 열팽창의 차이에 의해 발생한 응력을 금속 와이어의 휨에 의해 흡수할 수 있다.
반도체 장치를 회로 기판에 탑재해서 사용하는 경우, 반도체 장치의 외부 단자(또는 솔더 범프)가 회로 기판의 전극 패드에 접속되고, 반도체 장치의 반도체 칩과 회로 기판이 반도체 장치의 봉지 수지를 사이에 두고 대향한다. 사용에 있어서는 반도체 장치의 반도체 칩의 열팽창량과 실장 기판의 열팽창량이 다르기 때문에, 반도체 장치의 외부 단자나 주상 전극 등에 열응력이 발생해서, 외부 단자나주상 전극은 반복의 열응력에 의해 피로(疲勞)해진다.
이 열응력은, 반도체 장치의 반도체 칩의 열팽창량과 회로 기판의 열팽창량의 차에 비례하고, 봉지 수지층의 두께에 반비례된다. 따라서 응력 완화를 도모하기 위해서는 봉지 수지층의 두께를 두껍게 하는 것이 좋음을 알았다. 그러나, 봉지 수지층의 두께를 두껍게 하기 위해서는 주상 전극의 길이를 길게 함이 필요하다. 주상 전극은 보통 도금에 의해 형성되지만, 도금에 의해 형성된 주상 전극의 길이를 길게 하는 것은 한계가 있다.
이에 주상 전극을 와이어(본딩 와이어)에 의해 형성하면, 주상 전극의 길이를 길게 할 수 있으며, 따라서 봉지 수지층의 두께를 두껍게 할 수 있다. 그러나 와이어 본더로 처리되는 와이어를 주상 전극으로서 사용하는 경우, 와이어는 주상 전극으로서는 너무 가늘어서 강도가 부족한 경우가 있다. 따라서 충분한 길이 및 강도를 갖는 와이어로 형성된 주상 전극을 형성하는 것이 요구되고 있다.
또한 와이어는 충분히 긴 주상 전극을 제공할 수 있는 동시에 유연성을 구비하고 있어, 와이어로 된 주상 전극에 열응력이 걸려도 주상 전극은 파괴되는 일은 없다. 그러나, 반도체 장치의 봉지 수지층이 딱딱하면, 봉지 수지로 구속된 와이어로 된 주상 전극과 회로 기판에 고정된 외부 단자 사이의 접합부에 큰 응력이 걸린다. 따라서 반도체 장치의 봉지 수지는 가능한 한 연성인 수지로 되는 것이 바람직하다.
또한 주상 전극의 선단을 연삭하거나 하여 조정할 때, 웨이퍼 전체에 압력이 걸려서, 웨이퍼를 손상시키는 문제가 있었다. 또한 수지 봉지시에 수지의 흐름이주상 전극에 바람직하지 않은 변형을 생기게 하는 경우가 있었다.
한편 근년, 반도체 장치는 가볍고 또한 작을 뿐만 아니라 고속으로 작동하므로, 고기능을 구비할 것이 요구되고 있다. 반도체 칩을 인터포우저나 마더 보드 등의 장치에 탑재할 경우, 상기 요구를 만족시키는 것으로서, 솔더볼을 사용한 플립(flip) 칩 타입의 탑재 방법이 있다. 그러나 이 방법은 반도체 칩의 전극 패드간이 좁은 피치이기 때문에, 접속에 사용되는 솔더볼은 볼 직경이 작고, 편차도 적은 특별한 사양이 되어 매우 고가가 된다. 회로면 봉지를 위해서 사용되는 언더필(underfill)도 반도체 칩과 마더 보드 사이의 좁은 간격을 매우는 데 보이드 등이 발생하지 않는 것이 특성으로서 요구되기 때문에, 반도체 칩이나 마더 보드의 사양마다 흐름성이나 밀착성 등을 개선한 특별 사양이 되는 경우가 많다. 따라서 플립 칩 타입의 반도체 장치는 비용이 높아진다.
또한 도전 입자를 내재한 접착제에 의한 접합 방법이나, 스터드(stud) 범프를 사용한 접합 방법 등이 있지만, 이들의 방법은 반도체 칩의 휨, 보이드, 단자의 레벨링 정밀도 등에 의해 밀착성이 차이가 나므로, 신뢰성이 낮고 이들 편차 관리를 위한 비용이 상승하는 것이 염려되고 있다.
플립 칩 타입의 탑재 방법에 있어서 솔더볼을 사용하는 대신에, 금속 와이어를 사용하는 것을 생각할 수 있다. 금속 와이어의 사용은 자동 와이어 본더를 사용한 종래의 와이어 본딩에 있어서 발전하고 있다. 그러나, 종래의 와이어 본딩에서는, 금속 와이어의 선단부를 반도체 칩의 선단에 접합하고, 금속 와이어의 소망 부분을 마더 보드의 전극에 접합한 후, 커필러리를 움직여 금속 와이어를 잡아당김으로써 금속 와이어를 절단한다. 이 경우 금속 와이어는 당겨 뜯겨지기 때문에, 금속 와이어의 절단부는 일정한 형상이 되지 않으며, 당겨 뜯겨진 금속 와이어의 길이도 일정하게 되지 않는다는 문제가 있었다.
본 발명의 목적은 열응력에 대해 우수한 내구성이 있는 반도체 장치를 제공하는 것이다.
도1은 본 발명 제1 실시예에 의한 반도체 장치를 나타내는 부분 단면 사시도.
도2는 솔더볼 부착전의 도1의 반도체 장치를 나타내는 단면도.
도3은 도1의 반도체 장치의 변형예를 나타내는 도면.
도4는 도1의 반도체 장치를 회로 기판에 부착한 예를 나타내는 도면.
도5는 수지층의 두께와 외부 단자에서의 응력의 관계를 나타내는 도면.
도6은 웨이퍼에 집적 회로를 형성하고, 솔더볼을 부착하고, 그리고 개개의 반도체 장치로 분리하는 공정을 포함하는 반도체 장치의 제조 방법의 예를 나타내는 도면.
도7은 외부 단자에 팽대부를 형성하는 공정을 포함하는 반도체 장치의 제조 방법의 예를 나타내는 도면.
도8은 팽대부(enlarged portion)를 갖는 주상 전극 형성 방법의 예를 나타내는 도면.
도9는 도8의 방법으로 형성된 주상 전극을 나타내는 도면.
도10은 팽대부를 갖는 주상 전극 형성 방법의 다른 예를 나타내는 도면.
도11은 주상 전극 형성 방법의 다른 예를 나타내는 도면.
도12는 주상 전극 형성 방법의 다른 예를 나타내는 도면.
도13은 주상 전극 형성 방법의 다른 예를 나타내는 도면.
도14는 본 발명의 제2 실시예에 의한 반도체 장치를 나타내는 부분 단면도.
도15는 도14의 반도체 장치의 변형예를 나타내는 도면.
도16은 도14의 반도체 장치의 변형예를 나타내는 도면.
도17은 도14의 반도체 장치의 변형예의 주상 전극의 형성 방법을 나타내는 도면.
도18은 도14의 반도체 장치의 변형예를 나타내는 도면.
도19는 도18의 반도체 장치의 변형예를 나타내는 도면.
도20은 본 발명 제3 실시예에 의한 반도체 장치를 나타내는 부분 단면도.
도21은 도20의 반도체 장치의 변형예를 나타내는 도면.
도22는 도14~도20의 반도체 장치의 주상 전극 노출 방법을 나타내는 도면.
도23은 도22의 주상 전극 노출 방법의 일례를 나타내는 도면.
도24는 도22의 주상 전극 노출 방법의 일례를 나타내는 도면.
도25는 도24의 주상 전극 노출 방법의 변형예를 나타내는 도면.
도26은 도24의 주상 전극 노출 방법의 변형예를 나타내는 도면.
도27은 본 발명 제4 실시예에 의한 핀 와이어를 갖는 반도체 장치의 제조 방법을 나타내는 도면.
도28은 도27의 하프컷(half-cut) 처리된 금속 와이어를 나타내는 확대도.
도29는 도27 및 도28의 절단된 금속 와이어(핀 와이어)를 나타내는 확대 측면도.
도30은 핀 와이어를 갖는 반도체 장치를 나타내는 개략도.
도31은 각종 핀 와이어를 나타내는 도면.
도32는 핀 와이어를 갖는 반도체 장치의 일례를 나타내는 도면.
도33은 재배선 전극 및 핀 와이어를 갖는 반도체 장치의 다른 예를 나타내는 도면.
도34는 도33의 반도체 장치를 형성하는 공정을 나타내는 상세도.
도35는 핀 와이어의 변형예를 나타내는 도면.
도36은 핀 와이어를 갖는 반도체 장치의 다른 예를 나타내는 도면.
도37은 핀 와이어를 갖는 반도체 장치의 다른 예를 나타내는 도면.
도38은 핀 와이어 선단에 도체 재료를 부착시킨 반도체 장치의 예를 나타내는 도면이며, 도38a는 반도체 소자에 설치된 핀 와이어를 조(bath)의 도전 재료에 침지함으로써 도전 재료를 부착시키는 것을 나타내고, 도38b는 반도체 소자에 설치된 핀 와이어를 형성판 오목부의 도전 재료에 침지함으로써 도전 재료를 부착시키는 것을 나타내고, 도38c는 핀 와이어 및 도전 재료를 갖는 반도체 소자를 인터포우저 또는 마더 보드(mother board)에 탑재하는 위치를 나타내는 도면.
도39는 열압착에 의한 핀 와이어 접합의 예를 나타내는 도면.
도40은 핀 와이어의 직경을 변경함에 의한 인피던스 매칭의 예를 나타내는 도면.
도41은 핀 와이어의 선단 팽대부의 굵기를 변경함에 의한 인피던스 매칭의 예를 나타내는 도면.
도42는 도금부에 의해 핀 와이어를 접합한 반도체 장치의 예를 나타내는 도면.
도43은 핀 와이어를 갖는 반도체 장치의 일례를 나타내는 도면.
도44는 수지 봉지의 다른 예를 나타내는 도면.
도45는 반도체 장치의 일례를 나타내는 평면도.
도46은 도45의 평면적으로 배치된 복수의 반도체 소자를 포함하는 반도체 장치의 예를 나타내는 도면.
도47은 입체적으로 배치된 복수의 반도체 소자를 포함하는 반도체 장치의 예를 나타내는 도면.
도48은 입체적으로 배치된 복수의 반도체 소자를 포함하는 반도체 장치의 예를 나타내는 도면.
도49는 스택으로서 입체적으로 배치된 복수의 반도체 장치를 포함하는 반도체 장치의 예를 나타내는 도면.
도50은 스택으로서 입체적으로 배치된 복수의 반도체 장치를 포함하는 반도체 장치의 예를 나타내는 도면.
도51은 핀 와이어를 갖는 반도체 장치의 제조 방법의 일례를 나타내는 도면.
도52는 도51의 반도체 장치에 수지 봉지 공정을 나타내는 도면.
도53은 도52의 반도체 장치의 다이싱(dicing) 공정을 나타내는 도면.
도54는 핀 와이어를 인쇄에 의해 형성된 도전 재료에 접합하는 예를 나타내는 도면.
도55는 복수의 반도체 소자를 포함하는 반도체 장치의 예를 나타내는 도면.
도56은 복수의 반도체 소자를 포함하는 반도체 장치의 예를 나타내는 도면이다.
도57은 복수의 반도체 소자를 포함하는 반도체 장치의 예를 나타내는 도면.
도58은 복수의 반도체 소자를 포함하는 반도체 장치의 예를 나타내는 도면.
부호의 설명
10: 반도체 장치
12: 전극 패드
14: 반도체 소자
16: 주상 전극
16a: 와이어 부분
16b: 팽대부
18: 수지층
20: 외부 단자
20a: 솔더볼
22: 회로 기판
24: 전극 패드
30: 웨이퍼
32: 커필러리
34: 소괴(小塊)
36: 본딩 와이어
50: 재배선 도체부분
80: 금속 와이어
81: 커필러리
82: 하프컷용 공구
83: 전극부
84: 핀 와이어
85: 반도체 소자
본 발명의 하나의 특징에 의한 반도체 장치는 복수의 전극 패드를 갖는 반도체 소자와, 상기 복수의 전극 패드에 접속된 복수의 주상 전극과, 상기 반도체 소자 및 상기 주상 전극을 덮는 수지층과, 상기 주상 전극에 전기적으로 접속되도록 상기 수지층의 표면에 배치된 외부 단자를 구비하여, 상기 주상 전극은 상기 반도체 소자의 전극 패드에서 연장되어 있는 와이어 부분과, 상기 외부 단자로부터 연장되어 있고 또한 상기 와이어 부분보다 큰 단면적을 갖는 팽대부를 포함하는 것을 특징으로 하는 것이다.
이 구성에 있어서, 주상 전극으로서 와이어를 사용할 수 있어, 충분한 길이나 유연성이 있고, 동시에 충분한 강도가 있는 주상 전극으로 할 수 있다. 따라서 주상 전극의 길이를 길게 함과 동시에 봉지 수지층의 두께를 두껍게 할 수 있어, 열 피로에 대해 우수한 내구성이 있는 반도체 장치를 얻을 수 있다.
바람직하게는 상기 수지층은 반도체 소자의 표면에 형성된 유연성을 갖는 제1 수지층과, 상기 제1 수지층보다 반도체 소자로부터 먼 측에 있고 또한 제1 수지층보다 높은 탄성을 갖는 제2의 수지층으로 된다.
바람직하게는 상기 주상 전극의 팽대부는 상기 와이어 부분의 연장 부분에 두께를 두껍게 처리하여 된다. 혹은 상기 주상 전극의 팽대부는 상기 와이어 부분에 부착된 도전성 재료를 포함한다.
또한 본 발명의 또 하나의 특징에 의한 반도체 장치는, 복수의 전극 패드를 갖는 반도체 소자와, 상기 복수의 전극 패드에 접속된 복수의 주상 전극과, 상기 반도체 소자 및 상기 주상 전극을 덮는 수지층과, 상기 주상 전극에 전기적으로 접속되도록 상기 수지층의 표면에 배치된 외부 단자와, 상기 반도체 소자의 전극 패드와 상기 주상 전극 사이에 설치되는 재배선 도체부분을 구비하며, 상기 수지층은 스핀 코팅된 비교적 연성인 수지로 되는 것을 특징으로 한다.
이 구성에 있어서, 봉지 수지층은 스핀 코팅된 비교적 연성인 수지로 되어 있으며, 이에 의해서 반도체 칩에 형성된 주상 전극과 외부 단자 사이에 유연성을 주어, 열응력이나 기계적 스트레스에 의해 주상 전극과 외부 단자 사이의 접합부의 신뢰성을 확보할 수 있다. 특히, 연성인 수지와 부드러운 주상 전극을 조합하면, 봉지 수지층 및 주상 전극은 열 피로에 대해 큰 유연성이 있으며, 열 피로에 대해 우수한 내구성이 있는 반도체 장치를 얻을 수 있다.
바람직하게는 상기 수지층은 실리콘 수지 및 에폭시 수지중 하나로 된다. 이들 수지는 스핀 코팅하는데 적합하다.
주상 전극은 와이어로 된다. 그리고, 상기 주상 전극은 와이어를 적어도 부분적으로 팽대화하여 된다. 혹은, 상기 주상 전극은 복수의 와이어를 하나의 주상전극의 형체에 접합하여 된다.
바람직하게는 상기 수지층 내에 상기 주상 전극과 거의 평행하게 배치된 더미 전극을 더 포함한다. 혹은, 상기 수지층 내에 상기 주상 전극과 거의 평행하게 배치된 수지 기둥을 더 포함한다.
또한 본 발명의 또 하나의 특징에 의한 반도체 장치는 복수의 전극 패드를 갖는 반도체 소자와, 상기 복수의 전극 패드에 접속된 복수의 주상 전극과, 상기 반도체 소자 및 상기 주상 전극을 덮는 수지층과, 상기 주상 전극과 접속해서 상기 수지층의 표면에 설치되는 재배선 도체부분과, 상기 수지층 및 상기 재배선 도체부분의 일부를 덮는 절연층과, 상기 재배선 도체부분의 상기 절연층에서 노출된 부분에 전기적으로 접속되는 외부 단자를 구비한 것을 특징으로 한다.
이 구성에 있어서, 재배선 도체부분은 수지층의 표면에 설치되고, 또한 절연층이 수지층 및 재배선 도체부분의 일부를 덮는다. 외부 단자는 재배선 도체부분의 절연층에서 노출된 부분에 전기적으로 접속된다. 재배선 도체부분은 수지층으로 덮여져 있지 않기 때문에, 유연성이 있다.
또한, 본 발명의 또 하나의 특징에 의한 반도체 장치의 제조 방법은 제1 단부를 갖는 금속 와이어에 소망 위치에서 하프컷 처리를 행하는 공정과, 상기 금속 와이어의 제1 단부를 반도체 소자 또는 반도체 장치의 전극부에 본딩하는 공정과, 상기 금속 와이어를 상기 전극부에 대해 잡아당김으로써 상기 금속 와이어를 상기 소망 위치에서 절단해서 핀 와이어를 형성하는 공정을 구비하며, 상기 핀 와이어는 절단된 제2 단부를 갖는 것을 특징으로 한다.
이 구성에 있어서, 금속 와이어에 소망 위치에서 하프컷 처리를 행하고, 금속 와이어의 제1 단부를 반도체 소자의 전극부에 본딩한 후, 금속 와이어를 전극부에 대해 잡아당기면, 금속 와이어는 하프컷해 둔 상기 소망 위치에서 확실하고 또한 깨끗하게 절단된다. 금속 와이어의 절단부는 일정한 형상이 되고, 금속 와이어의 길이도 일정하게 된다. 따라서 좁은 피치의 복수의 핀 와이어를 갖는 반도체 소자에 있어서는 복수의 핀 와이어 높이가 거의 일정하게 되어, 반도체 소자를 마더 보드 등의 다른 장치와 접합하는 데 적합하게 된다.
실시예
이하 본 발명의 실시예에 대해서 도면을 참조해서 설명한다.
도1은 본 발명 제1 실시예에 의한 반도체 장치(10)를 나타내는 부분 단면 사시도이다.
도2는 솔더볼 부착전의 도1의 반도체 장치를 나타내는 단면도이다.
도1 및 도2에 있어서, 반도체 장치(10)는 복수의 전극 패드(12)를 갖는 반도체 소자(14)와, 복수의 전극 패드(12)에 접속되고 또한 반도체 소자(14)에 대해서 수직으로 연장되어 있는 복수의 주상 전극(16)과, 반도체 소자(14) 및 주상 전극(16)을 덮는 수지층(18)과, 주상 전극(16)에 전기적으로 접속되도록 수지층(18)의 표면에 배치된 외부 단자(20)를 구비한다.
반도체 소자(14)는 실리콘 칩으로 되고, 집적 회로(도시하지 않음)와 이 집적 회로에 적절하게 접속된 전극 패드(12)를 포함한다. 외부 단자(20)는 수지층(18)의 표면에 배치되고, 주상 전극(16)의 선단에 접속, 고정되어 있는 전극패드이다. 솔더볼(20a)이 외부 단자(20)에 더 접속, 고정되어 있다.
수지층(18)은, 반도체 소자(14)의 표면에 형성된 유연성을 갖는 제1 수지층(18a)과, 제1 수지층(18a)보다 반도체 소자(14)로부터 먼 측에 있고 제1 수지층(18a)보다 높은 탄성을 갖는 제2 수지층(18b)으로 된다. 제1 수지층(18a)은 실리콘계 수지나 저탄성 에폭시계 수지 등으로 되는 영율이 수~수100㎏/㎟의 저탄성 수지이며, 제2 수지층(18b)은 고탄성 에폭시계 수지 등으로 되는 영율이 1000~2000㎏/㎟의 고탄성 수지이다.
주상 전극(16)은 반도체 소자(14)의 전극 패드(12)로부터 연장되어 있고, 축선 방향을 따라 거의 일정한 단면적을 갖는 와이어 부분(16a)과, 외부 단자(20a)로부터 연장되어 있고 또한 와이어 부분(16a)보다 큰 단면적을 갖는 팽대부(16b)를 갖는다. 따라서 주상 전극(16)은 기본적으로 와이어에 의해 만들어져, 길이 및 유연성을 구비하는 동시에 주상 전극(16)과 외부 단자(20)의 접합 영역이 팽대부(16b)를 설치함으로써 강화되어 있다. 예를 들면, 주상 전극(16)은 금 와이어로 형성되고, 주상 전극(16)의 와이어 부분(16a)의 직경은 30~50μm이며, 팽대부(16b)의 직경은 와이어 부분(16a)의 직경의 2~3배이다. 외부 단자(20)의 직경은 팽대부(16b)의 직경치~ 범프 피치×0.5이었다.
도3은 도1의 반도체 장치(10)의 변형예를 나타내는 도면이다. 도1의 예와 마찬가지로, 반도체 장치(10)는 복수의 전극 패드(12)를 갖는 반도체 소자(14)와, 복수의 전극 패드(12)에 접속된 복수의 주상 전극(16)과, 반도체 소자(14) 및 주상 전극(16)을 덮는 수지층(18)과, 주상 전극(16)에 전기적으로 접속되도록수지층(18)의 표면에 배치된 외부 단자(20)를 구비한다.
주상 전극(16)은 반도체 소자(14)의 전극 패드(12)로부터 연장되어 있고, 축선방향을 따라 거의 일정한 단면적을 갖는 와이어 부분(16a)과, 외부 단자(20)로부터 연장되어 있고 또한 와이어 부분(16a)보다 큰 단면적을 갖는 팽대부(16b)를 갖는다. 따라서 주상 전극(16)은 기본적으로 와이어에 의해 만들어져, 길이 및 유연성을 구비하는 동시에 주상 전극(16)과 외부 단자(20)의 접합 영역이 팽대부(16b)를 설치함으로써 강화되어 있다.
이 실시예에 있어서는 수지층(18)은 반도체 소자(14)의 표면에 형성된 유연성을 갖는 제1 수지층(18a)과, 제1 수지층(18a)보다 반도체 소자(14)에서 먼 측에 있고 제1 수지층(18a)보다 높은 탄성을 갖는 제2 수지층(18b)과, 제1 수지층(18a)과 제2 수지층(18b) 사이에 있으며 이들 2개의 수지층의 접착을 보조하는 제3 수지층(18c)으로 된다. 이 예의 작용은 기본적으로 도1 및 도2 예의 작용과 같다.
도4는 도1의 반도체 장치를 회로 기판에 부착한 예를 나타내는 도면이다. 회로 기판(22)은 반도체 장치(10)의 외부 단자(20) 및 솔더볼(20a)과 같은 배열의 전극 패드(24)를 가지며, 반도체 장치(10)는 외부 단자(20)(솔더볼(20a))를 전극 패드(24)에 접합시킴으로써 회로 기판(22)에 탑재된다. 따라서 반도체 소자(14)와 회로 기판(22)은 수지층(18)을 통해서 대향한다.
사용시에는, 반도체 소자(14) 및 회로 기판(22)은 발열 소자의 작동에 의해 팽창 수축한다. 반도체 소자(14)의 열팽창 계수와 회로 기판(22)의 열팽창 계수와의 차이에 따라 반도체 소자(14)의 변형량과 회로 기판(22)의 변형량 사이에는 차가 생기며, 주상 전극(16) 및 외부 단자(20)(및 기타 부재)에 열응력이 발생한다. 반도체 장치(10)의 외부 단자(20)나 주상 전극(16)은 반복 열응력에 의해 피로해 진다.
그러나 본 발명에 의하면, 주상 전극(16)을 기본적으로 와이어 부분(16a)에 의해 구성함으로써, 길이나 유연성을 구비하는 동시에 팽대부(16b)를 설치함으로써 적어도 외부 전극(20)의 접합부에서 충분한 강도가 있는 주상 전극(16)으로 할 수 있다. 따라서 주상 전극(16)의 길이를 길게 또한 봉지 수지층(18)의 두께를 두껍게 할 수 있어, 열 피로에 대해 우수한 내구성이 있는 반도체 장치(10)를 얻을 수 있다.
도5는 수지층(18)의 두께와 외부 단자(20)에서의 응력(범프 응력)의 관계를 나타내는 도면이다. 수지층(18)의 두께가 두꺼울수록, 외부 단자(20)에서의 응력(범프 응력)은 작아진다. 사각 표시 및 마름모꼴 표시로 표시되는 예는 수지층(18)이 1층만이며, 그 수지층의 탄성율을 A로 한다.
사각 표시로 표시되는 예에서는 외부 단자(20)가 0.8㎜ 피치로 배치되고, 수지층(18)의 두께가 100㎛시에 범프 응력이 4.3㎏/㎟이었다. 마름모꼴 표시로 표시되는 예에서는 외부 단자(20)가 0.5㎜ 피치로 배치되고, 수지층(18)의 두께가 150㎛시에 범프 응력이 4.3㎏/㎟가 된다.
삼각 표시로 표시된 예에서는 제1 수지층(18a)의 탄성율을 (1/6)A로 하고, 제2 수지층(18b)의 탄성율을 A로 했다. X표시로 표시된 예에서는 제1 수지층(18a)의 탄성율은 (1/6)A로 하고, 제2 수지층(18b)의 탄성율은 5A로 했다. 어느 경우에도 제1 수지층(18a)의 두께는 50㎛, 제2 수지층(18b)의 두께는 100㎛이었다. 앞으로 단자의 미세화가 진행하여도, 범프의 접합 응력은 충분히 신뢰성이 있는 것을 얻을 수 있다. 저탄성 제1 수지층(18a)은 영율이 수~수100㎏/㎟의 실리콘 수지 또는 저탄성 에폭시 수지로 할 수 있으며, 고탄성 제2 수지층(18b)은 영율이 1000∼2000㎏/㎟의 고탄성 에폭시 수지로 할 수 있다.
도6은 도1~도3의 반도체 장치(10)를 제조하기 위한 방법의 예를 나타내는 도면이다. 도6a는 실리콘 웨이퍼(30)에 집적 회로나 전극 패드(12), 주상 전극(16)을 형성하는 공정을 나타낸다. 도6b는 실리콘 웨이퍼(30)에 수지층(18)이나 솔더볼(20a)을 형성한 공정을 나타낸다. 도6c은 솔더볼(20a)을 형성한 실리콘 웨이퍼(30)를 개별의 반도체 장치(10)에 다이싱하는 공정을 나타내는 도면이다. 도6d는 분리된 반도체 장치(10)를 나타내는 도면이다. 도6a~도6d에서 알 수 있는 바와 같이, 본 발명에 의한 반도체 장치(10)는 실리콘 웨이퍼(30)의 단계에서 봉지용 수지층(18)을 형성하고, 그 후에 하나의 반도체 칩을 포함하는 칩 사이즈 패키지(CSP)로 하여 개별의 반도체 장치(10)를 형성한 것이다. 따라서 봉지용 수지층(18)은 스핀 코팅에 의해 도포될 수 있는 것이다.
도7은 수지층을 형성하고, 그리고 외부 단자에 팽대부를 형성하는 공정을 포함하는 반도체 장치의 제조 방법의 예를 나타내는 도면이다. 도7a에서, 웨이퍼(30)에 집적 회로 및 전극 패드(12)를 형성하며, 도7b에서, 전극 패드(12)에 접속된 주상 전극(16)을 형성한다. 주상 전극(16)은 도1~도3에 나타나는 바와 같이 와이어 부분(16a)과 팽대부(16b)를 포함한다. 도7c에서, 제1 수지층(18a)을 형성하여, 도7d에서, 제2 수지층(18b)을 형성한다. 도7e에서, 제2 수지층(18b)을 연마 가공하여, 제2 수지층(18b)에서 돌출하는 주상 전극(16)의 선단 부분을 절단한다. 이 때, 주상 전극(16)의 팽대부(16b)의 선단만을 절단한다. 그리고 도7e에서, 주상 전극(16)의 팽대부(16b)의 선단에 외부 단자(20)를 형성한다. 그리고, 도6b에 나타나는 바와 같이 솔더볼(20a)을 형성하여, 도6c에 나타내는 바와 같이 하여 웨이퍼(30)를 개개의 반도체 장치(10)로 절단한다.
도8은 팽대부를 갖는 주상 전극의 형성 방법의 예를 나타내는 도면이다. 이 예에서는 주상 전극(16)을 와이어 본더를 사용해서 본딩 와이어(36)에 의해 형성한다. 와이어 본더는 시판하는 것을 이용할 수 있다. 도8a에서, 와이어 본더의 커필러리(32)을 웨이퍼(30)의 전극 패드(12)로 향해 하강시킨다. 커필러리(32)의 선단에는 와이어 재료 소괴(34)가 형성되어 있다. 도8b에서, 커필러리(32)를 웨이퍼(30)를 향해 더욱 하강시켜서, 커필러리(32)의 선단의 와이어 재료 소괴(34)를 웨이퍼(30)에 접촉시킨다.
도8c에 있어서, 커필러리(32)를 웨이퍼(30)로부터 끌어올려서 본딩 와이어(36)를 형성한다. 통상의 와이어 본딩에서는 커필러리(32)가 다른 전극 패드로 더욱 하강되어, 그곳에 접촉시킨다. 본 발명에서는 커필러리(32)는 웨이퍼(30)에 대해 거의 수직으로 거의 일정한 단면적으로 똑바로 끌어올려진다. 예를 들면 금 와이어의 경우, 직경30∼50㎛으로, 높이 500㎛정도까지 끌어올릴 수 있다.
그리고, 도8d에 있어서, 전기 스파크 발생 장치(38)로 본딩 와이어(36)에 전기 스파크를 인가하면, 본딩 와이어(36)의 일부가 소괴상으로 둥글게 된다. 이 때, 전기 스파크의 에너지는 본딩 와이어(36)가 절단되지 않는 정도로 되도록 설정한다. 그리고, 도8e에 있어서, 본딩 와이어(36) 선단부의 소괴가 적당한 크기(예를 들면, 본딩 와이어(36) 직경의 2∼3배)가 될 때까지, 더욱 전기 스파크를 계속해서 인가하여, 마지막에 본딩 와이어(36)가 절단되는 정도의 에너지로 전기 스파크를 인가한다. 이렇게 해서, 도8f에서, 본딩 와이어(36)는 절단되어, 커필러리(32)를 다음 포인트로 이동시킨다.
도9는 이렇게 해서 형성된 와이어 부분(16a)과 팽대부(16b)을 갖는 주상 부분(16)을 나타낸다. 또한 팽대부(16b)에 접속되는 외부 단자(20)의 크기는 팽대부(16b)의 크기~ 펌프 피치×0.5정도로 한다.
도10은 팽대부를 갖는 주상 전극의 형성 방법의 다른 예를 나타내는 도면이다. 이 예에서도 주상 전극(16)을 와이어 본더를 사용해서 본딩 와이어에 의해 형성한다. 도8의 예와 같이, 도9에서, 와이어 본더의 커필러리(32)를 웨이퍼(30)의 전극 패드(12)로부터 위쪽으로 들어올려 본딩 와이어(36)를 형성한다. 그리고 전기 스파크 발생 장치(38)로 본딩 와이어(36)에 전기 스파크를 인가한다. 이 때, 전기 스파크의 에너지는, 본딩 와이어(36)의 일부가 소괴상으로 둥글게 되고, 또한 본딩 와이어(36)가 둥글게 된 소괴에서 절단될 정도로 되도록 설정한다. 이렇게 해서 와이어 부분(16a)과 팽대부(16b)를 갖는 주상 부분(16)이 형성된다.
도11은 주상 전극(16)의 형성 방법의 다른 예를 나타내는 도면이다. 이 예에서는, 와이어 본더에 의해 본딩 와이어(36)를 형성하고, 본딩 와이어(36) 표면에도금층(40)을 형성한다. 예를 들면, 본딩 와이어(36)는 구리이며, 50∼100㎛m의 직경을 갖는다. 도금층(40)은 솔더의 도금층이며, 그 직경은 본딩 와이어(36)의 직경 1.5∼2배로 한다. 팽대부(16b)에 접속되는 외부 단자(20)의 크기는 팽대부(16b)의 크기~펌프 피치×0.5정도로 한다.
이 예에서는 본딩 와이어(36)는 반도체 소자(14)의 전극 패드(12)로부터 연장되어 있는 와이어 부분(16a)이 되고, 도금층(40)은 외부 단자(20)로부터 연장되어 있고 또한 와이어 부분(16a)보다 큰 단면적을 갖는 팽대부(16b)가 된다. 이 예에서는, 주상 전극(16)의 형성은 수지층(18)의 형성전에 실시되며, 그 후 주상 전극(16)은 수지층(18)에 의해 덮여진다.
도12는 주상 전극(16)의 형성 방법의 다른 예를 나타내는 도면이다. 도면11의 예와 마찬가지로, 이 예에서도 와이어 본더에 의해 본딩 와이어(36)를 형성하고, 본딩 와이어(36) 표면에 도금층(40)을 형성한다. 본딩 와이어(36)는 반도체 소자(14)의 전극 패드(12)로부터 연장되어 있는 와이어 부분(16a)이 되고, 도금층(40)은 외부 단자(20)로부터 연장되어 있고 또한 와이어 부분(16a)보다 큰 단면적을 갖는 팽대부(16b)로 된다. 이 예에서는, 본딩 와이어(36)의 형성은 제1 수지층(18a)의 형성전에 실시되며, 그 후 본딩 와이어(36)는 제1 수지층(18a)에 의해 덮여진다. 도금층(40)은 제1 수지층(18a)에 의해 덮여져 있지 않은 본딩 와이어(36) 부분에 피복되며, 그 후 제2 수지층(18b)에 의해 덮여진다.
도13은 주상 전극(16)의 형성 방법의 다른 예를 나타내는 도면이다. 도면11의 예와 마찬가지로, 이 예에서도 와이어 본더에 의해 본딩 와이어(36)를 형성하고, 본딩 와이어(36)의 표면에 도금층(40)을 형성한다. 본딩 와이어(36)는 반도체 소자(14)의 전극 패드(12)로부터 연장되어 있는 와이어 부분(16a)이 되고, 도금층(40)은 외부 단자(20)로부터 연장되어 있고 또한 와이어 부분(16a)보다 큰 단면적을 갖는 팽대부(16b)가 된다. 이 예에서는, 수지층(18)은 제1∼제3 수지층(18a, 18b, 18c)을 포함한다. 본딩 와이어(36)의 형성은 제1 수지층(18a)의 형성전에 실시되며, 그 후 본딩 와이어(36)는 제1 및 제3 수지층(18a, 18c)에 의해 덮여진다. 도금층(40)은 제1 및 제3 수지층(18a, 18c)에 의해 덮여져 있지 않은 본딩 와이어(36)의 부분에 피복되며, 그 후 제2 수지층(18b)에 의해 덮여진다. 도14는 본 발명의 제2 실시예에 의한 반도체 장치를 나타내는 부분 단면도이다. 반도체 장치(10)는 복수의 전극 패드(12)를 갖는 반도체 소자(14)와, 복수의 전극 패드(12)에 접속된 복수의 주상 전극(16)과, 반도체 소자(14) 및 주상 전극(16)을 덮는 수지층(18)과, 주상 전극(16)에 전기적으로 접속되도록 수지층(18)의 표면에 배치된 외부 단자로서의 솔더볼(20a)과, 반도체 소자(14)의 전극 패드(12)와 주상 전극(16) 사이에 설치되는 재배선 도체부분(50)을 구비한다.
절연층(52)이 반도체 소자(14)의 표면에 형성되고, 전극 패드(12)는 절연층(52)의 개구부에서 노출되어 있다. 재배선 도체부분(50)은 전극 패드(12)와 일대일로 대응하는 전극 패드 부분을 포함한다. 재배선 도체부분(50)의 전극 패드 부분은 반도체 소자(14)의 전극 패드(12)와 전기적으로 접속되고, 주상 전극(16)은 그 전극 패드 부분에 고정, 접속된다. 전극 패드(12)는 반도체 소자(14)상의 제한된 위치에 형성되는데에 비해, 재배선 도체 부분(50)의 전극 패드 부분은 소망의패턴으로 형성될 수 있다. 따라서 재배선 도체부분(50)의 전극 패드 부분은 비교적 일정하게 배치된다. 따라서 수지층(18)에 걸리는 힘을 특정의 주상 전극(16)과 외부 단자로서의 솔더볼(20a)의 접합부에 분산할 수 있다.
이 실시예에서는 솔더볼(20a)이 외부 단자로서 나타나고 있지만, 앞의 실시예와 마찬가지로, 수지층(18)의 표면에 전극 패드를 형성하고, 그 전극 패드를 외부 단자(20)로 할 수 있는 것은 말할 것도 없다.
수지층(18)은 스핀 코팅된 비교적으로 연성인 수지로 된다. 바꾸어 말하면, 수지층(18)은 스핀 코팅이 가능한 정도로 연성 실리콘 수지 또는 저탄성의 에폭시 수지로 된다. 그리고, 주상 전극(16)은 주로 본딩 와이어로 형성되어 있다.
종래의 주상 전극은 도금의 퇴적층으로서 형성되어 있어, 큰 두께로 하기가 어려울 뿐만 아니라, 매우 딱딱하였다. 그리고, 종래의 봉지 수지층은 고탄성의 딱딱한 에폭시 수지로 구성되어 있었다. 그 때문에 딱딱한 주상 전극이 딱딱한 봉지 수지층에 매립되어, 봉지 수지의 표면에 대향하는 회로 기판이 열 스트레스에 의해 봉지 수지에 대해 움직일 때, 외부 단자가 힘를 받고, 그 힘이 주상 전극에 전달되지만, 주상 전극은 움직이기 어렵기 때문에 외부 단자와 주상 전극의 접합부가 쉽게 손상되었다.
본 발명에 있어서는, 본딩 와이어로 형성되어 있는 주상 전극(16) 자체가 유연성이 있고, 또한 주상 전극(16)을 둘러싸고 있는 봉지 수지층(18)도 연성이어서 유연성이 있기 때문에, 봉지 수지층(18)의 표면에 대향하는 회로 기판이 열 스트레스에 의해 봉지 수지층(18)에 대해 움직일 때, 솔더볼(20a)이 힘를 받고, 그 힘이주상 전극(16)에 전달되지만, 주상 전극(16)은 솔더볼(20a)의 움직임에 추종해서 유연하게 움직여서, 솔더볼(20a)과 주상 전극(16)의 접합부가 쉽게 손상되지 않는다.
도15는 도14의 반도체 장치의 변형예를 나타내는 도면이다. 이 예에서는 본딩 와이어로 형성되어 있는 주상 전극(16)이 전체적으로 팽대화되고 있다. 이 예는 본딩 와이어가 너무 가는 경우에 굵은 주상 전극(16)을 얻는데 유효하다.
도16은 도14의 반도체 장치의 변형예를 나타내는 도면이다. 이 예에서는 주상 전극(16)을 구성하는 본딩 와이어의 단부가 재배선 도체부분(50)에 접합되고, 그후 도중에 구부러져서 다시 재배선 도체부분(50)에 접합되고, 그후 수지층(18)의 표면을 향해 뻗어 있다. 이 예는, 보다 유연성이 있는 주상 전극(16)을 얻는데 유효하고, 또한 재배선 도체부분(50)이 단선하고 있는 경우라도 주상 전극(16)이 그 단선을 보상할 수 있는 경우가 있다.
도17a는 도14의 반도체 장치의 변형예를 나타내는 도면이다. 이 예에서는 복수의 본딩 와이어를 하나의 주상 전극(16)의 형체에 접합해서 된다. 이 예는 주상 전극(16)의 강도를 증대하는 동시에, 유연성이 있는 주상 전극(16)을 얻는데 유효하다. 도17b~도17d는 도17a의 주상 전극(16)의 제조 공정을 나타닌다. 도17b에 있어서, 2개의 본딩 와이어(36a, 36b)가 하나의 주상 전극(16)을 위해서 형성되고, 도17c에 있어서, 2개의 본딩 와이어(36a, 36b)의 선단에 전기 토치(38a)가 적용되며, 따라서 도17d에 있어서, 2개의 본딩 와이어(36a, 36b)의 선단이 접합된다. 또한 전기 토치(38a)의 상하 동작 제어에 의해 다수의 주상 전극(16)의 높이를 평균화할 수도 있다.
도18은 도14의 반도체 장치의 변형예를 나타내는 도면이다. 이 예에서는 수지층(18) 내에 주상 전극(16)과 거의 평행하게 배치된 더미 전극(54)을 더 포함한다. 주상 전극(16) 및 더미 전극(54)은 재배선 도체부분(50)에 접합된다. 주상 전극(16)의 선단이 솔더볼(20a)에 접합되는데 비해, 더미 전극(54)의 선단은 솔더볼(20a)에 접합되지 않는다. 따라서 더미 전극(54)은 전기적으로는 동작하지 않지만, 수지층(18)을 형성할 때 수지의 흐름에 기인하는 힘이 주상 전극(16)에 집중적으로 걸리는 것을 방지한다.
도19는 도18의 반도체 장치의 변형예를 나타내는 도면이다. 이 예에서는 수지층(18) 내에 주상 전극(16)과 거의 평행하게 배치된 더미 전극(54a)을 더 포함한다. 이 더미 전극(54a)은 예를 들면 실리콘 수지나 저탄성 수지 등의 수지로 만들어어진다. 더미 전극(54a)은 수지층(18)을 형성할 때, 수지의 흐름에 기인하는 힘이 주상 전극(16)에 집중적으로 걸리는 것을 방지하고, 또한 수지의 흐름을 균등화해서 수지층(18)의 표면이 평탄하게 되는 것을 돕는다.
도20은 본 발명의 제3 실시예에 의한 반도체 장치를 나타내는 부분 단면도이다. 반도체 장치(10)는 복수의 전극 패드(12)를 갖는 반도체 소자(14)와, 복수의 전극 패드(12)에 접속된 복수의 주상 전극(16)과, 반도체 소자(14) 및 주상 전극(16)을 덮는 수지층(18)과, 주상 전극(16)과 접속해서 수지층(18)의 표면에 설치되는 재배선 도체부분(60)과, 수지층(18) 및 재배선 도체부분(60)의 일부를 덮는 절연층(62)과, 재배선 도체부분(60)의 절연층(62)에서 노출된 부분에 전기적으로접속되는 외부 단자로서의 솔더볼(20a)을 구비하고 있다. 이 경우에도 솔더볼(20a)이 외부 단자로서 나타나고 있지만, 앞의 실시예와 같이 수지층(18)의 표면에 형성된 전극 패드를 형성하고, 그 전극 패드를 외부 단자(20)로 할 수 있는 것은 말할 것도 없다.
즉, 이 반도체 장치(10)에서는 반도체 소자(14)의 전극 패드(12) 상에 주상 전극(16)이 형성되고, 반도체 소자(14) 및 주상 전극(16)이 수지층(18)에 의해 봉지된 후, 재배선 도체부분(60)의 패터닝을 행하여, 그 후에 절연층(62)이 형성된다. 외부 단자로서의 솔더볼(20a)은 재배선 도체부분(60)과 접속된다. 재배선 도체부분(60)은 수지층(18)에 덮여져 있지 않기 때문에 유연성이 있으며, 재배선 도체부분(60)과 외부 단자로서의 솔더볼(20a)의 접합부에 걸리는 응력을 분산할 수 있다.
도21a는 도20의 반도체 장치의 변형예를 나타내는 도면이다. 반도체 장치(10)는 복수의 전극 패드(12)를 갖는 반도체 소자(14)와, 반도체 소자(14)의 일부를 덮는 절연층(64)과, 절연층(64)에서 노출된 전극 패드(12)와 접속해서 절연층(64)의 표면에 설치되는 재배선 도체부분(60)과, 절연층(64) 및 재배선 도체부분(60)의 일부를 덮는 절연층(62)과, 재배선 도체부분(60)의 절연층(62)에서 노출된 부분에 전기적으로 접속되는 외부 단자로서의 솔더볼(20a)을 구비하고 있다. 주상 전극(16)은 전극 패드(12)와 재배선 도체부분(60)의 접합부재(66)이다.
즉, 이 반도체 장치(10)에서는 반도체 소자(14) 상에 절연층(64)이 형성되고, 절연층(64)의 전극 패드(12) 상의 부분은 개구된다. 그 후, 절연층(64)의 위에 재배선 도체부분(60)의 패터닝을 행하고, 그 후에 절연층(62)이 형성된다. 외부 단자로서의 솔더볼(20a)은 재배선 도체부분(60)과 접속된다. 재배선 도체부분(60)은 수지층(18)에 덮여져 있지 않기 때문에 유연성이 있으며, 재배선 도체부분(60)과 외부 단자로서의 솔더볼(20a)의 접합부에 걸리는 응력을 분산할 수 있다.
도21b는 전극 패드(12)와 재배선 도체부분(60)의 합금층(66) 형성의 예를 나타내는 도면이다. 합금층(66)은 알루미늄과 금의 공정 합금으로 된다. 표층이 알루미늄의 전극 패드(12)에 구리에 금도금한 재배선 도체부분(60)을, 본딩툴(68)로 초음파 열압착하면 알루미늄과 금의 공정 합금이 생겨, 합금층(66)이 된다.
도21c, d는 전극 패드(12)와 재배선 도체부분(60)의 접합부재(66)의 형성 예를 나타내는 도면이다. 도21c는 반도체 장치(10)의 단면도, 도21d는 절연층(64)의 대략 평면도이다. 절연층(64)의 전극 패드(12) 상의 부분은 개구되며, 그 개구부에는 전극 패드(12) 상에 도금(66a)이 행해지고 있다. 이 도금(66a)이 접합부재(66)가 된다. 도금을 퇴적시키기 위해, 전극 패드(12) 상의 부분이 도금 욕조에서 쬐이도록 절연재를 디자인하고 있다.
도22는 도14~도20의 반도체 장치의 주상 전극의 노출 방법을 나타내는 도면이다. 복수의 전극 패드(12)를 갖는 반도체 소자(14)와, 복수의 전극 패드(12)에 접속된 복수의 주상 전극(16)과, 반도체 소자(14) 및 주상 전극(16)을 덮는 수지층(18)을 구비한 반도체 장치(10)에 있어서는, 수지층(18)을 코팅한 직후의 상태에서, 수지층(18)의 표면과 주상 전극(16)의 선단의 관계는 다음과 같은 2개가있다. (a) 주상 전극(16)의 선단이 수지층(18)의 표면보다 돌출하고 있다(도7). (b) 주상 전극(16)의 선단이 수지층(18)의 표면과 거의 동일하게 된다. 다음에 설명하는 예는 (b)의 경우에 대한 것이다.
도22a는 수지층(18)을 코팅한 직후의 상태를 나타내고, 주상 전극(16)의 선단이 수지층(18)의 표면과 거의 동일하게 된다. 이 경우 주상 전극(16)의 선단은 수지층(18)의 재료막이 부착되어 있기 때문에, 도22b에 나타내는 바와 같이, 주상 전극(16)의 선단을 외부 전극(20)과 전기적으로 접속하기 위해서는, 주상 전극(16) 선단의 수지층(18)의 재료막을 제거해야 한다. 이 경우 수지층(18)의 표면 전체를 제거할 필요는 없으며, 수지층(18)의 표면중 주상 전극(16)의 선단이 위치하는 부분만 제거하면 된다.
도23은 도22의 주상 전극의 노출 방법의 일례를 나타내는 도면이다. 수지층(18)을 코팅한 웨이퍼(30)를 가져와서, 드릴이나 줄 등의 공구(70)를 사용해서, 수지층(18)의 표면을 모든 주상 전극(16)의 위치를 차례로 본뜬다. 그러면 주상 전극(16) 선단의 수지층(18)의 재료막이 노출되고, 주상 전극(16)의 선단이 노출된다. 따라서 그 후에, 주상 전극(16) 선단에 외부 전극인 전극 패드(20)를 형성하거나, 솔더볼(20a)을 형성할 수 있다. 이 방법에 의하면, 수지층(18)의 표면 전체를 그라인더 등으로 연삭하는 경우에 비해, 웨이퍼(30)에 큰 힘이 걸리지 않기 때문에, 웨이퍼(30)가 손상되지 않는다.
도24는 도22의 주상 전극의 노출 방법의 일례를 나타내는 도면이다. 도24a는 평면도, 도24b는 측면도이다. 이 예에서는, 종이나 줄이나 금속 등의 무단상(無端狀)의 띠모양 부재(72)가 사용된다. 띠모양 부재(72)는 도24b의 화살표를 따라 회전한다. 이 예에서는 띠모양 부재(72)는 2개의 롤러(73)에 감겨져 있다. 금속의 띠모양 부재(72)가 릴 권취식 또는 릴 연식으로 되어 있게 할 수도 있다. 띠모양 부재(72)의 상방 주행 부분은 웨이퍼(30) 상면에 접촉하도록 배치되고, 띠모양 부재(72)의 하방 주행 부분은 웨이퍼 하면의 하방에 배치된다. 이렇게 함으로써, 수지층(18) 표면의 주상 전극(16)이 어느 부분만 제거하여, 주상 전극(16)의 선단이 노출되도록 한다. 따라서 이 경우에도 수지층(18)의 표면 전체를 그라인더 등으로 연삭하는 경우에 비해, 웨이퍼(30)에 큰 힘이 걸리지 않기 때문에, 웨이퍼(30)가 손상되지 않는다.
도25는 도24의 주상 전극의 노출 방법의 변형예를 나타내는 도면이다. 이 예에서는, 띠모양 부재(72)가 사용되고, 또한 띠모양 부재(72)를 가열 가능한 히터(74)가 더 설치된다. 띠모양 부재(72)를 가열함으로써, 수지층(18) 표면의 제거를 도와준다.
도26은 도24의 주상 전극의 노출 방법의 변형예를 나타내는 도면이다. 이 예에서는, 금의 전극 패드(12)에 대해 주상 전극(16)은 금 부분(16x) 및 솔더 부분(16y)을 포함하는 구성으로 되어 있다. 구리의 띠모양 부재(72) 및 히터(74)가 사용된다.
구리의 띠모양 부재(72)를 가열하면서 회전시키면, 수지층(18)의 표면이 제거되며, 또한 구리의 띠모양 부재(72)와 주상 전극(16)의 솔더 부분(16y)이 반응해서, 주상 전극(16)의 솔더 부분(16y)이 구리의 띠모양 부재(72)에 흡착되고, 따라서 주상 전극(16)의 선단이 노출된다. 이 경우, 구리의 띠모양 부재(72)를 거칠게 하거나, 플럭스를 도포해 두면 솔더 부분(16y)을 보다 흡착하기 쉽게 된다. 또한 주상 전극(16)에 플럭스를 도포한 후, 주상 전극(16)의 선단을 따라 구리의 띠모양 부재(72)를 회전시키고, 또한 그 상부로부터 솔더 융점보다 높은 열을 가함으로써, 구리의 띠모양 부재(72)에 주상 전극(16)의 솔더 부분(16y)을 흡착시키면서, 전극상면을 노출시킬 수 있다. 또한 주상 전극(16)의 솔더 부분(16y)의 다음 부분을 구리로 하면, 솔더 부분(16y)에는 한쪽에서 구리의 흡착이 있고 또한 다른 쪽에서 구리의 흡착이 있기 때문에, 흡착에 걸리는 응력이 균등화된다.
도27을 참조해서 본 발명의 제4 실시예에 의한 핀 와이어를 갖는 반도체 장치를 제조하는 방법에 대해서 설명한다. 핀 와이어는 상기 실시예의 주상 전극(16)과 같이 본딩 와이어로 만들어지고, 주상 전극(16)과 같이 사용될 수 있다. 그러나, 이 실시예의 핀 와이어는 상기 실시예의 주상 전극(16)보다 각종 응용에 사용될 수 있다.
도27a에 있어서, 금속 와이어(80)를 커필러리(81)에 통과시킨다. 커필러리(81)는 종래적인 자동 와이어 본더의 커필러리이다. 금속 와이어(80)는 와이어 본딩으로 사용되는 금속, 예를 들면 금 와이어이다. 커필러리(81)의 하측에 위치하는 금속 와이어(80)의 하단 부분은 볼 형상의 팽대부(80a)로 되어 있다. 팽대부(80a)는 종래적인 와이어 본딩으로 형성되는 것과 마찬가지로, 예를 들면 가열이나 방전 등으로 형성된다.
도27b에 있어서, 커필러리(81)를 화살표로 표시되는 것과 같이 금속와이어(80)에 대해 움직여서, 커필러리(81)의 하단부와 금속 와이어(80)의 팽대부(80a) 사이에 적절한 간격을 열게 하여, 금속 와이어(80)의 소정의 길이 부분을 노출시킨다.
도27c에 있어서, 하프컷용 공구(82)는 금속 와이어(80) 및 커필러리(81)과 관련해서 작동하도록 배치되어 있다. 공구(82)를 작동시켜, 금속 와이어(80)의 소망의 위치에 하프컷 처리를 하여, 금속 와이어(80)에 물리적으로 흠을 낸다. 실시예에 있어서는, 공구(82)는 금속 와이어(80)의 양측에 배치되고, 서로 근접하고 또한 떨어지도록 작동되는 1쌍의 블레이드로 된다.
도28은 하프컷 처리를 한 금속 와이어(80)를 나타낸다. 금속 와이어(80)에는 하프컷 처리를 한 위치에 쐐기 모양의 오목부(80b)가 형성된다. 공구(82)의 위치는 금속 와이어(80)로부터 소망 길이의 핀 와이어가 얻어지도록 설정된다. 또한, 하프컷 처리를 하는 공구(82)는 종래적인 자동 와이어 본더에는 없으며, 본 발명을 실시하기 위해 종래적인 자동 와이어 본더에 부가된 것이다.
도27d에 있어서, 커필러리(81)를 화살표로 표시되는 것과 같이 원래 위치로 움직여서, 커필러리(81)의 하단부를 금속 와이어(80)의 팽대부(80a)로 접근시킨다. 이 상태는, 종래적인 와이어 본딩의 스타트 위치에 상당한다. 더욱 커필러리(81) 및 금속 와이어(80)를 소망의 전자 장치의 전극부(83)로 향해 하강시켜, 커필러리(81)의 하단부에 의해 금속 와이어(80)의 팽대부(80a)를 전극부(83)에 대해 압착시켜서, 금속 와이어(80)의 팽대부(80a)를 전극부(83)에 접합시킨다. 열압착시에, 종래 와이어 본딩과 같이 열 또는 고주파 진동을 부여할 수 있다.
도27e에 있어서, 금속 와이어(80)의 팽대부(80a)가 전극부(83)에 접합되면, 화살표로 표시되는 것과 같이 커필러리(81)를 상승시킨다. 금속 와이어(80)의 팽대부(80a)는 전극부(83)에 접합되어 있기 때문에, 금속 와이어(80)는 움직이지 않고, 커필러리(81)만이 상승한다.
도27f에 있어서, 커필러리(81)이 어느 거리까지 상승하면, 커필러리(81)에 설치된 클램퍼에 의해 커필러리(81)를 클램프하여, 커필러리(81)를 더욱 상승시킨다. 그러면 금속 와이어(80)는 잡아당겨져서, 하프컷 처리를 한 오목부(80b)의 위치에서 확실하게 절단된다. 이렇게 해서 절단된 금속 와이어(80)는 단부(80c)를 갖는 핀 와이어(84)가 된다.
도29a는 이와 같이 해서 형성된 핀 와이어(84)를 나타내고 있다. 도29b는 핀 와이어(84)의 일부를 확대해서 나타낸다. 본 발명에서는, 핀 와이어(84)는 금속 와이어(80)의 오목부(80b)의 위치에서 확실하게 절단되어, 얻어진 핀 와이어(84)의 길이의 편차가 적다. 또한 하프컷 처리의 영향으로, 핀 와이어(84)의 선단이 거의 일정하고, 안정된 돌기 형상으로 되어 있다.
금속 와이어(80)에 하프컷 처리가 행해지고 있지 않은 금속 와이어(80)의 절단 경우에는, 절단 위치가 정확하게 특정되지 않고, 금속 와이어(80)의 절단 부분의 형상이 일정하지 않아, 핀 와이어의 길이의 편차가 커진다. 본 발명에서는 기계적인 하프컷 처리를 한 후에 금속 와이어(80)를 절단하기 때문에, 금속 와이어(80)는 하프컷 처리의 위치에서 확실하게 절단되어, 길이의 편차도 저감된다. 또한 하프컷 처리의 영향으로, 핀 와이어(84)의 선단이 일정하고, 중심부가작게 돌기한 돌기 형상으로 되어 있다. 선단이 평평한 경우에 비해, 도전 재료와의 밀착 면적이 넓어져서, 신뢰성의 향상이 기대된다.
도30은 핀 와이어(84)를 갖는 반도체 소자를 나타내는 약도이다. 반도체 소자(85)는 반도체 칩 또는 반도체 웨이퍼로 되어 있으며, IC회로가 형성되어 있다. 반도체 소자(85)의 표면에는 IC회로와 접속된 전극 패드가 형성되어 있다. 전극부(83)는 반도체 소자(85)의 전극 패드이다. 핀 와이어(84)는 원주상의 핀부(80d)를 가지고 있으며, 핀부(80d)의 선단측의 직경(Фa)과 핀부(80d)의 근원측의 직경(Фb)은 거의 동일하다. 핀 와이어(84)의 팽대부(80a)는 핀부(80d)의 직경(Фa, Фb)보다 크고, 핀부(80d)의 길이(t)는 핀부(80d)의 직경(Фa, Фb)보다 크다.
도31은 여러가지 핀 와이어의 예를 나타내는 도면이다. 핀 와이어(84A)는 핀부(80d)의 직경(Фa, Фb)이 30㎛의 예이다. 핀 와이어(84B)는 핀부(80d)의 직경(Фa, Фb)이 50㎛의 예이다. 핀 와이어(84C)는 핀부(80d)의 직경(Фa, Фb)이 70㎛의 예이다. 이와 같이, 금속 와이어(80)를 선택함으로써, 소망의 크기 및 길이, 및 재질의 핀 와이어(84B)를 얻을 수 있다.
핀 와이어(84)(84A, 84B, 84C)를 얻기 위한 금속 와이어(80)의 재질, 와이어직경(핀경), 핀 길이, 팽대부(80a)의 사이즈에는 실질적으로 제한이 없고, 또한 플립 칩용 솔더볼이나 스터드 범프를 사용하는 경우에 비해, 핀 와이어(84)(84A, 84B, 84C)를 매우 저비용으로 형성할 수 있다. 또한 핀부(80d)의 길이를 자유롭게 바꿀 수 있는 것이므로, 필러 입경과의 관계로 플립 칩 타입에서는 사용하기가 곤란하였던 트랜스퍼 몰드에 의한 일괄봉지도 가능하게 된다.
도32a는 도27~도30을 참조해서 설명한 핀 와이어(84)를 갖는 반도체 소자(85)를 나타내는 도면이다. 도30에서는 하나의 핀 와이어(84)만이 나타나고 있지만, 도32a에 나타나는 바와 같이, 반도체 소자(85)는 통상 다수의 전극부(전극 패드)(83)를 가지고 있으며, 와이어(84)는 각 전극부(83)에 접합된다. 다수의 핀 와이어(84)는 모두 거의 일정한 길이를 갖는다. 핀 와이어(84)는 반도체 소자(85)의 표면에 대해 수직으로 매우 좁은 피치로 배치될 수 있다. 핀 와이어(84)는 외부 단자가 된다.
도32b는 도32a의 반도체 소자(85)에 수지(86)로 수지 봉지를 하여, 반도체 패키지로 한 예를 나타낸다. 핀 와이어(84)는 수지(86)의 표면에서 돌출해서 외부 단자가 된다.
도33a는 재배선 기술에 의해 형성된 재배선 전극(83A)에 핀 와이어(84)를 접합한 반도체 소자(85)를 나타내는 도면이다. 이 경우에도 다수의 핀 와이어(84)는 모두 거의 일정한 길이를 가지고, 외부 단자가 된다.
도33b는 도33a의 반도체 소자(85)에 수지(86)로 수지 봉지를 하여, 반도체 패키지로 한 예를 나타낸다. 핀 와이어(84)는 수지(86)의 표면에서 돌출해서 외부 단자가 된다.
도34a에서 도34c는 재배선 전극(83A)에 핀 와이어(84)를 접합한 반도체 소자(85)의 상세를 나타내는 도면이다. 도34a에 있어서, 반도체 소자(85)는 IC회로에 직접 접속된 전극 패드(88A)를 가지고 있고, 절연층(87)이 반도체 소자(85)를덮어서 형성된다. 주상 전극(88B) 및 도전막(88C)이 절연층(87)을 통해 전극 패드(88A)에 접속되고, 재배선 전극(83A)은 적절한 배치 패턴으로 도전막(88C)에 접속된다. 각 재배선 전극(83A)은 각 전극 패드(88A)에 접속되어 있지만, 재배선 전극(83A)의 위치는 전극 패드(88A)의 위치와는 차이가 있다.
도34b에 있어서, 핀 와이어(84)가 재배선 전극(83A)에 접합된다. 도34c에 있어서, 반도체 소자(85)는 수지(86)로 수지 봉지되어, 반도체 패키지가 된다.
와이어 본딩 기술을 사용한 핀 와이어(84)의 형성은 재배선 전극(전극부) (83A)을 포함하는 회로면에 주는 데미지가 적기 때문에, 핀 와이어(84)는, 반도체 소자(85)의 전극 패드뿐만 아니라, 재배선 기술에 의해 형성된 전극(83A)에 접합되는데 적합하다. 그러므로 핀 와이어(84)를 갖는 복수의 반도체 소자를 겹쳐 쌓은 반도체 장치를 얻을 수도 있다. 또한 핀부(80d)의 길이(t)가 핀부(80d)의 직경(Фa 및 Фb)를 넘지 않는 조건으로, 핀부(80d)의 길이(t)와 핀부(80d)의 직경(Фa나 Фb)는 자유롭게 길이나 크기를 선택할 수 있다. 상기의 특징으로부터, 데미지없는 접합이나 칩 스택화, 플렉시블 본딩, 저비용인 트랜스퍼 몰드 일괄봉지 등이 가능해지며, 경량, 소형뿐만 아니라 고속 동작이 가능하며, 복수의 높은 기능을 구비한 반도체 장치를 저비용으로 얻을 수 있다.
도35a 및 도35b는 핀 와이어(84)의 변형예를 나타내는 도면이다. 도35a는 핀 와이어(84)가 굴곡된 형상의 예를 나타낸다. 도35b는 핀 와이어(84)가 경사져서 접합된 예를 나타낸다. 이러한 변형 핀 와이어(84)는 반도체 소자(85)측에서 하중을 가함으로써 얻을 수 있다. 이러한 변형 핀 와이어(84)는 용이하게 응력 흡수할 수 있게 되는 이점이 있다.
도36은 핀 와이어(84)를 갖는 반도체 장치의 다른 예를 나타내는 도면이다. 이 예에서는 도32a에 나타나는 반도체 소자(85)가 그것에 접합된 핀 와이어(84)에 의해 인터포우저(89)에 탑재되어 있다. 핀 와이어(84)는 수직으로 휘어져서, 인터포우저(89)가 대응하는 전극(도시하지 않음)과의 접촉 면적을 증가시키도록 되어 있다. 또한, 핀 와이어(84)는 인터포우저(89)가 대응하는 전극 사이에 도전 재료(90)가 배치되고, 전기적인 접속을 보다 확실하게 하고 있다. 그리고, 핀 와이어(84)는 수직으로 휘는 것은, 반도체 소자(85)를 인터포우저(89)에 대해 횡방향으로 움직임으로써 달성된다.
도37은 핀 와이어(84)를 갖는 반도체 장치의 다른 예를 나타내는 도면이다. 이 예에서는 도33b에 나타나는 반도체 소자(85)가 그것에 접합된 핀 와이어(84)에 의해 마더 보드(91)에 탑재되어 있다. 핀 와이어(84)는 수직으로 휘어지며, 마더 보드(91)가 대응하는 전극(도시하지 않음)과의 접촉 면적을 증가시키도록 되어 있다. 또한, 핀 와이어(84)는 마더 보드(91)가 대응하는 전극 사이에 도전 재료(90)가 배치되어, 전기적인 접속을 보다 확실하게 하고 있다.
도38a 및 도38c는 핀 와이어의 선단에 도전 재료를 부착시키고, 인터포우저 또는 마더 보드에 접착하고, 열을 가함으로써 접합한 반도체 장치의 예를 나타내는 도면이다. 도38a에서는, 반도체 소자(85)에 설치된 핀 와이어(84)를 조(90A)의 도전 재료(90)에 침지함으로써 도전 재료(90)를 부착시킨다. 도38b에서는 반도체 소자(85)에 설치된 핀 와이어(84)를 형성판(90B)의 오목부(90C)의 도전 재료(90)에침지함으로써 도전 재료(90)를 부착시킨다. 도38c는 핀 와이어(84) 및 도전 재료(90)를 갖는 반도체 소자(85)를 인터포우저(89) 또는 마더 보드(91)에 탑재하는 위치를 나타낸다. 도38b의 방법에서는 도전성 재료의 젖음량 관리가 용이하다는 이점이 있다.
도39는 열압착에 의한 핀 와이어 접합의 예를 나타내는 도면이다. 반도체 소자(85)에 설치된 핀 와이어(84)를 히터(92) 상에 놓여진 인터포우저(89) 또는 마더 보드(91)에 탑재한다. 반도체 소자(85)에는 도면에서 화살표로 표시되는 힘을 부가하면서, 열을 가해서 핀 와이어(84)를 인터포우저(89) 또는 마더 보드(91)가 대응하는 전극(도시하지 않음)에 접합시킨다. 열압착에 의한 금속 결합의 경우에는 접합부의 밀착성은 매우 높다.
도54는 인쇄에 의한 핀 와이어 접합의 예를 나타낸다. 도54a에 있어서, 인쇄 마스크(90C)를 사용해서 도전 재료(90)를 인터포우저(89) 또는 마더 보드(91)가 대응하는 전극에 인쇄한다. 도85b에 있어서, 반도체 소자(85)에 설치된 핀 와이어(84)를 도전 재료에 접합한다.
도40a 및 도40b는 핀 와이어(84)의 직경을 변경함에 의한 인피던스 매칭의 예를 나타내는 도면이다. 인터포우저(89)는 랜드(89A) 및 랜드(89A)로부터 핀 와이어(84)에 접속되는 전극까지 뻗어 있는 배선(89B)을 갖는다. 인터포우저(89)측의 사양에 의해, 배선(89B)의 길이가 바뀌는 경우가 있다. 도40a에 나타나는 배선(89B)의 길이는, 도40b에 나타나는 배선(89B)의 길이보다 길다. 이러한 경우에는 도40a에 나타나는 핀 와이어(84)의 직경을 굵게 하여, 도40b에 나타나는 핀와이어(84)의 직경을 보충함으로써, 인피던스 매칭을 달성할 수 있다.
도41a 및 도41b는 핀 와이어(84)의 직경을 변경함에 의한 인피던스 매칭의 예를 나타내는 도면이다. 이 예에서는, 도40a에 나타나는 긴 배선(89B)의 경우에는 핀 와이어(84)의 팽대부(80a)의 굵기를 굵게 하고, 도40b에 나타나는 짧은 배선(89B)의 경우에는 핀 와이어(84)의 팽대부(80a)의 굵기를 작게 한다.
이와 같이, 수MHz대의 고속 반도체 디바이스에 있어서 문제가 되고 있는 각배선간의 신호 지연을 저감하기 위해서 배선이 긴 경우에는 와이어 직경을 굵게 하거나, 팽대부를 크게 하거나 해서 상대적인 저항치를 내리고, 각 배선간의 인피던스 값을 조정하여, 신호 지연을 적게 한다.
도42a~도42e는 도금부에 의해 핀 와이어를 접합한 반도체 장치의 예를 나타내는 도면이다. 도42a에 있어서 오목부(93A)를 형성한 리드 프레임(93)을 준비하여, 도42b에 있어서 오목부(93A)의 표면에 도금해서도금부(93B)를 형성한다. 도42c에 있어서, 반도체 소자(85)의 핀 와이어(84)의 선단을 도금부(93B)에 접합한다. 열압착에 의해서, 핀 와이어(84)의 선단은 도금부(93B)에 용이하게 접합한다. 도42d에 있어서, 반도체 소자(85)를 수지(94)에 의해 수지 봉지한다. 수지(94)는 반도체 소자(85)와 리드 프레임(93) 사이의 공간을 메운다. 그 후 도42e에서, 리드 프레임(93)을 화학적인 에칭에 의해 녹여서, 도금부(93B)를 노출시킨다. 도금부(93B)는 핀 와이어(84)의 선단에 부착하고 있다. 이와 같이 해서 도금부(93B)는 핀 와이어(84)와 함께 외부 단자가 된다. 이 기술은 페이스업 타입의 BCC(Bump Chip Carrier)패키지와 비교해서 소형화, 정밀 피치화, 고속화를 실현할 수 있다.
도43은 핀 와이어를 갖는 반도체 장치의 일례를 나타내는 도면이다. 도43a는, 도38, 도39 또는 도54에 나타나는 바와 같이 반도체 소자(85)가 도전 재료(90)를 부착시킨 핀 와이어(84)에 의해 인터포우저(89)에 탑재된 예를 나타낸다. 도43b는 도43a에 나타나는 반도체 장치에 트랜스퍼 몰드하는 예를 나타낸다. 수지(94)를 금형(95)에 유입한다. 핀 와이어(84)가 높은 밀도로 배치되어 있는경우에도 트랜스퍼 몰드를 행할 수 있다. 도43c에서는 금형(95)을 제거하고, 인터포우저(89)의 반대면 측에 금속 볼(96)을 접합해서, 반도체 패키지를 완성한다.
도44는 수지 봉지의 다른 예를 나타내는 도면이다. 도43b의 트랜스퍼 몰드 대신에, 도44에 나타나는 바와 같이 포팅에 의해 수지 봉지를 행할 수도 있다.
도45는 반도체 장치의 일례를 나타내는 평면도이다. 도46은 도45의 평면적으로 배치된 복수의 반도체 소자를 포함하는 반도체 장치의 예를 나타내는 도면이다. 도45a 및 도46a에 있어서, 각각 핀 와이어(84)를 갖는 복수의 반도체 소자(85)가 금속판(97)에 평면적으로 배치된다. 핀 와이어(84)에는 도전 재료(90)를 부착시키고 있다. 복수의 반도체 소자(85)는 접착제(98)에 의해 금속판(97)에 고정된다. 도46b에 있어서, 복수의 반도체 소자(85)는 핀 와이어(84)에 의해 인터포우저(89)에 탑재된다. 도46c에 있어서, 반도체 소자(85)를 수지(94)에 의해 수지 봉지하고, 인터포우저(89)의 반대면 측에 금속 볼(96)을 접합해서, 반도체 패키지를 완성한다. 도45b는 금속 볼(96)의 배치를 나타내고 있다.
도47은 입체적으로 배치된 복수의 반도체 소자(85)를 포함하는 반도체 장치의 예를 나타내는 도면이다. 이 예에서는, 반도체 소자(85A)의 회로면 측과 반도체 소자(85B)의 배면측은 접착재에 의해 고정, 접착되고, 이들의 반도체 소자(85A, 85B)는 각각 핀 와이어(84)를 갖는다. 반도체 소자(85A, 85B)는 핀 와이어(84)에 의해 인터포우저(89)에 탑재된다. 반도체 소자(85A, 85B)를 수지(94)에 의해 수지 봉지하고, 인터포우저(89)의 반대면 측에 금속 볼(96)을 접합해서 반도체 패키지를 완성한다.
도48은 입체적으로 배치된 복수의 반도체 소자를 포함하는 반도체 장치의 예를 나타내는 도면이다. 이 예에서는, 반도체 소자(85A)는 핀 와이어(84) 및 예를 들면 도34c에 나타나는 재배선 전극(83A)을 가지고 있으며, 각각 핀 와이어(84)를 갖는 반도체 소자(85B)와 반도체 소자(85C)는 등과 등을 맞대어 서로 고정된다. 반도체 소자(85B)의 핀 와이어(84)는 반도체 소자(85A)의 재배선 전극(83A)에 접합된다. 한편, 반도체 소자(85A, 85B)는 핀 와이어(84)에 의해 인터포우저(89)에 탑재된다. 반도체 소자(85A, 85B)를 수지(94)에 의해 수지 봉지하고, 인터포우저(89)의 반대면 측에 금속 볼(96)을 접합해서, 반도체 패키지를 완성한다.
도49는 스택으로서 입체적으로 배치된 복수의 반도체 장치를 포함하는 반도체 장치의 예를 나타내는 도면이다. 참조 번호 100은 반도체 소자(85)와, 인터포우저(89)와, 반도체 소자(85)와 인터포우저(89)를 수지 봉지하는 수지(94)로 되는 반도체 장치(반도체 패키지)를 나타낸다. 반도체 소자(85)와 인터포우저(89)는 도시하지 않는 적절한 도체에 의해 접속된다.
도49에 있어서는, 3개의 반도체 장치(반도체 패키지)(100)가 스택으로서 입체적으로 배치되어 있다. 각 인터포우저(89)는 수지(94)로부터 횡 방향으로 뻗어 나와, 인터포우저(89)의 뻗어나온 부분은 전극부(83B)를 가지고 있으며, 그 전극부(83B)에는 핀 와이어(84)가 접합되어 있다. 핀 와이어(84)의 전극부(83B)로의 접합은 상기한 것과 마찬가지로 행해진다. 상하 관계로 인접하는 2개의 반도체 장치(반도체 패키지)(100)는 핀 와이어(84)에 의해 접속되어 있다. 이와 같이, 패키지와 패키지를 겹쳐 쌓을 때의 접속 단자로서 핀 와이어를 적용하면, 종래 기술보다 전송 경로의 단축을 도모할 수 있기 때문에 고속 전송에 매우 유리하다.
도50은 스택으로서 형성된 입체적으로 배치된 복수의 반도체 소자를 포함하는 반도체 장치의 예를 나타내는 도면이다. 도50에 있어서는, 3개의 반도체 장치(반도체 패키지)(100)가 스택으로서 입체적으로 배치되어 있다. 도50에서는 각 반도체 장치(반도체 패키지)(100)의 반도체 소자(85)와 인터포우저(89)가 핀 와이어(84)에 의해 접합되고, 그리고 인터포우저(89)가 뻗어나온 부분에도 핀 와이어(84)가 접합되어 있다. 이와 같이 핀 와이어(84)는 각 반도체 장치(반도체 패키지)(100) 내에 배치될 뿐만 아니라 인접하는 2개의 반도체 장치(반도체 패키지)(100)를 접속한다.
이상 설명한 반도체 소자(53) 및 반도체 장치 및 반도체 패키지에 있어서, 핀 와이어(84)의 길이 및 직경은 소망에 따라 바꿀 수가 있다. 또한 핀 와이어(84)의 접합은 반도체 소자마다나 웨이퍼 레벨이라도, 패키지가 된 후에라도 제작할 수 있는 것은 당연하다.
도51~도53은 핀 와이어를 갖는 반도체 장치의 제조 방법의 일례를 나타내는도면이다. 도51a에 있어서는, 반도체 웨이퍼(101)를 준비하고, 집적 회로 및 전극 패드의 형성이나, 필요에 따라 재배선 전극을 형성한다. 도51b에 있어서는, 핀 와이어(84)를 반도체 웨이퍼(101)의 전극부(전극 패드 또는 재배선 전극)(83)에 접합한다. 도51c에 있어서는, 반도체 웨이퍼(101)의 핀 와이어(84)와 반대측의 표면에 접착성 테이프(102)를 붙인다.
도52에 있어서, 반도체 웨이퍼(101) 및 접착성 테이프(102)를 두께 조정용의 1쌍의 롤러(103)의 사이를 주행시키면서, 반도체 웨이퍼(101)의 핀 와이어(84)측의 표면에 수지(104)가 코팅된 PET 시트(105)를 붙인다. 저탄성 수지의 바니쉬가 조(106)에 들어 있다. PET 시트(105)는 조(106)를 지나가면서 반도체 웨이퍼(101)의 핀 와이어(84)측의 표면을 따라 주행한다. 저탄성 수지의 바니쉬는 반도체 웨이퍼(101)와 PET 시트(105) 사이에 핀 와이어(84)의 선단을 돌출시킬 정도로 충전된다. 건조한 저탄성 수지의 바니쉬는 몰드 수지(104)가 된다.
도53에서, PET 시트(105)를 적당한 시기에 제거하고, 다이싱해서 반도체 웨이퍼(101)를 개개의 반도체 칩으로 분할한다. 분할된 반도체 칩은 이미 수지봉지된 반도체 패키지가 되어 있다. 최종적으로 개개의 반도체 칩은 접착성 테이프(102)로부터 제거된다. 이 방법에 의하면, 시트 타입의 접착제를 붙이는 기술을 응용할 수 있기 때문에, 작업 공정수의 저감과, 설비적인 면에서도 대폭적으로 비용을 저감할 수 있다.
도55는 복수의 반도체 소자를 포함하는 반도체 장치의 예를 나타내는 도면이다. 이 예에서는 2개의 반도체 소자(85A, 85B)가 하나의 인터포우저(89)에 탑재된다. 인터포우저(89)는 재배선 전극(89C)을 갖는다. 재배선 전극(89C)은 반도체 소자(85A, 85B)의 전극 패드에 대응해서 형성된 제1 전극 부분과, 제1 전극 부분에 접속되고 또한 위치를 바꾸어서 배치된 제2 전극 부분을 갖는다. 반도체 소자(85A, 85B)의 전극 패드는 재배선 전극(89C)의 제1 전극 부분에 접속되고, 핀 와이어(84)는 재배선 전극(89C)의 제2 전극 부분에 접합되어 있다. 이렇게 해서 형성된 반도체 장치는 수지(94)에 의해 수지 봉지되고, 핀 와이어(84)는 수지(94)에서 돌출하고 있다.
도56은 복수의 반도체 소자를 포함하는 반도체 장치의 예를 나타내는 도면이다. 이 예에서는 2개의 반도체 소자(85A, 85B)가 하나의 인터포우저(89)에 탑재된다. 인터포우저(89)는 재배선 전극(89C)을 갖는다. 재배선 전극(89C)은 반도체 소자(85A, 85B)의 전극 패드에 대응해서 형성된 제1 전극 부분과, 제1 전극 부분에 접속되고 또한 위치를 바꾸어서 배치된 제2 전극 부분을 갖는다. 핀 와이어(84)는 반도체 소자(85A, 85B)의 전극 패드에 접합되고, 핀 와이어(84)의 선단은 재배선 전극(89C)의 제1 전극 부분에 접속된다. 금속 볼(96)이 재배선 전극(89C)의 제2 전극 부분에 접합되어 있다. 이렇게 해서 형성된 반도체 장치는 수지(94)에 의해 수지 봉지되고, 금속 볼(96)이 외부 단자가 된다.
도57은 복수의 반도체 소자를 포함하는 반도체 장치의 예를 나타내는 도면이다. 이 예에서는 2개의 반도체 소자(85A, 85B)가 하나의 인터포우저(89)에 탑재된다. 반도체 소자(85A)는 재배선 전극(83A)을 갖는다. 1군(群)의 핀 와이어(84)는 반도체 소자(85B)의 전극 패드에 접합되고, 이들의 핀 와이어(84)의 선단이 반도체소자(85A)의 1군의 재배선 전극(89C)에 접속된다. 다른 1군의 핀 와이어(84)는 반도체 소자(85A)의 1군의 재배선 전극(89C)에 접합된다. 이렇게 해서 형성된 반도체 장치는 수지(94)에 의해 수지 봉지되고, 1군의 핀 와이어(84)는 수지(94)에서 돌출하고 있다.
도58은 복수의 반도체 소자를 포함하는 반도체 장치의 예를 나타내는 도면이다. 이 예에서는 3개의 반도체 소자(85A, 85B)가 하나의 인터포우저(89)에 탑재된다. 반도체 소자(85A)는 재배선 전극(83A)을 가지며, 반도체 소자(85C)도 재배선 전극(83A)을 갖는다. 1군의 핀 와이어(84)는 반도체 소자(85B)의 전극 패드에 접합되고, 이들의 핀 와이어(84)의 선단이 반도체 소자(85C)의 1군의 재배선 전극(83A)에 접속된다. 다른 1군의 핀 와이어(84)는 반도체 소자(85C)의 1군의 재배선 전극(83A)에 접합되고, 이들의 핀 와이어(84)의 선단이 반도체 소자(85A)의 1군의 재배선 전극(83A)에 접속된다. 다른 1군의 핀 와이어(84)는 반도체 소자(85A)의 1군의 재배선 전극(83A)에 접합된다. 이렇게 해서 형성된 반도체 장치는 수지(94)에 의해 수지 봉지되고, 1군의 핀 와이어(84)는 수지(94)에서 돌출하고 있다.
이상 설명한 바와 같이, 본 발명에 의하면, 열응력에 대해 우수한 내구성이 있는 반도체 장치를 제공할 수 있다. 또한 반도체 소자에 설치된 주상 전극과 외부 단자 사이에 발생하는 응력을 분산할 수 있으며, 온도 사이클이나 기계적 스트레스에 의한 접합 부분의 신뢰성을 향상시킬 수 있다.

Claims (16)

  1. 복수의 전극 패드를 갖는 반도체 소자와,
    상기 복수의 전극 패드에 접속된 복수의 주상 전극(柱狀電極)과,
    상기 반도체 소자 및 상기 주상 전극을 덮는 수지층과,
    상기 주상 전극에 전기적으로 접속되도록 상기 수지층의 표면에 배치된 외부 단자를 구비하고,
    상기 주상 전극은 상기 반도체 소자의 전극 패드로부터 연장되어 있는 와이어 부분과, 상기 외부 단자로부터 연장되어 있고 또한 상기 와이어 부분보다 큰 단면적을 갖는 팽대부를 포함하는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서,
    상기 수지층은 반도체 소자의 표면에 형성되고, 유연성을 갖는 제1 수지층과, 상기 제1 수지층보다 반도체 소자로부터 먼 측에 있으며 또한 제1 수지층보다 높은 탄성을 갖는 제2 수지층으로 되는 것을 특징으로 하는 반도체 장치.
  3. 제1항에 있어서,
    상기 주상 전극의 팽대부는 상기 와이어 부분의 연장 부분에 두께를 굵게 처리하여 되는 것을 특징으로 하는 반도체 장치.
  4. 제1항에 있어서,
    상기 주상 전극의 팽대부는 상기 와이어 부분에 부착된 도전성 재료를 포함하는 것을 특징으로 하는 반도체 장치.
  5. 복수의 전극 패드를 갖는 반도체 소자와,
    상기 복수의 전극 패드에 접속된 복수의 주상 전극과,
    상기 반도체 소자 및 상기 주상 전극을 덮는 수지층과,
    상기 주상 전극에 전기적으로 접속되도록 상기 수지층의 표면에 배치된 외부 단자와,
    상기 반도체 소자의 전극 패드와 상기 주상 전극 사이에 설치되는 재배선 도체 부분(再配線導體部分)을 구비하며,
    상기 수지층은 스핀 코팅된 비교적 연성인 수지로 되는 것을 특징으로 하는 반도체 장치.
  6. 제5항에 있어서,
    상기 수지층은 실리콘 수지 및 에폭시 수지 중 하나로 되는 것을 특징으로 하는 반도체 장치.
  7. 제5항에 있어서,
    상기 주상 전극은 와이어로 되는 것을 특징으로 하는 반도체 장치.
  8. 제5항에 있어서,
    상기 주상 전극은 와이어를 적어도 부분적으로 팽대화하여 되는 것을 특징으로 하는 반도체 장치.
  9. 제5항에 있어서,
    상기 주상 전극은 복수의 와이어를 하나의 주상 전극의 형체에 접합하여 되는 것을 특징으로 하는 반도체 장치.
  10. 제5항에 있어서,
    상기 수지층 내에 상기 주상 전극과 거의 평행하게 배치된 더미 전극을 더 포함하는 것을 특징으로 하는 반도체 장치.
  11. 복수의 전극 패드를 갖는 반도체 소자와,
    상기 복수의 전극 패드에 접속된 복수의 주상 전극과,
    상기 반도체 소자 및 상기 주상 전극을 덮는 수지층과,
    상기 주상 전극과 접속해서 상기 수지층의 표면에 설치되는 재배선 도체 부분과,
    상기 수지층 및 상기 재배선 도체부분의 일부를 덮는 절연층과, 상기 재배선 도체부분의 상기 절연층에서 노출된 부분에 전기적으로 접속되는 외부 단자를 구비한 것을 특징으로 하는 반도체 장치.
  12. 제1 단부를 갖는 금속 와이어에 소망의 위치로 하프컷 처리를 하는 공정과,
    상기 금속 와이어의 제1 단부를 반도체 소자 또는 반도체 장치의 전극부에 본딩하는 공정과,
    상기 금속 와이어를 상기 전극부에 대해 끌어당김으로써 상기 금속 와이어를 상기 소망의 위치에서 절단하여 핀 와이어를 형성하는 공정을 구비하고, 상기 핀 와이어는 절단된 제2 단부를 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 제12항에 있어서,
    상기 핀 와이어는 원주상의 핀부를 가지며, 상기 핀 와이어의 상기 일단부는 상기 핀부 직경보다 큰 팽대 형상을 가지고, 상기 핀 와이어의 핀부 길이는 상기 핀 와이어의 핀부 직경보다 큰 것을 특징으로 하는 반도체 장치의 제조 방법.
  14. 제12항에 있어서,
    상기 핀 와이어의 상기 제2 단부가 돌출되도록 상기 반도체 소자를 몰드 재료로 몰딩하는 공정을 구비하고, 상기 핀 와이어의 몰드 재료로부터 돌출하는 제2 단부가 외부 단자로 되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  15. 제14항에 있어서,
    상기 핀 와이어의 제2 단부를 상기 반도체 소자와는 다른 장치의 전극부에 접속하는 공정을 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  16. 제12항에 있어서,
    상기 핀 와이어의 상기 제2 단부에 도전 재료를 부착시키는 공정을 구비하고, 상기 도전 재료를 부착시킨 상기 핀 와이어의 상기 제2 단부가 외부 단자로 되는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020000039484A 1999-08-12 2000-07-11 반도체 장치 및 그 제조 방법 KR100606945B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP99-228680 1999-08-12
JP22868099 1999-08-12
JP2000-119616 2000-04-20
JP2000119616A JP4526651B2 (ja) 1999-08-12 2000-04-20 半導体装置

Publications (2)

Publication Number Publication Date
KR20010069223A true KR20010069223A (ko) 2001-07-23
KR100606945B1 KR100606945B1 (ko) 2006-08-01

Family

ID=26528402

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000039484A KR100606945B1 (ko) 1999-08-12 2000-07-11 반도체 장치 및 그 제조 방법

Country Status (3)

Country Link
US (1) US6476503B1 (ko)
JP (1) JP4526651B2 (ko)
KR (1) KR100606945B1 (ko)

Families Citing this family (143)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001223460A (ja) * 2000-02-08 2001-08-17 Fujitsu Ltd 実装回路基板及びその製造方法
JP3486872B2 (ja) * 2001-01-26 2004-01-13 Ｎｅｃセミコンダクターズ九州株式会社 半導体装置及びその製造方法
JP2008118152A (ja) * 2001-03-26 2008-05-22 Nec Electronics Corp 半導体装置および積層型半導体装置
KR100422346B1 (ko) * 2001-06-12 2004-03-12 주식회사 하이닉스반도체 칩크기 패키지 구조 및 그 제조방법
DE10137184B4 (de) * 2001-07-31 2007-09-06 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauteils mit einem Kuststoffgehäuse und elektronisches Bauteil
US20030038356A1 (en) * 2001-08-24 2003-02-27 Derderian James M Semiconductor devices including stacking spacers thereon, assemblies including the semiconductor devices, and methods
US20030047339A1 (en) * 2001-09-12 2003-03-13 Lutz Michael A. Semiconductor device with compliant electrical terminals, apparatus including the semiconductor device, and methods for forming same
JP3946514B2 (ja) 2001-12-26 2007-07-18 富士通株式会社 光学装置
JP3829325B2 (ja) * 2002-02-07 2006-10-04 日本電気株式会社 半導体素子およびその製造方法並びに半導体装置の製造方法
JP3542350B2 (ja) * 2002-05-31 2004-07-14 沖電気工業株式会社 半導体装置及びその製造方法
US6897566B2 (en) * 2002-06-24 2005-05-24 Ultra Tera Corporation Encapsulated semiconductor package free of chip carrier
US6803303B1 (en) * 2002-07-11 2004-10-12 Micron Technology, Inc. Method of fabricating semiconductor component having encapsulated, bonded, interconnect contacts
US7358618B2 (en) 2002-07-15 2008-04-15 Rohm Co., Ltd. Semiconductor device and manufacturing method thereof
JP3602118B2 (ja) * 2002-11-08 2004-12-15 沖電気工業株式会社 半導体装置
JP3625815B2 (ja) * 2002-11-12 2005-03-02 沖電気工業株式会社 半導体装置とその製造方法
US20050161814A1 (en) * 2002-12-27 2005-07-28 Fujitsu Limited Method for forming bumps, semiconductor device and method for manufacturing same, substrate processing apparatus, and semiconductor manufacturing apparatus
JP3721175B2 (ja) * 2003-06-03 2005-11-30 沖電気工業株式会社 半導体装置の製造方法
US7173231B2 (en) * 2003-09-16 2007-02-06 Wen Ching Chen Chip scale package structure for an image sensor
FI20031341A (fi) 2003-09-18 2005-03-19 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
JP2005191508A (ja) * 2003-12-05 2005-07-14 Rohm Co Ltd 半導体装置およびその製造方法
US7332805B2 (en) * 2004-01-06 2008-02-19 International Business Machines Corporation Electronic package with improved current carrying capability and method of forming the same
JP3819395B2 (ja) * 2004-02-20 2006-09-06 沖電気工業株式会社 半導体装置の製造方法
US7303941B1 (en) * 2004-03-12 2007-12-04 Cisco Technology, Inc. Methods and apparatus for providing a power signal to an area array package
JP4627632B2 (ja) * 2004-05-17 2011-02-09 Ｏｋｉセミコンダクタ株式会社 半導体装置
JP3928729B2 (ja) * 2004-05-26 2007-06-13 セイコーエプソン株式会社 半導体装置
JP4258648B2 (ja) * 2004-08-31 2009-04-30 セイコーエプソン株式会社 多層配線基板の製造方法、電気光学装置の製造方法、および電子機器の製造方法
DE102004046227B3 (de) * 2004-09-22 2006-04-20 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauteils mit Durchkontakten durch eine Kunststoffgehäusemasse und entsprechendes Halbleiterbauteil
JP5592055B2 (ja) 2004-11-03 2014-09-17 テッセラ，インコーポレイテッド 積層パッケージングの改良
US20060108402A1 (en) * 2004-11-19 2006-05-25 Tessera, Inc. Solder ball formation and transfer method
US7317249B2 (en) * 2004-12-23 2008-01-08 Tessera, Inc. Microelectronic package having stacked semiconductor devices and a process for its fabrication
US20060216868A1 (en) * 2005-03-25 2006-09-28 Advanced Semiconductor Engineering Inc. Package structure and fabrication thereof
US8124459B2 (en) * 2005-04-23 2012-02-28 Stats Chippac Ltd. Bump chip carrier semiconductor package system
FI119714B (fi) 2005-06-16 2009-02-13 Imbera Electronics Oy Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi
KR20080021703A (ko) * 2005-06-29 2008-03-07 코닌클리케 필립스 일렉트로닉스 엔.브이. 조립체를 제조하는 방법 및 그 조립체
JP2007103717A (ja) * 2005-10-05 2007-04-19 Sony Corp 半導体装置及びその製造方法
US7849591B2 (en) * 2005-10-14 2010-12-14 Fujikura Ltd. Method of manufacturing a printed wiring board
US7728437B2 (en) * 2005-11-23 2010-06-01 Fairchild Korea Semiconductor, Ltd. Semiconductor package form within an encapsulation
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US8067267B2 (en) * 2005-12-23 2011-11-29 Tessera, Inc. Microelectronic assemblies having very fine pitch stacking
JP5107529B2 (ja) * 2006-05-09 2012-12-26 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
US7569422B2 (en) 2006-08-11 2009-08-04 Megica Corporation Chip package and method for fabricating the same
JP5347222B2 (ja) * 2007-01-10 2013-11-20 富士通株式会社 半導体装置の製造方法
JP2008218926A (ja) * 2007-03-07 2008-09-18 Spansion Llc 半導体装置及びその製造方法
JP4926787B2 (ja) * 2007-03-30 2012-05-09 アオイ電子株式会社 半導体装置の製造方法
TW200903756A (en) * 2007-06-18 2009-01-16 Samsung Electronics Co Ltd Semiconductor chip package, semiconductor package including semiconductor chip package, and method of fabricating semiconductor package
JP4121543B1 (ja) 2007-06-18 2008-07-23 新光電気工業株式会社 電子装置
US20090039490A1 (en) * 2007-08-08 2009-02-12 Powertech Technology Inc. Mounting assembly of semiconductor packages prevent soldering defects caused by substrate warpage
US7619305B2 (en) * 2007-08-15 2009-11-17 Powertech Technology Inc. Semiconductor package-on-package (POP) device avoiding crack at solder joints of micro contacts during package stacking
JP2008026336A (ja) * 2007-09-27 2008-02-07 Fujitsu Ltd コンタクタ
US20090091026A1 (en) * 2007-10-05 2009-04-09 Powertech Technology Inc. Stackable semiconductor package having plural pillars per pad
TWI357119B (en) * 2007-10-05 2012-01-21 Advanced Semiconductor Eng Stacked type chip package structure and method of
US20090091027A1 (en) * 2007-10-05 2009-04-09 Powertech Technology Inc. Semiconductor package having restraining ring surfaces against soldering crack
JP2009111307A (ja) * 2007-11-01 2009-05-21 Dainippon Printing Co Ltd 部品内蔵配線板
KR101061175B1 (ko) 2008-02-18 2011-09-01 주식회사 하이닉스반도체 반도체 패키지용 기판
JP2009206429A (ja) * 2008-02-29 2009-09-10 Toshiba Corp 記憶媒体
GB0805640D0 (en) * 2008-03-28 2008-04-30 Hexcel Composites Ltd Improved composite materials
KR100990173B1 (ko) * 2008-05-19 2010-10-29 삼성전기주식회사 인터포저를 구비하는 전자소자 패키지 및 그 제조방법
EP2410562B1 (en) 2009-03-19 2016-04-13 Fujitsu Limited Semiconductor device, method for manufacturing same, electronic device and electronic component
FI20095557A0 (fi) 2009-05-19 2009-05-19 Imbera Electronics Oy Valmistusmenetelmä ja elektroniikkamoduuli, joka tarjoaa uusia mahdollisuuksia johdevedoille
US9142533B2 (en) 2010-05-20 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate interconnections having different sizes
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US8304900B2 (en) * 2010-08-11 2012-11-06 Stats Chippac Ltd. Integrated circuit packaging system with stacked lead and method of manufacture thereof
CN102412167B (zh) * 2010-09-25 2016-02-03 飞思卡尔半导体公司 用于线接合的固定
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
GB2485830A (en) * 2010-11-26 2012-05-30 Cambridge Silicon Radio Ltd Stacked multi-chip package using encapsulated electroplated pillar conductors; also able to include MEMS elements
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
JP2012146769A (ja) * 2011-01-11 2012-08-02 Fujikura Ltd 半導体装置およびその製造方法
JP5013148B1 (ja) * 2011-02-16 2012-08-29 株式会社東京精密 ワーク分割装置及びワーク分割方法
US9721872B1 (en) 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
US9013033B2 (en) 2011-04-21 2015-04-21 Tessera, Inc. Multiple die face-down stacking for two or more die
US8928153B2 (en) * 2011-04-21 2015-01-06 Tessera, Inc. Flip-chip, face-up and face-down centerbond memory wirebond assemblies
US8952516B2 (en) 2011-04-21 2015-02-10 Tessera, Inc. Multiple die stacking for two or more die
US8633576B2 (en) 2011-04-21 2014-01-21 Tessera, Inc. Stacked chip-on-board module with edge connector
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
JP2013016577A (ja) * 2011-07-01 2013-01-24 Elpida Memory Inc 半導体装置の製造方法
JP5768889B2 (ja) * 2011-09-07 2015-08-26 株式会社村田製作所 モジュールの製造方法およびモジュール
WO2013035717A1 (ja) * 2011-09-07 2013-03-14 株式会社村田製作所 モジュールおよびモジュールの製造方法
JP5768888B2 (ja) 2011-09-07 2015-08-26 株式会社村田製作所 モジュールの製造方法および端子集合体
TWI473178B (zh) * 2011-09-15 2015-02-11 Alpha & Omega Semiconductor 一種晶圓級的封裝結構及其製備方法
US20130087915A1 (en) * 2011-10-10 2013-04-11 Conexant Systems, Inc. Copper Stud Bump Wafer Level Package
CN103050436B (zh) * 2011-10-17 2017-10-10 新科金朋有限公司 形成具有扩展基底的导电柱的半导体器件和方法
US9824923B2 (en) * 2011-10-17 2017-11-21 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming conductive pillar having an expanded base
US8836136B2 (en) 2011-10-17 2014-09-16 Invensas Corporation Package-on-package assembly with wire bond vias
US8450151B1 (en) * 2011-11-22 2013-05-28 Texas Instruments Incorporated Micro surface mount device packaging
WO2013099360A1 (ja) * 2011-12-26 2013-07-04 株式会社村田製作所 モジュールおよびこれを備えるモジュール搭載部品
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9425136B2 (en) 2012-04-17 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Conical-shaped or tier-shaped pillar connections
US9299674B2 (en) 2012-04-18 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace interconnect
US8901730B2 (en) 2012-05-03 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package on package devices
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US9443797B2 (en) 2012-09-14 2016-09-13 STATS ChipPAC Pte. Ltd. Semiconductor device having wire studs as vertical interconnect in FO-WLP
US9978654B2 (en) 2012-09-14 2018-05-22 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming dual-sided interconnect structures in Fo-WLCSP
US9818734B2 (en) 2012-09-14 2017-11-14 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming build-up interconnect structures over a temporary substrate
US9111817B2 (en) 2012-09-18 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure and method of forming same
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
TWI570864B (zh) * 2013-02-01 2017-02-11 英帆薩斯公司 具有焊線通孔的微電子封裝、其之製造方法以及用於其之硬化層
US8940630B2 (en) 2013-02-01 2015-01-27 Invensas Corporation Method of making wire bond vias and microelectronic package having wire bond vias
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9087815B2 (en) 2013-11-12 2015-07-21 Invensas Corporation Off substrate kinking of bond wire
US9082753B2 (en) 2013-11-12 2015-07-14 Invensas Corporation Severing bond wire by kinking and twisting
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
WO2015174133A1 (ja) * 2014-05-16 2015-11-19 富士フイルム株式会社 タッチパネル及びその製造方法
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9893017B2 (en) 2015-04-09 2018-02-13 STATS ChipPAC Pte. Ltd. Double-sided semiconductor package and dual-mold method of making same
US9530749B2 (en) 2015-04-28 2016-12-27 Invensas Corporation Coupling of side surface contacts to a circuit platform
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
DE102015109856A1 (de) * 2015-06-19 2016-12-22 Danfoss Silicon Power Gmbh Verfahren zum Herstellen einer für die Anbindung eines elektrischen Leiters geeigneten metallischen Kontaktfläche zur Kontaktierung eines Leistungshalbleiters, Leistungshalbleiter, Bond Buffer und Verfahren zur Herstellung eines Leistungshalbleiters
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
JP6672705B2 (ja) * 2015-10-30 2020-03-25 大日本印刷株式会社 インターポーザ及びインターポーザの製造方法
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9831155B2 (en) * 2016-03-11 2017-11-28 Nanya Technology Corporation Chip package having tilted through silicon via
US10304802B2 (en) * 2016-05-02 2019-05-28 International Business Machines Corporation Integrated wafer-level processing system
JP6712050B2 (ja) * 2016-06-21 2020-06-17 富士通株式会社 樹脂基板及びその製造方法、並びに回路基板及びその製造方法
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
US10304697B2 (en) * 2017-10-05 2019-05-28 Amkor Technology, Inc. Electronic device with top side pin array and manufacturing method thereof

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5087278A (ko) * 1973-12-05 1975-07-14
JP2738568B2 (ja) * 1989-09-06 1998-04-08 新光電気工業株式会社 半導体チップモジュール
KR100194130B1 (ko) * 1994-03-30 1999-06-15 니시무로 타이죠 반도체 패키지
US5813115A (en) * 1994-08-03 1998-09-29 Matsushita Electric Industrial Co., Ltd. Method of mounting a semiconductor chip on a wiring substrate
JPH0855856A (ja) * 1994-08-11 1996-02-27 Shinko Electric Ind Co Ltd 半導体装置とその製造方法
JPH08111437A (ja) 1994-10-12 1996-04-30 Matsushita Electron Corp 半導体装置の実装方法
JPH08167630A (ja) * 1994-12-15 1996-06-25 Hitachi Ltd チップ接続構造
JPH08236654A (ja) * 1995-02-23 1996-09-13 Matsushita Electric Ind Co Ltd チップキャリアとその製造方法
JP3297254B2 (ja) * 1995-07-05 2002-07-02 株式会社東芝 半導体パッケージおよびその製造方法
JP3313547B2 (ja) 1995-08-30 2002-08-12 沖電気工業株式会社 チップサイズパッケージの製造方法
JPH09260428A (ja) 1996-03-19 1997-10-03 Toshiba Corp 半導体装置及びその実装方法
KR100186333B1 (ko) * 1996-06-20 1999-03-20 문정환 칩 사이즈 반도체 패키지 및 그 제조방법
US6133072A (en) * 1996-12-13 2000-10-17 Tessera, Inc. Microelectronic connector with planar elastomer sockets
TW448524B (en) * 1997-01-17 2001-08-01 Seiko Epson Corp Electronic component, semiconductor device, manufacturing method therefor, circuit board and electronic equipment
JP3644189B2 (ja) * 1997-04-25 2005-04-27 ソニー株式会社 バンプ構造及びその製造方法
JPH11204560A (ja) * 1998-01-09 1999-07-30 Matsushita Electron Corp 半導体装置及びその製造方法
EP1039527A3 (en) * 1999-03-24 2002-03-06 Shinko Electric Industries Co. Ltd. Semiconductor device mounting structure

Also Published As

Publication number Publication date
JP4526651B2 (ja) 2010-08-18
KR100606945B1 (ko) 2006-08-01
JP2001118876A (ja) 2001-04-27
US6476503B1 (en) 2002-11-05

Similar Documents

Publication Publication Date Title
KR100606945B1 (ko) 반도체 장치 및 그 제조 방법
JP5333337B2 (ja) 半導体装置の製造方法
JP5661225B2 (ja) 半導体デバイスのパッケージング方法
JP3481444B2 (ja) 半導体装置及びその製造方法
US7838332B2 (en) Method of manufacturing a semiconductor package with a bump using a carrier
US6593648B2 (en) Semiconductor device and method of making the same, circuit board and electronic equipment
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
KR20060101385A (ko) 반도체 장치 및 그 제조 방법
JP2015008332A (ja) 半導体パッケージおよびこの製造方法
KR20150041029A (ko) Bva 인터포저
JP3622435B2 (ja) 半導体装置とその製造方法
JP3301355B2 (ja) 半導体装置、半導体装置用ｔａｂテープ及びその製造方法、並びに半導体装置の製造方法
US7923835B2 (en) Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing
US20080150107A1 (en) Flip chip in package using flexible and removable leadframe
US20010020742A1 (en) Stacked semiconductor device and method for manufacturing the same
JP2011023709A (ja) 半導体装置及びその製造方法
JPH11186439A (ja) 半導体パッケージ用基板及びその製造方法
JP4626063B2 (ja) 半導体装置の製造方法
JPH10144723A (ja) 半導体装置の製造方法
JP2004079923A (ja) 半導体装置及びその製造方法
US20030214019A1 (en) Packaging system for semiconductor devices
WO2001033623A1 (en) Semiconductor device and its manufacturing method
JP3964850B2 (ja) 半導体装置
JP4566915B2 (ja) 半導体装置の実装体、半導体装置実装体の製造方法
JP2000299399A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130705

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140716

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150618

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160616

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee