JP3721175B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3721175B2
JP3721175B2 JP2003158380A JP2003158380A JP3721175B2 JP 3721175 B2 JP3721175 B2 JP 3721175B2 JP 2003158380 A JP2003158380 A JP 2003158380A JP 2003158380 A JP2003158380 A JP 2003158380A JP 3721175 B2 JP3721175 B2 JP 3721175B2
Authority
JP
Japan
Prior art keywords
terminal
semiconductor device
manufacturing
metal electrode
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003158380A
Other languages
English (en)
Other versions
JP2004363250A (ja
Inventor
義則 閑野
卓史 大角
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2003158380A priority Critical patent/JP3721175B2/ja
Priority to US10/771,393 priority patent/US6852617B2/en
Publication of JP2004363250A publication Critical patent/JP2004363250A/ja
Application granted granted Critical
Publication of JP3721175B2 publication Critical patent/JP3721175B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H01L2224/1411—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法、特に、外部基板との接続信頼性の高い半導体装置の製造方法に関するものでる。
【０００２】
【従来の技術】
近年、半導体装置の小型化に伴い、半導体チップの外形寸法とほぼ同じ外形寸法を有するチップサイズパッケージ（Chip Size Package,（以下、ＣＳＰと称す））と呼ばれる半導体装置のパッケージ構造が出現している。このＣＳＰの一形態として、ウエハ状態でパッケージングが行われた、ウエハレベルチップサイズパッケージ（Wafer Level Chip Size Package,（以下、ＷＣＳＰと称す））と呼ばれる半導体装置のパッケージ構造が存在する。
【０００３】
このＷＣＳＰ構造の半導体装置について以下に説明する。
従来のＷＣＳＰ構造の半導体装置では、集積回路が形成された半導体チップ上に電極が形成されており、この電極の上面を露出するように、半導体チップ上に絶縁膜が形成されている。絶縁膜は開口部を備え、この開口部により電極の上面は露出されている。
絶縁膜上には、ポストと称される端子と、配線とが形成されている。この配線は通常、再配線、又は、再配置配線と称され、配線の一端は絶縁膜の開口部を介して電極に接続され、他端はポストに接続されている。
【０００４】
さらに、半導体装置の上面は、ポストの上面を露出するように、樹脂等の封止材料により封止されており、露出したポストの上面には、半田ボール等の外部端子が形成されている。
このようなＷＣＳＰ構造のパッケージングはウエハ状態で行われ、封止した後にウエハを切断し、個別化することにより多数のＣＳＰ構造の半導体チップが生産される。
しかしながら、上述したようなＷＣＳＰ構造の半導体装置が外部基板等に実装された後、温度変化等が加えられると、半導体装置の熱膨張率と外部基板の熱膨張率とが大きく異なる為、外部端子に応力が加わり、ポストの上面と外部端子との接合部に応力が集中して接合部にクラック等が発生してしまう可能性があった。
【０００５】
さらに、携帯電話等の携帯機器に搭載される半導体装置の場合、持ち運びの際の衝撃や振動により、外部端子に応力が加わり、ポストの上面と外部端子との接合部に応力が集中して接合部にクラック等が発生してしまう可能性があった。
これにより、ポストと外部端子との接合力が低下してしまい、半導体装置と外部基板との接続信頼性が大きく低減してしまう可能性があった。
このような課題を解決すべく、ポストの周辺部の封止材料を、レーザーを照射することにより除去して、ポストの側面を露出させ、露出したポストの側面と、ポストの上面とに外部端子を形成する技術が従来知られていた（例えば、特許文献１参照）。
【０００６】
この文献に開示されたような接続構造では、外部端子に掛かる応力を、ポストの側面と上面とに分散させることができ、ポストの上面と外部端子との接合部に応力が集中してしまう可能性を低減し、半導体装置と外部基板との接続信頼性を高くすることが可能となる。
【０００７】
【特許文献１】
特開２０００−３５３７６６号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、文献１に開示された技術では、ポストの周辺部の封止層をレーザーにより除去する工程に、非常に多くの時間が掛かってしまう為、パッケージに係る製造時間が増加してしまい生産効率が低下してしまう可能性があった。
【０００９】
【課題を解決するための手段】
本願の代表的な目的は、封止層をレーザーにより除去する工程を行なわずとも、ポストの側面と上面とに外部端子を形成することを可能とする、半導体装置の製造方法を提供することである。
上述の目的を達成する為、本願の代表的な発明の一つでは、
端子の側面に第１金属電極を形成する工程と、端子及び第１金属電極を覆うように、半導体基板の主表面上に封止層を形成する工程と、封止層の表面を研磨して、端子の上面及び第１金属電極の上面を露出させる工程と、露出した端子の上面、及び露出した第１金属電極の上面に第２金属電極を形成する工程と、加熱により、第１金属電極と第２金属電極とを合金化する工程とを有する。
【００１０】
さらに、上述の目的を達成する為、本願の代表的な発明の一つでは、
端子の側面をダミー層で覆う工程と、端子及びダミー層を覆うように、半導体基板の主表面上に封止層を形成する工程と、封止層の表面を研磨して、端子の上面及びダミー層の上面を露出させる工程と、ダミー層を除去して端子の側面を露出させる工程と、露出した端子の表面に導電体を形成する工程とを有する。
【００１１】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照して詳細に説明する。なお、全図面を通して同様の構成には同様の符号を付与する。
【００１２】
（第１実施形態）
図１〜図６は本発明の第１実施形態における、半導体装置の製造方法を説明する断面図である。
図１に示すように、本実施形態の半導体装置の製造方法では、まず、半導体基板１００の主表面上に複数の端子２００が形成される。
ここで、半導体基板１００とは、即ち、半導体ウエハ１１０の主表面上に、電極１２０と、絶縁膜１３０と、配線１４０とが形成された状態を示す。
【００１３】
本実施形態では、主表面上に集積回路が形成された、Ｓｉ（シリコン）等を材料とする半導体ウエハ１１０上に、Ａｌ（アルミニウム）等を材料とする複数の電極１２０が形成される。電極１２０は、集積回路と電気的に接続されている。さらに、電極１２０の上面を露出するように半導体ウエハ１１０上に、窒化膜等（例えば、ＳｉＮ（シリコン窒化膜））の保護膜１３１が形成され、さらに、電極１２０の上面を露出するように保護膜１３１上にポリイミド等の絶縁膜１３０が形成される。
【００１４】
保護膜１３１は、例えば、シランとアンモニアを原料ガスとするＣＶＤ（Chemical Vapor Deposition）等により約１μｍの厚さで形成され、絶縁膜１３０は、例えば、ポリイミド或いはその前駆体を溶媒に溶かしたワニスを、スピンコートして熱処理することにより約２〜１０μｍの厚さで形成される。
絶縁膜１３０上には、Ｃｕ（銅）等を材料とする配線１４０と、Ｃｕ等を材料とするポストと称される複数の端子２００とが形成される。
【００１５】
配線１４０は、例えば、スパッターによる金属蒸着法、ホトリソ法、メッキ法等により形成され、端子２００は、その高さまでレジスト層を形成し、ホトリソやメッキ工程等を施すことにより形成される。
端子２００は、配線１４０と、外部基板等と接続される外部端子とを電気的に接続し、半導体基板１００の主表面に接する第１の面２１０と、第１の面２１０に対向する第２の面２２０と、第１の面２１０と第２の面２２０との間の側面２３０とを備える。
それぞれの端子２００の間隔は１５０μｍ〜４００μｍ程度であり、高さは１００μｍ程度である。端子２００は円柱の形状を有し、その直径は１５０μｍ〜４００μｍ程度である。
【００１６】
配線１４０の一端は電極１２０と接続され、他端は端子２００と接続される。ここで、配線１４０を配設することにより、半導体装置が外部基板等と電気的に接続する箇所を、任意の位置に設定することが可能となる。一般的に、このような任意の配置を再配置と称し、故に配線１４０は再配置配線、若しくは再配線と称される。
【００１７】
次に、図２に示すように、端子２００の側面２３０に、半田等を材料とする金属電極３１０を形成する。
図３に示すように、本実施形態では、金属電極３１０は、溶解した半田等の金属４１０が供給された金属供給槽４００に端子２００を浸漬させることにより、端子２００の側面２３０を包囲するように形成される。
【００１８】
隣接する端子２００に形成されたそれぞれの金属電極３１０は、互いに所定間隔離間するように形成される。ここで、図２に示すように、金属電極３１０の膜厚ｔは、想定される外部応力に対して十分な強度を得る為、少なくとも、１０μｍ以上であることが好ましい。金属電極３１０の膜厚ｔは、端子２００を金属供給槽４００に浸漬させる時間、或いは、溶解した金属４１０の温度等を調整することにより、所定の値に制御することが可能である。
【００１９】
さらに、半導体基板１００の主表面と、溶解した金属４１０の液面４１１とが対向し、かつ、平行となるように、端子２００は金属供給槽４００に浸漬される。この際、図示していないが、端子２００の第２の面２２０上に金属４１０が付着しても構わない。
これにより、半導体基板１００に形成された複数の端子２００のそれぞれに対して、一括して金属電極３１０を形成することが可能となり、工程を大幅に増大させることなく、金属電極３１０を複数の端子２００に形成することが可能となる。
【００２０】
さらに、半導体基板１００の主表面と、溶解した金属４１０の液面４１１とが所定間隔離間するように端子２００は金属供給槽４００に浸漬される。
これにより、溶解した金属４１０が半導体基板１００上に形成された配線１４０に付着してしまう可能性を低減させることが可能となる。
【００２１】
ここで、金属電極３１０が端子２００よりも、後の工程で端子２００を覆うように形成される封止層６００との接着性が低い場合、例えば、金属電極３１０の材料が半田で端子２００の材料がＣｕである場合、封止層６００との接着性を向上させる為、端子２００の側面２３０を所定の範囲露出させる必要がある。この為、端子２００を金属供給槽４００に浸漬させる際、半導体基板１００の主表面と溶解した金属４１０との液面とを、少なくとも、２０μｍ以上離間させることが好ましい。
【００２２】
次に、端子２００を金属供給槽４００から取り出した後、図４に示すように、端子２００及び金属電極３１０を覆うように、半導体基板１００の主表面上に、エポキシ系樹脂等を材料とする封止層６００を形成する。
これにより、半導体基板１００の主表面、及び、端子２００の側面を湿気等から保護することが可能となる。
【００２３】
本実施形態では、封止層６００は、金型内に配置された半導体基板１００に樹脂を供給して圧力を加えることにより形成される。この際、端子２００の上面、即ち、第２の面２２０と金型とが離間するように半導体基板１００は配置されるので、第２の面２２０と金型との間にも樹脂が供給され、第２の面２２０を覆うように封止層６００は形成される。
つまり、封止の際、端子２００と金型とが接していない為、端子２００が金型に押されてダメージを受けてしまう可能性は低減される。
【００２４】
さらに、本実施形態では、封止層６００を形成する前に、Cｕを材料とする端子２００の表面に酸化膜が形成される。酸化膜は、例えば、銅酸化膜であり、空気中、或いは、酸素雰囲気中で端子２００に熱処理を施すことによって形成される。
これにより、端子２００と封止層６００との接着性を向上させることが可能となる。これは、酸化膜と樹脂とが水素結合する為である。
従って、端子２００と封止層６００との界面から湿気等が集積回路に侵入する可能性は低減される。
【００２５】
次に、図５に示すように、封止層６００の表面を研磨して、端子２００の上面及び金属電極３１０の上面を露出させる。
この研磨により、半導体装置の上面は平坦化され、それぞれの端子２００の高さは所定の値に揃えられる。
これにより、端子２００上に形成される外部端子の高さのバラツキを低減させることが可能となり、外部基板等に実装する際、外部端子と外部基板との接続信頼性を向上させることが可能となる。
【００２６】
本実施形態では、この研磨により、端子２００の上面と、金属電極３１０の上面と、封止層６００の上面とは同一平面状に位置される。
研磨後の端子２００の高さｄは、半導体基板１００と外部基板との熱膨張係数の差により発生する応力の影響を緩和する為、少なくとも４０μｍ以上であることが好ましい。さらに、金属電極３１０の高さｈは、想定される外部応力に対して十分な強度を得るように、少なくとも、１０μｍ以上であることが好ましい。ここで、金属電極３１０の高さｈを１０μｍ以上とする為、上述した、端子２００を金属供給槽４００に浸漬させる工程において、少なくとも１０μｍに、平坦化の為の研磨により短くなる分を足した距離だけ浸漬させることが好ましい。
【００２７】
次に、図６に示すように、研磨により露出された端子２００の上面、及び、金属電極３１０の上面に、半田等を材料とする金属電極３２０を形成し、加熱により、金属電極３１０と金属電極３２０とを溶解させて合金化させる。合金化とは、即ち、金属電極３１０と金属電極３２０とが加熱により溶解して互いに混ざり合う状態を示す。即ち、金属電極３１０と金属電極３２０とは、加熱により溶解して一体化される。ここで、金属電極３１０と金属電極３２０とは、材料が同じ場合であっても、異なっている場合であっても、加熱により溶解して一体化させることが可能な材料を用いていれば、本発明に適用することが可能である。
【００２８】
さらに、金属電極３１０と金属電極３２０との材料に半田を用いた場合、金属電極３２０を形成する際の熱、或いは、外部基板に実装する際の熱により、金属電極３１０も溶解し、金属電極３１０と金属電極３２０とが互いに溶解して混ざり合うので、新たな加熱工程を施すことなく、本発明を実現することが可能となる。
【００２９】
このように、金属電極３１０と金属電極３２０とを溶解して合金化することで、端子２００の上面と側面とを連続して覆う外部端子３００が形成される。
これにより、外部端子３００に掛かる応力は、端子２００の上面と外部端子３００との接合部だけでなく、端子２００の側面２３０と外部端子３００との接合部にも分散されるので、端子２００の上面と外部端子３００との接合部に応力が集中して、クラック等が発生してしまう可能性は低減され、半導体装置と外部基板との接続信頼性を高くすることが可能となる。
【００３０】
特に、半導体装置の横方向からの応力については、外部端子３００が端子２００の側面２３０を覆うように形成されているので、応力の方向に対して、外部端子３００が端子２００に引っ掛る状態となり、応力に対して十分な強度を得ることが可能である。
【００３１】
ここで、携帯電話等の携帯機器に搭載される半導体装置では、持ち運びの際の衝撃や振動により、半導体装置の横方向からの応力が顕著であった。
従って、このような半導体装置に、本発明を適用すれば、この応力の影響を低減できるので、半導体装置と外部基板との接続信頼性を向上させることが可能となり、半導体装置の信頼性を高めることが可能となる。
【００３２】
本実施形態では、金属電極３１０及び金属電極３２０の材料は半田であり、金属電極３２０を端子２００上に搭載する際の熱により、金属電極３１０及び金属電極３２０が溶解し、それぞれが接合される。この際の加熱の温度は、２１０〜２６０℃程度である。
即ち、半田を材料とする外部端子３００、つまり、端子２００と外部基板とを接続する半田ボールが、端子２００の上面と側面とを覆うように形成される。
その後、封止された半導体基板１００は、ダイヤモンドブレード等で切断され、半導体チップ毎に個別化される。
【００３３】
このように、本実施形態では、封止層６００を形成する前に、端子２００の側面２３０に、外部端子３００の一部である金属電極３１０が形成される。
従って、外部端子３００を端子２００の側面２３０に形成する為に、レーザーにより封止層６００の一部を除去して、端子２００の側面２３０を封止層から露出させる工程を行なわずとも、端子２００の上面と側面２３０とに外部端子３００を形成することが可能となり、パッケージに係る製造時間を短縮して生産効率を向上させることが可能となる。
【００３４】
（第２実施形態）
次に、本発明の第２実施形態における半導体装置の製造方法について説明する。
図７〜図１２は本発明の第２実施形態における、半導体装置の製造方法を説明する断面図である。
図７に示すように、本実施形態の半導体装置の製造方法では、まず、半導体基板１００上に形成された複数の端子２００の側面２３０に、樹脂等を材料とするダミー層７００を形成する。
【００３５】
ダミー層７００は、端子２００の側面２３０が封止層６００により封止されることを制御し、封止工程における熱に対して耐性があり、有機溶剤やアルカリ性溶液等に可溶である。
さらに、封止層６００の材料に、低温キュアタイプの液状樹脂を適用する場合、ダミー層７００の材料に、フォトレジスト等を適用することが可能である。
さらに、封止層６００の材料に、モールド樹脂を適用する場合、ダミー層７００の材料に、ポリイミド等を適用することが可能である。
【００３６】
本実施形態では、ダミー層７００は、端子２００の側面２３０を包囲するように形成される。
ここで、隣接する端子２００に形成されたそれぞれのダミー層７００は、互いに所定間隔離間するように形成される。
図８に示すように、ダミー層７００は、溶解した樹脂８１０が供給された樹脂供給槽８００に端子２００を浸漬させることにより形成される。ここで、ダミー層７００は、膜厚が少なくとも１０μｍ以上となるように形成される。ダミー層７００の膜厚は、溶解した樹脂８１０の粘度を調整することにより制御することが可能である。
【００３７】
さらに、半導体基板１００の主表面と、溶解した樹脂８１０の液面８１１とが対向し、かつ、平行となるように、端子２００は樹脂供給槽８００に浸漬される。
これにより、半導体基板１００に形成された複数の端子２００のそれぞれに対して、一括してダミー層７００を形成することが可能となり、工程を大幅に増大することなく、ダミー層７００を複数の端子２００に形成することが可能となる。
【００３８】
さらに、半導体基板１００の主表面と、溶解した樹脂８１０の液面８１１とは、所定間隔離間するように端子２００は樹脂供給槽８００に浸漬される。ここで、半導体基板１００の主表面と、液面８１１とは、少なくとも、２０μｍ以上離間していることが好ましい。
その後、端子２００を樹脂供給槽８００から取り出し、端子２００の側面２３０に形成されたダミー層７００を熱処理して硬化させる。
【００３９】
次に、図９に示すように、端子２００及びダミー層７００を覆うように、半導体基板１００の主表面上にエポキシ系樹脂等を材料とする封止層６００を形成する。
次に、図１０に示すように、封止層６００の表面を研磨して、端子２００の上面及びダミー層７００の上面を露出させる。
研磨後の端子２００の高さｄ´は、半導体基板１００と外部基板との熱膨張係数の差により発生する応力の影響を低減させる為、少なくとも、４０μｍ以上であることが好ましい。ダミー層７００は、高さｈ´が少なくとも１０μｍ以上となるように形成される。
【００４０】
次に、端子２００を拡大した断面図である図１１に示すように、ダミー層７００を除去して、端子２００の側面２３０を露出させる。
本実施形態では、有機溶剤やアルカリ性溶液等の薬液７１０を、ダミー層７００に供給して溶解させることで、ダミー層７００を除去する。
薬液７１０の供給は、薬液７１０を半導体装置の主表面上、つまり、研磨により露出した封止層６００の上面とダミー層７００の上面とに塗布することにより行なわれる。
【００４１】
ここで、ダミー層７００は、有機溶剤やアルカリ性溶液等に可溶である為、薬液７１０により溶解するが、封止層６００は、有機溶剤やアルカリ性溶液に溶解しずらいエポキシ系樹脂であるため、薬液７１０により溶解する可能性は低い。
即ち、ダミー層７００を溶解させる条件と、封止層６００を溶解させる条件とが異なる為、ある特定の薬液を用いることで、ダミー層７００を選択的に除去することが可能となる。
これにより、薬液７１０を、半導体装置の主表面上に塗布する工程のみで、複数の端子２００の、それぞれの側面を一括して露出させることが可能となる。
【００４２】
次に、端子２００を拡大した断面図である図１２に示すように、露出した端子２００の表面、即ち、端子２００の上面と側面２３０とに、導電体を材料とする外部端子３００を形成する。本実施形態では、外部端子３００に半田ボールを用いている。
外部端子３００は、端子２００の上面と側面２３０とを連続して覆うように形成される。
【００４３】
これにより、外部端子３００に掛かる応力は、端子２００の上面と外部端子３００との接合部だけでなく、端子２００の側面２３０と外部端子３００との接合部にも分散されるので、端子２００の上面と外部端子３００との接合部に応力が集中して、クラック等が発生してしまう可能性は低減され、半導体装置と外部基板との接続信頼性を高くすることが可能となる。
【００４４】
特に、半導体装置の横方向からの応力については、外部端子３００が端子２００の側面２３０を覆うように形成されているので、応力の方向に対して、外部端子３００が端子２００に引っ掛る状態となり、応力に対して十分な強度を得ることが可能である。
ここで、携帯電話等の携帯機器に搭載される半導体装置では、持ち運びの際の衝撃や振動により、半導体装置の横方向からの応力が顕著であった。
従って、このような半導体装置に、本発明を適用すれば、この応力の影響を低減できるので、半導体装置と外部基板との接続信頼性を向上させることが可能となり、半導体装置の信頼性を高めることが可能となる。
【００４５】
このように、本実施形態では、封止層６００を形成する前に、端子２００の側面２３０を覆うようにダミー層７００が形成され、封止層６００が形成さらた後、ダミー層７００を除去することで、端子２００の側面２３０が露出される。
従って、レーザーにより封止層６００の一部を除去して、端子２００の側面２３０を封止層から露出させる工程を行なわずとも、端子２００の上面と側面２３０とに外部端子３００を形成することが可能となり、パッケージに係る製造時間を短縮して生産効率を向上させることが可能となる。
【００４６】
（第３実施形態）
次に、第１及び第２実施形態の半導体装置の製造方法において、金属電極３１０、或いは、ダミー層７００と、半導体基板１００の主表面との間隔を、より好適に制御することを可能とする実施形態を、本発明の第３実施形態として説明する。
図１３〜図１５は、本実施形態を説明する半導体装置の断面図である。
図１３に示すように、本実施形態では、まず、端子２００が所定の高さ露出するように、端子２００が形成された半導体基板１００の主表面上に、スピンコート、或いは高精度印刷方式等により、ソルダーレジスト等の絶縁膜５００を形成する。
【００４７】
次に、図１４に示すように、端子２００を金属供給槽４００、或いは、樹脂供給槽８００に浸漬させる。本実施形態では、端子２００の表面全てが樹脂供給槽８００に浸漬される。
これにより、図１５に示すように、絶縁膜５００から露出した端子２００の側面２３０に金属電極３１０、或いは、ダミー層７００が形成される。
ここで、端子２００を金属供給槽４１０、或いは、樹脂供給槽８００に浸漬させる際、半導体基板１００の主表面は絶縁膜５００によって保護されるので、溶解した金属４１０、或いは樹脂８１０が、半導体基板１００の主表面に付着してしまう可能性は低減される。
【００４８】
さらに、絶縁膜５００の膜厚を所定の厚さに制御することで、半導体基板１００の主表面と、端子２００に形成される金属電極３１０、或いは、ダミー層７００との間隔を所定の距離に設定することが可能となる。上述した実施形態で説明した通り、半導体基板１００の主表面と、金属電極３１０、或いは、ダミー層７００との間隔は２０μｍ以上であることが好ましいので、これを実現する為、絶縁膜５００は、少なくとも、２０μｍ以上の膜厚で形成される。
その後、絶縁膜５００を除去し、半導体基板１００の主表面に封止層６００を形成する。
【００４９】
また、本実施形態では、絶縁膜５００に、樹脂等を材料とする封止層６０１を用いることも可能である。
この場合、封止層６０１は除去されずに、図１６に示されるように、封止層６０１の上面に封止層６００´が形成される。
【００５０】
封止層６０１の材料は、常温曲げ弾性率Ｅが０．５〜４ＧＰａの低弾性樹脂（例えば、ポリイミド）であり、封止層６００´の材料は、常温曲げ弾性率Ｅが９〜２１ＧＰａ程度の高弾性樹脂（例えば、エポキシ樹脂）である。
これにより、端子２００に掛かる応力を、封止層６０１と封止層６００´とにより好適に吸収することが可能となる。
【００５１】
【発明の効果】
本願の代表的な発明では、半導体装置と外部基板との接続信頼性を向上させる為に、ポストの側面と上面とに外部端子を形成する構成を短時間で実現することが可能となる。
【００５２】
【図面の簡単な説明】
【図１】第１実施形態における、端子が形成された半導体基板を準備する工程を示した断面図である。
【図２】第１実施形態における、端子に第１金属電極を形成する工程を示した断面図である。
【図３】第１実施形態における、端子を金属供給槽に浸漬させる工程を示した断面図である。
【図４】第１実施形態における、半導体基板の主表面上に封止層を形成する工程を示した断面図である。
【図５】第１実施形態における、封止層の表面を研磨して端子と第１金属電極とを露出させる工程を示した断面図である。
【図６】第１実施形態における、第１金属電極上及び端子上に第２金属電極を形成する工程を示した断面図である。
【図７】第２実施形態における、端子にダミー層を形成する工程を示した断面図である。
【図８】第２実施形態における、端子を樹脂供給槽に浸漬させる工程を示した断面図である。
【図９】第２実施形態における、半導体基板の主表面上に封止層を形成する工程を示した断面図である。
【図１０】第２実施形態における、封止層の表面を研磨して端子とダミー層とを露出させる工程を示した断面図である。
【図１１】第２実施形態における、ダミー層を除去する工程を示した断面図である。
【図１２】第２実施形態における、端子上に外部端子を形成する工程を示した断面図である。
【図１３】第３実施形態における、半導体基板の主表面上に第１絶縁膜を形成する工程を示した断面図である。
【図１４】第３実施形態における、端子を金属供給槽、或いは、樹脂供給槽に浸漬させる工程を示した断面図である。
【図１５】第３実施形態における、端子に第１金属電極、或いは、ダミー層を形成する工程を示した断面図である。
【図１６】第３実施形態における、封止層を積層させる工程を示した断面図である。
【符号の説明】
１００ 半導体チップ
１１０ 半導体ウエハ
１２０ 電極
１３０ 第２絶縁膜
１３１ 保護膜
１４０ 配線
２００ 端子
３００ 外部端子
３１０ 第１金属電極
３２０ 第２金属電極
４００ 半田供給槽
４１０ 半田
５００ 第１絶縁膜
６００ ６００´ ６０１ 封止層
７００ ダミー層
８００ 樹脂供給槽
８１０ 樹脂

Claims (21)

  1. 主表面上に複数の端子が形成された半導体基板を準備する工程と、
    前記端子の側面に、第１金属電極を形成する工程と、
    前記端子及び前記第１金属電極を覆うように、前記半導体基板の主表面上に封止層を形成する工程と、
    前記封止層の表面を研磨して、前記端子の上面及び前記第１金属電極の上面を露出させる工程と、
    露出した前記端子の前記上面、及び露出した前記第１金属電極の前記上面に、第２金属電極を形成する工程と、
    加熱により、前記第１金属電極と前記第２金属電極とを合金化する工程とを有することを特徴とする半導体装置の製造方法。
  2. 前記第１金属電極は、前記端子の前記側面を包囲するように形成されることを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記封止層の表面を研磨することにより露出した、前記端子の前記上面及び前記第１金属電極の前記上面は、研磨された前記封止層の上面と略同一平面上に位置することを特徴とする請求項１又は２いずれかに記載の半導体装置の製造方法。
  4. 前記第１金属電極を形成する工程は、
    溶解した金属が供給された金属供給槽に、前記端子を浸漬させる工程を有することを特徴とする請求項１〜３いずれかに記載の半導体装置の製造方法。
  5. 前記端子を前記金属供給槽に浸漬させる工程において、
    前記半導体基板の前記主表面と、前記金属供給槽に供給された金属の液面とが対向し、かつ、平行となるように、前記端子を前記金属供給槽に浸漬させることを特徴とする請求項４記載の半導体装置の製造方法。
  6. 前記半導体基板の前記主表面と、前記金属供給槽に供給された溶解した金属の液面とを、所定間隔離間させて前記端子を前記金属供給槽に浸漬させることを特徴とする請求項４又は５いずれかに記載の半導体装置の製造方法。
  7. 前記第１金属電極を形成する工程は、
    前記端子が所定の高さ露出するように、前記半導体基板の主表面上に第１絶縁膜を形成する工程と、
    前記第１絶縁膜から露出した前記端子を、前記金属供給槽に浸漬させる工程とを有することを特徴とする請求項４〜６いずれかに記載の半導体装置の製造方法。
  8. 前記第１金属電極、及び、前記第２金属電極の材料は半田であることを特徴とする請求項１〜７いずれかに記載の半導体装置の製造方法。
  9. 前記第２金属電極は、ボール状の電極であることを特徴とする請求項１〜８いずれかに記載の半導体装置の製造方法。
  10. 主表面上に複数の端子が形成された半導体基板を準備する工程と、
    前記端子の側面をダミー層で覆う工程と、
    前記端子及び前記ダミー層を覆うように、前記半導体基板の主表面上に封止層を形成する工程と、
    前記封止層の表面を研磨して、前記端子の上面及び前記ダミー層の上面を露出させる工程と、
    前記ダミー層を除去して前記端子の側面を露出させる工程と、
    露出した前記端子の表面に導電体を形成する工程とを有することを特徴とする半導体装置の製造方法。
  11. 前記ダミー層は、前記端子の側面を包囲するように形成されることを特徴とする請求項１０記載の半導体装置の製造方法。
  12. 前記ダミー層を除去する工程は、
    前記ダミー層に薬液を供給して、前記ダミー層を溶解させる工程を有することを特徴とする請求項１０又は１１いずれかに記載の半導体装置の製造方法。
  13. 前記ダミー層の材料は樹脂であることを特徴とする請求項１０〜１２いずれかに記載の半導体装置の製造方法。
  14. 前記ダミー層を形成する工程は、
    溶解した樹脂が供給された樹脂供給槽に、前記端子を浸漬させる工程を有することを特徴とする請求項１３記載の半導体装置の製造方法。
  15. 前記端子を前記樹脂供給槽に浸漬させる工程において、
    前記半導体基板の主表面と、前記樹脂供給槽に供給された樹脂の液面とが対向し、かつ、平行となるように、前記端子を前記樹脂供給槽に浸漬させることを特徴とする請求項１４記載の半導体装置の製造方法。
  16. 前記ダミー層を形成する工程は、
    前記端子が所定の高さ露出するように、前記半導体基板の前記主表面上に第１絶縁膜を形成する工程と、
    前記第１絶縁膜から露出した前記端子を、前記樹脂供給槽に浸漬させる工程とを有することを特徴とする請求項１４〜１５いずれかに記載の半導体装置の製造方法。
  17. 前記半導体基板は、
    主表面上に集積回路が形成された半導体ウエハと、
    前記半導体ウエハ上に形成された複数の電極と、
    前記電極の上面を露出するように、前記半導体ウエハ上に形成された第２絶縁膜と、
    前記第２絶縁膜上に形成され、かつ、前記端子と前記電極とを電気的に接続する配線とを有することを特徴とする請求項１〜１６いずれかに記載の半導体装置の製造方法。
  18. 前記端子の材料は銅であり、
    前記封止層を形成する前に、前記端子の表面を酸化させて酸化膜を形成する工程を有することを特徴とする請求項１〜１７いずれかに記載の半導体装置の製造方法。
  19. 前記第１絶縁膜は、前記封止層よりも低い弾性率を有し、前記封止層は、前記第１絶縁膜上に形成されることを特徴とする請求項７又は１６いずれかに記載の半導体装置の製造方法。
  20. 前記封止層の材料は、常温曲げ弾性率Ｅが９〜２１GPａの高弾性樹脂であることを特徴とする請求項１９記載の半導体装置の製造方法。
  21. 前記第１絶縁膜の材料は、常温曲げ弾性率Ｅが０．５〜４ＧＰａの低弾性樹脂であることを特徴とする請求項１９又は２０いずれかに記載の半導体装置の製造方法。
JP2003158380A 2003-06-03 2003-06-03 半導体装置の製造方法 Expired - Lifetime JP3721175B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003158380A JP3721175B2 (ja) 2003-06-03 2003-06-03 半導体装置の製造方法
US10/771,393 US6852617B2 (en) 2003-06-03 2004-02-05 Semiconductor device fabrication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003158380A JP3721175B2 (ja) 2003-06-03 2003-06-03 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2004363250A JP2004363250A (ja) 2004-12-24
JP3721175B2 true JP3721175B2 (ja) 2005-11-30

Family

ID=32923701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003158380A Expired - Lifetime JP3721175B2 (ja) 2003-06-03 2003-06-03 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US6852617B2 (ja)
JP (1) JP3721175B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7468545B2 (en) * 2005-05-06 2008-12-23 Megica Corporation Post passivation structure for a semiconductor device and packaging process for same
US7582556B2 (en) 2005-06-24 2009-09-01 Megica Corporation Circuitry component and method for forming the same
JP2007214502A (ja) * 2006-02-13 2007-08-23 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP4121543B1 (ja) * 2007-06-18 2008-07-23 新光電気工業株式会社 電子装置
WO2010049087A2 (en) * 2008-10-31 2010-05-06 Advanced Micro Devices, Inc. A semiconductor device including a reduced stress configuration for metal pillars
DE102008054054A1 (de) * 2008-10-31 2010-05-12 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit einem Aufbau für reduzierte Verspannung von Metallsäulen
US9196559B2 (en) * 2013-03-08 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Directly sawing wafers covered with liquid molding compound
WO2023100517A1 (ja) * 2021-12-01 2023-06-08 株式会社村田製作所 回路モジュール

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100234694B1 (ko) * 1996-10-29 1999-12-15 김영환 비지에이 패키지의 제조방법
TW444288B (en) * 1999-01-27 2001-07-01 Shinko Electric Ind Co Semiconductor wafer and semiconductor device provided with columnar electrodes and methods of producing the wafer and device
JP3446825B2 (ja) * 1999-04-06 2003-09-16 沖電気工業株式会社 半導体装置およびその製造方法
JP4526651B2 (ja) * 1999-08-12 2010-08-18 富士通セミコンダクター株式会社 半導体装置
JP3287346B2 (ja) * 1999-11-29 2002-06-04 カシオ計算機株式会社 半導体装置
JP3865989B2 (ja) * 2000-01-13 2007-01-10 新光電気工業株式会社 多層配線基板、配線基板、多層配線基板の製造方法、配線基板の製造方法、及び半導体装置
US6329251B1 (en) * 2000-08-10 2001-12-11 Taiwan Semiconductor Manufacturing Company, Ltd Microelectronic fabrication method employing self-aligned selectively deposited silicon layer
JP2002134545A (ja) * 2000-10-26 2002-05-10 Oki Electric Ind Co Ltd 半導体集積回路チップ及び基板、並びにその製造方法
US6770971B2 (en) * 2002-06-14 2004-08-03 Casio Computer Co., Ltd. Semiconductor device and method of fabricating the same

Also Published As

Publication number Publication date
US6852617B2 (en) 2005-02-08
JP2004363250A (ja) 2004-12-24
US20040175914A1 (en) 2004-09-09

Similar Documents

Publication Publication Date Title
US10943889B2 (en) Semiconductor device and method of manufacture
KR100621438B1 (ko) 감광성 폴리머를 이용한 적층 칩 패키지 및 그의 제조 방법
CN107527891B (zh) 半导体器件和方法
JP3842548B2 (ja) 半導体装置の製造方法及び半導体装置
US20100225000A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP2001144223A (ja) 再配置チップサイズパッケージ及びその製造方法
TW201639112A (zh) 半導體元件及製造方法
JP3450238B2 (ja) 半導体装置及びその製造方法
US6717252B2 (en) Semiconductor device
US11923318B2 (en) Method of manufacturing semiconductor package
KR20010083167A (ko) 플립칩반도체장치 및 그 제조방법
JP2001127095A (ja) 半導体装置及びその製造方法
JP2003007921A (ja) 回路装置およびその製造方法
JP2004079716A (ja) 半導体用ｃｓｐ型パッケージ及びその製造方法
JP3721175B2 (ja) 半導体装置の製造方法
US20110316157A1 (en) Semiconductor device and a method for manufacturing the same
US9418956B2 (en) Zero stand-off bonding system and method
JP4440494B2 (ja) 半導体装置の製造方法
JP3296344B2 (ja) 半導体装置およびその製造方法
JP2007134489A (ja) 半導体装置の製造方法及び半導体装置
TWI766761B (zh) 電子封裝件及其製法
KR102157877B1 (ko) 반도체 패키지
JP4863861B2 (ja) 半導体装置
JP2004140392A (ja) 半導体装置及び半導体装置の実装方法
JP2000315704A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050623

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050909

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080916

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090916

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090916

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100916

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100916

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100916

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110916

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120916

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120916

Year of fee payment: 7

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120916

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350