JP3446825B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP3446825B2
JP3446825B2 JP2000066919A JP2000066919A JP3446825B2 JP 3446825 B2 JP3446825 B2 JP 3446825B2 JP 2000066919 A JP2000066919 A JP 2000066919A JP 2000066919 A JP2000066919 A JP 2000066919A JP 3446825 B2 JP3446825 B2 JP 3446825B2
Authority
JP
Japan
Prior art keywords
resin
semiconductor device
post
terminal
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000066919A
Other languages
English (en)
Other versions
JP2000353766A (ja
Inventor
伸仁 大内
靖 白石
治文 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2000066919A priority Critical patent/JP3446825B2/ja
Priority to US09/542,291 priority patent/US6573598B2/en
Publication of JP2000353766A publication Critical patent/JP2000353766A/ja
Priority to US10/304,767 priority patent/US6852564B2/en
Application granted granted Critical
Publication of JP3446825B2 publication Critical patent/JP3446825B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0383—Reworking, e.g. shaping
    • H01L2224/0384—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/0391—Forming a passivation layer after forming the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/065—Material
    • H01L2224/06505—Bonding areas having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/1148—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H01L2224/11902—Multiple masking steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1405—Shape
    • H01L2224/14051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/145—Material
    • H01L2224/14505—Bump connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1451—Function
    • H01L2224/14515—Bump connectors having different functions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法、特に半導体ウエハ状態で樹脂封止を行う
に半導体装置およびその製造方法に関し、接続信頼性の
高い半導体装置およびその製造方法に関するものであ
る。
【０００２】
【従来の技術】近年、携帯機器が急速に普及し、これに
伴ってその中に搭載される半導体装置も薄型、小型、軽
量のものが要求されるようになっている。そこで、これ
らの要求に対応するために数多くのパッケージ技術が提
案されている。
【０００３】そのような技術として、集積回路が作り込
まれた半導体チップと同等又はほぼ同等のサイズのチッ
プ・サイズ・パッケージ（以下、ＣＳＰという）が開発
されている。
【０００４】従来のＣＳＰとしては、半導体チップの電
極パッドに接続されるＣｕよりなる再配線が形成され、
再配線に接続されるポストと称される端子を形成して電
極パッドを再配置し、この端子の高さで半導体チップ上
を樹脂封止し、露出した端子の先端には半田ボール等の
金属電極が設けられているものがある。
【０００５】その製造方法としては、まず、半導体ウエ
ハ上にポリイミド層を形成し、半導体ウエハに形成され
た複数の半導体チップの電極パッドに接続されるＣｕの
再配線パターンを形成し、再配線に接続されるポストと
称される端子を形成して、電極パッドを再配置する。次
に、この端子が形成された半導体ウエハ全面上を樹脂で
封止し、樹脂硬化後、端子が露出するまで樹脂を研磨す
る。そして、露出した端子の先端に半田ボール等の金属
電極を設けた後に、個々の半導体チップにダイシングに
より個片化される。
【０００６】
【発明が解決しようとする課題】しかしながら、かかる
ＣＳＰを基板に実装した後に温度サイクル試験を繰り返
すと、半田ボール等の金属電極にクラックが生じること
がある。このクラック発生の原因としては、ＣＳＰの熱
膨張率と基板の熱膨張率とが大きく異なり、金属電極と
ポストの接合部に集中してストレスが加えられること、
あるいは、端子同士の間隔が狭いために金属電極とＣＳ
Ｐの端子との接合面積が小さくなり、そのために金属電
極とポストとの接合力が低下してしまうことが考えられ
る。本発明の目的は、接続信頼性の高い半導体装置及び
その製造方法を提供することにある。
【０００７】
【課題を解決するための手段】本発明は、主面に複数の
電極パッドを有する半導体チップと、半導体チップの主
面上に形成され、かつ電極パッドと電気的に接続される
端子と、半導体チップの主面上に形成され、端子を所定
の高さだけ露出させた状態で封止する樹脂と、前記端子
に接続された導電体とを備えた半導体装置を提供するこ
とにより、半導体装置の接続信頼性を向上させるもので
ある。
【０００８】また、本発明は、半導体ウエハに形成され
た複数のチップに、チップの電極パッドと電気的に接続
される端子をそれぞれ形成する工程と、半導体ウエハの
端子側の主面に端子を封止するように樹脂を形成する工
程と、端子上及びその周辺の樹脂を除去して端子周壁面
を露出させる工程と、樹脂から露出した端子に接続され
る導電体を形成する工程と、半導体ウエハを各チップ毎
に個片化する工程とを有する半導体装置の製造方法を提
供することにより、接続信頼性の高い半導体装置の生産
性を向上させるものである。
【０００９】
【発明の実施の形態】以下に、本発明の実施の形態を図
面を参照しながら説明する。
【００１０】図１（ａ）は、本発明の第１の実施の形態
における半導体装置の断面図である。図１（ａ）におい
て、集積回路が形成された半導体チップ１０１には集積
回路と電気的に接続されるアルミニウムよりなる電極パ
ッド１０２が形成されている。この電極パッド１０２
は、半導体チップ１０１に形成された集積回路を保護す
るための窒化膜等からなる図示しない保護膜に形成され
た開口部より露出している。また、半導体チップ１０１
上には図示しないポリイミド層が形成されており、この
ポリイミド層上には電極パッド１０２に接続されるＣｕ
よりなる再配線１０３が形成されている。さらに、電極
パッド１０２は再配線１０３により端子となるＣｕより
なるポスト１０４Ａが接続されており、これにより電極
パッド１０２は再配置される。ここで、ポスト１０４Ａ
の高さは約１００μｍ程度、ポスト１０４Ａの径は約２
５０μｍ、各ポスト１０４Ａの間隔は５００μｍ程度で
ある。
【００１１】図１（ａ）において、半導体チップ１０１
上には再配線１０３やポスト１０４Ａを封止する樹脂１
０５が半導体チップ１０１と同等の大きさで形成されて
いる。ここで樹脂１０５の厚みはポスト１０４Ａの高さ
と同じくらいであり、１００μｍ程度ある。また、この
樹脂１０５には、ポスト１０４Ａ周辺に幅が３０〜５０
μｍ程の溝１０６が形成されている。これにより、ポス
ト１０４Ａはその先端表面及び周壁面の一部が樹脂１０
５より露出した状態となっており、ポスト１０４Ａの周
壁面は、溝１０６の深さと同じ高さだけ露出している。
そして、金属電極である半田ボール１０７が樹脂１０５
より露出したポスト１０４Ａの先端表面及び周壁面の一
部に接合するように形成されている。
【００１２】上記において、ポスト１０４Ａが樹脂１０
５から露出する表面積は、溝１０６の深さを調節するこ
とにより可能であり、ポスト１０４Ａの露出した周壁面
に接合するように半田ボール１０７を形成できる範囲を
考慮すると、溝１０６の深さは２０μｍ〜５０μｍであ
ることが好ましい。
【００１３】また、本実施の形態において、図１（ｂ）
に示すように、ポスト１０４Ｂの径は例えば１５０μｍ
と細くすることにより、ポスト１０４Ｂの柔軟性が向上
して実装する基板との膨張率の差が緩和されると共に、
溝１０６の幅を大きく確保することができる。従って、
ポスト１０４Ｂの露出した周壁面に接合するように半田
ボール１０７を形成するのがより容易になることが期待
できる。
【００１４】以上のように、半田ボール１０７はポスト
１０４Ａ又は１０４Ｂの先端表面だけでなく、その周壁
面でも接合されているので、ポスト１０４Ａ又は１０４
Ｂと半田ボール１０７との接合力が増大する。しかも、
従来においては、半田ボールとポストの接合部に集中し
て加えられていた温度サイクル試験時に発生するストレ
スが、本発明の第１の実施の形態に係る半導体装置にお
いては、樹脂１０５の表面と半田ボール１０７との境界
部１３０や、ポスト１０４と半田ボール１０７との接合
部１３１や、ポスト１０４Ａや１０４Ｂ及び半田ボール
１０７及び樹脂１０５の境界部１３２に分散して加えら
れることになる。従って、半田ボール１０７にクラック
や剥がれが生じにくくなり、半導体装置における接続信
頼性が向上する。
【００１５】次に、本発明の第１の実施の形態における
半導体装置の製造方法について、図２を参照しながら説
明する。
【００１６】まず、図２（ａ）に示すように、複数の半
導体チップ１０１が形成された半導体ウエハ１０８上に
ポリイミド層を形成し、このポリイミド層上に電解メッ
キによりＣｕよりなる再配線１０３を半導体チップ１０
１の電極パッド１０２と接続するように形成する。次
に、再配線１０３を介して電極パッド１０２と接続され
るポスト１０４を電解メッキにより形成する。ここで、
ポスト１０４は高さ１００μｍ程度、直径２５０μｍ程
度である。なお、ポリイミド層、電極パッド１０２、再
配線１０３は図面から省略している。
【００１７】図２（ｂ）に示すように、半導体ウエハ１
０８全面上に再配線１０３及びポスト１０４を封止する
樹脂１０５を形成する。この樹脂１０５の厚さは２００
μｍ程度である。そして、樹脂１０５を硬化させた後、
図２（ｃ）に示すように、研磨刃１０９を用いて樹脂１
０５の表面を研磨し、ポスト１０４の先端表面を露出さ
せる。
【００１８】図２（ｄ）に示すように、ポスト１０４の
直径より３０〜５０μｍ程大きい径でレーザをポスト１
０４上に照射する。このレーザ照射によりポスト１０４
の周りの樹脂を除去して１０μｍ程の溝１０６を形成す
る。これによりポスト１０４の周壁面が露出する。この
時、ポスト１０４はＣｕよりなるのでレーザ光が反射し
てそのまま残る。ここで、樹脂１０５より露出したポス
ト１０４の高さは２０μｍ〜５０μｍである。また、溝
１０６は、ポスト数が１００個あれば、全て形成するの
に数秒で形成できる。ポスト１０４を樹脂１０５より露
出させる周壁面の面積は、レーザの照射時間や出力を変
えて樹脂を除去する量を変えることによって設定するこ
とが可能である。
【００１９】その後、半導体ウエハ上に端子電極を形成
するためのマスクを配置し、図２（ｅ）に示すように、
樹脂１０５より露出したポスト１０４の先端表面及び周
壁面に接合するように半田ボール１０７を形成する。
【００２０】最後に、図２（ｆ）に示すように、例えば
ダイヤモンドブレードよりなる刃１１０で半導体ウエハ
１０８を切断して各半導体チップ１０１毎に個片化す
る。
【００２１】上記において、半田ボール１０７を各半導
体チップ１０１毎に個片化した後に形成してもよい。ま
た、半田ボール１０７は導電性である金属電極であれば
よい。さらに、ポスト１０４上に形成された樹脂１０５
の厚さが数μｍ程度であれば、樹脂１０５を研磨刃１０
９により研磨する必要がなく、レーザ照射により樹脂１
０５を除去してポスト１０４の先端表面及び周壁面を露
出させればよい。また、個々のポスト１０４に対してレ
ーザを照射して溝１０６を形成してもよいが、ポスト１
０４に対応したマスクをレーザ光源の近くに配置して、
一括にポスト１０４にレーザ照射することにより溝１０
６を形成してもよい。この方法を用いると全ての溝１０
６をさらに速く形成することができる。
【００２２】本実施の形態において、図１（ｂ）に示す
ように、ポスト１０４を断面が略台形形状、つまり先端
にいくつれて細くなるような形状すると、レーザ照射に
よってポスト１０４周壁面の樹脂１０５を効率良く除去
することができる。
【００２３】次に、本発明の第２の実施の形態における
半導体装置について、図３（ａ）〜図３（ｄ）を参照し
ながら説明する。
【００２４】図３（ａ）において、第１の実施の形態と
同様に、半導体チップ２０１上にはポリイミド層が形成
されており、このポリイミド層上には半導体チップ２０
１の電極パッド２０２に接続される端子となる再配線２
０３が形成され、この再配線２０３により電極パッド２
０２とポスト２０４とが接続されて電極パッド２０２が
再配置されている。ここで、ポスト２０４の高さは約１
００μｍ程度、ポスト２０４の径は約２５０μｍ、各ポ
スト２０４の間隔は５００μｍ程度である。
【００２５】図３（ａ）において、半導体チップ２０１
上には再配線２０３やポスト２０４を封止する樹脂２０
５半導体チップ２０１と同等の大きさで形成されてお
り、樹脂２０５の厚みはポスト２０４の高さより高い。
ここで樹脂２０５の厚みは例えば２００μｍである。ま
た、この樹脂２０５には、ポスト２０４の周辺に幅３０
〜５０μｍ程の溝部２０６Ａが形成されており、その深
さは１２０μ〜１５０μｍである。これにより、ポスト
２０４は、その先端表面及び周壁面の一部が樹脂２０５
より露出した状態となっている。樹脂２０５より露出し
たポスト２０４の先端表面及び周壁面の一部に接合する
ように半田ボール２０７Ａが数μｍの厚さで設けられて
いる。ここで、ポスト２０４の露出した周壁面の高さは
２０μｍ〜５０μｍである。これは、ポスト２０４の露
出した周壁面の一部に接合するように半田ボール２０７
Ａを形成できる範囲を考慮している。
【００２６】図３（ａ）における半導体装置を基板に実
装する場合、図３（ｂ）に示すように、基板２２０側の
電極パッド２２１にあらかじめ半田２２２を供給してお
き、その半田２２２の上に半導体装置の半田ボール２０
７Ａを接合させる。基板側の半田が半導体装置の溝部２
０６Ａに入り、この溝部２０６Ａの深さから半田ボール
２０７Ａの高さを引いた分の高さだけ、半導体装置を実
装するための基板上の半田を高く形成することができる
ので、半導体装置を基板に実装する際等における半田の
歪みが小さくなり、半導体装置における接続信頼性が向
上する。
【００２７】また、第１の実施の形態の場合と同様に、
半田のポスト２０４との接合部は半田ボール２０７Ａに
よりポスト２０４の先端表面だけでなく、その周壁面で
も接合されているので、ポスト２０４と半田ボール２０
７Ａとの接合力が増し、温度サイクル試験時にポスト２
０４と半田ボール２０７Ａとの接合部にストレスが発生
したとしても、半田クラックや剥がれが生じにくくなる
ので、半導体装置における接続信頼性が向上する。
【００２８】また、本実施の形態において、図３（ｃ）
に示すように、溝部２０６Ｂを充填するように半田ボー
ル２０７Ｂを形成してもよい。半田ボール２０７Ｂの形
成方法の一例としては、マスクを用いないで溝部２０６
Ｂに半田を供給することにより形成することができる。
あるいは、図３（ｄ）に示すように、溝部２０６Ｃに半
田３１１を供給して、さらにその半田３１１の上に半田
ボール２０７Ｃを形成してもよい。ここで、半田３１１
と半田ボール２０７Ｃとは一体形成されているが、それ
ぞれ別々に形成してもよい。半田３１１と半田ボール２
０７Ｃの形成方法の一例としては、まず、レーザ照射に
より溝部２０６Ｃを形成後、この溝部２０６Ｃに対応し
た箇所が開口しているマスクを半導体チップ２０１上に
配置させて、溝部２０６Ｃにマスクの厚みを加えた分だ
け半田を供給する。次に、マスクを取り除き、マスクの
厚み分だけ樹脂表面から出ている半田により半田ボール
２０７Ｃを形成する。
【００２９】特に図３（ｄ）に示す半導体装置について
は、半田の高さが半田３１１と半田ボール２０７Ｃと加
えたものとなり半田の歪みがより小さくなるので、さら
に半導体装置における接続信頼性が向上する。
【００３０】また、本実施の形態において、第１の実施
の形態と同様に、図３（ａ）〜図３（ｄ）に示す半導体
装置のポスト２０４は、断面が略台形であり先端にいく
につれて細くなるような形状であってもよい。
【００３１】さらに、本実施の形態において、ポスト２
０４の径は例えば１５０μｍと細くすることにより、ポ
スト２０４の柔軟性が向上して実装する基板との膨張率
の差が緩和されるともに、溝２０６Ａ、２０６Ｂ、２０
６Ｃの幅を大きくとれるので、ポスト２０４の露出した
周壁面に接合するように半田ボール２０７Ａ〜２０７
Ｃ、半田２０７Ｃを形成するのがより容易になることが
期待できる。
【００３２】次に、本発明の第２の実施の形態における
半導体装置の製造方法について、図４を参照しながら説
明する。
【００３３】まず、図４（ａ）に示すように、複数の半
導体チップ２０１が形成された半導体ウエハ２０８上に
ポリイミド層を形成し、このポリイミド層上に電解メッ
キによりＣｕよりなる再配線２０３を半導体チップ２０
１の電極パッド２０２と接続するように形成する。次
に、再配線２０３を介して電極パッド２０２と接続され
るポスト２０４を電解メッキにより形成する。ここで、
ポスト２０４は高さ１００μｍ程度、直径２５０μｍ程
度である。なお、ポリイミド層、電極パッド２０２、再
配線２０３は図面から省略している。
【００３４】次に、図４（ｂ）に示すように、半導体ウ
エハ２０８全面上に再配線２０３及びポスト２０４を封
止する樹脂２０５を形成する。この樹脂２０５の厚さは
２００μｍ程度である。樹脂５の硬化後に、第１の実施
の形態と同様に、図４（ｃ）に示すように、ポスト２０
４の直径より３０〜５０μｍ程大きい径で、ポスト２０
４上にレーザを照射する。このレーザ照射によりポスト
２０４上およびその周辺の樹脂を除去して深さ１２０μ
ｍ〜１５０μｍの溝部２０６を形成する。このことによ
って、ポスト２０４の先端表面及びその周壁面の一部が
露出する。この時、ポスト２０４はＣｕよりなるのでレ
ーザ光が反射してそのまま残る。ここで、樹脂２０５よ
り露出したポスト２０４の高さは２０μｍ〜５０μｍで
ある。また、溝部２０６は、ポスト数が１００個あれ
ば、全て形成するのに数秒で形成できる。ポスト２０４
を樹脂２０５より露出させる周壁面の面積は、レーザの
照射時間や出力を変えて樹脂を除去する量を変えること
によって設定することが可能である。
【００３５】そして、図４（ｄ）に示すように、樹脂２
０５より露出したポスト２０４の先端表面および周壁面
に接合するように厚さ数μｍの半田ボール２０７を形成
する。ここで、半田ボール２０７の形成方法の一例とし
ては、マスクを用いないで溝部２０６に半田を供給する
ことにより形成することができる。
【００３６】最後に、図４（ｅ）に示すように、例えば
ダイヤモンドブレードよりなる刃２１０で半導体ウエハ
２０８を切断して各半導体チップ２０１毎に個片化す
る。
【００３７】上記において、半田ボール２０７は、各半
導体チップ２０１毎に個片化した後に形成してもよい。
【００３８】以上のようにして、ポスト２０４と半田ボ
ール２０７との接続信頼性が高い半導体装置を製造する
ことができる。
【００３９】次に、本発明の第３の実施の形態における
半導体装置について、図５を参照しながら説明する。
【００４０】図５は、本発明の第３の実施の形態におけ
る半導体装置の断面図である。図３において、集積回路
が形成された半導体チップ３０１には集積回路と電気的
に接続されるアルミニウムよりなる電極パッド３０２が
形成されている。この電極パッド３０２は、半導体チッ
プ３０１に形成された集積回路を保護するための窒化膜
等からなる図示しない保護膜に形成された開口部より露
出している。また、半導体チップ３０１上には図示しな
いポリイミド層が形成されており、このポリイミド層上
には電極パッド３０２に接続されるＣｕよりなる再配線
３０３が形成されている。さらに、電極パッド３０２は
再配線３０３により端子となるＣｕよりなるポスト３０
４が接続されており、これにより電極パッド３０２は再
配置される。ここで、ポスト３０４の高さは約１００μ
ｍ程度、ポスト３０４の径は約２５０μｍ、各ポスト３
０４の間隔は５００μｍ程度である。
【００４１】図５において、半導体チップ３０１上には
再配線３０３やポスト３０４を封止する樹脂３０５が半
導体チップ３０１と同等の大きさで形成されている。こ
こで樹脂３０５の厚みはポスト３０４の高さと同じくら
いであり、１００μｍ程度ある。また、この樹脂３０５
には、ポスト３０４周辺に幅が３０〜５０μｍ程の溝３
０６が形成されている。これにより、ポスト３０４はそ
の先端表面及び周壁面の一部が樹脂３０５より露出した
状態となっており、ポスト３０４の周壁面は、溝３０６
の深さと同じ高さだけ露出している。そして、金属電極
である半田ボール３０７が樹脂３０５より露出したポス
ト３０４の先端表面に接合するように形成されている。
また、溝３０６の深さは２０μｍ〜５０μｍであること
が好ましい。このように、ポストの高さが約１００μｍ
の場合、ポスト３０４の先端表面から２０μｍ〜５０μ
ｍだけ下がったポスト３０４の部分においてそのポスト
３０４を樹脂３０５で支えるようにすれば、この部分に
半導体装置を基板に実装した後に行われる温度サイクル
試験時に発生するストレスが集中して加えられることに
なる。その結果、半田ボール３０７とポスト３０４の接
合部に加えられるストレスは最も効率的に軽減される。
言い換えれば、ポスト３０４の先端表面から２０μｍ〜
５０μｍだけ下がったポスト３０４の部分が、半田ボー
ル３０７とポスト３０４の接合部に加えられるストレス
を最も効率的に軽減させることができる部分なのであ
る。そして、ポスト３０４自身の前述したような部分に
そのストレスが集中して加えられたとしても、ポスト３
０４は銅（Cu）等の金属でできているので、ポスト３０
４自身のクラック等による破損の可能性は極めて低い。
【００４２】以上のように、本実施の形態においては、
半田ボール３０７はポスト３０４の先端表面のみに接合
するように形成されており、半導体装置を基板に実装し
た後に行われる温度サイクル試験時に発生するストレス
の大部分はポスト３０４と樹脂３０５との境界部３３２
に集中して加えられることになるが、ポスト３０４はCu
等の金属でできているので、本発明における第１の実施
の形態の場合よりも半田ボール３０７とポスト３０４の
接合部３３１に加えられるストレスをさらに軽減するこ
とができる。従って、半田ボール３０７にクラックや剥
がれが生じにくくなり、半導体装置における接続信頼性
が向上する。
【００４３】次に、本発明の第３の実施の形態における
半導体装置の製造方法について、図６を参照しながら説
明する。
【００４４】まず、図６（ａ）に示すように、複数の半
導体チップ３０１が形成された半導体ウエハ３０８上に
ポリイミド層を形成し、このポリイミド層上に電解メッ
キによりＣｕよりなる再配線３０３を半導体チップ３０
１の電極パッド３０２と接続するように形成する。次
に、再配線３０３を介して電極パッド３０２と接続され
るポスト３０４を電解メッキにより形成する。ここで、
ポスト３０４は高さ１００μｍ程度、直径２５０μｍ程
度である。なお、ポリイミド層、電極パッド３０２、再
配線３０３は図面から省略している。
【００４５】図６（ｂ）に示すように、半導体ウエハ３
０８全面上に再配線３０３及びポスト３０４を封止する
樹脂３０５を形成する。この樹脂３０５の厚さは２００
μｍ程度である。そして、樹脂３０５を硬化させた後、
図６（ｃ）に示すように、研磨刃３０９を用いて樹脂３
０５の表面を研磨し、ポスト３０４の先端表面を露出さ
せる。
【００４６】図６（ｄ）に示すように、ポスト３０４の
直径より３０〜５０μｍ程大きい径でレーザをポスト３
０４上に照射する。このレーザ照射によりポスト３０４
の周りの樹脂を除去して１０μｍ程の溝３０６を形成す
る。これによりポスト３０４の周壁面が露出する。この
時、ポスト３０４はＣｕよりなるのでレーザ光が反射し
てそのまま残る。ここで、樹脂３０５より露出したポス
ト３０４の高さは２０μｍ〜５０μｍである。また、溝
３０６は、ポスト数が１００個あれば、全て形成するの
に数秒で形成できる。ポスト３０４を樹脂３０５より露
出させる周壁面の面積は、レーザの照射時間や出力を変
えて樹脂を除去する量を変えることによって設定するこ
とが可能である。
【００４７】その後、半導体ウエハ上に端子電極を形成
するためのマスクを配置し、図６（ｅ）に示すように、
樹脂３０５より露出したポスト３０４の先端表面に接合
するように半田ボール３０７を形成する。
【００４８】最後に、図６（ｆ）に示すように、例えば
ダイヤモンドブレードよりなる刃３１０で半導体ウエハ
３０８を切断して各半導体チップ３０１毎に個片化す
る。
【００４９】上記において、半田ボール３０７を各半導
体チップ３０１毎に個片化した後に形成してもよい。ま
た、半田ボール３０７は導電性である金属電極であれば
よい。さらに、ポスト３０４上に形成された樹脂３０５
の厚さが数μｍ程度であれば、樹脂３０５を研磨刃３０
９により研磨する必要がなく、レーザ照射により樹脂３
０５を除去してポスト３０４の先端表面及び周壁面を露
出させればよい。また、個々のポスト３０４に対してレ
ーザを照射して溝３０６を形成してもよいが、ポスト３
０４に対応したマスクをレーザ光源の近くに配置して、
一括にポスト３０４にレーザ照射することにより溝３０
６を形成してもよい。この方法を用いると全ての溝３０
６をさらに速く形成することができる。
【００５０】次に、本発明の第４の実施の形態における
半導体装置について、図７（ａ）及び（ｂ）を参照しな
がら説明する。
【００５１】図７（ａ）において、半導体チップ４０１
上にはポリイミド層が形成されており、このポリイミド
層上には半導体チップ４０１の電極パッド４０２に接続
される端子となる再配線４０３が形成され、この再配線
４０３により電極パッド４０２とポスト４０４とが接続
されて電極パッド４０２が再配置されている。ここで、
ポスト４０４の高さは約１００μｍ程度、ポスト４０４
の径は約２５０μｍ、各ポスト４０４の間隔は５００μ
ｍ程度である。
【００５２】図７（ａ）において、半導体チップ４０１
上には再配線４０３やポスト４０４を封止する樹脂４０
５半導体チップ４０１と同等の大きさで形成されてお
り、樹脂４０５の厚みはポスト４０４の高さより高い。
ここで樹脂４０５の厚みは例えば２００μｍである。ま
た、この樹脂４０５には、ポスト４０４の周辺に幅３０
〜５０μｍ程の溝部４０６が形成されており、その深さ
は１２０μ〜１５０μｍである。これにより、ポスト４
０４は、その先端表面及び周壁面の一部が樹脂４０５よ
り露出した状態となっている。そして、樹脂４０５より
露出したポスト４０４の先端表面に接合するように半田
ボール４０７が数μｍの厚さで設けられている。ここ
で、ポスト４０４の露出した周壁面の高さは２０μｍ〜
５０μｍとなっている。このように、ポストの高さが約
１００μｍの場合、ポスト４０４の先端表面から２０μ
ｍ〜５０μｍだけ下がったポスト４０４の部分において
そのポスト４０４を樹脂４０５で支えるようにすれば、
この部分に半導体装置を基板に実装した後に行われる温
度サイクル試験時に発生するストレスが集中して加えら
れることになる。その結果、半田ボール４０７とポスト
４０４の接合部に加えられるストレスは最も効率的に軽
減される。言い換えれば、ポスト４０４の先端表面から
２０μｍ〜５０μｍだけ下がったポスト４０４の部分
が、半田ボール４０７とポスト４０４の接合部に加えら
れるストレスを最も効率的に軽減させることができる部
分なのである。そして、ポスト４０４自身の前述したよ
うな部分にそのストレスが集中して加えられたとして
も、ポスト４０４は銅（Cu）等の金属でできているの
で、ポスト４０４自身のクラック等による破損の可能性
は極めて低い。
【００５３】以上のように、本実施の形態においては、
半田ボール４０７はポスト４０４の先端表面のみに接合
するように形成されており、半導体装置を基板に実装し
た後に行われる温度サイクル試験時に発生するストレス
の大部分はポスト４０４と樹脂４０５との境界部４３２
に集中して加えられることになるが、ポスト４０４はCu
等の金属でできているので、本発明における第１の実施
の形態の場合よりも半田ボール４０７とポスト４０４の
接合部４３１に加えられるストレスをさらに軽減するこ
とができる。従って、半田ボール４０７にクラックや剥
がれが生じにくくなり、半導体装置における接続信頼性
が向上する。
【００５４】また、図７（ａ）における半導体装置を基
板に実装する場合、図７（ｂ）に示すように、基板４２
０側の電極パッド４２１にあらかじめ半田４２２を供給
しておき、その半田４２２の上に半導体装置の半田ボー
ル４０７Ａを接合させる。基板側の半田が半導体装置の
溝部４０６に入り、この溝部４０６の深さから半田ボー
ル４０７の高さを引いた分の高さだけ、半導体装置を実
装するための基板上の半田を高く形成することができる
ので、半導体装置を基板に実装する際等における半田の
歪みが小さくなり、半導体装置における接続信頼性が向
上する。
【００５５】次に、本発明の第４の実施の形態における
半導体装置の製造方法について、図８を参照しながら説
明する。
【００５６】まず、図８（ａ）に示すように、複数の半
導体チップ４０１が形成された半導体ウエハ４０８上に
ポリイミド層を形成し、このポリイミド層上に電解メッ
キによりＣｕよりなる再配線４０３を半導体チップ４０
１の電極パッド４０２と接続するように形成する。次
に、再配線４０３を介して電極パッド４０２と接続され
るポスト４０４を電解メッキにより形成する。ここで、
ポスト４０４は高さ１００μｍ程度、直径２５０μｍ程
度である。なお、ポリイミド層、電極パッド４０２、再
配線４０３は図面から省略している。
【００５７】次に、図８（ｂ）に示すように、半導体ウ
エハ４０８全面上に再配線４０３及びポスト４０４を封
止する樹脂４０５を形成する。この樹脂４０５の厚さは
２００μｍ程度である。樹脂５の硬化後に、第１の実施
の形態と同様に、図８（ｃ）に示すように、ポスト４０
４の直径より３０〜５０μｍ程大きい径で、ポスト４０
４上にレーザを照射する。このレーザ照射によりポスト
４０４上およびその周辺の樹脂を除去して深さ１２０μ
ｍ〜１５０μｍの溝部４０６を形成する。このことによ
って、ポスト４０４の先端表面及びその周壁面の一部が
露出する。この時、ポスト４０４はＣｕよりなるのでレ
ーザ光が反射してそのまま残る。ここで、樹脂４０５よ
り露出したポスト４０４の高さは２０μｍ〜５０μｍで
ある。また、溝部４０６は、ポスト数が１００個あれ
ば、全て形成するのに数秒で形成できる。ポスト４０４
を樹脂４０５より露出させる周壁面の面積は、レーザの
照射時間や出力を変えて樹脂を除去する量を変えること
によって設定することが可能である。
【００５８】そして、図８（ｄ）に示すように、樹脂４
０５より露出したポスト４０４の先端表面に接合するよ
うに厚さ数μｍの半田ボール４０７を形成する。ここ
で、半田ボール４０７の形成方法の一例としては、マス
クを用いないで溝部４０６に半田を供給することにより
形成することができる。
【００５９】最後に、図８（ｅ）に示すように、例えば
ダイヤモンドブレードよりなる刃４１０で半導体ウエハ
４０８を切断して各半導体チップ４０１毎に個片化す
る。
【００６０】上記において、半田ボール４０７は、各半
導体チップ４０１毎に個片化した後に形成してもよい。
【００６１】以上のようにして、ポスト４０４と半田ボ
ール４０７との接続信頼性が高い半導体装置を製造する
ことができる。
【００６２】次に、本発明の第５の実施の形態における
半導体装置ついて、図９を参照しながら説明する。
【００６３】図９（ａ）は第５の実施の形態における半
導体装置の周縁領域又はコーナー領域における端子電極
の断面図であり、図９（ｂ）は第５の実施の形態におけ
る半導体装置の全体の平面図である。
【００６４】本実施の形態においては、後述するような
ポスト５０４の先端表面及び周壁面の一部に接続した半
田ボール５０７は、図９（ｂ）の平面図に示されている
ように、半導体装置の周縁領域５１２に形成された端子
電極に適用されたり、各コーナー領域５１３に形成され
た端子電極に適用される。一方、半導体装置の中央領域
５１５に形成された端子電極は、後述するような溝部７
０６を形成しないで、ポスト５０４に半田ボール５０７
を接続させることにより形成される。
【００６５】図９（ａ）の断面図において、集積回路が
形成された半導体チップ５０１上には、集積回路と電気
的に接続されるアルミニウムよりなる電極パッド５０２
が形成されている。この電極パッド５０２は、半導体チ
ップ５０１に形成された集積回路を保護するための窒化
膜等からなる図示しない保護膜に形成された開口部より
露出している。また、半導体チップ５０１上には図示し
ないポリイミド層が形成されており、このポリイミド層
上には電極パッド５０２に接続されるＣｕよりなる再配
線５０３が形成されている。さらに、電極パッド５０２
は再配線５０３により端子となるＣｕよりなるポスト５
０４が接続されており、これにより電極パッド５０２は
再配置される。ここで、ポスト５０４の高さは約１００
μｍ程度、ポスト５０４の径は約２５０μｍ、各ポスト
５０４の間隔は５００μｍ程度である。半導体チップ５
０１上には再配線５０３やポスト５０４Ａを封止する樹
脂５０５が半導体チップ５０１と同等の大きさで形成さ
れている。ここで樹脂５０５の厚みはポスト５０４の高
さと同じくらいであり、１００μｍ程度ある。また、こ
の樹脂５０５には、ポスト５０４周辺に幅が３０〜５０
μｍ程の溝部５０６が形成されている。これにより、ポ
スト５０４はその先端表面及び周壁面の一部が樹脂５０
５より露出した状態となっており、ポスト５０４の周壁
面は、溝５０６の深さと同じ高さだけ露出している。そ
して、金属電極である半田ボール５０７が樹脂５０５よ
り露出したポスト５０４の先端表面及び周壁面の一部に
接合するように形成されている。上記において、ポスト
５０４が樹脂５０５から露出する表面積は、溝部５０６
の深さを調節することにより可能であり、ポスト５０４
の露出した周壁面に接合するように半田ボール５０７を
形成できる範囲を考慮すると、溝５０６の深さは２０μ
ｍ〜５０μｍであることが好ましい。
【００６６】半導体装置の温度サイクル試験時には、半
導体装置の中央領域５１５よりも周縁領域５１２あるい
は各コーナー領域５１３において、より大きな熱的スト
レスが加えられる。従って、本実施の形態のように、よ
り大きな熱的ストレスが加わる半導体装置の周縁領域５
１２あるいは各コーナー領域５１３に形成された端子電
極を、ポスト５０４の先端表面及び周壁面の一部に半田
ボール５０７を接続させた構造にしておけば、半田ボー
ル５０７にクラックや剥がれが生じにくくなり、半導体
装置における接続信頼性が向上する。しかも、上述した
ような端子電極構造の加工は、半導体装置の周縁領域５
１２あるいは各コーナー領域５１３においてのみ行われ
るので、半導体装置の生産効率低下を抑制しながら、半
導体装置の接続信頼性を向上させることができる。
【００６７】また、本実施の形態では、前述の第３の実
施の形態の場合と同様に、より大きな熱的ストレスが加
えられる半導体装置の周縁領域５１２あるいは各コーナ
ー領域５１３において、金属電極である半田ボール５０
７を露出したポスト５０４の先端表面に接合させるよう
に形成することも可能である。このようにすれば、第３
の実施の形態の場合と同様により効果的に半田ボールの
クラックを抑制することができ、半導体装置における接
続信頼性をさらに向上させることができる。
【００６８】次に、本発明の第５の実施の形態における
半導体装置の製造方法について、図１０を参照しながら
説明する。
【００６９】まず、図１０（ａ）に示すように、複数の
半導体チップ５０１が形成された半導体ウエハ５０８上
にポリイミド層を形成し、このポリイミド層上に電解メ
ッキによりＣｕよりなる再配線５０３を半導体チップ５
０１の電極パッド５０２と接続するように形成する。次
に、再配線５０３を介して電極パッド５０２と接続され
るポスト５０４を電解メッキにより形成する。ここで、
ポスト５０４は高さ１００μｍ程度、直径２５０μｍ程
度である。なお、ポリイミド層、電極パッド５０２、再
配線５０３は図面から省略している。
【００７０】図１０（ｂ）に示すように、半導体ウエハ
５０８全面上に再配線５０３及びポスト５０４を封止す
る樹脂５０５を形成する。この樹脂５０５の厚さは２０
０μｍ程度である。そして、樹脂５０５を硬化させた
後、図１０（ｃ）に示すように、研磨刃５０９を用いて
樹脂５０５の表面を研磨し、ポスト５０４の先端表面を
露出させる。
【００７１】図１０（ｄ）に示すように、ポスト５０４
の直径より３０〜５０μｍ程大きいスポット径で、各半
導体チップ５０１の周縁領域５１２あるいは各コーナー
領域５１３に存在するポスト５０４上のみにレーザを照
射する。このレーザ照射によって、各半導体チップ５０
１の周縁領域５１２あるいは各コーナー領域５１３に存
在するポスト５０４の周囲の樹脂を除去して深さが２０
μｍ〜５０μｍの溝部５０６を形成する。その結果、各
半導体チップ５０１の周縁領域５１２あるいは各コーナ
ー領域５１３に存在するポスト５０４の周壁面の一部が
露出する。この時、ポスト５０４はＣｕより構成されて
いるのでレーザ光が反射してそのまま残る。また、ポス
ト５０４を樹脂５０５より露出させる周壁面の面積は、
レーザの照射時間や出力を変えて樹脂を除去する量を変
えることによって設定することが可能である。
【００７２】その後、半導体ウエハ上に端子電極を形成
するためのマスクを配置し、図１０（ｅ）に示すよう
に、樹脂５０５より露出したポスト５０４の先端表面及
び周壁面の一部に接合するように半田ボール５０７を形
成する。
【００７３】最後に、図１０（ｆ）に示すように、例え
ばダイヤモンドブレードよりなる刃５１０で半導体ウエ
ハ５０８を切断して各半導体チップ５０１毎に個片化す
る。
【００７４】また、上述した第６の実施の形態におい
て、各半導体チップ５０１毎に個片化した後に、ポスト
５０４の先端表面及び周壁面の一部に半田ボール５０７
を接続させた構造を有する端子電極を、半導体装置の周
縁領域５１２あるいは各コーナー領域５１３に形成する
ようにしてもよい。半田ボール５０７は導電性である金
属電極であればよい。
【００７５】さらに、ポスト５０４上に形成された樹脂
５０５の厚さが数μｍ程度であれば、樹脂５０５を研磨
刃５０９により研磨する必要がなく、レーザ照射により
樹脂５０５を除去してポスト５０４の先端表面及び周壁
面の一部を露出させればよい。また、個々のポスト５０
４に対してレーザを照射して溝部５０６を形成してもよ
いが、溝部５０６の形成に関係するポスト５０４に対応
したマスクをレーザ光源の近くに配置して、一括にポス
ト５０４にレーザ照射することにより溝部５０６を形成
してもよい。
【００７６】以上のように、第６の実施の形態によれ
ば、半導体装置の温度サイクル試験時の熱的ストレスが
より大きく加えられる領域、つまり、半導体装置５０１
の周縁領域５１２あるいは各コーナー領域５１３に形成
された端子電極のみを、ポスト５０４の先端表面及び周
壁面の一部に半田ボール５０７が接合される構造とする
ように半導体装置を製造するので、端子電極の接続信頼
性が高い半導体装置を、生産効率の低下を抑制しながら
製造することができる。
【００７７】次に、本発明の第６の実施の形態における
半導体装置について、図１１を参照しながら説明する。
【００７８】図１１（ａ）は第６の実施の形態における
半導体装置の断面図、図１１（ｂ）は第６の実施の形態
における半導体装置の平面図である。
【００７９】本実施の形態においては、半導体装置の周
縁領域６１２あるいは各コーナー領域６１３にあるポス
ト６０４には熱可塑性樹脂によるバンプが形成され、そ
の他の領域、つまり半導体装置の中央領域６１５にある
ポスト６０４には半田ボールによる端子電極が形成され
る。
【００８０】図１１（ａ）の断面図において、集積回路
が形成された半導体チップ６０１上には、集積回路と電
気的に接続されるアルミニウムよりなる電極パッド６０
２が形成されている。この電極パッド６０２は、半導体
チップ６０１に形成された集積回路を保護するための窒
化膜等からなる図示しない保護膜に形成された開口部よ
り露出している。また、半導体チップ６０１上には図示
しないポリイミド層が形成されており、このポリイミド
層上には電極パッド６０２に接続されるＣｕよりなる再
配線６０３が形成されている。さらに、電極パッド６０
２は再配線６０３により端子となるＣｕよりなるポスト
６０４が接続されており、これにより電極パッド６０２
は再配置される。ここで、ポスト６０４の高さは約１０
０μｍ程度、ポスト６０４の径は約２５０μｍ、各ポス
ト６０４の間隔は５００μｍ程度である。半導体チップ
６０１上には再配線６０３やポスト６０４を封止する樹
脂６０５が半導体チップ６０１と同等の大きさで形成さ
れている。ここで樹脂６０５の厚みはポスト６０４の高
さと同じくらいであり、１００μｍ程度ある。ポスト６
０４周辺の樹脂６０５には、幅が３０〜５０μｍ程の溝
部６０６が形成されている。つまり、ポスト６０４はそ
の先端表面及び周壁面の一部が樹脂６０５から露出した
状態となっている。また、ポスト６０４の周壁面は、溝
部６０６の深さと同じ高さだけ露出している。
【００８１】そして、本実施の形態においては、半導体
装置の周縁領域６１２あるいは各コーナー領域６１３に
形成されたポスト６０４には熱可塑性樹脂によるバンプ
６１４が接続され、それ以外の領域、つまり半導体装置
の中央領域６１５に形成されたポスト６０４には半田ボ
ール６０７による端子電極が接続される。熱可塑性樹脂
によるバンプ６１４及び半田ボール６０７による端子電
極は、樹脂６０５から露出したポスト６０４の先端表面
及び周壁面の一部に接合するように形成されている。こ
こで、上記において、ポスト６０４が樹脂６０５から露
出する表面積は、溝部６０６の深さを調節することによ
り可能であり、ポスト６０４の露出した周壁面に接合す
るように熱可塑性樹脂によるバンプ６１４あるいは半田
ボールによる端子電極を形成できる範囲を考慮すると、
溝部６０６の深さは２０μｍ〜５０μｍであることが好
ましい。
【００８２】ところで、半導体装置に関して温度サイク
ル試験を行うと、半導体装置の中央領域６１５よりも周
縁領域６１２あるいは各コーナー領域６１３において、
より大きな熱的ストレスが加えられる。半導体装置を基
板に実装する場合、実装時の温度で熱可塑性樹脂の粘度
が低下して半導体装置と基板とが接着し、温度が常温に
戻ると半導体装置は基板に固着される。このような場
合、本実施の形態のような熱可塑性樹脂で形成したバン
プを半導体装置の周縁領域６１２あるいは各コーナー領
域６１３に形成しておけば、大きな熱的ストレスが半導
体装置の周縁領域６１２あるいは各コーナー領域６１３
に加えられても、その領域に形成されたバンプは熱可塑
性樹脂で形成され、しかも、それらのバンプは先端表面
及び周壁面の一部が露出したポスト６０４に接合してい
るので、半導体装置と基板との接続信頼性が著しく向上
する。しかも、上述したような熱可塑性樹脂によるバン
プの加工は、半導体装置の周縁領域６１２あるいは各コ
ーナー領域６１３においてのみ行われるので、半導体装
置の生産効率低下を抑制しながら、半導体装置の接続信
頼性を向上させることができる。
【００８３】また、本実施の形態では、前述の第３の実
施の形態の場合と同様に、より大きな熱的ストレスが加
えられる半導体装置の周縁領域６１２あるいは各コーナ
ー領域６１３において、熱可塑性樹脂によるバンプ６１
４を露出したポスト６０４の先端表面に接合させるよう
に形成することも可能である。このようにすれば、第３
の実施の形態の場合と同様に、半導体装置における接続
信頼性をさらに向上させることができる。
【００８４】次に、本発明の第６の実施の形態における
半導体装置の製造方法ついて、図１２を参照しながら説
明する。
【００８５】まず、図１２（ａ）に示すように、複数の
半導体チップ６０１が形成された半導体ウエハ６０８上
にポリイミド層を形成し、このポリイミド層上に電解メ
ッキによりＣｕよりなる再配線６０３を半導体チップ６
０１の電極パッド６０２と接続するように形成する。次
に、再配線６０３を介して電極パッド６０２と接続され
るポスト６０４を電解メッキにより形成する。ここで、
ポスト６０４は高さ１００μｍ程度、直径２５０μｍ程
度である。なお、ポリイミド層、電極パッド６０２、再
配線６０３は図面から省略している。
【００８６】図１２（ｂ）に示すように、半導体ウエハ
６０８全面上に再配線６０３及びポスト６０４を封止す
る樹脂６０５を形成する。この樹脂６０５の厚さは２０
０μｍ程度である。そして、樹脂６０５を硬化させた
後、図１２（ｃ）に示すように、研磨刃６０９を用いて
樹脂６０５の表面を研磨し、ポスト６０４の先端表面を
露出させる。
【００８７】図１２（ｄ）に示すように、ポスト６０４
の直径より３０〜５０μｍ程大きいスポット径でポスト
６０４上にレーザを照射する。このレーザ照射によっ
て、ポスト６０４の周囲の樹脂を除去して深さが２０μ
ｍ〜５０μｍの溝部６０６を形成する。その結果、ポス
ト６０４の周壁面の一部が露出する。この時、ポスト６
０４はＣｕより構成されているのでレーザ光が反射して
ポスト６０４はそのまま残る。また、ポスト６０４を樹
脂６０５より露出させる周壁面の面積は、レーザの照射
時間や出力を変えて樹脂を除去する量を変えることによ
って設定することが可能である。
【００８８】その後、各半導体チップ６０１の中央領域
に存在するポスト６０４上に端子電極を形成するための
マスクを配置し、図１２（ｅ）に示すように、樹脂６０
５より露出したポスト６０４の先端表面及び周壁面の一
部に接合するように半田ボール６０７を形成する。半田
ボール６０７を形成した後、各半導体チップ６０１の周
縁領域６１２あるいは各コーナー領域６１３に存在する
ポスト６０４上に熱可塑性樹脂から成るバンプ６１４を
形成するためのマスクを配置し、図１２（ｆ）に示すよ
うに、樹脂６０５より露出したポスト６０４の先端表面
及び周壁面の一部に接合するように熱可塑性樹脂から成
るバンプ６１４を形成する。
【００８９】最後に、図１２（ｇ）に示すように、例え
ばダイヤモンドブレードよりなる刃６１０で半導体ウエ
ハ６０８を切断して各半導体チップ６０１毎に個片化す
る。
【００９０】また、上述した第８の実施の形態におい
て、各半導体チップ６０１毎に個片化した後に、ポスト
６０４の先端表面及び周壁面の一部に熱可塑性樹脂から
成るバンプを、半導体装置の周縁領域６１２あるいは各
コーナー領域６１３に形成するようにしてもよい。さら
に、ポスト６０４上に形成された樹脂６０５の厚さが数
μｍ程度であれば、樹脂６０５を研磨刃６０９により研
磨する必要がなく、レーザ照射により樹脂６０５を除去
してポスト６０４の先端表面及び周壁面の一部を露出さ
せればよい。
【００９１】以上のように、第８の実施の形態によれ
ば、半導体装置の温度サイクル試験時の熱的ストレスが
より大きく加えられる領域、つまり、半導体装置６０１
の周縁領域６１２あるいは各コーナー領域６１３のみに
おいて、熱可塑性樹脂から成るバンプ６１４を形成する
ようにしたので、実装基板との接続信頼性が高い半導体
装置を、生産効率の低下を抑制しながら製造することが
可能となる。
【００９２】
【発明の効果】本発明における半導体装置によれば、半
導体チップの電極パッドと電気的に接続される端子を所
定の高さだけ樹脂より露出させたので、端子と、その端
子と実装基板とを接続する導電体との接合力が増し、半
導体装置の接合信頼性が向上する。
【００９３】本発明における半導体装置の製造方法によ
れば、半導体チップの電極パッドと電気的に接続される
端子を所定の高さだけ露出させるように、半導体ウエハ
上の樹脂を除去するので、接続信頼性の高い半導体装置
の生産性を向上させることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における半導体装置
の断面図である。
【図２】本発明の第１の実施の形態における半導体装置
の製造方法を示す図である。
【図３】本発明の第２の実施の形態における半導体装置
の断面図である。
【図４】本発明の第２の実施の形態における半導体装置
の製造方法を示す図である。
【図５】本発明の第３の実施の形態における半導体装置
の断面図である。
【図６】本発明の第３の実施の形態における半導体装置
の製造方法を示す図である。
【図７】本発明の第４の実施の形態における半導体装置
の断面図である。
【図８】本発明の第４の実施の形態における半導体装置
の製造方法を示す図である。
【図９】本発明の第５の実施の形態における半導体装置
の断面図及び平面図である。
【図１０】本発明の第５の実施の形態における半導体装
置の製造方法を示す図である。
【図１１】本発明の第６の実施の形態における半導体装
置の断面図及び平面図である。
【図１２】本発明の第６の実施の形態における半導体装
置の製造方法を示す図である。
【符号の説明】
101，201，301，401，501，601：半導体チップ 102，202，302，402，502，602：電極パッド 103，203，303，403，503，603：再配線 104A，104B，304，404，504，604：ポスト 105，205，305，405，505，605：樹脂 106，206，306A，306B，306C，406，506，606：溝部 107，207，307A，307B，307C，407，507，607：半田ボ
ール 208，408，608：半導体ウエハ 209，609：研磨刃 210，410，610，：刃（ダイヤモンドブレード） 311：半田 512，612：周縁領域 513，613：コーナー領域 614：熱可塑性樹脂によるバンプ 515，615：中央領域 220，420：基板 221，421：電極パッド 222，422：半田
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−302604（ＪＰ，Ａ) 特開 平８−111473（ＪＰ，Ａ) 特開 平10−79362（ＪＰ，Ａ) 実開 平２−131348（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 H01L 23/28 H01L 21/56

Claims (21)

    (57)【特許請求の範囲】
  1. 【請求項１】 主面に複数の電極パッドを有する半導体
    チップと、 前記半導体チップの前記主面上に形成され、前記電極パ
    ッドと電気的に接続される端子と、 前記半導体チップの前記主表面及び前記端子の下端側の
    周囲を封止するものであって、前記端子の先端周辺には
    該先端側の周壁部を露出する溝部が設けられるように配
    置された樹脂と、 前記先端側の周壁部が露出した前記端子に接続されるよ
    うに形成された導電体とを有することを特徴とする半導
    体装置。
  2. 【請求項２】 請求項１記載の半導体装置において、前
    記導電体は、前記端子の前記先端側の上面に接続される
    ように形成されていることを特徴とする半導体装置。
  3. 【請求項３】 請求項１記載の半導体装置において、前
    記端子の形状は、前記半導体チップから離れるにつれて
    細くなっており、前記溝部内には前記導電体が充填され
    ていることを特徴とする半導体装置。
  4. 【請求項４】 請求項１記載の半導体装置において、前
    記所定の高さとは２０μｍ〜５０μｍであることを特徴
    とする半導体装置。
  5. 【請求項５】 請求項１記載の半導体装置において、前
    記半導体チップの周縁部又はコーナー部に形成された前
    記端子のみが、前記所定の高さだけ露出するように前記
    樹脂によって封止されていることを特徴とする半導体装
    置。
  6. 【請求項６】 請求項５記載の半導体装置において、前
    記半導体チップの前記周縁部又は前記コーナー部に形成
    された前記端子には樹脂体が接続されていることを特徴
    とする半導体装置。
  7. 【請求項７】 請求項６記載の半導体装置において、前
    記樹脂体は熱可塑性樹脂を含むことを特徴とする半導体
    装置。
  8. 【請求項８】 請求項１記載の半導体装置において、前
    記露出した前記端子の前記先端側の周壁部を取り囲むよ
    うに、前記樹脂が該周壁部から離間して配置しているこ
    とを特徴とする半導体装置。
  9. 【請求項９】 請求項１記載の半導体装置において、前
    記端子の前記先端側 の上面は、前記樹脂の露出した表面
    の位置を超えないことを特徴とする半導体装置。
  10. 【請求項１０】 請求項１記載の半導体装置において、
    前記溝部中には、前記導電体が充填されていることを特
    徴とする半導体装置。
  11. 【請求項１１】 請求項１０記載の半導体装置におい
    て、前記導電体上にボール状電極が形成されていること
    を特徴とする半導体装置。
  12. 【請求項１２】半導体ウエハの主面に形成された複数の
    チップに、前記チップの電極パッドと電気的に接続され
    る端子をそれぞれ形成する工程と、 前記半導体ウエハの前記主面に、前記端子を封止するよ
    うに樹脂を形成する工程と、 前記端子上と前記端子の周囲に位置する前記樹脂を除去
    して、該樹脂に、前記端子の周壁面を露出させる溝部を
    設ける工程と、 前記樹脂から露出した前記端子に接続される導電体を形
    成する工程と、 前記半導体ウエハを各チップ毎に個片化する工程とを有
    することを特徴とする半導体装置の製造方法。
  13. 【請求項１３】 請求項１２記載の半導体装置の製造方
    法において、前記樹脂を除去する工程は、レーザを照射
    することにより前記端子上及びその周辺の前記樹脂を除
    去する工程であることを特徴とする半導体装置の製造方
    法。
  14. 【請求項１４】 請求項１２記載の半導体装置の製造方
    法において、前記導体は、前記端子の先端表面に接続さ
    れるように形成されることを特徴とする半導体装置の製
    造方法。
  15. 【請求項１５】 請求項１２記載の半導体装置の製造方
    法において、前記端子周辺の前記樹脂を除去して前記端
    子の周壁面を露出させる工程は、前記チップの周縁部又
    はコーナー部に形成された前記端子のみについて行われ
    ることを特徴とする半導体装置の製造方法。
  16. 【請求項１６】 請求項１５記載の半導体装置の製造方
    法において、前記チップの周縁部又はコーナー部に形成
    された前記端子には樹脂体を接続させるように形成する
    工程を有することを特徴とする半導体装置の製造方法。
  17. 【請求項１７】 半導体ウエハの主面に形成された複数
    のチップに、前記チップの電極パッドと電気的に接続さ
    れる端子をそれぞれ形成する工程と、 前記半導体ウエハの前記主面に、前記端子を封止するよ
    うに樹脂を形成する工程と、 前記端子の表面が露出するように前記樹脂を研磨する工
    程と、前記端子の露出した表面の周囲にある 前記樹脂を除去し
    て、該樹脂に、前記端子の周壁面を露出させる溝部を設
    ける工程と、 前記樹脂から露出した前記端子に接続される導電体を形
    成する工程と、 前記半導体ウエハを各チップ毎に個片化する工程とを有
    することを特徴とする半導体装置の製造方法。
  18. 【請求項１８】 請求項１７記載の半導体装置の製造方
    法において、前記樹脂を除去する工程は、レーザを照射
    することにより前記端子周辺の前記樹脂を除去する工程
    であることを特徴とする半導体装置の製造方法。
  19. 【請求項１９】 請求項１７記載の半導体装置の製造方
    法において、前記端子周辺の前記樹脂を除去する工程
    は、前記チップの周縁部又はコーナー部に形成された前
    記端子のみについて行われることを特徴とする半導体装
    置の製造方法。
  20. 【請求項２０】 請求項１９記載の半導体装置の製造方
    法において、前記チップの周縁部又はコーナー部に形成
    された前記端子には樹脂体を接続させるように形成する
    工程を有することを特徴とする半導体装置の製造方法。
  21. 【請求項２１】 請求項１〜１１のいずれか１つに記載
    の半導体装置において、前記電極パッドと前記端子とは
    配線により電気的に接続され、該配線は前記樹脂にて封
    止されていることを特徴とする半導体装置。
JP2000066919A 1999-04-06 2000-03-10 半導体装置およびその製造方法 Expired - Fee Related JP3446825B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000066919A JP3446825B2 (ja) 1999-04-06 2000-03-10 半導体装置およびその製造方法
US09/542,291 US6573598B2 (en) 1999-04-06 2000-04-04 Semiconductor device and method of fabricating the same
US10/304,767 US6852564B2 (en) 1999-04-06 2002-11-27 Semiconductor device and method of fabricating the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9858999 1999-04-06
JP11-98589 1999-04-06
JP2000066919A JP3446825B2 (ja) 1999-04-06 2000-03-10 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2000353766A JP2000353766A (ja) 2000-12-19
JP3446825B2 true JP3446825B2 (ja) 2003-09-16

Family

ID=26439728

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000066919A Expired - Fee Related JP3446825B2 (ja) 1999-04-06 2000-03-10 半導体装置およびその製造方法

Country Status (2)

Country Link
US (2) US6573598B2 (ja)
JP (1) JP3446825B2 (ja)

Families Citing this family (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642136B1 (en) 2001-09-17 2003-11-04 Megic Corporation Method of making a low fabrication cost, high performance, high reliability chip scale package
JP4066522B2 (ja) * 1998-07-22 2008-03-26 イビデン株式会社 プリント配線板
US8021976B2 (en) 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
US6710454B1 (en) 2000-02-16 2004-03-23 Micron Technology, Inc. Adhesive layer for an electronic apparatus having multiple semiconductor devices
US6525424B2 (en) * 2000-04-04 2003-02-25 Texas Instruments Incorporated Semiconductor device and its manufacturing method
JP4120133B2 (ja) * 2000-04-28 2008-07-16 沖電気工業株式会社 半導体装置及びその製造方法
US6815324B2 (en) * 2001-02-15 2004-11-09 Megic Corporation Reliable metal bumps on top of I/O pads after removal of test probe marks
US7902679B2 (en) * 2001-03-05 2011-03-08 Megica Corporation Structure and manufacturing method of a chip scale package with low fabrication cost, fine pitch and high reliability solder bump
US6818545B2 (en) * 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
TWI313507B (en) 2002-10-25 2009-08-11 Megica Corporatio Method for assembling chips
JP3767398B2 (ja) * 2001-03-19 2006-04-19 カシオ計算機株式会社 半導体装置およびその製造方法
WO2002093638A1 (en) * 2001-05-16 2002-11-21 Fujitsu Limited Mounting structure and mounting method for semiconductor chip
US7099293B2 (en) * 2002-05-01 2006-08-29 Stmicroelectronics, Inc. Buffer-less de-skewing for symbol combination in a CDMA demodulator
TWI245402B (en) 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
EP1351298B1 (de) * 2002-03-28 2007-12-26 Infineon Technologies AG Method for producing a semiconductor wafer
JP3542350B2 (ja) * 2002-05-31 2004-07-14 沖電気工業株式会社 半導体装置及びその製造方法
DE10255844B3 (de) * 2002-11-29 2004-07-15 Infineon Technologies Ag Verfahren zur Herstellung einer integrierten Schaltung mit einer Umverdrahtungseinrichtung und entsprechende integrierte Schaltung
JP2004288816A (ja) * 2003-03-20 2004-10-14 Seiko Epson Corp 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
DE10318074B4 (de) * 2003-04-17 2009-05-20 Qimonda Ag Verfahren zur Herstellung von BOC Modul Anordnungen mit verbesserten mechanischen Eigenschaften
JP3721175B2 (ja) * 2003-06-03 2005-11-30 沖電気工業株式会社 半導体装置の製造方法
US8641913B2 (en) 2003-10-06 2014-02-04 Tessera, Inc. Fine pitch microcontacts and method for forming thereof
US7495179B2 (en) 2003-10-06 2009-02-24 Tessera, Inc. Components with posts and pads
US7193611B2 (en) * 2003-12-12 2007-03-20 Yu-Yu Chen Computer cursor pointing device with electric stimulator
US7709968B2 (en) 2003-12-30 2010-05-04 Tessera, Inc. Micro pin grid array with pin motion isolation
US7218531B2 (en) * 2004-04-05 2007-05-15 Elster Electricity, Llc Switching regulator with reduced conducted emissions
TWI231028B (en) * 2004-05-21 2005-04-11 Via Tech Inc A substrate used for fine-pitch semiconductor package and a method of the same
US8067837B2 (en) * 2004-09-20 2011-11-29 Megica Corporation Metallization structure over passivation layer for IC chip
JP4653447B2 (ja) 2004-09-09 2011-03-16 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JP4972280B2 (ja) * 2004-12-09 2012-07-11 ローム株式会社 半導体装置
US8294279B2 (en) 2005-01-25 2012-10-23 Megica Corporation Chip package with dam bar restricting flow of underfill
JP2006287049A (ja) * 2005-04-01 2006-10-19 Rohm Co Ltd 半導体装置
TW200717743A (en) * 2005-10-03 2007-05-01 Rohm Co Ltd Semiconductor device
JP4738971B2 (ja) 2005-10-14 2011-08-03 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
KR100699874B1 (ko) * 2005-11-08 2007-03-28 삼성전자주식회사 삽입형 연결부를 갖는 비. 지. 에이 패키지 그 제조방법 및이를 포함하는 보드 구조
JP4903014B2 (ja) * 2006-05-18 2012-03-21 ローム株式会社 半導体装置
US20080147025A1 (en) * 2006-12-13 2008-06-19 Van Gompel Paul T Pleated disposable garment
JP4331769B2 (ja) * 2007-02-28 2009-09-16 Ｔｄｋ株式会社 配線構造及びその形成方法並びにプリント配線板
US20080213991A1 (en) * 2007-03-02 2008-09-04 Airdio Wireless Inc. Method of forming plugs
EP2637202A3 (en) * 2007-09-28 2014-03-12 Tessera, Inc. Flip chip interconnection with etched posts on a microelectronic element joined to etched posts on a substrate by a fusible metal and corresponding manufacturing method
JP2009158593A (ja) * 2007-12-25 2009-07-16 Tessera Interconnect Materials Inc バンプ構造およびその製造方法
JP2009158830A (ja) * 2007-12-27 2009-07-16 Sanyo Electric Co Ltd 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器
US8247267B2 (en) * 2008-03-11 2012-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level IC assembly method
US8349721B2 (en) * 2008-03-19 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming insulating layer on conductive traces for electrical isolation in fine pitch bonding
JP5337404B2 (ja) * 2008-05-21 2013-11-06 ローム株式会社 半導体装置および半導体装置の製造方法
KR20090129791A (ko) * 2008-06-13 2009-12-17 가부시키가이샤 교토 소프트웨어 리서치 다치 플래시 메모리
US7888184B2 (en) * 2008-06-20 2011-02-15 Stats Chippac Ltd. Integrated circuit packaging system with embedded circuitry and post, and method of manufacture thereof
US8222538B1 (en) 2009-06-12 2012-07-17 Amkor Technology, Inc. Stackable via package and method
US8178970B2 (en) * 2009-09-18 2012-05-15 Taiwan Semiconductor Manufacturing Company, Ltd. Strong interconnection post geometry
TW201113962A (en) * 2009-10-14 2011-04-16 Advanced Semiconductor Eng Chip having metal pillar structure
TWI445147B (zh) * 2009-10-14 2014-07-11 Advanced Semiconductor Eng 半導體元件
KR101141209B1 (ko) * 2010-02-01 2012-05-04 삼성전기주식회사 단층 인쇄회로기판 및 그 제조방법
US8264089B2 (en) * 2010-03-17 2012-09-11 Maxim Integrated Products, Inc. Enhanced WLP for superior temp cycling, drop test and high current applications
US9142533B2 (en) 2010-05-20 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate interconnections having different sizes
US8330272B2 (en) 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
US8580607B2 (en) 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
TWI478303B (zh) 2010-09-27 2015-03-21 Advanced Semiconductor Eng 具有金屬柱之晶片及具有金屬柱之晶片之封裝結構
TWI451546B (zh) 2010-10-29 2014-09-01 Advanced Semiconductor Eng 堆疊式封裝結構、其封裝結構及封裝結構之製造方法
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
US9721872B1 (en) 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
TWI489600B (zh) * 2011-12-28 2015-06-21 Xintec Inc 半導體堆疊結構及其製法
US20130249076A1 (en) * 2012-03-20 2013-09-26 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Duplex Plated Bump-On-Lead Pad Over Substrate for Finer Pitch Between Adjacent Traces
US9425136B2 (en) 2012-04-17 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Conical-shaped or tier-shaped pillar connections
US9646923B2 (en) 2012-04-17 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices
US9299674B2 (en) 2012-04-18 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace interconnect
US8884443B2 (en) 2012-07-05 2014-11-11 Advanced Semiconductor Engineering, Inc. Substrate for semiconductor package and process for manufacturing
US9111817B2 (en) 2012-09-18 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure and method of forming same
US8686568B2 (en) 2012-09-27 2014-04-01 Advanced Semiconductor Engineering, Inc. Semiconductor package substrates having layered circuit segments, and related methods
US9761549B2 (en) * 2012-11-08 2017-09-12 Tongfu Microelectronics Co., Ltd. Semiconductor device and fabrication method
US9799592B2 (en) 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
KR101366461B1 (ko) 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9313881B2 (en) * 2013-01-11 2016-04-12 Qualcomm Incorporated Through mold via relief gutter on molded laser package (MLP) packages
JP5862584B2 (ja) * 2013-03-08 2016-02-16 株式会社村田製作所 モジュールおよびこのモジュールの製造方法ならびにこのモジュールを備える電子装置
KR102033788B1 (ko) * 2013-06-13 2019-10-17 에스케이하이닉스 주식회사 칩 내장형 패키지 및 그 제조방법
KR101548801B1 (ko) 2013-08-28 2015-08-31 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
KR101607981B1 (ko) 2013-11-04 2016-03-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
CN105448861B (zh) * 2014-06-30 2018-10-23 中芯国际集成电路制造(上海)有限公司 芯片、其制作方法及层叠芯片的制作方法
JP2016152262A (ja) * 2015-02-16 2016-08-22 イビデン株式会社 プリント配線板
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10074625B2 (en) * 2015-09-20 2018-09-11 Qualcomm Incorporated Wafer level package (WLP) ball support using cavity structure
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US10522505B2 (en) * 2017-04-06 2019-12-31 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method for manufacturing the same
US20190157222A1 (en) * 2017-11-20 2019-05-23 Nxp Usa, Inc. Package with isolation structure
CN112309998B (zh) * 2019-07-30 2023-05-16 华为技术有限公司 封装器件及其制备方法、电子设备
CN115714157A (zh) * 2019-12-03 2023-02-24 深圳市聚飞光电股份有限公司 倒装led芯片、线路板以及电子设备

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3057130B2 (ja) * 1993-02-18 2000-06-26 三菱電機株式会社 樹脂封止型半導体パッケージおよびその製造方法
JP3449796B2 (ja) 1994-08-18 2003-09-22 ソニー株式会社 樹脂封止型半導体装置の製造方法
JPH08236654A (ja) * 1995-02-23 1996-09-13 Matsushita Electric Ind Co Ltd チップキャリアとその製造方法
JP2763020B2 (ja) * 1995-04-27 1998-06-11 日本電気株式会社 半導体パッケージ及び半導体装置
JP3248149B2 (ja) * 1995-11-21 2002-01-21 シャープ株式会社 樹脂封止型半導体装置及びその製造方法
US5851911A (en) * 1996-03-07 1998-12-22 Micron Technology, Inc. Mask repattern process
JP3688065B2 (ja) 1996-07-26 2005-08-24 株式会社ルネサステクノロジ 半導体装置の製造方法
JP3431406B2 (ja) * 1996-07-30 2003-07-28 株式会社東芝 半導体パッケージ装置
JP2861965B2 (ja) 1996-09-20 1999-02-24 日本電気株式会社 突起電極の形成方法
JP3608205B2 (ja) * 1996-10-17 2005-01-05 セイコーエプソン株式会社 半導体装置及びその製造方法並びに回路基板
JP3351706B2 (ja) * 1997-05-14 2002-12-03 株式会社東芝 半導体装置およびその製造方法
JP3273918B2 (ja) * 1997-05-16 2002-04-15 山之内製薬株式会社 抗ヘリコバクター・ピロリ剤
JP3335575B2 (ja) * 1997-06-06 2002-10-21 松下電器産業株式会社 半導体装置およびその製造方法
US6335571B1 (en) * 1997-07-21 2002-01-01 Miguel Albert Capote Semiconductor flip-chip package and method for the fabrication thereof
JPH1165157A (ja) * 1997-08-13 1999-03-05 Mitsubishi Paper Mills Ltd 電子写真用転写紙
US6441487B2 (en) * 1997-10-20 2002-08-27 Flip Chip Technologies, L.L.C. Chip scale package using large ductile solder balls
EP1005082A4 (en) * 1998-03-27 2001-08-16 Seiko Epson Corp SEMICONDUCTOR DEVICE, MANUFACTURING METHOD THEREOF, PRINTED CIRCUIT BOARD, AND ELECTRONIC APPARATUS
US6191487B1 (en) * 1998-04-23 2001-02-20 Minco Technology Labs, Inc. Semiconductor and flip chip packages and method having a back-side connection
JP3756689B2 (ja) * 1999-02-08 2006-03-15 沖電気工業株式会社 半導体装置及びその製造方法
JP3128548B2 (ja) * 1999-03-11 2001-01-29 沖電気工業株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JP2000353766A (ja) 2000-12-19
US20020167085A1 (en) 2002-11-14
US20030092219A1 (en) 2003-05-15
US6852564B2 (en) 2005-02-08
US6573598B2 (en) 2003-06-03

Similar Documents

Publication Publication Date Title
JP3446825B2 (ja) 半導体装置およびその製造方法
US6653218B2 (en) Method of fabricating resin-encapsulated semiconductor device
US7019397B2 (en) Semiconductor device, manufacturing method of semiconductor device, stack type semiconductor device, and manufacturing method of stack type semiconductor device
JP3516592B2 (ja) 半導体装置およびその製造方法
KR100699649B1 (ko) 반도체장치 및 그 제조방법
US7329598B2 (en) Method of manufacturing a semiconductor device
JP3526788B2 (ja) 半導体装置の製造方法
JP3842548B2 (ja) 半導体装置の製造方法及び半導体装置
CN109637985B (zh) 一种芯片扇出的封装结构及其制造方法
JP2003234359A (ja) 半導体装置の製造方法
JP2006261485A (ja) 半導体装置およびその製造方法
JP2011035302A (ja) 半導体装置の製造方法
JP2003086762A (ja) 半導体装置及びその製造方法
JP2002110718A (ja) 半導体装置の製造方法
JP2001144213A5 (ja)
KR20050065318A (ko) 반도체장치 및 그 제조 방법
JP2001160597A (ja) 半導体装置、配線基板及び半導体装置の製造方法
JP2001267470A (ja) 半導体装置およびその製造方法
US20020039807A1 (en) Manufacturing method of a semiconductor device
JP2002222824A (ja) 半導体装置及びその製造方法
JP2007123719A (ja) 半導体チップとその製造方法ならびに半導体装置
US20010018233A1 (en) Method of manufacturing semiconductor device
JP7044653B2 (ja) 半導体装置および半導体装置の製造方法
KR100575858B1 (ko) 칩 스캐일 패키지 및 그의 제조방법
JP2007142128A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030610

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080704

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080704

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090704

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090704

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100704

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100704

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100704

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 9

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130704

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees