KR100699874B1 - 삽입형 연결부를 갖는 비. 지. 에이 패키지 그 제조방법 및이를 포함하는 보드 구조 - Google Patents

삽입형 연결부를 갖는 비. 지. 에이 패키지 그 제조방법 및이를 포함하는 보드 구조 Download PDF

Info

Publication number
KR100699874B1
KR100699874B1 KR1020050106358A KR20050106358A KR100699874B1 KR 100699874 B1 KR100699874 B1 KR 100699874B1 KR 1020050106358 A KR1020050106358 A KR 1020050106358A KR 20050106358 A KR20050106358 A KR 20050106358A KR 100699874 B1 KR100699874 B1 KR 100699874B1
Authority
KR
South Korea
Prior art keywords
package
printed circuit
circuit board
solder ball
encapsulation resin
Prior art date
Application number
KR1020050106358A
Other languages
English (en)
Inventor
김신
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050106358A priority Critical patent/KR100699874B1/ko
Priority to US11/431,703 priority patent/US7791195B2/en
Application granted granted Critical
Publication of KR100699874B1 publication Critical patent/KR100699874B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0465—Shape of solder, e.g. differing from spherical shape, different shapes due to different solder pads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

삽입형 연결부를 갖는 비. 지. 에이(BGA) 패키지 및 그 제조방법에 관해 개시한다. 이를 위해 본 발명은 BGA 패키지에서 봉지수지가 솔더볼을 완전히 덮고, 완전히 덮인 솔더볼 및 봉지수지를 절삭 가공하여 형성한 삽입형 연결부를 갖는 BGA 패키지 및 그 제조방법을 제공한다. 또한 본 발명은 삽입형 연결부를 갖는 BGA 패키지를 돌출된 연결핀이 설치된 보드에 탑재하고, 보드와 BGA 패키지 사이를 스트레스 버퍼층인 에폭시 몰드 컴파운드(EMC)로 채운 보드(board)를 제공한다.
솔더볼 연결, 솔더볼 부착 신뢰성(SJR), 삽입형. BGA 패키지.

Description

삽입형 연결부를 갖는 비. 지. 에이 패키지 그 제조방법 및 이를 포함하는 보드 구조{BGA package having embedded solder ball and method ofthe same and board mounted the same}
도 1은 종래 기술에 의한 일반적인 BGA 패키지를 설명하기 위한 단면도이다.
도 2는 종래 기술에 의한 일반적인 BGA 패키지의 제조방법을 설명하기 위해 도시한 공정흐름도(flowchart)이다.
도 3은 종래 기술에 의해 BGA 패키지가 보드에 탑재된 것을 설명하기 위한 단면도이다.
도 4는 본 발명의 제1 실시예에 의한 삽입형 연결부를 갖는 FBGA 패키지의 단면도이다.
도 5는 본 발명의 제2 실시예에 의한 삽입형 연결부를 갖는 WBGA 패키지의 단면도이다.
도 6은 본 발명의 제3 실시예에 의한 삽입형 연결부를 갖는 범프 BGA 패키지의 단면도이다.
도 7은 도 8은 본 발명의 제1 변형예를 설명하기 위한 단면도 및 평면도이다.
도 9는 본 발명의 제2 변형예를 설명하기 위한 단면도이다.
도 10은 본 발명에 의한 삽입형 연결부를 갖는 BGA 패키지에서 레인 형태의 삽입형 연결부가 형성되는 공정을 설명하기 위한 평면도이다.
도 11은 도 10의 A 부분에 블레이드(blade)를 사용한 레인(lane)이 만들어지는 것을 보여주는 평면도이다.
도 12는 WBGA 패키지에서 삽입형 연결부가 완전히 만들어진 형태를 보여주는 단면도이다.
도 13은 본 발명에 의한 BGA 패키지의 삽입형 연결부가 변형된 모습을 설명하기 위한 평면도이다.
도 14는 본 발명에 의한 삽입형 연결부를 갖는 BGA 패키지가 돌출된 연결핀이 설치된 보드에 탑재되는 것을 설명하기 위한 단면도이다.
도 15는 본 발명에 의한 삽입형 연결부를 갖는 BGA 패키지의 제조방법을 설명하기 위한 공정흐름도(flowchart)이다.
본 발명은 반도체 패키지 및 상기 반도체 패키지가 탑재된 보드(board)에 관한 것으로, 더욱 상세하게는 삽입형 연결부를 갖는 BGA 패키지 및 상기 BGA 패키지가 탑재된 보드(board)에 관한 것이다.
예전에는 반도체 패키지의 외부 연결단자 형태가 리드(lead)였으나, 반도체 패키지의 구조가 더욱 진보됨에 따라 리드 대신에 솔더볼(solder ball)을 외부 연 결단자로 사용하는 BGA 패키지 사용이 증가하고 있다.
이러한 BGA 패키지는, 제한된 면적 내에 많은 개수의 외부 연결단자를 설계할 수 있고, 보드에 탑재하는 것이 용이하며, 반도체 패키지의 크기를 보다 소형화할 수 있는 관점에서 현저한 장점이 있다.
도 1은 종래 기술에 의한 일반적인 BGA 패키지를 설명하기 위한 단면도이다.
도 1을 참조하면, 일반적인 FBGA(Fine pitch Ball Grid Array) 패키지(10)의 단면도로서, 인쇄회로기판(12) 위에 접착 테이프를 통해 반도체 칩(14)이 탑재되고, 상기 반도체 칩(14)의 패드(pad, 미도시)와 인쇄회로기판(12)의 본드핑거(bond finger)가 와이어(18)를 통해 서로 연결되어 있다.
그리고 상기 인쇄회로기판(12)의 상부에 있는 반도체 칩(14), 와이어(18)는 봉지수지(16), 예컨대 에폭시 몰드 컴파운드(Epoxy Mold Compound, 이하 'EMC'라 함)에 의해 밀봉되고, 인쇄회로기판(12) 하부에는 외부 연결단자인 솔더볼(20)이 부착된다.
도 2는 종래 기술에 의한 일반적인 BGA 패키지의 제조방법을 설명하기 위해 도시한 공정흐름도(flowchart)이다.
도 2를 참조하면, 먼저 반도체 칩을 탑재할 수 있는 구조의 BGA 제조용 인쇄회로기판을 준비(S10)한다. 그리고 상기 인쇄회로기판에 반도체 칩을 접착테이프와 같은 접착수단을 사용하여 탑재(S20)한다. 이어서 상기 반도체 칩의 패드와 상기 인쇄회로기판에 있는 본드핑거를 와이어로 연결하는 와이어 본딩(wire bonding) 공정을 수행(S30)한다. 상기 와이어 본딩이 진행된 결과물에 몰딩(molding) 공정 을 수행하여 상기 인쇄회로기판 위의 반도체 칩 및 와이어를 봉지수지로 몰딩(S40)한다. 마지막으로 상기 인쇄회로기판 하부에 솔더볼을 부착(S50)시킨다.
도 3은 종래 기술에 의해 BGA 패키지가 보드에 탑재된 것을 설명하기 위한 단면도이다.
도 3을 참조하면, 일반적인 BGA 패키지(10)는 인쇄회로기판 하부에 있는 외부연결단자인 솔더볼(20)이 보드(40)에 설치된 회로패턴(30)에 접착되어 보드(40)와 BGA 패키지(10) 사이의 전기적 연결이 이루어진다. 이때, 필요하다면, 상기 보드(40)와 BGA 패키지(10) 사이에 에폭시와 같은 언더필(under-fill, 미도시)을 채워 넣는다.
그러나 종래 기술에 의한 BGA 패키지는 솔더볼(29)이 접착되는 부분의 물질간 열팽창계수(CTE) 차이로 인하여 솔더볼에 크랙(crack)과 같은 불량이 발생하는 문제점이 있다. 그리고 솔더볼을 BGA 패키지 제조용 인쇄회로기판에 부착할 때, 혹은 솔더볼이 부착된 BGA 패키지를 취급하는 과정에서 솔더볼이 인쇄회로기판에서 떨어지는 불량이 발생된다. 마지막으로 솔더볼을 더 작은 크기로 축소하려 해도 크기 축소로 상술한 솔더볼 불량이 더욱 악화되기 때문에 솔더볼 크기를 줄일 수 없다. 이에 따라 BGA 패키지에서 미세한 간격으로 솔더볼을 배치하는데 한계가 있는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 상술한 문제점들을 해결할 수 있도록 솔더볼의 접합 신뢰도(SJR: Solder Joint Reliability)를 높이고, 미세한 간격 으로 솔더볼 배치가 가능하며. 솔더볼 떨어짐을 억제할 수 있는 삽입형 연결부를 갖는 BGA 패키지를 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 삽입형 BGA 패키지의 제조방법을 제공하는데 있다.
본 발명이 이루고자 하는 또 다른 기술적 과제는 상기 삽입형 연결부를 갖는 BGA 패키지가 탑재된 보드를 제공하는데 있다.
상기 기술적 과제를 달성하기 위해 본 발명에 의한 삽입형 연결부를 갖는 BGA 패키지는, ① 제1면 및 제2면을 갖고 반도체 칩이 탑재될 수 있는 구조의 인쇄회로기판과, ② 상기 인쇄회로기판의 제1면에 탑재된 반도체 칩과, ③ 상기 인쇄회로기판과 상기 반도체 칩의 패드를 연결하는 연결수단과, ④ 상기 인쇄회로기판의 제2면에 부착된 복수개의 솔더볼과, ⑤ 상기 인쇄회로기판, 반도체 칩, 와이어 및 솔더볼을 덮는 봉지수지와, ⑥ 상기 봉지수지가 덮인 솔더볼 일단을 파서 만든 삽입형 연결부를 포함하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 의하면, 상기 WBGA, FBGA 및 범프 BGA 패키지 중에서 선택된 하나의 패키지인 것이 적합하고, 상기 연결수단은 금선(gold wire) 및 범프 중에서 선택된 하나인 것이 적합하고, 상기 봉지수지는 에폭시 몰드 컴파운드(EMC)인 것이 적합하다.
또한 본 발명의 바람직한 실시예에 의하면, 상기 봉지수지는, 상기 인쇄회로기판 제1면에 있는 제1 봉지수지와, 상기 인쇄회로기판 제2면에 있는 제2 봉지수지 로 이루어지는 것이 적합하다. 이때, 상기 제2 봉지수지가 상기 솔더볼을 덮는 정도는, 상기 제2 봉지수지가 상기 솔더볼 표면을 50~150㎛ 두께로 덮거나 혹은 상기 제2 봉지수지가 상기 솔더볼과 동일한 높이가 되게 덮는 것이 적합하다.
바람직하게는, 상기 삽입형 연결부는 레인(lane)이거나 혹은 구멍일 수 있다.
또한 상기 봉지수지는 크기가 인쇄회로기판의 크기 보다 작거나 혹은 같은 것이 적합하며, 상기 솔더볼은 구경이 200~340㎛의 소형인 것이 바람직하다.
상기 다른 기술적 과제를 달성하기 위하여 본 발명은, ① 반도체 칩이 탑재될 수 있는 구조이고 제1면 및 제2면을 갖는 인쇄회로기판을 준비하고, ② 상기 인쇄회로기판의 제1면에 반도체 칩을 탑재하고, ③ 상기 반도체 칩과 상기 인쇄회로기판을 연결하고, ④ 상기 인쇄회로기판의 제2면에 솔더볼을 접착하고, ⑤ 상기 결과물에 봉지수지를 형성하되, 제1면 전체의 구조물 및 제2면의 솔더볼을 덮을 수 있는 봉지수지를 형성하고, ⑥ 상기 제2면에 있는 봉지수지 및 솔더볼에 삽입형 연결부를 형성하는 것을 특징으로 하는 삽입형 연결부를 갖는 BGA 패키지의 제조방법을 제공한다.
본 발명의 바람직한 실시예에 의하면, 상기 반도체 칩과 상기 인쇄회로기판을 연결하는 방법은,
상기 인쇄회로기판의 중앙에 마련된 슬릿을 통하여 상기 반도체 칩의 중앙부에 있는 패드와 인쇄회로기판의 제2면의 본드핑거를 와이어로 연결하거나 혹은 상기 반도체 칩의 가장자리에 있는 패드와 인쇄회로기판의 제1면의 본드핑거를 와이 어로 연결하는 것이 적합하다.
바람직하게는, 상기 반도체 칩과 상기 인쇄회로기판을 연결하는 방법은, 상기 반도체 칩의 패드에 형성된 범프를 직접 상기 인쇄회로기판의 본드핑거에 연결할 수도 있다.
또한 본 발명의 바람직한 실시예에 의하면, 상기 봉지수지를 형성하는 방법은, 상기 인쇄회로기판의 상부에 있는 제1 봉지수지와 상기 인쇄회로기판의 하부에 있는 제2 봉지수지를 동시에 형성하거나 혹은 상기 인쇄회로기판의 상부에 있는 제1 봉지수지를 먼저 형성하고, 상기 인쇄회로기판의 하부에 있는 제2 봉지수지를 나중에 형성할 수도 있다.
또한 상기 삽입형 연결부를 형성하는 방법은, 블레이드(blade)를 사용하여 솔더볼과 봉지수지 표면에 레인을 만들어 형성하거나 혹은 드릴을 사용하여 솔더볼에 구멍을 뚫어 형성할 수도 있다. 이때, 상기 삽입형 연결부를 형성할 때의 깊이는, 상기 솔더볼의 직경의 30~70%까지 상기 솔더볼을 절삭하여 형성하는 것이 적합하다.
상기 또 다른 기술적 과제를 달성하기 위한 본 발명에 의한 삽입형 연결부를 갖는 BGA 패키지가 탑재된 보드는, ① 비. 지. 에이 패키지의 솔더볼이 연결되는 영역에 돌출된 연결핀이 설치된 보드(board)와, ② 상기 보드에 탑재되며 상기 돌출된 연결핀에 대응하는 삽입형 연결부가 솔더볼에 만들어져 있는 BGA 패키지와, ③ 상기 보드와 상기 BGA 패키지 사이를 채우는 스트레스 버퍼층(stress buffer layer)을 구비하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 상기 스트레스 버퍼층은 절연층으로서 EMC일 수 있으며, 상기 BGA 패키지는 상기 솔더볼이 상기 에폭시 몰드 컴파운드(EMC)에 의해 덮인 것이 적합하다.
한편, 상기 삽입형 연결부는 레인 형태이거나, 구멍 형태인 것이 바람직하다.
본 발명에 따르면, BGA 패키지가 보드에 전기적으로 연결되는 방식은, BGA 패키지의 솔더볼 영역에 형성된 삽입형 연결부와, 보드에 설치된 돌출된 연결핀을 통해 달성된다. 또한 BGA 패키지의 솔더볼을 스트레스 버퍼층인 EMC로 덮음으로써, 솔더볼에서 발생하는 크랙과 같은 결함을 억제하고, BGA 패키지를 취급하는 과정에서 솔더볼이 떨어지는 문제를 해결하고, 솔더볼의 크기를 좀 더 작게 하여 인쇄회로기판에 솔더볼을 보다 미세한 간격으로 배치하는 것이 가능하게 된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 아래의 상세한 설명에서 개시되는 실시예는 본 발명을 한정하려는 의미가 아니라, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게, 본 발명의 개시가 실시 가능한 형태로 완전해지도록 발명의 범주를 알려주기 위해 제공되는 것이다.
도 4는 본 발명의 제1 실시예에 의한 삽입형 연결부를 갖는 FBGA 패키지의 단면도이다.
도 4를 참조하면, 본 발명에 제1 실시예에 의한 삽입형 연결부를 갖는 FBGA 패키지(100A)로서, 제1면 및 제2면을 갖고 반도체 칩이 탑재될 수 있는 구조의 인 쇄회로기판(102)을 기본 골격재로 사용한다. 상기 인쇄회로기판(102)은 단면, 양면, 혹은 다층 배선형 기판일 수 있다. 또한 상기 인쇄회로기판(102)은, FR4 혹은 BT 레진(resin)과 같은 절연물을 기본재질로 하는 고형(rigid type) 기판이거나 혹은 폴리이미드(polyimide)와 같은 휘어질 질 수 있는 재질(flexible type)일 수 있다. 한편 상기 인쇄회로기판(102)의 제1면은 반도체 칩(104)이 탑재되는 면을 가리키고, 제2면은 솔더볼(110)이 부착되는 면으로 도면에서는 인쇄회로기판(102)의 하부면을 가리킨다.
또한 본 발명에 의한 삽입형 연결부를 갖는 BGA 패키지(100A)는, 상기 인쇄회로기판(102)의 제1면에 탑재된 반도체 칩(104)을 포함한다. 상기 반도체 칩(104)은 가장자리에 와이어 본딩을 위한 패드(pad)가 마련된 형태인 것이 적합하다.
그리고 본 발명의 의한 삽입형 연결부를 갖는 BGA 패키지(100A)는, 상기 인쇄회로기판(102)과 상기 반도체 칩(104)의 패드를 연결하는 연결수단, 예컨대 와이어(106)를 포함하고, 상기 인쇄회로기판(102)의 제2면에 부착된 복수개의 솔더볼(110)을 포함한다.
또한 본 발명의 제1 실시예에 의한 삽입형 연결부를 갖는 BGA 패키지(100A)는, 상기 인쇄회로기판(102), 반도체 칩(104), 와이어(106) 및 솔더볼(110)을 덮는 봉지수지(108A, 108B)와, 상기 봉지수지(108B)가 덮인 솔더볼(110)의 일단을 절삭해서 만든 삽입형 연결부(112)를 포함한다. 본 발명에서 상기 봉지수지(108)는 인쇄회로기판(102)의 상부면에 형성된 것을 제1 봉지수지(108A)라 하고, 하부면에 형 성된 것을 제2 봉지수지(108B)라 칭한다.
한편, 본 발명에서는 상기 제2 봉지수지(108B)가 솔더볼(110)을 완전히 덮는 형태로 설계되기 때문에 솔더볼(110)이 인쇄회로기판(102)의 제2면에 부착되는 접착력을 더욱 견고하게 할 수 있다. 따라서, 솔더볼(110)이 보드(board)에 부착된 후, 열팽창계수의 차이로 인하여 수평방향으로 작용하는 스트레스를 받아 크랙(crack)과 같은 불량이 발생할 때, 솔더볼(110)에서 받는 스트레스를 제2 봉지수지(108B)가 완화시켜 주는 버퍼층의 역할을 수행한다. 이에 따라 크랙과 같은 결함의 발생을 억제할 수 있다. 또한 본 발명에 의한 제2 봉지수지(108B)는 BGA 패키지(100A)를 완전히 감싸는 형태이기 때문에 BGA 패키지(100A)를 취급할 때 발생할 수 있는 솔더볼(110) 떨어짐과 같은 문제를 해결할 수 있다.
그리고 본 발명에 의한 삽입형 연결부를 갖는 BGA 패키지(100A)는, 제1 봉지수지(108)에 의해 솔더볼(110)에서 발생하는 불량을 억제하고, 솔더볼을 고정시킬 수 있다. 이에 따라 솔더볼 관련 공정 불량을 억제하여 솔더볼(110) 크기를 더욱 축소하는 것이 가능하다. 예를 들면, 일반적인 솔더볼의 직경이 350㎛의 크기라면, 본 발명에 의한 솔더볼은 200~340㎛의 크기로 축소시켜 보다 미세한 솔더볼 피치를 실현할 수 있다. 이에 따라 제한된 면적 내에 들어가는 솔더볼(110)의 개수를 증가시키는 것이 가능하다.
상기 제2 봉지수지(108B)와 함께 상기 삽입형 연결부(112)는 본 발명에 의한 BGA 패키지(100A)가 보드에 탑재될 때에 양자간 전기적 연결이 솔더볼의 접착에 의하지 않고, 상기 삽입형 연결부(112)와, 이에 끼워진 연결핀에 의해 의하여 보드와 전기적 연결이 이루어지도록 한다.
도면에서 D1은 제2 봉지수지(108B)가 솔더볼(110) 상부를 덮는 두께로서 50~150㎛의 범위인 것이 적합하다. 또한 도면에서 D2는 봉지수지(108B) 및 솔더볼(110)을 절삭하여 형성한 삽입형 연결부(112)의 깊이로서 솔더볼 직경의 30~70%의 깊이로 형성된 것이 적합하다.
도 5는 본 발명의 제2 실시예에 의한 삽입형 연결부를 갖는 WBGA 패키지의 단면도이다. 이하 실시예의 설명에서 상기 제1 실시예와 동일한 부분은 중복을 피하여 설명을 생략한다. 그리고 제1 실시예와 중복되는 부분은 참조부호가 서로 대응되게 구성하였다.
도 5를 참조하면, 본 제2 실시예에 의한 삽입형 연결부를 갖는 BGA 패키지(200)는, FBGA 대신에 WBGA(Wire bonded BGA) 패키지에 대하여 제2 봉지수지(208B)가 솔더볼(210)을 덮도록(도5의 D1) 형성되고, 제2 봉지수지(208B) 및 솔더볼(210)에 삽입형 연결부(212)가 형성된 것이다. 이때 상기 인쇄회로기판(202)은 가운데 슬릿(213)이 있는 형태이며, 반도체 칩(204)은 중앙부에 와이어 본딩을 위한 패드가 형성된 것이 사용되고, 와이어(206)는 상기 인쇄회로기판(202)의 슬릿(213)을 통하여 반도체 칩(204) 중앙부의 패드와 인쇄회로기판(202)의 제2면의 슬릿(213) 가장자리에 있는 본드핑거를 서로 연결한다.
도 6은 본 발명의 제3 실시예에 의한 삽입형 연결부를 갖는 범프 BGA 패키지의 단면도이다.
도 6을 참조하면, 본 발명의 제3 실시예에 의한 삽입형 연결부를 갖는 BGA 패키지(300)는, FBGA 대신에 범프(bump) BGA를 사용하여 솔더볼(310)이 제2 봉지수지(308B)에 의하여 덮이고, 상기 제2 봉지수지(308B) 및 솔더볼(310)에 삽입형 연결부(312)를 형성한 것이다. 이때, 상기 인쇄회로기판(302)과 상기 반도체 칩(304)을 전기적 서로 연결하는 연결수단은 와이어가 아닌 범프(307)가 된다. 상기 범프는 재질이 솔더 및 금(Au) 중에서 선택된 하나이거나, 이들의 합금인 것이 바람직하다.
도 7은 도 8은 본 발명의 제1 변형예를 설명하기 위해 도시한 단면도 및 평면도이다.
도 7 및 도 8을 참조하면, 상술한 제1 내지 제3 실시예에서는 봉지수지(108, 208, 308)의 크기가 인쇄회로기판(102, 202, 302)의 크기와 동일하였다. 그러나, 본 제1 변형예에 의한 삽입형 연결부를 갖는 BGA 패키지(100B)는, 필요시 봉지수지(109A, 109B)의 크기를 인쇄회로기판(102, 202, 302) 보다 더 작게 한 것이다. 이 경우, 제1 봉지수지(109A)를 먼저 형성하고, 제2 봉지수지를 나중에 형성할 수 있다. 그리고 솔더볼(110) 부착이 완료된 후, 반대로 제2 봉지수지(109A)를 먼저 형성하고, 제1 봉지수지(109A)를 나중에 형성해도 무방하다.
도 9는 본 발명의 제2 변형예를 설명하기 위한 단면도이다.
도 9를 참조하면, 본 발명의 제2 변형예에 의한 삽입형 연결부를 갖는 BGA 패키지(100C)는, 제2 봉지수지(108C)가 솔더볼(110)을 도 4와 같이 D1의 두께로 덮지 않고, 제2 봉지수지의 두께가 솔더볼(110)과 동일한 높이로 형성된 것이다. 따라서 D1의 두께는 0(zero)이 된다.
도 10은 본 발명에 의한 삽입형 연결부를 갖는 BGA 패키지에서 레인 형태의 삽입형 연결부가 형성되는 공정을 설명하기 위한 평면도이고, 도 11은 도 10의 A 부분에 블레이드(blade)를 사용한 레인(lane)이 만들어지는 것을 보여주는 평면도이고, 도 12는 WBGA 패키지에서 삽입형 연결부가 완전히 만들어진 형태를 보여주는 단면도이다.
도 10 내지 도 12를 참조하면, 일반적으로 BGA 패키지(200)는 복수개가 스트립(strip) 형태(400)로 묶여져 조립된다. 상술한 바와 같이 제2 봉지수지의 형성이 완료된 후, 상기 솔더볼(210)이 위치한 부분에 블레이드(blade)와 같은 절삭수단을 사용하여 레인 형태로 된 삽입형 연결부(212)를 형성한다. 이때 삽입형 연결부(212)는 솔더볼(210) 직경의 30~70%의 깊이로 솔더볼을 절삭함과 동시에, 레인이 지나는 부분에서 제2 봉지수지(208C)도 동일한 깊이로 절삭하게 된다. 도면에서 제2 봉지수지(208C)는 상술한 제2 변형예와 같이 솔더볼(210)과 동일한 두께로 형성한 것이다.
도 13은 본 발명에 의한 BGA 패키지의 삽입형 연결부가 변형된 모습을 설명하기 위한 평면도이다.
도 13을 참조하면, 본 변형예에 의한 삽입형 연결부를 갖는 BGA 패키지(100D)는, 삽입형 연결부(212)의 형태를 레인(lane) 형태가 아니라 이를 변형하여 구멍 형태(113)로 형성할 수 있다. 이것은 레이저 드릴링(laser drilling)을 통해 제2 봉지수지(108B) 및 솔더볼(110)에 구멍을 뚫어서 형성할 수 있다. 구멍의 형태가 사각형이지만, 이는 원형과 같은 여러 가지 다른 형태로 변형이 가능하다.
도 14는 본 발명에 의한 삽입형 연결부를 갖는 BGA 패키지가 돌출된 연결핀이 설치된 보드에 탑재되는 것을 설명하기 위한 단면도이다.
도 14를 참조하면, 본 발명에 의한 삽입형 연결부를 갖는 BGA 패키지가 탑재된 보드는, BGA 패키지(200)의 솔더볼이 연결되는 영역에 돌출된 연결핀(510)이 설치된 보드(board, 500)와, 상기 보드(500)에 탑재되며 상기 돌출된 연결핀(510)에 대응하는 삽입형 연결부(212)가 솔더볼에 만들어져 있는 BGA 패키지(200)와, 상기 보드(500)와 상기 BGA 패키지(200) 사이를 채우는 스트레스 버퍼층(stress buffer layer)으로 이루어진다.
이때 스트레스 버퍼층(208B)은 절연층으로서 상술한 제1 내지 제3 실시예와 제1 및 제2 변형예에서 설명된 제2 봉지수지, 즉 에폭시 몰드 컴파운드(EMC)일 수 있다. 한편, 상기 삽입형 연결부(212)는 레인 형태이거나, 구멍 형태인 것이 적합하다. 따라서 상기 스트레스 버퍼층(208B)은 상기 BGA 패키지(200)를 제조하는 과정에서 형성된 구조이기 때문에, BGA 패키지(200)를 보드(500)에 탑재하고 난 후, 추가로 다른 언더필(under fill) 재질을 채울 필요가 없다.
도 15는 본 발명에 의한 삽입형 연결부를 갖는 BGA 패키지의 제조방법을 설명하기 위한 공정흐름도(flowchart)이다.
도 15를 참조하면, 먼저 BGA 제조용 인쇄회로기판을 준비(S100)한다. 상기 인쇄회로기판은 FBGA, WBGA 및 범프 BGA용 인쇄회로기판일 수 있다. 그 후 반도체 칩을 상기 인쇄회로기판에 탑재(S110)하고, 인쇄회로기판과 반도체 칩을 연결수단을 통해 연결(S120)한다. 상기 연결수단은 와이어 및 범프 중 하나일 수 있다.
계속해서 인쇄회로기판의 제2면에 솔더볼을 부착(S130)하고, 인쇄회로기판의 제1면과 제2면의 솔더볼을 완전히 덮는 봉지수지를 몰딩으로 형성(S140)한다. 상기 봉지수지는 인쇄회로기판 상하면의 봉지수지를 동시에 형성할 수 있고, 하나씩 형성할 수도 있다. 또한 하부면에 있는 봉지수지가 솔더볼을 50~150㎛의 두께로 덮거나 혹은 동일한 높이로 덮을 수도 있다.
마지막으로 인쇄회로기판의 제2면에 있는 봉지수지 및 솔더볼에 깊이가 솔더볼 직경의 30~70%인 레인 형태 혹은 구멍 형태의 삽입형 연결부를 형성(S150)한다.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.
따라서, 상술한 본 발명에 따르면, 첫째 솔더볼의 외곽을 EMC로 모두 덮어 솔더볼이 BGA 패키지 제조용 인쇄회로기판에 부착된 상태를 보다 견고하게 할 수 있고 스트레스를 흡수할 수 있기 때문에 솔더볼에서 발생하는 크랙과 같은 결함을 억제할 수 있다. 둘째 솔더볼의 외부가 모두 EMC로 덮이기 때문에 BGA 패키지를 제조하고 취급하는 과정에서 솔더볼이 떨어지는 문제를 해결할 수 있다. 셋째 위에서 언급된 솔더볼 결함의 발생을 제2 봉지수지 및 삽입형 연결부와 같은 새로운 구조로 인하여 억제하는 것이 가능하기 때문에, 솔더볼의 크기를 좀 더 작게 설계하여 인쇄회로기판의 제한된 면적에서 솔더볼을 보다 미세한 간격으로 배치하는 것이 가능하게 된다.

Claims (28)

  1. 제1면 및 제2면을 갖고 반도체 칩이 탑재될 수 있는 구조의 인쇄회로기판;
    상기 인쇄회로기판의 제1면에 탑재된 반도체 칩;
    상기 인쇄회로기판과 상기 반도체 칩의 패드를 연결하는 연결수단;
    상기 인쇄회로기판의 제2면에 부착된 복수개의 솔더볼;
    상기 인쇄회로기판, 반도체 칩, 연결수단 및 솔더볼을 덮는 봉지수지; 및
    상기 봉지수지가 덮인 솔더볼 일단을 파서 만든 삽입형 연결부를 포함하는 것을 특징으로 하는 삽입형 연결부를 갖는 비. 지. 에이 패키지.
  2. 제1항에 있어서,
    상기 비. 지. 에이 패키지는 WBGA, FBGA 및 범프 BGA 패키지 중에서 선택된 하나의 패키지인 것을 특징으로 하는 삽입형 연결부를 갖는 비. 지. 에이 패키지.
  3. 제1항에 있어서,
    상기 연결수단은 금선(gold wire) 및 범프 중에서 선택된 하나인 것을 특징으로 하는 삽입형 연결부를 갖는 비. 지. 에이 패키지.
  4. 제1항에 있어서,
    상기 봉지수지는 에폭시 몰드 컴파운드(EMC)인 것을 특징으로 하는 삽입형 연결부를 갖는 비. 지. 에이 패키지.
  5. 제1항에 있어서,
    상기 봉지수지는,
    상기 인쇄회로기판 제1면에 있는 제1 봉지수지; 및
    상기 인쇄회로기판 제2면에 있는 제2 봉지수지로 이루어지는 것을 특징으로 하는 삽입형 연결부를 갖는 비. 지. 에이 패키지.
  6. 제5항에 있어서,
    상기 제2 봉지수지가 상기 솔더볼을 덮는 정도는, 상기 제2 봉지수지가 상기 솔더볼 표면을 50~150㎛ 두께로 덮는 것을 특징으로 하는 삽입형 연결부를 갖는 비. 지. 에이 패키지.
  7. 제5항에 있어서,
    상기 제2 봉지수지가 상기 솔더볼을 덮는 정도는 상기 제2 봉지수지가 상기 솔더볼과 동일한 높이가 되게 덮는 것을 특징으로 하는 삽입형 연결부를 갖는 비. 지. 에이 패키지.
  8. 제1항에 있어서,
    상기 삽입형 연결부는 레인(lane)인 것을 특징으로 하는 삽입형 연결부를 갖 는 비. 지. 에이 패키지.
  9. 제1항에 있어서,
    상기 삽입형 연결부는 구멍인 것을 특징으로 하는 삽입형 연결부를 갖는 비. 지. 에이 패키지.
  10. 제1항에 있어서,
    상기 봉지수지는 크기가 인쇄회로기판의 크기 보다 작은 것을 특징으로 하는 삽입형 연결부를 갖는 비. 지. 에이 패키지.
  11. 제1항에 있어서,
    상기 봉지수지는 크기가 인쇄회로기판의 크기와 같은 것을 특징으로 하는 삽입형 연결부를 갖는 비. 지. 에이 패키지.
  12. 제1항에 있어서,
    상기 솔더볼은 구경이 200~340㎛의 소형인 것을 특징으로 하는 삽입형 연결부를 갖는 비. 지. 에이 패키지.
  13. 반도체 칩이 탑재될 수 있는 구조이고 제1면 및 제2면을 갖는 인쇄회로기판을 준비하고,
    상기 인쇄회로기판의 제1면에 반도체 칩을 탑재하고,
    상기 반도체 칩과 상기 인쇄회로기판을 연결하고,
    상기 인쇄회로기판의 제2면에 솔더볼을 접착하고,
    상기 반도체 칩 및 솔더볼을 포함하는 인쇄회로기판에 봉지수지를 형성하되, 제1면 전체의 구조물 및 제2면의 솔더볼을 덮을 수 있는 봉지수지를 형성하고,
    상기 제2면에 있는 봉지수지 및 솔더볼에 삽입형 연결부를 형성하는 것을 특징으로 하는 삽입형 연결부를 갖는 비. 지. 에이 패키지의 제조방법.
  14. 제13항에 있어서,
    상기 반도체 칩과 상기 인쇄회로기판을 연결하는 방법은,
    상기 인쇄회로기판의 중앙에 마련된 슬릿을 통하여 상기 반도체 칩의 중앙부에 있는 패드와 인쇄회로기판의 제2면의 본드핑거를 와이어로 연결하는 것을 특징으로 하는 삽입형 연결부를 갖는 비. 지. 에이 패키지의 제조방법.
  15. 제13항에 있어서,
    상기 반도체 칩과 상기 인쇄회로기판을 연결하는 방법은,
    상기 반도체 칩의 가장자리에 있는 패드와 인쇄회로기판의 제1면의 본드핑거를 와이어로 연결하는 것을 특징으로 하는 삽입형 연결부를 갖는 비. 지. 에이 패키지 제조방법.
  16. 제13항에 있어서,
    상기 반도체 칩과 상기 인쇄회로기판을 연결하는 방법은,
    상기 반도체 칩의 패드에 형성된 범프를 직접 상기 인쇄회로기판의 본드핑거에 연결하는 것을 특징으로 하는 삽입형 연결부를 갖는 비. 지. 에이 패키지 제조방법.
  17. 제13항에 있어서,
    상기 봉지수지를 형성하는 방법은,
    상기 인쇄회로기판의 상부에 있는 제1 봉지수지와 상기 인쇄회로기판의 하부에 있는 제2 봉지수지를 동시에 형성하는 것을 특징으로 하는 삽입형 연결부를 갖는 비. 지. 에이 패키지 제조방법.
  18. 제13항에 있어서,
    상기 봉지수지를 형성하는 방법은,
    상기 인쇄회로기판의 상부에 있는 제1 봉지수지를 먼저 형성하고,
    상기 인쇄회로기판의 하부에 있는 제2 봉지수지를 나중에 형성하는 것을 특징으로 하는 삽입형 연결부를 갖는 비. 지. 에이 패키지 제조방법.
  19. 제13항에 있어서,
    상기 삽입형 연결부를 형성하는 방법은,
    블레이드(blade)를 사용하여 솔더볼과 봉지수지 표면에 레인을 만들어 형성하는 것을 특징으로 하는 삽입형 연결부를 갖는 비. 지. 에이 패키지 제조방법.
  20. 제13항에 있어서,
    상기 삽입형 연결부를 형성하는 방법은,
    드릴을 사용하여 솔더볼에 구멍을 뚫어 형성하는 것을 특징으로 하는 삽입형 연결부를 갖는 비. 지. 에이 패키지 제조방법.
  21. 제13항에 있어서,
    상기 삽입형 연결부를 형성할 때의 깊이는,
    상기 솔더볼의 직경의 30~70%까지 상기 솔더볼을 절삭하여 형성하는 것을 특징으로 하는 삽입형 연결부를 비. 지. 에이 패키지 제조방법
  22. 비. 지. 에이 패키지의 솔더볼이 연결되는 영역에 돌출된 연결핀이 설치된 보드(board);
    상기 보드에 탑재되며 상기 돌출된 연결핀에 대응하는 삽입형 연결부가 솔더볼에 만들어져 있는 BGA 패키지; 및
    상기 보드와 상기 BGA 패키지 사이를 채우는 스트레스 버퍼층(stress buffer layer)을 구비하는 것을 특징으로 하는 삽입형 연결부를 갖는 비. 지. 에이 패키지가 탑재된 보드.
  23. 제22항에 있어서,
    상기 스트레스 버퍼층은 절연층인 것을 특징으로 하는 삽입형 연결부를 갖는 비. 지. 에이 패키지가 탑재된 보드.
  24. 제22항에 있어서,
    상기 스트레스 버퍼층은 에폭시 몰드 컴파운드(EMC)인 것을 특징으로 하는 삽입형 연결부를 갖는 비. 지. 에이 패키지가 탑재된 보드.
  25. 제22항에 있어서,
    상기 스트레스 버퍼층은 상기 BGA를 패키지를 만드는 단계에서 만들어진 구조물인 것을 특징으로 하는 삽입형 연결부를 갖는 비. 지. 에이 패키지가 탑재된 보드.
  26. 제24항에 있어서,
    상기 BGA 패키지는 상기 솔더볼이 상기 에폭시 몰드 컴파운드(EMC)에 의해 덮인 것을 특징으로 하는 삽입형 연결부를 갖는 비. 지. 에이 패키지가 탑재된 보드.
  27. 제22항에 있어서,
    상기 삽입형 연결부는 레인 형태인 것을 특징으로 하는 삽입형 연결부를 갖는 비. 지. 에이 패키지가 탑재된 보드.
  28. 제22항에 있어서,
    상기 삽입형 연결부는 구멍 형태인 것을 특징으로 하는 삽입형 연결부를 갖는 비. 지. 에이 패키지가 탑재된 보드.
KR1020050106358A 2005-11-08 2005-11-08 삽입형 연결부를 갖는 비. 지. 에이 패키지 그 제조방법 및이를 포함하는 보드 구조 KR100699874B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050106358A KR100699874B1 (ko) 2005-11-08 2005-11-08 삽입형 연결부를 갖는 비. 지. 에이 패키지 그 제조방법 및이를 포함하는 보드 구조
US11/431,703 US7791195B2 (en) 2005-11-08 2006-05-11 Ball grid array (BGA) package and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050106358A KR100699874B1 (ko) 2005-11-08 2005-11-08 삽입형 연결부를 갖는 비. 지. 에이 패키지 그 제조방법 및이를 포함하는 보드 구조

Publications (1)

Publication Number Publication Date
KR100699874B1 true KR100699874B1 (ko) 2007-03-28

Family

ID=38002919

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050106358A KR100699874B1 (ko) 2005-11-08 2005-11-08 삽입형 연결부를 갖는 비. 지. 에이 패키지 그 제조방법 및이를 포함하는 보드 구조

Country Status (2)

Country Link
US (1) US7791195B2 (ko)
KR (1) KR100699874B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7541221B2 (en) * 2006-02-04 2009-06-02 Stats Chippac Ltd. Integrated circuit package system with leadfinger support
US20120002386A1 (en) * 2010-07-01 2012-01-05 Nokia Corporation Method and Apparatus for Improving the Reliability of Solder Joints
DE102010040065B4 (de) 2010-08-31 2015-07-23 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verspannungsreduktion in einem Chipgehäuse unter Anwendung eines Chip-Gehäuse-Verbindungsschemas bei geringer Temperatur
MA45328A (fr) * 2016-04-01 2019-02-06 Avidity Biosciences Llc Compositions acide nucléique-polypeptide et utilisations de celles-ci
US10531575B2 (en) * 2016-04-01 2020-01-07 Intel Corporation Systems and methods for replaceable bail grid array (BGA) packages on board substrates
GB201711809D0 (en) 2017-07-21 2017-09-06 Governors Of The Univ Of Alberta Antisense oligonucleotide
TWI718947B (zh) * 2020-05-13 2021-02-11 強茂股份有限公司 半導體封裝元件及其製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264667A (ja) * 1995-03-24 1996-10-11 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH09115954A (ja) * 1995-10-13 1997-05-02 Matsushita Electric Works Ltd フリップチップ実装方法
JPH10256458A (ja) 1997-03-17 1998-09-25 Toshiba Corp 半導体装置
JPH10303252A (ja) 1997-04-28 1998-11-13 Nec Kansai Ltd 半導体装置
JPH11111761A (ja) 1997-10-08 1999-04-23 Fujitsu Ltd 半導体チップ部品の実装体
KR20030066995A (ko) * 2002-02-06 2003-08-14 주식회사 칩팩코리아 범프 칩 케리어 패키지 및 그의 제조방법

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2518508B2 (ja) * 1993-04-14 1996-07-24 日本電気株式会社 半導体装置
JPH08236654A (ja) * 1995-02-23 1996-09-13 Matsushita Electric Ind Co Ltd チップキャリアとその製造方法
US6335571B1 (en) * 1997-07-21 2002-01-01 Miguel Albert Capote Semiconductor flip-chip package and method for the fabrication thereof
DE1025587T1 (de) * 1997-07-21 2001-02-08 Aguila Technologies Inc Halbleiter-flipchippackung und herstellungsverfahren dafür
JP3173439B2 (ja) * 1997-10-14 2001-06-04 松下電器産業株式会社 セラミック多層基板及びその製造方法
JP2000150560A (ja) * 1998-11-13 2000-05-30 Seiko Epson Corp バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器
US6362436B1 (en) * 1999-02-15 2002-03-26 Mitsubishi Gas Chemical Company, Inc. Printed wiring board for semiconductor plastic package
JP3446825B2 (ja) * 1999-04-06 2003-09-16 沖電気工業株式会社 半導体装置およびその製造方法
JP4121665B2 (ja) * 1999-04-19 2008-07-23 株式会社ルネサステクノロジ 半導体基板の接合方法
JP2001007473A (ja) * 1999-06-17 2001-01-12 Nec Corp 集積回路素子の実装構造および方法
JP2001168125A (ja) * 1999-12-03 2001-06-22 Nec Corp 半導体装置
US6320127B1 (en) * 1999-12-20 2001-11-20 Lsi Logic Corporation Method and structure for reducing the incidence of voiding in an underfill layer of an electronic component package
JP3830125B2 (ja) * 2000-03-14 2006-10-04 株式会社東芝 半導体装置の製造方法及び半導体装置
DE10163799B4 (de) * 2000-12-28 2006-11-23 Matsushita Electric Works, Ltd., Kadoma Halbleiterchip-Aufbausubstrat und Verfahren zum Herstellen eines solchen Aufbausubstrates
JP2002222832A (ja) * 2001-01-29 2002-08-09 Nec Corp 半導体装置及び半導体素子の実装方法
JP2002309526A (ja) * 2001-04-12 2002-10-23 Kyoei:Kk 車止めの取り外し方法とその固定具
KR100422346B1 (ko) * 2001-06-12 2004-03-12 주식회사 하이닉스반도체 칩크기 패키지 구조 및 그 제조방법
TW500257U (en) * 2001-11-16 2002-08-21 Via Tech Inc Pin-type integrated circuit connection device
TW511811U (en) * 2001-11-16 2002-11-21 Via Tech Inc Removable integrated circuit device
JP3875077B2 (ja) 2001-11-16 2007-01-31 富士通株式会社 電子デバイス及びデバイス接続方法
KR100790144B1 (ko) 2002-01-04 2007-12-31 삼성전자주식회사 볼 그리드 어레이 패키지의 솔더 볼 및 이를 실장하기위한 피씨비 패드 제조방법
US6737298B2 (en) * 2002-01-23 2004-05-18 St Assembly Test Services Ltd Heat spreader anchoring & grounding method & thermally enhanced PBGA package using the same
JP4044769B2 (ja) * 2002-02-22 2008-02-06 富士通株式会社 半導体装置用基板及びその製造方法及び半導体パッケージ
US6583517B1 (en) * 2002-04-09 2003-06-24 International Business Machines Corporation Method and structure for joining two substrates with a low melt solder joint
TW547771U (en) * 2002-07-23 2003-08-11 Via Tech Inc Elastic electrical contact package structure
KR100493063B1 (ko) * 2003-07-18 2005-06-02 삼성전자주식회사 스택 반도체 칩 비지에이 패키지 및 그 제조방법
KR100538485B1 (ko) * 2003-11-12 2005-12-23 삼성전자주식회사 리드 프레임을 이용한 범프 칩 캐리어 패키지의 제조 방법
JP2005310837A (ja) * 2004-04-16 2005-11-04 Elpida Memory Inc 半導体装置及びその製造方法
KR100648039B1 (ko) * 2004-09-13 2006-11-23 삼성전자주식회사 솔더 볼 형성 방법과 이를 이용한 반도체 패키지의 제조방법 및 구조
JP4551255B2 (ja) * 2005-03-31 2010-09-22 ルネサスエレクトロニクス株式会社 半導体装置
JP4728782B2 (ja) * 2005-11-15 2011-07-20 パナソニック株式会社 半導体装置およびその製造方法
JP4331769B2 (ja) * 2007-02-28 2009-09-16 Ｔｄｋ株式会社 配線構造及びその形成方法並びにプリント配線板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264667A (ja) * 1995-03-24 1996-10-11 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH09115954A (ja) * 1995-10-13 1997-05-02 Matsushita Electric Works Ltd フリップチップ実装方法
JPH10256458A (ja) 1997-03-17 1998-09-25 Toshiba Corp 半導体装置
JPH10303252A (ja) 1997-04-28 1998-11-13 Nec Kansai Ltd 半導体装置
JPH11111761A (ja) 1997-10-08 1999-04-23 Fujitsu Ltd 半導体チップ部品の実装体
KR20030066995A (ko) * 2002-02-06 2003-08-14 주식회사 칩팩코리아 범프 칩 케리어 패키지 및 그의 제조방법

Also Published As

Publication number Publication date
US7791195B2 (en) 2010-09-07
US20070102816A1 (en) 2007-05-10

Similar Documents

Publication Publication Date Title
JP5566161B2 (ja) 回路パターンの浮き上がり現象を抑制するパッケージオンパッケージ及びその製造方法
US6734557B2 (en) Semiconductor device
US6545366B2 (en) Multiple chip package semiconductor device
KR100194130B1 (ko) 반도체 패키지
US6486562B1 (en) Circuit device with bonding strength improved and method of manufacturing the same
US6736306B2 (en) Semiconductor chip package comprising enhanced pads
KR100699874B1 (ko) 삽입형 연결부를 갖는 비. 지. 에이 패키지 그 제조방법 및이를 포함하는 보드 구조
EP0957520A2 (en) Semiconductor package and mount board, and mounting method
US20020003293A1 (en) Semiconductor device and method for fabricating same
US20060110927A1 (en) Package for a semiconductor device
KR20080035210A (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
US7750465B2 (en) Packaged integrated circuit
JP3929381B2 (ja) 半導体装置
JP2010010269A (ja) 半導体装置、半導体装置製造用中間体およびそれらの製造方法
JP4825529B2 (ja) 半導体装置
US8159063B2 (en) Substrate and package with micro BGA configuration
TWI435429B (zh) 孔對孔貫穿之半導體封裝構造
JP2008277457A (ja) 積層型半導体装置および実装体
KR20030012994A (ko) 볼 랜드패드와 접착제가 격리된 ｔｂｇａ 패키지와 그제조 방법 및 멀티 칩 패키지
KR100608366B1 (ko) 미세 피치 볼 그리드 어레이 패키지
US7652383B2 (en) Semiconductor package module without a solder ball and method of manufacturing the semiconductor package module
KR100771873B1 (ko) 반도체 패키지 및 그 실장방법
KR100733245B1 (ko) 내장된 칩 부품을 갖는 인쇄회로기판 및 그 제조방법
KR100587042B1 (ko) 적층형 패키지 및 그 제조방법
KR100767193B1 (ko) 라인 플립 칩 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170228

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180228

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190228

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20200228

Year of fee payment: 14