JPH09115954A - フリップチップ実装方法 - Google Patents
フリップチップ実装方法Info
- Publication number
- JPH09115954A JPH09115954A JP7266015A JP26601595A JPH09115954A JP H09115954 A JPH09115954 A JP H09115954A JP 7266015 A JP7266015 A JP 7266015A JP 26601595 A JP26601595 A JP 26601595A JP H09115954 A JPH09115954 A JP H09115954A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- electrode
- bump
- substrate
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】実装時の歩留りを低減し、装置の信頼性を向上
させたフリップチップ実装方法を提供する。 【解決手段】多層基板１の内層に電極２を形成し、電極
２の上方に設けられた凹部３にクリーム半田４を塗布す
る。また、多層基板１と半導体装置５との接合面で、凹
部３以外の多層基板１の表面に封止用樹脂７を予め塗布
しておく。ここで、下面にバンプ６が形成された半導体
装置５を、凹部３とバンプ６を位置合わせして、多層基
板１に当接させる。更に、半導体装置５を多層基板１に
圧接して、クリーム半田４とバンプ６とを接触させた状
態で、リフロー炉にて加熱し、クリーム半田４を溶融さ
せて電極２とバンプ６とを接触させるとともに、封止用
樹脂７を硬化させて、多層基板１を半導体装置５に実装
する。
させたフリップチップ実装方法を提供する。 【解決手段】多層基板１の内層に電極２を形成し、電極
２の上方に設けられた凹部３にクリーム半田４を塗布す
る。また、多層基板１と半導体装置５との接合面で、凹
部３以外の多層基板１の表面に封止用樹脂７を予め塗布
しておく。ここで、下面にバンプ６が形成された半導体
装置５を、凹部３とバンプ６を位置合わせして、多層基
板１に当接させる。更に、半導体装置５を多層基板１に
圧接して、クリーム半田４とバンプ６とを接触させた状
態で、リフロー炉にて加熱し、クリーム半田４を溶融さ
せて電極２とバンプ６とを接触させるとともに、封止用
樹脂７を硬化させて、多層基板１を半導体装置５に実装
する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の実装
方法に関するものであり、特にフリップチップ実装方法
に関するものである。
方法に関するものであり、特にフリップチップ実装方法
に関するものである。
【０００２】
【従来の技術】従来より、半導体装置の実装方法として
フリップチップ実装方法が広く知られており、このフリ
ップチップ実装方法を図４を用いて説明する。まず、図
４（ａ）に示すように、半導体装置５の下面に半田から
なるバンプ６を形成する。半導体装置５を実装する基板
１には、バンプ６と接合させるためのバンプ接合用電極
（図示せず）が予め形成されており、バンプ接合用電極
には半田が塗布されている。次に、図４（ｂ）に示すよ
うに、バンプ６とバンプ接合用電極上に塗布された半田
とを突接させて、半導体装置５を基板１上に載置し、リ
フローにより加熱して半田を溶融させ、バンプ６とバン
プ接合用電極とを接合させる。更に、図４（ｃ）に示す
ように、封止用樹脂７が、基板１と半導体装置５との間
隙に、端部からディスペンサー８を用いて注入され、毛
細管現象を利用して基板１と半導体装置５との接合面全
体に注入される。封止用樹脂７は熱又は紫外線によって
硬化収縮され、半導体装置５が基板１に実装される。
フリップチップ実装方法が広く知られており、このフリ
ップチップ実装方法を図４を用いて説明する。まず、図
４（ａ）に示すように、半導体装置５の下面に半田から
なるバンプ６を形成する。半導体装置５を実装する基板
１には、バンプ６と接合させるためのバンプ接合用電極
（図示せず）が予め形成されており、バンプ接合用電極
には半田が塗布されている。次に、図４（ｂ）に示すよ
うに、バンプ６とバンプ接合用電極上に塗布された半田
とを突接させて、半導体装置５を基板１上に載置し、リ
フローにより加熱して半田を溶融させ、バンプ６とバン
プ接合用電極とを接合させる。更に、図４（ｃ）に示す
ように、封止用樹脂７が、基板１と半導体装置５との間
隙に、端部からディスペンサー８を用いて注入され、毛
細管現象を利用して基板１と半導体装置５との接合面全
体に注入される。封止用樹脂７は熱又は紫外線によって
硬化収縮され、半導体装置５が基板１に実装される。
【０００３】
【発明が解決しようとする課題】上述のフリップチップ
実装方法では、ディスペンサーを用いて封止用樹脂を半
導体装置と基板との間隙に注入する際、封止用樹脂中に
気泡が発生し、この気泡によって半導体装置の信頼性が
悪化するという問題点があった。また、基板の反り等に
よって実装時の半導体装置の高さにバラツキが発生した
場合、バンプの変形以外に半導体装置の高さのバラツキ
を補償する手段がないので、歩留りが悪いという問題点
があった。
実装方法では、ディスペンサーを用いて封止用樹脂を半
導体装置と基板との間隙に注入する際、封止用樹脂中に
気泡が発生し、この気泡によって半導体装置の信頼性が
悪化するという問題点があった。また、基板の反り等に
よって実装時の半導体装置の高さにバラツキが発生した
場合、バンプの変形以外に半導体装置の高さのバラツキ
を補償する手段がないので、歩留りが悪いという問題点
があった。
【０００４】本発明は上記問題点に鑑みて為されたもの
であり、半導体装置の信頼性を向上させ、接合時の歩留
りを低減することができるフリップチップ実装方法を提
供することを目的とするものである。
であり、半導体装置の信頼性を向上させ、接合時の歩留
りを低減することができるフリップチップ実装方法を提
供することを目的とするものである。
【０００５】
【課題を解決するための手段】本発明では、上記目的を
達成するために、請求項１の発明は、下面にバンプが形
成された半導体装置を基板に実装する際、基板表面にバ
ンプと接合する電極を形成し、電極上に半田を塗布し、
更に基板表面の電極以外の半導体装置接合部位に予め封
止用樹脂を塗布し、バンプを電極に突接させ、リフロー
により電極上の半田を溶融させてバンプと電極とを接合
するとともに、封止用樹脂を硬化させて半導体装置を基
板に実装しているので、接合後の封止用樹脂の注入工程
がなくなり、封止用樹脂中の気泡の発生を解消すること
ができる。
達成するために、請求項１の発明は、下面にバンプが形
成された半導体装置を基板に実装する際、基板表面にバ
ンプと接合する電極を形成し、電極上に半田を塗布し、
更に基板表面の電極以外の半導体装置接合部位に予め封
止用樹脂を塗布し、バンプを電極に突接させ、リフロー
により電極上の半田を溶融させてバンプと電極とを接合
するとともに、封止用樹脂を硬化させて半導体装置を基
板に実装しているので、接合後の封止用樹脂の注入工程
がなくなり、封止用樹脂中の気泡の発生を解消すること
ができる。
【０００６】請求項２の発明は、下面にバンプが形成さ
れた半導体装置を多層基板に実装する際、多層基板の内
層にバンプと接合する電極を形成し、多層基板の表面か
ら電極に達する凹部を形成し、電極上に半田を塗布し、
更に、多層基板表面の凹部以外の半導体装置接合部位に
封止用樹脂を予め塗布し、バンプを凹部に嵌合させて電
極と突接させ、リフローにより電極上の半田を溶融させ
てバンプと電極とを接合するとともに、封止用樹脂を硬
化させて半導体装置を多層基板に実装しているので、封
止用樹脂の注入工程がなくなり、封止用樹脂中の気泡の
発生を解消することができる。また、凹部に塗布された
半田の厚みによって、バンプ実装部の高さのバラツキを
低減することができる。
れた半導体装置を多層基板に実装する際、多層基板の内
層にバンプと接合する電極を形成し、多層基板の表面か
ら電極に達する凹部を形成し、電極上に半田を塗布し、
更に、多層基板表面の凹部以外の半導体装置接合部位に
封止用樹脂を予め塗布し、バンプを凹部に嵌合させて電
極と突接させ、リフローにより電極上の半田を溶融させ
てバンプと電極とを接合するとともに、封止用樹脂を硬
化させて半導体装置を多層基板に実装しているので、封
止用樹脂の注入工程がなくなり、封止用樹脂中の気泡の
発生を解消することができる。また、凹部に塗布された
半田の厚みによって、バンプ実装部の高さのバラツキを
低減することができる。
【０００７】
【発明の実施の形態】本発明の実施の形態を図面を用い
て説明する。まず、本実施形態のフリップチップ実装方
法を用いて半導体装置を多層基板に実装する各工程を図
１を用いて説明する。まず、図１（ａ）に示すように、
６層から成る多層基板１に、基板表面から４層目に達す
る２ヵ所の凹部３をエッチングにより形成し、凹部３の
底部の４層目に電極２を夫々形成する。
て説明する。まず、本実施形態のフリップチップ実装方
法を用いて半導体装置を多層基板に実装する各工程を図
１を用いて説明する。まず、図１（ａ）に示すように、
６層から成る多層基板１に、基板表面から４層目に達す
る２ヵ所の凹部３をエッチングにより形成し、凹部３の
底部の４層目に電極２を夫々形成する。
【０００８】次に、図１（ｂ）に示すように、凹部３に
設けられた電極２の上方にクリーム半田４を印刷、又
は、ディスペンサー等で塗布する。更に、図１（ｃ）に
示すように、半導体装置５の接合部位で凹部３以外の多
層基板１の表面に、熱によって硬化する封止用樹脂７を
印刷、又は、ディスペンサー等で塗布する。
設けられた電極２の上方にクリーム半田４を印刷、又
は、ディスペンサー等で塗布する。更に、図１（ｃ）に
示すように、半導体装置５の接合部位で凹部３以外の多
層基板１の表面に、熱によって硬化する封止用樹脂７を
印刷、又は、ディスペンサー等で塗布する。
【０００９】一方、図１（ｄ）に示すように、多層基板
１に実装される半導体装置５の電極部（図示せず）には
バンプ６が形成されている。ここで、図２及び図３に示
すように、多層基板１に設けられた電極２の表面からの
深さは、半導体装置５に設けられたバンプ６の高さの半
分の深さとなっている。また更に、図１（ｅ）に示すよ
うに、半導体装置５は、バンプ６を凹部３に位置合わせ
して多層基板１上に載置され、半導体装置５を上方から
加圧して、バンプ６を凹部３に塗布されたクリーム半田
４に接触させている。
１に実装される半導体装置５の電極部（図示せず）には
バンプ６が形成されている。ここで、図２及び図３に示
すように、多層基板１に設けられた電極２の表面からの
深さは、半導体装置５に設けられたバンプ６の高さの半
分の深さとなっている。また更に、図１（ｅ）に示すよ
うに、半導体装置５は、バンプ６を凹部３に位置合わせ
して多層基板１上に載置され、半導体装置５を上方から
加圧して、バンプ６を凹部３に塗布されたクリーム半田
４に接触させている。
【００１０】図１（ｆ）に示すように、バンプ６を凹部
３に位置合わせして、半導体装置５を多層基板１に上方
から加圧し、バンプ６をクリーム半田４に接触させた状
態でリフロー炉に投入し、半田が溶融するのに十分な温
度に加熱し、クリーム半田４を溶融させて電極２とバン
プ６とを接合させるとともに、封止用樹脂７を硬化させ
て、半導体装置５を多層基板１に実装している。
３に位置合わせして、半導体装置５を多層基板１に上方
から加圧し、バンプ６をクリーム半田４に接触させた状
態でリフロー炉に投入し、半田が溶融するのに十分な温
度に加熱し、クリーム半田４を溶融させて電極２とバン
プ６とを接合させるとともに、封止用樹脂７を硬化させ
て、半導体装置５を多層基板１に実装している。
【００１１】また、本実施形態のフリップチップ実装方
法を用いて半導体装置５を多層基板１に接合した場合、
図３に示すように、半導体装置５に設けられたバンプ６
を多層基板１の凹部３に嵌合させて接合しているので、
基板表面でバンプ６を接合している場合と比較して、実
装時の半導体装置５の高さが低くなり、装置の小型化が
可能となる。
法を用いて半導体装置５を多層基板１に接合した場合、
図３に示すように、半導体装置５に設けられたバンプ６
を多層基板１の凹部３に嵌合させて接合しているので、
基板表面でバンプ６を接合している場合と比較して、実
装時の半導体装置５の高さが低くなり、装置の小型化が
可能となる。
【００１２】
【発明の効果】請求項１の発明は、上述のように、下面
にバンプが形成された半導体装置を基板に実装する際、
基板表面にバンプと接合する電極を形成し、電極上に半
田を塗布し、更に基板表面の電極以外の半導体装置接合
部位に予め封止用樹脂を塗布し、バンプを電極に突接さ
せ、リフローにより電極上の半田を溶融させてバンプと
電極とを接合するとともに、封止用樹脂を硬化させて半
導体装置を基板に実装しているので、封止用樹脂の注入
工程がなくなり、封止用樹脂内の気泡の発生を解消で
き、半導体装置の信頼性が向上するという効果がある。
にバンプが形成された半導体装置を基板に実装する際、
基板表面にバンプと接合する電極を形成し、電極上に半
田を塗布し、更に基板表面の電極以外の半導体装置接合
部位に予め封止用樹脂を塗布し、バンプを電極に突接さ
せ、リフローにより電極上の半田を溶融させてバンプと
電極とを接合するとともに、封止用樹脂を硬化させて半
導体装置を基板に実装しているので、封止用樹脂の注入
工程がなくなり、封止用樹脂内の気泡の発生を解消で
き、半導体装置の信頼性が向上するという効果がある。
【００１３】請求項２の発明は、下面にバンプが形成さ
れた半導体装置を多層基板に実装する際、多層基板の内
層にバンプと接合する電極を形成し、多層基板の表面か
ら電極に達する凹部を形成し、電極上に半田を塗布し、
更に、多層基板表面の凹部以外の半導体装置接合部位に
封止用樹脂を予め塗布し、バンプを凹部に嵌合させて電
極と突接させ、リフローにより電極上の半田を溶融させ
てバンプと電極とを接合するとともに、封止用樹脂を硬
化させて半導体装置を多層基板に実装しているので、封
止用樹脂の注入工程がなくなり、封止用樹脂内の気泡の
発生を解消することができ、半導体装置の信頼性が向上
するという効果がある。また、凹部に塗布された半田の
厚みによって、実装時の半導体装置の高さのバラツキを
低減できるので、半導体装置の歩留りが低減できるとい
う効果がある。
れた半導体装置を多層基板に実装する際、多層基板の内
層にバンプと接合する電極を形成し、多層基板の表面か
ら電極に達する凹部を形成し、電極上に半田を塗布し、
更に、多層基板表面の凹部以外の半導体装置接合部位に
封止用樹脂を予め塗布し、バンプを凹部に嵌合させて電
極と突接させ、リフローにより電極上の半田を溶融させ
てバンプと電極とを接合するとともに、封止用樹脂を硬
化させて半導体装置を多層基板に実装しているので、封
止用樹脂の注入工程がなくなり、封止用樹脂内の気泡の
発生を解消することができ、半導体装置の信頼性が向上
するという効果がある。また、凹部に塗布された半田の
厚みによって、実装時の半導体装置の高さのバラツキを
低減できるので、半導体装置の歩留りが低減できるとい
う効果がある。
【図１】（ａ）本発明の実施形態の多層基板を示す断面
図である。 （ｂ）同上の半田塗布工程を示す断面図である。 （ｃ）同上の封止用樹脂塗布工程を示す断面図である。 （ｄ）同上の半導体装置を示す断面図である。 （ｅ）同上のバンプ接合工程を示す断面図である。 （ｆ）同上のリフロー工程を示す断面図である。
図である。 （ｂ）同上の半田塗布工程を示す断面図である。 （ｃ）同上の封止用樹脂塗布工程を示す断面図である。 （ｄ）同上の半導体装置を示す断面図である。 （ｅ）同上のバンプ接合工程を示す断面図である。 （ｆ）同上のリフロー工程を示す断面図である。
【図２】同上の多層基板を示す断面図である。
【図３】同上の実装状態を示す断面図である。
【図４】（ａ）従来例の半導体装置を示す断面図であ
る。 （ｂ）同上のバンプ接合工程を示す断面図である。 （ｃ）同上の封止用樹脂注入工程を示す断面図である。
る。 （ｂ）同上のバンプ接合工程を示す断面図である。 （ｃ）同上の封止用樹脂注入工程を示す断面図である。
１ 多層基板 ２ 電極 ３ 凹部 ４ クリーム半田 ５ 半導体装置 ６ バンプ ７ 封止用樹脂
Claims (2)
- 【請求項１】下面にバンプが形成された半導体装置を基
板に実装する際、前記基板表面に前記バンプと接合する
電極を形成し、前記電極上に半田を塗布し、更に前記基
板表面の前記電極以外の前記半導体装置接合部位に予め
封止用樹脂を塗布し、前記バンプを前記電極に突接さ
せ、リフローにより前記電極上の前記半田を溶融させて
前記バンプと前記電極とを接合するとともに、前記封止
用樹脂を硬化させて前記半導体装置を前記基板に実装し
たことを特徴とするフリップチップ実装方法。 - 【請求項２】下面にバンプが形成された半導体装置を多
層基板に実装する際、前記多層基板の内層に前記バンプ
と接合する電極を形成し、前記多層基板の表面から前記
電極に達する凹部を形成し、前記電極上に半田を塗布
し、更に、前記多層基板表面の前記凹部以外の前記半導
体装置接合部位に封止用樹脂を予め塗布し、前記バンプ
を前記凹部に嵌合させて前記電極と突接させ、リフロー
により前記電極上の前記半田を溶融させて前記バンプと
前記電極とを接合するとともに、前記封止用樹脂を硬化
させて前記半導体装置を前記多層基板に実装したことを
特徴とするフリップチップ実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26601595A JP3176028B2 (ja) | 1995-10-13 | 1995-10-13 | フリップチップ実装方法及びフリップチップ実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26601595A JP3176028B2 (ja) | 1995-10-13 | 1995-10-13 | フリップチップ実装方法及びフリップチップ実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09115954A true JPH09115954A (ja) | 1997-05-02 |
| JP3176028B2 JP3176028B2 (ja) | 2001-06-11 |
Family
ID=17425198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26601595A Expired - Fee Related JP3176028B2 (ja) | 1995-10-13 | 1995-10-13 | フリップチップ実装方法及びフリップチップ実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3176028B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000269239A (ja) * | 1999-03-15 | 2000-09-29 | Seiko Epson Corp | Ｉｃチップ搬送システム、ｉｃチップ実装システム、ｉｃチップ搬送方法およびｉｃチップ実装方法 |
| JP2004247706A (ja) * | 2003-01-23 | 2004-09-02 | Shinko Electric Ind Co Ltd | 電子部品実装構造及びその製造方法 |
| KR100460048B1 (ko) * | 2002-02-06 | 2004-12-04 | 주식회사 칩팩코리아 | 범프 칩 케리어 패키지 및 그의 제조방법 |
| KR100699874B1 (ko) * | 2005-11-08 | 2007-03-28 | 삼성전자주식회사 | 삽입형 연결부를 갖는 비. 지. 에이 패키지 그 제조방법 및이를 포함하는 보드 구조 |
| JP2008124107A (ja) * | 2006-11-09 | 2008-05-29 | Fujitsu Ltd | 配線基板、半導体部品及び配線基板の製造方法 |
| JP2010103344A (ja) * | 2008-10-24 | 2010-05-06 | Hakodate Electronics Co Ltd | 配線基板及びその製造方法 |
| CN102922076A (zh) * | 2012-11-05 | 2013-02-13 | 大恒新纪元科技股份有限公司 | 一种镜片焊接装置及使用该焊接装置的焊接方法 |
| CN111052584A (zh) * | 2017-08-30 | 2020-04-21 | 日立汽车系统株式会社 | 功率半导体装置及其制造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019204841A (ja) | 2018-05-22 | 2019-11-28 | 株式会社村田製作所 | 半導体装置 |
-
1995
- 1995-10-13 JP JP26601595A patent/JP3176028B2/ja not_active Expired - Fee Related
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000269239A (ja) * | 1999-03-15 | 2000-09-29 | Seiko Epson Corp | Ｉｃチップ搬送システム、ｉｃチップ実装システム、ｉｃチップ搬送方法およびｉｃチップ実装方法 |
| KR100460048B1 (ko) * | 2002-02-06 | 2004-12-04 | 주식회사 칩팩코리아 | 범프 칩 케리어 패키지 및 그의 제조방법 |
| JP2004247706A (ja) * | 2003-01-23 | 2004-09-02 | Shinko Electric Ind Co Ltd | 電子部品実装構造及びその製造方法 |
| US7573135B2 (en) | 2003-01-23 | 2009-08-11 | Shinko Electric Industries Co., Ltd. | Electronic parts packaging structure in which a semiconductor chip is mounted on a wiring substrate and buried in an insulation film |
| JP4489411B2 (ja) * | 2003-01-23 | 2010-06-23 | 新光電気工業株式会社 | 電子部品実装構造の製造方法 |
| KR100699874B1 (ko) * | 2005-11-08 | 2007-03-28 | 삼성전자주식회사 | 삽입형 연결부를 갖는 비. 지. 에이 패키지 그 제조방법 및이를 포함하는 보드 구조 |
| JP2008124107A (ja) * | 2006-11-09 | 2008-05-29 | Fujitsu Ltd | 配線基板、半導体部品及び配線基板の製造方法 |
| JP2010103344A (ja) * | 2008-10-24 | 2010-05-06 | Hakodate Electronics Co Ltd | 配線基板及びその製造方法 |
| CN102922076A (zh) * | 2012-11-05 | 2013-02-13 | 大恒新纪元科技股份有限公司 | 一种镜片焊接装置及使用该焊接装置的焊接方法 |
| CN102922076B (zh) * | 2012-11-05 | 2015-07-15 | 大恒新纪元科技股份有限公司 | 一种镜片焊接装置及使用该焊接装置的焊接方法 |
| CN111052584A (zh) * | 2017-08-30 | 2020-04-21 | 日立汽车系统株式会社 | 功率半导体装置及其制造方法 |
| CN111052584B (zh) * | 2017-08-30 | 2023-07-11 | 日立安斯泰莫株式会社 | 功率半导体装置及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3176028B2 (ja) | 2001-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000036520A (ja) | フリップチップ実装方法及び装置 | |
| JP2008205321A (ja) | 電子部品および電子装置の製造方法 | |
| US7919356B2 (en) | Method and structure to reduce cracking in flip chip underfill | |
| JPH09115954A (ja) | フリップチップ実装方法 | |
| JP3509507B2 (ja) | バンプ付電子部品の実装構造および実装方法 | |
| JPH0296343A (ja) | 混成集積回路装置の製造方法 | |
| JP2943764B2 (ja) | フリップチップ実装型半導体素子の樹脂封止構造 | |
| JP2002270642A (ja) | 半導体装置の製造方法 | |
| JP2002373914A (ja) | 電子部品接続構造体 | |
| JP3705159B2 (ja) | 半導体装置の製造方法 | |
| JPH11150206A (ja) | 半導体素子の実装基板 | |
| JP2009158890A (ja) | 電子装置の製造方法 | |
| JPH09162229A (ja) | 半導体ユニット及びその半導体素子の実装方法 | |
| JP4882570B2 (ja) | モジュールの製造方法と、それにより製造したモジュール | |
| JP3565092B2 (ja) | 半導体装置の製造方法 | |
| JP2003158154A (ja) | 電子部品実装方法 | |
| JP3708478B2 (ja) | 電子部品の実装方法 | |
| JPH1126511A (ja) | バンプ付きワークの実装方法 | |
| JPH1098077A (ja) | 半導体装置の製造方法 | |
| JPH11111755A (ja) | 半導体装置の製造方法 | |
| JP2003332381A (ja) | 電子部品の実装方法 | |
| JP3273556B2 (ja) | 機能素子の実装構造体とその製造方法 | |
| JPH0888464A (ja) | フリップチップ実装方法 | |
| JP2000228424A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2001007503A (ja) | 電子部品の実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010321 |
|
| LAPS | Cancellation because of no payment of annual fees |