JPH0296343A - 混成集積回路装置の製造方法 - Google Patents

混成集積回路装置の製造方法

Info

Publication number
JPH0296343A
JPH0296343A JP63248739A JP24873988A JPH0296343A JP H0296343 A JPH0296343 A JP H0296343A JP 63248739 A JP63248739 A JP 63248739A JP 24873988 A JP24873988 A JP 24873988A JP H0296343 A JPH0296343 A JP H0296343A
Authority
JP
Japan
Prior art keywords
thermosetting resin
solder
resin
semiconductor chip
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63248739A
Other languages
English (en)
Other versions
JP2676828B2 (ja
Inventor
Yutaka Fukuda
豊 福田
Hiroyuki Yamakawa
裕之 山川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NipponDenso Co Ltd filed Critical NipponDenso Co Ltd
Priority to JP63248739A priority Critical patent/JP2676828B2/ja
Publication of JPH0296343A publication Critical patent/JPH0296343A/ja
Application granted granted Critical
Publication of JP2676828B2 publication Critical patent/JP2676828B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29015—Shape in top view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はフリップチップの半導体チップを基板等にワイ
ヤレスボンディングするタイプの混成集積回路装置の製
造方法に関するものである。
〔従来の技術〕
従来、例えば特開昭５３−２１７７１号公報に示されて
いるように、フリップチップを基板に実装した構造にお
いて、チップ・基板間にエポキシ系樹脂、シリコン系樹
脂、光硬化樹脂等の樹脂材を充填することにより、チッ
プ・基板間の熱膨張差による耐熱疲労性を改善できるこ
とが知られている。
その製造方法は第３図（ａ）、［有］）に示すように、
配線１０２が施された基板１０１上にフリップチップ１
０３を半田１０４を介して半田付けした後（第３図（ａ
））、フリップチップ１０３の周辺に樹脂１０５を塗布
し、その毛細管現象を利用してチップ・基板間に充填し
た後、硬化するようにしていた（第３図（ｂ））。
〔発明が解決しようとする課題〕
この時、チップ・基板間の狭いギャップに樹脂を充填す
る為に樹脂の粘度を十分下げる必要があり、その結果、
他の材質特性、例えば熱膨張係数・弾性率に制約が生じ
てしまう。又、チップに形成されるバンプの高さのばら
つきの影響を受Ｐすて、チップ・基板間の樹脂厚がばら
ついたり、第３図（ｂ）に示すようにチップ周辺におい
ても樹脂厚のばらつきが生じてしまい、延いては樹脂と
基板の熱膨張差により樹脂が割れたり、基板から剥離し
てしまうという問題があった。
そこで本発明は上記の問題点に鑑みなされたものであっ
て、特に樹脂の粘度を下げる事なくチップと被搭載部材
（上述の例では基板に相当）との間に十分に樹脂を充填
できるようにし、さらに上述のような製造過程における
ばらつきを極力小さくすることができる混成集積回路装
置の製造方法を提供する事を目的としている。
〔課題を解決するための手段〕
上記の目的を達成する為に本発明の混成集積回路装置の
製造方法は、半導体チップと該半導体チップが搭載され
る被搭載部材との間に固体で且つ板状の熱硬化樹脂を介
すると共に、前記半導体チップおよび前記被搭載部材の
ボンディング部分が半田を介して対向するように前記半
導体チップ。
前記熱硬化樹脂、および前記被搭載部材を設置する工程
と、 前記半田の融点以上の温度で、短時間の熱処理を行い前
記熱硬化樹脂が固い状態で前記半田をリフローする工程
と、 前記熱硬化樹脂の硬化可能温度以上で且つ前記半田の融
点より低い温度にて熱処理を行い、前記熱硬化樹脂を軟
化した後、引続き硬化させる工程とを備える事を特徴と
している。
又、上記の製造方法において、前記固体で且つ板状の熱
硬化樹脂は、前記ボンディング部分から平面方向の端面
に延びる溝を有したものを用いるようにしても良い。
田にて半導体チップを保持した状態で行われるので、半
導体チップ・被搭載部材間の間隔は均一に保たれ、樹脂
厚にばらつきがほとんど生しなくなる。
又、熱硬化樹脂として端面へ延びる溝を有するものを用
いると、樹脂の硬化後にはボイドのない良好な状態にて
半導体チップ・被搭載部材間に樹脂が充填するようにな
る。
〔作用〕
そこで本発明によると、半導体チップと被搭載部材との
間に存在することになる熱硬化樹脂は、半導体チップの
ボンディング後に塗布するのではなく、ボンディング部
分の半田をリフローする前に予じめその間に存在してい
るので、その後の工程にて軟化した後、引続き硬化させ
ることにより半導体チップ・被搭載部材間に良好な状態
で十分に充填するようになる。さらに、半田のりフロー
および熱硬化樹脂の軟化・硬化の工程は、その際にそれ
ぞれが固い状態である熱硬化樹脂および半〔実施例〕 以下、本発明を図面に示す実施例を用いて説明する。
第１図（ａ）〜（ｄ）は本発明の一実施例を工程順に説
明する為の断面図であり、第１図（ｅ）はそのうち熱硬
化樹脂の平面図をあられしている。図においてｌはアル
ミナ基板、ガラス基板等から成る基板であり、本発明で
言う被搭載部材に相当する。この基板１の表面上には配
線２が形成されており、さらに配線２の後述するフリッ
プチップ５とのボンディング部分には迎え半田３が形成
されている。
そして、この迎え半田３の部分を開口した熱硬化樹脂４
を基板１上に設置する（第１図（ａ））。この熱硬化樹
脂４の平面形状は第１図（ｅ）に示すような平板形状を
しており、ボンディング部分に開口した部分から平面方
向の端面４２へ延びる溝４１を有している。又、その板
厚は均一に形成されている。さらに熱硬化樹脂４は本実
施例の場合には固体状のエポキシ系の樹脂を用いてる。
次に、電極に半田から成るバンプ６を有するフリップチ
ップ５をそのバンプ６が前述のボンディング部に対応す
るようにして熱硬化樹脂４上に設置する（第１図（ｂ）
）。
そうした上で、第２図の温度プロファイルに示すように
、半田の融点（１８３°Ｃ）以上の温度Ｔａ。
例えばＴａ＝２６０°Ｃにて約１０秒間放置して熱処理
を行う（第１図（Ｃ））。この時、１０秒間熱処理を行
うと、基板１．フリップチップ５等から熱が伝わって半
田が完全に溶融するようになる。−方、半田より熱伝導
が悪い熱硬化樹脂４では多少軟化し始めるが、このよう
な短時間ではまだ十分固い状態であり、フリップチップ
５の底面を保持してチップ・基板間距離を一定に保って
いる。
その後、熱処理の温度を下げて、第２図に示すように熱
硬化樹脂４の硬化可能温度以上で且つ半田の融点より低
い温度Ｔｂ、例えばＴｂ＝１６０°Ｃにて約４時間熱を
加える。この時ボンディング部分の半田は固形化して柱
状半田７となり、熱硬化樹脂４はまず軟化して液状とな
り、その表面張力により柱状半田７の周囲を含むチップ
・基板間に充填するようになる。その後、熱処理が進む
につれて熱硬化樹脂４は硬化して第１図（ｄ）に示すよ
うな状態になる。ここで、熱硬化樹脂４が軟化している
状態においても柱状半田７が固体状であるので、半導体
チップ５と基板１との間隔は一定に保たれており、熱硬
化樹脂４の硬化後においてもその間隔を均一に保つこと
ができる。
そこで本実施例によると、熱硬化樹脂４は基板１とフリ
ップチップ５との間に予じめ存在しているので十分に充
填することができ、従来技術のように樹脂厚がばらつく
というような不具合はなく、又、樹脂の粘度は任意のも
のを使用できる。又、半田のりフローおよび熱硬化樹脂
４の軟化・硬化の工程はその際にそれぞれが固い状態で
ある熱硬化樹脂４および柱状半田７にてフリップチップ
５を保持した状態で行われるのでフリップチップ５・基
板１間の間隔は均一に保たれ、その間の樹脂厚にばらつ
きがほとんど生じなくなる。尚、フリップチップ５・基
板１間の間隔は第１図（ａ）の状態における固体状の熱
硬化樹脂４の板厚により設定されるので、固体状の熱硬
化樹脂４はその平面方向にわたって所望の均一な板厚に
する必要がある。
又、本実施例では熱硬化樹脂４の形状を第１図（ｅ）に
示すように溝４１を形成した形状としているので、第１
図（ｄ）を用いて説明した工程において、熱硬化樹脂４
が軟化し、硬化する際にこの熱硬化樹脂４と柱状半田７
との間に存在していたエアを外部に抜くことができ、硬
化後の熱硬化樹脂４内にはボイド（気泡）が存在しなく
なる。又、熱硬化樹脂４の体積を所定の値にしておけば
硬化後にフリップチップ５からの樹脂のはみだしのない
構成が実現できる。尚、熱硬化樹脂４はその硬化工程に
おいて約１０％の体積減少があるので、予じめその大き
さはフリップチップ５の大きさより少し大きくしておく
必要がある。
さらに、第３図を用いて説明した従来技術によると半田
リフローの為の加熱工程の後に一度温度を下げ、その後
に樹脂の加熱の為に再び温度を上げる必要があり製造時
間が長くなってしまうという不具合があるのに対して、
本実施例によると半田リフローを行った後、引続き樹脂
の軟化・硬化工程を行っているのでその分製造時間を短
くすることができ有利である。
以上、本発明を上記実施例を用いて説明したが本発明は
それに規定されることなく、その主旨を逸脱しない限り
例えば以下に示す如く種々変形可能である。
■半田のりフロー工程における「短時間」とは、熱硬化
樹脂４が十分固くフリップチップ５を保持できる範囲の
時間であり、上記の例ではりフロー温度がＴａ＝２６０
°Ｃでありその場合には約１分間ぐらいで熱硬化樹脂４
が軟かくなってしまうのでそれよりも短い時間である。
■上記の例では半田として共晶半田（融点１８３°Ｃ）
を用いているが、６４半田（融点２００°Ｃ）等の他の
半田を用いてもよい。又、熱硬化樹脂４も例えばエポキ
シ変性フェノール、フェノール変形エポキシ等の他の熱
硬化樹脂を用いてもよい。
■上記実施例ではフリップチップタイプのものについて
本発明を適用しているが、本発明は他の表面実装タイプ
の混成集積回路装置にも適用可能であり、例えばＴＡＢ
方式に適用する場合には本発明で言う被搭載部材はリー
ドに相当する。
〔発明の効果］ 以上述べたように、本発明によると特に樹脂の粘度を下
げる事なく半導体チップと被搭載部材との間に十分に樹
脂を充填できるようになり、さらに製造過程におけるば
らつきを極力小さくすることができ、耐熱疲労性が優れ
た混成集積回路装置を製造できるという優れた効果があ
る。
又、熱硬化樹脂に端面へ延びる溝を設けておく事により
、硬化後にボイドのない良好な熱硬化樹脂にすることか
できるという効果もある。
【図面の簡単な説明】
第１図（ａ）〜（ｄ）は本発明の一実施例を工程順に説
明する為の断面図、第１図（ｅ）は熱硬化樹脂の平面図
、第２図は各熱処理工程の温度プロファイルを表わす図
、第３図（ａ）、　（ｂ）は従来技術を説明する為の断
面図である。 １・・・基板、２・・・配線、３・・・迎え半田、４・
・・熱硬化樹脂、５・・・フリップチップ、６・・・バ
ンプ、７・・・柱状半田、４１・・・溝。

Claims (2)

    【特許請求の範囲】
  1. （１）　半導体チップと該半導体チップが搭載される被
    搭載部材との間に固体で且つ板状の熱硬化樹脂を介する
    と共に、前記半導体チップおよび前記被搭載部材のボン
    ディング部分が半田を介して対向するように前記半導体
    チップ、前記熱硬化樹脂、および前記被搭載部材を設置
    する工程と、 前記半田の融点以上の温度で、短時間の熱処理を行い前
    記熱硬化樹脂が固い状態で前記半田をリフローする工程
    と、 前記熱硬化樹脂の硬化可能温度以上で且つ前記半田の融
    点より低い温度にて熱処理を行い、前記熱硬化樹脂を軟
    化した後、引続き硬化させる工程と を備えることを特徴とする混成集積回路装置の製造方法
    。
  2. （２）　前記固体で且つ板状の熱硬化樹脂は、前記ボン
    ディング部分から平面方向の端面に延びる溝を有したも
    のを用いる請求項１記載の混成集積回路装置の製造方法
    。
JP63248739A 1988-09-30 1988-09-30 混成集積回路装置の製造方法 Expired - Lifetime JP2676828B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63248739A JP2676828B2 (ja) 1988-09-30 1988-09-30 混成集積回路装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63248739A JP2676828B2 (ja) 1988-09-30 1988-09-30 混成集積回路装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0296343A true JPH0296343A (ja) 1990-04-09
JP2676828B2 JP2676828B2 (ja) 1997-11-17

Family

ID=17182645

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63248739A Expired - Lifetime JP2676828B2 (ja) 1988-09-30 1988-09-30 混成集積回路装置の製造方法

Country Status (1)

Country Link
JP (1) JP2676828B2 (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0422144A (ja) * 1990-05-17 1992-01-27 Hitachi Ltd 電子部品の実装基板および実装方法
US5347162A (en) * 1989-08-28 1994-09-13 Lsi Logic Corporation Preformed planar structures employing embedded conductors
US5489804A (en) * 1989-08-28 1996-02-06 Lsi Logic Corporation Flexible preformed planar structures for interposing between a chip and a substrate
US5504035A (en) * 1989-08-28 1996-04-02 Lsi Logic Corporation Process for solder ball interconnecting a semiconductor device to a substrate using a noble metal foil embedded interposer substrate
JPH08236578A (ja) * 1995-03-01 1996-09-13 Nec Corp 半導体素子のフリップチップ実装方法およびこの実装方 法に用いられる接着剤
US5770889A (en) * 1995-12-29 1998-06-23 Lsi Logic Corporation Systems having advanced pre-formed planar structures
US5834799A (en) * 1989-08-28 1998-11-10 Lsi Logic Optically transmissive preformed planar structures
EP0860871A3 (en) * 1997-02-25 1999-12-01 Oki Electric Industry Co., Ltd. Method of manufacturing semiconductor device
US6094354A (en) * 1996-12-03 2000-07-25 Nec Corporation Chip component mounting board, chip component mounting structure, and method of manufacturing chip component mounting board
JP2001298052A (ja) * 2000-02-09 2001-10-26 Interuniv Micro Electronica Centrum Vzw 接着剤を用いた半導体素子のフリップチップアセンブリ方法
WO2002054476A1 (fr) * 2000-12-28 2002-07-11 Toray Engineering Co., Ltd. Procede de montage de puce
US6429516B1 (en) * 1997-02-28 2002-08-06 Fujitsu, Limited Structure for mounting a bare chip using an interposer
JP2003289089A (ja) * 2002-03-28 2003-10-10 Sumitomo Bakelite Co Ltd 半導体装置の製造方法及び半導体装置
US6670264B2 (en) 2001-10-29 2003-12-30 Fujitsu Limited Method of making electrode-to-electrode bond structure and electrode-to-electrode bond structure made thereby
JP2007073775A (ja) * 2005-09-07 2007-03-22 Mitsumasa Koyanagi 三次元積層構造を持つ集積回路装置の製造方法
JP2014036161A (ja) * 2012-08-09 2014-02-24 Sharp Corp 電子機器及び電子機器の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001320145A (ja) * 2000-05-10 2001-11-16 Nec Corp 電子部品の実装構造および実装方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59106140A (ja) * 1982-12-10 1984-06-19 Matsushita Electronics Corp 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59106140A (ja) * 1982-12-10 1984-06-19 Matsushita Electronics Corp 半導体装置

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5347162A (en) * 1989-08-28 1994-09-13 Lsi Logic Corporation Preformed planar structures employing embedded conductors
US5410805A (en) * 1989-08-28 1995-05-02 Lsi Logic Corporation Method and apparatus for isolation of flux materials in "flip-chip" manufacturing
US5489804A (en) * 1989-08-28 1996-02-06 Lsi Logic Corporation Flexible preformed planar structures for interposing between a chip and a substrate
US5504035A (en) * 1989-08-28 1996-04-02 Lsi Logic Corporation Process for solder ball interconnecting a semiconductor device to a substrate using a noble metal foil embedded interposer substrate
US5834799A (en) * 1989-08-28 1998-11-10 Lsi Logic Optically transmissive preformed planar structures
JPH0422144A (ja) * 1990-05-17 1992-01-27 Hitachi Ltd 電子部品の実装基板および実装方法
JPH08236578A (ja) * 1995-03-01 1996-09-13 Nec Corp 半導体素子のフリップチップ実装方法およびこの実装方 法に用いられる接着剤
US5770889A (en) * 1995-12-29 1998-06-23 Lsi Logic Corporation Systems having advanced pre-formed planar structures
US6094354A (en) * 1996-12-03 2000-07-25 Nec Corporation Chip component mounting board, chip component mounting structure, and method of manufacturing chip component mounting board
EP0860871A3 (en) * 1997-02-25 1999-12-01 Oki Electric Industry Co., Ltd. Method of manufacturing semiconductor device
US6429516B1 (en) * 1997-02-28 2002-08-06 Fujitsu, Limited Structure for mounting a bare chip using an interposer
JP2001298052A (ja) * 2000-02-09 2001-10-26 Interuniv Micro Electronica Centrum Vzw 接着剤を用いた半導体素子のフリップチップアセンブリ方法
WO2002054476A1 (fr) * 2000-12-28 2002-07-11 Toray Engineering Co., Ltd. Procede de montage de puce
US6913945B2 (en) 2000-12-28 2005-07-05 Toray Engineering Co., Ltd. Method of mounting a chip
US6670264B2 (en) 2001-10-29 2003-12-30 Fujitsu Limited Method of making electrode-to-electrode bond structure and electrode-to-electrode bond structure made thereby
US6873056B2 (en) 2001-10-29 2005-03-29 Fujitsu Limited Electrode-to-electrode bond structure
JP2003289089A (ja) * 2002-03-28 2003-10-10 Sumitomo Bakelite Co Ltd 半導体装置の製造方法及び半導体装置
JP2007073775A (ja) * 2005-09-07 2007-03-22 Mitsumasa Koyanagi 三次元積層構造を持つ集積回路装置の製造方法
WO2007037106A1 (ja) * 2005-09-07 2007-04-05 Mitsumasa Koyanagi 三次元積層構造を持つ集積回路装置の製造方法
JP2014036161A (ja) * 2012-08-09 2014-02-24 Sharp Corp 電子機器及び電子機器の製造方法

Also Published As

Publication number Publication date
JP2676828B2 (ja) 1997-11-17

Similar Documents

Publication Publication Date Title
US6046077A (en) Semiconductor device assembly method and semiconductor device produced by the method
JP3233535B2 (ja) 半導体装置及びその製造方法
US6576495B1 (en) Microelectronic assembly with pre-disposed fill material and associated method of manufacture
JPH0296343A (ja) 混成集積回路装置の製造方法
JP3326382B2 (ja) 半導体装置の製造方法
JP2012028484A (ja) モジュールと、その製造方法
US20020089836A1 (en) Injection molded underfill package and method of assembly
JP2002373914A (ja) 電子部品接続構造体
JP3205686B2 (ja) 実装用半導体装置とその実装方法
JP3532450B2 (ja) Ｂｇａ型半導体パッケージの実装構造およびその実装方法
JP3890814B2 (ja) 電子部品の実装方法
JP4421118B2 (ja) 半導体装置製造方法
JP2000357714A (ja) 半導体装置及びその製造方法
JP4752717B2 (ja) モジュールの製造方法
JPH0551179B2 (ja)
JP2000058597A (ja) 電子部品実装方法
JPH11111755A (ja) 半導体装置の製造方法
JP2914569B1 (ja) 半導体素子の実装方法とその実装体
JPH11260860A (ja) チップ部品のプリント配線基板への搭載方法
KR20030095036A (ko) 플립 칩 패키지의 솔더 범프 연결방법
JP3298627B2 (ja) 半導体装置と接続用はんだボール基部補強方法
JP2000100836A (ja) 半導体チップの実装方法
JP2001332584A (ja) 半導体装置、その製造方法、基板及び半導体チップ
JP3319127B2 (ja) 半導体装置及びその製造方法
JPH11274235A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090725

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090725

Year of fee payment: 12