JP2000100836A - 半導体チップの実装方法 - Google Patents
半導体チップの実装方法Info
- Publication number
- JP2000100836A JP2000100836A JP27325798A JP27325798A JP2000100836A JP 2000100836 A JP2000100836 A JP 2000100836A JP 27325798 A JP27325798 A JP 27325798A JP 27325798 A JP27325798 A JP 27325798A JP 2000100836 A JP2000100836 A JP 2000100836A
- Authority
- JP
- Japan
- Prior art keywords
- adhesive layer
- semiconductor chip
- adhesive
- mounting
- die pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L24/743—Apparatus for manufacturing layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L2224/743—Apparatus for manufacturing layer connectors
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Abstract
とを接合する接着剤の厚みを大きく確保できるようにす
る。 【解決手段】 所定の実装対象物2A(2)に半導体チ
ップ3を実装する方法であって、上記実装対象物2A
(2)上に第1接着層70を形成した後に、この第1接
着層70上に第2接着層71をさらに形成し、上記第1
および第2接着層70,71を介して上記実装対象物2
A(2)上に半導体チップ3を実装する。好ましくは、
上記第1および第2接着層70,71を、熱硬化性の接
着剤によって形成し、また上記第1接着層70が完全に
熱硬化していない状態において、上記第1接着層70上
に上記第2接着層71を形成する。
Description
や配線基板などの所定の実装対象物に半導体チップを実
装する方法に関する。
示したような構成のものがある。この種の半導体装置1
は、ダイパッド2上に実装された半導体チップ3と、樹
脂パッケージ6の内に形成された複数の内部リード50
と、各内部リード50にそれぞれ連続するとともに樹脂
パッケージ6の外部に形成された複数の外部リード51
と、を有しており、各内部リード50と半導体チップ3
の端子部(図示略)との間がワイヤ4を介して接続され
た構成とされている。
場合には、金属板を打ち抜き形成することによって得ら
れる、いわゆるリードフレームが使用される。図8に示
したように、まずダイパッド2上に、たとえば熱硬化性
樹脂製などの接着剤7を介して半導体チップ3が実装さ
れる。具体的には、ダイパッド2上に液状ないし固体状
の接着剤7を塗布または載置し、粘液状態とされた接着
剤7上に半導体チップ3を圧し付けるようにして載置し
た状態で接着剤7を加熱硬化することによってダイパッ
ド2上に半導体チップ3が実装固定される。そして、半
導体チップ3の上面に形成された端子部と、各内部リー
ド50との間をワイヤ4を介して接続した後に半導体チ
ップ3、ワイヤ4および内部リード50を封止するよう
にして樹脂パッケージ6が形成される。さらに、リード
カット工程およびリードフォーミング工程などを経て図
7に示したような半導体装置1が得られる。
成の半導体装置1では、ダイパッド2上に半導体チップ
3を実装した後にワイヤボンディングを行い、樹脂パッ
ケージ6を形成することから、ワイヤボンディング工程
や樹脂パッケージング工程において半導体チップ3とダ
イパッド2とを接続している接着剤7が加熱されること
になる。また、上記構成の半導体装置1は、チップ抵抗
器などの他の電子部品とともにプリント配線基板などに
ハンダなどを用いて実装されるため、このときにも上記
接着剤7が加熱される。このように、上記接着剤7は、
半導体チップ3が実装された後においても、加熱・冷却
が繰り返され、このときに接着剤7と半導体チップ3お
よびダイパッド2との間に応力が集中することになる。
したがって、加熱・冷却の繰り返しによる応力集中を緩
和すべく、上記接着剤7の厚みを比較的に大きく(たと
えば50μm以上)維持しつつ半導体チップ3をダイパ
ッド2上に実装する必要がある。
状化された接着剤7上に半導体チップ3を圧し付けて載
置し、これを加熱硬化させることによって半導体チップ
3を実装していたため、接着剤7を厚みを比較的に大き
く維持しつつ半導体チップ3を実装するのは困難であっ
た。このため、半導体チップ3を圧し付けずに液状化し
た接着剤7上に自然状態で載置し、この状態で接着剤7
を硬化させることも考えられる。ところが、これでは接
着剤7の厚みが均一とならず、また所望部位に半導体チ
ップ3が実装固定されるとは限らないため、後に行われ
るワイヤボンディング工程におけるワイヤボンディング
精度に影響を与えかねないし、しかも半導体チップ3と
接着剤7との間の接合力の面においても問題がある。
されたものであって、半導体チップとダイパッドなどの
実装対象物とを接合する接着剤の厚みを大きく確保でき
るようにすることをその課題としている。
は、次の技術的手段を講じている。
体チップの実装方法は、所定の実装対象物に半導体チッ
プを実装する方法であって、上記実装対象物上に第1接
着層を形成した後に、この第1接着層上に第2接着層を
さらに形成し、上記第1接着層および第2接着層を介し
て上記実装対象物上に半導体チップを実装することを特
徴としている。上記実装対象物としては、金属板を打ち
抜き形成することによって得られる半導体装置製造用の
リードフレーム、あるいは絶縁性基板の表面に上記半導
体チップの端子部と導通接続される端子部が形成された
配線基板などが挙げられる。なお、ここでいう「配線基
板」は、半導体装置を製造する際に使用されるポリイミ
ド樹脂製などの半導体装置製造用の基板や、半導体チッ
プやチップ抵抗器などの各種の電子部品が実装されるプ
リント配線基板の双方が含まれるものとする。
スダウン方式、すなわち半導体チップの端子部形成面を
実装対象物に対面させて実装する場合には、絶縁性を有
する組成物によって上記各接着層を形成するのが好まし
い。一方、フェイスアップ方式、すなわち半導体チップ
の端子部形成面を上方に向けるようにして半導体チップ
を実装する場合には、上記各接着層は必ずしも絶縁性を
有する組成物によって形成する必要はなく、導体成分に
よって各接着層を形成してもよい。
接着層および第2接着層は、熱硬化性の接着剤、たとえ
ばエポキシ樹脂などの熱硬化性樹脂を含む接着剤が好適
に採用される。
状態において第1接着層を形成し、引き続き加熱された
状態において第2接着層を形成すれば、まず第1接着層
が熱硬化し始め、次いで形成される第2接着層が熱硬化
し始めることになる。そして、第2接着層上には、この
第2接着層が完全に硬化しきらない粘液状態において半
導体チップを圧し付けられ、載置される。
プを圧し付けた場合には、第1接着層が先に硬化し始め
ているので、第2接着層は容易に圧し潰されるが、第1
接着層は第2接着層に比較して圧し潰されにくい。この
ため、従来のように接着層が単層で構成されている場合
と比較して本願発明では接着層の厚みを大きくすること
ができる。
体チップの実装工程の後において行われるワイヤボンデ
ィング工程や樹脂パッケージング工程、あるいは半導体
装置をプリント配線基板に実装する工程において加熱・
冷却が繰り返されたとしても、厚みが大きくされた接着
層によって半導体チップと実装対象物との間に作用する
応力を緩和することができる。そして、半導体チップと
実装対象物の間の接合状態を良好に維持することができ
る。
あるいは液体状のいずれでもよく、また第1接着層を形
成する接着剤と第2接着層を形成する接着剤とは、同じ
組成物であっても異なる組成物であってもよい。
記第1接着層が完全に熱硬化していない状態において、
上記第1接着層上に上記第2接着層が形成される。
硬化した状態において第2接着層が形成され、この第2
接着層上に半導体チップが圧し付けられて実装されるこ
とから、第1および第2からなる接着層全体の厚みをよ
り確実に大きくすることができる。そして、第1接着層
が完全に熱硬化していない状態において第2接着層が形
成されることから、第1接着層が完全に熱硬化した場合
と比較して第1接着層と第2接着層との間の接合性が良
好なものとされる。
ぞれ異なる接着剤によって形成してもよいのは上記した
通りであるが、この場合には、上記第1接着層を上記第
2接着層よりも熱硬化速度が小さい接着剤によって形成
してもよい。このようにすれば、第1接着層の硬化具合
を容易コントロールでき、所望の硬化状態とされた第1
接着層上に第2接着層を形成することができる。
付図面を参照して以下に行う詳細な説明によって、より
明らかとなろう。
形態を、図面を参照して具体的に説明する。
装方法が適用された半導体装置の一例を表す全体斜視
図、図2は、図1のII−II線に沿う断面図である。な
お、従来の半導体チップの実装方法を説明するために参
照した図面に表されていた部材および要素などと同等な
ものには同一の符号を付してある。
体装置1は、ダイパッド2上に実装された半導体チップ
3と、この半導体チップ3とワイヤ4を介して導通接続
された複数のリード端子5と、を備えており、半導体チ
ップ3やワイヤ4などが樹脂パッケージ6によって封止
されている。
などのベアチップであり、図2に良く表れているように
第1接着層70および第2接着層71からなる接着層7
を介してダイパッド2上に機械的に接続されている。各
接着層70,71は、たとえば熱硬化性樹脂としてのエ
ポキシ樹脂を含む接着剤などによってそれぞれ形成され
ている。
止された内部リード50と、この内部リード50に連続
するとともに樹脂パッケージ6の外部に形成された外部
リード51とを有している。各外部リード51は、クラ
ンク状に折り曲げられており、その先端部が樹脂パッケ
ージ6の底面と同一高さ位置において水平に延びるよう
になされている。すなわち、この水平状とされた部分に
おいてプリント配線基板などと接続されて半導体装置1
がプリント配線基板などに面実装されるようになされて
いる。
を、本願発明に係る半導体チップの実装方法を含めて図
3ないし図6を参照しつつ具体的に説明する。便宜上、
半導体装置1の製造に使用されるリードフレーム2Aに
ついて先に図3を参照しつつ説明する。
2Aは、長手方向に延びる一対のサイドフレーム20,
20を有しており、これらのサイドフレーム20,20
の間が幅方向に延びるようにして一定間隔毎に設けられ
た複数のクロスフレーム21,…によって掛け渡されて
いる。各サイドフレーム20,20および隣合うクロス
フレーム21,21によって囲まれる領域内2Bには、
後において上記半導体装置1の構成要素となるべきダイ
パッド2、内部リード50および外部リード51が打ち
抜き形成されている。上記領域2B内には、4つのタイ
バー22,…を四辺とする矩形領域2Cが規定されてお
り、この矩形領域2C内にダイパッド2の四隅部が吊り
リード23,…を介して支持されている。各タイバー2
2からは、ダイパッド2側に向けて先端部が延びるよう
にして内部リード50が複数形成されており、各内部リ
ード50に連続して矩形領域2Cの外方側に外部リード
が延出形成されている。
2Aでは、まずダイパッド2上に半導体チップ3が実装
される。半導体チップ3の実装工程は、ダイパッド上に
第1接着層70を形成する工程と、この第1接着層70
上に第2接着層71を形成する工程と、第2接着層71
上に半導体チップ3を載置し、固定する工程からなる。
工程は、図4に示したようにダイパッド2上に粘液状と
された接着剤70を塗布することにより行われる。具体
的には、まずヒータなどが組み込まれた支持台9を予め
加熱しておき、この支持台9上にリードフレーム2Aを
載置する。そして、シリンジ8などから粘液状とされた
接着剤70を吐出させ、これをダイパッド2上に塗布す
る。
などの熱硬化性樹脂を含むものが採用される。もちろ
ん、接着剤としては、シート状された固体接着剤をしよ
うしてもよいし、また常温硬化性の接着剤を用いてもよ
い。常温硬化性の接着剤を用い場合には、リードフレー
ム2Aを予熱しておく必要はない。
示したように引き続き支持台9を加熱しておき、第1接
着層71と同様にシリンジ8などから粘液状とされた接
着剤70を吐出させ、これを第2接着層71上に塗布す
ることにより行われる。第2接着層71の形成工程は、
第1接着層70が完全に硬化した状態において行っても
よいし、ほとんど硬化せずあるいはある程度硬化した状
態において行ってもよい。後述するように、第1接着層
70と第2接着層71との間の接合強度を十分に確保し
つつ、第1および第2接着層70,71からなる接着層
7を厚みを十分に確保するためには、第1接着層70が
ある程度硬化した状態において第2接着層71を形成す
るのが好ましい。
しては、第1接着層70を形成する接着剤と同種のもの
であってもよいが、第2接着層71用としては、第1接
着層70用よりも熱硬化速度が大きいものを採用するの
が好ましい。
は、図6に示したように第2接着層71が十分に熱硬化
していない状態において行われる。すなわち、粘液状態
が維持された第2接着層71上に半導体チップ3を圧し
付けるようにして載置し、各接着層70,71を熱硬化
させることによって半導体チップ3がダイパッド2上に
実装固定される。
粘液状態が維持された第2接着層71上に、半導体チッ
プ3が圧し付けられることから、第2接着層71が圧し
潰される。一方、第1接着層70は、先に形成されてい
ることから、半導体チップ3が圧し付けられたときに
は、ある程度は熱硬化している。このため、第1接着層
70がさほど圧し潰されずに接着層7が硬化するため、
従来のように接着層が単層とされた場合と比較て厚みを
大きくすることができる。
まで熱硬化させた状態で第2接着層71を形成した場合
には、より確実に接着層7の厚みを十分に確保すること
ができる。しかも、第1接着層70が完全に熱硬化した
状態で第2接着層71を形成するものではないため、当
然に第1接着層70と第2接着層71との間の接合性は
良好なものとされる。
第2接着層71を形成する接着剤よりも熱硬化速度の小
さいものを採用することができるのは上記した通りであ
る。この場合、第1接着層70の熱硬化速度が比較的に
小さいために第1接着層の硬化具合をコントロールする
のが容易であり、第1接着層70が所望の状態にまで熱
硬化したときに第2接着層71を形成することが容易と
なる。
た場合には、半導体チップ3に形成された端子部(図示
略)と、リードフレーム2Aの内部リード50との間が
ワイヤ4によって結線される。次に、ダイパッド2、半
導体チップ3、ワイヤ4および内部リード50が樹脂パ
ッケージ6によって封止される。この工程は、たとえば
型締め状態においてキャビティ空間が形成される上下の
金型を用いたトランスファーモールド法などが採用され
る。そして、タイバーカット、リードカットおよびリー
ドフォーミング工程などを経て図1および図2に示した
ような半導体装置1が得られる。
イヤ4と内部リード50や半導体チップ3の端子部との
間の接合性を高めるべく、リードフレーム2Aが加熱さ
れる。また、樹脂パッケージング工程では、溶融した樹
脂が上記キャビティ空間内に注入されて半導体チップ3
ないしダイパッド2が加熱される。このように、半導体
チップ3をダイパッド2上に実装した後においても、ワ
イヤボンディング工程や樹脂パッケージング工程によっ
て半導体チップ3ないしダイパッド2、すなわちこれら
を接合している接着層7が加熱される。本願発明では、
接着層を2層構造とすることによって厚みが十分に確保
されているので、たとえワイヤボンディング工程や樹脂
パッケージング工程において加熱・冷却が繰り返された
としても、半導体チップ3とダイパッド2との間の接合
状態が良好に維持される。
装置1は、既述の通りプリント配線基板などに面実装さ
れるが、この実装にはいわゆるハンダリフローの手法な
どが採用される。このため、半導体装置1を実装する工
程においも加熱・冷却が繰り返されるが、この場合も同
様に半導体チップ3とダイパッド2との間の接合状態が
良好に維持される。
造とされた場合について説明したが、接着層7が3層以
上とされた場合であっても同様な効果が得られるのはい
うまでもない。
Aのダイパッド2上に半導体チップ3を実装する場合に
ついて説明したが、本願発明の技術思想はその他の実装
対象物に半導体チップ3を実装する場合にも適用するこ
とができる。すなわち、実装対象物としては、リードフ
レーム2A(ダイパッド2)に限定されず、たとえばポ
リイミド樹脂製などの半導体装置製造用の基板なども挙
げられる。もちろん、、プリント配線基板上にベアチッ
プを実装する場合にも本願発明の技術思想を適用するこ
とができる。
された半導体装置の一例を表す全体斜視図である。
る実装対象としてのリードフレームの一例を表す平面図
である。
ための要部断面図である。
ための要部断面図である。
ための要部断面図である。
導体装置の一例を表す断面図である。
の要部断面図である。
Claims (6)
- 【請求項1】 所定の実装対象物に半導体チップを実装
する方法であって、 上記実装対象物上に第1接着層を形成した後に、この第
1接着層上に第2接着層をさらに形成し、上記第1接着
層および第2接着層を介して上記実装対象物上に半導体
チップを実装することを特徴とする、半導体チップの実
装方法。 - 【請求項2】 上記第1接着層および第2接着層は、熱
硬化性の接着剤によって形成される、請求項1に記載の
半導体チップの実装方法。 - 【請求項3】 上記第1接着層が完全に硬化していない
状態において、上記第1接着層上に上記第2接着層を形
成する、請求項2に記載の半導体チップの実装方法。 - 【請求項4】 上記第1接着層は、上記第2接着層より
も硬化速度が小さい接着剤によって形成される、請求項
2または3に記載の半導体チップの実装方法。 - 【請求項5】 上記実装対象物は、金属板を打ち抜き形
成することによって得られる半導体装置製造用のリード
フレームである、請求項1ないし4のいずれかに記載の
半導体チップの実装方法。 - 【請求項6】 上記実装対象物は、絶縁性基材の表面に
上記半導体チップの端子部と導通接続される端子部が形
成された配線基板である、請求項1ないし4のいずれか
に記載の半導体チップの実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27325798A JP3872218B2 (ja) | 1998-09-28 | 1998-09-28 | 半導体チップの実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27325798A JP3872218B2 (ja) | 1998-09-28 | 1998-09-28 | 半導体チップの実装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000100836A true JP2000100836A (ja) | 2000-04-07 |
JP3872218B2 JP3872218B2 (ja) | 2007-01-24 |
Family
ID=17525319
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27325798A Expired - Fee Related JP3872218B2 (ja) | 1998-09-28 | 1998-09-28 | 半導体チップの実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3872218B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101038717B1 (ko) * | 2008-07-07 | 2011-06-02 | 엘지이노텍 주식회사 | 반도체 패키징 방법 |
JP2012127781A (ja) * | 2010-12-15 | 2012-07-05 | Denso Corp | 力学量センサ |
JP2018048964A (ja) * | 2016-09-23 | 2018-03-29 | 株式会社鷺宮製作所 | 圧力センサ |
WO2019220710A1 (ja) * | 2018-05-14 | 2019-11-21 | 日立オートモティブシステムズ株式会社 | 物理量測定装置 |
-
1998
- 1998-09-28 JP JP27325798A patent/JP3872218B2/ja not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101038717B1 (ko) * | 2008-07-07 | 2011-06-02 | 엘지이노텍 주식회사 | 반도체 패키징 방법 |
JP2012127781A (ja) * | 2010-12-15 | 2012-07-05 | Denso Corp | 力学量センサ |
JP2018048964A (ja) * | 2016-09-23 | 2018-03-29 | 株式会社鷺宮製作所 | 圧力センサ |
WO2018055952A1 (ja) * | 2016-09-23 | 2018-03-29 | 株式会社鷺宮製作所 | 圧力センサ |
CN109716088A (zh) * | 2016-09-23 | 2019-05-03 | 株式会社鹭宫制作所 | 压力传感器 |
EP3517919A4 (en) * | 2016-09-23 | 2020-04-29 | Saginomiya Seisakusho, Inc. | PRESSURE SENSOR |
WO2019220710A1 (ja) * | 2018-05-14 | 2019-11-21 | 日立オートモティブシステムズ株式会社 | 物理量測定装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3872218B2 (ja) | 2007-01-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3414342B2 (ja) | 集積回路チップの実装構造および実装方法 | |
US7285446B2 (en) | Mounting structure of semiconductor chip, semiconductor device and method of making the semiconductor device | |
JP3462979B2 (ja) | 半導体装置 | |
US5805422A (en) | Semiconductor package with flexible board and method of fabricating the same | |
JPH09330996A (ja) | 電子パッケージ | |
JP2004214509A (ja) | 半導体装置およびそのアセンブリ方法 | |
JPH10275880A (ja) | チップサイズパッケージ半導体 | |
JP2002208668A5 (ja) | ||
WO2004112129A1 (ja) | 電子装置 | |
JPH11312769A (ja) | デバイス放熱用のヒートシンクアセンブリ | |
JPH0296343A (ja) | 混成集積回路装置の製造方法 | |
JPH10112478A (ja) | ボールグリッドアレイ半導体装置及びその実装方法 | |
JP2019091922A (ja) | 半導体装置 | |
JP3872218B2 (ja) | 半導体チップの実装方法 | |
JP2003124262A5 (ja) | ||
JP3825197B2 (ja) | 半導体装置 | |
JP2002093982A (ja) | 半導体装置及びその製造方法 | |
JP2002093988A (ja) | 半導体集積回路パッケージ | |
WO2000009341A1 (fr) | Tete thermique, unite de tete thermique et procede de fabrication correspondant | |
JPH077033A (ja) | 電子部品搭載装置の製造方法 | |
JPH10335386A (ja) | 半導体実装方法 | |
JP2798861B2 (ja) | 混成集積回路装置 | |
JP2003109988A (ja) | 装着ツール及びicチップの装着方法 | |
JP2003163325A (ja) | 半導体装置の製造方法 | |
JPH11260950A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041126 |
|
A977 | Report on retrieval |
Effective date: 20060711 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20060725 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060922 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061017 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061019 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |