JP2002093988A - 半導体集積回路パッケージ - Google Patents

半導体集積回路パッケージ

Info

Publication number
JP2002093988A
JP2002093988A JP2000284596A JP2000284596A JP2002093988A JP 2002093988 A JP2002093988 A JP 2002093988A JP 2000284596 A JP2000284596 A JP 2000284596A JP 2000284596 A JP2000284596 A JP 2000284596A JP 2002093988 A JP2002093988 A JP 2002093988A
Authority
JP
Japan
Prior art keywords
flexible
substrate
integrated circuit
semiconductor chip
circuit package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000284596A
Other languages
English (en)
Inventor
Naoto Nakatani
直人 中谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Avionics Co Ltd
Original Assignee
Nippon Avionics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Avionics Co Ltd filed Critical Nippon Avionics Co Ltd
Priority to JP2000284596A priority Critical patent/JP2002093988A/ja
Publication of JP2002093988A publication Critical patent/JP2002093988A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 フリップチップ半導体チップを実装したフレ
キシブル基板を有する半導体集積回路パッケージにおい
て、フレキシブル基板の放熱性を向上させる。 【解決手段】 半導体チップを実装した複数のフレキシ
ブル基板と、複数のフレキシブル基板の一辺に沿って形
成された接続端子群と、一方の面に前記フレキシブル基
板側の接続端子が接続される接続端子群が形成されたリ
ジッド子基板と、これらフレキシブル基板およびリジッ
ド子基板を封止する封止材とを備え、複数のフレキシブ
ル基板を子基板に対して起立させかつ互いにほぼ平行に
固定した。フレキシブル基板は子基板に対して垂直が好
ましいが、斜めに傾斜させてもよい。フレキシブル基板
の間隙に樹脂を充填する場合には、この樹脂を熱伝導性
の良いものにするのがよい。半導体チップにはヒートシ
ンクとなる放熱板を接着しておいてもよい。この放熱板
は封止樹脂からパッケージの外へ突出させることができ
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、半導体チップを
実装したフレキシブル基板を用いて3次元実装を可能に
した半導体集積回路パッケージに関するものである。
【0002】
【従来の技術】半導体集積回路パッケージの実装密度を
高めるために半導体チップを3次元に実装することが考
えられている。例えば半導体チップをフレキシブル基板
に実装した後、このフレキシブル基板を複数枚積層する
ことが考えられる。この場合にはフレキシブル基板を接
着層を挟んで水平に(厚さ方向に)積層するものであ
る。
【0003】
【発明が解決しようとする課題】このように複数のフレ
キシブル基板を積層するものでは、各フレキシブル基板
が密着することになり、フレキシブル基板に実装した半
導体チップがフレキシブル基板の間に挟まれることにな
るため、半導体チップの放熱性が悪いという問題があっ
た。
【0004】この発明はこのような事情に鑑みなされた
ものであり、半導体チップを実装した複数のフレキシブ
ル基板の放熱性を向上させることができる半導体集積回
路パッケージを提供することを目的とする。
【0005】
【発明の構成】この発明によればこの目的は、フリップ
チップ半導体チップを実装したフレキシブル基板を有す
る半導体集積回路パッケージにおいて、半導体チップを
実装した複数のフレキシブル基板と、複数のフレキシブ
ル基板の一辺に沿って形成された接続端子群と、一方の
面に前記フレキシブル基板側の接続端子が接続される接
続端子群が形成されたリジッド子基板と、これらフレキ
シブル基板およびリジッド子基板を封止する封止材とを
備え、前記複数のフレキシブル基板が前記子基板に対し
て起立しかつ互いにほぼ平行に固定されていることを特
徴とする半導体集積回路パッケージ、により達成され
る。
【0006】すなわち複数のフレキシブル基板を互いに
密着させることなくこれらの間隔を拡大することによっ
て放熱性を向上させるものである。フレキシブル基板は
その一辺がその縁に沿ってほぼ垂直に折曲し、この折曲
部の外側面に接続端子群を形成すれば、フレキシブル基
板は子基板に対してほぼ垂直に起立することになる。こ
の時各フレキシブル基板の間には折曲部とほぼ同幅の間
隔が形成されることになり、十分な間隙を形成でき、放
熱性を確保できる。フレキシブル基板は子基板に対して
垂直が好ましいが、斜めに傾斜させたものでもよい。
【0007】フレキシブル基板の間隙に樹脂を充填する
場合には、この樹脂を熱伝導性の良いものにすれば放熱
性は十分に確保できる。フレキシブル基板に実装した半
導体チップにはヒートシンクとなる放熱板を接着してお
いてもよい。この放熱板は封止樹脂からパッケージの外
へ突出させてここを冷却フィンとすることが可能であ
る。放熱板はパッケージから突出させないものであって
もよい。
【0008】フレキシブル基板の半導体チップに接着し
た放熱板と、隣接するフレキシブル基板との間に、冷却
風通路を形成しておいてもよい。この場合には冷却性は
著しく向上する。なお各放熱板の先端(子基板と反対側
の部分)は互いに接続部材に接続しておくことにより、
各放熱板の先端が振動するのを防ぐことができる。
【0009】このように半導体チップを実装した子基板
は、その下面(フレキシブル基板を接続した面と反対の
面)にボールグリッドアレイ構造の端子群(ボール端子
群)を形成しておくことができる。このようにすれば、
ボールグリッドアレイ(BGA)パッケージとしてモジ
ュール化することができる。1枚のフレキシブル基板に
実装する半導体チップは1つに限らず、複数個であって
もよい。
【0010】
【実施態様】図1はこの発明に用いるフレキシブル基板
の1枚を示す斜視図、図2はこれを子基板に接続した実
装状況を示す斜視図、図3は多数のフレキシブル基板を
子基板に接続した実装状況を示す斜視図、図4はモール
ド樹脂で封止(モールド)した状態を示す側断面図であ
る。
【0011】図1、2、3において符号10はフレキシ
ブル基板であり、ポリイミドなどのベースフィルム上に
導電性回路パターンを形成し絶縁フィルム(カバーレ
イ)で被覆したものである。このプリント配線板10の
片面には半導体チップ12が実装されている。このよう
に半導体チップ12を実装したフレキシブル基板10
は、チップオンフレックス(COF)と呼ばれる。この
半導体チップ12は、例えば半導体チップそのものであ
るベアチップにAuやハンダのバンプ(接続突起)を設
けたフリップチップが望ましい。この半導体チップ12
すなわちフリップチップは、面状、すなわちエリアアレ
イ端子を持ち、フレキシブル基板10の表面に形成した
接続端子(パッド)にバンプを接続した状態でフレキシ
ブル基板10に固定される。
【0012】この半導体チップ12のバンプとフレキシ
ブル基板10の接続端子(パッド)との接続には、種々
の方法が適用可能である。例えばバンプは、はんだを用
いる方法で形成したり、金メッキしたバンプとしたり、
ワイヤボンディング法によりボールバンプを形成するこ
とができる。バンプはまた種々の方法によってフレキシ
ブル基板10の端子(パッド)に接続できる。例えば異
方性導電フィルム(Anisotropic Conductive Film:A
CF)を用いる方法、圧着法、圧接法、超音波法、銀ペ
ーストなどの導電性材料を介して接続する方法などが使
用可能である。
【0013】フレキシブル基板10はその一辺に沿って
多数の接続端子14が形成されている。これらの接続端
子14は、フレキシブル基板10に形成した回路パター
ンによって半導体チップ12の接続端子に接続されてい
る。フレキシブル基板10は接続端子14が形成された
領域16がほぼ直角に折曲可能である。
【0014】フレキシブル基板10はこの折曲部16を
折曲し、この折曲部16の外側面(図1、2で下側の
面)に接続端子14を位置させる。フレキシブル基板1
0はこの折曲部16を子基板18に接続して固着され
る。ここに子基板18はソリッドプリント配線基板で作
られ、その上面にはフレキシブル基板10の折曲部16
に設けた接続端子14が接続される多数の接続端子20
(図2参照)が形成されている。
【0015】フレキシブル基板10の接続端子14を子
基板18の接続端子20に接続するには種々の方法が適
用可能である。例えば端子14,20に予備はんだを供
給しておき、両者を接触させて抵抗溶接する局部加熱法
が使用できる。また異方性導電フィルム(ACF)を用
いた圧着法であってもよい。なおここで用いる接続方法
では、子基板14を図示しないマザーボードに表面実装
する際のリフロー温度で溶けないはんだ材料や樹脂材料
などを用いなければならないのは勿論である。
【0016】このようにして複数のフレキシブル基板1
0を子基板18の接続端子20に接続する。この結果複
数のフレキシブル基板10が図3に示すように互いに平
行に子基板18から起立する状態になる。この時フレキ
シブル基板10は子基板18に対して垂直に起立しても
よいが、一定角度に傾いてもよい。各フレキシブル基板
10は互いに平行にするのが望ましい。
【0017】このようにフレキシブル基板10を固着し
た子基板18は、熱伝導性の良い封止樹脂(モールド樹
脂)22によって封止(モールド)される。例えば図4
に示すように、起立したフレキシブル基板10の隙間に
封止樹脂22を流し込み隙間に充填する。この結果半導
体集積回路パッケージ24が出来上がる。各フレキシブ
ル基板10は互いに密着せずこれらの間には大きな間隔
があるから、半導体チップ12の放熱性が良い。特にフ
レキシブル基板10の間隙には熱伝導性が良い樹脂22
をモールドしたから、放熱性は十分に確保される。
【0018】子基板18には、各フレキシブル基板10
の接続端子に接続された回路パターンが内層あるいは外
層に形成されている。子基板18は図示しないマザーボ
ードに装着され、子基板18の回路パターンは子基板1
8に設けたコネクタ(図示せず)を介して、マザーボー
ドに接続される。
【0019】
【他の実施態様】図5は他の実施態様を示す側断面図で
ある。この実施態様は各フレキシブル基板10に実装さ
れた半導体チップ12にヒートシンクとなる放熱板26
を接着したものである。
【0020】放熱板26は金属(アルミニウムなど)や
熱伝導性の良いセラミックの板であり、各半導体チップ
12の裏面(フレキシブル基板10と反対の面)に熱伝
導性が良い絶縁性接着剤で接着される。各放熱板26は
子基板18と反対側の端部が連結板28で連結される。
またこの連結板28には一番端のフレキシブル基板10
Aに間隙を保って対向する放熱板26Aが追加されてい
る。
【0021】放熱板26,26Aの先端、すなわち連結
板28と反対側の端は子基板18に直接あるいはフレキ
シブル基板10の折曲部16を挟んで子基板18に間接
的に押圧される。フレキシブル基板10の折曲部16付
近および放熱板26,26Aの端部には、接着剤30が
付与され、この接着剤30によってフレキシブル基板1
0および放熱板26,26Aが子基板18にしっかりと
固着される。
【0022】このように構成された半導体集積回路パッ
ケージ32によれば、各放熱板26,26Aの間には間
隙34が形成され、この間隙34が冷却風通路になる。
この間隙34に図示しない送風ファンによって冷却風を
送り込むことにより、放熱性を一層高めることができ
る。
【0023】
【他の実施態様】図6は他の実施態様を示す側断面図で
ある。この実施態様は、図4に示した半導体集積回路パ
ッケージ24にボールグリップアレイ構造の端子群を付
加することによりDGAパッケージ36とし、モジュー
ル化したものである。
【0024】すなわち子基板18の下面(フレキシブル
基板10の接続面と反対の面)にボールグリッドアレイ
端子群を形成するはんだボール端子38を設けた。この
ためこのパッケージ36はマザーボード(図示せず)に
形成した接続端子(パッド)に直接実装することができ
る。換言すればこのパッケージ36自身を1つの集積回
路パッケージとして取扱うことが可能になる。なお図6
では前記図4と同一部分に同一符号を付したのでその説
明は繰り返さない。
【0025】
【発明の効果】請求項1〜6の発明は以上のように、半
導体チップを搭載した複数のフレキシブル基板を、これ
らが互いにほぼ平行となるようにそれぞれの一辺をソリ
ッド子基板に接続し、これらフレキシブル基板および子
基板を封止材で封止したものであるから、複数のフレキ
シブル基板を平行に(厚さ方向に)密着させて積層する
場合に比べてフレキシブル基板間の間隔が広くなり、各
フレキシブル基板および半導体チップの放熱性が向上す
る。
【図面の簡単な説明】
【図1】フレキシブル基板を示す斜視図
【図2】フレキシブル基板と子基板の接続を示す図
【図3】多数のフレキシブル基板と子基板の接続を示す
【図4】半導体集積回路パッケージを示す図
【図5】他の実施態様を示す側断面図
【図6】他の実施態様を示す側断面図
【符号の説明】
10 フレキシブル基板 12 半導体チップ 14 フレキシブル基板の接続端子 16 折曲部 18 子基板 20 子基板の接続端子 22 封止樹脂(モールド樹脂) 24、32、36 半導体集積回路パッケージ 26、26A 放熱板 38 はんだボール端子(BGA端子群)

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 フリップチップ半導体チップを実装した
    フレキシブル基板を有する半導体集積回路パッケージに
    おいて、 半導体チップを実装した複数のフレキシブル基板と、複
    数のフレキシブル基板の一辺に沿って形成された接続端
    子群と、一方の面に前記フレキシブル基板側の接続端子
    が接続される接続端子群が形成されたリジッド子基板
    と、これらフレキシブル基板およびリジッド子基板を封
    止する封止材とを備え、前記複数のフレキシブル基板が
    前記子基板に対して起立しかつ互いにほぼ平行に固定さ
    れていることを特徴とする半導体集積回路パッケージ。
  2. 【請求項2】 フレキシブル基板はその一辺がその縁に
    沿ってほぼ直角に折曲され、この折曲部の外側面に接続
    端子群が形成されている請求項1の半導体集積回路パッ
    ケージ。
  3. 【請求項3】 封止材は複数のフレキシブル基板の隙間
    に充填された熱伝導性の良い封止樹脂である請求項1ま
    たは2の半導体集積回路パッケージ。
  4. 【請求項4】 フレキシブル基板に実装された半導体チ
    ップにはヒートシンクとなる放熱板が接着されている請
    求項1〜3のいずれかの半導体集積回路パッケージ。
  5. 【請求項5】 半導体チップはフレキシブル基板と放熱
    板とで挟まれるように接着され、各放熱板と隣接するフ
    レキシブル基板との間に冷却風通路が形成されている請
    求項4の半導体集積回路パッケージ。
  6. 【請求項6】 フレキシブル基板は子基板の一方の面に
    接続され、子基板の他方の面にはボールグリッドアレイ
    構造のボール端子群が形成されている請求項1〜5のい
    ずれかの半導体集積回路パッケージ。
JP2000284596A 2000-09-20 2000-09-20 半導体集積回路パッケージ Pending JP2002093988A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000284596A JP2002093988A (ja) 2000-09-20 2000-09-20 半導体集積回路パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000284596A JP2002093988A (ja) 2000-09-20 2000-09-20 半導体集積回路パッケージ

Publications (1)

Publication Number Publication Date
JP2002093988A true JP2002093988A (ja) 2002-03-29

Family

ID=18768779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000284596A Pending JP2002093988A (ja) 2000-09-20 2000-09-20 半導体集積回路パッケージ

Country Status (1)

Country Link
JP (1) JP2002093988A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7257002B2 (en) 2003-10-06 2007-08-14 Elpida Memory, Inc. Heat radiation device for memory module
KR20130058858A (ko) * 2011-11-28 2013-06-05 삼성전자주식회사 모바일 장치용 반도체 패키지
JP2013131561A (ja) * 2011-12-20 2013-07-04 Fujitsu Ltd 放熱器、積層型電子デバイス、及び電子機器。
CN112435998A (zh) * 2020-12-15 2021-03-02 南京工业职业技术大学 一种GaN HEMT器件的热应力管理引擎
KR20210117525A (ko) * 2020-03-19 2021-09-29 제엠제코(주) 반도체 패키지 및 반도체 패키지 제조방법
US11482463B2 (en) 2019-06-14 2022-10-25 Jmj Korea Co., Ltd. Vertically attaching a chip to a substrate
CN117438390A (zh) * 2023-12-20 2024-01-23 北京七星华创微电子有限责任公司 一种金属陶瓷全密封封装的过压过流保护开关和系统

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7257002B2 (en) 2003-10-06 2007-08-14 Elpida Memory, Inc. Heat radiation device for memory module
US7460373B2 (en) 2003-10-06 2008-12-02 Elpida Memory, Inc. Heat radiation device for memory module
KR20130058858A (ko) * 2011-11-28 2013-06-05 삼성전자주식회사 모바일 장치용 반도체 패키지
KR101918261B1 (ko) 2011-11-28 2018-11-14 삼성전자주식회사 모바일 장치용 반도체 패키지
JP2013131561A (ja) * 2011-12-20 2013-07-04 Fujitsu Ltd 放熱器、積層型電子デバイス、及び電子機器。
US11482463B2 (en) 2019-06-14 2022-10-25 Jmj Korea Co., Ltd. Vertically attaching a chip to a substrate
KR20210117525A (ko) * 2020-03-19 2021-09-29 제엠제코(주) 반도체 패키지 및 반도체 패키지 제조방법
KR102355687B1 (ko) * 2020-03-19 2022-01-27 제엠제코(주) 반도체 패키지 및 반도체 패키지 제조방법
CN112435998A (zh) * 2020-12-15 2021-03-02 南京工业职业技术大学 一种GaN HEMT器件的热应力管理引擎
CN117438390A (zh) * 2023-12-20 2024-01-23 北京七星华创微电子有限责任公司 一种金属陶瓷全密封封装的过压过流保护开关和系统
CN117438390B (zh) * 2023-12-20 2024-03-19 北京七星华创微电子有限责任公司 一种金属陶瓷全密封封装的过压过流保护开关和系统

Similar Documents

Publication Publication Date Title
JP3053585B2 (ja) 電子パッケージ
TWI529878B (zh) 集成電路封裝件及其裝配方法
US5773884A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US5633533A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US20150255418A1 (en) Ultra-thin embedded semiconductor device package and method of manufacturing thereof
KR100451924B1 (ko) 반도체 칩의 실장구조, 반도체 장치 및 반도체 장치의 제조방법
JP2003068931A (ja) 半導体パッケージ及びその製造方法
JPH08330509A (ja) 電子回路装置およびその製造方法
JP2004179309A (ja) プリント回路基板の放熱構造とその製造方法
JPH0964099A (ja) 半導体装置及びその実装構造
JPH0917919A (ja) 半導体装置
US20060234420A1 (en) Electronic device
JP2002217514A (ja) マルチチップ半導体装置
JP2002093988A (ja) 半導体集積回路パッケージ
JP2002319781A (ja) 電子部品実装モジュール
JP2004087936A (ja) 半導体装置及び半導体装置の製造方法並びに電子機器
JPS6239032A (ja) 電子素子用チツプキヤリア
JP2000124578A (ja) ハイブリッドモジュール及びその製造方法
JP3938017B2 (ja) 電子装置
JP4023313B2 (ja) 積層型半導体モジュール及びその製造方法
JP2685024B2 (ja) Lsiパッケージの実装構造
JPH0279451A (ja) 半導体装置およびその製造方法
JP2008108774A (ja) 電子装置
JP2000100836A (ja) 半導体チップの実装方法
JP2504262Y2 (ja) 半導体モジュ―ル

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050215

A131 Notification of reasons for refusal

Effective date: 20050224

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050621