JP2004087936A - 半導体装置及び半導体装置の製造方法並びに電子機器 - Google Patents
半導体装置及び半導体装置の製造方法並びに電子機器 Download PDFInfo
- Publication number
- JP2004087936A JP2004087936A JP2002248867A JP2002248867A JP2004087936A JP 2004087936 A JP2004087936 A JP 2004087936A JP 2002248867 A JP2002248867 A JP 2002248867A JP 2002248867 A JP2002248867 A JP 2002248867A JP 2004087936 A JP2004087936 A JP 2004087936A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- wiring
- base
- semiconductor element
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5385—Assembly of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06579—TAB carriers; beam leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Wire Bonding (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【課題】半導体パッケージサイズを小さくすることができるようにする。
【解決手段】ベース基板１０と、フレキシブル基板２０と、第１の半導体素子３０と、フレキシブル基板４０と、第２の半導体素子５０とを備え、フレキシブル基板２０，４０は、第１，第２の半導体素子３０，５０が下方に設けられた第１，第３の領域と第１，第２の配線２１，４１のベース配線１１と接合する部分が位置する第２，第４の領域とを有し、第１，第３の領域と第２，第４の領域との間に開口部２２，４２をするようにする。
【選択図】 図１
【解決手段】ベース基板１０と、フレキシブル基板２０と、第１の半導体素子３０と、フレキシブル基板４０と、第２の半導体素子５０とを備え、フレキシブル基板２０，４０は、第１，第２の半導体素子３０，５０が下方に設けられた第１，第３の領域と第１，第２の配線２１，４１のベース配線１１と接合する部分が位置する第２，第４の領域とを有し、第１，第３の領域と第２，第４の領域との間に開口部２２，４２をするようにする。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及び半導体装置の製造方法並びに電子機器に関する。
【０００２】
【従来の技術】
半導体素子の高密度大容量化を図るために、半導体素子等が実装された基板を厚さ方向に積層して設け、相互に電気的に接続して上下の導通をとる技術が知られている。
たとえば、スルーホールが形成された基板を用い、スルーホール内に導電部材を配して、上下の導通をとる手法がある。各基板の導電部材を介して上下導通をとるために、各基板間に半田ボールやバンプやピン等が設けられるものがある。
【０００３】
【発明が解決しようとする課題】
ところが、上述した従来の技術では、半導体素子を搭載した基板を複数積層しようとすると、それぞれの基板の厚みと、導通手段の厚みや半導体素子と基板との間のマージンとが加算されるため、パッケージサイズが大きくなってしまうという問題がある。また、たとえば異なる半導体素子を搭載する場合、チップセレクター用に独立させたスルーホールが必要となり、スルーホール分だけパッケージサイズが大きくなってしまったり、配線の設計の自由度が低くなってしまったりする場合がある。また、この場合、さらに別の基板を使用することもできるが、やはりパッケージサイズが大きくなってしまう。
【０００４】
本発明は、このような状況に鑑みてなされたものであり、パッケージサイズを小さくすることができる半導体装置及び半導体装置の製造方法並びに電子機器を提供することを目的とするものである。
【０００５】
【課題を解決するための手段】
本発明の半導体装置は、ベース配線が設けられたベース基板と、前記ベース配線に電気的に接続される第１の配線を含み、前記ベース基板の上方に設けられた第１の基板と、前記第１の配線に電気的に接続される第１の電極を含み、前記ベース基板と前記第１の基板との間に設けられた第１の半導体素子と、前記ベース配線に電気的に接続される第２の配線を含み、前記第１の基板の上方に設けられた第２の基板と、前記第２の配線に電気的に接続される第２の電極を含み、前記第１の基板と前記第２の基板との間であって前記第１の半導体素子の上方に設けられた第２の半導体素子とを備え、前記第１の基板は、前記第１の半導体素子が下方に設けられた第１の領域と前記第１の配線の前記ベース配線と接合する部分が位置する第２の領域とを有し、さらに前記第１の領域と前記第２の領域との間に第１の屈曲部を有し、前記第２の基板は、前記第２の半導体素子が下方に設けられた第３の領域と前記第２の配線の前記ベース配線と接合する部分が位置する第４の領域とを有し、さらに前記第３の領域と前記第４の領域との間に第２の屈曲部を有することを特徴とする。
また、本発明の半導体装置は、前記第１の半導体素子の第１の電極を有する面は矩形形状であって、第１の辺と、前記第１の辺よりも長い辺であって前記第１の辺と交わる第２の辺と、を含み、前記第２の半導体素子の第２の電極を有する面は矩形形状であって、第３の辺と、前記第３の辺よりも長い辺であって前記第３の辺と交わる第４の辺と、を含み、前記第１の半導体素子と前記第２の半導体素子とは、前記第２の辺と前記第４の辺とが平行になるように配置されるようにすることができる。
また、本発明の半導体装置は、前記第１の半導体素子の第１の電極を有する面は矩形形状であって、第１の辺と、前記第１の辺よりも長い辺であって前記第１の辺と交わる第２の辺と、を含み、前記第２の半導体素子の第２の電極を有する面は矩形形状であって、第３の辺と、前記第３の辺よりも長い辺であって前記第３の辺と交わる第４の辺と、を含み、前記第１の半導体素子と前記第２の半導体素子とは、前記ベース基板に投影した前記第２の辺と前記第４の辺とが互いに交差するように配置されるようにすることができる。
また、本発明の半導体装置は、前記ベース基板の表面と対向する前記第１の基板の面は矩形形状であって、第１の辺と、前記第１の辺よりも長い辺であって前記第１の辺と交わる第２の辺と、を含み、前記ベース基板の表面と対向する前記第２の基板の面は矩形形状であって、第３の辺と、前記第３の辺よりも長い辺であって前記第３の辺と交わる第４の辺と、を含み、前記第１の基板と前記第２の基板とは、前記第２の辺と前記第４の辺とが平行になるように配置されるようにすることができる。
また、本発明の半導体装置は、前記ベース基板の表面と対向する前記第１の基板の面は矩形形状であって、第１の辺と、前記第１の辺よりも長い辺であって前記第１の辺と交わる第２の辺と、を含み、前記ベース基板の表面と対向する前記第２の基板の面は矩形形状であって、第３の辺と、前記第３の辺よりも長い辺であって前記第３の辺と交わる第４の辺と、を含み、前記第１の基板と前記第２の基板とは、前記ベース基板に投影した前記第２の辺と前記第４の辺とが互いに交差するように配置されるようにすることができる。
また、本発明の半導体装置は、前記第１の基板には、前記第１の屈曲部に開口部が形成されているようにすることができる。
また、本発明の半導体装置は、前記第２の基板には、前記第２の屈曲部に開口部が形成されているようにすることができる。
本発明の半導体装置の製造方法は、第１の配線を有する第１の基板に第１の電極を有する第１の半導体素子を、前記第１の電極を前記第１の配線に電気的に接続させて実装する工程と、ベース配線が設けられたベース基板の上方に、前記ベース基板に対して前記第１の基板の第１の半導体素子が実装された面側を向けて前記第１の基板を配置し、前記第１の基板に第１の屈曲部を設けて前記第１の配線を前記ベース配線に電気的に接続する工程と、第２の配線を有する第２の基板に第２の電極を有する第２の半導体素子を、前記第２の電極を前記第２の配線に電気的に接続させて実装する工程と、前記第１の基板の上方において、前記第１の基板に対して前記第２の基板の前記第２の半導体素子が実装された面側を向けて前記第２の基板を配置し、前記第２の基板に第２の屈曲部を設けて前記第２の配線を前記ベース配線に電気的に接続する工程と、を含むことを特徴とする。
また、本発明の半導体装置の製造方法は、前記第１の半導体素子の第１の電極を有する面は矩形形状であって、第１の辺と、前記第１の辺よりも長い辺であって前記第１の辺と交わる第２の辺と、を含み、前記第２の半導体素子の第２の電極を有する面は矩形形状であって、第３の辺と、前記第３の辺よりも長い辺であって前記第３の辺と交わる第４の辺と、を含み、前記第２の基板を前記第１の基板の上方に設ける工程において、前記第２の辺と前記第４の辺とが平行になるように、前記第２の基板を配置するようにすることができる。
また、本発明の半導体装置の製造方法は、前記第１の半導体素子の第１の電極を有する面は矩形形状であって、第１の辺と、前記第１の辺よりも長い辺であって前記第１の辺と交わる第２の辺と、を含み、前記第２の半導体素子の第２の電極を有する面は矩形形状であって、第３の辺と、前記第３の辺よりも長い辺であって前記第３の辺と交わる第４の辺と、を含み、前記第２の基板を前記第１の基板の上方に設ける工程において、前記ベース基板に投影した前記第２の辺と前記第４の辺とが互いに交差するように、前記第２の基板を配置するようにすることができる。
また、本発明の半導体装置の製造方法は、前記第１の基板の前記ベース基板の表面と対向する面は矩形形状であって、第１の辺と、前記第１の辺よりも長い辺であって前記第１の辺と交わる第２の辺と、を含み、前記第２の基板の前記ベース基板の表面と対向する面は矩形であって、第３の辺と、前記第３の辺よりも長い辺であって前記第３の辺と交わる第４の辺と、を含み、前記第２の基板を前記第１の基板の上方に設ける工程において、前記ベース基板に投影した前記第２の辺と前記第４の辺とが平行になるように、前記第２の基板を配置するようにすることができる。
また、本発明の半導体装置の製造方法は、前記第１の基板の前記ベース基板の表面と対向する面は矩形形状であって、第１の辺と、前記第１の辺よりも長い辺であって前記第１の辺と交わる第２の辺と、を含み、前記第２の基板の前記ベース基板の表面と対向する面は矩形形状であって、第３の辺と、前記第３の辺よりも長い辺であって前記第３の辺と交わる第４の辺と、を含み、前記第２の基板を前記第１の基板の上方に設ける工程において、前記ベース基板に投影した前記第２の辺と前記第４の辺とが互いに交差するように、前記第２の基板を配置するようにすることができる。
また、本発明の半導体装置の製造方法は、さらに、前記第１の基板を前記ベース基板の上方に設ける工程の前に、前記第１の基板に第１の開口部を形成する工程を有し、前記ベース基板の上方に前記第１の基板を設ける工程において、前記第１の開口部が形成された部分に前記第１の屈曲部を設けるようにすることができる。
また、本発明の半導体装置の製造方法は、さらに、前記第２の基板を前記第１の基板の上方に設ける工程の前に、前記第２の基板に第２の開口部を形成する工程を有し、前記第１の基板の上方に前記第２の基板を設ける工程において、前記第２の開口部が形成された部分に前記第２の屈曲部を設けるようにすることができる。
本発明の電子機器は、請求項１から７の何れかに記載の半導体装置を備えることを特徴とする。
本発明に係る半導体装置及び半導体装置の製造方法並びに電子機器においては、ベース配線が設けられたベース基板と、上記ベース配線に電気的に接続される第１の配線を含み、上記ベース基板の上方に設けられた第１の基板と、上記第１の配線に電気的に接続される第１の電極を含み、上記ベース基板と上記第１の基板との間に設けられた第１の半導体素子と、上記ベース配線に電気的に接続される第２の配線を含み、上記第１の基板の上方に設けられた第２の基板と、上記第２の配線に電気的に接続する第２の電極を含み、上記第１の基板と上記第２の基板との間であって上記第１の半導体素子の上方に設けられた第２の半導体素子とを備え、上記第１の基板は、上記第１の半導体素子が下方に設けられた第１の領域と上記第１の配線の上記ベース配線と接合する部分が位置する第２の領域とを有し、上記第１の領域と上記第２の領域との間に第１の屈曲部を有し、上記第２の基板は、上記第２の半導体素子が下方に設けられた第３の領域と上記第２の配線の上記ベース配線と接合する部分が位置する第４の領域とを有し、上記第３の領域と上記第４の領域との間に第２の屈曲部を有するようにする。
【０００６】
【発明の実施の形態】
以下、本発明の実施の形態について説明する。
図１は、本発明の半導体装置の一実施の形態を示す図、図２は、図１のａ−ａ線断面図、図３及び図４は、図１の半導体装置の構成を変えた場合の他の実施の形態を示す図、図５は、図４のｂ−ｂ線断面図である。
【０００７】
図１に示す半導体装置は、ベース基板１０と、第１の基板であるフレキシブル基板２０と、第１の半導体素子３０と、第２の基板であるフレキシブル基板４０と、第２の半導体素子５０とを備えている。
【０００８】
ベース基板１０は、フレキシブル基板であっても、リジット基板であってもよい。ベース基板１０は、対向する２つの主面を有する絶縁層と、少なくとも絶縁層の一方の主面に設けられたベース配線１１とを有する。絶縁層は、ガラスエポキシ材料やポリイミド材料やポリエチレンテレフタラート材料等を含むものであってもよい。ベース基板１０は、ベース配線１１が絶縁層の内部にも設けられ、多層配線基板となっていてもよい。また、ベース基板１０は、ベース配線１１が絶縁層の他方の主面にも設けられ、両面配線基板となっていてもよい。絶縁層の表面に設けられたベース配線１１は、さらに、ベース配線１１を保護する絶縁膜（保護膜）に覆われていてもよい。この場合、ベース配線１１は、少なくとも後述する第１の配線２１、第２の配線４１との接合部分において、この絶縁膜から露出していてもよい。絶縁膜は、ガラスエポキシ材料やポリイミド材料やポリエチレンテレフタラート材料等を含むものであってもよい。
【０００９】
また、ベース基板１０は、図２又は図５に示すように、ベース配線１１に電気的に接続される外部端子１２を他方の主面に有していてもよい。外部端子１２は、図示したように、半田ボール等の突起電極であってもよいし、ピンやリードであってもよい。ベース基板１０の上方には、フレキシブル基板２０と、フレキシブル基板２０に実装された第１の半導体素子３０と、フレキシブル基板２０の上方に設けられたフレキシブル基板４０と、フレキシブル基板４０に実装された第２の半導体素子５０とが設けられている。さらに、フレキシブル基板４０の上方に、ベース基板１０に接続する他の基板と、その基板に実装された他の半導体素子を設けてもよい。すなわち、ベース基板１０の上方には、基板とその基板に実装された半導体素子を含む半導体パッケージが複数積層されていてもよい。
【００１０】
フレキシブル基板２０は、対向する２つの主面を有する絶縁層と、少なくとも絶縁層の一方の主面に設けられた第１の配線２１とを有する。フレキシブル基板４０は、対向する２つの主面を有する絶縁層と、少なくとも絶縁層の一方の主面に設けられた第２の配線４１とを有する。フレキシブル基板２０の絶縁層とフレキシブル基板４０の絶縁層とは同じ材料で形成されてもよいし、異なる材料で形成されていてもよい。たとえば、絶縁層の材料として、ポリイミド材料やポリエチレンテレフタラート材料等の可撓性を有する材料を含むものを用いてもよい。第１の配線２１と第２の配線４１とは、同じ材料で形成されてもよいし、異なる材料で形成されていてもよい。すなわち、フレキシブル基板２０とフレキシブル基板４０とは、同一の構成からなる基板であってもよいし、異なる構成からなる基板であってもよい。第１の配線２１と第２の配線４１とは、それぞれ、複数の金属層で形成されてもよいし、単層の金属層から形成されたものであってもよい。フレキシブル基板２０とフレキシブル基板４０とは、フレキシブル基板２０の主面がフレキシブル基板４０の主面とほぼ同一の面積であるものでもよいし、フレキシブル基板２０の主面がフレキシブル基板４０の主面よりも面積が小さいものでも、大きいものであってもよい。
【００１１】
フレキシブル基板２０の主面の面積がフレキシブル基板４０の主面の面積よりも小さい場合に、図５に示す構成をとるとき、第２の配線４１とベース配線１１との接続部をフレキシブル基板４０とフレキシブル基板２０との重複領域外に設けることができるため、第２の配線４１とベース配線１１との接続が容易となる。フレキシブル基板２０とフレキシブル基板４０とは、第１の配線２１と第２の配線４１とが絶縁層の内部にも設けられて、多層配線基板になっていてもよい。絶縁層の主面に設けられた第１の配線２１及び第２の配線４１は、さらに、配線を保護する絶縁膜（保護膜）に覆われていてもよい。この場合、第１の配線２１及び第２の配線４１は、少なくとも後述するベース配線１１との接合部分において、この絶縁膜から露出していてもよい。絶縁膜は、ポリイミド材料やポリエチレンテレフタラート材料等の可撓性の樹脂を含むものであってもよい。
【００１２】
半導体素子３０は、集積回路を内部に有する。半導体素子３０は、この集積回路に電気的に接続する第１の電極３１を主面に有する。第１の電極３１は、少なくともこの集積回路に電気的に接続する電極パッドを含む、電極パッド上にバンプ状に形成された突起電極を含んでもよい。同様に、半導体素子５０も、集積回路を有し、この集積回路に電気的に接続する第２の電極５１を主面に有する。第２の電極５１も、この集積回路に電気的に接続する電極パッドを含み、電極パッド上にバンプ状に形成された突起電極をさらに含んでもよい。半導体素子３０，５０は、図２〜５に示すように、フレキシブル基板２０，４０のベース基板１０の表面と対向する面に実装されている。第１，第２の半導体素子３０，５０の第１，第２の電極３１，５１とフレキシブル基板２０，４０の第１，第２の配線２１，４１とは、電気的に接続されている。第１の電極３１と第１の配線２１とは、図示するように半田バンプ等の突起電極を用い、フリップチップボンディングによって接続されたものでもよいし、ワイヤボンディングによって接続されたものであってもよい。フリップチップボンディング法によれば、各基板間の間隔を狭めても、ワイヤ等が半導体素子に接触しないため、接続不良が生じにくい。このため、接続不良を減少させることができ、半導体装置を小型化することができる。
【００１３】
また、第１の半導体素子３０は、ベース基板１０に樹脂によって固着されていてもよい。第２の半導体素子５０は、フレキシブル基板２０に樹脂によって固着されていてもよい。これによれば、第１，第２の半導体素子３０，５０に加わるダメージを軽減することができる。樹脂は、絶縁性の樹脂であってもよい。この場合、各基板と第１，第２の半導体素子３０，５０との絶縁性を向上することができる。また、導電性の樹脂を用いてもよい。この場合、第１，第２の半導体素子３０，５０からの発熱性が向上する。フレキシブル基板２０，４０の第１の配線２１及び第２の配線４１は、ベース基板１０のベース配線１１に接続される。第１の配線２１及び第２の配線４１は、ベース配線１１に接合されていてもよい。ベース配線１１と第１の配線２１又は第２の配線４１とは、異方性導電接着剤や絶縁性、導電性の接着剤を用いた公知の接着接合方式によって接合されていてもよいし、半田接合や合金接合や金バンプ接合等の公知の金属接合方式によって接合されていてもよい。ベース基板１０の主面とフレキシブル基板２０、４０の主面とは、少なくとも一部が接触してもよい。ベース配線１１、第１の配線２１又は第２の配線４１には、ベース配線１１と第１の配線２１又は第２の配線４１との接続部に凸部が形成されていてもよい。この場合、凸部を形成することによって、配線の表面が厚い絶縁膜等に覆われている場合であっても、ベース配線１１と第１の配線２１又は第２の配線４１とを容易に接合することができる。この凸部は、ベース配線１１との接続部において、第１の配線２１、第２の配線４１を屈曲させて基板表面から突出した屈曲部を設けることによって形成されたものでもよいし、第１の配線２１、第２の配線４１の表面に段差を設けることによって形成されたものでもよいし、第１の配線２１、第２の配線４１の表面に別の導電部材を凸状に設けて形成されたものでもよい。屈曲部を設ける場合には、この屈曲部の凹部内に樹脂が充填されてもよい。これによれば、屈曲部にかかる応力を緩和させることができる。
【００１４】
また、フレキシブル基板２０，４０のベース基板１０の表面と対向する主面は矩形形状であってもよい。この場合、フレキシブル基板２０，４０の主面は、長辺と長辺よりも短い短辺に囲まれる。短辺は、長辺に交差する。この場合、ベース基板１０には、図１〜図３に示すように、フレキシブル基板２０，４０が互いに交差するように搭載されていてもよい。すなわち、このフレキシブル基板２０，４０の長辺をベース基板１０に投影した場合に、フレキシブル基板２０の長辺とフレキシブル基板４０の長辺とが互いに交差するように、フレキシブル基板２０，４０が配置されてもよい。フレキシブル基板２０は、第１の半導体素子３０が実装される第１の領域と、第１の配線２１のうちベース配線１１に接続される部分が位置する第２の領域とを有する。第１の領域と第２の領域との間には、第１の配線２１の少なくとも一部を露出させるように切り欠かれた開口部２２が設けられていてもよい。この場合、開口部２２を基点としてフレキシブル基板２０が屈曲されていてもよい。また、フレキシブル基板４０は、半導体素子５０が実装される第３の領域と、第２の配線４１のうちベース配線１１に接続される部分が位置する第４の領域とを有する。第３の領域と第４の領域との間には、第２の配線４１を露出させるように切り欠かれた開口部４２が設けられていてもよい。
【００１５】
この場合、開口部４２を基点としてフレキシブル基板２０が屈曲されていてもよい。このような開口部２２，４２を設けることにより、開口部２２，４２が設けられた部分において、フレキシブル基板２０又はフレキシブル基板４０が屈曲しやすくなる。このため、フレキシブル基板２０，４０は、屈曲状態を維持しやすくなる。したがって、ベース配線１１と第１，２の配線２１，４１との間に生じる応力を少なくすることができるため、接続信頼性を向上することができる。第１，第２の半導体素子３０，５０の第１，第２の電極３１，５１を有する面は、矩形形状であってもよい。この場合、第１，第２の電極３１，５１を有する面は、それぞれ長辺と長辺よりも短い短辺に囲まれ、短辺は長辺に交差する。この場合、図１及び図３に示すように、第１の半導体素子３０の長辺は、フレキシブル基板２０の長手方向に対して直交するように実装されていてもよいし、交差するように実装されていてもよいし、平行になるように実装されていてもよい。
【００１６】
第２の半導体素子５０の外形も、矩形であってもよい。この場合も、第２の半導体素子５０の主面は長辺と長辺よりも短く長辺と交差する短辺とからなり、第２の半導体素子５０は、図１及び図３に示すように、半導体素子５０の長辺がフレキシブル基板４０の長手方向に対して直交するように実装されていてもよいし、交差するように実装されていてもよいし、平行になるように実装されていてもよい。フレキシブル基板２０とフレキシブル基板４０とは、図１及び図４に示すように、第１の半導体素子３０の長辺と第２の半導体素子５０の長辺とが平行になるように、配置されてもよい。このように配置すれば、基板としてフレキシブル基板を採用した場合であっても、第１，第２の半導体素子３０と５０とがそれぞれの搭載領域のフレキシブル基板の支持体となり、第１，第２の半導体素子３０と５０とに生じるダメージを軽減することができる。
【００１７】
また、フレキシブル基板２０とフレキシブル基板４０とは、第１の半導体素子３０の長辺と第２の半導体素子５０の長辺とをベース基板１０に投影した場合に、図３に示すように、第１の半導体素子３０の長辺と第２の半導体素子５０の長辺とが交差するように配置されてもよい。この場合、第１の半導体素子３０の長辺と第２の半導体素子５０の長辺とが直交するように配置されていてもよい。このように配置すれば、ベース配線１１，第１，２の配線２１，４１の設計の自由度が大きくなる。
【００１８】
次に、このような半導体装置の製造方法について説明する。
まず、フレキシブル基板２０の第１の配線２１に第１の半導体素子３０に設けられている第１の電極３１を、上述のようにフリップチップボンディングやワイヤボンディングによって電気的に接続する。同様に、フレキシブル基板４０の第２の配線４１に第２の半導体素子５０に設けられている第２の電極５１を熱圧着等によって電気的に接続する。この後、第２の半導体素子５０とフレキシブル基板２０とを接着剤等の樹脂で固着してもよい。こうすることによって、フレキシブル基板２０、４０とベース基板１０との位置合わせが容易になる。次いで、ベース基板１０にフレキシブル基板２０を、フレキシブル基板２０の第１の半導体素子３０が実装された面側を向けて配置し、フレキシブル基板２０を屈曲させて、ベース配線１１と第１の配線２１とを電気的に接続する。フレキシブル基板２０は、上述した開口部２２を基点として屈曲させてもよい。同様に、フレキシブル基板４０を、フレキシブル基板４０の第２の半導体素子５０が実装された面側を向けて、フレキシブル基板２０の上方に配置し、フレキシブル基板４０を屈曲させて、ベース配線１１と第２の配線４１とを接合する。
【００１９】
この際、図２及び図３に示すように、フレキシブル基板２０とフレキシブル基板４０とを、ベース基板１０に投影したフレキシブル基板２０の長辺とフレキシブル基板４０の長辺とが交差するように配置させてもよい。また、図４に示すように、フレキシブル基板２０とフレキシブル基板４０とを、ベース基板１０に投影したフレキシブル基板２０の長辺とフレキシブル基板４０の長辺とが平行になるように配置させてもよい。フレキシブル基板４０は、上述した開口部４２を基点として屈曲させてもよい。第１，２の配線２１，４１をベース配線１１に電気的に接続する際には、上述の接続方法をとることができる。
【００２０】
このように、本実施の形態では、ベース配線１１が設けられたベース基板１０と、上記ベース配線１１に電気的に接続される第１の配線２１を含み、上記ベース基板１０の上方に設けられたフレキシブル基板２０と、上記第１の配線２１に電気的に接続される第１の電極３１を含み、上記ベース基板１０と上記フレキシブル基板２０との間に設けられた第１の半導体素子３０と、上記ベース配線１１に電気的に接続される第２の配線４１を含み、上記フレキシブル基板２０の上方に設けられたフレキシブル基板４０と、上記第２の配線４１に電気的に接続される第２の電極５１を含み、上記フレキシブル基板２０と上記フレキシブル基板４０との間であって上記第１の半導体素子３０の上方に設けられた第２の半導体素子５０とを備え、上記フレキシブル基板２０は、上記第１の半導体素子３０が下方に設けられた第１の領域と上記第１の配線２１の上記ベース配線１１と接合する部分が位置する第２の領域とを有し、上記第１の領域と上記第２の領域との間に開口部２２を有し、上記フレキシブル基板４０は、上記第２の半導体素子５０が下方に設けられた第３の領域と上記第２の配線の上記ベース配線と接合する部分が位置する第４の領域とを有し、上記第３の領域と上記第４の領域との間に開口部４２を有するようにした。これにより、第１，第２の半導体素子３０，５０をベース基板１０上に複数積層しても、フレキシブル基板２０，４０の厚みが小さいために、パッケージサイズを小さくすることができる。
【００２１】
また、従来のように、チップセレクター用に独立させたスルーホールを必要とせず、そのためのさらに別のキャリア基板が必要となったりしないので、積層すべきキャリア基板を接続体により接続する必要がないことからも、パッケージサイズを小さくすることができる。また、本実施の形態では、フレキシブル基板２０，４０の半導体素子３０，５０が実装される部分と、ベース配線１１に接続される部分との間に、第１，２の配線２１，４１を露出させるように切り欠かれた開口部２２，４２を設け、その開口部２２，４２を基点としてフレキシブル基板２０，４０を屈曲させるようにしたので、フレキシブル基板２０，４０の屈曲が容易となり、ベース配線１１と第１，第２の配線２１，４１との接続状態を良好に維持することができる。
【００２２】
また、本実施の形態では、フレキシブル基板２０，４０に対する第１，２の半導体素子３０，５０の実装形態に制約がないため、図１及び図４のように、第１，２の半導体素子３０，５０を互いに平行となるように実装することができ、図３のように、第１，２の半導体素子３０，５０を互いに直交するように実装することもできる。また、本実施の形態による外部端子１２を有する半導体装置を、配線を有する回路基板に、外部端子１２を配線に電気的に接続させて実装したものを、携帯電話やディジタルカメラ等の電子機器に搭載することで、それらの電子機器に搭載されるパッケージが性能アップに伴って増加した場合であっても、電子機器の小型薄型化を図ることができる。
【００２３】
【発明の効果】
以上の如く本発明に係る半導体装置及び半導体装置の製造方法並びに電子機器によれば、ベース配線が設けられたベース基板と、上記ベース配線に電気的に接続される第１の配線を含み、上記ベース基板の上方に設けられた第１の基板と、上記第１の配線に電気的に接続される第１の電極を含み、上記ベース基板と上記第１の基板との間に設けられた第１の半導体素子と、上記ベース配線に電気的に接続される第２の配線を含み、上記第１の基板の上方に設けられた第２の基板と、上記第２の配線に電気的に接続する第２の電極を含み、上記第１の基板と上記第２の基板との間であって上記第１の半導体素子の上方に設けられた第２の半導体素子とを備え、上記第１の基板は、上記第１の半導体素子が下方に設けられた第１の領域と上記第１の配線の上記ベース配線と接合する部分が位置する第２の領域とを有し、上記第１の領域と上記第２の領域との間に第１の屈曲部を有し、上記第２の基板は、上記第２の半導体素子が下方に設けられた第３の領域と上記第２の配線の上記ベース配線と接合する部分が位置する第４の領域とを有し、上記第３の領域と上記第４の領域との間に第２の屈曲部を有するため、半導体パッケージサイズを小さくすることができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の一実施の形態を示す図である。
【図２】図１のａ−ａ線断面図である。
【図３】図１の半導体装置の構成を変えた場合の他の実施の形態を示す図である。
【図４】図１の半導体装置の構成を変えた場合の他の実施の形態を示す図である。
【図５】図４のｂ−ｂ線断面図である。
【符号の説明】
１０ ベース基板
１１ ベース配線
２０，４０ フレキシブル基板
２１ 第１の配線
２２，４２ 開口部
３０ 第１の半導体素子
３１ 第１の電極
４１ 第２の配線
５０ 第２の半導体素子
５１ 第２の電極
【発明の属する技術分野】
本発明は、半導体装置及び半導体装置の製造方法並びに電子機器に関する。
【０００２】
【従来の技術】
半導体素子の高密度大容量化を図るために、半導体素子等が実装された基板を厚さ方向に積層して設け、相互に電気的に接続して上下の導通をとる技術が知られている。
たとえば、スルーホールが形成された基板を用い、スルーホール内に導電部材を配して、上下の導通をとる手法がある。各基板の導電部材を介して上下導通をとるために、各基板間に半田ボールやバンプやピン等が設けられるものがある。
【０００３】
【発明が解決しようとする課題】
ところが、上述した従来の技術では、半導体素子を搭載した基板を複数積層しようとすると、それぞれの基板の厚みと、導通手段の厚みや半導体素子と基板との間のマージンとが加算されるため、パッケージサイズが大きくなってしまうという問題がある。また、たとえば異なる半導体素子を搭載する場合、チップセレクター用に独立させたスルーホールが必要となり、スルーホール分だけパッケージサイズが大きくなってしまったり、配線の設計の自由度が低くなってしまったりする場合がある。また、この場合、さらに別の基板を使用することもできるが、やはりパッケージサイズが大きくなってしまう。
【０００４】
本発明は、このような状況に鑑みてなされたものであり、パッケージサイズを小さくすることができる半導体装置及び半導体装置の製造方法並びに電子機器を提供することを目的とするものである。
【０００５】
【課題を解決するための手段】
本発明の半導体装置は、ベース配線が設けられたベース基板と、前記ベース配線に電気的に接続される第１の配線を含み、前記ベース基板の上方に設けられた第１の基板と、前記第１の配線に電気的に接続される第１の電極を含み、前記ベース基板と前記第１の基板との間に設けられた第１の半導体素子と、前記ベース配線に電気的に接続される第２の配線を含み、前記第１の基板の上方に設けられた第２の基板と、前記第２の配線に電気的に接続される第２の電極を含み、前記第１の基板と前記第２の基板との間であって前記第１の半導体素子の上方に設けられた第２の半導体素子とを備え、前記第１の基板は、前記第１の半導体素子が下方に設けられた第１の領域と前記第１の配線の前記ベース配線と接合する部分が位置する第２の領域とを有し、さらに前記第１の領域と前記第２の領域との間に第１の屈曲部を有し、前記第２の基板は、前記第２の半導体素子が下方に設けられた第３の領域と前記第２の配線の前記ベース配線と接合する部分が位置する第４の領域とを有し、さらに前記第３の領域と前記第４の領域との間に第２の屈曲部を有することを特徴とする。
また、本発明の半導体装置は、前記第１の半導体素子の第１の電極を有する面は矩形形状であって、第１の辺と、前記第１の辺よりも長い辺であって前記第１の辺と交わる第２の辺と、を含み、前記第２の半導体素子の第２の電極を有する面は矩形形状であって、第３の辺と、前記第３の辺よりも長い辺であって前記第３の辺と交わる第４の辺と、を含み、前記第１の半導体素子と前記第２の半導体素子とは、前記第２の辺と前記第４の辺とが平行になるように配置されるようにすることができる。
また、本発明の半導体装置は、前記第１の半導体素子の第１の電極を有する面は矩形形状であって、第１の辺と、前記第１の辺よりも長い辺であって前記第１の辺と交わる第２の辺と、を含み、前記第２の半導体素子の第２の電極を有する面は矩形形状であって、第３の辺と、前記第３の辺よりも長い辺であって前記第３の辺と交わる第４の辺と、を含み、前記第１の半導体素子と前記第２の半導体素子とは、前記ベース基板に投影した前記第２の辺と前記第４の辺とが互いに交差するように配置されるようにすることができる。
また、本発明の半導体装置は、前記ベース基板の表面と対向する前記第１の基板の面は矩形形状であって、第１の辺と、前記第１の辺よりも長い辺であって前記第１の辺と交わる第２の辺と、を含み、前記ベース基板の表面と対向する前記第２の基板の面は矩形形状であって、第３の辺と、前記第３の辺よりも長い辺であって前記第３の辺と交わる第４の辺と、を含み、前記第１の基板と前記第２の基板とは、前記第２の辺と前記第４の辺とが平行になるように配置されるようにすることができる。
また、本発明の半導体装置は、前記ベース基板の表面と対向する前記第１の基板の面は矩形形状であって、第１の辺と、前記第１の辺よりも長い辺であって前記第１の辺と交わる第２の辺と、を含み、前記ベース基板の表面と対向する前記第２の基板の面は矩形形状であって、第３の辺と、前記第３の辺よりも長い辺であって前記第３の辺と交わる第４の辺と、を含み、前記第１の基板と前記第２の基板とは、前記ベース基板に投影した前記第２の辺と前記第４の辺とが互いに交差するように配置されるようにすることができる。
また、本発明の半導体装置は、前記第１の基板には、前記第１の屈曲部に開口部が形成されているようにすることができる。
また、本発明の半導体装置は、前記第２の基板には、前記第２の屈曲部に開口部が形成されているようにすることができる。
本発明の半導体装置の製造方法は、第１の配線を有する第１の基板に第１の電極を有する第１の半導体素子を、前記第１の電極を前記第１の配線に電気的に接続させて実装する工程と、ベース配線が設けられたベース基板の上方に、前記ベース基板に対して前記第１の基板の第１の半導体素子が実装された面側を向けて前記第１の基板を配置し、前記第１の基板に第１の屈曲部を設けて前記第１の配線を前記ベース配線に電気的に接続する工程と、第２の配線を有する第２の基板に第２の電極を有する第２の半導体素子を、前記第２の電極を前記第２の配線に電気的に接続させて実装する工程と、前記第１の基板の上方において、前記第１の基板に対して前記第２の基板の前記第２の半導体素子が実装された面側を向けて前記第２の基板を配置し、前記第２の基板に第２の屈曲部を設けて前記第２の配線を前記ベース配線に電気的に接続する工程と、を含むことを特徴とする。
また、本発明の半導体装置の製造方法は、前記第１の半導体素子の第１の電極を有する面は矩形形状であって、第１の辺と、前記第１の辺よりも長い辺であって前記第１の辺と交わる第２の辺と、を含み、前記第２の半導体素子の第２の電極を有する面は矩形形状であって、第３の辺と、前記第３の辺よりも長い辺であって前記第３の辺と交わる第４の辺と、を含み、前記第２の基板を前記第１の基板の上方に設ける工程において、前記第２の辺と前記第４の辺とが平行になるように、前記第２の基板を配置するようにすることができる。
また、本発明の半導体装置の製造方法は、前記第１の半導体素子の第１の電極を有する面は矩形形状であって、第１の辺と、前記第１の辺よりも長い辺であって前記第１の辺と交わる第２の辺と、を含み、前記第２の半導体素子の第２の電極を有する面は矩形形状であって、第３の辺と、前記第３の辺よりも長い辺であって前記第３の辺と交わる第４の辺と、を含み、前記第２の基板を前記第１の基板の上方に設ける工程において、前記ベース基板に投影した前記第２の辺と前記第４の辺とが互いに交差するように、前記第２の基板を配置するようにすることができる。
また、本発明の半導体装置の製造方法は、前記第１の基板の前記ベース基板の表面と対向する面は矩形形状であって、第１の辺と、前記第１の辺よりも長い辺であって前記第１の辺と交わる第２の辺と、を含み、前記第２の基板の前記ベース基板の表面と対向する面は矩形であって、第３の辺と、前記第３の辺よりも長い辺であって前記第３の辺と交わる第４の辺と、を含み、前記第２の基板を前記第１の基板の上方に設ける工程において、前記ベース基板に投影した前記第２の辺と前記第４の辺とが平行になるように、前記第２の基板を配置するようにすることができる。
また、本発明の半導体装置の製造方法は、前記第１の基板の前記ベース基板の表面と対向する面は矩形形状であって、第１の辺と、前記第１の辺よりも長い辺であって前記第１の辺と交わる第２の辺と、を含み、前記第２の基板の前記ベース基板の表面と対向する面は矩形形状であって、第３の辺と、前記第３の辺よりも長い辺であって前記第３の辺と交わる第４の辺と、を含み、前記第２の基板を前記第１の基板の上方に設ける工程において、前記ベース基板に投影した前記第２の辺と前記第４の辺とが互いに交差するように、前記第２の基板を配置するようにすることができる。
また、本発明の半導体装置の製造方法は、さらに、前記第１の基板を前記ベース基板の上方に設ける工程の前に、前記第１の基板に第１の開口部を形成する工程を有し、前記ベース基板の上方に前記第１の基板を設ける工程において、前記第１の開口部が形成された部分に前記第１の屈曲部を設けるようにすることができる。
また、本発明の半導体装置の製造方法は、さらに、前記第２の基板を前記第１の基板の上方に設ける工程の前に、前記第２の基板に第２の開口部を形成する工程を有し、前記第１の基板の上方に前記第２の基板を設ける工程において、前記第２の開口部が形成された部分に前記第２の屈曲部を設けるようにすることができる。
本発明の電子機器は、請求項１から７の何れかに記載の半導体装置を備えることを特徴とする。
本発明に係る半導体装置及び半導体装置の製造方法並びに電子機器においては、ベース配線が設けられたベース基板と、上記ベース配線に電気的に接続される第１の配線を含み、上記ベース基板の上方に設けられた第１の基板と、上記第１の配線に電気的に接続される第１の電極を含み、上記ベース基板と上記第１の基板との間に設けられた第１の半導体素子と、上記ベース配線に電気的に接続される第２の配線を含み、上記第１の基板の上方に設けられた第２の基板と、上記第２の配線に電気的に接続する第２の電極を含み、上記第１の基板と上記第２の基板との間であって上記第１の半導体素子の上方に設けられた第２の半導体素子とを備え、上記第１の基板は、上記第１の半導体素子が下方に設けられた第１の領域と上記第１の配線の上記ベース配線と接合する部分が位置する第２の領域とを有し、上記第１の領域と上記第２の領域との間に第１の屈曲部を有し、上記第２の基板は、上記第２の半導体素子が下方に設けられた第３の領域と上記第２の配線の上記ベース配線と接合する部分が位置する第４の領域とを有し、上記第３の領域と上記第４の領域との間に第２の屈曲部を有するようにする。
【０００６】
【発明の実施の形態】
以下、本発明の実施の形態について説明する。
図１は、本発明の半導体装置の一実施の形態を示す図、図２は、図１のａ−ａ線断面図、図３及び図４は、図１の半導体装置の構成を変えた場合の他の実施の形態を示す図、図５は、図４のｂ−ｂ線断面図である。
【０００７】
図１に示す半導体装置は、ベース基板１０と、第１の基板であるフレキシブル基板２０と、第１の半導体素子３０と、第２の基板であるフレキシブル基板４０と、第２の半導体素子５０とを備えている。
【０００８】
ベース基板１０は、フレキシブル基板であっても、リジット基板であってもよい。ベース基板１０は、対向する２つの主面を有する絶縁層と、少なくとも絶縁層の一方の主面に設けられたベース配線１１とを有する。絶縁層は、ガラスエポキシ材料やポリイミド材料やポリエチレンテレフタラート材料等を含むものであってもよい。ベース基板１０は、ベース配線１１が絶縁層の内部にも設けられ、多層配線基板となっていてもよい。また、ベース基板１０は、ベース配線１１が絶縁層の他方の主面にも設けられ、両面配線基板となっていてもよい。絶縁層の表面に設けられたベース配線１１は、さらに、ベース配線１１を保護する絶縁膜（保護膜）に覆われていてもよい。この場合、ベース配線１１は、少なくとも後述する第１の配線２１、第２の配線４１との接合部分において、この絶縁膜から露出していてもよい。絶縁膜は、ガラスエポキシ材料やポリイミド材料やポリエチレンテレフタラート材料等を含むものであってもよい。
【０００９】
また、ベース基板１０は、図２又は図５に示すように、ベース配線１１に電気的に接続される外部端子１２を他方の主面に有していてもよい。外部端子１２は、図示したように、半田ボール等の突起電極であってもよいし、ピンやリードであってもよい。ベース基板１０の上方には、フレキシブル基板２０と、フレキシブル基板２０に実装された第１の半導体素子３０と、フレキシブル基板２０の上方に設けられたフレキシブル基板４０と、フレキシブル基板４０に実装された第２の半導体素子５０とが設けられている。さらに、フレキシブル基板４０の上方に、ベース基板１０に接続する他の基板と、その基板に実装された他の半導体素子を設けてもよい。すなわち、ベース基板１０の上方には、基板とその基板に実装された半導体素子を含む半導体パッケージが複数積層されていてもよい。
【００１０】
フレキシブル基板２０は、対向する２つの主面を有する絶縁層と、少なくとも絶縁層の一方の主面に設けられた第１の配線２１とを有する。フレキシブル基板４０は、対向する２つの主面を有する絶縁層と、少なくとも絶縁層の一方の主面に設けられた第２の配線４１とを有する。フレキシブル基板２０の絶縁層とフレキシブル基板４０の絶縁層とは同じ材料で形成されてもよいし、異なる材料で形成されていてもよい。たとえば、絶縁層の材料として、ポリイミド材料やポリエチレンテレフタラート材料等の可撓性を有する材料を含むものを用いてもよい。第１の配線２１と第２の配線４１とは、同じ材料で形成されてもよいし、異なる材料で形成されていてもよい。すなわち、フレキシブル基板２０とフレキシブル基板４０とは、同一の構成からなる基板であってもよいし、異なる構成からなる基板であってもよい。第１の配線２１と第２の配線４１とは、それぞれ、複数の金属層で形成されてもよいし、単層の金属層から形成されたものであってもよい。フレキシブル基板２０とフレキシブル基板４０とは、フレキシブル基板２０の主面がフレキシブル基板４０の主面とほぼ同一の面積であるものでもよいし、フレキシブル基板２０の主面がフレキシブル基板４０の主面よりも面積が小さいものでも、大きいものであってもよい。
【００１１】
フレキシブル基板２０の主面の面積がフレキシブル基板４０の主面の面積よりも小さい場合に、図５に示す構成をとるとき、第２の配線４１とベース配線１１との接続部をフレキシブル基板４０とフレキシブル基板２０との重複領域外に設けることができるため、第２の配線４１とベース配線１１との接続が容易となる。フレキシブル基板２０とフレキシブル基板４０とは、第１の配線２１と第２の配線４１とが絶縁層の内部にも設けられて、多層配線基板になっていてもよい。絶縁層の主面に設けられた第１の配線２１及び第２の配線４１は、さらに、配線を保護する絶縁膜（保護膜）に覆われていてもよい。この場合、第１の配線２１及び第２の配線４１は、少なくとも後述するベース配線１１との接合部分において、この絶縁膜から露出していてもよい。絶縁膜は、ポリイミド材料やポリエチレンテレフタラート材料等の可撓性の樹脂を含むものであってもよい。
【００１２】
半導体素子３０は、集積回路を内部に有する。半導体素子３０は、この集積回路に電気的に接続する第１の電極３１を主面に有する。第１の電極３１は、少なくともこの集積回路に電気的に接続する電極パッドを含む、電極パッド上にバンプ状に形成された突起電極を含んでもよい。同様に、半導体素子５０も、集積回路を有し、この集積回路に電気的に接続する第２の電極５１を主面に有する。第２の電極５１も、この集積回路に電気的に接続する電極パッドを含み、電極パッド上にバンプ状に形成された突起電極をさらに含んでもよい。半導体素子３０，５０は、図２〜５に示すように、フレキシブル基板２０，４０のベース基板１０の表面と対向する面に実装されている。第１，第２の半導体素子３０，５０の第１，第２の電極３１，５１とフレキシブル基板２０，４０の第１，第２の配線２１，４１とは、電気的に接続されている。第１の電極３１と第１の配線２１とは、図示するように半田バンプ等の突起電極を用い、フリップチップボンディングによって接続されたものでもよいし、ワイヤボンディングによって接続されたものであってもよい。フリップチップボンディング法によれば、各基板間の間隔を狭めても、ワイヤ等が半導体素子に接触しないため、接続不良が生じにくい。このため、接続不良を減少させることができ、半導体装置を小型化することができる。
【００１３】
また、第１の半導体素子３０は、ベース基板１０に樹脂によって固着されていてもよい。第２の半導体素子５０は、フレキシブル基板２０に樹脂によって固着されていてもよい。これによれば、第１，第２の半導体素子３０，５０に加わるダメージを軽減することができる。樹脂は、絶縁性の樹脂であってもよい。この場合、各基板と第１，第２の半導体素子３０，５０との絶縁性を向上することができる。また、導電性の樹脂を用いてもよい。この場合、第１，第２の半導体素子３０，５０からの発熱性が向上する。フレキシブル基板２０，４０の第１の配線２１及び第２の配線４１は、ベース基板１０のベース配線１１に接続される。第１の配線２１及び第２の配線４１は、ベース配線１１に接合されていてもよい。ベース配線１１と第１の配線２１又は第２の配線４１とは、異方性導電接着剤や絶縁性、導電性の接着剤を用いた公知の接着接合方式によって接合されていてもよいし、半田接合や合金接合や金バンプ接合等の公知の金属接合方式によって接合されていてもよい。ベース基板１０の主面とフレキシブル基板２０、４０の主面とは、少なくとも一部が接触してもよい。ベース配線１１、第１の配線２１又は第２の配線４１には、ベース配線１１と第１の配線２１又は第２の配線４１との接続部に凸部が形成されていてもよい。この場合、凸部を形成することによって、配線の表面が厚い絶縁膜等に覆われている場合であっても、ベース配線１１と第１の配線２１又は第２の配線４１とを容易に接合することができる。この凸部は、ベース配線１１との接続部において、第１の配線２１、第２の配線４１を屈曲させて基板表面から突出した屈曲部を設けることによって形成されたものでもよいし、第１の配線２１、第２の配線４１の表面に段差を設けることによって形成されたものでもよいし、第１の配線２１、第２の配線４１の表面に別の導電部材を凸状に設けて形成されたものでもよい。屈曲部を設ける場合には、この屈曲部の凹部内に樹脂が充填されてもよい。これによれば、屈曲部にかかる応力を緩和させることができる。
【００１４】
また、フレキシブル基板２０，４０のベース基板１０の表面と対向する主面は矩形形状であってもよい。この場合、フレキシブル基板２０，４０の主面は、長辺と長辺よりも短い短辺に囲まれる。短辺は、長辺に交差する。この場合、ベース基板１０には、図１〜図３に示すように、フレキシブル基板２０，４０が互いに交差するように搭載されていてもよい。すなわち、このフレキシブル基板２０，４０の長辺をベース基板１０に投影した場合に、フレキシブル基板２０の長辺とフレキシブル基板４０の長辺とが互いに交差するように、フレキシブル基板２０，４０が配置されてもよい。フレキシブル基板２０は、第１の半導体素子３０が実装される第１の領域と、第１の配線２１のうちベース配線１１に接続される部分が位置する第２の領域とを有する。第１の領域と第２の領域との間には、第１の配線２１の少なくとも一部を露出させるように切り欠かれた開口部２２が設けられていてもよい。この場合、開口部２２を基点としてフレキシブル基板２０が屈曲されていてもよい。また、フレキシブル基板４０は、半導体素子５０が実装される第３の領域と、第２の配線４１のうちベース配線１１に接続される部分が位置する第４の領域とを有する。第３の領域と第４の領域との間には、第２の配線４１を露出させるように切り欠かれた開口部４２が設けられていてもよい。
【００１５】
この場合、開口部４２を基点としてフレキシブル基板２０が屈曲されていてもよい。このような開口部２２，４２を設けることにより、開口部２２，４２が設けられた部分において、フレキシブル基板２０又はフレキシブル基板４０が屈曲しやすくなる。このため、フレキシブル基板２０，４０は、屈曲状態を維持しやすくなる。したがって、ベース配線１１と第１，２の配線２１，４１との間に生じる応力を少なくすることができるため、接続信頼性を向上することができる。第１，第２の半導体素子３０，５０の第１，第２の電極３１，５１を有する面は、矩形形状であってもよい。この場合、第１，第２の電極３１，５１を有する面は、それぞれ長辺と長辺よりも短い短辺に囲まれ、短辺は長辺に交差する。この場合、図１及び図３に示すように、第１の半導体素子３０の長辺は、フレキシブル基板２０の長手方向に対して直交するように実装されていてもよいし、交差するように実装されていてもよいし、平行になるように実装されていてもよい。
【００１６】
第２の半導体素子５０の外形も、矩形であってもよい。この場合も、第２の半導体素子５０の主面は長辺と長辺よりも短く長辺と交差する短辺とからなり、第２の半導体素子５０は、図１及び図３に示すように、半導体素子５０の長辺がフレキシブル基板４０の長手方向に対して直交するように実装されていてもよいし、交差するように実装されていてもよいし、平行になるように実装されていてもよい。フレキシブル基板２０とフレキシブル基板４０とは、図１及び図４に示すように、第１の半導体素子３０の長辺と第２の半導体素子５０の長辺とが平行になるように、配置されてもよい。このように配置すれば、基板としてフレキシブル基板を採用した場合であっても、第１，第２の半導体素子３０と５０とがそれぞれの搭載領域のフレキシブル基板の支持体となり、第１，第２の半導体素子３０と５０とに生じるダメージを軽減することができる。
【００１７】
また、フレキシブル基板２０とフレキシブル基板４０とは、第１の半導体素子３０の長辺と第２の半導体素子５０の長辺とをベース基板１０に投影した場合に、図３に示すように、第１の半導体素子３０の長辺と第２の半導体素子５０の長辺とが交差するように配置されてもよい。この場合、第１の半導体素子３０の長辺と第２の半導体素子５０の長辺とが直交するように配置されていてもよい。このように配置すれば、ベース配線１１，第１，２の配線２１，４１の設計の自由度が大きくなる。
【００１８】
次に、このような半導体装置の製造方法について説明する。
まず、フレキシブル基板２０の第１の配線２１に第１の半導体素子３０に設けられている第１の電極３１を、上述のようにフリップチップボンディングやワイヤボンディングによって電気的に接続する。同様に、フレキシブル基板４０の第２の配線４１に第２の半導体素子５０に設けられている第２の電極５１を熱圧着等によって電気的に接続する。この後、第２の半導体素子５０とフレキシブル基板２０とを接着剤等の樹脂で固着してもよい。こうすることによって、フレキシブル基板２０、４０とベース基板１０との位置合わせが容易になる。次いで、ベース基板１０にフレキシブル基板２０を、フレキシブル基板２０の第１の半導体素子３０が実装された面側を向けて配置し、フレキシブル基板２０を屈曲させて、ベース配線１１と第１の配線２１とを電気的に接続する。フレキシブル基板２０は、上述した開口部２２を基点として屈曲させてもよい。同様に、フレキシブル基板４０を、フレキシブル基板４０の第２の半導体素子５０が実装された面側を向けて、フレキシブル基板２０の上方に配置し、フレキシブル基板４０を屈曲させて、ベース配線１１と第２の配線４１とを接合する。
【００１９】
この際、図２及び図３に示すように、フレキシブル基板２０とフレキシブル基板４０とを、ベース基板１０に投影したフレキシブル基板２０の長辺とフレキシブル基板４０の長辺とが交差するように配置させてもよい。また、図４に示すように、フレキシブル基板２０とフレキシブル基板４０とを、ベース基板１０に投影したフレキシブル基板２０の長辺とフレキシブル基板４０の長辺とが平行になるように配置させてもよい。フレキシブル基板４０は、上述した開口部４２を基点として屈曲させてもよい。第１，２の配線２１，４１をベース配線１１に電気的に接続する際には、上述の接続方法をとることができる。
【００２０】
このように、本実施の形態では、ベース配線１１が設けられたベース基板１０と、上記ベース配線１１に電気的に接続される第１の配線２１を含み、上記ベース基板１０の上方に設けられたフレキシブル基板２０と、上記第１の配線２１に電気的に接続される第１の電極３１を含み、上記ベース基板１０と上記フレキシブル基板２０との間に設けられた第１の半導体素子３０と、上記ベース配線１１に電気的に接続される第２の配線４１を含み、上記フレキシブル基板２０の上方に設けられたフレキシブル基板４０と、上記第２の配線４１に電気的に接続される第２の電極５１を含み、上記フレキシブル基板２０と上記フレキシブル基板４０との間であって上記第１の半導体素子３０の上方に設けられた第２の半導体素子５０とを備え、上記フレキシブル基板２０は、上記第１の半導体素子３０が下方に設けられた第１の領域と上記第１の配線２１の上記ベース配線１１と接合する部分が位置する第２の領域とを有し、上記第１の領域と上記第２の領域との間に開口部２２を有し、上記フレキシブル基板４０は、上記第２の半導体素子５０が下方に設けられた第３の領域と上記第２の配線の上記ベース配線と接合する部分が位置する第４の領域とを有し、上記第３の領域と上記第４の領域との間に開口部４２を有するようにした。これにより、第１，第２の半導体素子３０，５０をベース基板１０上に複数積層しても、フレキシブル基板２０，４０の厚みが小さいために、パッケージサイズを小さくすることができる。
【００２１】
また、従来のように、チップセレクター用に独立させたスルーホールを必要とせず、そのためのさらに別のキャリア基板が必要となったりしないので、積層すべきキャリア基板を接続体により接続する必要がないことからも、パッケージサイズを小さくすることができる。また、本実施の形態では、フレキシブル基板２０，４０の半導体素子３０，５０が実装される部分と、ベース配線１１に接続される部分との間に、第１，２の配線２１，４１を露出させるように切り欠かれた開口部２２，４２を設け、その開口部２２，４２を基点としてフレキシブル基板２０，４０を屈曲させるようにしたので、フレキシブル基板２０，４０の屈曲が容易となり、ベース配線１１と第１，第２の配線２１，４１との接続状態を良好に維持することができる。
【００２２】
また、本実施の形態では、フレキシブル基板２０，４０に対する第１，２の半導体素子３０，５０の実装形態に制約がないため、図１及び図４のように、第１，２の半導体素子３０，５０を互いに平行となるように実装することができ、図３のように、第１，２の半導体素子３０，５０を互いに直交するように実装することもできる。また、本実施の形態による外部端子１２を有する半導体装置を、配線を有する回路基板に、外部端子１２を配線に電気的に接続させて実装したものを、携帯電話やディジタルカメラ等の電子機器に搭載することで、それらの電子機器に搭載されるパッケージが性能アップに伴って増加した場合であっても、電子機器の小型薄型化を図ることができる。
【００２３】
【発明の効果】
以上の如く本発明に係る半導体装置及び半導体装置の製造方法並びに電子機器によれば、ベース配線が設けられたベース基板と、上記ベース配線に電気的に接続される第１の配線を含み、上記ベース基板の上方に設けられた第１の基板と、上記第１の配線に電気的に接続される第１の電極を含み、上記ベース基板と上記第１の基板との間に設けられた第１の半導体素子と、上記ベース配線に電気的に接続される第２の配線を含み、上記第１の基板の上方に設けられた第２の基板と、上記第２の配線に電気的に接続する第２の電極を含み、上記第１の基板と上記第２の基板との間であって上記第１の半導体素子の上方に設けられた第２の半導体素子とを備え、上記第１の基板は、上記第１の半導体素子が下方に設けられた第１の領域と上記第１の配線の上記ベース配線と接合する部分が位置する第２の領域とを有し、上記第１の領域と上記第２の領域との間に第１の屈曲部を有し、上記第２の基板は、上記第２の半導体素子が下方に設けられた第３の領域と上記第２の配線の上記ベース配線と接合する部分が位置する第４の領域とを有し、上記第３の領域と上記第４の領域との間に第２の屈曲部を有するため、半導体パッケージサイズを小さくすることができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の一実施の形態を示す図である。
【図２】図１のａ−ａ線断面図である。
【図３】図１の半導体装置の構成を変えた場合の他の実施の形態を示す図である。
【図４】図１の半導体装置の構成を変えた場合の他の実施の形態を示す図である。
【図５】図４のｂ−ｂ線断面図である。
【符号の説明】
１０ ベース基板
１１ ベース配線
２０，４０ フレキシブル基板
２１ 第１の配線
２２，４２ 開口部
３０ 第１の半導体素子
３１ 第１の電極
４１ 第２の配線
５０ 第２の半導体素子
５１ 第２の電極
Claims (15)
- ベース配線が設けられたベース基板と、
前記ベース配線に電気的に接続される第１の配線を含み、前記ベース基板の上方に設けられた第１の基板と、
前記第１の配線に電気的に接続される第１の電極を含み、前記ベース基板と前記第１の基板との間に設けられた第１の半導体素子と、
前記ベース配線に電気的に接続される第２の配線を含み、前記第１の基板の上方に設けられた第２の基板と、
前記第２の配線に電気的に接続される第２の電極を含み、前記第１の基板と前記第２の基板との間であって前記第１の半導体素子の上方に設けられた第２の半導体素子とを備え、
前記第１の基板は、前記第１の半導体素子が下方に設けられた第１の領域と前記第１の配線の前記ベース配線と接合する部分が位置する第２の領域とを有し、さらに前記第１の領域と前記第２の領域との間に第１の屈曲部を有し、
前記第２の基板は、前記第２の半導体素子が下方に設けられた第３の領域と前記第２の配線の前記ベース配線と接合する部分が位置する第４の領域とを有し、さらに前記第３の領域と前記第４の領域との間に第２の屈曲部を有する
ことを特徴とする半導体装置。 - 前記第１の半導体素子の第１の電極を有する面は矩形形状であって、第１の辺と、前記第１の辺よりも長い辺であって前記第１の辺と交わる第２の辺と、を含み、
前記第２の半導体素子の第２の電極を有する面は矩形形状であって、第３の辺と、前記第３の辺よりも長い辺であって前記第３の辺と交わる第４の辺と、を含み、
前記第１の半導体素子と前記第２の半導体素子とは、前記第２の辺と前記第４の辺とが平行になるように配置される
ことを特徴とする請求項１に記載の半導体装置。 - 前記第１の半導体素子の第１の電極を有する面は矩形形状であって、第１の辺と、前記第１の辺よりも長い辺であって前記第１の辺と交わる第２の辺と、を含み、
前記第２の半導体素子の第２の電極を有する面は矩形形状であって、第３の辺と、前記第３の辺よりも長い辺であって前記第３の辺と交わる第４の辺と、を含み、
前記第１の半導体素子と前記第２の半導体素子とは、前記ベース基板に投影した前記第２の辺と前記第４の辺とが互いに交差するように配置される
ことを特徴とする請求項１に記載の半導体装置。 - 前記ベース基板の表面と対向する前記第１の基板の面は矩形形状であって、第１の辺と、前記第１の辺よりも長い辺であって前記第１の辺と交わる第２の辺と、を含み、
前記ベース基板の表面と対向する前記第２の基板の面は矩形形状であって、第３の辺と、前記第３の辺よりも長い辺であって前記第３の辺と交わる第４の辺と、を含み、
前記第１の基板と前記第２の基板とは、前記第２の辺と前記第４の辺とが平行になるように配置される
ことを特徴とする請求項１に記載の半導体装置。 - 前記ベース基板の表面と対向する前記第１の基板の面は矩形形状であって、第１の辺と、前記第１の辺よりも長い辺であって前記第１の辺と交わる第２の辺と、を含み、
前記ベース基板の表面と対向する前記第２の基板の面は矩形形状であって、第３の辺と、前記第３の辺よりも長い辺であって前記第３の辺と交わる第４の辺と、を含み、
前記第１の基板と前記第２の基板とは、前記ベース基板に投影した前記第２の辺と前記第４の辺とが互いに交差するように配置される
ことを特徴とする請求項１に記載の半導体装置。 - 前記第１の基板には、前記第１の屈曲部に開口部が形成されていることを特徴とする請求項１から５の何れかに記載の半導体装置。
- 前記第２の基板には、前記第２の屈曲部に開口部が形成されていることを特徴とする請求項１から６の何れかに記載の半導体装置。
- 第１の配線を有する第１の基板に第１の電極を有する第１の半導体素子を、前記第１の電極を前記第１の配線に電気的に接続させて実装する工程と、
ベース配線が設けられたベース基板の上方に、前記ベース基板に対して前記第１の基板の第１の半導体素子が実装された面側を向けて前記第１の基板を配置し、前記第１の基板に第１の屈曲部を設けて前記第１の配線を前記ベース配線に電気的に接続する工程と、
第２の配線を有する第２の基板に第２の電極を有する第２の半導体素子を、前記第２の電極を前記第２の配線に電気的に接続させて実装する工程と、
前記第１の基板の上方において、前記第１の基板に対して前記第２の基板の前記第２の半導体素子が実装された面側を向けて前記第２の基板を配置し、前記第２の基板に第２の屈曲部を設けて前記第２の配線を前記ベース配線に電気的に接続する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記第１の半導体素子の第１の電極を有する面は矩形形状であって、第１の辺と、前記第１の辺よりも長い辺であって前記第１の辺と交わる第２の辺と、を含み、
前記第２の半導体素子の第２の電極を有する面は矩形形状であって、第３の辺と、前記第３の辺よりも長い辺であって前記第３の辺と交わる第４の辺と、を含み、
前記第２の基板を前記第１の基板の上方に設ける工程において、前記第２の辺と前記第４の辺とが平行になるように、前記第２の基板を配置する
ことを特徴とする請求項８に記載の半導体装置の製造方法。 - 前記第１の半導体素子の第１の電極を有する面は矩形形状であって、第１の辺と、前記第１の辺よりも長い辺であって前記第１の辺と交わる第２の辺と、を含み、
前記第２の半導体素子の第２の電極を有する面は矩形形状であって、第３の辺と、前記第３の辺よりも長い辺であって前記第３の辺と交わる第４の辺と、を含み、
前記第２の基板を前記第１の基板の上方に設ける工程において、前記ベース基板に投影した前記第２の辺と前記第４の辺とが互いに交差するように、前記第２の基板を配置する
ことを特徴とする請求項８に記載の半導体装置の製造方法。 - 前記第１の基板の前記ベース基板の表面と対向する面は矩形形状であって、第１の辺と、前記第１の辺よりも長い辺であって前記第１の辺と交わる第２の辺と、を含み、
前記第２の基板の前記ベース基板の表面と対向する面は矩形であって、第３の辺と、前記第３の辺よりも長い辺であって前記第３の辺と交わる第４の辺と、を含み、
前記第２の基板を前記第１の基板の上方に設ける工程において、前記ベース基板に投影した前記第２の辺と前記第４の辺とが平行になるように、前記第２の基板を配置する
ことを特徴とする請求項８に記載の半導体装置の製造方法。 - 前記第１の基板の前記ベース基板の表面と対向する面は矩形形状であって、第１の辺と、前記第１の辺よりも長い辺であって前記第１の辺と交わる第２の辺と、を含み、
前記第２の基板の前記ベース基板の表面と対向する面は矩形形状であって、第３の辺と、前記第３の辺よりも長い辺であって前記第３の辺と交わる第４の辺と、を含み、
前記第２の基板を前記第１の基板の上方に設ける工程において、前記ベース基板に投影した前記第２の辺と前記第４の辺とが互いに交差するように、前記第２の基板を配置する
ことを特徴とする請求項８に記載の半導体装置の製造方法。 - さらに、前記第１の基板を前記ベース基板の上方に設ける工程の前に、前記第１の基板に第１の開口部を形成する工程を有し、
前記ベース基板の上方に前記第１の基板を設ける工程において、前記第１の開口部が形成された部分に前記第１の屈曲部を設ける
ことを特徴とする請求項８から１２の何れかに記載の半導体装置の製造方法。 - さらに、前記第２の基板を前記第１の基板の上方に設ける工程の前に、前記第２の基板に第２の開口部を形成する工程を有し、
前記第１の基板の上方に前記第２の基板を設ける工程において、前記第２の開口部が形成された部分に前記第２の屈曲部を設ける
ことを特徴とする請求項８から１３の何れかに記載の半導体装置の製造方法。 - 請求項１から７の何れかに記載の半導体装置を備えることを特徴とする電子機器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002248867A JP2004087936A (ja) | 2002-08-28 | 2002-08-28 | 半導体装置及び半導体装置の製造方法並びに電子機器 |
| US10/647,075 US6911721B2 (en) | 2002-08-28 | 2003-08-21 | Semiconductor device, method for manufacturing semiconductor device and electronic equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002248867A JP2004087936A (ja) | 2002-08-28 | 2002-08-28 | 半導体装置及び半導体装置の製造方法並びに電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004087936A true JP2004087936A (ja) | 2004-03-18 |
Family
ID=32056131
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002248867A Withdrawn JP2004087936A (ja) | 2002-08-28 | 2002-08-28 | 半導体装置及び半導体装置の製造方法並びに電子機器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6911721B2 (ja) |
| JP (1) | JP2004087936A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7239024B2 (en) * | 2003-04-04 | 2007-07-03 | Thomas Joel Massingill | Semiconductor package with recess for die |
| TWI234859B (en) * | 2004-04-01 | 2005-06-21 | Ind Tech Res Inst | Three-dimensional stacking packaging structure |
| JP4831949B2 (ja) * | 2004-09-08 | 2011-12-07 | 株式会社デンソー | 物理量センサ装置 |
| WO2006035258A1 (en) * | 2004-09-30 | 2006-04-06 | Infineon Technologies Ag | Semiconductor chip assembly including stacked components and method for producing it |
| KR100573302B1 (ko) * | 2004-10-07 | 2006-04-24 | 삼성전자주식회사 | 와이어 본딩을 이용한 패키지 스택 및 그 제조 방법 |
| JP4463178B2 (ja) * | 2005-09-30 | 2010-05-12 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置及びその製造方法 |
| US20150049443A1 (en) * | 2013-08-13 | 2015-02-19 | Infineon Technologies Ag | Chip arrangement |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2670322B1 (fr) * | 1990-12-05 | 1997-07-04 | Matra Espace | Modules de memoire a l'etat solide et dispositifs de memoire comportant de tels modules |
| JP2000068444A (ja) * | 1998-08-26 | 2000-03-03 | Mitsubishi Electric Corp | 半導体装置 |
| JP4019251B2 (ja) * | 1999-07-22 | 2007-12-12 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
| JP2001203319A (ja) * | 2000-01-18 | 2001-07-27 | Sony Corp | 積層型半導体装置 |
-
2002
- 2002-08-28 JP JP2002248867A patent/JP2004087936A/ja not_active Withdrawn
-
2003
- 2003-08-21 US US10/647,075 patent/US6911721B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20040094831A1 (en) | 2004-05-20 |
| US6911721B2 (en) | 2005-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3967133B2 (ja) | 半導体装置及び電子機器の製造方法 | |
| KR100459971B1 (ko) | 반도체 장치 및 그 제조 방법, 제조 장치, 회로 기판 및전자기기 | |
| US6486544B1 (en) | Semiconductor device and method manufacturing the same, circuit board, and electronic instrument | |
| JP5018483B2 (ja) | 電子デバイスパッケージ、モジュール、および電子機器 | |
| US6521483B1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
| US20040135243A1 (en) | Semiconductor device, its manufacturing method and electronic device | |
| JP2005026680A (ja) | 積層型ボールグリッドアレイパッケージ及びその製造方法 | |
| JP2001077301A (ja) | 半導体パッケージ及びその製造方法 | |
| JP2002110898A (ja) | 半導体装置 | |
| JP2003133518A (ja) | 半導体モジュール | |
| JP2009278064A (ja) | 半導体装置とその製造方法 | |
| JP2001298115A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2002198395A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2005093551A (ja) | 半導体装置のパッケージ構造およびパッケージ化方法 | |
| JP3593833B2 (ja) | 半導体装置 | |
| JP2006295183A (ja) | 非対称に配置されたダイとモールド体とを具備するスタックされたパッケージを備えるマルチパッケージモジュール。 | |
| JP2001077294A (ja) | 半導体装置 | |
| JP4449258B2 (ja) | 電子回路装置およびその製造方法 | |
| JP2004087936A (ja) | 半導体装置及び半導体装置の製造方法並びに電子機器 | |
| US20120146244A1 (en) | Semiconductor device | |
| JP3490601B2 (ja) | フィルムキャリアおよびそれを用いた積層型実装体 | |
| JP2012227320A (ja) | 半導体装置 | |
| JP2004363319A (ja) | 実装基板及び半導体装置 | |
| JP3841135B2 (ja) | 半導体装置、回路基板及び電子機器 | |
| JP2000252414A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050107 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060725 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20060922 |