JP3593833B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP3593833B2
JP3593833B2 JP02693197A JP2693197A JP3593833B2 JP 3593833 B2 JP3593833 B2 JP 3593833B2 JP 02693197 A JP02693197 A JP 02693197A JP 2693197 A JP2693197 A JP 2693197A JP 3593833 B2 JP3593833 B2 JP 3593833B2
Authority
JP
Japan
Prior art keywords
chip
insulating substrate
outer peripheral
electrode
peripheral terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP02693197A
Other languages
English (en)
Other versions
JPH10223688A (ja
Inventor
晋 森屋
則雄 深澤
史郎 要田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP02693197A priority Critical patent/JP3593833B2/ja
Priority to US08/912,371 priority patent/US6013944A/en
Priority to KR1019970041379A priority patent/KR100250562B1/ko
Priority to TW086112749A priority patent/TW345712B/zh
Publication of JPH10223688A publication Critical patent/JPH10223688A/ja
Application granted granted Critical
Publication of JP3593833B2 publication Critical patent/JP3593833B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、高密度実装を可能とする表面実装型の半導体装置のパッケージの構造及び製造方法に関し、より詳しくは、バンプを半導体チップの全面に渡って形成し（以下この構造をエリアバンプ構造と呼ぶ。）、半導体チップとほぼ同サイズに収まるようなパッケージの構造及び製造方法に関する。
【０００２】
近年、携帯電話等にみられるように、電子機器の小型化により半導体装置を収めるパッケージも小型のものが要求されており、より小型化を実現する新たな構造、製造方法が必要になっている。
【０００３】
【従来の技術】
従来技術として、チップをより小型に基板に搭載するために、図３３に示される技術がある。
図３３は、従来のフリップチップ実装の技術を示しており、１０１は半導体チップを示し、１０２はチップの電極に接続されたバンプを示し、１０３はバンプ１０２が実装されるランドの設けられた基板を示し、１０４はチップ１０１とバンプ１０２とを封止する樹脂を示している。
【０００４】
この実装構造は、チップの表面上に複数形成された電極と実装基板１０３のランドとが直接バンプ１０２で接続されているため、両者の熱膨張率の違いを吸収しチップ表面とバンプ１０２を保護するために、チップ１０２と実装基板１０３との間に樹脂１０４が充填されている。
【０００５】
【発明が解決しようとする課題】
図３３に示されるフリップチップ接合は、実装後に熱ストレスが加わった場合に、チップと基板の熱膨張率の違いにより、チップと基板とを直接接続しているバンプに応力が集中しバンプが破壊されるのを防ぐために、チップと基板との間に樹脂を充填しなければならない。しかし、ボイドを生じさせることなく微小空間に樹脂を注入するには充填工程が煩雑であるという問題がある。さらに、実装後は樹脂によりバンプが隠れてしまうので、バンプの接続状態を検査することもできないという問題もある。
【０００６】
また、フリップチップ実装では、チップ上にバンプを設けるので、ウエハプロセスにおける工程が増え、コストが高くなるという問題もある。
従って、本発明は、チップと基板との間を充填する樹脂を必要とせず、実装後に熱ストレスが加わってもチップと基板との接合部が破壊されることがなく、実装後に接合部を検査することができ、コストも低い半導体装置のパッケージ構造とその製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記課題は以下の手段をとった半導体装置により解決することができる。
請求項１記載の発明では、
半導体チップと、
該チップの内部回路と接続され、該チップの表面上に設けられた電極と、
該チップの表面上に弾性接着層を介して設けられ、端部が該電極近傍に位置し、該電極以外の該チップ上の領域を覆う絶縁性基板と、
一端が該絶縁性基板上の領域で終端し、他端が該絶縁性基板の側面で露出され、該電極近傍の領域で終端して外周端子となる導電パターンと、
該外周端子と該電極とを電気的に接続する接続手段とを有するものである。
【００１３】
請求項２記載の発明では、請求項１記載の半導体装置において、
該導電パターンの他端と該電極との接続部分を樹脂により封止するものである。
上記の各手段は次のような作用を有する。
【００１８】
請求項１記載の発明では、絶縁性基板をチップの電極近傍に極力近く形成できるので、外周端子がない分大きな絶縁性基板を形成することができ、導電パターンを設ける領域が広くできる。
【００１９】
請求項２記載の発明では、導電パターンと外周端子との接合部分を樹脂封止することにより、接合部の信頼性を向上させることができる。
【００２０】
【発明の実施の形態】
以下本発明の実施形態を、図１〜３２により具体的に説明する。
図１は、本発明の実施形態の半導体装置の斜視図であり、図２はその断面図を示し、図３は分解断面図を示す。ただし、図１は、分かりやすくするために、図２，３と上下が逆に示されるとともに、ろう材６は省略して示されている。
【００２１】
図１〜３において、１は半導体チップを示し、その周囲にはチップ１内の回路と接続された電極１４上に設けられたバンプ５が形成されている。２は導電パターンを示し、銅箔により形成されている。この銅箔は、ポリイミドにより形成された絶縁性基板３上に設けられている。そして、絶縁性基板３は、チップ１の周辺に設けられた電極１４の内側の領域に形成され、導電パターン２をチップ１の表面側に向けて弾性接着層４を介してチップ１に接合されている。弾性接着層４はエポキシ系の接着剤により形成される。
【００２２】
導電パターン２は、厚さ０．５〜１ｍｍの絶縁性基板３上の全面に形成した銅箔をエッチングにより所望のパターンに形成されている。具体的には、図４に示されるように、導電パターン２は、チップ１の電極１４と接続される外周端子９から絶縁性基板３の中央方向に幅５０〜１００μｍ、厚さ２０〜５０μｍのパターンにより引き回され、その先端部には直径０．１〜０．５ｍｍのランド８が設けられている。外周端子９は、絶縁性基板３の端部から外側にストレートに０．５〜１ｍｍ突出しており、この部分で半田等のろう材６を介してバンプ５と接合される。
【００２３】
ランド８は、絶縁性基板３の全面に渡って、即ちチップ１の下面の全面に渡って形成されている。また、ランド８は、絶縁性基板３のチップ１と反対側には設けられた開口部８ａで露出し、開口部８ａには半田等からなるバンプ７が形成されてランド８との接触が取られるとともに、絶縁性基板３の表面からボール状の部分が突出し、実装基板とのコンタクトが取られる。
【００２４】
以上のように、図１〜４に示される本実施形態の半導体装置によれば、チップ１上に絶縁性基板３を形成しその上に設けられた導電パターン２により、チップ１の電極１４を適当な位置に再配置されたバンプ７に接続し、チップ１の周囲の電極１４をチップ全面に渡ってバンプ７として形成しエリアバンプ構造とすることができるので、バンプ７の間隔を電極１４の間隔より広くとることができ、確実な実装が可能となる。
【００２５】
また、通常フリップチップ実装した半導体装置では、プリント板への実装後、チップとプリント板との間の隙間に樹脂を充填するが、本実施形態の半導体装置によれば、外周端子９及びチップ１と絶縁性基板３との間に設けられた弾性接着層４の作用により、チップとプリント板との間に樹脂を充填する必要はない。
この理由は、外周端子が絶縁性基板３より突出していることにより、チップとプリント板に熱が加わっても、外周端子９が撓むことにより、両者の熱膨張率の違いによる熱応力を吸収できからである。さらに、チップ１と絶縁性基板３との間に設けられた弾性接着層４でも、チップとプリント板の熱膨張率の違いによる熱応力を吸収することができるので、チップをプリント板に実装後に両者の隙間に樹脂を充填する必要はない。
【００２６】
また、本実施形態では、従来のフリップチップ実装のように、チップ上にウエハプロセスによりバンプを形成しないので、従来のフリップチップ実装より低いコストでエリアバンプ構造の半導体装置を実現できる。
次に、導電パターン２及び絶縁性基板３について詳述する。
図４は、導電パターン２及びランド８が形成された絶縁性基板３の平面図を示し、図５（ａ）は図４のＡ−Ａ’断面の一部を示し、図５（ｂ）は図４のＢ−Ｂ’断面の一部を示している。
【００２７】
絶縁性基板３は、ポリイミドで形成され、チップ１の周辺に形成された電極１４の領域より外周端子９の分だけ外形寸法が小さい。
導電パターン２は、エッチングによりパターニングし絶縁性基板３上に所望のパターンを形成する。絶縁性基板３からストレートに０．１〜０．５ｍｍ突出した外周端子９は、エッチングにより形成する。必要に応じて、外周端子９にもろう材を設け、チップ１との接続を図ってもよい。ランド８は、絶縁性基板３の全面に形成されることにより、実装効率を向上させることができる。
【００２８】
導電パターン２は、Ａ−Ａ’断面では図５（ａ）のように絶縁性基板３上に設けられているが、ランド８部分では絶縁性基板３に開口部８ａが設けられ、この部分にバンプ７を形成する。これにより、バンプ７の一部が開口部８ａの中に埋め込まれることになり、バンプ７が強固に絶縁性基板３に支持される。この開口部８ａは、絶縁性基板３をエッチングにより窓開けし形成する。
【００２９】
導電パターン２の変形例として、図６（ａ），（ｂ）に示されるように、導電パターン２を絶縁性基板の中に埋め込んでもよい。こうすることにより、図５の場合に比べ、絶縁性基板３を薄型化することができる。この構造は、ポリイミドにて形成された絶縁性基板の上に導電パターンを形成した後に、ポリイミドをスピンコートにより導電パターンの間に埋めることにより、図６に示されるように絶縁性基板の中に導電パターンを埋め込むことができる。
【００３０】
さらに、導電パターン２の外周端子９の変形例として図７〜１０に示される形状のものがある。図７は、外周端子９の先端部を湾曲させたものを示し、チップ１との接合時に応力を図４のものより緩和することができるとともに、チップ１と実装基板との熱膨張の違いによる応力も吸収できる。図８は、外周端子９に予め導電性バンプ１０を形成したものを示し、より強固にチップ１に接合することができる。図９は、外周端子９が絶縁性基板３の外側端部から突出せず、絶縁性基板３の側面に外周端子９が露出しているものを示している。（チップ１への接合方法は後述する図１８〜２０の部分で説明する。）図１０は、図９と同様に外周端子９が絶縁性基板３の外側端部から突出していないが、導電パターン２の端部近傍にはボンディングパッド１１が設けられている。（チップ１への接合方法は後述する図２２，図２３の部分で説明する。）
図１１は、絶縁性基板３の変形例を示し、絶縁性基板にスリット１２及び開口部１３を設けたものである。スリット１２は、プリント板とチップとの熱膨張率の違いにより生じる応力を緩和するためのものであり、開口部１３は、チップとの接合時の空気抜きをするためのものである。
【００３１】
次に、チップ１上の電極１４と外周端子９との接合について種々の変形例を詳述する。
図１２〜図２０は、チップ１上の電極１４と外周端子９との接合部分の拡大図を示し、図１２〜１５は、図５に示されるような絶縁性基板３の上に導電パターン２を設けたタイプの場合を示し、図１６〜２０は図６に示されるような絶縁性基板３の中に導電パターン２を埋め込んだタイプの場合を示している。
【００３２】
図１２は、外周端子の先端をチップ１側へ折り曲げ、その先端部をチップ１の電極１４に当接し、ろう材６により接合している。
図１３は、外周端子の先端を図のように同じ方向に２回折り曲げ、１６にて電極１４に当接し、ろう材６により接合している。
図１４は、外周端子の先端を図のように異なる方向に２回折り曲げ、１５にてバンプ５に当接しろう材６により接合している。これにより、電極上に形成したバンプ５の高さのばらつきを外周端子９により吸収することができるとともに、外周端子９を折り曲げることにより、高いバンプを形成しなくても外周端子９とチップの電極１４とを接続できる。
【００３３】
図１５は、外周端子９の先端をワイヤボンディングにより形成したバンプ１７の一部である切断されたワイヤ部分に当接し、ろう材６により接合している。このバンプ１７は、ワイヤボンディング技術で形成することができ、電極１４上にワイヤボンディングを行った後、ボール部分から延びるワイヤをループ状に成形して切断すれば図のような形状のバンプ１７が得られる。これにより、バンプ１７の高さのばらつきを外周端子９により吸収することができる。
【００３４】
図１６は、外周端子の先端をチップ１の電極１４と直接ろう材６により接合している。
図１７は、外周端子の先端をチップ１の電極１４上に設けられたバンプ５に当接しろう材６により接合している。
図１８は、絶縁性基板３が図９の場合の断面図を示し、外周端子９をチップ１の電極１４と直接ろう材６により接合している。
【００３５】
図１９は、絶縁性基板３が図９の場合の断面図を示し、外周端子９をチップ１の電極１４上に設けられたバンプ５に当接し、ろう材６により接合している。
図２０は、絶縁性基板３が図９の場合の断面図を示し、外周端子９をチップ１の電極１４上に設けられたワイヤボンディングにより形成したバンプ１７の切断されたワイヤ部分に当接し、ろう材６により接合している。
【００３６】
図２１（ａ），（ｂ）は、図１８〜２０に示されるように、外周端子９が絶縁性基板３の端部から突出せず、絶縁性基板の側面において導電パターンが露出するタイプにおける場合の斜視図を示し、図２１（ａ）は、絶縁性基板３をチップ１に位置合わせして載置した状態を示し、図２１（ｂ）は、外周端子９と電極１４とがろう材６により接合された状態を示している。
【００３７】
このように外周端子９が絶縁性基板３から突出せず、絶縁性基板の側面から導電パターンが露出するタイプのものを用いることにより、絶縁性基板３をチップの電極１４近傍に極力近く形成できるので、図１に示される絶縁性基板よりも外周端子がない分大きな絶縁性基板を形成することができ、導電パターンを設ける領域が広くできる効果がある。
【００３８】
図２２は、絶縁性基板３が図１０の場合の断面図を示し、絶縁性基板３上に設けられたボンディングパッド１１とチップ１上の電極１４とをボンディングワイヤ１７により接合している。この場合は、上述した外周端子は、ボンディングワイヤが相当する。これにより、ワイヤ部分で図１に示される外周端子と同様に応力を吸収できる。
【００３９】
図２３は、絶縁性基板３が図１０の場合の断面図を示し、絶縁性基板３上のボンディングパッドにボンディングワイヤ１７によるループを形成し、そのループ部分をチップ１の電極１４にろう材６により接合している。ボンディングワイヤがループ形状になっていることにより、上述した応力の緩和をこの部分で行うことができる。
【００４０】
以上の変形例では、電極１４は全てチップ１の周囲に設けた例を示したが、電極１４は、チップ１の中央部に一列や十文字型に設けられていてもよい。この場合、絶縁性基板３や導電パターン２はそれに合った形状にする必要がある。
次に本実施形態のうち、外周端子９が絶縁性基板３の端部から突出しているタイプの半導体装置の製造方法について以下に説明する。
【００４１】
まず、図２４，２５に示されるように、所望のパターンに形成した導電パターン２を設けた絶縁性基板３と、チップ１のバンプ５とを位置合わせし、弾性接着層４を介して絶縁性基板３をチップ１上に載置する。この時、導電性のろう材、例えば半田（Ｐｂ／Ｓｎ），銀ペースト、エポキシ系導電性接着剤を予めバンプ５上に形成しておく。なお、外周端子９にもろう材を設けておいてもよい。
【００４２】
次に、図２６に示されるように、ハンダにて形成されたボール状のバンプ７を絶縁性基板３の開口部８ａの位置に合わせて載置する。
次に、図２７に示されるように、絶縁性基板３及びバンプ７を載置した状態のチップ１を加熱し、ろう材６を熱硬化させるとともに、ボール状のバンプ７を溶融し、開口部８ａをバンプ７の材料で満たしてバンプ７とランド８とのコンタクトを取る。
【００４３】
最後に、図２８に示されるように、外周端子９とバンプ５との接合部を封止樹脂１８により封止する。この封止は、例えばトランスファーモールドにより封止樹脂を形成するか、樹脂を上から滴下するポッティングにより行えばよい。
なお、絶縁性基板３として図６に示されるような導電パターンが絶縁性基板３に埋め込まれている場合は、バンプ７とランド８とのコンタクトの取り方として図２９，３０のような例が考えられる。
【００４４】
図２９は、ランド８をレジスト１９により開口しておき、前述した図２４〜２８の工程と同様にバンプ７をその開口に埋め込んだものである。
図３０は、図２９に示されるレジストを剥離し、バンプ７を加熱溶融することにより、バンプ７の形状を球状に成形したものである。
また、封止樹脂１８は、図３１，３２に示されるように、外周端子９が絶縁性基板３の側面に形成されている場合でも外周端子９が絶縁性基板３から突出している場合でも、それを形成した方が外周端子９とバンプ５との接合部分の信頼性が向上する。
【００４５】
なお、図９に示される外周端子９が絶縁性基板３の端部から突出していないタイプの半導体装置の製造方法は、電極１４上にメタルマスクを介してろう材をスキージングにより形成し、その後図２１（ａ）のように絶縁性基板３をチップ１上に位置合わせした後、ろう材を加熱溶融して電極１４と外周端子９とを接合する。その他は上述した製造方法と同様である。
【００４６】
また、図１０に示される絶縁性基板とチップの電極とをボンディングワイヤで接続するタイプの半導体装置の製造方法は、絶縁性基板をチップ上に位置合わせした後、ワイヤボンディングを絶縁性基板のボンディングパッドとチップの電極との間で施し、その他上述した製造方法と同様である。
【００４７】
【発明の効果】
以上のように本発明によれば、チップ上に絶縁性基板を形成しその上に設けられた導電パターンにより、チップの電極を適当な位置に再配置した導電手段に接続するので、チップの周囲の電極をチップ全面に渡って形成される導電手段と接続することができ、導電手段の間隔を電極の間隔より広くとることができ、安定した実装が可能となる効果を奏する。
【００４８】
また、チップ表面上に絶縁性基板を形成し、この上に導電パターンを形成するので、チップを基板に実装した後、チップと基板との間に樹脂を充填する必要がない。この理由は、熱ストレスが加わっても、外周端子が絶縁性基板より突出していることにより、チップと実装基板に熱が加わっても、外周端子が撓むことにより、両者の熱膨張率の違いによる熱応力を吸収できる効果を奏する。さらに、チップと絶縁性基板との間に設けられた弾性接着層でも、チップとプリント板の熱膨張率の違いによる熱応力を吸収することができるので、チップを実装基板に実装後に両者の隙間に樹脂を充填する必要はない。また、接合部の検査も樹脂等で覆われることがないので容易に行うことができる効果を奏する。
【００４９】
さらに、従来のフリップチップ実装のように、チップ上にウエハプロセスによりバンプを形成しないので、従来のフリップチップ実装より低いコストでエリアバンプ構造の半導体装置を実現できる効果を奏する。
【図面の簡単な説明】
【図１】本実施形態の構造を示す斜視図である。
【図２】本実施形態の断面図である。
【図３】本実施形態の分解断面図である。
【図４】本実施形態の絶縁性基板の平面図である。
【図５】本実施形態の絶縁性基板の断面図である。
【図６】本実施形態の絶縁性基板の変形例の断面図である。
【図７】本実施形態の絶縁性基板の変形例の平面図である。
【図８】本実施形態の絶縁性基板の変形例の平面図である。
【図９】本実施形態の絶縁性基板の変形例の平面図である。
【図１０】本実施形態の絶縁性基板の変形例の平面図である。
【図１１】本実施形態の絶縁性基板の変形例の平面図である。
【図１２】本実施形態の外周端子の変形例の断面図である。
【図１３】本実施形態の外周端子の変形例の断面図である。
【図１４】本実施形態の外周端子の変形例の断面図である。
【図１５】本実施形態の外周端子の変形例の断面図である。
【図１６】本実施形態の外周端子の変形例の断面図である。
【図１７】本実施形態の外周端子の変形例の断面図である。
【図１８】本実施形態の外周端子の変形例の断面図である。
【図１９】本実施形態の外周端子の変形例の断面図である。
【図２０】本実施形態の外周端子の変形例の断面図である。
【図２１】本実施形態の外周端子の変形例の斜視図である。
【図２２】本実施形態の外周端子の変形例の断面図である。
【図２３】本実施形態の外周端子の変形例の断面図である。
【図２４】本実施形態の構造及び製造方法を示す図である。
【図２５】本実施形態の構造及び製造方法を示す図である。
【図２６】本実施形態の構造及び製造方法を示す図である。
【図２７】本実施形態の構造及び製造方法を示す図である。
【図２８】本実施形態の構造及び製造方法を示す図である。
【図２９】本実施形態の製造方法の変形例を示す図である。
【図３０】本実施形態の製造方法の変形例を示す図である。
【図３１】本実施形態の封止構造を示す図である。
【図３２】本実施形態の封止構造を示す図である。
【図３３】従来例を示す図である。
【符号の説明】
１・・・チップ ２・・・導電パターン
３・・・絶縁性基板 ４・・・弾性接着層
５・・・バンプテージ ６・・・ろう材
７・・・バンプ ８・・・ランド
９・・・外周端子 １０・・・導電性バンプ
１１・・・ボンディングパッド １２・・・スリット
１３・・・開口部 １４・・・電極
１７・・・バンプ １８・・・封止樹脂
１９・・・レジスト

Claims (2)

  1. 半導体チップと、
    該チップの内部回路と接続され、該チップの表面上に設けられた電極と、
    該チップの表面上に弾性接着層を介して設けられ、端部が該電極近傍に位置し、該電極以外の該チップ上の領域を覆う絶縁性基板と、
    一端が該絶縁性基板上の領域で終端し、他端が該絶縁性基板の側面で露出され、該電極近傍の領域で終端して外周端子となる導電パターンと、
    該外周端子と該電極とを電気的に接続する接続手段とを有することを特徴とする半導体装置。
  2. 該外周端子と該電極との接続部分を樹脂により封止することを特徴とする請求項１に記載の半導体装置。
JP02693197A 1997-02-10 1997-02-10 半導体装置 Expired - Lifetime JP3593833B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP02693197A JP3593833B2 (ja) 1997-02-10 1997-02-10 半導体装置
US08/912,371 US6013944A (en) 1997-02-10 1997-08-18 Semiconductor device in which chip electrodes are connected to terminals arranged along the periphery of an insulative board
KR1019970041379A KR100250562B1 (ko) 1997-02-10 1997-08-27 반도체장치
TW086112749A TW345712B (en) 1997-02-10 1997-09-04 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02693197A JP3593833B2 (ja) 1997-02-10 1997-02-10 半導体装置

Publications (2)

Publication Number Publication Date
JPH10223688A JPH10223688A (ja) 1998-08-21
JP3593833B2 true JP3593833B2 (ja) 2004-11-24

Family

ID=12206917

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02693197A Expired - Lifetime JP3593833B2 (ja) 1997-02-10 1997-02-10 半導体装置

Country Status (4)

Country Link
US (1) US6013944A (ja)
JP (1) JP3593833B2 (ja)
KR (1) KR100250562B1 (ja)
TW (1) TW345712B (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6001661A (en) * 1998-04-06 1999-12-14 Motorola, Inc. Integrated circuit interconnect method and apparatus
JP2000040867A (ja) * 1998-07-24 2000-02-08 Shinko Electric Ind Co Ltd 半導体チップ実装用回路基板
US6169331B1 (en) 1998-08-28 2001-01-02 Micron Technology, Inc. Apparatus for electrically coupling bond pads of a microelectronic device
US6175160B1 (en) * 1999-01-08 2001-01-16 Intel Corporation Flip-chip having an on-chip cache memory
US6246109B1 (en) * 1999-08-05 2001-06-12 Ming-Tung Shen Semiconductor device and method for fabricating the same
US6221748B1 (en) * 1999-08-19 2001-04-24 Micron Technology, Inc. Apparatus and method for providing mechanically pre-formed conductive leads
US6710454B1 (en) * 2000-02-16 2004-03-23 Micron Technology, Inc. Adhesive layer for an electronic apparatus having multiple semiconductor devices
DE10014379A1 (de) 2000-03-23 2001-10-11 Infineon Technologies Ag Verfahren und Vorrichtung zum Verbinden mindestens eines Chips mit einer Umverdrahtungsanordnung
JP2001308220A (ja) * 2000-04-24 2001-11-02 Nec Corp 半導体パッケージ及びその製造方法
JP3701542B2 (ja) 2000-05-10 2005-09-28 シャープ株式会社 半導体装置およびその製造方法
US6812048B1 (en) * 2000-07-31 2004-11-02 Eaglestone Partners I, Llc Method for manufacturing a wafer-interposer assembly
US6686657B1 (en) * 2000-11-07 2004-02-03 Eaglestone Partners I, Llc Interposer for improved handling of semiconductor wafers and method of use of same
US20020076854A1 (en) * 2000-12-15 2002-06-20 Pierce John L. System, method and apparatus for constructing a semiconductor wafer-interposer using B-Stage laminates
US6529022B2 (en) * 2000-12-15 2003-03-04 Eaglestone Pareners I, Llc Wafer testing interposer for a conventional package
US6524885B2 (en) * 2000-12-15 2003-02-25 Eaglestone Partners I, Llc Method, apparatus and system for building an interposer onto a semiconductor wafer using laser techniques
JP3693056B2 (ja) * 2003-04-21 2005-09-07 セイコーエプソン株式会社 半導体装置及びその製造方法、電子装置及びその製造方法並びに電子機器
DE102011080929B4 (de) * 2011-08-12 2014-07-17 Infineon Technologies Ag Verfahren zur Herstellung eines Verbundes und eines Leistungshalbleitermoduls

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4918511A (en) * 1985-02-01 1990-04-17 Advanced Micro Devices, Inc. Thermal expansion compensated metal lead frame for integrated circuit package
AU634334B2 (en) * 1990-01-23 1993-02-18 Sumitomo Electric Industries, Ltd. Packaging structure and method for packaging a semiconductor device
US5148265A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
WO1992021150A1 (en) * 1991-05-23 1992-11-26 Motorola, Inc. Integrated circuit chip carrier
US5258648A (en) * 1991-06-27 1993-11-02 Motorola, Inc. Composite flip chip semiconductor device with an interposer having test contacts formed along its periphery
US5703405A (en) * 1993-03-15 1997-12-30 Motorola, Inc. Integrated circuit chip formed from processing two opposing surfaces of a wafer
US5510758A (en) * 1993-04-07 1996-04-23 Matsushita Electric Industrial Co., Ltd. Multilayer microstrip wiring board with a semiconductor device mounted thereon via bumps
JPH07147347A (ja) * 1993-11-25 1995-06-06 Matsushita Electric Ind Co Ltd 集積回路装置
KR100194130B1 (ko) * 1994-03-30 1999-06-15 니시무로 타이죠 반도체 패키지
US5659952A (en) * 1994-09-20 1997-08-26 Tessera, Inc. Method of fabricating compliant interface for semiconductor chip
US5616958A (en) * 1995-01-25 1997-04-01 International Business Machines Corporation Electronic package
JP3176542B2 (ja) * 1995-10-25 2001-06-18 シャープ株式会社 半導体装置及びその製造方法
JP3248149B2 (ja) * 1995-11-21 2002-01-21 シャープ株式会社 樹脂封止型半導体装置及びその製造方法

Also Published As

Publication number Publication date
JPH10223688A (ja) 1998-08-21
KR19980069903A (ko) 1998-10-26
US6013944A (en) 2000-01-11
KR100250562B1 (ko) 2000-04-01
TW345712B (en) 1998-11-21

Similar Documents

Publication Publication Date Title
KR100427925B1 (ko) 반도체 장치 및 그 제조 방법
KR100368698B1 (ko) 반도체패키지와,그것을이용한반도체장치및그제조방법
JP3593833B2 (ja) 半導体装置
US6313521B1 (en) Semiconductor device and method of manufacturing the same
JP2001127186A (ja) ボールグリッドアレイパッケージ及びその製造方法と半導体装置
JP3679199B2 (ja) 半導体パッケージ装置
JP2015523743A (ja) Ｂｖａインタポーザ
JPH10270592A (ja) 半導体装置及びその製造方法
JP2001332644A (ja) 半導体装置及びインターポーザー、並びにこれらの製造方法
US6713880B2 (en) Semiconductor device and method for producing the same, and method for mounting semiconductor device
JP2001298115A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3228339B2 (ja) 半導体装置およびその製造方法
JP2000277649A (ja) 半導体装置及びその製造方法
JP4035949B2 (ja) 配線基板及びそれを用いた半導体装置、ならびにその製造方法
JP2004087936A (ja) 半導体装置及び半導体装置の製造方法並びに電子機器
JP2003133366A (ja) 半導体装置及びその製造方法
JP3394479B2 (ja) 半導体装置
JPH11340352A (ja) 実装構造体
JP3472601B2 (ja) 半導体装置
JP2001035886A (ja) 半導体装置及びその製造方法
JPH11163054A (ja) 半導体装置の構造及びその製造方法
JP3547270B2 (ja) 実装構造体およびその製造方法
JPH09148482A (ja) 半導体装置
JP3469168B2 (ja) 配線基板及び半導体装置
JP3912888B2 (ja) パッケージ型半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040518

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040716

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040810

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040823

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080910

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080910

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090910

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090910

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090910

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100910

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100910

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110910

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110910

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110910

Year of fee payment: 7

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110910

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120910

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120910

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term