JP2012227320A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2012227320A JP2012227320A JP2011092816A JP2011092816A JP2012227320A JP 2012227320 A JP2012227320 A JP 2012227320A JP 2011092816 A JP2011092816 A JP 2011092816A JP 2011092816 A JP2011092816 A JP 2011092816A JP 2012227320 A JP2012227320 A JP 2012227320A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- semiconductor chip
- opening
- lead
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】半導体チップとリードとの接続信頼性が高く、半導体チップが両面に実装された半導体装置を提供する。
【解決手段】第1の面と第2の面とを有する第1の絶縁層1の第1の面に形成される複数のリード7および第2の絶縁層2と、第1の絶縁層1側に搭載される第1の半導体チップ4と、第2の絶縁層2側に搭載される第2の半導体チップ5と、第1の絶縁層1に形成される第1および第2の開口6a,6bと、第1の開口6aで押し曲げられて第1の半導体チップ4の電極4aに接合される第1のリード7aと、第2の開口6bで押し曲げられて第2の半導体チップ5の電極に接合される第2のリード7bと、を有する半導体装置100であって、半導体チップ4,5がそれぞれ搭載される領域は、第1の絶縁層1の厚さ方向から見て互いに重なり合う領域を有し、第1の開口6aおよび第2の開口6bの少なくともいずれか一方は上記重なり合う領域の外側に位置している。
【選択図】図1
【解決手段】第1の面と第2の面とを有する第1の絶縁層1の第1の面に形成される複数のリード7および第2の絶縁層2と、第1の絶縁層1側に搭載される第1の半導体チップ4と、第2の絶縁層2側に搭載される第2の半導体チップ5と、第1の絶縁層1に形成される第1および第2の開口6a,6bと、第1の開口6aで押し曲げられて第1の半導体チップ4の電極4aに接合される第1のリード7aと、第2の開口6bで押し曲げられて第2の半導体チップ5の電極に接合される第2のリード7bと、を有する半導体装置100であって、半導体チップ4,5がそれぞれ搭載される領域は、第1の絶縁層1の厚さ方向から見て互いに重なり合う領域を有し、第1の開口6aおよび第2の開口6bの少なくともいずれか一方は上記重なり合う領域の外側に位置している。
【選択図】図1
Description
本発明は、半導体装置に関し、特に絶縁層の両面に半導体チップが搭載される構造の半導体装置に関する。
近年、電子機器の小型化・高機能化にともなって、電子機器に搭載される半導体装置においては、実装される半導体チップの高密度化が図られている。半導体チップの高密度実装としては、ワイヤボンディングによって配線基板の両面または片面に複数枚の半導体チップを積層し接続するワイヤボンディング方法や、半導体チップの中に導通部を設けて、積層させた半導体チップ間を直接導通させる方法などがある。
また、半導体チップの高密度実装として、半田ボールを使用してプリント基板へ表面実装を行うBGA(Ball Grid Array)パッケージがある。このBGAパッケージにおいて
は、パッケージの平面部全体でプリント基板との電気的接合が可能となるため、アウターリードを用いてパッケージの各辺で接続するQFP(Quad Flat Package)などと比較し
て、端子(リード)間のピッチを狭くすることなく、多ピン(多端子)化を図ることができる。特に、パッケージの構造材としてTABテープを使用したものは、μBGA(米国テセラ社商標)などのCSP(Chip Size Package)が可能であり、薄型化、小型化に適
している。
は、パッケージの平面部全体でプリント基板との電気的接合が可能となるため、アウターリードを用いてパッケージの各辺で接続するQFP(Quad Flat Package)などと比較し
て、端子(リード)間のピッチを狭くすることなく、多ピン(多端子)化を図ることができる。特に、パッケージの構造材としてTABテープを使用したものは、μBGA(米国テセラ社商標)などのCSP(Chip Size Package)が可能であり、薄型化、小型化に適
している。
μBGAパッケージ200は、図11に示すように、リード204の形成されるTABテープ202と、TABテープ202に形成されるエラストマ層(低弾性樹脂)203と、エラストマ層203に搭載される半導体チップ201と、を備える。半導体チップ201は、電極201aを有する面をエラストマ層203側に向けて搭載され、電極201aとTABテープ202のリード204とは略S字に形成されたリード(リボンリード)204aで電気的に接続された構造となっている。このμBGAパッケージ200では、半導体チップ201とTABテープ202との間にエラストマ層203を介在させていることから、パッケージとプリント基板との間に生じる熱応力を緩和することができ、半田ボール接合部の寿命を向上させることができる。
このようなμBGAパッケージ200に使用される接続方法は、いわゆるリボンリードボンディング法と呼ばれるものであり、図12に示すように、ボンディングツール210をエラストマ層203の開口205から差し込み、開口205に橋架けされたリード204aを押し曲げて半導体チップ201の電極201aに直接接続している。このリボンリードボンディング法は、ボンディングワイヤを用いるワイヤボンディング法に比べて、ワイヤのループ高さを考慮する必要がないことから、パッケージ(半導体装置)の薄型化に寄与する利点を有している。
また、パッケージの高密度化として、両面配線基板の両面に半導体チップを実装する方法がある。その実装方法として、両面配線基板の両面にそれぞれ半導体チップを搭載して、それぞれの半導体チップと配線基板との間にアンダーフィル材を充填し、半硬化させることで、配線基板の反りを防止して半導体装置の信頼性を向上する半導体装置の製造方法が提案されている(例えば、特許文献1参照)。特許文献1によれば、半導体チップの電極と両面配線基板の端子とをACF(異方導電性フィルム)を介して熱圧着することにより接合する、いわゆるフリップチップボンディング法により半導体チップを両面に実装して、半導体装置を薄型化するとともに高密度化している。
また、リボンリードボンディング法により半導体チップが片面に実装された半導体装置を半田ボールで2段以上積み重ね電気的に接続した積層型半導体装置が提案されている(例えば、特許文献2参照)。特許文献2によれば、個々の半導体装置は、半導体チップの搭載領域の外側に半田ボールを備え、半導体チップとともに半田ボールを樹脂で硬化されることにより、半導体装置の縁における基板の強度を向上し、個々の半導体チップを積層する際の安定性を向上させることができる。
しかしながら、上記特許文献1においては、半導体チップの電極と両面配線基板の端子との接続がフリップチップボンディング法であるため、ワイヤボンディング法やリボンリードボンディング法と比べ、電極と端子との保持をアンダーフィル材に依存する分、電気的接続の長期信頼性が劣るという問題があった。
また、上記特許文献2においては、半導体チップと絶縁基板との熱膨張係数の相違によって、半導体装置の組み立て過程において反りが発生するため、積層部分の電気的導通不足が生じるおそれがある。しかも、個々の半導体装置を半田ボールにより接着し積層する構成であるため、リフロー炉内で半田ボールが溶融し、半田ボールランド上で濡れ広がることにより形状を変えるとともにその高さが低くなる問題があった。
本発明は、半導体チップとリードとの接続信頼性が高く、半導体チップが両面実装された高密度な半導体装置を提供することを目的とする。
上記課題を解決するために、本発明は次のように構成されている。
本発明の第1の態様は、表面に電極を有する複数の半導体チップと、第1の面とこれと対向する第2の面とを有する第1の絶縁層と、少なくとも前記第1の絶縁層の第1の面に形成される複数のリードと、前記第1の絶縁層の第1の面に形成される第2の絶縁層と、前記複数の半導体チップのうち、前記第1の絶縁層側に搭載される第1の半導体チップと、前記複数の半導体チップのうち、前記第2の絶縁層側に搭載される第2の半導体チップと、前記第1の絶縁層に形成される第1の開口および第2の開口と、前記複数のリードのうち、前記第1の開口で押し曲げられて前記第1の半導体チップの前記電極に接合される第1のリードと、前記複数のリードのうち、前記第2の開口で押し曲げられて前記第2の半導体チップの前記電極に接合される第2のリードと、を有する半導体装置であって、前記複数の半導体チップがそれぞれ搭載される領域は、前記第1の絶縁層の厚さ方向から見て互いに重なり合う領域を有し、前記第1の開口および前記第2の開口の少なくともいずれか一方は上記重なり合う領域の外側に位置していることを特徴とする半導体装置である。
本発明の第1の態様は、表面に電極を有する複数の半導体チップと、第1の面とこれと対向する第2の面とを有する第1の絶縁層と、少なくとも前記第1の絶縁層の第1の面に形成される複数のリードと、前記第1の絶縁層の第1の面に形成される第2の絶縁層と、前記複数の半導体チップのうち、前記第1の絶縁層側に搭載される第1の半導体チップと、前記複数の半導体チップのうち、前記第2の絶縁層側に搭載される第2の半導体チップと、前記第1の絶縁層に形成される第1の開口および第2の開口と、前記複数のリードのうち、前記第1の開口で押し曲げられて前記第1の半導体チップの前記電極に接合される第1のリードと、前記複数のリードのうち、前記第2の開口で押し曲げられて前記第2の半導体チップの前記電極に接合される第2のリードと、を有する半導体装置であって、前記複数の半導体チップがそれぞれ搭載される領域は、前記第1の絶縁層の厚さ方向から見て互いに重なり合う領域を有し、前記第1の開口および前記第2の開口の少なくともいずれか一方は上記重なり合う領域の外側に位置していることを特徴とする半導体装置である。
本発明の第2の態様は、第1の態様の半導体装置において、少なくとも一方の面に配線パターンを有する第3の絶縁層を有し、前記第1の絶縁層の第2の面側に前記第3の絶縁層の前記一方の面が面するように前記第3の絶縁層を配置し、前記第1の絶縁層は、さらに第3の開口を有し、前記第3の開口には前記複数のリードうち第3のリードが延在し、前記第3のリードが前記第3の開口で押し曲げられて前記配線パターンに接合しており、前記第3の絶縁層の他方の面側に外部接続端子を備えることが好ましい。
本発明の第3の態様は、第2の態様の半導体装置において、前記第3の開口は、前記複数の半導体チップがそれぞれに搭載される領域よりも外側に位置することが好ましい。
本発明によれば、半導体チップとリードとの接続信頼性が高く、半導体チップが両面に実装された高密度な半導体装置を提供することができる。
半導体チップは搭載面に電極を有するので、リード(リボンリード)によるボンディング箇所が半導体チップの搭載領域に含まれることになる。リードによるボンディング加工に際しては、半導体チップの搭載面の反対側からリードを押し曲げて半導体チップの電極に直接接続する必要性がある。このため、これまで、リードボンディングによる半導体チップの絶縁層への両面実装は困難であった。しかし、本発明者は、一方の面に搭載される半導体チップの搭載領域に重ならない部分において、他方の面に搭載する半導体チップをリードボンディングすることにより、実装面積の増加を抑制するとともに絶縁層の両面に半導体チップを実装できることを見出し、本発明を創作するに至った。
以下に、本発明にかかる半導体装置の一実施形態について図面を用いて説明する。図1は、本発明の一実施形態にかかる半導体装置の斜視図であり、図2は、図1の平面図であり、図3(a)は図1におけるA−A断面図であり、図3(b)は図1におけるB−B断面図である。本実施形態においては、図2に示すような絶縁層の表裏両面に長方形の半導体チップを実装して2つの半導体チップが直交するように配置されるμBGA構造の半導体装置を用いて説明する。
本実施形態にかかる半導体装置100は、図1〜図3(b)に示すように、第1の絶縁層1と、第1の絶縁層1に形成される複数のリード7と、第1の絶縁層1に形成される第2の絶縁層2と、第1の絶縁層1に搭載される第1の半導体チップ4と、第2の絶縁層2
に搭載される第2の半導体チップ5と、第1の絶縁層1に形成される複数の開口6a、6b、6cと、を有し、さらに、第1の半導体チップ4の周囲を取り囲むように形成され、配線パターン10を有する第3の絶縁層3と、配線パターン10に接続される外部接続端子11と、を有する半導体装置である。
に搭載される第2の半導体チップ5と、第1の絶縁層1に形成される複数の開口6a、6b、6cと、を有し、さらに、第1の半導体チップ4の周囲を取り囲むように形成され、配線パターン10を有する第3の絶縁層3と、配線パターン10に接続される外部接続端子11と、を有する半導体装置である。
第1の絶縁層1は、その第1の面に複数のリード7が形成される。複数のリード7には、第1の半導体チップの電極4aに接合される第1のリード7aと、第2の半導体チップの電極5aに接合される第2のリード7bと、第3の絶縁層3の配線パターン10に接合される第3のリード7cと、が含まれる。また、第1の絶縁層1には、厚さ方向に貫通する複数の開口が所定の位置に形成される。複数の開口としては、第1の開口6a、第2の開口6b、および第3の開口6cがある。第1の開口6aは、第1の半導体チップの電極4aに対応して形成され、電極4aの直下に位置している。この第1の開口6aには、第1のリード7aが延在しており、第1のリード7aが押し曲げられて第1の半導体チップの電極4aに接合される。第2の開口6bは、第1の開口6aと同様にして、第2の半導体チップの電極5aに対応して形成され、延在する第2のリード7bが押し曲げられて第2の半導体チップの電極5aに接合される。第3の開口6cは、第3の絶縁層3の配線パターン10に接続される箇所(ボンディング端子12)に対応して形成される。第3のリード7cは第3の開口6cに延在しており、押し曲げられて配線パターン10に接続される。
第2の絶縁層2は、第1の絶縁層1の複数のリード7が形成される第1の面に設けられる。第2の絶縁層2には、第1の絶縁層1に形成される第2の開口6bに対応する開口部14が形成される。第2の絶縁層2は、第1の絶縁層1と搭載される第2の半導体チップ5との線膨張率の相違による収縮の差を緩衝するとともに、第2の半導体チップ5を接着するエラストマ層である。また、第2の絶縁層2は、第2の半導体チップの電極5aと複数のリード7との間を離間して距離を確保するスペーサー層としての役割を担う。
第1の半導体チップ4は、図3(a)、図3(b)に示すように、第1の絶縁層1における複数のリード7が形成される第1の面とは反対側の第2の面に搭載される。第1の半導体チップ4は、搭載面に複数の電極4aを有しており、電極4aを有する面を第1の絶縁層1側に向けて搭載される。第1の半導体チップの電極4aは、第1の絶縁層1の第1の開口6aに位置しており、その開口を通して表面に露出することになる。そして、第1の半導体チップ4は、第1の開口6aに延在する第1のリード7aが押し曲げられて電極4aに接合されることにより、複数のリード7と電気的に接続される。この接合に際して、第1のリード7aと第1の半導体チップ4の電極とは第1の絶縁層1で隔てているため、第1のリード7aは、第1の開口6aで押し曲げられ第1の半導体チップの電極4aと接合され、略S字形のカーブを有するリード(リボンリード)となっている。このため、第1の半導体チップ4と第1のリード7aとの接続は接続信頼性が高い。
第2の半導体チップ5は、第1の絶縁層1の複数のリード7が形成される第1の面に設けられる第2の絶縁層2に搭載され、第1の半導体チップ4と同様にして、電極5aを有する面を第2の絶縁層2側に向けて搭載される。そして、第2の半導体チップ5は、図2に示すように、第1の絶縁層1の厚さ方向から見て、第1の半導体チップ4と重なり合う領域T(図2中、斜線を施した領域)を有するとともに、電極5aに対応して形成される第2の開口6bが重なり合う領域Tの外側に位置するように配置される。すなわち、第2の半導体チップ5は、重なり合う領域Tを有して第1の半導体チップ4の搭載領域の一部と重なり合うとともに、第2の半導体チップの電極5aが第1の半導体チップ4の搭載領域に含まれず、外側に位置するように配置されており、第2の半導体チップの電極5aは、第2の開口6bを通して表面に露出することになる。露出した第2の半導体チップの電極5aには、第2の開口6bで押し曲げられる第2のリード7bが接合されることにより
、複数のリード7と電気的に接続される。第2の半導体チップ5では、電極5aと第2のリード7bとが第2の絶縁層2で隔てており、第1の半導体チップ4と同様に、略S字形のカーブを有するリード(リボンリード)で接合されることになる。
、複数のリード7と電気的に接続される。第2の半導体チップ5では、電極5aと第2のリード7bとが第2の絶縁層2で隔てており、第1の半導体チップ4と同様に、略S字形のカーブを有するリード(リボンリード)で接合されることになる。
本実施形態においては、第1の半導体チップ4の周囲を取り囲むような矩形環状の第3の絶縁層3が第1の絶縁層1の第2の面に形成されている。第3の絶縁層3は、ボンディング端子12を有する配線パターン10が一方の面に形成されており、その配線パターン10の形成される面を第1の絶縁層1側に向けて設けられている。また、第1の絶縁層1には、配線パターン10のボンディング端子12に対応する第3の開口6cが第1の半導体チップ4および第2の半導体チップ5の搭載領域の外側に形成され、第3の開口6cにはボンディング端子12に接合されて配線パターン10に接続される第3のリード7cが延在して形成されている。配線パターン10には、金属層13を介して外部接続端子11が形成されている。
上述したように、本実施形態にかかる半導体装置100においては、第1の絶縁層1の第1の面側に搭載される第2の半導体チップ5と、第1の絶縁層1の第2の面側に搭載される第1の半導体チップ4と、が、それぞれ搭載される領域は互いに重なり合う領域Tを有するが、第1の開口6aおよび第2の開口6bの少なくともいずれか一方は重なり合う領域Tの外側に位置している。このため、リボンリードボンディング法により絶縁層の表裏両面に半導体チップを実装することが可能となり、半導体装置100を高密度化することができる。すなわち、絶縁層の表裏両面にそれぞれ半導体チップを搭載し、一部重ね合わせることにより、半導体チップの単位当たりの実装面積を低減して、半導体装置100を高密度化している。しかも、個々の半導体チップをリボンリードボンディングにより実装するため、フリップチップボンディング法による従来の両面実装と比較して半導体チップとリードとの接続信頼性を向上し、かつワイヤボンディング法と比較して薄型化することができる。
また、本実施形態においては、第1の絶縁層1に第3の開口6cおよび第3の開口6cに延在する第3のリード7cが形成されており、外部接続端子11に接続される配線パターン10を一方の面に有する第3の絶縁層3が第1の絶縁層1に設けられ、第3のリード7cが第3の開口6cで押し曲げられて配線パターン10に接合されている。この構成により、μBGA構造であって、半導体チップが両面実装された半導体装置100を提供することができる。
また、本実施形態においては、第3の開口6cが第1の半導体チップ4および第2の半導体チップ5が搭載される領域の外側に位置しており、半導体装置100に搭載する第1の半導体チップ4および第2の半導体チップ5の組み合わせが限定されず、様々な形状や大きさの半導体チップを用いることができる。
上記実施形態にかかる半導体装置100の製造方法について、図を用いて説明する。
この製造方法は、第1の絶縁層1に複数の開口(第1の開口6a、第2の開口6b、および、第3の開口6c)を形成する工程と、第1の絶縁層1の第1の面に金属箔を貼り合わせて、エッチングにより複数のリード7を形成する工程と、複数のリード7が形成された第1の絶縁層1に第2の絶縁層2を形成する工程と、電極5aを有する第2の半導体チップ5を第2の絶縁層2に搭載する工程と、第2の開口6bで第2のリード7bを押し曲げて第2の半導体チップの電極5aに接合する工程と、電極4aを有する第1の半導体チップ4を第1の絶縁層1の第2の面に搭載する工程と、第1の開口6aで第1のリード7aを押し曲げて第1の半導体チップの電極4aに接合する工程と、を含む。
まず、第1の絶縁層1に複数の開口を形成する工程は、第1の絶縁層としての第1の絶縁テープ1の所定位置にパンチングにより複数の貫通孔を形成して、搭載される第1の半導体チップ4の電極4aに対応する位置に第1の開口6aを、搭載される第2の半導体チップ5の電極5aに対応する位置に第2の開口6bを、それぞれ形成する。第1の開口6aおよび第2の開口6bは、第1の半導体チップ4および第2の半導体チップ5のそれぞれ搭載される領域が互いに重なり合う領域を有し、第1の開口6aおよび第2の開口6bの少なくともいずれか一方が重なり合う領域の外側に位置するように配置する。さらに、本実施形態においては、図4に示すように、第1の半導体チップ4および第2の半導体チップ5の搭載領域の外側に、第3の絶縁層3の配線パターン10のボンディング端子12に対応する第3の開口6cを形成する。なお、図4においては、第1の絶縁層1に形成される複数の開口は、半導体チップにおける複数の電極または配線パターン10のボンディング端子12を包括した細長い形状であるが、本発明はこれに限定されず、個々の電極または個々のボンディング端子12に対応する形状であってもよい。
続いて、複数のリード7を形成する工程は、複数の開口が形成された第1の絶縁テープ1の第1の面に接着剤を介して金属箔としての銅箔(厚さ18μm)をラミネートして一体的に形成し、テープ部材を用意する。テープ部材の一方の面に形成した銅箔をフォトエッチング加工することによって、複数のリード7を有するパターンを形成する。この工程において、複数の開口のそれぞれに橋渡しするような橋架け形状(フライングリード構造)の複数のリード7を有するパターンを形成する。第1の半導体チップの電極4aに対応する第1の開口6aには第1のリード7aが延在して、第2の半導体チップの電極5aに対応する第2の開口6bには第2のリード7bが延在している。また、第3の絶縁層3の配線パターン10に対応する第3の開口6cには、第3のリード7cが延在している。なお、開口に延在するリードの形状は橋架け形状に限定されず、開口の端部で片持ち支持された形状であってもよい。
続いて、テープ部材の複数のリード7の上に、第2の開口6bに対応して開口部14が形成された第2の絶縁層2としてのエラストマ層を貼り合わせる。この貼り合わせに際しては、第2の開口6bと第2の絶縁層2の開口部14とが対応するように貼り合わせる。
続いて、第2の絶縁層2に第2の半導体チップ5を搭載し接着する。この搭載において、第2の半導体チップ5の電極と第2のリード7bとの位置をCCDカメラにより位置合わせする。
その後、図5(a)、図5(b)に示すように、第2の開口6bからボンディングツールを用いて、第1の絶縁層1の第2の開口6bに橋渡しされて形成された第2のリード7bを押し曲げ第2の半導体チップ5の電極に押し付けて、超音波加熱圧着法により直接接続する。この接続に際して、第2のリード7bは押し曲げられて略S字型のリード(リボンリード)として接続される。なお、第1のリード7aおよび第3のリード7cは、それぞれの対応する開口に橋架けされた状態で保持される。また、ボンディングツールによるリードの電極への直接接続は、図12に示すような従来と同様の方法により行うことができる。
そして、テープ部材の上下を裏返して、第2の半導体チップ5がテープ部材の下側に位置するように配置する。図6、図7(a)、図7(b)では、図4、図5(a)、図5(b)の上下を裏返した状態を図示している。
続いて、図6、図7(a)、図7(b)に示すように、第1の絶縁テープ1の第2の面に、第1の半導体チップ4の電極4aを有する面が向かい合うように、接着剤を介して接着する。この接着に際しては、CCDカメラを用いて、第1の開口6aに位置する第1の
リード7aと第1の半導体チップ4の電極との位置合わせを行う。そして、上述した第2の半導体チップの電極5aと第2のリード7bとの直接接続と同様に、ボンディングツールを用いて、第1のリード7aを押し曲げ第1の半導体チップの電極4aに直接接続する。
リード7aと第1の半導体チップ4の電極との位置合わせを行う。そして、上述した第2の半導体チップの電極5aと第2のリード7bとの直接接続と同様に、ボンディングツールを用いて、第1のリード7aを押し曲げ第1の半導体チップの電極4aに直接接続する。
続いて、第3の絶縁層3を用意する。この第3の絶縁層3の所定の位置にパンチングにより複数の貫通孔15を形成する。この貫通孔15には、後の工程で金属層13が充填され、充填された金属層13の端面には外部接続端子11が取り付けられる。
その後、第3の絶縁層3の片面に接着剤を介して金属箔としての銅箔をラミネートする。この第3の絶縁層3の銅箔をフォトエッチング加工することにより、ボンディング端子12を含む配線パターン10を形成する。そして、パンチングにより、配線パターン10の形成された第3の絶縁層3の中央に、第1の半導体チップ4を包囲する開口を形成する。その後、第3の絶縁層3の配線パターン10側を第1の絶縁層1の第2の面に接着剤を介して貼り合わせる。この貼り合わせに際して、第1の絶縁層1の第3の開口6cに橋渡しされた第3のリード7cが配線パターン10のボンディング端子12との位置合わせをする。そして、上述したボンディング工程と同様にして、第3のリード7cとボンディング端子12とを直接接続して、第3のリード7cを配線パターン10と接続する(図8、図9(a)、図9(b))。
その後、第3の絶縁層3の片面に接着剤を介して金属箔としての銅箔をラミネートする。この第3の絶縁層3の銅箔をフォトエッチング加工することにより、ボンディング端子12を含む配線パターン10を形成する。そして、パンチングにより、配線パターン10の形成された第3の絶縁層3の中央に、第1の半導体チップ4を包囲する開口を形成する。その後、第3の絶縁層3の配線パターン10側を第1の絶縁層1の第2の面に接着剤を介して貼り合わせる。この貼り合わせに際して、第1の絶縁層1の第3の開口6cに橋渡しされた第3のリード7cが配線パターン10のボンディング端子12との位置合わせをする。そして、上述したボンディング工程と同様にして、第3のリード7cとボンディング端子12とを直接接続して、第3のリード7cを配線パターン10と接続する(図8、図9(a)、図9(b))。
最後に、第3の絶縁層3に形成された貫通孔15の内部に金属メッキを施して、貫通孔15の内部を金属層13で充填し、金属層13に外部接続端子11としての半田ボールを搭載して、図1に示すような本実施形態にかかる半導体装置100を製造する。
上記実施形態によれば、リボンリードボンディングにより半導体チップを両面に実装し半導体チップの実装面積を低減することにより、高密度な半導体装置を製造することが可能となる。
また、上記実施形態においては、第3の開口6cを、第1の半導体チップ4および第2の半導体チップ5の搭載される領域の外側に配置しているため、第1のリード7a、第2のリード7b、および、第3のリード7cそれぞれのボンディングの順序に関係なく半導体装置を製造することができる。
上記実施形態においては、複数の半導体チップが同じ大きさの長方形であって、複数の半導体チップがそれぞれ搭載される領域は互いに重なり合う領域を有し、第1の開口6aおよび第2の開口6bがともに重なり合う領域の外側に位置している場合について説明した。本発明においては、これに限定されず、第1の開口6aまたは第2の開口6bのいずれか一方が重なり合う領域の外側に位置する場合でもよい。
具体的には、図10(a)に示すような複数の半導体チップが同じ大きさの正方形であって、複数の半導体チップが一部重なり合う領域を有し、第1のリード7aがボンディングされる位置(第1の開口6a)が重なり合う領域の外側に位置するのに対して、第2のリード7bがボンディングされる位置(第2の開口6b)の一部が重なり合う領域に位置する場合がある。
または、図10(b)に示すような複数の半導体チップの大きさが異なり、一方の半導体チップが他方の半導体チップの搭載領域に包含され、第1のリード7aがボンディングされる位置(第1の開口6a)が重なり合う領域の外側に位置して、第2のリード7bがボンディングされる位置(第2の開口6b)の全てが重なり合う領域に位置する場合がある。
いずれの場合においても、重なり合う領域に位置するリード(図10では、第2のリード7b)を先にボンディングして、その後、重なり合わない領域に位置するリード(図10では、第1のリード7a)をボンディングすることにより、搭載する半導体チップの大
きさや形状に関わらず、絶縁層の両面に半導体チップを実装することができる。
具体的には、図10(a)に示すような複数の半導体チップが同じ大きさの正方形であって、複数の半導体チップが一部重なり合う領域を有し、第1のリード7aがボンディングされる位置(第1の開口6a)が重なり合う領域の外側に位置するのに対して、第2のリード7bがボンディングされる位置(第2の開口6b)の一部が重なり合う領域に位置する場合がある。
または、図10(b)に示すような複数の半導体チップの大きさが異なり、一方の半導体チップが他方の半導体チップの搭載領域に包含され、第1のリード7aがボンディングされる位置(第1の開口6a)が重なり合う領域の外側に位置して、第2のリード7bがボンディングされる位置(第2の開口6b)の全てが重なり合う領域に位置する場合がある。
いずれの場合においても、重なり合う領域に位置するリード(図10では、第2のリード7b)を先にボンディングして、その後、重なり合わない領域に位置するリード(図10では、第1のリード7a)をボンディングすることにより、搭載する半導体チップの大
きさや形状に関わらず、絶縁層の両面に半導体チップを実装することができる。
なお、半導体チップの搭載面に配置される電極は、本発明の効果を奏する限りにおいて、センターパッドタイプや周辺パッドタイプなどを用いることができる。半導体チップの電極が周辺パッドタイプであって、電極が端部周辺に位置する場合には、第2の開口6bに対応する開口部14を第2の絶縁層2に形成せず、第2の絶縁層2の外周付近においてリボンリードボンディングをすることも可能である。
また、第3の絶縁層3の形状は、半導体チップを包囲する開口を有するものに限定されず、キャビティタイプの形状としてもよい。
100 半導体装置
1 第1の絶縁層(第1の絶縁テープ)
2 第2の絶縁層
3 第3の絶縁層
4 第1の半導体チップ
4a 第1の半導体チップの電極
5 第2の半導体チップ
5a 第2の半導体チップの電極
6a 第1の開口
6b 第2の開口
6c 第3の開口
7 リード
7a 第1のリード
7b 第2のリード
7c 第3のリード
10 配線パターン
11 外部接続端子
12 ボンディング端子
T 重なり合う領域
1 第1の絶縁層(第1の絶縁テープ)
2 第2の絶縁層
3 第3の絶縁層
4 第1の半導体チップ
4a 第1の半導体チップの電極
5 第2の半導体チップ
5a 第2の半導体チップの電極
6a 第1の開口
6b 第2の開口
6c 第3の開口
7 リード
7a 第1のリード
7b 第2のリード
7c 第3のリード
10 配線パターン
11 外部接続端子
12 ボンディング端子
T 重なり合う領域
Claims (3)
- 表面に電極を有する複数の半導体チップと、
第1の面とこれと対向する第2の面とを有する第1の絶縁層と、
少なくとも前記第1の絶縁層の第1の面に形成される複数のリードと、
前記第1の絶縁層の第1の面に形成される第2の絶縁層と、
前記複数の半導体チップのうち、前記第1の絶縁層側に搭載される第1の半導体チップと、
前記複数の半導体チップのうち、前記第2の絶縁層側に搭載される第2の半導体チップと、
前記第1の絶縁層に形成される第1の開口および第2の開口と、
前記複数のリードのうち、前記第1の開口で押し曲げられて前記第1の半導体チップの前記電極に接合される第1のリードと、
前記複数のリードのうち、前記第2の開口で押し曲げられて前記第2の半導体チップの
前記電極に接合される第2のリードと、を有する半導体装置であって、
前記複数の半導体チップがそれぞれ搭載される領域は、前記第1の絶縁層の厚さ方向から見て互いに重なり合う領域を有し、前記第1の開口および前記第2の開口の少なくともいずれか一方は上記重なり合う領域の外側に位置していることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、少なくとも一方の面に配線パターンを有する第3の絶縁層を有し、前記第1の絶縁層の第2の面側に前記第3の絶縁層の前記一方の面が面するように前記第3の絶縁層を配置し、
前記第1の絶縁層は、さらに第3の開口を有し、前記第3の開口には前記複数のリードうち第3のリードが延在し、前記第3のリードが前記第3の開口で押し曲げられて前記配線パターンに接合しており、
前記第3の絶縁層の他方の面側に外部接続端子を備えることを特徴とする半導体装置。 - 請求項2に記載の半導体装置において、前記第3の開口は、前記複数の半導体チップがそれぞれに搭載される領域よりも外側に位置することを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011092816A JP2012227320A (ja) | 2011-04-19 | 2011-04-19 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011092816A JP2012227320A (ja) | 2011-04-19 | 2011-04-19 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012227320A true JP2012227320A (ja) | 2012-11-15 |
Family
ID=47277154
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011092816A Withdrawn JP2012227320A (ja) | 2011-04-19 | 2011-04-19 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012227320A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015079600A1 (ja) * | 2013-11-26 | 2015-06-04 | 三菱電機株式会社 | パワーモジュール、及びパワーモジュールの製造方法 |
WO2015111691A1 (ja) * | 2014-01-27 | 2015-07-30 | 三菱電機株式会社 | 電極端子、電力用半導体装置、および電力用半導体装置の製造方法 |
-
2011
- 2011-04-19 JP JP2011092816A patent/JP2012227320A/ja not_active Withdrawn
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015079600A1 (ja) * | 2013-11-26 | 2015-06-04 | 三菱電機株式会社 | パワーモジュール、及びパワーモジュールの製造方法 |
JPWO2015079600A1 (ja) * | 2013-11-26 | 2017-03-16 | 三菱電機株式会社 | パワーモジュール |
US9673118B2 (en) | 2013-11-26 | 2017-06-06 | Mitsubishi Electric Corporation | Power module and method of manufacturing power module |
WO2015111691A1 (ja) * | 2014-01-27 | 2015-07-30 | 三菱電機株式会社 | 電極端子、電力用半導体装置、および電力用半導体装置の製造方法 |
JPWO2015111691A1 (ja) * | 2014-01-27 | 2017-03-23 | 三菱電機株式会社 | 電極端子、電力用半導体装置、および電力用半導体装置の製造方法 |
US9899345B2 (en) | 2014-01-27 | 2018-02-20 | Mitsubishi Electric Cooperation | Electrode terminal, semiconductor device for electrical power, and method for manufacturing semiconductor device for electrical power |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4703980B2 (ja) | 積層型ボールグリッドアレイパッケージ及びその製造方法 | |
JP5529371B2 (ja) | 半導体装置及びその製造方法 | |
JP5579402B2 (ja) | 半導体装置及びその製造方法並びに電子装置 | |
JP2017038075A (ja) | エリアアレイユニットコネクタを備えるスタック可能モールド超小型電子パッケージ | |
JP2002110898A (ja) | 半導体装置 | |
JP2008171938A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2006344917A (ja) | 半導体装置、積層型半導体装置、および半導体装置の製造方法 | |
JP2009278064A (ja) | 半導体装置とその製造方法 | |
JP2009141169A (ja) | 半導体装置 | |
JP6577373B2 (ja) | リードフレーム及びその製造方法、半導体装置 | |
KR101139084B1 (ko) | 다층 프린트 기판 및 그 제조 방법 | |
JP4945682B2 (ja) | 半導体記憶装置およびその製造方法 | |
JP2001077294A (ja) | 半導体装置 | |
JP2002313995A (ja) | ランドグリッドアレイ型半導体装置およびその実装方法 | |
JP2007103614A (ja) | 半導体装置および半導体装置の製造方法 | |
TWI621241B (zh) | 半導體晶片及具有半導體晶片之半導體裝置 | |
JP2012227320A (ja) | 半導体装置 | |
JP5525793B2 (ja) | 半導体装置 | |
JP2005109088A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2004087936A (ja) | 半導体装置及び半導体装置の製造方法並びに電子機器 | |
JP3939707B2 (ja) | 樹脂封止型半導体パッケージおよびその製造方法 | |
JP2014103244A (ja) | 半導体装置および半導体チップ | |
KR20120126365A (ko) | 유닛 패키지 및 이를 갖는 스택 패키지 | |
TWI423405B (zh) | 具載板之封裝結構 | |
JP4654971B2 (ja) | 積層型半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140701 |