JP4703980B2 - 積層型ボールグリッドアレイパッケージ及びその製造方法 - Google Patents

積層型ボールグリッドアレイパッケージ及びその製造方法 Download PDF

Info

Publication number
JP4703980B2
JP4703980B2 JP2004178744A JP2004178744A JP4703980B2 JP 4703980 B2 JP4703980 B2 JP 4703980B2 JP 2004178744 A JP2004178744 A JP 2004178744A JP 2004178744 A JP2004178744 A JP 2004178744A JP 4703980 B2 JP4703980 B2 JP 4703980B2
Authority
JP
Japan
Prior art keywords
stacked
solder ball
bga package
package
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004178744A
Other languages
English (en)
Other versions
JP2005026680A (ja
Inventor
哲準 劉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2005026680A publication Critical patent/JP2005026680A/ja
Application granted granted Critical
Publication of JP4703980B2 publication Critical patent/JP4703980B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Description

本発明は半導体パッケージに係り、さらに具体的には少なくとも１つのチップを含む積層型ボールグリッドアレイパッケージに関する。
個人用携帯電子製品を始めとする電子機器の容量及び速度が向上しつつ、そのサイズも小型化されるにつれ、半導体パッケージもやはり大容量化、高速化及び軽薄短小化されていく趨勢である。
現在、パッケージのサイズを小さくするために、ピンの代わりにボールを使用するボールグリッドアレイ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ、以下、ＢＧＡ）パッケージ及びチップの大きさを大きく外れない範囲内で組立てられうるチップスケールパッケージ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ：ＣＳＰ）が提案されている。
従来より、単位半導体パッケージ当たり実装密度を高めつつ、１つのパッケージで多数の機能を行えるように積層型パッケージが提案されており、その一例が特許文献１に開示されている。
同特許文献１は、多数個のＢＧＡパッケージが上下に積層された構造を開示する。前記特許で、単位ＢＧＡパッケージは、基板と、基板上部の中央に配されるモールディングされた半導体チップと、半導体チップを中心に両側の基板底面に配されるソルダボールとを含み、前記特許の積層型パッケージはこのような構造の単位ＢＧＡパッケージがソルダボールを電気的媒介体に利用して上下積層されている。しかし、前記の積層型ＢＧＡパッケージはソルダボールが半導体チップ両側に配されることにより、パッケージサイズがチップサイズより大きくなる問題点がある。また、単位ＢＧＡパッケージの高さは１つの半導体チップの高さと比較してはるかに高いので、多数の単位ＢＧＡパッケージを積層する時、パッケージの高さが高くなる問題点がある。
これにより、従来、多数のパッケージを積層しつつパッケージのサイズ及び高さを小さくできるようにフレキシブル基板(flexible printed circuit board)を使用する技術が開示され、前記技術は特許文献２に開示された。これについてさらに詳細に述べれば、図１に図示されたように、積層型パッケージはフレキシブル基板２０を挟んで積層される第１及び第２パッケージ１０，３０を含む。第１及び第２パッケージ１０，３０は半導体チップ（図示せず）を含む本体１２，３２と、本体外部に突出されたソルダボール１４，３４とを含み、第１及び第２パッケージ１０，３０のソルダボール１４，３４は互いに対向するように配される。フレキシブル基板２０は第１及び第２パッケージ１０，３０のソルダボール１４，３４間に介在される第１部分と、第１部分から延びて第２パッケージの側面を覆い包みつつ第２パッケージ３０の本体表面と接着される第２部分とを含む。この時、第２部分には外部接続端子４０が設けられる。このような積層型ＢＧＡパッケージはチップ下部にソルダボールが形成されるので、パッケージサイズを小さくすると共に個別パッケージの容量を大きくできるという長所を有する。
しかし、前記のフレキシブル基板２０を使用するＢＧＡパッケージは、上部パッケージ（第１パッケージ）と下部パッケージ（第２パッケージ）間に電気的連結長さ（信号伝達経路）が長くなる短所がある。併せて、別途のフレキシブル基板を使用しなければならない面倒さが伴う。
米国特許第６２６８６４９号公報 大韓民国実用新案登録第２８３９０７号公報
従って、本発明が解決しようとする技術的課題の一側面は、パッケージサイズを小さくすると共に積層されるパッケージ間の電気的連結の長さを縮めることができる積層型ＢＧＡパッケージを提供することである。
また、本発明が解決しようとする技術的課題の他側面は、高さを高くせずとも実装密度を改善できる積層型ＢＧＡパッケージを提供することである。
また、本発明が解決しようとする他の技術的課題は、前記の積層型ＢＧＡパッケージの製造方法を提供することである。
前記の本発明が解決しようとする課題をなすための積層型ＢＧＡパッケージは、少なくとも１つのチップを含むベースＢＧＡパッケージ及び前記ベースＢＧＡパッケージ上に積層され、少なくとも１つのチップを含む多数のＢＧＡパッケージを含む。前記ベースＢＧＡパッケージ及びその上部に積層される多数のＢＧＡパッケージはソルダボールによって電気的に導通される。また、本発明の他の実施例によれば、第１ないし第ｎパッケージが順次に積層、連結された積層型ＢＧＡ半導体パッケージであり、前記第１ないし第ｎパッケージは、上面にワイヤボンディングパッドが配列されて底面にソルダボール載置パッドが配列された印刷回路基板と、前記印刷回路基板の上面に付着されて上面にボンディングパッドが配列されている少なくとも１つの半導体チップと、前記印刷回路基板のワイヤボンディングパッドと前記半導体チップのボンディングパッドとを連結するワイヤと、前記ワイヤボンディングパッド、ボンディングパッド及びワイヤを覆い包むように前記印刷回路基板の所定部分に形成される封止体、及び前記印刷回路基板の底面に付着されるソルダボールを含む。このような第１ないし第ｎ−１パッケージの上部に、前記最上部半導体チップと電気的に連結されるように回路層が付着され、前記回路層は上部に積層されるパッケージのソルダボールと電気的に連結される。
前記少なくとも１つの半導体チップは素子が形成された面が上部を向くように付着されることが望ましく、前記第１ないし第ｎ−１パッケージの封止体は最上部に付着される半導体チップの表面が露出されるように形成されることが望ましい。
前記回路層はソルダボール載置パッド及び前記ソルダボール載置パッドと半導体チップのボンディングパッドとを連結する導電パターンを備えるテープであるか、前記回路層のソルダボール載置パッドと導電パターンとは前記半導体チップのボンディングパッドと一体に構成されうる。
また、前記回路層のソルダボール載置パッドは前記基板底面のソルダボール載置パッドと対応するように配され、前記ソルダボールは回路層のソルダボール載置パッド及び基板のソルダボール載置パッドとコンタクトされるように付着される。
一方、前記第ｎパッケージの封止体は該当パッケージ内の最上部に付着されるチップの表面を覆うように形成されることが望ましい。また、前記第１ないし第ｎパッケージそれぞれは同一数または相異なる数の半導体チップを含められ、前記第２ないし第ｎパッケージのソルダボールは密封剤によって封止されうる。
本発明の積層型ＢＧＡパッケージの製造方法は次の通りである。まず、少なくとも１つの半導体チップを備えるＢＧＡパッケージを準備する。その後、前記ＢＧＡパッケージ上部に前記半導体チップと電気的に連結されるように回路層を形成する。その後、前記回路層の上部に他のＢＧＡパッケージを少なくとも１つ積層させる。この時、それらＢＧＡパッケージは前記回路層及びソルダボールによって電気的に導通され、回路層上に積層される少なくとも１つのＢＧＡパッケージもまた、上記の通りに回路層及びソルダボールにより積層される。
前記ＢＧＡパッケージを準備する段階は、上面にワイヤボンディングパッドが配列されており、底面にソルダボール載置パッドを備えた印刷回路基板を提供する段階と、前記印刷回路基板の上面に、ボンディングパッドを備えた第１半導体チップを付着する段階と、前記第１半導体チップのボンディングパッドと前記印刷回路基板のワイヤボンディングパッドとをワイヤでボンディングする段階と、前記第１半導体チップ上部に、ボンディングパッドを備えた第２半導体チップを付着する段階と、前記第２半導体チップのボンディングパッドと前記印刷回路基板のワイヤボンディングパッドとをワイヤでボンディングする段階と、前記印刷回路基板のワイヤボンディングパッド、第１及び第２半導体チップのボンディングパッド及びワイヤを保護するように印刷回路基板の所定部分に封止体を形成する段階、及び前記印刷回路基板の背面にソルダボールをソルダリングする段階を含む。
前記回路層を形成する段階は、ソルダボール載置パッド及び前記ソルダボール載置パッドと前記第２半導体チップのボンディングパッドとを連結させるための導電パターンを有するテープを前記ＢＧＡパッケージ上部に付着する。
また、前記回路層を形成するための他の方法としては、前記第２半導体チップのボンディングパッドの形成と同時にソルダボール載置パッドと、ソルダボール載置パッド及びボンディングパッドを連結する導電パターンを形成する。
前記最上部に積層されるＢＧＡパッケージの封止体を形成する段階は、前記第２チップ表面が覆われるように封止体を形成することが望ましい。
前記ソルダボールをソルダリングする段階後に、前記パッケージとパッケージ間を連結するソルダボールを密封剤で封止する段階をさらに含みうる。
本発明による積層型ＢＧＡパッケージは少なくとも１つのチップを含む多数の積層されたＢＧＡパッケージより構成される。積層されたＢＧＡパッケージはソルダボールにより電気的に導通される。この時、ソルダボールは半導体チップと対応する部分に形成されるので、積層型ＢＧＡパッケージのサイズをチップサイズに縮小できる。
併せて、ソルダボールを媒介として多数のＢＧＡパッケージを積層することにより、別途のフレキシブル基板を使用せずともよいので、電気的連結長を短くできる。
また、少なくとも１つ、望ましくは不良が発生しないほどの半導体チップを含むＢＧＡパッケージを多数積層することにより、実装密度を下げられるだけではなく、１つのパッケージ内に所望の全ての数のチップを実装する時より不良率を下げられる。
併せて、ＢＧＡパッケージ間を導通させるソルダボールは密封剤により封止されているので、ボールに加えられるストレスを減らせ、下部ＢＧＡパッケージの回路層を保護でき、パッケージ信頼性が改善される。
以下、添付した図面に基づいて本発明の望ましい実施例を説明する。しかし、本発明の実施例はさまざまな異なる形態に変形でき、本発明の範囲が後述の実施例だけによって限定されると解釈されてはならない。本発明の実施例は当業界で当業者に本発明をより完全に説明するために提供されるものである。従って、図面での要素の形状はさらに明確な説明を強調するために誇張されているのであり、図面上で同符号で表示された要素は同じ要素を意味する。
本実施例の半導体パッケージ２００は図２に図示されたように、積層された多数の単位ＢＧＡパッケージ１００ａ，１００ｂ，１００ｃ，１００ｄを含む。積層されたそれぞれの単位ＢＧＡパッケージ１００ａないし１００ｄは少なくとも１つの半導体チップ、例えばそれぞれ２個の積層された半導体チップ１０３，１０５を含みうる。積層された単位ＢＧＡパッケージ１００ａないし１００ｄはソルダボール１１５，１１６によって電気的に導通され、このようなソルダボール１１５，１１６によってそれぞれのＢＧＡパッケージ１００ａないし１００ｄ内の半導体チップ１０３，１０５に外部信号が印加される。
図３を参照して単位ＢＧＡパッケージ１００ａないし１００ｄをさらに詳細に説明すれば、単位ＢＧＡパッケージ１００ａないし１００ｄは印刷回路基板１０１を含み、印刷回路基板１０１の上部に少なくとも１つの半導体チップ、望ましくは不良が発生しないほど数、例えば２個または３個の半導体チップが積層されうる。本実施例では、例えば２個の半導体チップが積層されており、そのうち下部半導体チップを第１チップ１０３、上部半導体チップを第２チップ１０５という。このような第１及び第２チップ１０３，１０５は素子が形成された面が上部を向くように順次に積層及び付着されている。また、第１及び第２チップ１０３，１０５は上部縁に多数のボンディングパッド１０３ａ，１０５ａが配列されており、それらチップ１０３，１０５は接着層１０７を挟んで接着される。ここで、接着層１０７は第１チップ１０３のボンディングパッド１０３ａが露出されるように形成される。また、第１及び第２チップ１０３，１０５のボンディングパッド１０３ａ，１０５ａは印刷回路基板１０１の縁部に位置したワイヤボンディングパッド１０９とワイヤ１１１ａ，１１１ｂとによってそれぞれ連結され、ボンディングパッド１０３ａ，１０５ａ、ワイヤボンディングパッド１０９及びワイヤ１１１ａ，１１１ｂは封止体１１３により密封される。この時、最上部に積層されるＢＧＡパッケージ１００ｄは第２チップ１０５（最上部に位置するチップ）の表面が覆われるように封止されることが望ましく、その他の単位ＢＧＡパッケージ１００ａ，１００ｂ，１００ｃは第２チップ１０５（最上部に位置するチップ）の表面が露出されるように封止されることが望ましい。露出された第２チップ１０５の表面に回路層１２０が形成される。
回路層１２０は図４に図示されたように、ソルダボール載置パッド１２１と、このソルダボール載置パッド１２１と第２半導体チップ１０５のボンディングパッド１０５ａ間を連結させるための導電パターン１２３とを含む。多数のソルダボール載置パッド１２１及び導電パターン１２３それぞれは隣接する他のソルダボール載置パッド１２１及び導電パターン１２３と電気的に絶縁されるように所定距離だけ離される。
この時、回路層１２０は図５Ａでのように、ソルダボール載置パッド１２１及び導電パターン１２３が形成された一種のテープでありうる。このような場合、導電パターン１２３はボンディングパッド１０５ａとコンタクトされるように回路層１２０外部に延びる。このような回路層１２１のソルダボール載置パッド１２１上にはソルダボール１２１が付着され、ソルダボール１２１は導電パターン１２３によりボンディングパッド１０５ａと電気的に連結される。
また、回路層１２０は図５Ｂに図示されたように、半導体チップ１０５と一体に構成されうる。すなわち、半導体チップ製造工程で、ボンディングパッド１０５ａを形成するための金属配線工程時、ソルダボール載置パッド１２１と導電パターン１２３とが同時にパターニングされ、ボンディングパッド１０５ａの形成と同時に回路層１２０が形成されうる。このような方式をラウティング方式と言い、ラウティング方式は別途のテープを付着する工程及び別途のフォトリソグラフィ工程が要求されずに簡単な方式で回路層１２０を具現できるという長所がある。
一方、それぞれの印刷回路基板１０１の底面にも図６に図示されたように、ソルダボールが載置される載置パッド１３０と、ソルダボール載置パッド１３０と印刷回路基板１０１上に位置したワイヤボンディングパッド１０９間を電気的に連結させるためのホール１３３及び導電パターン１３５が形成されている。ホール１３３はワイヤボンディングパッド１０９と載置パッド１３０間を連結させるために印刷回路基板１０１を貫通するホールであり、ホール１３３内には導電物（図示せず）が挿入されている。導電パターン１３５はホール１３３内に挿入された導電物と載置パッド１３０間を連結する経路であり、それぞれの導電パターン１３５は所定間隔をおいて離される。この時、基板１０１底面のソルダボール載置パッド１３０と回路層１２０のソルダボール載置パッド１２１とは互いに対応するように形成されねばならない。単位ＢＧＡパッケージの印刷回路基板１０１の底面にソルダボール１１５，１１６が付着される。ソルダボール１１５，１１６は印刷回路基板１０１のソルダボール載置パッド１３０または印刷回路基板１０１のソルダボール載置パッド１３０及び回路層１２０のソルダボール載置パッド１２１と同時にコンタクトされるようにソルダリングされる。ここで、最下部パッケージ１００ａ（ベースパッケージ）のソルダボール１１５はその後回路ボード（図示せず）に挿入、固定されるように密封されていない状態で利用される一方、上下部ＢＧＡパッケージ１００ｂ，１００ｃ，１００ｄ間を連結するソルダボール１１６は密封剤１４０（図８Ｂ）により封止されることが望ましい。これは、ソルダボール１１６に加えられるストレスを分散させてパッケージの信頼性を改善し、露出される回路層１２０を保護するためである。このようなソルダボール１１５，１１６によって積層されたＢＧＡパッケージ１００ａないし１００ｄは相互に電気的に導通される。
このように構成された単位ＢＧＡパッケージの製造方法を説明する。
まず、図７Ａに図示されたように、基板１０１上に第１チップ１０３を、例えば接着剤（図示せず）により付着する。印刷回路基板１０１の底面には図６のようにソルダボール載置パッド１３０及び導電パターン１３５が形成されており、上面縁にワイヤボンディングパッド１０９が形成されている。第１チップ１０３は上面縁にボンディングパッド１０３ａを備えており、このような第１チップ１０３は素子形成面が上部を向きつつ基板１０１のワイドボンディングパッド１０９が露出されるように印刷回路基板１０１に付着される。その後、ボンディングパッド１０３ａとワイヤボンディングパッド１０９とが連結されるようにワイヤ１１１ａでボンディングする。その後、図７Ｂに図示されたように、接着層１０７を利用して第１チップ１０３上に第２チップ１０５を付着する。この時、第２チップ１０５もまた上面縁にボンディングパッド１０５ａを備えており、第２チップ１０５の背面と第１チップ１０３の上面とが接触されるように付着する。ここで、第２チップ１０５は第１チップ１０３と同じ機能を行うか、全く異なる機能を行える。その後、第２チップ１０５のパッド１０５ａと印刷回路基板１０１のワイヤボンディングパッド１０９間にワイヤ１１１ｂを連結し、第２チップ１０５と印刷回路基板１０１とを電気的に導通させる。
次に図７Ｃでのように、チップ１０３，１０５とワイヤ１１１ａ，１１１ｂとを外部環境から保護するために、モールディング樹脂を利用してチップ１０３，１０５両側部に封止体１１３を形成する。この時、追加ＢＧＡパッケージの積層を考慮し、最上部のチップ、すなわち第２チップ１０５の表面が露出されるように封止体１１３を形成するのが望ましい。その後、印刷回路基板１０１底面のソルダボール載置パッド１３０それぞれに第１及び第２チップ１０３，１０５の入出力リードの役割を行うソルダボール１１５をソルダリングする。これにより、単位ＢＧＡ半導体パッケージ１００を完成する。前記図７Ｃで図示されたＢＧＡ半導体パッケージは積層型ＢＧＡ半導体パッケージで最下端に形成されるＢＧＡパッケージ１００ａを示したものであり、中間に形成されるＢＧＡ半導体パッケージ１００ｂ，１００ｃ，１００ｄのソルダボール１１５は密封剤１４０により密封される。一方、最上端に付着されるＢＧＡパッケージはそれ以上の上部にパッケージが積層されないので、第２チップ１０５の表面が覆われるように封止体１１３’が形成される（図２参照）。
このように形成された単位ＢＧＡパッケージを利用して積層型ＢＧＡパッケージを形成する方法は次の通りである。
図８Ａを参照すれば、前記のような方式で形成された単位ＢＧＡパッケージ１００ａの上部、すなわち封止体１１３’に覆われないことによって露出された第２チップ１０５の上面に回路層１２０を形成する。この時、回路層１２０は図４に図示されたように、ソルダボール載置パッド１２１及び導電パッド１２３を含み、図５Ａでのようにテープ状であってもよく、図５Ｂでのようにチップ１０５のボンディングパッド１０５ａと一体であってもよい。その後、図８Ｂでのように、回路層１２０が形成された単位ＢＧＡパッケージ１００ａ（ベースパッケージ）の上部にソルダボール１１６を挟んで他の単位ＢＧＡパッケージ１００ｂを積層する。この時、積層される単位ＢＧＡパッケージ１００ｂ（以下、上部ＢＧＡパッケージ）はパッケージテストが完了した状態であり、下部に位置するベースＢＧＡパッケージ１００ａと同じ構成を有するか、異なる構成を有しうる。この時、ＢＧＡパッケージ１００ａ，１００ｂ間に介在されるソルダボール１１６は回路層１２０のソルダボール載置パッド１２１と接触されつつ、上部ＢＧＡパッケージ１００ｂの印刷回路基板１０１底面のソルダボール載置パッド１３０と同時にコンタクトされ、上下部ＢＧＡパッケージを電気的に導通させる。その後、ソルダボール１１６に加えられるストレスを分散させると共に回路層１２０を保護するために、上下ＢＧＡパッケージ１００ａ，１００ｂ間に介在されるソルダボール１１６を密封剤１４０によってモールディングする。
その後、上部ＢＧＡパッケージ上にさらに他の単位ＢＧＡパッケージを前記と同じ方式で積層できる。
ここで、最上端に積層される単位ＢＧＡパッケージの場合、第２チップ１０５（最上端に配されるチップ）の上部に回路層１２０を形成せずともよく、第２チップ１０５の表面を覆うように封止体１１３’を形成しなければならない。
このように形成された積層型ＢＧＡ半導体パッケージは半導体チップの下端にソルダボールが付着されることにより、チップサイズ状にパッケージを具現でき、別途のフレキシブル基板を使用せずとも多層のＢＧＡパッケージを形成できて信号遅延による信頼性低下を防止できる。また、本発明の積層型ＢＧＡ半導体パッケージの場合、少なくとも１つの半導体チップを含むＢＧＡパッケージを多数個積層することにより、１つの半導体チップを含むＢＧＡパッケージの高さを多数個積層するパッケージよりはるかに低くでき、積層収率を改善できる。これについてさらに詳細に説明すれば、図９のように、１つの封止体６０内に積層しようとする全てのチップ５２ａないし５２ｅが積層される場合、いずれか１つの半導体チップ５２ａないし５２ｅに不良が発生すればそのパッケージは不良になってしまう（ここで、符号５０は基板、５４は接着剤、５６はワイヤ及び６５はソルダボールである）。しかし本実施例の通り、１つのパッケージ内に不良が発生しないほどの数の半導体チップを実装し、このようなパッケージを多数個積層すれば、前記図９のパッケージより単位ＢＧＡパッケージ当たり不良発生率が低くなる。それだけではなく、それぞれに積層される単位ＢＧＡパッケージは積層前のパッケージテストが完了した状態であるから、多数個を積層してパッケージを構成するとしても不良が発生する確率が低い。
以下、図１０を参照して本発明の他の実施例による積層型ＢＧＡ半導体パッケージを説明する。
本実施例による積層型ＢＧＡパッケージ２００は、図１０に図示されたように、多数個積層されたＢＧＡパッケージ２００ａないし２００ｄを含む。ここで、最下端に位置するＢＧＡパッケージ２００ａを第１ ＢＧＡパッケージと呼び、上部に積層されたパッケージを順次に第２、第３及び第４ ＢＧＡパッケージ２００ｂ，２００ｃ，２００ｄと呼ぶ。第１ないし第４ ＢＧＡパッケージ２００ａないし２００ｄはそれぞれ相異なる数の半導体チップを含みうる。例えば、本実施例では第１及び第４ ＢＧＡパッケージ２００ａ，２００ｄはそれぞれ１つの半導体チップ２０３を含む一方、第２及び第３ ＢＧＡパッケージ２００ｂ，２００ｃは多数の半導体チップ、望ましくは２個の半導体チップ２０３，２０５を含む。この時、第１及び第４ ＢＧＡパッケージ２００ａ，２００ｄもまたそれぞれ他の数の半導体チップを含むことができ、第２及び第３ ＢＧＡパッケージ２００ｂ，２００ｃもまたそれぞれ異なる数の半導体チップを含みうる。
第１及び第４ ＢＧＡパッケージ２００ａ，２００ｄは、例えば１つの半導体チップ２０３が付着された印刷回路基板２０１を含む。半導体チップ２０３は上面縁にボンディングパッド２０３ａを含んでおり、印刷回路基板２０１もまた上面縁にワイヤボンディングパッド２０９を含んでいる。ボンディングパッド２０３ａとワイヤボンディングパッド２０９とはワイヤ２１１によって連結され、ボンディングパッド２０３ａ、ワイヤボンディングパッド２０９及びワイヤ２１１を保護するために印刷回路基板２０１上部に封止体２１３が形成される。この時、第１ ＢＧＡパッケージ２００ａの場合、上部に第２ ＢＧＡパッケージ２００ｂが接着されることを勘案し、半導体チップ２０３の上部面が露出されるように封止体２１３’が形成される。一方、第４ ＢＧＡパッケージ２００ｄの場合、上部にいかなるパッケージも積層されないので、半導体チップ２０３の表面が全て覆われるように封止体２１３が形成される。印刷回路基板２０１の底面に電気接続端子として、多数のソルダボール２１５が付着される。ソルダボール２１５は半導体チップ２０３の底面に位置させるのが望ましい。この時、第２ないし４パッケージ２００ｂないしｄのソルダボール２１６は密封剤２４０によって密封されることが望ましい。併せて、上部に第２ ＢＧＡパッケージ２００ｂが付着される第１ ＢＧＡパッケージ２００ａの上面には図４のような回路層１２０が形成される。第２及び第３ ＢＧＡパッケージ２００ｂ，２００ｃは前記実施例１の単位ＢＧＡパッケージの構成のように、印刷回路基板２０１、積層された第１及び第２チップ２０３，２０５、印刷回路基板２０１のワイヤボンディングパッド２０９と第１及び第２チップ２０３，２０５のボンディングパッド２０３ａ，２０５ａとを連結するワイヤ２１１ａ，２１１ｂ、印刷回路基板２０１の側部を封止する封止体２１３’及び印刷回路基板２０１の底面とコンタクトされるソルダボール２１６を含む。
このように、積層型ＢＧＡパッケージ内に実装される相異なる数の半導体チップを実装しても、同じ効果を発揮できる。
以上、本発明を望ましい実施例を詳細に説明したが、本発明は前記実施例に限定されず、本発明の技術的思想の範囲内で当分野で当業者によってさまざまな変形が可能である。
チップサイズ状を有し、多数の半導体チップを積載できるので、高集積半導体素子のパッケージに利用可能である。
従来のフレキシブル基板を利用した積層型ＢＧＡパッケージを示した断面図である。 本発明の一実施例によるマルチチップを含む積層型ＢＧＡパッケージを示した断面図である。 図２の単位ＢＧＡパッケージを示した断面図である。 図２の回路層を示した平面図である。 図２の回路層部分を拡大して示した断面図である。 図２の回路層部分を拡大して示した他の例の断面図である。 図２の印刷回路基板の底面を示した平面図である。 本発明の一実施例による単位ＢＧＡパッケージの製造方法を説明するための各工程の断面図である。 本発明の一実施例による単位ＢＧＡパッケージの製造方法を説明するための各工程の断面図である。 本発明の一実施例による単位ＢＧＡパッケージの製造方法を説明するための各工程の断面図である。 本発明の一実施例による積層型ＢＧＡパッケージの製造方法を説明するための各工程の断面図である。 本発明の一実施例による積層型ＢＧＡパッケージの製造方法を説明するための各工程の断面図である。 従来のマルチチップを有するＢＧＡパッケージを示した断面図である。 本発明の他の実施例による積層型ＢＧＡパッケージを示した断面図である。
符号の説明
１００ａ，ｂ，ｃ，ｄ ＢＧＡパッケージ
１０１ 印刷回路基板
１０３，１０５ 半導体チップ
１０３ａ，１０５ａ ボンディングパッド
１０７ 接着層
１０９ ワイヤボンディングパッド
１１１ａ，１１１ｂ ワイヤ
１１３，１１３’ 封止体
１１５，１１６ ソルダボール
２００ 半導体パッケージ

Claims (19)

  1. 少なくとも１つのチップを含むベースボールグリッドアレイ（ＢＧＡ）パッケージと、
    前記ベースＢＧＡパッケージ上に積層され、少なくとも１つのチップを含む多数のＢＧＡパッケージとを含み、
    前記ベースＢＧＡパッケージ及びその上部に積層される多数のＢＧＡパッケージはソルダボールによって電気的に導通され、
    前記ベースＢＧＡパッケージ及びベースＢＧＡパッケージ上に積層されるそれぞれのＢＧＡパッケージは、
    表面にワイヤボンディングパッドが配列され、背面に前記ワイヤボンディングパッドと電気的に連結されるソルダボール載置パッドが配列された印刷回路基板と、
    前記印刷回路基板の表面に付着され、ボンディングパッドを含む少なくとも１つの半導体チップと、
    前記半導体チップのボンディングパッドと前記印刷回路基板のワイヤボンディングパッドとを連結するワイヤと、
    前記ワイヤボンディングパッド、ボンディングパッド及びワイヤを覆い包むように印刷回路基板の所定部分に形成される封止体と、
    前記印刷回路基板の底面のソルダボール載置パッドに付着されるソルダボールとを含み、
    前記最上部ＢＧＡパッケージを除外したＢＧＡパッケージの封止体は最上部に位置する半導体チップの表面が露出されるように形成され、
    前記封止体によって露出された最上部の半導体チップ表面と、その上部に積層されるＢＧＡパッケージのソルダボール間に回路層が介在され、
    前記回路層は前記ソルダボール載置パッド及び前記ソルダボール載置パッドと半導体チップのボンディングパッドとを連結する導電パターンを備え、
    前記回路層のソルダボール載置パッドと導電パターンとは前記半導体チップのボンディングパッドと一体に構成されたことを特徴とする積層型ＢＧＡパッケージ。
  2. 前記少なくとも１つの半導体チップは、素子が形成された面が上部を向くように付着されることを特徴とする請求項１に記載の積層型ＢＧＡパッケージ。
  3. 前記回路層のソルダボール載置パッドは前記基板底面のソルダボール載置パッドと対応するように配され、
    前記ソルダボールは回路層のソルダボール載置パッド及び基板のソルダボール載置パッドとコンタクトされるように付着されることを特徴とする請求項１に記載の積層型ＢＧＡパッケージ。
  4. 前記最上部に積層されるＢＧＡパッケージの封止体は該当パッケージ内の最上部に付着されるチップの表面を覆うように形成されることを特徴とする請求項１に記載の積層型パッケージ。
  5. 前記ベースパッケージ及び積層される多数のＢＧＡパッケージそれぞれは同一数の半導体チップを含むことを特徴とする請求項１に記載の積層型ＢＧＡパッケージ。
  6. 前記ベースパッケージ及び積層される多数のＢＧＡパッケージは相異なる数の半導体チップを含むことを特徴とする請求項１に記載の積層型ＢＧＡパッケージ。
  7. 前記積層されたＢＧＡパッケージ間を連結するソルダボールは密封剤により封止されることを特徴とする請求項１に記載の積層型ＢＧＡパッケージ。
  8. 前記１つのＢＧＡパッケージに実装される半導体チップの数は２つまたは３つであることを特徴とする請求項１に記載の積層型ＢＧＡパッケージ。
  9. 第１ないし第ｎパッケージが順次に積層、連結された積層型ＢＧＡ半導体パッケージであり、
    前記第１ないし第ｎパッケージは、上面にワイヤボンディングパッドが配列されて底面にソルダボール載置パッドが配列された印刷回路基板と、前記印刷回路基板の上面に付着されて上面にボンディングパッドが配列されている少なくとも１つの半導体チップと、前記印刷回路基板のワイヤボンディングパッドと前記半導体チップのボンディングパッドとを連結するワイヤと、前記ワイヤボンディングパッド、ボンディングパッド及びワイヤを覆い包むように前記印刷回路基板の所定部分に形成される封止体、及び前記印刷回路基板の底面に付着されるソルダボールを含み、前記第１ないし第ｎ−１パッケージの上部に、最上部の半導体チップと電気的に連結されるように回路層が付着され、
    前記回路層は上部に積層されるパッケージのソルダボールと電気的に連結され、
    前記回路層は前記ソルダボール載置パッド及び前記ソルダボール載置パッドと半導体チップのボンディングパッドとを連結する導電パターンを備え、
    前記回路層のソルダボール載置パッドと導電パターンとは前記半導体チップのボンディングパッドと一体に構成されたことを特徴とする積層型ＢＧＡ半導体パッケージ。
  10. 前記少なくとも１つの半導体チップは素子が形成された面が上部を向くように付着されることを特徴とする請求項９に記載の積層型ＢＧＡパッケージ。
  11. 前記第１ないし第ｎ−１パッケージの封止体は最上部に付着される半導体チップの表面が露出されるように形成されることを特徴とする請求項９に記載の積層型ＢＧＡパッケージ。
  12. 前記回路層のソルダボール載置パッドは前記基板底面のソルダボール載置パッドと対応するように配され、
    前記ソルダボールは回路層のソルダボール載置パッド及び基板のソルダボール載置パッドとコンタクトされるように付着されることを特徴とする請求項９に記載の積層型ＢＧＡパッケージ。
  13. 前記第ｎパッケージの封止体は該当パッケージ内の最上部に付着されるチップの表面を覆うように形成されることを特徴とする請求項９に記載の積層型ＢＧＡパッケージ。
  14. 前記第１ないし第ｎパッケージそれぞれは同一数の半導体チップを含むことを特徴とする請求項９に記載の積層型ＢＧＡパッケージ。
  15. 前記第１ないし第ｎパッケージは相異なる数の半導体チップを含むことを特徴とする請求項９に記載の積層型ＢＧＡパッケージ。
  16. 前記第２ないし第ｎパッケージのソルダボールは密封剤によって封止されることを特徴とする請求項９に記載の積層型ＢＧＡパッケージ。
  17. （ａ）少なくとも１つの半導体チップを備えるＢＧＡパッケージを準備する段階と、
    （ｂ）前記ＢＧＡパッケージ上部に前記半導体チップと電気的に連結されるように回路層を形成する段階と、
    （ｃ）前記回路層の上部に他のＢＧＡパッケージを少なくとも１つ積層させる段階とを含み、
    前記ＢＧＡパッケージを準備する段階は、
    上面にワイヤボンディングパッドが配列されており、底面にソルダボール載置パッドを備えた印刷回路基板を提供する段階と、
    前記印刷回路基板の上面に、ボンディングパッドを備えた第１半導体チップを付着する段階と、
    前記第１半導体チップのボンディングパッドと前記印刷回路基板のワイヤボンディングパッドとをワイヤでボンディングする段階と、
    前記第１半導体チップ上部に、ボンディングパッドを備えた第２半導体チップを付着する段階と、
    前記第２半導体チップのボンディングパッドと前記印刷回路基板のワイヤボンディングパッドとをワイヤでボンディングする段階と、
    前記印刷回路基板のワイヤボンディングパッド、第１及び第２半導体チップのボンディングパッド及びワイヤを保護するように印刷回路基板の所定部分に封止体を形成する段階と、
    前記印刷回路基板の背面にソルダボールをソルダリングする段階とを含み、
    前記回路層を形成する段階は、
    前記第２半導体チップのボンディングパッドの形成と同時に、ソルダボール載置パッドと、ソルダボール載置パッド及びボンディングパッドを連結する導電パターンとを形成することを特徴とする積層型ＢＧＡパッケージの製造方法。
  18. 前記最上部に積層されるＢＧＡパッケージの封止体を形成する段階は、前記第２チップ表面が覆われるように封止体を形成することを特徴とする請求項１７に記載の積層型ＢＧＡパッケージの製造方法。
  19. 前記ソルダボールをソルダリングする段階後に、前記パッケージとパッケージ間を連結するソルダボールを密封剤で封止する段階をさらに含むことを特徴とする請求項１７に記載の積層型ＢＧＡパッケージの製造方法。
JP2004178744A 2003-06-30 2004-06-16 積層型ボールグリッドアレイパッケージ及びその製造方法 Active JP4703980B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020030043574A KR100604821B1 (ko) 2003-06-30 2003-06-30 적층형 볼 그리드 어레이 패키지 및 그 제조방법
KR2003-043574 2003-06-30

Publications (2)

Publication Number Publication Date
JP2005026680A JP2005026680A (ja) 2005-01-27
JP4703980B2 true JP4703980B2 (ja) 2011-06-15

Family

ID=33536393

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004178744A Active JP4703980B2 (ja) 2003-06-30 2004-06-16 積層型ボールグリッドアレイパッケージ及びその製造方法

Country Status (3)

Country Link
US (2) US7298033B2 (ja)
JP (1) JP4703980B2 (ja)
KR (1) KR100604821B1 (ja)

Families Citing this family (96)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6853064B2 (en) * 2003-05-12 2005-02-08 Micron Technology, Inc. Semiconductor component having stacked, encapsulated dice
KR100604821B1 (ko) * 2003-06-30 2006-07-26 삼성전자주식회사 적층형 볼 그리드 어레이 패키지 및 그 제조방법
KR100564585B1 (ko) * 2003-11-13 2006-03-28 삼성전자주식회사 이중 스택된 ｂｇａ 패키지 및 다중 스택된 ｂｇａ 패키지
CN101053079A (zh) 2004-11-03 2007-10-10 德塞拉股份有限公司 堆叠式封装的改进
WO2006088270A1 (en) * 2005-02-15 2006-08-24 Unisemicon Co., Ltd. Stacked package and method of fabricating the same
FR2884049B1 (fr) * 2005-04-01 2007-06-22 3D Plus Sa Sa Module electronique de faible epaisseur comprenant un empilement de boitiers electroniques a billes de connexion
SG130055A1 (en) 2005-08-19 2007-03-20 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing microelectronic devices
SG130066A1 (en) 2005-08-26 2007-03-20 Micron Technology Inc Microelectronic device packages, stacked microelectronic device packages, and methods for manufacturing microelectronic devices
JP5522561B2 (ja) 2005-08-31 2014-06-18 マイクロン テクノロジー， インク． マイクロ電子デバイスパッケージ、積重ね型マイクロ電子デバイスパッケージ、およびマイクロ電子デバイスを製造する方法
SG130073A1 (en) * 2005-09-01 2007-03-20 Micron Technology Inc Stacked microelectronic devices and methods for manufacturing microelectronic devices
US7485969B2 (en) * 2005-09-01 2009-02-03 Micron Technology, Inc. Stacked microelectronic devices and methods for manufacturing microelectronic devices
US8058101B2 (en) * 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
SG135074A1 (en) * 2006-02-28 2007-09-28 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing such devices
US20070187836A1 (en) * 2006-02-15 2007-08-16 Texas Instruments Incorporated Package on package design a combination of laminate and tape substrate, with back-to-back die combination
US9202776B2 (en) * 2006-06-01 2015-12-01 Stats Chippac Ltd. Stackable multi-chip package system
US7339794B1 (en) * 2006-10-24 2008-03-04 Transcend Information, Inc. Stacked memory module in mirror image arrangement and method for the same
US8367471B2 (en) * 2007-06-15 2013-02-05 Micron Technology, Inc. Semiconductor assemblies, stacked semiconductor devices, and methods of manufacturing semiconductor assemblies and stacked semiconductor devices
US7972902B2 (en) * 2007-07-23 2011-07-05 Samsung Electronics Co., Ltd. Method of manufacturing a wafer including providing electrical conductors isolated from circuitry
KR101185886B1 (ko) * 2007-07-23 2012-09-25 삼성전자주식회사 유니버설 배선 라인들을 포함하는 반도체 칩, 반도체패키지, 카드 및 시스템
US7985628B2 (en) * 2007-12-12 2011-07-26 Stats Chippac Ltd. Integrated circuit package system with interconnect lock
US8536692B2 (en) * 2007-12-12 2013-09-17 Stats Chippac Ltd. Mountable integrated circuit package system with mountable integrated circuit die
US7781261B2 (en) * 2007-12-12 2010-08-24 Stats Chippac Ltd. Integrated circuit package system with offset stacking and anti-flash structure
US8084849B2 (en) * 2007-12-12 2011-12-27 Stats Chippac Ltd. Integrated circuit package system with offset stacking
US20090152740A1 (en) * 2007-12-17 2009-06-18 Soo-San Park Integrated circuit package system with flip chip
US7800212B2 (en) * 2007-12-27 2010-09-21 Stats Chippac Ltd. Mountable integrated circuit package system with stacking interposer
US8247893B2 (en) * 2007-12-27 2012-08-21 Stats Chippac Ltd. Mountable integrated circuit package system with intra-stack encapsulation
JP5543072B2 (ja) 2008-01-23 2014-07-09 ピーエスフォー ルクスコ エスエイアールエル 積層型半導体装置
SG155793A1 (en) * 2008-03-19 2009-10-29 Micron Technology Inc Upgradeable and repairable semiconductor packages and methods
US7919871B2 (en) * 2008-03-21 2011-04-05 Stats Chippac Ltd. Integrated circuit package system for stackable devices
US20090243069A1 (en) * 2008-03-26 2009-10-01 Zigmund Ramirez Camacho Integrated circuit package system with redistribution
KR20090130702A (ko) * 2008-06-16 2009-12-24 삼성전자주식회사 반도체 패키지 및 그 제조방법
US9293385B2 (en) * 2008-07-30 2016-03-22 Stats Chippac Ltd. RDL patterning with package on package system
US7750455B2 (en) * 2008-08-08 2010-07-06 Stats Chippac Ltd. Triple tier package on package system
JP2010056099A (ja) * 2008-08-26 2010-03-11 Hitachi Ltd 半導体装置
KR101623880B1 (ko) 2008-09-24 2016-05-25 삼성전자주식회사 반도체 패키지
US7859094B2 (en) * 2008-09-25 2010-12-28 Stats Chippac Ltd. Integrated circuit package system for stackable devices
KR20100121231A (ko) * 2009-05-08 2010-11-17 삼성전자주식회사 회로패턴 들뜸 현상을 억제하는 패키지 온 패키지 및 그 제조방법
KR101624973B1 (ko) * 2009-09-23 2016-05-30 삼성전자주식회사 패키지 온 패키지 타입의 반도체 패키지 및 그 제조방법
US8476775B2 (en) * 2009-12-17 2013-07-02 Stats Chippac Ltd. Integrated circuit packaging system with embedded interconnect and method of manufacture thereof
JP2011211077A (ja) * 2010-03-30 2011-10-20 Oki Semiconductor Co Ltd 半導体積層パッケージ及びその製造方法
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
KR101692441B1 (ko) * 2010-08-25 2017-01-03 삼성전자주식회사 반도체 패키지
US9070851B2 (en) 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
KR20120035297A (ko) * 2010-10-05 2012-04-16 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US8954948B2 (en) 2011-06-17 2015-02-10 Bae Systems Controls Inc. Obsolescence tolerant flash memory architecture and physical building block (PBB) implementation
KR101209475B1 (ko) 2011-08-11 2012-12-07 앰코 테크놀로지 코리아 주식회사 인터포져를 이용한 반도체 패키지
US8872318B2 (en) 2011-08-24 2014-10-28 Tessera, Inc. Through interposer wire bond using low CTE interposer with coarse slot apertures
US8836136B2 (en) 2011-10-17 2014-09-16 Invensas Corporation Package-on-package assembly with wire bond vias
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9768137B2 (en) 2012-04-30 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Stud bump structure for semiconductor package assemblies
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
KR102053349B1 (ko) 2013-05-16 2019-12-06 삼성전자주식회사 반도체 패키지
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9082753B2 (en) 2013-11-12 2015-07-14 Invensas Corporation Severing bond wire by kinking and twisting
US9087815B2 (en) 2013-11-12 2015-07-21 Invensas Corporation Off substrate kinking of bond wire
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
CN205944139U (zh) 2016-03-30 2017-02-08 首尔伟傲世有限公司 紫外线发光二极管封装件以及包含此的发光二极管模块
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
US10403594B2 (en) * 2018-01-22 2019-09-03 Toyota Motor Engineering & Manufacturing North America, Inc. Hybrid bonding materials comprising ball grid arrays and metal inverse opal bonding layers, and power electronics assemblies incorporating the same
KR102596756B1 (ko) * 2019-10-04 2023-11-02 삼성전자주식회사 PoP 구조의 반도체 패키지

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11354669A (ja) * 1998-05-30 1999-12-24 Lg Semicon Co Ltd ボ―ルグリッドアレイ型半導体パッケ―ジ及びその製造方法
KR20000056804A (ko) * 1999-02-26 2000-09-15 윤종용 적층형 볼 그리드 어레이 패키지
JP2001217337A (ja) * 2000-01-31 2001-08-10 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2002170906A (ja) * 2000-12-04 2002-06-14 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2003068740A (ja) * 2001-08-30 2003-03-07 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2003086733A (ja) * 2001-09-11 2003-03-20 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法およびそれを用いた電子機器
JP2004172157A (ja) * 2002-11-15 2004-06-17 Shinko Electric Ind Co Ltd 半導体パッケージおよびパッケージスタック半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297548B1 (en) * 1998-06-30 2001-10-02 Micron Technology, Inc. Stackable ceramic FBGA for high thermal applications
JP2001077301A (ja) * 1999-08-24 2001-03-23 Amkor Technology Korea Inc 半導体パッケージ及びその製造方法
US6778404B1 (en) * 2000-06-02 2004-08-17 Micron Technology Inc Stackable ball grid array
KR100375168B1 (ko) 2000-11-02 2003-03-08 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조방법
US6774475B2 (en) * 2002-01-24 2004-08-10 International Business Machines Corporation Vertically stacked memory chips in FBGA packages
US20030170450A1 (en) * 2002-03-05 2003-09-11 Stewart Steven L. Attachment of surface mount devices to printed circuit boards using a thermoplastic adhesive
US6700783B1 (en) * 2003-01-15 2004-03-02 Industrial Technology Research Institute Three-dimensional stacked heat spreader assembly for electronic package and method for assembling
US7388294B2 (en) * 2003-01-27 2008-06-17 Micron Technology, Inc. Semiconductor components having stacked dice
KR100604821B1 (ko) * 2003-06-30 2006-07-26 삼성전자주식회사 적층형 볼 그리드 어레이 패키지 및 그 제조방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11354669A (ja) * 1998-05-30 1999-12-24 Lg Semicon Co Ltd ボ―ルグリッドアレイ型半導体パッケ―ジ及びその製造方法
KR20000056804A (ko) * 1999-02-26 2000-09-15 윤종용 적층형 볼 그리드 어레이 패키지
JP2001217337A (ja) * 2000-01-31 2001-08-10 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2002170906A (ja) * 2000-12-04 2002-06-14 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2003068740A (ja) * 2001-08-30 2003-03-07 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2003086733A (ja) * 2001-09-11 2003-03-20 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法およびそれを用いた電子機器
JP2004172157A (ja) * 2002-11-15 2004-06-17 Shinko Electric Ind Co Ltd 半導体パッケージおよびパッケージスタック半導体装置

Also Published As

Publication number Publication date
KR20050002220A (ko) 2005-01-07
US7939924B2 (en) 2011-05-10
JP2005026680A (ja) 2005-01-27
US7298033B2 (en) 2007-11-20
US20040262734A1 (en) 2004-12-30
US20080042253A1 (en) 2008-02-21
KR100604821B1 (ko) 2006-07-26

Similar Documents

Publication Publication Date Title
JP4703980B2 (ja) 積層型ボールグリッドアレイパッケージ及びその製造方法
JP4808408B2 (ja) マルチチップパッケージ、これに使われる半導体装置及びその製造方法
KR100546374B1 (ko) 센터 패드를 갖는 적층형 반도체 패키지 및 그 제조방법
US6731009B1 (en) Multi-die assembly
US6876074B2 (en) Stack package using flexible double wiring substrate
US6545366B2 (en) Multiple chip package semiconductor device
US6414381B1 (en) Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board
JP6027966B2 (ja) エリアアレイユニットコネクタを備えるスタック可能モールド超小型電子パッケージ
US20050104182A1 (en) Stacked BGA packages
JP2002110898A (ja) 半導体装置
JP2004172157A (ja) 半導体パッケージおよびパッケージスタック半導体装置
JPH11220088A (ja) 積層型ボールグリッドアレイ半導体パッケージ及びその製造方法
US6300685B1 (en) Semiconductor package
KR100521279B1 (ko) 적층 칩 패키지
KR100744146B1 (ko) 연성 접속판을 이용하여 배선 기판과 칩을 연결하는 반도체패키지
JPH11135670A (ja) ボールグリッドアレイパッケージ
JP2001077294A (ja) 半導体装置
KR100618542B1 (ko) 적층 패키지의 제조 방법
KR19990069438A (ko) 칩 스택 패키지
US20050098869A1 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
JP4189327B2 (ja) 半導体装置
KR100592785B1 (ko) 칩 스케일 패키지를 적층한 적층 패키지
JP3850712B2 (ja) 積層型半導体装置
JP3418759B2 (ja) 半導体パッケージ
JP2012227320A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070530

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100413

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110309

R150 Certificate of patent or registration of utility model

Ref document number: 4703980

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250