KR100744146B1 - 연성 접속판을 이용하여 배선 기판과 칩을 연결하는 반도체패키지 - Google Patents

연성 접속판을 이용하여 배선 기판과 칩을 연결하는 반도체패키지 Download PDF

Info

Publication number
KR100744146B1
KR100744146B1 KR1020060074655A KR20060074655A KR100744146B1 KR 100744146 B1 KR100744146 B1 KR 100744146B1 KR 1020060074655 A KR1020060074655 A KR 1020060074655A KR 20060074655 A KR20060074655 A KR 20060074655A KR 100744146 B1 KR100744146 B1 KR 100744146B1
Authority
KR
South Korea
Prior art keywords
chip
wiring board
connecting plate
flexible connecting
semiconductor package
Prior art date
Application number
KR1020060074655A
Other languages
English (en)
Inventor
김상욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060074655A priority Critical patent/KR100744146B1/ko
Priority to US11/748,577 priority patent/US7626265B2/en
Application granted granted Critical
Publication of KR100744146B1 publication Critical patent/KR100744146B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06579—TAB carriers; beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명의 반도체 패키지는 배선 기판과, 상기 배선 기판에 부착된 칩과, 상기 칩 및 배선 기판 상부에 안착되면서 상기 칩과 상기 배선 기판을 전기적으로 연결하면서 구부러짐이 가능한 연성 접속판과, 상기 배선 기판 상에서 상기 칩 및 연성 접속판 상부를 밀봉하는 봉지재를 포함한다. 상기 연성 접속판은 접속 리드층을 구비하고 상기 접속 리드층의 중심쪽에 위치한 제1 접속 리드는 상기 칩의 칩 패드와 연결되고 상기 접속 리드층의 바깥쪽에 위치한 제2 접속 리드는 상기 배선 기판의 배선 리드와 연결된다.

Description

연성 접속판을 이용하여 배선 기판과 칩을 연결하는 반도체 패키지{Semiconductor package for connecting wiring substrate and chip using flexible connection plate}
도 1은 본 발명의 제1 실시예에 의한 반도체 패키지를 도시한 단면도이다.
도 2는 본 발명의 제2 실시예에 의한 반도체 패키지를 도시한 단면도이다.
도 3은 본 발명의 제3 실시예에 의한 반도체 패키지를 도시한 단면도이다.
도 4 내지 도 6은 도 1 내지 도 3에 도시한 반도체 패키지의 응용예를 도시한 단면도들이다.
도 7 내지 도 9는 본 발명의 반도체 패키지의 연성 접속판을 도시한 평면도 및 단면도이다.
도 10 및 도 11은 본 발명의 반도체 패키지의 연성 접속판 어레이를 도시한 평면도이다.
도 12 내지 도 14는 도 1의 반도체 패키지에서 연성 접속판을 칩 및 배선 기판에 전기적으로 접착하는 공정을 도시한 단면도들이다.
도 15 내지 도 17은 도 2의 반도체 패키지에서 연성 접속판을 칩 및 배선 기판에 전기적으로 접착하는 공정을 도시한 단면도들이다.
도 18 및 도 19는 본 발명의 반도체 패키지에서 다양한 연성 접속판과 칩을 전기적으로 접합하는 상태를 개략적으로 설명하기 위한 단면도들이다.
도 20 내지 도 22는 본 발명의 연성 접속판 어레이를 배선 기판 어레이 상에 접합하는 과정을 개략적으로 도시한 단면도들이다.
도 23은 본 발명의 반도체 패키지에서 연성 접속판과 접속되는 칩 패드의 솔더 범프를 도시한 도면이다.
도 24 및 도 25는 본 발명의 반도체 패키지에서 연성 접속판과 배선 기판간의 접속 관계를 도시한 도면이다.
도 26 및 도 27은 본 발명의 제4 실시예에 의한 반도체 패키지를 도시한 단면도이다.
도 28은 본 발명의 제5 실시예에 의한 반도체 패키지를 도시한 단면도이다.
도 29 및 도 30은 본 발명의 제6 실시예에 의한 반도체 패키지를 도시한 단면도이다.
도 31은 본 발명의 제7 실시예에 의한 반도체 패키지를 도시한 단면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
10: 베이스 기판, 12: 배선층, 14: 절연층, 16: 배선 기판, 18: 트랜치, 20, 30: 접착층, 22: 칩, 24: 베이스 필름, 26: 접속 리드층, 27a, 27b: 접속 리드, 28: 연성 접속판, 34: 배선 리드, 35: 봉지재, 36: 본딩 와이어, 38: 솔더 볼, 40: 내부 배선층,
본 발명은 반도체 패키지에 관한 것으로, 보다 상세하게는 배선 기판과 칩의 전기적 연결을 최적화할 수 있는 반도체 패키지에 관한 것이다.
일반적으로, 반도체 패키지에서 배선 기판, 예컨대 PCB(printed circuit board) 기판이나 리드 프레임(lead frame)과 칩간의 전기적 연결을 와이어 본딩 방식을 이용하여 와이어로 연결한다. 그런데, 반도체 패키지가 얇고 작아짐에 따라 배선 기판과 칩을 와이어로 연결할 때 많은 문제점이 나타나고 있다.
예컨대, 얇고 작은 반도체 패키지에서 와이어로 배선 기판과 칩을 연결하면 칩과 배선 기판간의 와이어 연결(본딩) 신뢰성이 떨어진다. 특히, 패드 피치가 작은 반도체 패키지일 경우 배선 기판과 칩을 연결하는 와이어들 간에 쇼트(short)가 발생한다. 또한, 와이어로 배선 기판과 칩을 연결하면 RF(Radio Frequency)를 사용하여 전기적 특성이 민감한 반도체 패키지의 경우, 와이어로 진행하는 전기 신호들간에 크로스토크(cross-talk)와 같은 전기적 간섭 현상이 심하게 발생한다.
더하여, 복수개의 칩을 적층하는 적층 패키지(stack package) 타입의 반도체 패키지의 경우, 와이어와 와이어 사이의 마진(margin) 부족으로 적층되는 칩들 사이에 삽입 부재, 예컨대 스페이서(spacer)나 인터포져(interposer)가 필수적으로 사용된다. 이렇게 적층되는 칩들 사이에 삽입 부재가 사용되면, 반도체 패키지의 높이(height)가 높아지는 문제점이 발생한다.
이상과 같은 문제점들은 칩 크기가 급격히 감소함에 따라 심각하게 되고, 시스템 인 패키지(System in package, SIP)나 다층 칩 모듈(Multi chip module, MCP) 과 같이 복수개의 칩을 사용하는 반도체 모듈에서는 더욱더 심각하게 나타난다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 배선 기판과 칩을 와이어로 연결할 때 발생하는 와이어 쇼트 문제 및 와이어로 진행하는 전기 신호간의 간섭 현상을 근본적으로 해결할 수 있는 반도체 패키지를 제공하는 데 있다.
본 발명이 이루고자 하는 기술적 과제는 칩을 복수개 적층하는 적층 패키지를 구현할 때 칩들 간에 삽입 부재를 사용하지 않아 높이를 줄일 수 있어 적층 밀도를 높일 수 있는 반도체 패키지를 제공하는 데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 일 측면(aspect)에 따른 반도체 패키지는 배선 기판과, 상기 배선 기판에 부착된 칩과, 상기 칩 및 배선 기판 상부에 안착되면서 상기 칩과 상기 배선 기판을 전기적으로 연결하면서 구부러짐이 가능한 연성 접속판과, 상기 배선 기판 상에서 상기 칩 및 연성 접속판 상부를 밀봉하는 봉지재를 포함한다. 상기 연성 접속판은 접속 리드층을 구비하고 상기 접속 리드층의 중심쪽에 위치한 제1 접속 리드는 상기 칩의 칩 패드와 연결되고 상기 접속 리드층의 바깥쪽에 위치한 제2 접속 리드는 상기 배선 기판의 배선 리드와 연결된다.
상기 연성 접속판은 베이스 필름과 상기 베이스 필름 상에 형성된 상기 접속 리드층을 포함하여 이루어질 수 있다. 상기 접속 리드층은 동박층으로 이루어질 수 있다. 상기 연성 접속판에는 접착층이 더 형성되어 상기 접착층으로 상기 연성 접 속판과 상기 배선 기판은 접착될 수 있다. 상기 배선 기판에는 트랜치가 형성되어 있고, 상기 트랜치 내에 상기 칩이 부착될 수 있다.
상기 칩 상의 칩 패드 및 배선 기판 상의 배선 리드는 각각 복수개를 구비하고, 상기 제1 접속 리드와 연결되지 않은 상기 칩 상의 칩 패드는 상기 배선 기판 상의 배선층과 와이어 본딩에 의해 와이어로 더 연결될 수 있다. 상기 배선 기판은 PCB 기판이고, 상기 배선 기판의 배면에 상기 배선 기판의 내부에 형성된 내부 배선층으로 통하여 연결된 솔더볼을 더 구비하여 볼 그리드 어레이(BGA) 형태로 구현할 수 있다.
본 발명의 다른 측면에 의한 반도체 패키지는 배선 기판과, 상기 배선 기판에 부착된 칩과, 상기 칩 및 배선 기판 상부에 안착하면서 상기 칩과 상기 배선 기판을 전기적으로 연결하면서 구부러짐이 가능한 연성 접속판과, 상기 배선 기판 상에서 상기 칩 및 연성 접속판을 밀봉하는 봉지재를 포함하여 이루어질 수 있다. 상기 연성 접속판은 접속 리드층을 포함하고, 상기 칩 상에 안착되고 둘래 부분으로 제1 접속 리드를 구비하는 칩 안착부와, 상기 칩 안착부와 구조적으로 연결되고 상기 제1 접속 리드와 연결된 접속 리드층을 포함하는 연결부와, 상기 연결부와 구조적으로 연결되고 에지 부분에 상기 접속 리드층과 연결되는 제2 접속 리드를 구비하는 둘레부를 포함하여 이루어진다.
상기 연성 접속판의 칩 안착부의 중앙부분은 뚫어져 있는 개구부 또는 뚫어져 있지 않는 비개구부일 수 있다. 상기 연성 접속판의 연결부는 복수개의 부분으로 나뉘어져 방사형으로 배치되어 있을 수 있다. 상기 연성 접속판의 연결부에는 상기 배선 기판에 안착될 때 상기 배선 기판을 노출시킬 수 있는 개구부를 구비할 수 있다.
상기 제1 접속 리드는 상기 칩 상에 위치하는 칩 패드와 연결되고, 상기 제2 접속 리드는 상기 배선 기판 상에 위치하는 배선 리드와 연결될 수 있다. 상기 칩 상의 칩 패드와 제1 접속 리드는 솔더 범프를 이용하여 접합되고, 상기 제2 접속 리드와 상기 배선 기판 상의 배선 리드는 이방성 도전성 필름 또는 솔더 범프를 이용하여 접합될 수 있다.
또한, 본 발명의 또 다른 측면에 따른 반도체 패키지는 배선 기판과, 상기 배선 기판에 부착된 제1 칩과, 상기 제1 칩 및 배선 기판 상부에 안착되면서 상기 제1 칩과 상기 배선 기판을 전기적으로 연결하면서 구부러짐이 가능한 제1 연성 접속판을 포함한다. 더하여, 본 발명의 반도체 패키지는 상기 제1 연성 접속판이 형성된 제1 칩 상에 부착된 제2 칩과, 상기 제2 칩 상에 부착되면서 상기 제2 칩과 상기 배선 기판을 전기적으로 연결하면서 구부러짐이 가능한 제2 연성 접속판과, 상기 배선 기판 상에서 상기 제1칩, 제2 칩, 제1 연성 접속판 및 제2 연성 접속판을 밀봉하는 봉지재를 포함한다.
상기 제1 연성 접속판 및 제2 연성 접속판 각각은 접속 리드층을 구비하고 상기 접속 리드층의 중심쪽에 위치한 제1 접속 리드는 상기 제1 칩 및 제2 칩의 칩 패드와 연결되고 상기 접속 리드층의 바깥쪽에 위치한 제2 접속 리드는 상기 배선 기판의 배선 리드와 연결된다.
상기 제1 연성 접속판에는 접착층이 더 형성되어 상기 접착층으로 상기 제1 연성 접속판과 상기 배선 기판이 접착되고, 상기 제2 연성 접속판에는 제2 접착층이 더 형성되어 상기 제1 연성 접속판 및 제2 연성 접속판을 접착할 수 있다. 상기 배선 기판에는 트랜치가 형성되어 있고, 상기 트랜치 내에 상기 제1 칩이 부착될 수 있다. 상기 제2 칩 상의 칩 패드 및 배선 기판 상의 배선 리드는 각각 복수개를 구비하고, 상기 제2 연성 접속판의 제2 접속 리드와 연결되지 않은 상기 제2 칩 상의 칩 패드는 상기 배선 기판 상의 배선 리드와 와이어 본딩에 의해 와이어로 더 연결될 수 있다.
이상의 본 발명의 반도체 패키지는 배선 기판과 칩을 연성 접속판으로 연결하기 때문에 배선 기판과 칩을 와이어로 연결할 때 발생하는 다양한 문제점을 근본적으로 해결할 수 있다.
이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 그러나, 다음에 예시하는 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니고, 서로 다른 다양한 형태로 구현될 수 있다. 본 발명의 실시예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다. 도면에서 막 또는 영역들의 크기 또는 두께는 명세서의 명확성을 위하여 과장되어진 것이다.
본 발명은 배선 기판, 예컨대 PCB나 리드 프레임 상에 부착된 칩과, 상기 배선 기판을 연성 접속판을 이용하여 전기적으로 연결한다. 상기 연성 접속판(flexible connection plate)은 구부러짐이 가능하며, 베이스 필름(base film) 상에 접속 리드층이 형성된 것이면 족하다.
상기 연성 접속판의 예로서 연성 동박 적층판(FCCL:flexible copper clad lamination)을 들 수 있다. 상기 연성 동박 적층판을 연성 접속판으로 이용할 경우, 베이스 필름은 폴리이미드층이고, 동박층이 접속 리드층이 된다. 상기 연성 동박 적층판도 다양하게 구성할 수 있으며, 베이스 필름 상에 동박층이 형성된 것이면 족하다. 더하여, 본 발명은 배선기판 상에 부착된 칩과 배선 기판을 연성 접속판으로 접속한 후, 와이어 본딩을 수행하여 추가적인 배선 자유도를 얻을 수도 있다.
이와 같이, 배선기판 상에 부착된 칩과 배선 기판을 연성 접속판으로 접속할 경우 와이어 본딩에 의한 문제를 근본적으로 해결하고, 칩을 용이하게 적층하면서도 배선 자유도를 얻을 수 있다. 이와 같은 발명의 개념을 갖는 반도체 패키지의 예를 아래에 도시한다. 아래 도면들은 모식적으로 설명하기 위하여 과장되어 있으며, 동일한 참조번호는 동일한 부재를 나타낸다.
도 1은 본 발명의 제1 실시예에 의한 반도체 패키지를 도시한 단면도이다.
구체적으로, 도 1에 도시한 반도체 패키지는 베이스 기판(10) 상에 배선층(12) 및 절연층(14)이 형성된 배선 기판(16)을 포함한다. 상기 배선 기판(16)은 앞서 설명한 바와 같이 PCB나 리드 프레임으로 구성할 수 있다. 상기 배선 기판(16)의 중앙 부분에는 상기 절연층(14) 및 배선층(12)을 식각하여 마련된 트랜치(18)가 형성되어 있다.
상기 트랜치(18) 내에는 접착 필름이나 접착제로 이루어진 제1 접착층(20)에 의해 접착된 칩(22)이 위치한다. 상기 제1 접착층(20)을 접착 필름으로 구성할 경우, 상기 제1 접착층(20)은 반도체 패키지 조립 공정에서 반도체 웨이퍼 하면에 형성되는 접착 필름을 그대로 사용할 수도 있다. 상기 칩(22)이 트랜치(18) 내에 위치하면 반도체 패키지의 높이를 더욱 낮출 수 있는 장점이 있다.
상기 칩(22) 및 배선 기판(16) 상에는 구부러짐이 가능한 연성 접속판(28)이 안착되어 있다. 앞서 설명한 바와 같이 연성 접속판(28)을 연성 동박 적층판(FCCL)으로 구성할 경우, 베이스 필름(24)은 폴리이미드층이고, 접속 리드층(26)은 동박층이 된다. 상기 연성 접속판(28)은 베이스 필름(24) 상에 접속 리드층(26a, 26b)이 형성된 구조로 되어 있다. 상기 접속 리드층(26a, 26b)은 상기 칩(22)을 중심으로 일측에 위치한 제1 접속 리드층(26a)과, 상기 제1 접속 리드층(26a)과 대칭되게 타측에 위치한 제2 접속 리드층(26b)으로 이루어진다. 이하에서는, 접속 리드층(26a, 26b)의 참조번호를 26으로 통칭한다.
상기 연성 접속판(28)의 접속 리드층(26)은 배선 기판(16)의 배선층(12)과 전기적으로 연결된다. 상기 접속 리드층(26)의 중심쪽에 위치한 제1 접속 리드(27a)는 상기 칩(22)의 칩 패드(32)와 접합되어 전기적으로 연결되고, 상기 접속 리드층(26)의 바깥쪽에 위치한 제2 접속 리드(27b)는 배선 기판(16)의 배선 리드(34)와 접합되어 전기적으로 연결된다. 상기 제2 접속 리드(27b)는 구부러져 상기 배선 기판(16)의 배선 리드(34)와 연결된다. 상기 제2 접속 리드(27b)와 상기 배선 기판(16)의 배선 리드(34)는 이방성 도전성 필름이나 솔더 범프로 접합하여 연결될 수 있으나, 도 1에서는 편의상 간략하게 표현하고 후에 보다 상세하게 설명 한다. 또한, 상기 칩(22) 상의 칩 패드(32) 및 배선 기판(16) 상의 배선 리드(34)는 각각 복수개 구비할 수 있다. 상기 연성 접속판(28)에 대하여는 후에 보다 더 자세하게 설명한다.
상기 연성 접속판(28)의 접속 리드층(26) 상에는 접착 필름이나 접착제로 이루어진 제2 접착층(30)이 형성되어 있다. 상기 제2 접착층(30)은 상기 연성 접속판(28)과 배선기판(16)을 접착하는 역할을 수행한다. 상기 제2 접착층(30)을 접착 필름으로 구성할 경우 칩(22)과 배선 기판(16)을 보다더 밀착할 수 있어 용이하게 접착을 수행할 수 있다. 상기 배선 기판(16) 상에서 상기 칩(22) 및 연성 접속판(28) 상부를 밀봉하는 봉지재(35), 예컨대 에폭시 몰딩 컴파운드가 형성되어 외부의 영향으로부터 반도체 칩을 보호한다.
도 2는 본 발명의 제2 실시예에 의한 반도체 패키지를 도시한 단면도이다.
구체적으로, 본 발명의 제2 실시예에 의한 반도체 패키지는 칩(22)이 트랜치(18) 내에 형성되지 않고 절연층(14) 상에 부착되고, 접속 리드층(26) 하면에 제2 접착층(30)이 형성되지 않은 것을 제외하고는 제1 실시예와 동일하다.
본 발명에 의한 반도체 패키지는 다양하게 구성할 수 있는데, 제2 실시예에서는 칩(22)을 트랜치(18) 내에 형성하지 않아 제1 실시예와 같이 배선 기판(16)에 트랜치(18)를 형성하기 위한 식각 공정을 수행하지 않을 수 있다. 또한, 제2 실시예에서는 제2 접착층(30)을 사용하지 않아 연성 접속판(28)을 배선 기판(16)에 접착하지 않으면서도 상기 연성 접속판(28)과 배선 기판(16)을 용이하게 연결할 수 있다.
도 3은 본 발명의 제3 실시예에 의한 반도체 패키지를 도시한 단면도이다.
구체적으로, 본 발명의 제3 실시예에 의한 반도체 패키지는 칩(22)과 배선 기판(16)을 와이어 본딩에 의해 와이어(36)로 더 연결되는 것을 제외하고는 제1 실시예 및 제2 실시예와 동일하다. 도 3에서는, 배선 기판(16)에 트랜치(18)를 형성하지 않았으나 필요에 따라 형성할 수 도 있다.
제3 실시예에서는 칩(22)과 배선 기판(16)을 연성 접속판(28)을 이용하여 연결한 후, 추가적으로 와이어 본딩에 의해 와이어(36)에 의해 연결한다. 상기 와이어(36)는 제1 접속 리드(27a)와 연결되지 않은 칩(22) 상의 칩 패드(미도시)는 배선 기판(16) 상의 배선층(12)과 연결된다. 상기 와이어(36)는 고전압 신호나 고속 신호를 위해 칩(22)과 배선 기판(16)을 연결한다. 이렇게 본 발명의 제3 실시예에서는 와이어(36)에 의해 칩(22)과 배선 기판(16)을 연결하기 때문에, 필요에 따라 다양하게 배선을 할 수 있어 배선 자유도를 향상시킬 수 있다.
도 4 내지 도 6은 도 1 내지 도 3에 도시한 반도체 패키지의 응용예를 도시한 단면도들이다.
구체적으로, 도 4 내지 도 6은 각각 도 1 내지 도 3의 배선 기판(16) 배면에 솔더볼(38, solder ball)을 형성하고, 상기 솔더볼(38)을 베이스 기판(10) 내의 내부 배선층(40)과 연결한 BGA(Ball Grid Array) 형태의 반도체 패키지이다. 도 4 내지 도 6의 배선 기판(16)은 PCB를 이용하는 것이 유리하다. 더하여, 본 발명을 이용하여 BGA(Ball Grid Array) 형태의 반도체 패키지를 구현할 경우, 칩(22)을 적층하는 것도 유리하다.
도 7 내지 도 9는 본 발명의 반도체 패키지의 연성 접속판을 도시한 평면도 및 단면도이다.
구체적으로, 도 7 내지 도 9는 본 발명의 반도체 패키지의 다양한 예의 연성 접속판(28)을 도시한다. 도 9의 아래 단면도에 도시한 바와 같이, 연성 접속판(28)은 베이스 필름(24) 상에 형성된 접속 리드층(26)을 포함한다. 도 9에서는, 편의상 접속 리드층 상에 접착층(30)을 형성한다. 이렇게 접착층(30)을 형성할 경우 후에 설명하는 바와 같이 연성 접속판(28)을 배선 기판(16)에 부착할 때 용이하게 부착할 수 있다.
다시 도 7 내지 도 9를 참조하면, 연성 접속판(28)은 칩(22) 상에 안착되고 둘래 부분으로 제1 접속 리드(27a)를 구비하는 칩 안착부(42)를 포함한다. 상기 제1 접속 리드(27a)는 앞에서 설명한 바와 같이 칩(22) 상에 위치하는 칩 패드(32)와 연결된다. 상기 칩 안착부(42) 내의 중앙 부분(48)은 칩(22) 상에 안착될 때 칩(22)을 노출시킬 수 있게 뚫어져 있는 개구부이거나 뚫어져 있지 않은 비개구부일 수 있다.
상기 연성 접속판(28)은 상기 칩 안착부(42)와 구조적으로 연결되고 제1 접속 리드(27a)와 연결된 접속 리드층(26)을 포함하는 연결부(44)를 포함한다. 상기 연결부(44)는 복수개의 부분으로 나뉘어져 있고 방사형으로 배치되어 있다. 더하여, 상기 연결부(44)에는 상기 연성 접속판(28)이 배선 기판(16) 상에 안착될 때 상기 배선 기판(16)을 노출시킬 수 있는 개구부(50)를 포함할 수 있다.
상기 개구부(50)에 해당하는 배선 기판 부분은 연성 접속판(28)이 배선 기 판(16) 상에 안착될 때 노출되기 때문에 추가적인 수동 전자 소자가 안착되는 영역으로 이용가능하고, 와이어 본딩시 추가적인 배선 리드를 구성할 수도 있다. 그리고, 연성 접속판(28)이 칩(22) 및 배선 기판(16) 상에 안착되고 봉지재(35)로 몰딩할 때 상기 개구부(50)는 봉지재(35)가 원활히 흐를 수 있게 하는 역할을 수행한다.
상기 연성 접속판(28)은 상기 연결부(44)와 구조적으로 연결되고 에지 부분에 상기 접속 리드층(26)과 연결되는 제2 접속 리드(27b)를 구비하는 둘레부(46)를 포함한다. 상기 제2 접속 리드(27b)는 앞에서 설명한 바와 같이 배선 기판(16) 상에 위치하는 배선 리드(34)와 연결된다.
도 10 및 도 11은 본 발명의 반도체 패키지의 연성 접속판 어레이를 도시한 평면도이다.
구체적으로, 도 10 및 도 11은 일 예로 7 및 도 8의 연성 접속판(28)을 어레이 형태로 도시한 연성 접속판 어레이(55)이다. 상기 연성 접속판 어레이(55)는 지지판(52) 내에 복수열, 예컨대 2열로 복수개의 연성 접속판(28)이 마련되어 있다. 그리고, 상기 연성 접속판 어레이(55)는 양측에 대량 생산을 위해 릴(reel, 얼레)에 감겨지는 홀(54)을 구비한다.
이렇게 본 발명의 연성 접속판(28)을 어레이 형태로 구현한 연성 접속판 어레이(55)를 이용할 경우 후에 설명하는 바와 같이 한번의 공정으로 복수개의 연성 접속판(28)을 칩(22) 상에 안착시켜 칩(22)과 배선 기판(16)을 연결할 수 있다.
도 12 내지 도 14는 도 1의 반도체 패키지에서 연성 접속판을 칩 및 배선 기 판에 전기적으로 접착하는 공정을 도시한 단면도들이다.
도 12에 도시한 바와 같이, 베이스 필름(24) 상에 형성된 접속 리드층(26)을 포함하는 연성 접속판(28)을 준비한다. 상기 연성 접속판(28)의 배면의 접속 리드층(26)의 일부에 접착 필름이나 접착제로 구성된 제2 접착층(30)을 부착한다. 이어서, 접착 기구(bonding tool)의 바디(56) 중앙부에 연결된 접착부(58)에 상기 연성 접속판(28)의 베이스 필름(24)을 부착한다.
도 13에 도시한 바와 같이, 베이스 기판(10) 상에 배선층(12) 및 절연층(14)이 형성된 배선 기판(16)을 준비한다. 상기 배선 기판(16)의 중앙 부분의 트랜치(18)에는 제1 접착층(20)을 이용하여 칩(22)이 부착되어 있다. 상기 제2 접착층(30)을 아래로 향한 상태에서 상기 접착 기구(62)를 하강시켜 상기 연성 접속판(28)을 상기 칩(22) 및 배선 기판(16) 상에 안착시킨다.
상기 연성 접속판(28)을 안착할 때 상기 접속 리드층(26)의 중심쪽에 위치한 제1 접속 리드(27a)는 상기 칩 패드(32) 상에 위치시키고, 상기 제2 접착층(30)은 배선 기판(16)의 절연층(14) 상에 위치시키고, 상기 접속 리드층(26)의 바깥쪽에 위치한 제2 접속 리드(27b)는 상기 배선 기판(16)의 배선 리드(34) 상부에 위치시킨다.
도 14에 도시한 바와 같이, 접착 기구(62)의 바디(56)를 아래로 이동하고 접착 기구(62)의 바디(56)의 양측부에 위치한 피스톤부(60)를 아래로 이동시켜 상기 연성 접속판(28)을 구부린다. 이렇게 되면, 제1 접속 리드(27a)는 상기 칩 패드(32)와 접합되고, 상기 접속 리드층(26)의 바깥쪽에 위치한 제2 접속 리드(27b) 는 상기 배선 기판(16)의 배선 리드(34)와 접합된다.
도 15 내지 도 17은 도 2의 반도체 패키지에서 연성 접속판을 칩 및 배선 기판에 전기적으로 접착하는 공정을 도시한 단면도들이다.
구체적으로, 도 15에 도시한 바와 같이, 베이스 필름(24) 상에 형성된 접속 리드층(26)을 포함하는 연성 접속판(28)을 준비한다. 이어서, 접착 기구(bonding tool)의 바디(56) 중앙부에 연결된 접착부(58)에 상기 연성 접속판(28)의 베이스 필름(24)을 부착한다.
도 16에 도시한 바와 같이, 베이스 기판(10) 상에 배선층(12) 및 절연층(14)이 형성된 배선 기판(16)을 준비한다. 상기 배선 기판(16)의 중앙 부분에 접착층(20)을 이용하여 칩(22)이 부착되어 있다. 접속 리드층(26)을 아래로 향한 상태에서 상기 접착 기구(62)를 하강시켜 상기 연성 접속판(28)을 상기 칩(22) 및 배선 기판(16) 상에 안착시킨다.
상기 연성 접속판(28)을 안착할 때 상기 접속 리드층(26)의 중심쪽에 위치한 제1 접속 리드(27a)는 상기 칩 패드(32) 상에 위치시키고, 상기 접속 리드층(26)의 바깥쪽에 위치한 제2 접속 리드(27b)는 상기 배선 기판(16)의 배선 리드(34) 상부에 위치시킨다.
도 17에 도시한 바와 같이, 접착 기구(62)의 바디(56)를 아래로 이동하고 접착 기구(62)의 바디(56)의 양측부에 위치한 피스톤부(60)를 아래로 이동시켜 상기 연성 접속판(28)을 구부린다. 이렇게 되면, 제1 접속 리드(27a)는 상기 칩 패드(32)와 접합되고, 상기 접속 리드층(26)의 바깥쪽에 위치한 제2 접속 리드(27b) 는 상기 배선 기판(16)의 배선 리드(34)와 접합된다.
도 18 및 도 19는 본 발명의 반도체 패키지에서 다양한 연성 접속판과 칩을 전기적으로 접합하는 상태를 개략적으로 설명하기 위한 단면도들이다.
구체적으로, 도 18의 연성 접속판(28)은 베이스 필름(24)의 상부에 접착층(66)을 이용하여 접속 리드층(26)이 부착되어 있고, 상기 접속 리드층의 중앙 부분은 칩(22)을 노출시키게 개구부(48)가 형성되어 있고, 상기 접속 리드층(26) 상에는 보호층(64)이 형성되어 있다. 도 19의 연성 접속판(28)은 앞서 설명된 바와 같이 베이스 필름(24)의 하부에 접속 리드층(26)이 형성되어 있다. 그리고, 도 18 및 도 19의 연성 접속판은 앞서 도 12 내지 도 17에 도시한 바와 같이 접착 기구(62)를 이용하여 연성 접속판(28)과 칩(22)을 솔더 범프(72)를 이용하여 전기적으로 접합한다.
도 20 내지 도 22는 본 발명의 연성 접속판 어레이를 배선 기판 어레이 상에 접합하는 과정을 개략적으로 도시한 단면도들이다.
도 20을 참조하면, 도 10 및 도 11에 도시한 바와 같은 연성 접속판 어레이(55)를 준비한다. 상기 연성 접속판 어레이(55)는 앞서 설명한 바와 같이 지지판(52) 내에 복수개의 연성 접속판(28)이 마련되어 있다. 상기 연성 접속판(28)은 베이스 필름(24)과 접속 리드층(26)을 포함한다. 배선 기판(16) 상에 복수개의 칩(22)이 부착된 배선 기판 어레이(68)를 준비한다.
그리고, 상기 연성 접속판 어레이(55)를 접착 기구(62)에 부착한다. 이어서, 상기 연성 접속판 어레이(55)의 개개의 연성 접속판(28)에 대응되게 칩(22)이 위치 하도록 배선 기판 어레이(68)를 위치시킨다. 이어서, 접착 기구(62)를 아래로 하강시킨다.
도 21 및 도 22를 참조하면, 접착 기구(62)를 아래로 하강시켜 상기 연성 접속판 어레이(55)와 배선 기판 어레이(68)의 칩(22)을 밀착시킨다. 이어서, 앞서 도 14 및 도 17에서 설명한 바와 같이 접착 기구(62)를 이용하여 연성 접속판 어레이(55) 및 배선 기판 어레이(68)를 접합시킨다. 이어서, 접착 기구(62)를 위로 이동시키면 배선 기판 어레이(68) 상의 개개의 칩(22)과 배선 기판(16)은 연성 접속판(28)으로 연결된다. 도 22에서는, 칩(22)의 중앙 부분(48) 상에는 베이스 필름(24)이 형성되지 않는 구조가 도시되어 있다.
도 23은 본 발명의 반도체 패키지에서 연성 접속판과 접속되는 칩 패드의 솔더 범프를 도시한 도면이다.
구체적으로, 본 발명의 칩(22) 상에는 복수개의 칩 패드(32)를 구비한다. 상기 칩 패드(32)는 절연층(70)에 의하여 다른 구성요소들과 절연되어 있다. 상기 칩 패드(32) 상에는 솔더 범프(72)가 형성되어 있다. 따라서, 본 발명의 반도체 패키지는 상기 솔더 범프(72)를 이용하여 연성 접속판(28)의 제1 접속 리드(27a)와 칩(22)의 칩 패드(32)를 연결한다. 물론, 상기 연성 접속판(28)의 제1 접속 리드(27a)와 연결되지 않는 칩 패드(미도시)에 와이어가 연결될 경우에는 와이어 본딩 방식이 이용될 수 있다.
도 24 및 도 25는 본 발명의 반도체 패키지에서 연성 접속판과 배선 기판간의 접속 관계를 도시한 도면이다.
구체적으로, 앞서 설명한 바와 같이 본 발명의 반도체 패키지의 연성 접속판(28)은 배선 기판(16)과 전기적으로 연결된다. 상기 연성 접속판(28)은 복수개의 제2 접속 리드(27b)를 포함하고, 상기 배선 기판(16)은 복수개의 배선 리드(34)를 포함한다. 상기 제2 접속 리드(27b)와 배선 리드(34)간의 전기적 연결은 도 24와 같이 이방성 전도성 필름(anisotropic conductive film, 74)을 이용하거나, 도 25와 같이 솔더 범프(76)를 이용한다.
이하에서는, 도 1 및 도 2의 반도체 패키지의 개념을 토대로 칩을 복수개 적층하는 적층 칩 패키지를 설명한다. 이하에서 설명하는 적층 칩 패키지는 앞서 설명한 본 발명의 단층 칩 패키지의 내용을 모두다 적용 가능할 수 있다. 아울러서, 이하의 본 발명의 적층 칩 패키지에서 칩을 복수개 적층할 때 접합 기구도 앞서 설명한 것을 동일하게 이용할 수 있다. 이상과 같은 본 발명의 적층 칩 패키지는 단층 칩 패키지의 효과에 더하여 연성 접속판을 이용하여 적층 밀도를 용이하게 증가시킬 수 있다. 또한, 본 발명의 적층 칩 패키지는 칩들 간에 삽입 부재를 사용하지 않아도 되기 때문에 패키지 높이를 줄일 수 있다.
도 26 및 도 27은 본 발명의 제4 실시예에 의한 반도체 패키지를 도시한 단면도이다.
구체적으로, 본 발명의 제4 실시예에 의한 반도체 패키지는 제2 칩(22a)을 적층하고, 제2 연성 접속판(28)으로 제2 칩(22a)과 배선 기판(16)을 전기적으로 연결한 것을 제외하고는 도 1의 제1 실시예의 반도체 패키지와 동일하다. 도 27에서는 제2 칩(22a)의 크기가 제1 칩(22)의 크기와 다른 것을 이용한다. 이와 같이 본 발명의 반도체 패키지는 상기 제2 칩(22a)을 용이하게 제1 칩(22) 상에 적층하여 적층 칩 패키지를 구현할 수 있고, 제2 칩(22a)의 크기도 영향을 받지 않고 적층할 수 있다.
보다 상세하게, 배선 기판(16) 내의 트랜치(18) 내에 접착 필름이나 접착제로 구성된 제1 접착층(20)을 이용하여 제1 칩(22)이 부착된다. 상기 제1 칩(22) 및 배선 기판(16) 상부에는 중앙 부분(48)이 뚫어져 있고 구부러짐이 가능한 제1 연성 접속판(28)이 안착되어 있다. 상기 제1 연성 접속판(28)은 상기 배선 기판(16)과 제1 칩(22)을 전기적으로 연결한다. 상기 제1 연성 접속판(28)은 접착 필름이나 접착제로 이루어진 제2 접착층(30)을 이용하여 배선 기판(16)과 접착된다.
상기 제1 연성 접속판이 형성된 제1 칩(22) 상에는 접착 필름이나 접착제로 구성된 제3 접착층(78)을 이용하여 제2 칩(22a)이 부착되어 있다. 상기 제2 칩(22a) 상에는 상기 제2 칩(22a)과 배선 기판(16)을 전기적으로 연결하고 구부러짐이 가능한 제2 연성 접속판(28a)이 부착되어 있다. 상기 제2 연성 접속판(28a)과 제1 연성 접속판(28)은 제4 접착층(80)으로 접착된다. 상기 제4 접착층도 제1 내지 제3 접착층과 마찬가지로 접착 필름이나 접착제를 이용하여 구성한다.
상기 제1 연성 접속판(28) 및 제2 연성 접속판(28a)의 접속 리드층(26a, 26b)은 배선 기판(16)의 배선층(12)과 전기적으로 연결된다. 상기 제1 연성 접속판(28) 및 제2 연성 접속판(28a)에서, 접속 리드층(26a, 26b)은 상기 제1 칩(22) 및 제2 칩(22a)을 중심으로 일측에 위치한 제1 접속 리드층(26a)과, 상기 제1 접속 리드층(26a)과 대칭되게 타측에 위치한 제2 접속 리드층(26b)으로 이루어진다. 상 기 접속 리드층(26a, 26b)의 참조번호를 26으로 통칭하여 설명한다.
상기 제1 연성 접속판(28) 및 제2 연성 접속판(28a)에서, 상기 접속 리드층(26)의 중심쪽에 위치한 제1 접속 리드(27a)는 상기 칩(22)의 칩 패드(32)와 연결되고, 상기 접속 리드층(26)의 바깥쪽에 위치한 제2 접속 리드(27b)는 배선 기판(16)의 배선 리드(34)와 연결된다. 상기 제2 접속 리드(27b)는 구부러져 상기 배선 기판(16)의 배선 리드(34)와 연결된다. 상기 제1 연성 접속판(28) 및 제2 연성 접속판(28a)을 상기 배선 기판과 접합시키는 것은 도 14 및 도 17에서 설명한 접합 기구를 이용하여 수행한다.
상기 제2 접속 리드(27b)와 상기 배선 기판(16)의 배선 리드(34)는 이방성 도전성 필름이나 솔더 범프로 접합하여 연결될 수 있다. 상기 배선 기판(16) 상에서 상기 제1 칩(22), 제2 칩(22a), 제1 연성 접속판(28) 및 제2 연성 접속판(28a) 상부를 밀봉하는 봉지재(35), 예컨대 에폭시 몰딩 컴파운드가 형성되어 외부의 영향으로부터 제1 칩(22) 및 제2 칩(22a)을 보호한다.
도 28은 본 발명의 제5 실시예에 의한 반도체 패키지를 도시한 단면도이다.
구체적으로, 본 발명의 제5 실시예에 의한 반도체 패키지는 제2 칩(22a)과 배선 기판(16)을 와이어 본딩에 의해 와이어(36)로 더 연결되는 것을 제외하고는 제4 실시예와 동일하다. 도 28에서는, 편의상 제2 칩(22a)의 크기를 제1 칩(22)보다 작은 것을 도시한다.
제5 실시예에서는 제2 칩(22a)과 배선 기판(16)을 제2 연성 접속판(28a)을 이용하여 연결한 후, 상기 제2 연성 접속판(28a) 상에 적층재(82)를 형성한다. 상 기 적층재(82)는 필요에 따라 추가한 것으로, 와이어 본딩이 용이할 경우 형성하지 않아도 무방하다. 이어서, 추가적으로 제2 칩(22a)과 배선 기판(16)을 와이어 본딩에 의해 와이어(36)에 의해 연결한다.
상기 와이어(36)는 제1 접속 리드(27a)와 연결되지 않은 칩(22) 상의 칩 패드(미도시)를 배선 기판(16) 상의 배선층(12)과 연결한다. 상기 와이어(36)는 고전압 신호나 고속 신호를 위해 제2 칩(22a)과 배선 기판(16)을 연결한다. 이렇게 본 발명의 제5 실시예에서는 적층 칩 패키지를 구현하면서도 와이어(36)에 의해 제2 칩(22a)과 배선 기판(16)을 연결하기 때문에, 필요에 따라 다양하게 배선을 할 수 있어 배선 자유도를 향상시킬 수 있다.
도 29 및 도 30은 본 발명의 제6 실시예에 의한 반도체 패키지를 도시한 단면도이다.
구체적으로, 본 발명의 제5 실시예에 의한 반도체 패키지는 제1 칩(22)이 트랜치(18) 내에 형성되지 않고 절연층(14) 상에 부착된 것을 제외하고는 제4 실시예와 동일하다. 본 발명에 의한 반도체 패키지는 다양하게 구성할 수 있는데, 제6 실시예에서는 제1 칩(22)을 트랜치(18) 내에 형성하지 않아 제4 실시예와 같이 배선 기판(16)에 트랜치(18)를 형성하기 위한 식각 공정을 수행하지 않을 수 있다.
도 31은 본 발명의 제7 실시예에 의한 반도체 패키지를 도시한 단면도이다.
구체적으로, 본 발명의 제7 실시예에 의한 반도체 패키지는 제2 칩(22a)과 배선 기판(16)을 와이어 본딩에 의해 와이어(36)로 더 연결되는 것을 제외하고는 제6 실시예와 동일하다. 도 31에서는, 편의상 제2 칩(22a)의 크기를 제1 칩(22)보 다 작은 것을 도시한다.
또한, 본 발명의 제7 실시예에 의한 반도체 패키지는 1 칩(22)이 트랜치(18) 내에 형성되지 않고 절연층(14) 상에 부착된 것을 제외하고는 제5 실시예와 동일하다. 따라서, 본 발명의 제7 실시예에서는 적층 칩 패키지를 구현하면서도 와이어(36)에 의해 제2 칩(22a)과 배선 기판(16)을 연결하기 때문에, 필요에 따라 다양하게 배선을 할 수 있어 배선 자유도를 향상시킬 수 있다.
본 발명은 배선 기판과 칩을 연성 접속판으로 연결하기 때문에 배선 기판과 칩을 와이어로 연결할 때 발생하는 와이어 쇼트 문제와 와이어로 진행하는 전기 신호간의 간섭 현상을 근본적으로 해결할 수 있다.
본 발명은 적층 패키지 타입을 채용할 때 칩들 간에 삽입 부재를 사용하지 않아도 되기 때문에 패키지 높이를 줄일 수 있다.
본 발명은 연성 접속판을 사용하기 때문에 시스템 인 패키지(SIP)나 다층 칩 모듈(MCP)과 같이 복수개의 칩을 사용하는 반도체 모듈에서 칩들을 안정적으로 적층할 수 있고, 이에 따라 디자인 자유도 및 적층 밀도를 향상시킬 수 있다.
또한, 본 발명은 배선 기판과 칩을 연성 접속판으로 연결한 후에, 추가적으로 와이어 본딩을 할 수 있기 때문에 추가적으로 전기적인 배선 자유도를 얻을 수도 있다.

Claims (24)

  1. 배선 기판;
    상기 배선 기판에 부착된 칩;
    상기 칩 및 배선 기판 상부에 안착되면서 상기 칩과 상기 배선 기판을 전기적으로 연결하면서 구부러짐이 가능한 연성 접속판; 및
    상기 배선 기판 상에서 상기 칩 및 연성 접속판 상부를 밀봉하는 봉지재를 포함하고, 상기 연성 접속판은 접속 리드층을 구비하고 상기 접속 리드층의 중심쪽에 위치한 제1 접속 리드는 상기 칩의 칩 패드와 연결되고 상기 접속 리드층의 바깥쪽에 위치한 제2 접속 리드는 상기 배선 기판의 배선 리드와 연결되는 것을 특징으로 하는 반도체 패키지.
  2. 제1항에 있어서, 상기 연성 접속판은 베이스 필름과 상기 베이스 필름 상에 형성된 상기 접속 리드층을 포함하여 이루어지는 것을 특징으로 하는 반도체 패키지.
  3. 제2항에 있어서, 상기 접속 리드층은 동박층으로 이루어지는 것을 특징으로 하는 반도체 패키지.
  4. 제1항에 있어서, 상기 연성 접속판의 접속 리드층은 상기 칩을 중심으로 일 측에 위치한 제1 접속 리드층과, 상기 제1 접속 리드층과 대칭되게 타측에 위치한 제2 접속 리드층으로 이루어지는 것을 특징으로 하는 반도체 패키지.
  5. 제1항에 있어서, 상기 연성 접속판에는 접착층이 더 형성되어 상기 접착층으로 상기 연성 접속판과 상기 배선 기판은 접착되는 것을 특징으로 하는 반도체 패키지.
  6. 제1항에 있어서, 상기 연성 접속판의 제2 접속 리드는 구부러져 상기 배선 기판의 배선 리드와 연결되는 것을 특징으로 하는 반도체 패키지.
  7. 제1항에 있어서, 상기 배선 기판에는 트랜치가 형성되어 있고, 상기 트랜치 내에 상기 칩이 부착되는 것을 특징으로 하는 반도체 패키지.
  8. 제1항에 있어서, 상기 칩 상의 칩 패드 및 배선 기판 상의 배선 리드는 각각 복수개를 구비하고, 상기 제1 접속 리드와 연결되지 않은 상기 칩 상의 칩 패드는 상기 배선 기판 상의 배선층과 와이어 본딩에 의해 와이어로 더 연결되는 것을 특징으로 하는 반도체 패키지.
  9. 제1항에 있어서, 상기 연성 접속판의 제2 접속 리드와 상기 배선 기판의 배선 리드는 이방성 도전성 필름 또는 솔더 범프를 이용하여 접합되는 것을 특징으로 반도체 패키지.
  10. 제1항에 있어서, 상기 배선 기판은 PCB 기판이고, 상기 배선 기판의 배면에 상기 배선 기판의 내부에 형성된 내부 배선층으로 통하여 연결된 솔더볼을 더 구비하여 볼 그리드 어레이(BGA) 형태로 구현한 것을 특징으로 반도체 패키지.
  11. 배선 기판;
    상기 배선 기판에 부착된 칩;
    상기 칩 및 배선 기판 상부에 안착하면서 상기 칩과 상기 배선 기판을 전기적으로 연결하면서 구부러짐이 가능한 연성 접속판; 및
    상기 배선 기판 상에서 상기 칩 및 연성 접속판을 밀봉하는 봉지재를 포함하여 이루어지고,
    상기 연성 접속판은 접속 리드층을 포함하고, 상기 칩 상에 안착되고 둘래 부분으로 제1 접속 리드를 구비하는 칩 안착부와, 상기 칩 안착부와 구조적으로 연결되고 상기 제1 접속 리드와 연결된 접속 리드층을 포함하는 연결부와, 상기 연결부와 구조적으로 연결되고 에지 부분에 상기 접속 리드층과 연결되는 제2 접속 리드를 구비하는 둘레부를 포함하여 이루어지는 것을 특징으로 하는 반도체 패키지.
  12. 제11항에 있어서, 상기 연성 접속판의 칩 안착부의 중앙부분은 뚫어져 있는 개구부 또는 뚫어져 있지 않는 비개구부인 것을 특징으로 하는 반도체 패키지.
  13. 제11항에 있어서, 상기 연성 접속판의 연결부는 복수개의 부분으로 나뉘어져 방사형으로 배치되어 있는 것을 특징으로 하는 반도체 패키지.
  14. 제13항에 있어서, 상기 연성 접속판의 연결부에는 상기 배선 기판에 안착될 때 상기 배선 기판을 노출시킬 수 있는 개구부를 구비하는 것을 특징으로 하는 반도체 패키지.
  15. 제11항에 있어서, 상기 제1 접속 리드는 상기 칩 상에 위치하는 칩 패드와 연결되고, 상기 제2 접속 리드는 상기 배선 기판 상에 위치하는 배선 리드와 연결되는 것을 특징으로 하는 반도체 패키지.
  16. 제15항에 있어서, 상기 칩 상의 칩 패드와 제1 접속 리드는 솔더 범프를 이용하여 접합되고, 상기 제2 접속 리드와 상기 배선 기판 상의 배선 리드는 이방성 도전성 필름 또는 솔더 범프를 이용하여 접합되는 것을 특징으로 반도체 패키지.
  17. 배선 기판;
    상기 배선 기판에 부착된 제1 칩;
    상기 제1 칩 및 배선 기판 상부에 안착되면서 상기 제1 칩과 상기 배선 기판을 전기적으로 연결하면서 구부러짐이 가능한 제1 연성 접속판;
    상기 제1 연성 접속판이 형성된 제1 칩 상에 부착된 제2 칩;
    상기 제2 칩 상에 부착되면서 상기 제2 칩과 상기 배선 기판을 전기적으로 연결하면서 구부러짐이 가능한 제2 연성 접속판; 및
    상기 배선 기판 상에서 상기 제1칩, 제2 칩, 제1 연성 접속판 및 제2 연성 접속판을 밀봉하는 봉지재를 포함하고,
    상기 제1 연성 접속판 및 제2 연성 접속판 각각은 접속 리드층을 구비하고 상기 접속 리드층의 중심쪽에 위치한 제1 접속 리드는 상기 제1 칩 및 제2 칩의 칩 패드와 연결되고 상기 접속 리드층의 바깥쪽에 위치한 제2 접속 리드는 상기 배선 기판의 배선 리드와 연결되는 것을 특징으로 하는 반도체 패키지.
  18. 제17항에 있어서, 상기 제1 및 제2 연성 접속판의 접속 리드층은 상기 제1 및 제2 칩을 중심으로 일측에 위치한 제1 접속 리드층과, 상기 제1 접속 리드층과 대칭되게 타측에 위치한 제2 접속 리드층으로 이루어지는 것을 특징으로 하는 반도체 패키지.
  19. 제17항에 있어서, 상기 제1 연성 접속판에는 접착층이 더 형성되어 상기 접착층으로 상기 제1 연성 접속판과 상기 배선 기판이 접착되고, 상기 제2 연성 접속판에는 제2 접착층이 더 형성되어 상기 제1 연성 접속판 및 제2 연성 접속판을 접착하는 것을 특징으로 하는 반도체 패키지.
  20. 제17항에 있어서, 상기 제1 연성 접속판 및 제2 연성 접속판의 제2 접속 리드는 구부러져서 상기 배선 기판의 배선 리드와 연결되는 것을 특징으로 하는 반도체 패키지.
  21. 제17항에 있어서, 상기 배선 기판에는 트랜치가 형성되어 있고, 상기 트랜치 내에 상기 제1 칩이 부착되는 것을 특징으로 하는 반도체 패키지.
  22. 제17항에 있어서, 상기 제2 칩 상의 칩 패드 및 배선 기판 상의 배선 리드는 각각 복수개를 구비하고, 상기 제2 연성 접속판의 제2 접속 리드와 연결되지 않은 상기 제2 칩 상의 칩 패드는 상기 배선 기판 상의 배선 리드와 와이어 본딩에 의해 와이어로 더 연결되는 것을 특징으로 하는 반도체 패키지.
  23. 제17항에 있어서, 상기 제1 및 제2 연성 접속판의 제2 접속 리드와 상기 배선 기판의 배선 리드는 이방성 도전성 필름 또는 솔더 범프를 이용하여 접합되는 것을 특징으로 반도체 패키지.
  24. 제17항에 있어서, 상기 제1 칩 상에는 접착층이 형성되고, 상기 제1 칩과 제2 칩은 접착층으로 부착되는 것을 특징으로 하는 반도체 패키지.
KR1020060074655A 2006-08-08 2006-08-08 연성 접속판을 이용하여 배선 기판과 칩을 연결하는 반도체패키지 KR100744146B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060074655A KR100744146B1 (ko) 2006-08-08 2006-08-08 연성 접속판을 이용하여 배선 기판과 칩을 연결하는 반도체패키지
US11/748,577 US7626265B2 (en) 2006-08-08 2007-05-15 Semiconductor package having flexible lead connection plate for electrically connecting base and chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060074655A KR100744146B1 (ko) 2006-08-08 2006-08-08 연성 접속판을 이용하여 배선 기판과 칩을 연결하는 반도체패키지

Publications (1)

Publication Number Publication Date
KR100744146B1 true KR100744146B1 (ko) 2007-08-01

Family

ID=38601387

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060074655A KR100744146B1 (ko) 2006-08-08 2006-08-08 연성 접속판을 이용하여 배선 기판과 칩을 연결하는 반도체패키지

Country Status (2)

Country Link
US (1) US7626265B2 (ko)
KR (1) KR100744146B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013162173A1 (ko) * 2012-04-26 2013-10-31 하나마이크론(주) 집적 회로 소자 패키지들 및 집적 회로 소자 패키지들의 제조 방법들
KR101350435B1 (ko) 2012-04-26 2014-01-16 하나 마이크론(주) 집적회로 소자 패키지 및 이의 제조 방법
CN104517924A (zh) * 2013-09-30 2015-04-15 南茂科技股份有限公司 多芯片堆叠封装结构及其制造方法
US9144153B2 (en) 2011-10-05 2015-09-22 Electronics And Telecommunications Research Institute Method of manufacturing a fabric type circuit board

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7960211B2 (en) * 2008-07-23 2011-06-14 Fairchild Semiconductor Corporation Semiconductor system-in-package and method for making the same
KR101078743B1 (ko) * 2010-04-14 2011-11-02 주식회사 하이닉스반도체 스택 패키지
CN105611729A (zh) * 2016-03-10 2016-05-25 安捷利电子科技（苏州）有限公司 一种印制电路板
WO2018118027A1 (en) * 2016-12-20 2018-06-28 Intel Corporation Multi-stacked die package with flexible interconnect
CN107978578B (zh) * 2017-11-23 2020-02-21 中国科学院力学研究所 一种变线宽的柔性可拉伸导线及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003007917A (ja) 2001-06-19 2003-01-10 Sanyo Electric Co Ltd 回路装置の製造方法
KR20040075280A (ko) * 2003-02-20 2004-08-27 삼성전자주식회사 잉크젯 프린터의 프린트 헤드 및 그 제조방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5834336A (en) * 1996-03-12 1998-11-10 Texas Instruments Incorporated Backside encapsulation of tape automated bonding device
KR20010076477A (ko) 2000-01-26 2001-08-16 이형도 패키지기판의 메인기판 연결장치
JP3883784B2 (ja) 2000-05-24 2007-02-21 三洋電機株式会社 板状体および半導体装置の製造方法
KR20030078373A (ko) 2002-03-29 2003-10-08 울트라테라 코포레이션 열 강화 ｉｃ 칩 패키지

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003007917A (ja) 2001-06-19 2003-01-10 Sanyo Electric Co Ltd 回路装置の製造方法
KR20040075280A (ko) * 2003-02-20 2004-08-27 삼성전자주식회사 잉크젯 프린터의 프린트 헤드 및 그 제조방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9144153B2 (en) 2011-10-05 2015-09-22 Electronics And Telecommunications Research Institute Method of manufacturing a fabric type circuit board
KR101555211B1 (ko) 2011-10-05 2015-09-25 한국전자통신연구원 직물 회로 기판 및 이의 제조 방법
WO2013162173A1 (ko) * 2012-04-26 2013-10-31 하나마이크론(주) 집적 회로 소자 패키지들 및 집적 회로 소자 패키지들의 제조 방법들
KR101350435B1 (ko) 2012-04-26 2014-01-16 하나 마이크론(주) 집적회로 소자 패키지 및 이의 제조 방법
CN104517924A (zh) * 2013-09-30 2015-04-15 南茂科技股份有限公司 多芯片堆叠封装结构及其制造方法

Also Published As

Publication number Publication date
US20080036063A1 (en) 2008-02-14
US7626265B2 (en) 2009-12-01

Similar Documents

Publication Publication Date Title
KR100744146B1 (ko) 연성 접속판을 이용하여 배선 기판과 칩을 연결하는 반도체패키지
JP4808408B2 (ja) マルチチップパッケージ、これに使われる半導体装置及びその製造方法
JP4703980B2 (ja) 積層型ボールグリッドアレイパッケージ及びその製造方法
US7763964B2 (en) Semiconductor device and semiconductor module using the same
KR100711675B1 (ko) 반도체 장치 및 그 제조 방법
KR100744151B1 (ko) 솔더 넌-엣 불량을 억제하는 구조의 패키지 온 패키지
US20040070083A1 (en) Stacked flip-chip package
US20040262774A1 (en) Multi-chip packages having a plurality of flip chips and methods of manufacturing the same
US20130207249A1 (en) Assembly having stacked die mounted on substrate
KR20110105364A (ko) 패키지 적층체를 구비한 직접회로 패키지 시스템 및 그 제조 방법
KR20070088177A (ko) 반도체 패키지 및 그 제조 방법
US8390114B2 (en) Semiconductor package
US20080073759A1 (en) Semiconductor package
US8008765B2 (en) Semiconductor package having adhesive layer and method of manufacturing the same
KR100521279B1 (ko) 적층 칩 패키지
KR100673379B1 (ko) 적층 패키지와 그 제조 방법
JP5022042B2 (ja) 半導体素子埋め込み支持基板の積層構造とその製造方法
JP2013125765A (ja) 半導体装置
KR20080077837A (ko) 탭용 테이프를 구비하는 패키지 온 패키지 형태의 반도체패키지
KR100994209B1 (ko) 반도체 적층 패키지
KR101141707B1 (ko) 반도체 패키지 및 그 제조 방법
KR20120126365A (ko) 유닛 패키지 및 이를 갖는 스택 패키지
JP2003273321A (ja) 半導体モジュール
KR101458954B1 (ko) 재배선층을 갖는 반도체 패키지 장치
KR20050027384A (ko) 재배선 패드를 갖는 칩 사이즈 패키지 및 그 적층체

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110705

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee