KR20070088177A - 반도체 패키지 및 그 제조 방법 - Google Patents

반도체 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR20070088177A
KR20070088177A KR1020060018446A KR20060018446A KR20070088177A KR 20070088177 A KR20070088177 A KR 20070088177A KR 1020060018446 A KR1020060018446 A KR 1020060018446A KR 20060018446 A KR20060018446 A KR 20060018446A KR 20070088177 A KR20070088177 A KR 20070088177A
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor chip
chip
semiconductor
wire bonding
Prior art date
Application number
KR1020060018446A
Other languages
English (en)
Inventor
김상우
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Priority to KR1020060018446A priority Critical patent/KR20070088177A/ko
Publication of KR20070088177A publication Critical patent/KR20070088177A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • A—HUMAN NECESSITIES
    • A63—SPORTS; GAMES; AMUSEMENTS
    • A63G—MERRY-GO-ROUNDS; SWINGS; ROCKING-HORSES; CHUTES; SWITCHBACKS; SIMILAR DEVICES FOR PUBLIC AMUSEMENT
    • A63G13/00—Cradle swings; Rocking-horses; Like devices resting on the ground
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 중앙부가 개방되며, 양면에 배선층이 형성된 기판; 상기 중앙부를 기준으로 상기 기판 일면의 양측에 각각 적층되며, 상기 기판으로부터 상기 중앙부쪽으로 적어도 일면에 형성된 전극패드가 돌출되도록 적층되는 적어도 한 층의 반도체 칩쌍; 및 상기 적어도 한층의 반도체 칩쌍 중 최상부에 있는 양측의 반도체 칩들을 지지하도록 실장되는 상부 칩을 포함하며, 내부의 전기적인 연결은 상기 중앙부를 통과하여 이루어짐과 동시에 상기 반도체 칩쌍과 상기 기판의 주변부에서 이루어지는 반도체 패키지 및 그 제조방법을 제공한다.

Description

반도체 패키지 및 그 제조 방법{Semiconductor package and method of manufacturing the same}
도 1은 본 발명의 일 실시예에 관한 반도체 패키지를 도시하는 단면도이다.
도 2는 도 1에 도시된 반도체 패키지의 회로기판에 반도체 칩들이 적층된 모습을 개략적으로 도시하는 평면도이다.
도 3은 본 발명의 다른 실시예에 관한 반도체 패키지의 회로기판에 반도체 칩들이 적층된 모습을 개략적으로 도시하는 평면도이다.
도 4a 내지 도 4f는 도 1 및 도 2에 도시된 반도체 패키지의 제조 방법을 도시하는 도면이다.
* 도면의 주요부분에 대한 부호의 간단한 설명 *
5: 접착제층 10, 12: 회로기판
10c: 솔더 범프(solder bump) 11: 중앙부
20, 21: 제1 반도체 칩쌍 30, 31: 제2 반도체 칩쌍
40, 41: 제3 반도체 칩쌍 50: 상부 칩
20a,20b, 21a,21b, 30a,30b, 31a,31b, 40a,40b, 41a,41b, 50a: 전극 패드
25a,25b, 26a,26b, 35a,35b, 36a,36b, 45a,45b, 46a,46b, 50b: 금속 와이어
15a, 15b, 15c: 몰딩부
본 발명은 반도체 패키지 및 그 제조방법에 관한 것으로서, 더 상세하게는 패키지내에 다수의 반도체 칩을 효율적으로 적층할 수 있는 멀티 칩 패키지(Multi-chip package) 및 그 제조방법에 관한 것이다.
반도체 패키지는 반도체 칩을 인쇄회로기판(PCB)에 실장하기 위하여 외부로부터 보호하고 전기적으로 연결하기 위하여 반도체 칩을 밀봉하여 만든 패키지이다.
반도체 패키지 기술은 초기 삽입형(plated-through) 패키지인 DIP, PGA 형태에서 패키지 크기가 작고 전기적 성능이 우수한 표면실장형(SMT) 패키지인 QFP(quad flat package), SOP(system on package)등으로 발전하여 미세피치 표면실장형 TQFP(tape, TSOP등을 거쳐 발전하고 있다. 이러한 경박단소형 SMT 패키지는 1990년대 중반부터 솔더 플립칩(flip chip)과 SMT 기술의 장점을 결합한 BGA(Ball grid array)형태의 패키지로 발전하였다. 1990년대 후반부터 이러한 BGA 패키지 크기와 전기적 성능을 더욱 개선한 CSP(chip scale package) 형태로 발전하고 있으며, 웨이퍼(wafer) 상태에서 패키지를 구현하는 웨이퍼 레벨 CSP 패키지가 주종을 이루고 있다. 더 나아가 개별 칩 패키지는 MCM(multi-chip module)나 MCP(multi-chip package) 또는 SIP(system in package), SOP(system on package) 형태의 시스템 패키지로 발전하고 있다.
상기 시스템 패키지는 하나의 반도체 패키지 안에 여러개의 칩등이 연결되는 형태이다. 이러한 칩간의 연결 및 칩과 회로기판 사이의 연결을 위하여 와이어 본딩(wire bonding), TAB(tape automated bonding) 및 플립칩 방식등이 사용된다.
반도체 패키지는 반도체 칩으로의 전력 공급, 전기적인 신호 연결, 열 방출, 외부로부터의 보호하는 기능을 수행한다. 따라서 패키지의 구조 및 설계는 기계적 안정성, 전기적 속도와 안정성, 열 방출 능력 및 신뢰성 등의 성능 요구특성을 만족해야 한다. 특히, 다양한 칩이 적층되어 있는 시스템 패키지에서는 제한된 공간내에서 보다 많은 칩들이 적층되면서도 상호 전기적인 연결 방식이 와이어 본딩에 의하여 칩을 연결할 때에 상호 간섭을 최소화하고 용이하게 연결할 수 있는 구조로 설계되어야 한다.
이를 위하여 대한민국 특허공개공보 제2004-0065416호, 제2004-000174호 및 제2004-0027901호에는 많은 칩들이 적층된 반도체 패키지들이 개시되어 있다. 그러나, 제2004-0065416에 개시된 반도체 패키지는 적층될 반도체 칩들의 크기가 같을 때는 스페이서를 사용하여야 하며, 칩의 전극 패드가 외곽에 위치해야만 한다는 구조적 제약이 있다. 제2004-000174호에 개시된 반도체 패키지는 적층될 반도체 칩들의 크기가 비슷할 때에는 적용하기 어려우며 각각의 패키지가 가진 두께로 인해 최종 반도체 패키지의 두께가 두꺼워지는 단점이 있다. 그리고 제2004-0065416호에 개시된 반도체 패키지는 칩의 전극 패드가 칩의 중앙에 위치하는 경우만 적용가능하다는 구조적인 제약이 있다.
본 발명은 제한된 공간내에서 비슷한 크기의 많은 칩들을 적층하고, 패키지내의 전기적인 연결이 용이한 반도체 패키지 및 그 제조방법을 제공하는 데 그 목적이 있다.
본 발명은 중앙부가 개방되며, 양면에 배선층이 형성된 기판; 상기 중앙부를 기준으로 상기 기판 일면의 양측에 각각 적층되며, 상기 기판으로부터 상기 중앙부쪽으로 적어도 일면에 형성된 전극패드가 돌출되도록 적층되는 적어도 한 층의 반도체 칩쌍; 및 상기 적어도 한층의 반도체 칩쌍 중 최상부에 있는 양측의 반도체 칩들을 지지하도록 실장되는 상부 칩을 포함하며, 내부의 전기적인 연결은 상기 중앙부를 통과하여 이루어짐과 동시에 상기 반도체 칩쌍과 상기 기판의 주변부에서 이루어지는 반도체 패키지를 개시한다.
또한, 본 발명의 또 다른 측면에 의하면, 중앙부가 개방되며 회로패턴이 형성된 기판의 상기 중앙부를 기준으로 상기 기판의 양측에 적어도 한 층의 반도체 칩쌍을 상기 기판으로부터 상기 중앙부쪽으로 돌출되도록 실장하는 단계; 상기 적어도 한 층의 반도체 칩쌍 중 최상부에 있는 양측의 반도체 칩들을 지지하도록 상기 최상부의 반도체 칩쌍위에 상부 칩을 실장하는 단계; 상기 반도체 칩쌍과 상기 기판의 주변부에서 상기 반도체 칩과 상기 기판을 전기적으로 연결하는 단계; 상기 중앙부를 통과하여 상기 반도체 칩과 상기 기판, 그리고 상기 상부 칩과 상기 기판을 전기적으로 연결하는 단계; 및 적어도 상기 전기적으로 연결된 영역을 몰딩(molding)하는 단계를 포함하는 반도체 패키지 제조 방법이 개시된다.
여기서, 상기 중앙부를 통과하는 전기적인 연결은 상기 반도체 칩의 내측 저면과 상기 기판의 내측 저면 사이에서 형성되는 와이어 본딩(wire bonding)이고 상기 상부 칩의 중앙 저면과 상기 기판의 내측 저면 사이에서 형성되는 와이어 본딩이며, 상기 주변부에서 이루어지는 전기적인 연결은 상기 반도체 칩의 외측 상면과 상기 기판의 외측 상면 사이에서 형성되는 와이어 본딩인 것이 바람직하다.
이하에서는, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 일 실시예에 관한 반도체 패키지를 도시하는 단면도이며, 도 2는 도 1에 도시된 반도체 패키지의 회로기판에 반도체 칩들이 적층된 모습을 개략적으로 도시하는 평면도이며, 도 3은 본 발명의 다른 실시예에 관한 반도체 패키지의 회로기판에 반도체 칩들이 적층된 모습을 개략적으로 도시하는 평면도이다.
도면을 참조하면, 반도체 패키지의 반도체 실장용 회로기판(package substrate, 10)에는 반도체 칩(20,21,30,31,40,41,50)들이 여러 층으로 적층되어 실장되며, 회로기판(10)의 배선층(10a)과 반도체 칩의 전극 패드(20a,20b, 21a,21b, 30a,30b, 31a,31b, 40a,40b, 41a,41b, 50a)간에는 와이어 본딩에 의하여 전기적으로 연결이 되어 있다.
회로기판(10)은 소정의 패턴에 따른 배선층(10a, 10b)이 형성되어 있으며, 도면에는 도시되지 않았으나 회로기판(10)의 상면과 그 이면도 비아 홀(via hole) 또는 스루우 홀(through hole)등을 통하여 전기적으로 연결되며, 이면에 형성된 솔더 범프(10c)는 외부와의 전기적인 연결을 수행한다. 회로기판(10)은 도 2에 도시 된 바와 같이 중앙부(11)에 넓은 홀(hole)이 형성되어 개방된 형상일 수도 있으며, 도 3에 도시된 바와 같이 완전히 분리된 좌우 양측의 회로기판(12)일 수 있다. 어느 경우이든 전체 회로기판(10,12)의 중앙부(11)는 와이어 본딩을 위한 공간 확보를 위하여 개방되어 있어야 한다. 회로기판(10)은 양면 연성(flexible) PCB, 단면 연성 PCB 및 연성 다층(multi-flexible) PCB등 다양한 회로기판이 사용될 수 있다.
회로기판(10)의 상면(반도체 칩 형성면)에는 제1 반도체 칩쌍(20,21)이 실장되는데, 상기 제1 반도체 칩쌍(20,21)을 이루는 각 반도체 칩은 회로기판의 중앙부(11)를 기준으로 회로기판(10)의 양측에 각각 배치된다. 이 때, 각 반도체 칩(20,21,30,31,40,41)은 회로기판(10)으로부터 중앙부(11)쪽(내측)으로 약간 돌출되도록 위치되어야 한다. 여기서, 돌출되어야 하는 길이는 반도체 칩(20,21,30,31, 40,41)의 저면에 형성된 전극 패드(20b,21b,30b,31b,40b,41b)에 와이어 본딩이 수행될 수 있을 정도의 거리인 것이 바람직하다. 반도체 칩(20, 21)과 회로기판(10) 사이에는 접착제층(5)이 개재되는데, 접착제층(5)은 반도체 칩(20,21)을 회로기판(10)에 실장하기 위한 것으로서 필름형 접착제나 액상 접착제 등 다양한 주지(well known)의 수단이 사용될 수 있다.
제1 반도체 칩쌍(20,21)의 상부면에는 제2 반도체 칩쌍(30,31)이 제1 반도체 칩쌍(20,21)으로부터 내측으로 돌출되도록 실장되어 있다. 또한, 제2 반도체 칩쌍(30,31)의 상부면에도 제3 반도체 칩쌍이 제2 반도체 칩쌍(30,31)으로부터 내측으로 돌출되도록 실장되어 있다. 각 반도체 칩쌍 간에는 접착을 위한 접착제층(5)이 개재되어 있다.
이와 같이, 반도체 칩(20,21,30,31,40,41)은 하부에 있는 기판(10,12) 또는 반도체 칩으로부터 중앙부(11)쪽으로 돌출되도록 적층되기 때문에 반도체 칩의 크기가 동일한 경우에도 와이어 본딩되는 본딩 영역 즉, 전극 패드(20a,20b, 21a,21b, 30a,30b, 31a,31b, 40a,40b, 41a,41b)가 노출될 수 있다. 따라서, 반도체 칩(20,21,30,31,40,41)의 크기에 상관없이 적층이 가능한 장점이 있다. 또한, 각각의 반도체 칩을 둘러싸는 패키지가 적층되는 방식이 아니라 각각의 반도체 칩(20,21,30,31,40,41) 자체가 적층되는 방식이므로 다층 적층에 따른 두께의 증가가 많지 않아서 최종 패키지의 두께를 얇게 할 수 있다.
최상부층에는 제3 반도체 칩쌍(40,41)에 모두 걸치도록 회로기판의 중앙부(11)에 대응하는 위치에 상부 칩(50)이 실장되어 있다. 상부 칩(50)의 일 실시예로서 칩(50)의 중앙 하부에 전극 패드(50a)가 구비되는 반도체 칩일 수 있다. 다른 실시예로서 상부 칩(50)은 별도의 전기소자는 형성되어 있지 않고 열 방출을 확산시키는 열 방출 칩일 수 있다. 또 다른 실시예로서 상부 칩(50)은 별도의 전기소자는 형성되어 있지 않으며, 반도체 칩쌍을 지지하기 위한 용도의 연결용 칩일 수 있다. 또 다른 실시예로서 상부 칩(50)은 칩의 중앙 하부에 전극 패드가 구비되는 반도체 칩과 상기 반도체 칩상에 형성되는 열 방출 칩이 적층된 칩일 수도 있다.
각 반도체 칩(20,21,30,31,40,41)의 전극 패드(20a,20b, 21a,21b, 30a,30b, 31a,31b, 40a,40b, 41a,41b)는 적층을 위해 접촉되는 영역이 아닌 영역에 형성되어 있다. 예를 들면, 제1 반도체 칩쌍(20,21)중 우측의 반도체 칩(21)의 경우 좌측 하면과 우측 상면에 전극 패드(21a)가 형성되며, 좌측의 반도체 칩(20)의 경우 우측 하면과 좌측 상면에 전극 패드(20a)가 형성되어 있다. 그리고, 최상부의 상부 칩(50)의 중앙 하부에 전극 패드(50a)가 형성되어 있다.
제1 반도체 칩쌍(20,21)과 회로기판(10)사이의 전기적인 연결은 회로기판(10)의 내측 저면의 본딩 영역과 반도체 칩쌍(20,21)의 내측 저면의 본딩 영역(20b,21b)을 연결하는 와이어 본딩에 의해 이루어진다. 마찬가지로, 제2 및 제3 반도체 칩쌍(30,31,40,41)과 회로기판(10)사이의 전기적인 연결도 회로기판(10)의 내측 저면의 본딩 영역과 반도체 칩쌍의 내측 저면의 본딩 영역(30b,31b,40b,41b)을 연결하는 와이어 본딩에 의해 이루어진다. 상부 칩(50)이 반도체 칩인 경우에는 상부 칩(50)의 하면의 센터 패드(50a)와 회로기판(10)의 내측 저면의 본딩 영역을 연결하는 와이어 본딩에 의해 전기적으로 연결된다.
즉, 상부로 올라갈수록 내측으로 돌출되도록 적층된 구조에 의하여 생긴 중앙부(11) 공간(cavity)을 이용하여 와이어 본딩이 이루어진다. 따라서, 동일한 크기의 칩이더라도 적층할 수 있다. 또한, 중앙부(11)에 캐비티가 존재하게 되어 냉각 효율이 증대될 수 있다.
또한, 각 반도체 칩쌍(20,21,30,31,40,41)과 회로기판(10) 사이의 전기적인 연결은 반도체 칩쌍(20,21,30,31,40,41)과 회로기판(10)의 주변부에서도 이루어질 수 있다. 왜냐하면, 동일한 크기의 반도체 칩(20,21,30,31,40,41)들이 계단식으로 적층됨으로써 각 반도체 칩쌍(20,21,30,31,40,41)의 외측 상면이 노출되어 본딩 영역(20a,21a,30a,31a,40a,41a)이 마련될 수 있기 때문이다. 따라서, 각 반도체 칩 쌍(20,21,30,31,40,41)의 외측 상면의 본딩 영역(20a,21a,30a,31a,40a,41a)과 회로기판(10)의 상면 본딩 영역(10b)은 와이어 본딩에 의해 전기적으로 연결된다. 도면에는 도시되지 않았으나 상부 칩(50)과 회로기판(10)사이의 전기적인 연결이 주변부에서도 이루어질 수 있다.
상기한 대로 각 층의 반도체 칩쌍(20,21,30,31,40,41)과 회로기판(10) 사이의 일정한 수의 전기적인 연결부가 중앙부(11)를 통과하여 이루어짐과 동시에 반도체 칩쌍(20,21,30,31,40,41)과 회로기판(10)의 주변부에서도 이루어지므로 중앙부(11)만 통과하여 이루어지는 종래의 반도체 패키지와 비교하였을 때, 와이어 본딩의 밀집도를 줄여서 본딩 간격의 확보가 용이한 장점이 있다.
중앙부(11)와 주변부를 통과하는 와이어의 주위에는 외부의 충격등으로부터 보호하기 위하여 수지 몰딩(15a,15b,15c)이 되어 있다. 그리고, 비아 홀을 통하여 회로기판(10)의 상면에 형성된 배선층(10b)과 전기적으로 연결되는 솔더 범프(10c)가 회로기판(10)의 저면에 형성되어 있다. 솔더 범프(10c)는 반도체 패키지의 외부 접속 단자로서 외부로부터의 전력을 공급받거나 반도체 패키지와 외부와의 전기적인 신호를 전달하는 통로가 된다. 도면에서는 외부 접속 단자로서 솔더 범프(10c)를 구비하는 BGA 타입을 예시하고 있으나, 본 발명의 보호범위는 이에 한정되지 아니하며, 핀을 구비하는 PGA(pin grid array)등 여러 가지 다양한 유형도 포함할 수 있다.
이하에서는, 도 4a 내지 도 4f를 참조하여 상기한 바와 같은 구성의 반도체 패키지의 제조 방법에 대하여 설명한다.
여러 반도체 칩들이 적층되고 와이어 본딩된 후 몰딩되는 반도체 패키지의 제조 이전에 상기 반도체 패키지에 적층될 각 반도체 칩이 만들어 져야 한다. 웨이퍼로부터 개별의 반도체 칩(20,21,30,31,40,41)을 만드는 공정에 관하여는 여러 가지 다양한 방법이 공지되어 있으므로 여기에서 별도의 설명은 생략한다.
도 4a에 도시된 바와 같이, 소정 패턴의 배선층이 형성된 회로기판(10)상에 제1 반도체 칩쌍(20,21), 제2 반도체 칩쌍(30,31) 및 제3 반도체 칩쌍(40,41)을 순차적으로 실장한다. 이 때, 각 반도체 칩쌍(20,21,30,31,40,41)은 상부로 올라갈수록 내측으로 돌출되도록 실장되어야 한다. 이렇게 계단식으로 실장됨으로써 와이어 본딩을 위한 본딩 영역이 노출된다. 그리고, 실장면에는 회로기판(10)과 각 반도체 칩쌍(20,21,30,31,40,41)의 접착을 위한 접착제층(5)이 형성되게 된다.
도 4b에 도시된 바와 같이, 제3 반도체 칩쌍(40,41)위에는 상부 칩(50)이 실장된다. 상부 칩(50)은 접착제층(5)에 의하여 좌측과 우측의 제3 반도체 칩(40,41)을 고정시킴으로써 각 반도체 칩쌍들(20,21,30,31,40,41)이 내측으로 쏠리지 않고 지지될 수 있도록 하는 역할을 수행한다. 이 때 상부 칩(50)은 전극 패드(50a)가 없거나 중앙 하부에 있는 것을 사용하는 것이 바람직하다.
도 4c에 도시된 바와 같이, 각 반도체 칩쌍의 전극 패드(20a,21a,30a,31a,40a,41a)와 회로기판의 본딩 영역(10a) 사이의 와이어 본딩은 반도체 칩쌍과 회로기판(10)의 주변부에서 이루어진다. 와이어 본딩 방법을 예시하면, 각 반도체 칩의 전극 패드(20a,21a,30a,31a,40a,41a)상에 볼 본딩을 행하고, 볼 본딩으로부터 금속 와이어(25b,26b,35b,36b,45b,46b)를 연장시켜 회로기판(10) 상에 형성된 배선층(10a)에 웨지(wedge) 본딩을 행한다. 이 때, 와이어 본딩되는 순서는 특별히 정해진 것은 아니며, 와이어 본딩시 서로 간섭받지 않도록 순차적으로 행하면 된다.
도 4d에 도시된 바와 같이, 각 반도체 칩쌍의 전극 패드(20b,21b,30b,31b,40b,41b)와 회로기판의 본딩 영역(10b) 사이의 본딩은 회로기판의 중앙부(11)를 통과하는 금속 와이어(25a,26a,35a,36a,45a,46a)에 의하여 이루어진다. 이 때, 중앙부(11)를 통과하는 와이어 본딩과 주변부에서의 와이어 본딩간에 특별히 순서가 정해진 것은 아니지만, 중앙부(11)를 통과하는 와이어 본딩을 하기 위하여는 회로기판(10)에 실장된 반도체 칩들을 뒤집어야 하기 때문에 중앙부(11)부터 와이어 본딩을 수행하는 편이 유리하다.
상기한 바와 같이 회로기판(10)상에 각 층의 반도체 칩쌍(20,21,30,31,40,41,50)을 순차적으로 실장하고 와이어 본딩한 후에는 도 4e에 도시된 바와 같이, 수지 몰딩(15a,15b,15c)등으로 와이어 본딩된 부분등을 밀봉한다. 몰딩을 행함으로써 외부로부터 반도체 칩(20,21,30,31,40,41,50)과 와이어 본딩부를 보호하고 열 방출을 촉진시키며, 취급을 용이하게 해준다.
마지막으로 도 4f에 도시된 바와 같이, 회로기판(10)의 저면에는 반도체 패키지를 외부와 전기적으로 연결시키도록 외부 접속 단자(10c)가 형성된다. 외부 접속 단자의 일 실시예인 솔더 범프(10c)를 형성하는 방법은 진공증착(evaporation) 방법, 전기도금(electroplating) 방법, 프린팅(printing) 방법 및 솔더 볼(solder ball) 배치 방법 등이 사용될 수 있다. 도면에는 솔더 범프(10c) 를 사용하는 BGA(ball grid array) 타입의 반도체 패키지가 도시되어 있으나, 본 발명의 보호범위는 이에 한정되지 아니하며, PGA(pin grid array) 타입 등 다양한 반도체 패키지도 포함함은 물론이다.
상기한 제조 방법에 의하면, 반도체 패키지의 저면 중앙부(11)에 캐비티(cavity)가 형성되어 있어서 냉각 효율이 증대된다. 또한, 상부로 올라갈수록 내측으로 돌출되도록 적층된 구조에 의하여 생긴 중앙부(11) 공간을 이용하여 와이어 본딩이 이루어지기 때문에 반도체 칩들의 크기에 상관없이 적층할 수 있다. 뿐만 아니라, 각 층의 반도체 칩쌍(20,21,30,31,40,41)과 회로기판(10) 사이의 일정한 수의 전기적인 연결부가 중앙부(11)를 통과하여 이루어짐과 동시에 반도체 칩쌍(20,21,30,31,40,41)과 회로기판(10)의 주변부에서도 이루어지므로 중앙부(11)만 통과하여 이루어지는 반도체 패키지와 비교하였을 때, 와이어 본딩의 밀집도를 줄여서 본딩 간격의 확보가 용이한 장점이 있다.
그리고, 종래에 동일한 크기의 반도체 칩을 적층하여 만든 반도체 패키지의 경우, 반도체 칩(20,21,30,31,40,41,50)을 적층할 때마다 회로기판(10)과 반도체 칩(20,21,30,31,40,41,50)간에 와이어 본딩을 수행하여야만 했다. 그런데, 와이어 본딩을 수행하기 전에는 와이어 본딩 장치를 정렬하는 작업이 수반되어야 하는바, 반도체 칩(20,21,30,31,40,41,50)을 적층할 때마다 와이어 본딩을 수행하는 종래 방식에서는 와이어 본딩 때마다 정렬하는 작업을 하여야만 했다. 그런데, 본 발명은 동일한 크기의 반도체 칩(20,21,30,31,40,41)을 적층하더라도 와이어 본딩 영역의 노출되므로 모든 반도체 칩(20,21,30,31,40,41)을 적층한 후에 각 반도체 칩 (20,21,30,31,40,41)과 회로기판(10) 사이의 와이어 본딩을 동일한 공정에서 수행하므로 와이어 본딩 장치 정렬 작업에 소요되는 시간 및 공정을 줄일 수 있는 효과가 있다.
상기 설명한 멀티 칩 패키지 및 그 제조방법은 멀티 칩 패키지(MCP)에만 적용될 수 있는 것은 아니며, SIP 및 SOP등의 시스템 패키지에도 적용될 수 있다.
본 발명의 반도체 패지지 및 그 제조 방법은 제한된 공간내에 비슷한 크기의 많은 칩들을 적층할 수 있으며, 냉각 효율을 증대시킬 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (7)

  1. 중앙부가 개방되며, 양면에 배선층이 형성된 기판;
    상기 중앙부를 기준으로 상기 기판 일면의 양측에 각각 적층되며, 상기 기판으로부터 상기 중앙부쪽으로 적어도 일면에 형성된 전극패드가 돌출되도록 적층되는 적어도 한 층의 반도체 칩쌍; 및
    상기 적어도 한층의 반도체 칩쌍 중 최상부에 있는 양측의 반도체 칩들을 지지하도록 실장되는 상부 칩을 포함하며,
    내부의 전기적인 연결은 상기 중앙부를 통과하여 이루어짐과 동시에 상기 반도체 칩쌍과 상기 기판의 주변부에서 이루어지는 반도체 패키지.
  2. 제 1항에 있어서,
    상기 중앙부를 통과하는 전기적인 연결은 상기 반도체 칩의 내측 저면과 상기 기판의 내측 저면 사이에서 형성되는 와이어 본딩(wire bonding)이고 상기 상부 칩의 중앙 저면과 상기 기판의 내측 저면 사이에서 형성되는 와이어 본딩이며, 상기 주변부에서 이루어지는 전기적인 연결은 상기 반도체 칩의 외측 상면과 상기 기판의 외측 상면 사이에서 형성되는 와이어 본딩인 반도체 패키지.
  3. 제 1항에 있어서,
    상기 상부 칩은 열 방출을 확산시키는 열 방출 칩인 반도체 패키지.
  4. 제 1항에 있어서,
    상기 상부 칩은 적어도 칩의 중앙 하부에 전극 패드를 구비하는 반도체 칩, 및 상기 반도체 칩위에 실장되며 열 방출을 확산시키는 열 방출 칩을 구비하는 반도체 패키지.
  5. 제 1항에 있어서,
    상기 기판의 저면에는 외부와 전기적으로 연결되는 외부 접속 단자를 더 포함하는 반도체 패키지.
  6. 중앙부가 개방되며 회로패턴이 형성된 기판의 상기 중앙부를 기준으로 상기 기판의 양측에 적어도 한 층의 반도체 칩쌍을 상기 기판으로부터 상기 중앙부쪽으로 돌출되도록 실장하는 단계;
    상기 적어도 한 층의 반도체 칩쌍 중 최상부에 있는 양측의 반도체 칩들을 지지하도록 상기 최상부의 반도체 칩쌍위에 상부 칩을 실장하는 단계;
    상기 반도체 칩쌍과 상기 기판의 주변부에서 상기 반도체 칩과 상기 기판을 전기적으로 연결하는 단계;
    상기 중앙부를 통과하여 상기 반도체 칩과 상기 기판, 그리고 상기 상부 칩과 상기 기판을 전기적으로 연결하는 단계; 및
    적어도 상기 전기적으로 연결된 영역을 몰딩(molding)하는 단계를 포함하는 반도체 패키지 제조 방법.
  7. 제 6항에 있어서,
    상기 중앙부를 통과하는 전기적인 연결은 상기 반도체 칩의 내측 저면과 상기 기판의 내측 저면 사이에서 형성되는 와이어 본딩(wire bonding)이고 상기 상부 칩의 중앙 저면과 상기 기판의 내측 저면 사이에서 형성되는 와이어 본딩이며, 상기 주변부에서 이루어지는 전기적인 연결은 상기 반도체 칩의 외측 상면과 상기 기판의 외측 상면 사이에서 형성되는 와이어 본딩인 반도체 패키지 제조 방법.
KR1020060018446A 2006-02-24 2006-02-24 반도체 패키지 및 그 제조 방법 KR20070088177A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060018446A KR20070088177A (ko) 2006-02-24 2006-02-24 반도체 패키지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060018446A KR20070088177A (ko) 2006-02-24 2006-02-24 반도체 패키지 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20070088177A true KR20070088177A (ko) 2007-08-29

Family

ID=38613896

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060018446A KR20070088177A (ko) 2006-02-24 2006-02-24 반도체 패키지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20070088177A (ko)

Cited By (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100988722B1 (ko) * 2008-10-10 2010-10-20 에스티에스반도체통신 주식회사 높이를 낮출 수 있는 적층형 반도체 패키지 및 그 제조방법
KR101053140B1 (ko) * 2009-04-10 2011-08-02 주식회사 하이닉스반도체 적층 반도체 패키지
US8254155B1 (en) 2011-10-03 2012-08-28 Invensas Corporation Stub minimization for multi-die wirebond assemblies with orthogonal windows
US8304881B1 (en) 2011-04-21 2012-11-06 Tessera, Inc. Flip-chip, face-up and face-down wirebond combination package
US8338963B2 (en) 2011-04-21 2012-12-25 Tessera, Inc. Multiple die face-down stacking for two or more die
US8345441B1 (en) 2011-10-03 2013-01-01 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
US8405207B1 (en) 2011-10-03 2013-03-26 Invensas Corporation Stub minimization for wirebond assemblies without windows
US8436477B2 (en) 2011-10-03 2013-05-07 Invensas Corporation Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate
WO2013009871A3 (en) * 2011-07-12 2013-05-10 Invensas Corporation Memory module in a package
US8441111B2 (en) 2011-10-03 2013-05-14 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
US8502390B2 (en) 2011-07-12 2013-08-06 Tessera, Inc. De-skewed multi-die packages
US8513817B2 (en) 2011-07-12 2013-08-20 Invensas Corporation Memory module in a package
US8513813B2 (en) 2011-10-03 2013-08-20 Invensas Corporation Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
US8525327B2 (en) 2011-10-03 2013-09-03 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
US8633576B2 (en) 2011-04-21 2014-01-21 Tessera, Inc. Stacked chip-on-board module with edge connector
US8670261B2 (en) 2011-10-03 2014-03-11 Invensas Corporation Stub minimization using duplicate sets of signal terminals
KR20140080136A (ko) * 2012-12-20 2014-06-30 삼성전자주식회사 반도체 패키지
US8787034B2 (en) 2012-08-27 2014-07-22 Invensas Corporation Co-support system and microelectronic assembly
US8848391B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support component and microelectronic assembly
US8848392B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support module and microelectronic assembly
US8917532B2 (en) 2011-10-03 2014-12-23 Invensas Corporation Stub minimization with terminal grids offset from center of package
US8928153B2 (en) 2011-04-21 2015-01-06 Tessera, Inc. Flip-chip, face-up and face-down centerbond memory wirebond assemblies
US8941999B2 (en) 2010-10-19 2015-01-27 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
US8952516B2 (en) 2011-04-21 2015-02-10 Tessera, Inc. Multiple die stacking for two or more die
US8970028B2 (en) 2011-12-29 2015-03-03 Invensas Corporation Embedded heat spreader for package with multiple microelectronic elements and face-down connection
US8981547B2 (en) 2011-10-03 2015-03-17 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
US9013033B2 (en) 2011-04-21 2015-04-21 Tessera, Inc. Multiple die face-down stacking for two or more die
US9070423B2 (en) 2013-06-11 2015-06-30 Invensas Corporation Single package dual channel memory with co-support
US9123555B2 (en) 2013-10-25 2015-09-01 Invensas Corporation Co-support for XFD packaging
US9281296B2 (en) 2014-07-31 2016-03-08 Invensas Corporation Die stacking techniques in BGA memory package for small footprint CPU and memory motherboard design
US9368477B2 (en) 2012-08-27 2016-06-14 Invensas Corporation Co-support circuit panel and microelectronic packages
US9484080B1 (en) 2015-11-09 2016-11-01 Invensas Corporation High-bandwidth memory application with controlled impedance loading
CN106206513A (zh) * 2014-12-15 2016-12-07 爱思开海力士有限公司 包括多个堆叠芯片的半导体封装
US9679613B1 (en) 2016-05-06 2017-06-13 Invensas Corporation TFD I/O partition for high-speed, high-density applications
US9691437B2 (en) 2014-09-25 2017-06-27 Invensas Corporation Compact microelectronic assembly having reduced spacing between controller and memory packages
CN107093599A (zh) * 2017-05-31 2017-08-25 华进半导体封装先导技术研发中心有限公司 多芯片的封装结构
CN112201641A (zh) * 2019-07-08 2021-01-08 爱思开海力士有限公司 包括层叠的半导体芯片的半导体封装件
WO2022110746A1 (zh) * 2020-11-30 2022-06-02 华为技术有限公司 一种封装模组及电子设备

Cited By (90)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100988722B1 (ko) * 2008-10-10 2010-10-20 에스티에스반도체통신 주식회사 높이를 낮출 수 있는 적층형 반도체 패키지 및 그 제조방법
KR101053140B1 (ko) * 2009-04-10 2011-08-02 주식회사 하이닉스반도체 적층 반도체 패키지
US7989943B2 (en) 2009-04-10 2011-08-02 Hynix Semiconductor Inc. Staircase shaped stacked semiconductor package
US8941999B2 (en) 2010-10-19 2015-01-27 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
US9312239B2 (en) 2010-10-19 2016-04-12 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
US9093291B2 (en) 2011-04-21 2015-07-28 Tessera, Inc. Flip-chip, face-up and face-down wirebond combination package
US8338963B2 (en) 2011-04-21 2012-12-25 Tessera, Inc. Multiple die face-down stacking for two or more die
US8928153B2 (en) 2011-04-21 2015-01-06 Tessera, Inc. Flip-chip, face-up and face-down centerbond memory wirebond assemblies
US9735093B2 (en) 2011-04-21 2017-08-15 Tessera, Inc. Stacked chip-on-board module with edge connector
US9640515B2 (en) 2011-04-21 2017-05-02 Tessera, Inc. Multiple die stacking for two or more die
US8436458B2 (en) 2011-04-21 2013-05-07 Tessera, Inc. Flip-chip, face-up and face-down wirebond combination package
US10622289B2 (en) 2011-04-21 2020-04-14 Tessera, Inc. Stacked chip-on-board module with edge connector
US9281266B2 (en) 2011-04-21 2016-03-08 Tessera, Inc. Stacked chip-on-board module with edge connector
US8304881B1 (en) 2011-04-21 2012-11-06 Tessera, Inc. Flip-chip, face-up and face-down wirebond combination package
US8952516B2 (en) 2011-04-21 2015-02-10 Tessera, Inc. Multiple die stacking for two or more die
US9013033B2 (en) 2011-04-21 2015-04-21 Tessera, Inc. Multiple die face-down stacking for two or more die
US9281295B2 (en) 2011-04-21 2016-03-08 Invensas Corporation Embedded heat spreader for package with multiple microelectronic elements and face-down connection
US9437579B2 (en) 2011-04-21 2016-09-06 Tessera, Inc. Multiple die face-down stacking for two or more die
US9312244B2 (en) 2011-04-21 2016-04-12 Tessera, Inc. Multiple die stacking for two or more die
US9806017B2 (en) 2011-04-21 2017-10-31 Tessera, Inc. Flip-chip, face-up and face-down centerbond memory wirebond assemblies
US8633576B2 (en) 2011-04-21 2014-01-21 Tessera, Inc. Stacked chip-on-board module with edge connector
WO2013009871A3 (en) * 2011-07-12 2013-05-10 Invensas Corporation Memory module in a package
US9287216B2 (en) 2011-07-12 2016-03-15 Invensas Corporation Memory module in a package
CN103797578B (zh) * 2011-07-12 2016-11-09 英闻萨斯有限公司 封装中的存储器模块
US8823165B2 (en) 2011-07-12 2014-09-02 Invensas Corporation Memory module in a package
US8513817B2 (en) 2011-07-12 2013-08-20 Invensas Corporation Memory module in a package
US8502390B2 (en) 2011-07-12 2013-08-06 Tessera, Inc. De-skewed multi-die packages
US9508629B2 (en) 2011-07-12 2016-11-29 Invensas Corporation Memory module in a package
CN103797578A (zh) * 2011-07-12 2014-05-14 英闻萨斯有限公司 封装中的存储器模块
US8759982B2 (en) 2011-07-12 2014-06-24 Tessera, Inc. Deskewed multi-die packages
TWI470764B (zh) * 2011-07-12 2015-01-21 Tessera Inc 抗扭斜多晶粒封裝
CN107068662A (zh) * 2011-07-12 2017-08-18 英闻萨斯有限公司 封装中的存储器模块
US9496243B2 (en) 2011-10-03 2016-11-15 Invensas Corporation Microelectronic assembly with opposing microelectronic packages each having terminals with signal assignments that mirror each other with respect to a central axis
US8525327B2 (en) 2011-10-03 2013-09-03 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
US10692842B2 (en) 2011-10-03 2020-06-23 Invensas Corporation Microelectronic package including microelectronic elements having stub minimization for wirebond assemblies without windows
US8917532B2 (en) 2011-10-03 2014-12-23 Invensas Corporation Stub minimization with terminal grids offset from center of package
US10643977B2 (en) 2011-10-03 2020-05-05 Invensas Corporation Microelectronic package having stub minimization using symmetrically-positioned duplicate sets of terminals for wirebond assemblies without windows
US8254155B1 (en) 2011-10-03 2012-08-28 Invensas Corporation Stub minimization for multi-die wirebond assemblies with orthogonal windows
US8670261B2 (en) 2011-10-03 2014-03-11 Invensas Corporation Stub minimization using duplicate sets of signal terminals
US8659142B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization for wirebond assemblies without windows
US10090280B2 (en) 2011-10-03 2018-10-02 Invensas Corporation Microelectronic package including microelectronic elements having stub minimization for wirebond assemblies without windows
US8981547B2 (en) 2011-10-03 2015-03-17 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
US8659143B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization for wirebond assemblies without windows
US10032752B2 (en) 2011-10-03 2018-07-24 Invensas Corporation Microelectronic package having stub minimization using symmetrically-positioned duplicate sets of terminals for wirebond assemblies without windows
US8659141B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
US8278764B1 (en) 2011-10-03 2012-10-02 Invensas Corporation Stub minimization for multi-die wirebond assemblies with orthogonal windows
US9214455B2 (en) 2011-10-03 2015-12-15 Invensas Corporation Stub minimization with terminal grids offset from center of package
US9224431B2 (en) 2011-10-03 2015-12-29 Invensas Corporation Stub minimization using duplicate sets of signal terminals
US8345441B1 (en) 2011-10-03 2013-01-01 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
US8659140B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate
US9281271B2 (en) 2011-10-03 2016-03-08 Invensas Corporation Stub minimization using duplicate sets of signal terminals having modulo-x symmetry in assemblies without wirebonds to package substrate
US8659139B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate
US8653646B2 (en) 2011-10-03 2014-02-18 Invensas Corporation Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
US9287195B2 (en) 2011-10-03 2016-03-15 Invensas Corporation Stub minimization using duplicate sets of terminals having modulo-x symmetry for wirebond assemblies without windows
US8405207B1 (en) 2011-10-03 2013-03-26 Invensas Corporation Stub minimization for wirebond assemblies without windows
US8629545B2 (en) 2011-10-03 2014-01-14 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
US8610260B2 (en) 2011-10-03 2013-12-17 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
US9679876B2 (en) 2011-10-03 2017-06-13 Invensas Corporation Microelectronic package having at least two microelectronic elements that are horizontally spaced apart from each other
US9373565B2 (en) 2011-10-03 2016-06-21 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
US9377824B2 (en) 2011-10-03 2016-06-28 Invensas Corporation Microelectronic assembly including memory packages connected to circuit panel, the memory packages having stub minimization for wirebond assemblies without windows
US9423824B2 (en) 2011-10-03 2016-08-23 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
US9679838B2 (en) 2011-10-03 2017-06-13 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
US8436477B2 (en) 2011-10-03 2013-05-07 Invensas Corporation Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate
US9530458B2 (en) 2011-10-03 2016-12-27 Invensas Corporation Stub minimization using duplicate sets of signal terminals
US8513813B2 (en) 2011-10-03 2013-08-20 Invensas Corporation Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
US8441111B2 (en) 2011-10-03 2013-05-14 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
US8436457B2 (en) 2011-10-03 2013-05-07 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
US9515053B2 (en) 2011-10-03 2016-12-06 Invensas Corporation Microelectronic packaging without wirebonds to package substrate having terminals with signal assignments that mirror each other with respect to a central axis
US8970028B2 (en) 2011-12-29 2015-03-03 Invensas Corporation Embedded heat spreader for package with multiple microelectronic elements and face-down connection
US8848392B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support module and microelectronic assembly
US8848391B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support component and microelectronic assembly
US9368477B2 (en) 2012-08-27 2016-06-14 Invensas Corporation Co-support circuit panel and microelectronic packages
US8787034B2 (en) 2012-08-27 2014-07-22 Invensas Corporation Co-support system and microelectronic assembly
KR20140080136A (ko) * 2012-12-20 2014-06-30 삼성전자주식회사 반도체 패키지
US9070423B2 (en) 2013-06-11 2015-06-30 Invensas Corporation Single package dual channel memory with co-support
US9460758B2 (en) 2013-06-11 2016-10-04 Invensas Corporation Single package dual channel memory with co-support
US9293444B2 (en) 2013-10-25 2016-03-22 Invensas Corporation Co-support for XFD packaging
US9123555B2 (en) 2013-10-25 2015-09-01 Invensas Corporation Co-support for XFD packaging
US9281296B2 (en) 2014-07-31 2016-03-08 Invensas Corporation Die stacking techniques in BGA memory package for small footprint CPU and memory motherboard design
US9691437B2 (en) 2014-09-25 2017-06-27 Invensas Corporation Compact microelectronic assembly having reduced spacing between controller and memory packages
CN106206513B (zh) * 2014-12-15 2019-09-13 爱思开海力士有限公司 包括多个堆叠芯片的半导体封装
CN106206513A (zh) * 2014-12-15 2016-12-07 爱思开海力士有限公司 包括多个堆叠芯片的半导体封装
US10026467B2 (en) 2015-11-09 2018-07-17 Invensas Corporation High-bandwidth memory application with controlled impedance loading
US9484080B1 (en) 2015-11-09 2016-11-01 Invensas Corporation High-bandwidth memory application with controlled impedance loading
US9928883B2 (en) 2016-05-06 2018-03-27 Invensas Corporation TFD I/O partition for high-speed, high-density applications
US9679613B1 (en) 2016-05-06 2017-06-13 Invensas Corporation TFD I/O partition for high-speed, high-density applications
CN107093599A (zh) * 2017-05-31 2017-08-25 华进半导体封装先导技术研发中心有限公司 多芯片的封装结构
CN112201641A (zh) * 2019-07-08 2021-01-08 爱思开海力士有限公司 包括层叠的半导体芯片的半导体封装件
CN112201641B (zh) * 2019-07-08 2024-04-23 爱思开海力士有限公司 包括层叠的半导体芯片的半导体封装件
WO2022110746A1 (zh) * 2020-11-30 2022-06-02 华为技术有限公司 一种封装模组及电子设备

Similar Documents

Publication Publication Date Title
KR20070088177A (ko) 반도체 패키지 및 그 제조 방법
JP3685947B2 (ja) 半導体装置及びその製造方法
KR100621991B1 (ko) 칩 스케일 적층 패키지
US7679178B2 (en) Semiconductor package on which a semiconductor device can be stacked and fabrication method thereof
US6867486B2 (en) Stack chip module with electrical connection and adhesion of chips through a bump for improved heat release capacity
KR20010028815A (ko) 적층 패키지 및 그의 제조 방법
KR100744146B1 (ko) 연성 접속판을 이용하여 배선 기판과 칩을 연결하는 반도체패키지
US20100123236A1 (en) Semiconductor package having adhesive layer and method of manufacturing the same
US20070035006A1 (en) Stackable single package and stacked multi-chip assembly
JP2010010269A (ja) 半導体装置、半導体装置製造用中間体およびそれらの製造方法
KR101141707B1 (ko) 반도체 패키지 및 그 제조 방법
KR20120126365A (ko) 유닛 패키지 및 이를 갖는 스택 패키지
KR101046392B1 (ko) 반도체 패키지용 기판과, 이를 포함하는 반도체 패키지 및 이를 이용한 스택 패키지
KR100650769B1 (ko) 적층형 패키지
KR100988722B1 (ko) 높이를 낮출 수 있는 적층형 반도체 패키지 및 그 제조방법
KR20080067891A (ko) 멀티 칩 패키지
KR20080077837A (ko) 탭용 테이프를 구비하는 패키지 온 패키지 형태의 반도체패키지
KR20040078807A (ko) 볼 그리드 어레이 적층 패키지
JPH08172144A (ja) 半導体装置及びその製造方法
KR20110133769A (ko) 적층 반도체 패키지
KR20110137060A (ko) 반도체 패키지
KR20110050028A (ko) 인쇄회로기판 및 이를 포함하는 반도체 패키지
KR20100068650A (ko) 반도체 적층 패키지
KR20080084075A (ko) 적층 반도체 패키지
JPH11354566A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application