JPH11354566A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH11354566A
JPH11354566A JP10158695A JP15869598A JPH11354566A JP H11354566 A JPH11354566 A JP H11354566A JP 10158695 A JP10158695 A JP 10158695A JP 15869598 A JP15869598 A JP 15869598A JP H11354566 A JPH11354566 A JP H11354566A
Authority
JP
Japan
Prior art keywords
electrode
bonding
wiring board
wire
multilayer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10158695A
Other languages
English (en)
Inventor
Takashi Miwa
孝志 三輪
Motohiro Suwa
元大 諏訪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP10158695A priority Critical patent/JPH11354566A/ja
Publication of JPH11354566A publication Critical patent/JPH11354566A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体装置において品質の向上および小形化
を実現して高性能化を図る。 【解決手段】 半導体チップ１を支持するキャビティ部
２ａの周囲にボンディング電極が多段に設けられるとと
もに、最も外側の段に設けられた前記ボンディング電極
が内側および外側の２列に配置され、前記内側のボンデ
ィング電極である電源電極２ｄが前記外側のボンディン
グ電極である信号電極２ｃよりも肉厚の薄い薄肉部２ｂ
に設けられた多層配線基板２と、半導体チップ１のパッ
ド１ａと多層配線基板２の各ボンディング電極とを接続
するボンディング用のワイヤ３と、半導体チップ１とワ
イヤ３とを封止する封止部４とからなり、電源電極２ｄ
が薄肉部２ｂに設けられたことにより、電源電極２ｄに
接続されたワイヤ３と、信号電極２ｃに接続されたワイ
ヤ３とをショートさせずに離して配置できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体製造技術に
関し、特に、多層配線基板を備えた半導体装置のワイヤ
ボンディングにおけるショート防止に適用して有効な技
術に関する。
【０００２】
【従来の技術】以下に説明する技術は、本発明を研究、
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。
【０００３】多ピンで高性能、かつワイヤボンディング
が行われる半導体装置では、ボンディング電極が２段以
上の複数段に形成された多層配線基板を用いている場合
がある。
【０００４】その際、電源・グランド用の配線として
は、多層配線基板の内部に独立した層が設けられる。
【０００５】そこで、電源・グランド用のボンディング
電極は、前記独立した層に接続しているため、これらの
ボンディング電極の配置を固定すると、半導体チップ側
のパッド（表面電極）の設計が制約される。
【０００６】したがって、これを避けるために、電源・
グランド用のボンディング電極を信号用のボンディング
電極の内側に独立させて設け、さらに、電源・グランド
用のボンディング電極をリング状に形成することによ
り、半導体チップとの組み合わせ自由度を持たせてい
る。
【０００７】なお、電源・グランド用のボンディング電
極を多層化する技術については、例えば、日経ＢＰ社、
１９９３年５月３１日発行、香山晋、成瀬邦彦（監）、
「実践講座ＶＬＳＩパッケージング技術（下）」、１９
３〜１９９頁に記載されている。
【０００８】
【発明が解決しようとする課題】ところが、前記した技
術において、電源・グランド用のボンディング電極をリ
ング状に形成すると、信号用のボンディング電極に対し
てワイヤボンディングを行う際に、電源・グランド用の
ボンディング電極を乗り越えてワイヤループを形成しな
ければならない。
【０００９】したがって、信号用のワイヤのループの高
さが低いと電源・グランド用のワイヤと接触してショー
トすることが問題となる。
【００１０】また、これを回避するために、信号用のワ
イヤのループを高く形成すると、半導体装置の高さが高
くなるという問題が起こる。
【００１１】本発明の目的は、品質の向上および小形化
を実現して高性能化を図る半導体装置およびその製造方
法を提供することにある。
【００１２】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１３】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１４】すなわち、本発明の半導体装置は、半導体
チップを支持する凹部の周囲にボンディング電極が多段
に設けられるとともに、最も外側の段に設けられた前記
ボンディング電極が内側および外側の２列に配置され、
前記内側のボンディング電極が前記外側のボンディング
電極よりも肉厚の薄い薄肉部に設けられた多層配線基板
と、前記半導体チップの表面電極とこれに対応する前記
多層配線基板の前記ボンディング電極とを電気的に接続
するボンディング用のワイヤとを有し、前記内側のボン
ディング電極が前記薄肉部に設けられたことにより、前
記内側のボンディング電極に接続された前記ワイヤと、
前記外側のボンディング電極に接続された前記ワイヤと
が離れて配置されているものである。
【００１５】これにより、内側のボンディング電極に接
続されたワイヤのルーピングと、外側のボンディング電
極に接続されたワイヤのルーピングとに高低差を設ける
ことができ、したがって、外側のボンディング電極に接
続するワイヤを水平にルーピングした際にも、これと内
側のボンディング電極に接続されたワイヤとの間の電気
的なショートの発生を防止することができる。
【００１６】したがって、ワイヤ間の電気的なショート
の防止を図りつつ、最も外側の段の２列のボンディング
電極のうち、外側のボンディング電極に接続されるワイ
ヤの低ルーピングを行うことが可能になり、これによ
り、半導体装置の品質の向上および薄形化・小形化を実
現させることができる。
【００１７】また、本発明の半導体装置の製造方法は、
凹部の周囲にボンディング電極が多段に設けられるとと
もに、最も外側の段に設けられた前記ボンディング電極
が内側および外側の２列に配置され、前記内側のボンデ
ィング電極が前記外側のボンディング電極よりも肉厚の
薄い薄肉部に設けられた多層配線基板を準備する工程
と、前記多層配線基板の前記凹部に半導体チップを配置
する工程と、前記半導体チップの表面電極とこれに対応
する前記多層配線基板の前記ボンディング電極とをボン
ディング用のワイヤによって電気的に接続するワイヤボ
ンディングを行う工程とを有し、前記ワイヤボンディン
グを行う際に、前記内側のボンディング電極が前記薄肉
部に設けられたことにより、前記内側のボンディング電
極に接続する前記ワイヤと前記外側のボンディング電極
に接続する前記ワイヤとを離して配置するものである。
【００１８】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
【００１９】図１は本発明の実施の形態による半導体装
置の構造の一例を示す部分拡大断面図、図２は図１に示
す半導体装置の構造を示す外観斜視図、図３（ａ),
（ｂ),（ｃ),（ｄ）は図１に示す半導体装置に用いられ
る多層配線基板の構造とその製造手順の一例を示す部分
拡大断面図、図４は図３に示す多層配線基板に半導体チ
ップを搭載した状態の凹部の構造を示す部分平面図、図
５は図１に示す半導体装置において樹脂封止終了時の状
態の構造を示す部分拡大断面図である。
【００２０】本実施の形態の半導体装置は、多段のボン
ディング電極（多段リードともいう）が設けられた多層
配線基板を用い、これに半導体チップを搭載するととも
に、前記ボンディング電極と前記半導体チップの表面電
極とがワイヤボンディングによって電気的に接続されて
いるものである。
【００２１】なお、本実施の形態では、前記半導体装置
の一例として、ＢＧＡ（Ball GridArray)を取り上げて
説明する。
【００２２】図１〜図５を用いて、図１に示すＢＧＡ１
０の構成について説明すると、半導体チップ１を支持す
る凹部であるキャビティ部２ａの周囲にボンディング電
極が多段に設けられるとともに、最も外側の段に設けら
れた前記ボンディング電極が内側および外側の２列に配
置され、前記内側のボンディング電極が前記外側のボン
ディング電極よりも肉厚の薄い薄肉部２ｂに設けられた
多層配線基板２と、半導体チップ１のパッド１ａ（表面
電極）とこれに対応する多層配線基板２の前記ボンディ
ング電極とを電気的に接続するボンディング用のワイヤ
３と、半導体チップ１とワイヤ３とを封止用樹脂によっ
て封止する封止部４と、多層配線基板２に設けられた複
数の外部端子である半田ボール５とからなり、前記内側
のボンディング電極が薄肉部２ｂに設けられたことによ
り、前記内側のボンディング電極に接続されたワイヤ３
と、前記外側のボンディング電極に接続されたワイヤ３
とが電気的にショートすることなく離れて配置されてい
るものである。
【００２３】なお、本実施の形態のＢＧＡ１０は、前記
ボンディング電極が、多層配線基板２のキャビティ部２
ａに形成された上、中、下の３段の段差面（前記上段
は、外部端子である半田ボール５が取り付けられるバン
プ搭載面２ｓと同一の面）に形成されている場合であ
る。
【００２４】すなわち、図１および図４に示すように、
多層配線基板２の四角形のキャビティ部２ａの上段（本
実施の形態では、外部端子である半田ボール５を取り付
けるバンプ搭載面２ｓ側を上段側とする）に外側のボン
ディング電極として複数の信号電極２ｃが設けられ、ま
た、キャビティ部２ａの中断の面である薄肉部２ｂに内
側のボンディング電極として電源電極２ｄが設けられ、
さらに、キャビティ部２ａの下段に複数の信号電極２ｅ
とグランド電極２ｆとが設けられている。
【００２５】したがって、キャビティ部２ａの前記上段
には、図４に示すように、複数の信号電極２ｃが四角に
配列され、さらに、この上段から一段下がった中段には
電源電極２ｄが設けられ、かつ半導体チップ１に最も近
い下段において、その内側（最も半導体チップ１に近い
箇所）には、グランド電極２ｆが設けられ、これと同じ
高さの面のグランド電極２ｆの外側には、複数の信号電
極２ｅが信号電極２ｃと同様に四角に配列されて設けら
れている。
【００２６】なお、多層配線基板２のキャビティ部２ａ
の中段の薄肉部２ｂに設けられた内側のボンディング電
極である電源電極２ｄと、下段のグランド電極２ｆと
は、図４に示すように、両者ともリング状に形成されて
いる。
【００２７】これにより、多層配線基板２のキャビティ
部２ａの下段において、信号電極２ｅとグランド電極２
ｆとが２列に配置され、さらに、上段の信号電極２ｃと
中段（薄肉部２ｂ）の電源電極２ｄとが上方から眺めた
状態で２列に配置されている。
【００２８】また、本実施の形態の多層配線基板２は、
図３（ａ）に示すように、ベース基板２ｈとこれの表裏
両面に設けられた銅箔層２ｉ（金属箔層）とからなる配
線基板２ｇ（単板）同士をプリプレグと呼ばれる接着層
２ｊを介して熱圧着で張り合わせて形成したものであ
り、多層配線基板２の電源電極２ｄ（内側のボンディン
グ電極）が、図３（ｂ),（ｃ）に示すように、ベース基
板２ｈを除去して形成された薄肉部２ｂに銅箔層２ｉを
露出させた電極である。
【００２９】すなわち、２枚の配線基板２ｇのそれぞれ
のほぼ中心に大きさの異なる四角形の貫通孔が設けら
れ、かつそれぞれの配線基板２ｇの両面に銅箔層２ｉが
設けられた２枚の配線基板２ｇが接着層２ｊを介して張
り合わされ、さらに、大きな貫通孔を有する一方の配線
基板２ｇの露出面側に、熱拡散板６（ヒートスプレッダ
ともいう）が接着剤９などを介して張り付けられて半導
体チップ１を収容するキャビティ部２ａが形成されてい
る。
【００３０】したがって、本実施の形態の多層配線基板
２のキャビティ部２ａは、２枚の配線基板２ｇのそれぞ
れの四角形の貫通孔と熱拡散板６とによって形成され、
本実施の形態では、半導体チップ１を搭載する際に、ダ
イボンド剤８によって熱拡散板６に半導体チップ１を固
定する。
【００３１】これにより、多層配線基板２の凹部である
キャビティ部２ａに搭載された半導体チップ１は、図１
および図４に示すように、その周囲にそれぞれのボンデ
ィング電極が３段に分かれて配置された状態となる。
【００３２】したがって、半導体チップ１から最も離れ
た外側に２列に設けられた信号電極２ｃ（外側のボンデ
ィング電極）と電源電極２ｄ（内側のボンディング電
極）とのうち、信号電極２ｃが上段に設けられ、かつ、
電源電極２ｄが前記上段箇所よりも肉厚の薄い薄肉部２
ｂすなわち中段に設けられていることにより、信号電極
２ｃと電源電極２ｄとの設置高さに高低さを設けること
ができ、これにより、信号電極２ｃにボンディングする
信号用のワイヤ３と、電源電極２ｄにボンディングする
電源用のワイヤ３とを接触させずに十分に離して配置
し、かつボンディングすることができる。
【００３３】その結果、上段の信号電極２ｃにボンディ
ングする信号用のワイヤ３と、中段の電源電極２ｄにボ
ンディングする電源用のワイヤ３とのうち、上側（半導
体チップ１から遠い側）に配置される信号用のワイヤ３
をほぼ水平に近い状態でワイヤボンディングする低ワイ
ヤループとすることができる。
【００３４】また、図３（ａ）に示すように、両面に銅
箔層２ｉを張り付けた２枚の配線基板２ｇにおいて、多
層配線基板２を形成するに際し、上段側に配置される配
線基板２ｇには、予め、その表面に信号配線２ｋを形成
しておき、かつ、その裏面に電源配線２ｍを形成してお
く。
【００３５】一方、下段側に配置される配線基板２ｇに
は、予め、その表面に信号配線２ｌを形成しておき、か
つ、その裏面にグランド配線２ｎを形成しておく。
【００３６】これにより、上段側の配線基板２ｇでは、
表面側の信号配線２ｋと信号電極２ｃとが電気的に接続
されており、かつ、その裏面側の電源配線２ｍと後に露
出して形成される電源電極２ｄ（図３（ｃ）参照）とが
電気的に接続されている。
【００３７】さらに、下段側の配線基板２ｇでは、表面
側の信号配線２ｌと信号電極２ｅとが電気的に接続され
ており、かつ、その裏面側のグランド配線２ｎとグラン
ド電極２ｆとがスルーホール２ｐを介してとが電気的に
接続されている。
【００３８】なお、２枚の配線基板２ｇが接着層２ｊを
介して張り合わされた後、図１に示すスルーホール２ｑ
を介して表裏面の配線が電気的に接続されるとともに、
多層配線基板２のバンプ搭載面２ｓのバンプ搭載電極部
２ｒには、ニッケル−金のめっきが施される。
【００３９】ここで、配線基板２ｇは、プリント配線基
板などと同様の材質のものによって形成されるものであ
る。
【００４０】また、封止部４を形成する封止用樹脂は、
例えば、エポキシ系の熱硬化性樹脂などであり、ワイヤ
ボンディング後、キャビティ部２ａに前記封止用樹脂が
ポッティングなどによって供給されて形成されたもので
ある。
【００４１】なお、供給された前記封止用樹脂が、その
封止領域を越えて半田ボール５の取り付け領域に流出し
ないように、半田ボール５の取り付け面であるバンプ搭
載面２ｓのキャビティ部２ａの近傍周囲には、バンプ搭
載面２ｓから突出した樹脂ダム７が設けられている。
【００４２】また、外部端子である複数個の半田ボール
５は、多層配線基板２のバンプ搭載面２ｓのバンプ搭載
電極部２ｒにそれぞれ設けられ、図２に示すように、バ
ンプ搭載面２ｓにおいてその中央部の封止部４を除くそ
の外周に格子状配列で設けられている。
【００４３】さらに、ボンディング用のワイヤ３は、例
えば、金線である。また、熱拡散板６は、金属板であ
り、例えば、放熱性に優れたアルミニウム板などであ
る。
【００４４】ただし、配線基板２ｇ、封止部４、外部端
子（半田ボール５）、ワイヤ３または熱拡散板６の材質
は、前記材質に限定されるものではなく、前記材質以外
の材質の部材によって形成されていてもよい。
【００４５】次に、図１〜図５を用いて、本実施の形態
のＢＧＡ１０の製造方法について説明する。
【００４６】まず、図３（ｄ）に示すような凹部である
キャビティ部２ａの周囲にボンディング電極が多段に設
けられるとともに、最も外側の段に設けられた前記ボン
ディング電極が内側および外側の２列に配置され、電源
電極２ｄ（内側のボンディング電極）が信号電極２ｃ
（外側のボンディング電極）よりも肉厚の薄い薄肉部２
ｂに設けられた多層配線基板２を準備する。
【００４７】ここで、多層配線基板２の製造方法につい
て説明する。
【００４８】図３（ａ）に示すように、予め、それぞれ
のほぼ中心に大きさの異なる四角形の貫通孔が１つずつ
設けられた２枚のベース基板２ｈ（単板）を用意する。
【００４９】その際、２枚のベース基板２ｈのうち、上
段側に配置されるベース基板２ｈ（貫通孔の大きさの大
きい方）には、図３（ａ）に示すように、その表面に、
銅箔層２ｉにより、信号電極２ｃとこれに電気的に接続
された信号配線２ｋとを形成しておき、かつ、裏面に
は、電源配線２ｍのみを形成しておく。
【００５０】したがって、この状態では、前記上段側に
配置されるベース基板２ｈには、図３（ｃ）に示す電源
電極２ｄは形成されていない。
【００５１】さらに、２枚のベース基板２ｈのうち、下
段側に配置されるベース基板２ｈ（貫通孔の大きさの小
さい方）には、その表面に、銅箔層２ｉにより、信号配
線２ｌと、これに電気的に接続された信号電極２ｅと、
この信号電極２ｅに並んでグランド電極２ｆとを形成し
ておき、かつ、その裏面には、グランド配線２ｎを形成
しておく。
【００５２】なお、表面のグランド電極２ｆと裏面のグ
ランド配線２ｎとは、スルーホール２ｐによって電気的
に接続されている。
【００５３】続いて、図３（ｂ）に示すように、前記上
段側に配置されるベース基板２ｈの裏面（電源配線２ｍ
が設けられている面）と、前記下段側に配置されるベー
ス基板２ｈの表面（信号配線２ｌが設けられている面）
とをプリプレグと呼ばれる接着層２ｊを介して熱圧着に
よって張り合わせる。
【００５４】その後、電源電極２ｄを形成する。
【００５５】ここでは、ベース基板２ｈを除去して薄肉
部２ｂを形成するとともに、この薄肉部２ｂに銅箔層２
ｉ（金属箔層）からなる電源電極２ｄ（内側のボンディ
ング電極）を露出させて形成する。
【００５６】その際、図３（ａ),（ｂ）に示す前記上段
側に配置されるベース基板２ｈのキャビティ部側の端部
をルーターあるいはレーザーなどによって除去してこの
ベース基板２ｈの裏面に形成した銅箔層２ｉを薄肉部２
ｂ上に露出させ、これにより、図３（ｃ）に示すよう
に、薄肉部２ｂに電源電極２ｄを形成する。
【００５７】その結果、接着層２ｊから成る薄肉部２ｂ
上に電源電極２ｄ（内側のボンディング電極）が形成さ
れた状態とになる。
【００５８】続いて、前記上段側に配置されるベース基
板２ｈの表面のボンディング電極と、これに対応する前
記下段側に配置されるベース基板２ｈの裏面のボンディ
ング電極とをスルーホール２ｑ（図１参照）によってそ
れぞれ電気的に接続する。
【００５９】さらに、バンプ搭載面２ｓのバンプ搭載電
極部２ｒに対してニッケル−金めっきを施す。
【００６０】その後、図３（ｄ）に示すように、前記下
段側に配置されるベース基板２ｈの裏面に、接着剤９に
よって熱拡散板６を取り付ける。
【００６１】これにより、半導体チップ１を搭載（収
容）するキャビティ部２ａを有した多層配線基板２を準
備できる。
【００６２】その後、多層配線基板２の凹部であるキャ
ビティ部２ａに半導体チップ１を配置して固定するダイ
ボンドを行う。
【００６３】ここでは、多層配線基板２のキャビティ部
２ａの底面すなわちキャビティ部２ａの熱拡散板６の露
出面にダイボンド剤８などを介して半導体チップ１を固
定する。
【００６４】なお、半導体チップ１を多層配線基板２の
キャビティ部２ａに搭載した状態を示したものが図４で
ある。
【００６５】続いて、半導体チップ１のパッド１ａ（表
面電極）とこれに対応する多層配線基板２の信号電極２
ｃ（外側のボンディング電極）、電源電極２ｄ（内側の
ボンディング電極）、信号電極２ｅ（ボンディング電
極）またはグランド電極２ｆ（ボンディング電極）とを
ボンディング用のワイヤ３によって電気的に接続するワ
イヤボンディングを行う。
【００６６】その際、前記内側のボンディング電極であ
る電源電極２ｄが薄肉部２ｂに設けられたことにより、
電源電極２ｄに接続するワイヤ３と信号電極２ｃに接続
するワイヤ３とを離して配置できる。
【００６７】ここで、ワイヤボンディングを行う際に
は、図５に示すように、まず、下段の内側に設けられた
グランド電極２ｆに対してワイヤボンディングし、その
後、前記下段の外側に設けられた信号電極２ｅに対して
ワイヤボンディングを行う。
【００６８】グランド電極２ｆと信号電極２ｅに対して
のワイヤボンディングは、両者とも同一の下段の段差面
に対してのワイヤボンディングであるため、両者のワイ
ヤ３のルーピングを比較的低い位置で形成できる。
【００６９】したがって、信号電極２ｅに対しての信号
用のワイヤ３をグランド電極２ｆに対してのグランド用
のワイヤ３より若干高い位置にルーピングすることによ
り、両ワイヤ３をショートさせることなく十分離してワ
イヤボンディングできる。
【００７０】続いて、中段の薄肉部２ｂ（接着層２ｊ）
に設けられた電源電極２ｄに対してワイヤボンディング
を行い、その後、上段（図１に示すバンプ搭載面２ｓと
同一面）に設けられた信号電極２ｃに対してワイヤボン
ディングを行う。
【００７１】その際、電源電極２ｄと信号電極２ｃは、
中段と上段による高低さが設けられているため、信号電
極２ｃにボンディングする信号用のワイヤ３と、電源電
極２ｄにボンディングする電源用のワイヤ３とを接触さ
せずに十分に離してボンディングできる。
【００７２】したがって、上段の信号電極２ｃにボンデ
ィングする信号用のワイヤ３と、中段の電源電極２ｄに
ボンディングする電源用のワイヤ３とのうち、上側（半
導体チップ１から遠い側）に配置される信号用のワイヤ
３をほぼ水平に近い状態でワイヤボンディングする低ワ
イヤループとすることができる。
【００７３】その後、図５に示すように、ポッティング
などにより、キャビティ部２ａに封止用樹脂を供給して
半導体チップ１と各ワイヤ３およびその周辺部を封止
し、これにより、封止部４を形成するとともに、半導体
チップ１や各ワイヤ３を保護する。
【００７４】その際、図１に示すように、多層配線基板
２のバンプ搭載面２ｓのキャビティ部２ａの近傍周囲に
は、樹脂ダム７が形成されているため、前記封止用樹脂
が封止領域を越えて流出することを防止できる。
【００７５】なお、封止部４の形成は、ポッティングに
限定されるものではなく、モールド方法などによって形
成してもよい。
【００７６】その後、多層配線基板２のバンプ搭載面２
ｓのバンプ搭載電極部２ｒに外部端子である半田ボール
５を取り付け、図１に示すＢＧＡ１０を完成させる。
【００７７】なお、完成したＢＧＡ１０は、その使用例
として、図示しないリフロー炉などに通して実装基板１
１に実装するが、その際、本実施の形態のＢＧＡ１０に
おいては、最も半導体チップ１から遠い側に配置される
信号用のワイヤ３をほぼ水平に近い状態でボンディング
する低ワイヤループとすることができるため、その中央
部の封止部４の厚さを薄く形成できる。
【００７８】したがって、図１に示すように、ＢＧＡ１
０を実装基板１１に実装した際に、封止部４の表面と実
装基板１１の表面との間隙１２を十分に形成できるた
め、間隙１２に洗浄液が溜まることを防止できる。
【００７９】本実施の形態の半導体装置およびその製造
方法によれば、以下のような作用効果が得られる。
【００８０】すなわち、多層配線基板２の半導体チップ
１を支持するキャビティ部２ａ（凹部）の周囲におい
て、最も外側の段に設けられた内側および外側のボンデ
ィング電極のうち、前記内側のボンディング電極である
電源電極２ｄが薄肉部２ｂに設けられたことにより、電
源電極２ｄに接続された電源用のワイヤ３のルーピング
と、前記外側のボンディング電極である信号電極２ｃに
接続された信号用のワイヤ３のルーピングとに高低差を
設けることができる。
【００８１】したがって、信号電極２ｃに接続する信号
用のワイヤ３をほぼ水平にルーピングしても、電源電極
２ｄに接続された電源用のワイヤ３と離した状態で配置
できる。
【００８２】これにより、信号電極２ｃに接続するワイ
ヤ３を水平にルーピングした際にも、これと電源電極２
ｄに接続されたワイヤ３との間の電気的なショートの発
生を防止することができる。
【００８３】したがって、ワイヤ３間の電気的なショー
トの防止を図りつつ、最も外側の段の２列のボンディン
グ電極のうち、信号電極２ｃに接続される信号用のワイ
ヤ３の低ルーピングを行うことが可能になり、これによ
り、多層配線基板２のバンプ搭載面２ｓから封止部４の
表面までの距離を短くできる。
【００８４】その結果、ＢＧＡ１０（半導体装置）の本
体部の高さを低くでき、これにより、ＢＧＡ１０の薄形
化・小形化を図ることができる。
【００８５】したがって、ＢＧＡ１０の品質を向上しつ
つ、薄形化・小形化を実現させることができる。
【００８６】すなわち、小形・薄形で高性能なＢＧＡ１
０を実現することができる。
【００８７】また、多層配線基板２の電源電極２ｄ（内
側のボンディング電極）が、配線基板２ｇ（単板）のベ
ース基板２ｈを除去して形成した薄肉部２ｂに銅箔層２
ｉを露出させた電極であることにより、スルーホール２
ｐを介さずに電源電極２ｄを設けることができる。
【００８８】したがって、電源電極２ｄにおいてボンデ
ィングを行う箇所が限定されることなく、電源電極２ｄ
上の何処にでもボンディングすることが可能になる。
【００８９】さらに、この際の電源電極２ｄが、スルー
ホール２ｐを介さずに設けられていることによって、ボ
ンディングにおける電気的信頼性の低下を防ぐことがで
きる。
【００９０】また、多層配線基板２の薄肉部２ｂに設け
られた電源電極２ｄ（内側のボンディング電極）が、リ
ング状の電極であることにより、この電源電極２ｄを広
い面積で形成できる。
【００９１】これにより、電源電極２ｄにおける電気的
特性を向上できるとともに、この電源電極２ｄ上におい
てワイヤボンディングを行う箇所が限定されずに、前記
同様、リング状のボンディング電極の何れの箇所に対し
てもワイヤボンディングすることができる。
【００９２】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。
【００９３】例えば、前記実施の形態においては、中段
のボンディング電極である電源電極２ｄを形成する際
に、単板である配線基板２ｇ同士を張り合わせた後、一
方の配線基板２ｇのベース基板２ｈを除去して電源電極
２ｄを露出させて形成する場合について説明したが、図
６に示す他の実施の形態のように、多層配線基板２が、
ベース基板２ｈとこれの表裏両面に設けられた金属箔層
である銅箔層２ｉとからなる配線基板２ｇ（単板）同士
を接着層２ｊ（プリプレグ）を介して張り合わせて形成
したものであり、多層配線基板２の電源電極２ｄ（内側
のボンディング電極）が、予めベース基板２ｈをその厚
さ方向に部分的に除去して薄く形成した薄肉部２ｂに設
けられているものであってもよい。
【００９４】この場合、配線基板２ｇ同士を張り合わせ
る前に、図６（ａ）に示すように、予め、ベース基板２
ｈをその厚さ方向に部分的に除去して薄肉部２ｂを形成
し、そこに、裏面の電源配線２ｍからスルーホール２ｐ
を介してニッケル−金などによるめっきコーティングに
より薄肉部２ｂに電源電極２ｄ（内側のボンディング電
極）を設けた後、図６（ｂ）に示すように、配線基板２
ｇ同士を張り合わせ、続いて、図６（ｃ）に示すよう
に、熱拡散板６を取り付けて多層配線基板２を形成す
る。
【００９５】これによっても、前記実施の形態と同様の
作用効果を得ることができる。
【００９６】また、前記実施の形態の多層配線基板２
は、熱拡散板６を有するものであったが、熱拡散板６は
有していなくてもよい。
【００９７】例えば、半導体チップ１を支持する熱拡散
板６の代わりとして、さらに１枚の配線基板２ｇを加
え、これにより、合計３枚の配線基板２ｇを張り合わせ
て多層配線基板２を形成し、その中央付近に凹部である
キャビティ部２ａが形成された多層配線基板２であって
もよい。
【００９８】また、前記実施の形態においては、中段の
リング状のボンディング電極が電源電極２ｄの場合につ
いて説明したが、最も半導体チップ１に近い側（下段）
のリング状のボンディング電極を電源電極２ｄとして、
前記中段のリング状のボンディング電極をグランド電極
２ｆとしてもよい。
【００９９】さらに、前記実施の形態においては、半導
体装置がＢＧＡ１０の場合について説明したが、前記半
導体装置は、多層配線基板２を用いるとともに、これの
キャビティ部２ａに半導体チップ１を搭載し、かつワイ
ヤボンディングが行われて製造されるものであれば、Ｂ
ＧＡ１０に限定されることなく、ＰＧＡ（Pin Grid Arr
ay) などの他の半導体装置であってもよい。
【０１００】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【０１０１】（１）．多層配線基板の半導体チップを支
持する凹部の周囲において、最も外側の段に設けられた
内側および外側のボンディング電極のうち、内側のボン
ディング電極が薄肉部に設けられたことにより、内側の
ボンディング電極に接続されたワイヤのルーピングと、
外側のボンディング電極に接続されたワイヤのルーピン
グとに高低差を設けることができる。これにより、外側
のボンディング電極に接続するワイヤをボンディングす
る際に、これと内側のボンディング電極に接続されたワ
イヤとの間の電気的なショートの発生を防止しつつ、外
側のボンディング電極に接続されるワイヤを水平にルー
ピング（低ルーピング）することができる。その結果、
半導体装置の本体部の高さを低くでき、これにより、半
導体装置の薄形化・小形化を図ることができる。
【０１０２】（２）．前記（１）により、半導体装置の
品質を向上しつつ、薄形化・小形化を実現させることが
できる。すなわち、小形・薄形で高性能な半導体装置を
実現することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態による半導体装置の構造の
一例を示す部分拡大断面図である。
【図２】図１に示す半導体装置の構造を示す外観斜視図
である。
【図３】（ａ),（ｂ),（ｃ),（ｄ）は図１に示す半導体
装置に用いられる多層配線基板の構造とその製造手順の
一例を示す部分拡大断面図である。
【図４】図３に示す多層配線基板に半導体チップを搭載
した状態の凹部の構造を示す部分平面図である。
【図５】図１に示す半導体装置において樹脂封止終了時
の状態の構造を示す部分拡大断面図である。
【図６】（ａ),（ｂ),（ｃ) は他の実施の形態の半導体
装置に用いられる多層配線基板の構造とその製造手順を
示す部分拡大断面図である。
【符号の説明】
１ 半導体チップ １ａ パッド（表面電極） ２ 多層配線基板 ２ａ キャビティ部（凹部） ２ｂ 薄肉部 ２ｃ 信号電極（外側のボンディング電極） ２ｄ 電源電極（内側のボンディング電極） ２ｅ 信号電極（ボンディング電極） ２ｆ グランド電極（ボンディング電極） ２ｇ 配線基板（単板） ２ｈ ベース基板 ２ｉ 銅箔層（金属箔層） ２ｊ 接着層 ２ｋ，２ｌ 信号配線 ２ｍ 電源配線 ２ｎ グランド配線 ２ｐ，２ｑ スルーホール ２ｒ バンプ搭載電極部 ２ｓ バンプ搭載面 ３ ワイヤ ４ 封止部 ５ 半田ボール ６ 熱拡散板 ７ 樹脂ダム ８ ダイボンド剤 ９ 接着剤 １０ ＢＧＡ（半導体装置） １１ 実装基板 １２ 間隙

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 ワイヤボンディングが行われて製造され
    た半導体装置であって、 半導体チップを支持する凹部の周囲にボンディング電極
    が多段に設けられるとともに、最も外側の段に設けられ
    た前記ボンディング電極が内側および外側の２列に配置
    され、前記内側のボンディング電極が前記外側のボンデ
    ィング電極よりも肉厚の薄い薄肉部に設けられた多層配
    線基板と、 前記半導体チップの表面電極とこれに対応する前記多層
    配線基板の前記ボンディング電極とを電気的に接続する
    ボンディング用のワイヤとを有し、 前記内側のボンディング電極が前記薄肉部に設けられた
    ことにより、前記内側のボンディング電極に接続された
    前記ワイヤと、前記外側のボンディング電極に接続され
    た前記ワイヤとが離れて配置されていることを特徴とす
    る半導体装置。
  2. 【請求項２】 請求項１記載の半導体装置であって、前
    記多層配線基板が、ベース基板とこれの表裏両面に設け
    られた金属箔層とからなる単板同士を接着層を介して張
    り合わせて形成した基板であり、前記多層配線基板の前
    記内側のボンディング電極が、前記ベース基板を除去し
    て形成された前記薄肉部に前記金属箔層を露出させた電
    極であることを特徴とする半導体装置。
  3. 【請求項３】 請求項１記載の半導体装置であって、前
    記多層配線基板が、ベース基板とこれの表裏両面に設け
    られた金属箔層とからなる単板同士を接着層を介して張
    り合わせて形成した基板であり、前記多層配線基板の前
    記内側のボンディング電極が、前記ベース基板をその厚
    さ方向に部分的に除去して形成された前記薄肉部に設け
    られていることを特徴とする半導体装置。
  4. 【請求項４】 請求項１，２または３記載の半導体装置
    であって、前記多層配線基板の前記薄肉部に設けられた
    前記内側のボンディング電極が、リング状の電源電極も
    しくはグランド電極であることを特徴とする半導体装
    置。
  5. 【請求項５】 凹部の周囲にボンディング電極が多段に
    設けられるとともに、最も外側の段に設けられた前記ボ
    ンディング電極が内側および外側の２列に配置され、前
    記内側のボンディング電極が前記外側のボンディング電
    極よりも肉厚の薄い薄肉部に設けられた多層配線基板を
    準備する工程と、 前記多層配線基板の前記凹部に半導体チップを配置する
    工程と、 前記半導体チップの表面電極とこれに対応する前記多層
    配線基板の前記ボンディング電極とをボンディング用の
    ワイヤによって電気的に接続するワイヤボンディングを
    行う工程とを有し、 前記ワイヤボンディングを行う際に、前記内側のボンデ
    ィング電極が前記薄肉部に設けられたことにより、前記
    内側のボンディング電極に接続する前記ワイヤと前記外
    側のボンディング電極に接続する前記ワイヤとを離して
    配置することを特徴とする半導体装置の製造方法。
  6. 【請求項６】 請求項５記載の半導体装置の製造方法で
    あって、前記多層配線基板を準備する際に、ベース基板
    とこれの表裏両面に設けられた金属箔層とからなる単板
    同士を接着層を介して張り合わせた後、前記ベース基板
    を除去して前記薄肉部を形成するとともに、この薄肉部
    に前記金属箔層からなる前記内側のボンディング電極を
    露出させて前記多層配線基板を形成することを特徴とす
    る半導体装置の製造方法。
  7. 【請求項７】 請求項５記載の半導体装置の製造方法で
    あって、前記多層配線基板を準備する際、ベース基板と
    これの表裏両面に形成された金属箔層とからなる単板同
    士を接着層を介して張り合わせる前に、予め、前記ベー
    ス基板をその厚さ方向に部分的に除去して前記薄肉部を
    形成し、その後、めっきコーティングによって前記薄肉
    部に前記内側のボンディング電極を設けた後に張り合わ
    せることを特徴とする半導体装置の製造方法。
JP10158695A 1998-06-08 1998-06-08 半導体装置およびその製造方法 Pending JPH11354566A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10158695A JPH11354566A (ja) 1998-06-08 1998-06-08 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10158695A JPH11354566A (ja) 1998-06-08 1998-06-08 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH11354566A true JPH11354566A (ja) 1999-12-24

Family

ID=15677346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10158695A Pending JPH11354566A (ja) 1998-06-08 1998-06-08 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH11354566A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261181A (ja) * 2001-02-27 2002-09-13 Kyocera Corp 半導体素子収納用パッケージおよびその製造方法
JP2007123942A (ja) * 2007-02-09 2007-05-17 Sony Corp 半導体装置
KR100803643B1 (ko) * 2000-07-21 2008-02-19 에이저 시스템즈 가디언 코포레이션 집적 회로 패키지의 제조 방법
JP2008172267A (ja) * 2000-07-21 2008-07-24 Agere Systems Guardian Corp 集積回路パッケージの製造方法および集積回路パッケージ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100803643B1 (ko) * 2000-07-21 2008-02-19 에이저 시스템즈 가디언 코포레이션 집적 회로 패키지의 제조 방법
JP2008172267A (ja) * 2000-07-21 2008-07-24 Agere Systems Guardian Corp 集積回路パッケージの製造方法および集積回路パッケージ
JP2002261181A (ja) * 2001-02-27 2002-09-13 Kyocera Corp 半導体素子収納用パッケージおよびその製造方法
JP4574035B2 (ja) * 2001-02-27 2010-11-04 京セラ株式会社 半導体素子収納用パッケージの製造方法
JP2007123942A (ja) * 2007-02-09 2007-05-17 Sony Corp 半導体装置

Similar Documents

Publication Publication Date Title
JP5420505B2 (ja) 半導体装置の製造方法
KR100344927B1 (ko) 적층 패키지 및 그의 제조 방법
JP3685947B2 (ja) 半導体装置及びその製造方法
US6541848B2 (en) Semiconductor device including stud bumps as external connection terminals
US5739588A (en) Semiconductor device
US7193320B2 (en) Semiconductor device having a heat spreader exposed from a seal resin
KR100698526B1 (ko) 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
US20080237856A1 (en) Semiconductor Package and Method for Fabricating the Same
US7071569B2 (en) Electrical package capable of increasing the density of bonding pads and fine circuit lines inside a interconnection
KR20070088177A (ko) 반도체 패키지 및 그 제조 방법
JPH0817964A (ja) 半導体装置及びその製造方法及び基板
KR20090056813A (ko) 적층 비아 상호접속부를 구비하는 집적회로 패키지-온-패키지 시스템
JP2000216281A (ja) 樹脂封止型半導体装置
JP2002343899A (ja) 半導体パッケージ用基板、半導体パッケージ
KR100744146B1 (ko) 연성 접속판을 이용하여 배선 기판과 칩을 연결하는 반도체패키지
JPH07170098A (ja) 電子部品の実装構造および実装方法
JP4228457B2 (ja) 電子モジュール及び電子機器
JPH11312756A (ja) 半導体装置
JPWO2003012863A1 (ja) 半導体装置及びその製造方法
JP2001156251A (ja) 半導体装置
JP2006228897A (ja) 半導体装置
JPH11354566A (ja) 半導体装置およびその製造方法
TWI394250B (zh) 封裝結構及其製法
JP2803656B2 (ja) 半導体装置
KR101141707B1 (ko) 반도체 패키지 및 그 제조 방법