JP2007123942A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2007123942A
JP2007123942A JP2007030095A JP2007030095A JP2007123942A JP 2007123942 A JP2007123942 A JP 2007123942A JP 2007030095 A JP2007030095 A JP 2007030095A JP 2007030095 A JP2007030095 A JP 2007030095A JP 2007123942 A JP2007123942 A JP 2007123942A
Authority
JP
Japan
Prior art keywords
wiring board
hole
semiconductor
semiconductor chip
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007030095A
Other languages
English (en)
Inventor
Kiyoshi Hasegawa
潔 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2007030095A priority Critical patent/JP2007123942A/ja
Publication of JP2007123942A publication Critical patent/JP2007123942A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】半導体装置の薄型化を図り、積層した場合でも小型で端子数の増加を図ることができるようにすること。
【解決手段】本発明は、略中央部に穴が設けられている配線板５と、配線板５の穴内に配置される半導体チップ２と、配線板５に設けられ半導体チップ２とリード線４を介して導通する接続端子６と、配線板５の穴の外側における上面および下面に設けられ、接続端子６と導通する上接続端子９および下接続端子８とを備える半導体パッケージ１を積層して成る半導体装置において、配線板５の穴内には、半導体チップ１、リード線４及び接続端子６を保護するモールド部７が設けられ、当該モールド部７の上面が配線板５の穴の外側における上面を越えないように配置されており、積層された半導体パッケージ１間において対向するパッド間がはんだで接続されることにより、はんだの周辺ならびに積層された半導体パッケージ間に空間が設けられるものである。
【選択図】図５

Description

本発明は、薄型、多ピン対応可能、かつ複数の半導体チップを積層可能にした構造の半導体装置に関する。
電子機器の小型化、軽量化、薄型化に伴い、電子機器に使用されている半導体パッケージにも小型化、軽量化、薄型化が要求されている。これらの要求に対処するために、半導体のパッケージにはＣＳＰ（チップサイズパッケージ）が多く使用されるようになっている。
また、ＣＳＰを三次元的に積層（スタック）することで、より半導体パッケージの小型化を図ったものが提供されている。例えば、図１２に示す半導体パッケージ１０１では、大略すると基板１０７ａ、１０７ｂ、半導体チップ１０２、はんだボール１０４、１０５、および封止樹脂１０６により構成されている（例えば、特許文献１）。この半導体パッケージ１０１では、下側の基板１０７ｂと、上側の基板１０７ａとをはんだボール１０４によって接続し、電気的導通をとっている。
また、図１３に示す半導体パッケージ１２１では、薄型化が可能で積層できる構成を提供している（例えば、特許文献２）。大略すると、半導体パッケージ１２１は、半導体チップ１２２、外部端子１２５、封止樹脂１２６、はんだ皮膜１２７により構成されている。
半導体チップ１２２の電極１２３は、ワイヤ１２４によって、外部端子１２５に接続されている。外部端子１２５は第１のリード１２５ａと第２のリード１２５ｂとからなり、表面をはんだ皮膜１２７で覆われている。この半導体パッケージ１２１は、図１４に示すように、容易に積層することができる。
特許第３２３９９０９号明細書 特開２００２−７６１７５号公報
しかしながら、上述した図１２に示す半導体パッケージ１０１の場合、基板１０７ａ、１０７ｂ上に半導体チップ１０２を搭載して、ワイヤ１０３により基板１０７ａ、１０７ｂに接続し、封止樹脂１０６によって半導体チップ１０２、ワイヤ１０３等を保護している。したがって、封止樹脂１０６の高さＡ以上に、はんだボール１０４の高さＢが必要である。
ここで、封止樹脂１０６の高さとしては、半導体チップ１０２の厚さとワイヤ１０３のループ高さに依存するが、０.４ｍｍ程度である。したがって、半導体パッケージ１０１の総高さＣとしては２ｍｍ程度になってしまい、半導体パッケージの薄型化を図ることは困難である。
さらに、上下間の高さＢが高くなればなるほどはんだボール１０４間のピッチＤが長くなってしまい、半導体パッケージ１の横方向のサイズが大きくなってしまう。これらにより、半導体パッケージ１は大型化が避けられず、軽量化も困難となる。
また、上述した図１３に示す半導体パッケージ１２１の場合、リードフレームを用いて半導体パッケージ１２１を作製するため、外部端子１２５を半導体パッケージ１２１の周囲にしか配置できない。そのため、メモリーのような比較的ピン数の少ない半導体チップに対しては小型化を図れるが、ＡＳＩＣやＣＰＵのような多ピンの半導体チップに対しては、半導体パッケージの横方向のサイズが大きくなってしまうという問題が生じる。
本発明は、このような課題を解決するために成されたものである。すなわち、本発明は、略中央部に穴が設けられている配線板と、配線板の穴内に配置される半導体チップと、配線板に設けられ半導体チップとリード線を介して導通する接続端子と、配線板の穴の外側における上面および下面に設けられ、接続端子と導通するパッドとを備える半導体パッケージを積層して成る半導体装置において、配線板の穴内には、半導体チップ、リード線及び接続端子を保護する封止部材が設けられ、当該封止部材の上面が配線板の穴の外側における上面を越えないように配置されており、積層された半導体パッケージ間において対向するパッド間がはんだで接続されることにより、はんだの周辺ならびに積層された半導体パッケージ間に空間が設けられるものである。
このような本発明では、配線板の略中央部に設けられた穴内に半導体チップが配置されていることで全体の高さを抑制できるとともに、この半導体チップと接続端子を介して導通するパッドが配線板の穴の外側における表面に設けられていることで面上にパッドを複数配置することができ、端子数の制限を緩和できるようになる。また、複数の半導体パッケージを積層する際、パッケージ間に空間が形成されるため、穴から露出する半導体チップの裏面での放熱性を損なわずに済むようになる。
したがって、本発明によれば、低背の積層可能半導体パッケージを提供でき、さらに、多ピンの半導体チップにも適応できる半導体パッケージを提供することが可能になる。
以下、本発明の実施の形態を図面に基づいて詳述する。図１は、第１の実施形態に係わる半導体パッケージを示した断面図である。すなわち、第１の実施形態において、半導体パッケージ１は、略中央部に穴が設けられた配線板５と、配線板５の穴内に配置された半導体チップ２と、配線板５に設けられている接続端子６と、半導体チップ２の周辺部に設けられている複数の電極３と接続端子６とを導通させるためワイヤから成る複数のリード線４と、これら半導体チップ２、リード線４および接続端子６を保護するために樹脂を硬化させて成るモールド部７とを備えている。
また、この半導体パッケージ１では、半導体チップ２の下面とモールド部７の下面とが同一面に形成され、かつ、半導体チップ２の下面が配線板５の穴から露出した状態に形成されている。また、モールド部７のリード線４側は配線板５よりも飛び出して設けられている。
配線板５は、下面に図示しないマザー基板と接続するための下接続端子（パッド）８と、半導体パッケージ１の上部に搭載される図示しない別の半導体パッケージと接続するための上接続端子（パッド）９とを具備している。接続端子６と下接続端子８および上接続端子９とは、半導体チップ２に応じたパターンで配線されて電気的な接続を持っている。
上記した接続端子８および上接続端子９とは、図２（（ａ）は上面図、（ｂ）は断面図、（ｃ）は下面図）に示すように、それぞれグリッド状に形成することができる。これによって接続端子８、９のピン数を多くすることが可能となり、半導体チップ２のピン数が多いものも対応できるようになる。
このように構成された半導体パッケージ１は、図３に示すようにその複数枚をマザー基板１０に積層実装することができる。マザー基板１０上に設けられた配線パターン１１と、最下段に配置される半導体パッケージ１ａの各下接続端子８とが、はんだ１２を介して接続されている。
さらに、上側となる半導体パッケージ１の下接続端子８と下側となる半導体パッケージ１の上接続端子９ともはんだ１３を介して接続されている。なお、図３において、最上段に配置される半導体パッケージ１ｃの上接続端子９を描いているが、上接続端子９は無くても良い。
このような構成をとることで、半導体チップ２の厚さを配線板５の厚さの中に吸収させることができるので、積層された半導体パッケージの高さを低く抑えることができる。これにより、半導体パッケージの薄型化、ひいてはセットの薄型化に貢献できる。
本発明においては、半導体パッケージ１を構成する部材として配線板５を用いているので、外部接続用の下接続端子８を任意に多数配置することができる。したがって、半導体チップ２の電極３の数が多くなっても、多数の下接続端子を配置することができるので、半導体パッケージ１の小型化を図ることができる。
また、図３に示すような半導体パッケージ１の積層を行う場合、下段の半導体パッケージ１におけるモールド部７と上段の半導体パッケージ１における半導体チップ２との間に隙間ができるようモールド部７の高さもしくははんだ１３の高さを調整することで、複数の半導体パッケージ１を積層する場合であっても、穴から露出する半導体チップ２の裏面での放熱性を損なわずに済むようになる。
図４に第２の実施の形態を示す。配線板１４は、半導体チップ２が納められている穴の周縁（内壁部）に段差１５を有しており、段差１５により一段下がった面１６に接続端子６が配置されている。半導体チップ２の電極３は、リード線４によって接続端子６と接続されている。
樹脂によりなるモールド部７は、半導体チップ２、リード線４および接続端子６を保護している。さらにモールド部７は配線板１４の上面より飛び出さないように配置されている。
本実施形態の場合、接続端子６の設置されている面が配線板１４の上面より低い位置にあるため、リード線４を配線板１４の上面から飛び出さないように配置することが可能になる。これにより、モールド部７も配線板１４の上面から飛び出さないように配置することができる。したがって、第２実施形態に係る半導体パッケージ１は、第１実施形態に係る半導体パッケージ１に比べてより低背のものにすることができる。
第２の実施形態による半導体パッケージを積層した場合を図５に示す。本実施形態の場合、モールド部７の飛び出しがないため、図３に示す第１の実施形態よりもより低背の半導体パッケージを提供でき、より一層セットの低背化に貢献することができる。
この場合、各半導体パッケージ１のモールド部７が配線板１４の上面から飛び出していないため、はんだ１３を介して積層するとはんだ１３および上接続端子９、下接続端子８の高さ分、上下間に隙間をあけることができ、半導体チップ２の下面からの放熱性を向上できるようになる。
図６に第３の実施形態を示す。第３の実施形態に係る半導体パッケージ１は、配線板１６の略中央部に設けられた穴内に半導体チップ２を配置するとともに、この半導体チップ２の上部に接着性のある絶縁材料１７を介して別の半導体チップ１８を配置したものである。
配線板１６の段差１５の面１６には、複数の列からなる接続端子６が配置されており、半導体チップ２および半導体チップ１８の電極３および１９とをワイヤ４で接続している。
また、図７に示す半導体パッケージ１のように、配線板１９の穴内壁に段差を２つ以上（図の例では２つ）設けてもよい。上述の配線板１９はガラスエポキシ等の有機系配線板でも良いし、セラミックス配線板でも良いし、あるいはまた、ポリイミド等のフレキシブル配線板でも良い。
このような構成にすることで、更なる半導体パッケージ１の小型化を図ることができるとともに、１つの半導体パッケージ１内に多機能を集約できるようになる。
次に、第１の実施形態に係わる半導体パッケージ１についての製造方法を説明する。まず、図８（ａ）に示すように、配線板３１に接続端子６、下接続端子８および上接続端子９を既知の製造工程によって作製する。
次に、図８（ｂ）に示すように、配線板３１図示しない金型もしくは図示しないルーター等で加工して、略中央に空間部（穴）３２を設ける。
次に、図８（ｃ）に示すように配線板３１を、キャリア３３上のシート３４（両面に粘着性を有するシート材）を介して設置する。ここで、図１１に示すように、キャリア３３には複数の位置決めピン３５があり、配線板３１の穴３６の位置決めをすることができるようになっている。
次に、図９（ａ）に示すように、液状の封止樹脂３７を前記の空間部３２に滴下する。次いで、図９（ｂ）に示すように、封止樹脂３７へ半導体チップ３８を埋め込むよう搭載し、次に高温槽等で封止樹脂３７を硬化する。
次に、配線板３１をキャリア３３から剥がすとともに、配線板３１から粘着性を有するシート３４を剥がす。これにより、図９（ｃ）に示すような状態となる。次に、図１０（ａ）に示すように、半導体チップ３８の電極３９と配線板３１の接続端子４０とをリード線４１で接続する。
続いて、図１０（ｂ）に示すように、図示しない金型を用いて、半導体チップ３８の上半分、電極３９、接続端子４０とを封止樹脂４２を用いて封止する。あるいは、図示しない、液状の封止樹脂を用いて封止、硬化を行っても良い。
最後に、図示しないダイシングブレード等を用いて、配線板３１の不要部分を切断することで、図１０（ｃ）に示すような半導体パッケージ４３を得る。
なお、図８〜図１０においては、１個の半導体パッケージを製造する過程を断面図を用いて示したが、もちろん、配線板３１で複数個の半導体パッケージを同時に製造することが可能である。すなわち、配線板３１は図１１に示すように縦横に複数列の半導体パッケージを製造することができる。
上記の製造工程によれば、両面に粘着性を有するシート３３を比較的温度が上昇する金型に用いる樹脂封止工程にかける前に取り除くことができる。したがって、両面に粘着性を有するシートの温度特性に厳しい要求を課さなくても良くなる。
また、半導体チップと配線板とを接続する工程においては、半導体チップに熱を加える必要があるが、半導体チップが直接ワイヤーボンディング装置のボンディングステージに接することになり、温度の安定性が図られるため、ワイヤーボンディングの品質が向上する。
本発明の第１の実施形態に係わる半導体パッケージを示した断面図である。 半導体パッケージの上面、断面、および下面図である。 導体パッケージを複数積層実装した状態を示す断面図である。 本発明の第２の実施形態に係わる半導体パッケージを示した断面図である。 半導体パッケージを複数積層実装した状態を示す断面図である。 本発明の第３の実施形態に係わる半導体パッケージを示した断面図である。 本発明の第３の実施形態の変形例に係わる半導体パッケージを示した断面図である。 本発明に係わる半導体パッケージの製造工程を示す断面図（その１）である。 本発明に係わる半導体パッケージの製造工程を示す断面図（その２）である。 本発明に係わる半導体パッケージの製造工程を示す断面図（その３）である。 配線板とキャリアを示す上面図である。 従来のはんだボールを使用した積層半導体パッケージを示す図である。 従来の薄型積層半導体パッケージを示す図である。 従来の積層状態の半導体パッケージの断面図である。
符号の説明
１，１ａ，１ｂ，１ｃ，４３…半導体パッケージ、２，１８，３８…半導体チップ、３，３９…電極、４，４１…リード線、５，１４，１６…配線板、６，４０…接続端子、７…モールド部、８…下接続端子、９…上接続端子、１０…マザー基板、１１…配線パターン、１２，１３…はんだ、１５…段差、１６…面、１７…絶縁材料、３１…配線板、３２…空間部、３３…キャリア、３４…シート、３５…位置決めピン、３６…穴、３７，４２…封止樹脂

Claims (5)

  1. 略中央部に穴が設けられている配線板と、
    前記配線板の穴内に配置される半導体チップと、
    前記配線板に設けられ前記半導体チップとリード線を介して導通する接続端子と、
    前記配線板の穴の外側における上面および下面に設けられ、前記接続端子と導通するパッドとを備える半導体パッケージを積層して成る半導体装置において、
    前記配線板の穴内には、前記半導体チップ、前記リード線及び前記接続端子を保護する封止部材が設けられ、当該封止部材の上面が前記配線板の穴の外側における上面を越えないように配置されており、
    前記積層された半導体パッケージ間において対向する前記パッド間がはんだで接続されることにより、前記はんだの周辺ならびに前記積層された前記半導体パッケージ間に空間が設けられる
    ことを特徴とする半導体装置。
  2. 前記配線板の穴の周縁には段差部が設けられ、その段差部に前記接続端子が設けられている
    ことを特徴とする請求項１記載の半導体装置。
  3. 前記配線板の穴の周縁には複数の段差部が設けられ、その複数の段差部に前記接続端子が各々設けられている
    ことを特徴とする請求項１記載の半導体装置。
  4. 前記パッドは前記配線板の表面および裏面にグリッド状に配置されている
    ことを特徴とする請求項１記載の半導体装置。
  5. 前記半導体チップの前記リード線が接続されていない側の面が前記穴から露出している
    ことを特徴とする請求項１記載の半導体装置。
JP2007030095A 2007-02-09 2007-02-09 半導体装置 Pending JP2007123942A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007030095A JP2007123942A (ja) 2007-02-09 2007-02-09 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007030095A JP2007123942A (ja) 2007-02-09 2007-02-09 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002295672A Division JP3941654B2 (ja) 2002-10-09 2002-10-09 半導体パッケージの製造方法

Publications (1)

Publication Number Publication Date
JP2007123942A true JP2007123942A (ja) 2007-05-17

Family

ID=38147343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007030095A Pending JP2007123942A (ja) 2007-02-09 2007-02-09 半導体装置

Country Status (1)

Country Link
JP (1) JP2007123942A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3050073A1 (fr) * 2016-04-12 2017-10-13 Mbda France Systeme electronique pourvu d'une pluralite de fonctions electroniques interconnectees

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06252342A (ja) * 1993-02-22 1994-09-09 Hitachi Ltd 半導体装置
JPH0969587A (ja) * 1995-08-30 1997-03-11 Nec Kyushu Ltd Ｂｇａ型半導体装置及びｂｇａモジュール
JPH1056109A (ja) * 1996-08-12 1998-02-24 Hitachi Ltd 半導体装置
JPH11354566A (ja) * 1998-06-08 1999-12-24 Hitachi Ltd 半導体装置およびその製造方法
JP2000340714A (ja) * 1999-05-20 2000-12-08 Amkor Technology Korea Inc 半導体パッケージ及びその製造方法
JP2002076175A (ja) * 2000-09-04 2002-03-15 Sony Corp 半導体パッケージおよびその製造方法
JP2003133480A (ja) * 2001-10-30 2003-05-09 Sharp Corp 半導体装置及び積層型半導体装置並びに半導体装置の製造方法及び積層型半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06252342A (ja) * 1993-02-22 1994-09-09 Hitachi Ltd 半導体装置
JPH0969587A (ja) * 1995-08-30 1997-03-11 Nec Kyushu Ltd Ｂｇａ型半導体装置及びｂｇａモジュール
JPH1056109A (ja) * 1996-08-12 1998-02-24 Hitachi Ltd 半導体装置
JPH11354566A (ja) * 1998-06-08 1999-12-24 Hitachi Ltd 半導体装置およびその製造方法
JP2000340714A (ja) * 1999-05-20 2000-12-08 Amkor Technology Korea Inc 半導体パッケージ及びその製造方法
JP2002076175A (ja) * 2000-09-04 2002-03-15 Sony Corp 半導体パッケージおよびその製造方法
JP2003133480A (ja) * 2001-10-30 2003-05-09 Sharp Corp 半導体装置及び積層型半導体装置並びに半導体装置の製造方法及び積層型半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3050073A1 (fr) * 2016-04-12 2017-10-13 Mbda France Systeme electronique pourvu d'une pluralite de fonctions electroniques interconnectees
EP3232471A1 (fr) * 2016-04-12 2017-10-18 MBDA France Système électronique pourvu d'une pluralité de fonctions électroniques interconnectées
WO2017178714A1 (fr) * 2016-04-12 2017-10-19 Mbda France Système électronique pourvu d'une pluralité de fonctions électroniques interconnectées
CN109075158A (zh) * 2016-04-12 2018-12-21 Mbda法国公司 设有多个互连的电子功能件的电子系统
CN109075158B (zh) * 2016-04-12 2023-05-23 Mbda法国公司 设有多个互连的电子功能件的电子系统

Similar Documents

Publication Publication Date Title
US8110910B2 (en) Stack package
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
US20070164457A1 (en) Semiconductor package, substrate with conductive post, stacked type semiconductor device, manufacturing method of semiconductor package and manufacturing method of stacked type semiconductor device
US20120153509A1 (en) Semiconductor package and manufacturing method therefor
JP2017038075A (ja) エリアアレイユニットコネクタを備えるスタック可能モールド超小型電子パッケージ
JP4704800B2 (ja) 積層型半導体装置及びその製造方法
JP2005045251A (ja) スタック半導体チップｂｇａパッケージ及びその製造方法
JP2006196709A (ja) 半導体装置およびその製造方法
TW201131696A (en) Integrated circuit packaging system with stacking interconnect and method of manufacture thereof
KR20080091980A (ko) 칩 스택 패키지 및 그 제조방법
JP2010147070A (ja) 半導体装置
JP5980566B2 (ja) 半導体装置及びその製造方法
KR101440933B1 (ko) 범프 기술을 이용하는 ｉｃ 패키지 시스템
KR20110105159A (ko) 적층 반도체 패키지 및 그 형성방법
KR20150065544A (ko) 반도체 칩의 전기적 연결 구조 및 방법
JP2010103348A (ja) 半導体装置及びその製造方法
JP3632024B2 (ja) チップパッケージ及びその製造方法
JP3941654B2 (ja) 半導体パッケージの製造方法
JP2012204557A (ja) 半導体装置及びその製造方法並びに半導体装置の実装構造
JP2007123942A (ja) 半導体装置
KR20130050077A (ko) 스택 패키지 및 이의 제조 방법
JP4472481B2 (ja) 半導体装置およびその製造方法並びに積層型半導体装置
JP4652428B2 (ja) 半導体装置およびその製造方法
TWI416699B (zh) 具有用於線接合的局部空腔之堆疊半導體封裝及其製造方法
JP5149694B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090907

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090925

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091218

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100826