JP5149694B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5149694B2
JP5149694B2 JP2008128361A JP2008128361A JP5149694B2 JP 5149694 B2 JP5149694 B2 JP 5149694B2 JP 2008128361 A JP2008128361 A JP 2008128361A JP 2008128361 A JP2008128361 A JP 2008128361A JP 5149694 B2 JP5149694 B2 JP 5149694B2
Authority
JP
Japan
Prior art keywords
lead frame
semiconductor device
semiconductor chip
insulating substrate
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008128361A
Other languages
English (en)
Other versions
JP2009277923A (ja
Inventor
弘一 目黒
康弘 新間
淳二 田中
Original Assignee
スパンション エルエルシー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by スパンション エルエルシー filed Critical スパンション エルエルシー
Priority to JP2008128361A priority Critical patent/JP5149694B2/ja
Publication of JP2009277923A publication Critical patent/JP2009277923A/ja
Application granted granted Critical
Publication of JP5149694B2 publication Critical patent/JP5149694B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は半導体装置及びその製造方法に関し、特に複数の半導体装置を積層することのできる半導体装置及びその製造方法に関する。
近年、半導体装置に小型化・高機能化の要求が高まっている。これらを実現する技術として、複数の半導体装置を積層するＰｏＰ（Ｐａｃｋａｇｅ ｏｎ Ｐａｃｋａｇｅ）技術がある。
特許文献１には、側面に端子を有した半導体パッケージを積層する技術が開示されている。特許文献２及び特許文献３には、封止樹脂から端子が露出した半導体装置が開示されている。
特開２００２−７６１６７号公報 特開２００５−２５２０１８号公報 特開２００７−１４１９９４号公報
従来のＰｏＰ技術では、上段にＰｏＰ専用のＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型パッケージを積層する必要があった。このため、半導体装置のコストが高くなるという課題があった。
本発明は、上記課題に鑑み、より安価な汎用リードフレームパッケージを積層することができ、コストダウンが可能な半導体装置、及びその製造方法を提供することを目的とする。
本発明は、絶縁性基板と前記絶縁性基板の上面に実装された第１半導体チップと、前記第１半導体チップと電気的に接続されたリードフレームと、前記絶縁性基板の下面に設けられ、前記第１半導体チップと電気的に接続された外部接続端子と、前記絶縁性基板の下面と前記リードフレームの上面とが露出するように、前記絶縁性基板と前記半導体チップと前記リードフレームとを封止する樹脂部と、を具備することを特徴とする半導体装置である。本発明によれば、汎用リードフレームパッケージを積層することができるため、半導体装置のコストダウンが可能となる。
上記構成において、第２半導体チップと、前記第２半導体チップと電気的に接続され、下面が露出した端子とを有する上部半導体装置が、前記リードフレームの上面と前記端子の下面とが接続されるように、積層されている構成とすることができる。この構成によれば、汎用リードフレームパッケージを積層することができるため、半導体装置のコストダウンが可能となる。
上記構成において、前記リードフレームの上面と前記端子の下面とは、半田を介して接続されている構成とすることができる。この構成によれば、不良品の半導体装置の取替えを容易に行うことができるため、半導体装置のコストダウンが可能となる。
上記構成において、前記リードフレームの側面は前記樹脂部から露出している構成とすることができる。この構成によれば、側面にヒーターを接触させることで、不良品の半導体装置の取替えを容易に行うことができるため、半導体装置のコストダウンが可能となる。
本発明は、絶縁性基板の上面に第１半導体チップを実装する工程と、前記第１半導体チップとリードフレームとを電気的に接続する工程と、前記絶縁性基板の下面と前記リードフレームの上面とが露出するように、前記前記絶縁性基板と前記第１半導体チップと前記リードフレームとを樹脂部により封止する工程と、前記絶縁性基板の下面に、前記第１半導体チップと電気的に接続されるように、外部接続端子を設ける工程と、を有することを特徴とする半導体装置の製造方法である。本発明によれば、汎用リードフレームパッケージを積層することができるため、半導体装置のコストダウンが可能となる。
上記構成において、第２半導体チップと、前記第２半導体チップと電気的に接続され、下面が露出した端子と有する上部半導体装置を、前記リードフレームの上面と前記端子の下面とが接続されるように、積層する工程を有する構成とすることができる。この構成によれば、汎用リードフレームパッケージを積層することができるため、半導体装置のコストダウンが可能となる。
上記構成において、上部半導体装置を積層する工程は、前記リードフレームの上面と前記端子の下面とが半田を介して接続されるように、積層する工程とすることができる。この構成によれば、不良品の半導体装置の取替えを容易に行うことができるため、半導体装置のコストダウンが可能となる。
上記構成において、前記樹脂部により封止する工程は、前記リードフレームの側面が露出するように封止する工程とすることができる。この構成によれば、側面にヒーターを接触させることで、不良品の半導体装置の取替えを容易に行うことができるため、半導体装置のコストダウンが可能となる。
本発明によれば、安価な汎用リードフレームパッケージを積層することができ、コストダウンが可能な半導体装置、及びその製造方法を提供することができる。
図面を用いて、本発明の実施例について説明する。
図１（ａ）は実施例１に係る半導体装置１００を示す上面図であり、図１（ｂ）は下面図、図１（ｃ）は側面図である。
図１（ａ）及び図１（ｂ）に示すように、半導体装置１００は縦の辺４ａの長さＬ１が例えば１２ｍｍ、横の辺の長さＬ２が例えば２０ｍｍの長方形である。辺４ａには、リードフレーム６の上面、側面及び下面が露出している。リードフレーム６の露出している部分の長さＬ３は１．２ｍｍ、リードフレーム６の幅Ｗ１は例えば０．２ｍｍ、隣接したリードフレーム６間のピッチＬ４は例えば０．５ｍｍである。露出しているリードフレーム６の数（ピン数）は４８個である。図１（ｃ）に示すように、半導体装置１００の厚さＴは例えば０．５ｍｍである。なお、図１（ａ）から図１（ｃ）においては、後述する外部接続端子１６を省略している。実施例１では、二辺にリードフレーム６が露出しているため、ＴＳＯＰ（Ｔｈｉｎ Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）等の汎用リードフレームパッケージを積層することができる。
図２は図１（ａ）及び図１（ｂ）のＡ−Ａ１に沿った断面図である。図２に示すように、例えばシリコンからなる第１半導体チップ１０が接着剤１２を介して例えばガラスエポキシ等の絶縁体からなる絶縁性基板２の上面に設けられている。第１半導体チップ１０上に設けられたパッド１０ａは、例えばＡｌ等の金属からなるワイヤ１４により絶縁性基板２と接続されている。すなわち、第１半導体チップ１０は絶縁性基板２の上面に実装されている。絶縁性基板２上に設けられたパッド２ａは、ワイヤ１４により例えばＣｕ等の金属からなるリードフレーム６と接続されている。すなわち、第１半導体チップとリードフレーム６とは、絶縁性基板２とワイヤ１４とを介して、電気的に接続されている。絶縁性基板２の下面、リードフレーム６の上面、側面及び下面が露出するように、絶縁性基板２と第１半導体チップ１０とリードフレーム６とは、例えばエポキシ等からなる樹脂部４により封止されている。露出した絶縁性基板２の下面には例えば半田からなる外部接続端子１６が設けられており、第１半導体チップ１０と電気的に接続されている。
図面を用いて、半導体装置１００の製造方法を説明する。図３（ａ）から図４（ｄ）は半導体装置１００の製造方法を示す断面図である。
図３（ａ）に示すように、フィルム８の粘着層が付いた面にリードフレーム６を貼り付ける。
図３（ｂ）に示すように、絶縁性基板２をフィルム８に貼り付ける。
図３（ｃ）に示すように、接着剤１２を用いて、第１半導体チップ１０を絶縁性基板２の上面に貼り付ける。
図３（ｄ）に示すように、ワイヤ１４を用いて第１半導体チップ１０上に設けられたパッド１０ａと絶縁性基板２とを、絶縁性基板２上に設けられたパッド２ａとリードフレーム６とを各々電気的に接続する。
図３（ｅ）に示すように、絶縁性基板２の下面とリードフレーム６の上面及び下面が露出するように、絶縁性基板２と第１半導体チップ１０とリードフレーム６とを樹脂部４により封止する。これにより複数の半導体装置１００が形成される。
図４（ａ）に示すように、樹脂部４及びリードフレーム６の上面を研削し、半導体装置１００の低背化を行う。
図４（ｂ）に示すように、例えばダイシングを行うことにより、リードフレーム６とフィルム８を切断し、半導体装置１００を個片化する。この工程により、リードフレーム６の側面は露出することとなる。
図４（ｃ）に示すように、フィルム８を剥がし、絶縁性基板２の下面、及びリードフレーム６の下面を露出させる。
図４（ｄ）に示すように、第１半導体チップ１０と電気的に接続されるように、絶縁性基板２の下面に外部接続端子１６を設ける。以上の工程により、半導体装置１００が完成する。
実施例１によれば、リードフレーム６の上面が露出しているため、リードフレーム６を端子として用い、半導体装置１００に別の半導体装置を積層することができる。後述するように、上部半導体装置として、汎用リードフレームパッケージを用いることができるので、半導体装置のコストダウンが可能となる。
また、絶縁性基板２に外部接続端子６が設けられているため、半導体装置１００を基板に実装する場合、熱膨張率が近い材質からなる基板同士を接続することができ、加熱による反りの発生を抑止することができる。
次に実施例１の変形例について説明する。変形例は、半導体装置１００の四辺にリードフレーム６が露出した例である。図５（ａ）は実施例１の変形例を示す上面図であり、図５（ｂ）は下面図、図５（ｃ）は側面図である。
図５（ａ）及び図５（ｂ）に示すように、半導体装置１００は一辺の長さＬ５が例えば１４ｍｍの正方形であり、絶縁性基板２の下面、リードフレーム６の上面及び下面が露出するように樹脂部４により封止されている。四辺に、リードフレーム６の上面、側面及び下面が露出しており、その幅Ｗ２は例えば０．１５ｍｍ、隣接したリードフレーム６間のピッチＬ６は例えば０．３ｍｍである。露出しているリードフレーム６の総数（ピン数）は１４８本である。四隅には、例えば直径０．７ｍｍの位置決め用のホール５が設けられている。図５（ｃ）に示すように、半導体装置１００の厚さＴは例えば０．５ｍｍである。
図５（ａ）から図５（ｃ）に示した例では、半導体装置１００の四辺にリードフレーム６が露出している。このため、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）やＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｌｅａｄ）等の汎用リードフレームパッケージを積層することができる。
実施例２は、実施例１に係る半導体装置１００の上に、ＴＳＯＰ又はＱＦＰ構造の上部半導体装置２００が積層されている例である。図６は実施例２に係る半導体装置３００の断面図である。実施例１において説明した構成については、説明を省略する。
図６に示すように、第２半導体チップ１８の下面に接着剤２２を介して第３半導体チップ２０が設けられており、両者は電気的に接続されている。第２半導体チップ１８の上面に設けられたパッド１８ａとリードフレーム２６（端子）とはワイヤ２８により電気的に接続されている。第２半導体チップ１８、第３半導体チップ２０及びリードフレーム２６は、第３半導体チップ２０の下面が露出し、かつリードフレーム２６が突出するように、樹脂部２４により封止されている。すなわち、リードフレーム２６の上面、側面及び下面は露出している。以上のように、上部半導体装置２００はＴＳＯＰ構造、又はＱＦＰ構造を有している。
上部半導体装置２００は、リードフレーム６の上面とリードフレーム２６の下面とが半田３０を介し接続されるように、半導体装置１００に積層されている。
実施例２によれば、上述したように、ＴＳＯＰやＱＦＰ等の汎用リードフレームパッケージを積層することができるため、半導体装置３００のコストダウンが可能となる。
また、リードフレーム６の下面が樹脂部４から露出しており、また絶縁性基板２の下面に外部接続端子１６が設けられているため、例えばコンタクトプローブを接触させることで、半導体装置の電気的な試験を行うことができる。このことにより、不良品の半導体装置の取替えを行うことができ、歩留まりが向上するため半導体装置３００のコストダウンが可能となる。
図７（ａ）から図７（ｃ）は、不良品の上部半導体装置２００を取り替える工程を示す断面図である。
図７（ａ）に示すようにヒーター３２を半導体装置３００の近くに配置する。
図７（ｂ）に示すように、ヒーター３２を半導体装置１００のリードフレーム６の側面に接触させる。
図７（ｃ）に示すように、半田３０を溶融させ、上部半導体装置２００を分離させる。このように、リードフレーム６の側面が露出しており、かつリードフレーム６とリードフレーム２６とが半田３０を介して接続されているため、ヒーター３２をリードフレーム６の側面に接触させることで、容易に不良品の取替えを行うことができ、半導体装置３００のコストダウンが可能となる。
実施例３は、ＱＦＮ構造の上部半導体装置４００が積層されている例である。図８は実施例３に係る半導体装置５００の断面図である。実施例１及び２において説明した構成については、説明を省略する。
図８に示すように、上部半導体装置４００の第２半導体チップ１８と第３半導体チップ２０とは電気的に接続され、また第２半導体チップ１８とリードフレーム３４とはワイヤ２８により電気的に接続されている。第２半導体チップ１８、第３半導体チップ２０及びリードフレーム３４は、第３半導体チップ２０の下面、リードフレーム３４の下面及び側面が露出するように、樹脂部２４に封止されている。上部半導体装置４００は、リードフレーム６の上面とリードフレーム３４の下面とが半田３０を介し接続されるように、半導体装置１００に積層されている。
実施例３によれば、実施例２と同様に、汎用リードフレームパッケージを積層することができるため、半導体装置５００のコストダウンが可能となる。また、積層後に半導体装置の電気的な試験を行うことができ、不良品の取替えも容易に行うことができるため、半導体装置５００のコストダウンが可能となる（図７（ａ）から図７（ｃ）参照）。
実施例４は、複数の半導体装置を積層した例である。図９は実施例４に係る半導体装置８００を示す断面図である。実施例１、２及び３で説明した構成については、説明を省略する。
図９に示すように、最下段の半導体装置６００は第１半導体チップ１０と第４半導体チップ３６とを有している。第１半導体チップ１０が絶縁性基板２の上面に設けられ、第１半導体チップ１０の上面には第４半導体チップ３６が設けられている。第４半導体チップ上に設けられたパッド３６ａは第１半導体チップ上のパッド１０ａに、パッド１０ａは絶縁性基板２に、各々ワイヤ１４を用いて電気的に接続されている。すなわち、リードフレーム６は第１半導体チップ１０及び第４半導体チップ３６と電気的に接続されている。絶縁性基板２の下面、リードフレーム６の上面、側面及び下面が露出するように、絶縁性基板２、第１半導体チップ１０、第４半導体チップ３６、及びリードフレーム６は樹脂部４により封止されている。
また、上段に配置される上部半導体装置７００の第２半導体チップ１８の上面、第３半導体チップ２０の下面、リードフレーム３８の上面、下面及び側面は樹脂部２４から露出している。上部半導体装置７００の第３半導体チップ２０の上面に設けられたパッド２０ａとリードフレーム３８とはワイヤ２８により電気的に接続されている。
半導体装置６００に、リードフレーム６の上面とリードフレーム３８の下面とが半田３０を介して接続されるように、上部半導体装置７００が積層されている。また、上部半導体装置７００の上には、リードフレーム３８の上面と別のリードフレーム３８の下面とが半田３０を介して接続されるように、別の上部半導体装置７００が積層されている。
実施例４によれば、リードフレーム３８の上面及び下面が露出しているため、半導体装置６００の上に複数の上部半導体装置７００を積層することができる。
また、第２半導体チップ１８の上面が露出している。このため、上部半導体装置７００は上面を研削し、薄型化することが可能となる。結果的に、半導体装置８００の薄型化が可能となる。
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
図１（ａ）は実施例１に係る半導体装置１００を示す上面図であり、図１（ｂ）は下面図、図１（ｃ）は側面図である。 図２は実施例１に係る半導体装置１００を示す断面図である。 図３（ａ）から図３（ｅ）は実施例１に係る半導体装置１００の製造方法を示す断面図である。 図４（ａ）から図４（ｄ）は実施例１に係る半導体装置１００の製造方法を示す断面図である。 図５（ａ）は実施例１の変形例を示す上面図であり、図５（ｂ）は下面図、図５（ｃ）は側面図である。 図６は実施例２に係る半導体装置３００を示す断面図である。 図７（ａ）から図７（ｃ）は上部半導体装置の取替えの工程を示す断面図である。 図８は実施例３に係る半導体装置５００を示す断面図である。 図９は実施例４に係る半導体装置８００を示す断面図である。
符号の説明
絶縁性基板 ２
樹脂部 ４、２４
リードフレーム ６、２６、３４、３８
第１半導体チップ １０
外部接続端子 １６
第２半導体チップ １８
第３半導体チップ ２０
半田 ３０
第４半導体チップ ３６
半導体装置 １００、３００、５００、６００、８００
上部半導体装置 ２００、４００、７００

Claims (6)

  1. 絶縁性基板と、
    前記絶縁性基板の上面に実装された第１半導体チップと、
    前記第１半導体チップと電気的に接続されたリードフレームと、
    前記絶縁性基板の下面に設けられ、前記第１半導体チップと電気的に接続された外部接続端子と、
    前記絶縁性基板の下面と前記リードフレームの上面とが露出するように、前記絶縁性基板と前記半導体チップと前記リードフレームとを封止する樹脂部と、
    第２半導体チップ、及び、前記第２半導体チップと電気的に接続され且つ下面が露出した端子を有する上部半導体装置と、
    を具備し、
    前記上部半導体装置は、前記リードフレームの上面と前記端子の下面とが接続されるように、積層されており、
    前記樹脂部の上面が前記リードフレームの上面と実質的に同一レベルとなるように形成された、
    ことを特徴とする半導体装置。
  2. 前記リードフレームの上面と前記端子の下面とは、半田を介して接続されていることを特徴とする請求項１記載の半導体装置。
  3. 前記リードフレームの側面は前記樹脂部から露出していることを特徴とする請求項１又は２記載の半導体装置の製造方法。
  4. 絶縁性基板の上面に第１半導体チップを実装する工程と、
    前記第１半導体チップとリードフレームとを電気的に接続する工程と、
    前記絶縁性基板の下面と前記リードフレームの上面とが露出するように、前記前記絶縁性基板と前記第１半導体チップと前記リードフレームとを樹脂部により封止する工程と、
    前記絶縁性基板の下面に、前記第１半導体チップと電気的に接続されるように、外部接続端子を設ける工程と、
    第２半導体チップ、及び、前記第２半導体チップと電気的に接続され且つ下面が露出した端子を有する上部半導体装置を、前記リードフレームの上面と前記端子の下面とが接続されるように、積層する工程と、
    を有し、
    樹脂部により封止する工程においては、前記樹脂部の上面が前記リードフレームの上面と実質的に同一レベルとなるように形成する、
    ことを特徴とする半導体装置の製造方法。
  5. 前記上部半導体装置を積層する工程は、前記リードフレームの上面と前記端子の下面とが半田を介して接続されるように、積層する工程であることを特徴とする請求項４記載の半導体装置の製造方法。
  6. 前記樹脂部により封止する工程は、前記リードフレームの側面が露出するように封止する工程であることを特徴とする請求項４又は５記載の半導体装置の製造方法。
JP2008128361A 2008-05-15 2008-05-15 半導体装置及びその製造方法 Expired - Fee Related JP5149694B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008128361A JP5149694B2 (ja) 2008-05-15 2008-05-15 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008128361A JP5149694B2 (ja) 2008-05-15 2008-05-15 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2009277923A JP2009277923A (ja) 2009-11-26
JP5149694B2 true JP5149694B2 (ja) 2013-02-20

Family

ID=41443068

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008128361A Expired - Fee Related JP5149694B2 (ja) 2008-05-15 2008-05-15 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP5149694B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2924847B2 (ja) * 1997-04-11 1999-07-26 日本電気株式会社 半導体パッケージ
KR100302593B1 (ko) * 1998-10-24 2001-09-22 김영환 반도체패키지및그제조방법
JP3600138B2 (ja) * 2000-09-05 2004-12-08 シャープ株式会社 半導体装置
JP3941877B2 (ja) * 2005-11-16 2007-07-04 国立大学法人九州工業大学 両面電極パッケージ及びその製造方法
JP5217291B2 (ja) * 2006-08-04 2013-06-19 大日本印刷株式会社 樹脂封止型半導体装置とその製造方法、半導体装置用基材、および積層型樹脂封止型半導体装置

Also Published As

Publication number Publication date
JP2009277923A (ja) 2009-11-26

Similar Documents

Publication Publication Date Title
JP5529371B2 (ja) 半導体装置及びその製造方法
TWI401785B (zh) 多晶片堆疊封裝
US20060278970A1 (en) Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device
WO2007026392A1 (ja) 半導体装置およびその製造方法
JP2010010301A (ja) 半導体装置及びその製造方法
TW201312723A (zh) 晶片封裝結構及其製造方法
JP2006216776A (ja) 樹脂封止型半導体装置
KR20110076604A (ko) Ｐｏｐ 패키지 및 그 제조 방법
JP2005294443A (ja) 半導体装置及びその製造方法
JP2013219183A (ja) 積層型半導体装置、プリント回路板及び積層型半導体装置の製造方法
CN106847780B (zh) 框架具有多个臂的半导体器件及相关方法
JP5378643B2 (ja) 半導体装置及びその製造方法
TWI355731B (en) Chips-between-substrates semiconductor package and
JP4602223B2 (ja) 半導体装置とそれを用いた半導体パッケージ
JP2010087403A (ja) 半導体装置
JP2008085032A (ja) 半導体装置
JP2008277457A (ja) 積層型半導体装置および実装体
JP5149694B2 (ja) 半導体装置及びその製造方法
JP4181557B2 (ja) 半導体装置およびその製造方法
CN103594425B (zh) 软性基材的封装工艺及其结构
KR100923999B1 (ko) Ｐｃｂ를 사용하지 않는 적층 반도체 패키지 구조의 제조방법
KR20070108017A (ko) 반도체 칩 패키지
JP2007123942A (ja) 半導体装置
US8222726B2 (en) Semiconductor device package having a jumper chip and method of fabricating the same
JP5215032B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100402

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100616

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110513

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120731

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120830

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121022

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121130

R150 Certificate of patent or registration of utility model

Ref document number: 5149694

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151207

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees