JP2013219183A - 積層型半導体装置、プリント回路板及び積層型半導体装置の製造方法 - Google Patents

積層型半導体装置、プリント回路板及び積層型半導体装置の製造方法 Download PDF

Info

Publication number
JP2013219183A
JP2013219183A JP2012088555A JP2012088555A JP2013219183A JP 2013219183 A JP2013219183 A JP 2013219183A JP 2012088555 A JP2012088555 A JP 2012088555A JP 2012088555 A JP2012088555 A JP 2012088555A JP 2013219183 A JP2013219183 A JP 2013219183A
Authority
JP
Japan
Prior art keywords
wiring board
semiconductor device
semiconductor
stacked
plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012088555A
Other languages
English (en)
Other versions
JP5921297B2 (ja
Inventor
Yuya Okada
有矢 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2012088555A priority Critical patent/JP5921297B2/ja
Priority to US13/798,558 priority patent/US8836102B2/en
Priority to EP13161568.4A priority patent/EP2650917A3/en
Priority to CN201310119481.3A priority patent/CN103367265B/zh
Publication of JP2013219183A publication Critical patent/JP2013219183A/ja
Application granted granted Critical
Publication of JP5921297B2 publication Critical patent/JP5921297B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1432—Central processing unit [CPU]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】積層型半導体装置とプリント配線板との接続の信頼性を高めることを目的とする。
【解決手段】第１の半導体パッケージ１０１の第１の配線基板１０５には、外部接続端子１９０を介してメイン基板１８０のパッド１８１にそれぞれ接続される複数のパッド１０６が形成されている。第２の半導体パッケージ１０２の第２の半導体チップ１１１は第１の封止樹脂１１５で封止されている。第１の配線基板１０５と第２の配線基板１１３とは、金属ワイヤ１２１により電気的に接続されている。第１の半導体チップ１０３、金属ワイヤ１２１及び第２の半導体パッケージ１０２は、第２の封止樹脂１２２で封止されている。第１の半導体パッケージ１０１と第２の半導体パッケージ１０２との間には、封止樹脂１１５，１２２よりも線膨張係数が大きい板部材１２３が設けられている。
【選択図】図２

Description

本発明は、第１の半導体パッケージ上に第２の半導体パッケージを積層した積層型半導体装置、積層型半導体装置を有するプリント回路板及び積層型半導体装置の製造方法に関するものである。
携帯情報機器やデジタルスチルカメラ、デジタルビデオカメラ等の電子機器の小型化及び高機能化に伴って、半導体装置の高密度化及び小型化が要求されている。これらの要求に応えるため、積層型半導体装置の開発が行われている。
積層型半導体装置としては、半導体素子を複数積層する、ＭＣＰ（Ｍｕｌｔｉ Ｃｈｉｐ Ｐａｃｋａｇｅ）型の積層型半導体装置が存在する。しかしながら、半導体素子単体に対して動作検査を行うことは難しいため、ＭＣＰ型の積層型半導体装置が完成するまで、内部の複数の半導体素子が動作するか分からない。そのため、最終的なＭＣＰ型の積層型半導体装置の歩留まりは、各々の半導体素子の良品率の掛け合わせになるため、大きく低下する。また積層する半導体素子の数が増えるほど、この歩留まり低下はさらに高くなる。
一方で半導体素子は、半導体パッケージに内蔵された状態ならば動作検査が容易なため、歩留まり高く積層型半導体装置を製造するためには、動作検査済みで良品保証されている半導体パッケージを積層するのが望ましい。
そこで、積層型半導体装置として、ＰｉＰ（Ｐａｃｋａｇｅ ｉｎ Ｐａｃｋａｇｅ）型のものが開発されている（特許文献１参照）。この種の積層型半導体装置は、第１の半導体パッケージに樹脂封止された第２の半導体パッケージを積層して、第１の半導体パッケージの半導体素子と共に第２の半導体パッケージを樹脂封止して構成されている。そして、第１の半導体パッケージの配線基板と第２の半導体パッケージの配線基板とは、金属ワイヤで接続されている。
上記特許文献１で提案されているＰｉＰ型の積層型半導体装置は、複数の半導体素子を積層するＭＣＰ型の積層型半導体装置に比べ、封止樹脂の厚さが大きくなる。例えば、ＭＣＰ型の積層型半導体装置における複数の半導体素子は、５０μｍ〜１００μｍ程度の厚みであるが、ＰｉＰ型の積層型半導体装置では、第２の半導体パッケージが５００μｍ以上の厚みとなる。そのため、ＰｉＰ型の積層型半導体装置は、第２の半導体パッケージの封止樹脂も含めて、積層型半導体装置の体積に占める封止樹脂の体積の割合が非常に大きくなる。
ところで、半導体素子は、Ｓｉ等の半導体で構成されている。一方、半導体素子に電気接続される半導体パッケージの配線基板は、半導体素子よりも線膨張係数の大きい有機材料や、配線層としての銅箔で構成されている。
そこで、一般的に封止樹脂材料は、半導体素子と配線基板との線膨張係数の不整合を低減し、半導体素子と配線基板との電気接続部を保護するため、半導体素子の線膨張係数に近づけたものが選定される。そのため、ＰｉＰ型の積層型半導体装置では、ＭＣＰ型の積層型半導体装置と比べ、熱膨張が非常に低くなる。
特許第４５９４７７７号公報
上述したような積層型半導体装置は、携帯情報機器やデジタルスチルカメラ、デジタルビデオカメラ等の電子機器中で外部接続端子としてはんだボールを介し、プリント配線板であるメイン基板に電気的に接続される。メイン基板は、積層型半導体装置の半導体素子や封止樹脂よりも線膨張係数の高いガラスエポキシ樹脂（１３〜４０ｐｐｍ）や配線の銅箔（１５〜２０ｐｐｍ）で構成されている。使用環境や電子機器の内部の電子部品や半導体装置の動作時の発熱により、電子機器の内部で温度上昇が発生すると、積層型半導体装置及びメイン基板は熱膨張する。
ところが、ＰｉＰ型の積層型半導体装置は、ＭＣＰ型の積層型半導体装置と比較して、積層型半導体装置の全体の体積に占める封止樹脂の体積の割合が非常に大きい。また封止樹脂の線膨張係数は、メイン基板と比べて非常に低いため、ＰｉＰ型の積層型半導体装置は、メイン基板と比較して熱膨張が小さい。
そのため、積層型半導体装置及びメイン基板の熱膨張時には、はんだボール等の外部接続端子と配線基板との接続面は、外部接続端子とメイン基板との接続面と比べて変位量が小さい。この変位量の差により、はんだボール等の外部接続端子には大きな歪みが生じ、この歪みが外部接続端子に金属疲労として蓄積される。
そして電子機器の動作の繰り返しに伴い、歪みの発生が繰り返されることで外部接続端子には金属疲労が蓄積し、最終的に外部接続端子は破断してしまう。特に積層型半導体装置の隅部に位置する外部接続端子は積層型半導体装置の中心から最も距離が遠いため、積層型半導体装置とメイン基板の変位の差が最も大きくなり、最も高い歪みが生じる。結果として、積層型半導体装置とメイン基板との間の外部接続端子の中で、最も早期に破断を引き起こす可能性が高い。
このように、ＰｉＰ型の積層型半導体装置では、線膨張係数の低い封止樹脂で封止した半導体パッケージをさらに封止樹脂で封止した構造であるために、メイン基板へ接続後の積層型半導体装置の接続信頼性が低くなる問題があった。
そこで、本発明は、積層型半導体装置とプリント配線板との接続信頼性を向上させることを目的とするものである。
本発明の積層型半導体装置は、第１の半導体素子、及び一方の平面に前記第１の半導体素子が実装され、他方の平面にプリント配線板に電気的に接続される導体からなるパッドが複数形成された第１の配線基板を有する第１の半導体パッケージと、第２の半導体素子、一方の平面に前記第２の半導体素子が実装された第２の配線基板、及び前記第２の半導体素子を封止する第１の封止樹脂を有する第２の半導体パッケージと、前記第１の配線基板と前記第２の配線基板とを電気的に接続する金属ワイヤと、前記第１の半導体素子、前記金属ワイヤ及び前記第２の半導体パッケージを封止する第２の封止樹脂と、前記第１の半導体パッケージと前記第２の半導体パッケージとの間に介在され、前記第１及び第２の封止樹脂よりも線膨張係数が大きい板部材と、を備えたことを特徴とする。
また、本発明の積層型半導体装置の製造方法は、第１の半導体素子、及び一方の平面に前記第１の半導体素子が実装され、他方の平面にプリント配線板に電気的に接続される導体からなるパッドが複数形成された第１の配線基板を有する第１の半導体パッケージと、第２の半導体素子、一方の平面に前記第２の半導体素子が実装された第２の配線基板、及び前記第２の半導体素子を封止する第１の封止樹脂を有する第２の半導体パッケージと、を備えた積層型半導体装置の製造方法において、前記第１の封止樹脂よりも線膨張係数の大きい板部材を、複数並べて配置した前記第１の半導体パッケージ上に各々供給して、前記各板部材を前記各第１の半導体パッケージにそれぞれ固着する第１の固着工程と、前記各板部材上に、それぞれ前記第２の半導体パッケージを供給し、前記各第２の半導体パッケージを前記各板部材にそれぞれ固着する第２の固着工程と、前記各第１の配線基板と前記各第２の配線基板とをそれぞれ金属ワイヤで電気的に接続するワイヤボンディング工程と、前記各第１の半導体素子、前記各金属ワイヤ及び前記各第２の半導体パッケージを、前記板部材よりも線膨張係数が小さい第２の封止樹脂で一括封止する封止工程と、前記第２の封止樹脂を切断して個々の積層型半導体装置に個片化する個片化工程と、を備えたことを特徴とする。
本発明によれば、第１及び第２の封止樹脂よりも線膨張係数が大きい板部材が、第１の半導体パッケージと第２の半導体パッケージとの間に介在されるので、板部材の周囲の熱膨張による変位を増加させることができる。これにより、第１の配線基板の熱膨張による変位を増加させることができる。したがって、第１の配線基板の一方の面の変位量と、これに対向するプリント配線板の面の変位量との変位差が小さくなり、パッドに接続される外部接続端子にかかる歪力を低減することができ、プリント配線板との接続の信頼性を向上させることができる。
本発明の第１実施形態に係るプリント回路板の積層型半導体装置の概略構成を示す説明図であり、（ａ）は積層型半導体装置の平面図、（ｂ）は積層型半導体装置の底面図である。 図１（ａ）のＡ−Ａ線に沿う断面図である。 本発明の第１実施形態にかかるプリント回路板の積層型半導体装置の製造工程の一例を示す説明図である。 本発明の第１実施形態にかかるプリント回路板の積層型半導体装置の製造工程の一例を示す説明図である。 本発明の第１実施形態に係るプリント回路板の積層型半導体装置と、板部材を用いない積層型半導体装置との外部接続端子に発生するせん断応力の比較結果を示すグラフである。 本発明の第２実施形態に係るプリント回路板の積層型半導体装置の概略構成を示す説明図であり、（ａ）は積層型半導体装置の平面図、（ｂ）は積層型半導体装置の底面図である。 本発明の第３実施形態に係るプリント回路板の積層型半導体装置の概略構成を示す説明図であり、（ａ）は積層型半導体装置の平面図、（ｂ）は積層型半導体装置の底面図である。 本発明の第４実施形態にかかるプリント回路板の積層型半導体装置の製造工程の一例を示す説明図である。 本発明の第４実施形態にかかるプリント回路板の積層型半導体装置の製造工程の一例を示す説明図である。 本発明の第５実施形態に係るプリント回路板の積層型半導体装置の概略構成を示す説明図であり、（ａ）は積層型半導体装置の平面図、（ｂ）は（ａ）のＢ−Ｂ線に沿う断面図である。
以下、本発明を実施するための形態を、図面を参照しながら詳細に説明する。
［第１実施形態］
図１は、本発明の第１実施形態に係るプリント回路板の積層型半導体装置の概略構成を示す説明図であり、図１（ａ）は積層型半導体装置の平面図、図１（ｂ）は積層型半導体装置の底面図である。図２は、図１（ａ）のＡ−Ａ線に沿う断面図である。
図２に示すように、プリント回路板１００は、積層型半導体装置１５０と、プリント配線板であるメイン基板１８０とを備えている。積層型半導体装置１５０は、メイン基板１８０の両平面１８０ａ，１８０ｂのうち一方の平面１８０ａに実装されている。積層型半導体装置１５０は、ＰｉＰ（Ｐａｃｋａｇｅ ｉｎ Ｐａｃｋａｇｅ）型の積層型半導体装置であり、第１の半導体パッケージ１０１と、第１の半導体パッケージ１０１上に積層された第２の半導体パッケージ１０２とを備えている。
まず、第１の半導体パッケージ１０１は、第１の半導体素子としての第１の半導体チップ１０３と、第１の配線基板１０５とを有している。第１の配線基板１０５は、一方の平面１０５ａと、一方の平面１０５ａとは反対側の他方の平面１０５ｂとを有している平板状に形成された四角形状のインターポーザである。第１の配線基板１０５の一方の平面１０５ａには、第１の半導体チップ１０３が実装され、他方の平面１０５ｂには、導体で形成され、外部接続端子１９０が接続される複数のパッド１０６が形成されている。複数のパッド１０６は、図１（ｂ）に示すように、互いに間隔をあけてアレイ状に配置されている。
図２に示すように、第１の半導体チップ１０３は、第１の配線基板１０５の平面１０５ａ（又は平面１０５ｂ）に垂直な方向（法線方向）である矢印Ｘ方向から見て、第１の配線基板１０５の面積よりも小面積に形成されている。第１の半導体チップ１０３は、第１の配線基板１０５の一方の平面１０５ａにフェースアップで設けられ、第１の配線基板１０５の一方の平面１０５ａに接着剤１０４で接着固定されている。そして、第１の半導体チップ１０３は、複数の金属ワイヤ１０９で第１の配線基板１０５の一方の平面１０５ａに電気的に接続されている。
なお、第１の半導体パッケージ１０１は、第１の半導体チップ１０３、第１の配線基板１０５の一方の平面１０５ａ、及び金属ワイヤ１０９を封止する封止樹脂を有する構造でもよいが、本第１実施形態では、封止樹脂を有さない構造の場合について説明する。
また、第１の半導体チップ１０３は、第１の配線基板１０５の一方の平面１０５ａにフェースダウンで実装される場合であってよい。この場合には、第１の半導体チップ１０３の突起電極により第１の配線基板１０５の一方の平面１０５ａに電気的に接続されている構造であってもよい。その際、第１の半導体チップ１０３と第１の配線基板１０５との間の突起電極は、封止樹脂により保護されている構造とするのがよい。第１の半導体チップ１０３が第１の配線基板１０５にフェースダウンで実装された構造の場合、突起電極には、はんだバンプやＣｕバンプ、Ａｕバンプを用いることができる。また、第１の半導体チップ１０３と第１の配線基板１０５との間の樹脂にはシリカ入り熱硬化性樹脂を用いることができる。
第２の半導体パッケージ１０２は、第２の半導体素子としての第２の半導体チップ１１１と、第２の配線基板１１３と、を有している。第２の配線基板１１３は、一方の平面１１３ａと、一方の平面１１３ａとは反対側の他方の平面１１３ｂとを有している平板状に形成された四角形状のインターポーザである。第２の配線基板１１３は、矢印Ｘ方向から見て、第１の配線基板１０５の面積よりも小面積に形成されている。そして、第２の配線基板１１３は、矢印Ｘ方向から見て、第１の配線基板１０５の外周からはみ出さないように、第１の配線基板１０５の領域内に配置されて、第１の配線基板１０５と重なっている。
第２の配線基板１１３の一方の平面１１３ａには、第２の半導体チップ１１１が実装されている。この第２の半導体チップ１１１は、矢印Ｘ方向から見て、第２の配線基板１１３の面積よりも小面積に形成されている。第２の半導体チップ１１１は、第２の配線基板１１３の一方の平面１１３ａにフェースアップで設けられ、接着剤１１２で接着固定されている。第２の半導体チップ１１１と第２の配線基板１１３の一方の平面１１３ａとは、金属ワイヤ１１４で電気的に接続されている。そして、第２の配線基板１１３の一方の平面１１３ａ、第２の半導体チップ１１１及び金属ワイヤ１１４が第１の封止樹脂１１５で封止されている。
なお、第２の半導体チップ１１１は、第２の配線基板１１３の一方の平面１１３ａにフェースダウンで実装される場合であってもよい。この場合には、第２の半導体チップ１１１の突起電極により第２の配線基板１１３の一方の平面１１３ａに電気的に接続されている構造であってもよい。
本第１実施形態では、第１の配線基板１０５の一方の平面１０５ａと第２の配線基板１１３の一方の平面１１３ａとが互いに対向するように配置されている。第１の配線基板１０５の一方の平面１０５ａには、複数の電極１１０（図１（ａ））が形成されており、第２の配線基板１１３の他方の平面１１３ｂには、複数の電極１１６（図１（ａ））が形成されている。各電極１１０と各電極１１６とは、それぞれ金属ワイヤ１２１で電気的に接続されている。このように複数の金属ワイヤ１２１で第１の配線基板１０５と第２の配線基板１１３とが接続されているので、はんだボールで接続する場合と比較して、配線密度を向上させることができる。本第１実施形態の金属ワイヤ１０９，１１４，１２１としては、例えば金ワイヤや銅ワイヤ、銀ワイヤを用いることができる。
第１の半導体チップ１０３は、例えばＣＰＵ等であり、第２の半導体チップ１１１は、例えばメモリ等である。そして、第１の半導体チップ１０３と第２の半導体チップ１１１とは、配線基板１０５，１１３及び金属ワイヤ１２１を介して、信号の送受信を行う。第１の半導体チップ１０３は、１つであっても複数であってもよく、また、第２の半導体チップ１１１も、１つであっても複数であってもよい。
図２に示すように、第１の配線基板１０５の一方の平面１０５ａ、第１の半導体チップ１０３、金属ワイヤ１２１及び第２の半導体パッケージ１０２は、第２の封止樹脂１２２により封止されている。第２の封止樹脂１２２の樹脂材は、第１の封止樹脂１１５と同一樹脂材であってもよいし、異なる樹脂材であってもよい。
プリント配線板であるメイン基板１８０は、一方の平面１８０ａに、積層型半導体装置１５０の第１の配線基板１０５に形成されたパッド１０６と相対する位置に、導体からなるパッド１８１が複数形成されている。そして、各パッド１０６と各パッド１８１とがそれぞれ外部接続端子１９０で電気的及び物理的に接続されている。外部接続端子１９０としては、例えばはんだボールや、剛球にはんだの膜を形成したボール、Ｃｕピラー、Ａｕピラー等を用いることができる。
本第１実施形態では、積層型半導体装置１５０は、第１の半導体パッケージ１０１と第２の半導体パッケージ１０２との間に介在された板部材１２３を備えている。本第１実施形態では、板部材１２３は、第１の半導体チップ１０３と第１の封止樹脂１１５との間に介在される。
板部材１２３は、第１及び第２の封止樹脂１１５，１２２よりも線膨張係数が大きい部材であり、本第１実施形態では、第１の半導体チップ１０３、金属ワイヤ１２１及び第２の半導体パッケージ１０２と共に第２の封止樹脂１２２で封止されている。
第１の半導体チップ１０３上には、接着剤１２４によりスペーサ１２５が接着されている。スペーサ１２５上には接着剤１２６により板部材１２３が接着されている。なお、第１の半導体チップ１０３が第１の配線基板１０５の一方の平面１０５ａにフェースダウンで実装された場合は、このスペーサ１２５は不要であり、半導体チップ１０３の露出面に接着剤で板部材１２３が接着される。板部材１２３上には接着剤１２７により第２の半導体パッケージ１０２の第１の封止樹脂１１５が接着されている。
本第１実施形態の材料として例えば接着剤１０４，１１２，１２４，１２６，１２７に熱硬化性樹脂シートを、封止樹脂１１５，１２２にはシリカ入り熱硬化性樹脂を用いることができる。その場合、接着剤１０４，１１２，１２４，１２６，１２７の線膨張係数は５．０〜８．０Ｅ−０５／Ｋ程度であり、封止樹脂１１５，１２２の線膨張係数は０．９〜１．３Ｅ−０５／Ｋ程度である。
またメイン基板１８０としては、例えば、基材にガラスエポキシ樹脂、配線層に銅箔を用いることができる。そのときのメイン基板１８０の線膨張係数は１．４〜１．６Ｅ−０５／Ｋ程度である。
また封止樹脂１１５，１２２よりも大きい線膨張係数を有する板部材１２３は、メイン基板１８０よりも大きい線膨張係数を有していることが好ましい。例えば板部材１２３を構成する材料としては、樹脂材料では線膨張係数が４〜８Ｅ−０５／Ｋ程度のエポキシ樹脂、金属材料では１．７Ｅ−０５／Ｋ程度の銅系合金を使用することができる。
つまり、第１の封止樹脂１１５及び第２の封止樹脂１２２は、第１の半導体チップ１０３及び第２の半導体チップ１１１を保護するため、第１の半導体チップ１０３及び第２の半導体チップ１１１の線膨張係数に近い線膨張係数の樹脂としている。したがって、メイン基板１８０は、半導体チップ１０３，１１１及び封止樹脂１１５，１２２よりも線膨張係数が大きい。また、積層型半導体装置１５０は、ＰｉＰ型であるため、ＭＣＰ型の積層型半導体装置よりも封止樹脂の矢印Ｘ方向の厚さが大きい。
そこで、本第１実施形態では、板部材１２３の線膨張係数を封止樹脂１１５，１２２の線膨張係数よりも大きくしている。これにより、板部材１２３の周囲の熱膨張による変位を増加させることができ、第１の配線基板１０５の熱膨張による変位を増加させることができる。したがって、第１の配線基板１０５の一方の平面１０５ａの変位量と、これに対向するメイン基板１８０の平面１８０ａの変位量との変位差が小さくなり、外部接続端子１９０にかかる歪力を低減することができ、外部接続端子１９０の歪みを低減できる。これにより、パッド１０６と外部接続端子１９０との接続面、及び外部接続端子１９０とパッド１８１との接続面に発生する破断を抑制することができ、積層型半導体装置１５０とメイン基板１８０との接続の信頼性を向上させることができる。よって、積層型半導体装置１５０の寿命を向上させることができる。
また、板部材１２３は、メイン基板１８０と比較しても大きい線膨張係数を有しているため、積層型半導体装置１５０及びメイン基板１８０の熱膨張に伴う変位の不整合をより効果的に低減することができる。
ここで、複数の外部接続端子１９０のうち、積層型半導体装置１５０及びメイン基板１８０の熱膨張により歪力が最も大きく作用するのは、図１（ｂ）に示す第１の配線基板１０５の４つの隅部１０８に位置する４つの外部接続端子１９１である。
本第１実施形態では、板部材１２３は、図１（ａ）及び図１（ｂ）に示すように、矢印Ｘ方向（図２）から見て、第１の配線基板１０５よりも小面積の略四角形状の板本体１３１と、板本体１３１の各隅部からそれぞれ突出する４つの突出片１３２とからなる。
各突出片１３２は、矢印Ｘ方向から見て、板本体１３１から、複数のパッド１０６のうち第１の配線基板１０５の４つの隅部１０８に配置された４つの隅部パッド１０７の位置までそれぞれ突出するように形成されている。
このように、第１の配線基板１０５が四角形状であるので、板部材１２３は、４つの隅部１０８に対応して、４つの突出片１３２を有しているのがよい。なお、突出片１３２の数は、４つよりも少なくてもよく、４つに限定するものではない。ここで、隣り合う２つの突出片１３２の間の領域Ｒは、金属ワイヤ１２１を配線するための領域となっている。
このように突出片１３２を設けることで、金属ワイヤ１２１を配線する領域Ｒを確保しつつ、隅部パッド１０７に接続される外部接続端子１９１にかかる歪力を効果的に低減することができる。また、板部材１２３は、第１の配線基板１０５の４隅部１０８に位置する外部接続端子１９１だけでなく、その周囲の外部接続端子に発生する歪みも低減できる。これにより、パッド１０６と外部接続端子１９０との接続面（特に隅部パッド１０７と外部接続端子１９１との接続面）、及び外部接続端子１９０（特に外部接続端子１９１）とパッド１８１との接続面に発生する破断を効果的に抑制することができる。よって、積層型半導体装置１５０とメイン基板１８０との接続の信頼性をより向上させることができ、積層型半導体装置１５０の寿命をより向上させることができる。
図３及び図４は、本発明の第１実施形態にかかるプリント回路板１００の積層型半導体装置１５０の製造工程の一例を示す説明図である。図３（ａ）は、積層型半導体装置１５０の製造工程におけるスペーサ固着工程を示す説明図である。図３（ｂ）は、積層型半導体装置１５０の製造工程における第１の固着工程を示す説明図である。図３（ｃ）は、積層型半導体装置１５０の製造工程における第２の固着工程を示す説明図である。図３（ｄ）は、積層型半導体装置１５０の製造工程におけるワイヤボンディング工程を示す説明図である。図４（ａ）は、積層型半導体装置１５０の製造工程における封止工程を示す説明図である。図４（ｂ）は、積層型半導体装置１５０の製造工程における外部接続端子取付工程を示す説明図である。図４（ｃ）は、積層型半導体装置１５０の製造工程における個片化工程を示す説明図である。図４（ｄ）は、製造された積層型半導体装置１５０をメイン基板１８０に搭載する搭載工程を示す説明図である。
まず、図３（ａ）に示すように、複数の第１の半導体パッケージ１０１が連結されたシート状態の半導体装置１４０の上に接着剤１２４として熱硬化性樹脂シートを用いてスペーサ１２５を接着し、接着剤１２４を熱硬化させる。
次に、図３（ｂ）に示すように、板部材１２３を、複数並べて配置した第１の半導体パッケージ１０１上に各々供給して、各板部材１２３を各第１の半導体パッケージ１０１にそれぞれ固着する。具体的には、半導体パッケージ１０１上に設けたスペーサ１２５上に接着剤１２６としての熱硬化性樹脂シートを用いて板部材１２３を接着し、接着剤１２６を熱硬化させる。ここで、板部材１２３は、図１（ｂ）に示すように、板本体１３１と突出片１３２とで構成されており、板部材１２３の板本体１３１が第１の半導体パッケージ１０１上に固着される。その際、板本体１３１は、第１の配線基板１０５の平面に垂直な方向から見て、第１の配線基板１０５の外周からはみ出さない位置、即ち第１の半導体チップ１０３上のスペーサ１２５上に固着される。
次に、図３（ｃ）に示すように、各板部材１２３上に、それぞれ第２の半導体パッケージ１０２を供給し、各第２の半導体パッケージ１０２を各板部材１２３にそれぞれ固着する。具体的には、板部材１２３上に、第２の半導体パッケージ１０２を接着剤１２７として熱硬化性樹脂シートを用いて接着し、接着剤１２７を熱硬化させる。その際、第２の配線基板１１３は、第１の配線基板１０５の平面に垂直な方向から見て、第１の配線基板１０５の外周からはみ出さない位置、即ち板本体１３１上に固着される。
次に、図３（ｄ）に示すように、各第１の配線基板１０５と各第２の配線基板１１３とをそれぞれ金属ワイヤ１２１でワイヤボンディングにより電気的に接続する。ここで、第２の配線基板１１３は、第１の配線基板１０５の平面に垂直な方向から見て、第１の配線基板１０５よりも小面積であり、且つ第１の配線基板１０５の領域内に配置されており、第１の配線基板１０５の外周からはみ出していない。また、板本体１３１は、第１の配線基板１０５の平面に垂直な方向から見て、第２の配線基板１１３の面積以下の面積であり、且つ第２の配線基板１１３の領域内に配置されているので、第２の配線基板１１３の外周からはみ出していない。したがって、ワイヤボンディングの作業時に板本体１３１が干渉することがなく、ワイヤボンディングの作業性がよい。
次に、図４（ａ）に示すように、各第１の半導体パッケージ１０１、各金属ワイヤ１２１及び各第２の半導体パッケージ１０２と共に、各板部材１２３を、第２の封止樹脂１２２で一括封止する。具体的には、第１の配線基板１０５の一方の平面１０５ａ、第１の半導体チップ１０３、金属ワイヤ１２１、第２の半導体パッケージ１０２及び板部材１２３を第２の封止樹脂１２２で一括封止する。その際、第２の封止樹脂１２２としてシリカ入り熱硬化性樹脂を用いてトランスファーモールドにより封止し、第２の封止樹脂１２２を熱硬化させる。
次に、図４（ｂ）に示すように、第１の配線基板１０５の下面のパッドに外部接続端子１９０としてはんだボールを搭載し、リフローにより接続する。次に、図４（ｃ）に示すように、第２の封止樹脂１２２と共にシート状態の半導体装置１４０をダイシングにより切断して個々の積層型半導体装置１５０に個片化する。次に、図４（ｄ）に示すように、積層型半導体装置１５０を、外部接続端子１９０を介してメイン基板１８０にリフローにより接続する。
このような製造方法で積層型半導体装置１５０を製造することにより、第１の半導体パッケージ１０１や第２の半導体パッケージ１０２に予め特別な加工を施すことなく、積層型半導体装置１５０の４隅に接続される外部接続端子１９１に発生する歪みを低減できる。また組み合わせる第１の半導体パッケージ１０１や第２の半導体パッケージ１０２の形状を変更した場合でも、その形状に合わせて容易に板部材１２３の形状を変更することができる。
なお、本第１実施形態の第１の固着工程において、板部材が複数連結された状態のシート状板材を第１の半導体パッケージ上に供給するようにしてもよい。その際、個片化工程では、第２の封止樹脂と共にシート状板材及びシート状の半導体装置が切断されることとなる。
次に、プリント回路板１００の効果を確認すべく、積層型半導体装置１５０に設けた外部接続端子１９０に発生するせん断応力を、構造解析により算出した。温度条件は一般的に信頼性試験として行われる温度サイクル試験条件である、高温側が１２５℃、低温側が−２５℃とした。
積層型半導体装置１５０の第１の半導体パッケージ１０１の構造解析モデルは以下のように設定した。第１の配線基板１０５は、導体に銅箔を使用した１８ｍｍ□、０．５ｍｍ厚、線膨張係数１．４７Ｅ−０５／Ｋ、ヤング率３９Ｇｐａのガラスエポキシ基板とした。また、第１の半導体チップ１０３の構造解析モデルは、７ｍｍ□、０．０８ｍｍ厚、線膨張係数２．５０Ｅ−０６／Ｋ、ヤング率１７０ＧｐａのＳｉ半導体チップとした。第１の半導体チップ１０３と第１の配線基板１０５との接続はフェースダウン実装した。第１の半導体チップ１０３と第１の配線基板１０５との間は、０．０２ｍｍ厚、線膨張係数３．３０Ｅ−０５／Ｋ、ヤング率７Ｇｐａのシリカ入り熱硬化性樹脂で保護された構造とした。また第１の配線基板１０５の下面には、外部接続端子１９０として、径０．３ｍｍ高さ０．３ｍｍのはんだボールを０．５ｍｍピッチで配置した。はんだボールの線膨張整数は２．１Ｅ−０５／Ｋ、ヤング率は４４Ｇｐａとした。
第２の半導体パッケージ１０２の構造解析モデルは以下のように設定した。第２の半導体パッケージ１０２は、第２の半導体チップ１１１が２枚フェースアップ実装により搭載され、第１の封止樹脂１１５により封止された構造とした。
第２の配線基板１１３は、導体に銅箔を使用した１４ｍｍ□、０．２４ｍｍ厚、線膨張係数１．４７Ｅ−０５／Ｋ、ヤング率３９Ｇｐａのガラスエポキシ基板とした。また第２の半導体チップ１１１は７ｍｍ□、０．０６ｍｍ厚、線膨張係数２．５０Ｅ−０６／Ｋ、ヤング率１７０ＧｐａのＳｉ半導体チップとした。１枚目の第２の半導体チップは、熱硬化性樹脂シートを用いて第２の配線基板１１３に接着されており、２枚目の第２の半導体チップは、熱硬化性樹脂シートを用いて１枚目の半導体チップ上に接着した。熱硬化性樹脂シートは７ｍｍ□、０．０２ｍｍの厚さであり、線膨張係数は７．３Ｅ−０５／Ｋ、ヤング率２．４Ｇｐａとした。第１の封止樹脂１１５はシリカ入り熱硬化性樹脂でありその厚さは第２の配線基板１１３の表面から０．３１ｍｍ、線膨張係数は１．１３Ｅ−０５／Ｋ、ヤング率２０Ｇｐａとした。
また板部材１２３の厚さは０．０５ｍｍとし、１４ｍｍ□の四角形の板本体１３１の４隅から２ｍｍ幅の突出片１３２が第１の配線基板１０５の４隅部１０８に向かって延び、その端面が第１の配線基板１０５の端面と同一平面となる形状とした。
板部材１２３の材質は銅合金とし、線膨張係数は１．７−０５／Ｋ、ヤング率は１２７Ｇｐａとした。板部材１２３の突出片１３２は、隅部１０８に位置する外部接続端子１９１としてのはんだボールの直上を覆う形状とした。
第１の半導体パッケージ１０１と板部材１２３とを接着する接着剤、板部材１２３と第２の半導体パッケージ１０２とを接着する接着剤はシリカ入り熱硬化性樹脂とした。シリカ入り熱硬化性樹脂の厚さは０．０２ｍｍ、線膨張係数は８．０Ｅ−０５／Ｋ、ヤング率は３３Ｇｐａとし、第１の半導体パッケージ１０１と板部材１２３との間では７ｍｍ□、板部材１２３と第２の半導体パッケージ１０２との間では１４ｍｍ□とした。
第１の半導体パッケージ１０１、第２の半導体パッケージ１０２及び板部材１２３の封止には、第１の封止樹脂としてシリカ入り熱硬化性樹脂を用いることとした。その厚さは第１の配線基板１０５の表面から０．８９ｍｍ、線膨張係数は１．１３Ｅ−０５／Ｋ、ヤング率は２０Ｇｐａとした。
またはんだボールを介して積層型半導体装置１５０を接続するメイン基板１８０は、導体に銅箔を使用した３６ｍｍ□、０．５ｍｍ厚、線膨張係数１．４７Ｅ−０５／Ｋ、ヤング率３９Ｇｐａのガラスエポキシ基板とした。はんだボールを除く、積層型半導体装置１５０の各層は同軸中心で積層されている。
また、比較対象として板部材を用いない積層型半導体装置に関しても積層型半導体装置の外部接続端子に発生するせん断応力を構造解析により算出した。
板部材を用いない積層型半導体装置の第１の半導体パッケージとしては、本第１実施形態による第１の半導体パッケージ１０１のモデルを用いた。また板部材を用いない積層型半導体装置の第２の半導体パッケージとしては、板部材を用いない分、封止樹脂厚を本第１実施形態による第２の半導体パッケージ１０２よりも０．０７ｍ厚くした第２の半導体パッケージのモデルを用いた。
板部材を用いない積層型半導体装置の第１の半導体パッケージと第２の半導体パッケージの接着剤は、本第１実施形態による積層型半導体装置のモデルと同様に、シリカ入り熱硬化性樹脂とした。シリカ入り熱硬化性樹脂は７ｍｍ□、厚さは０．０２ｍｍ、線膨張係数は８．０Ｅ−０５／Ｋヤング率は３３Ｇｐａとした。
板部材を用いない積層型半導体装置の第１の半導体パッケージと第２の半導体パッケージの封止には封止樹脂としてシリカ入り熱硬化性樹脂を用いることとした。その厚さは本第１実施形態による積層型半導体装置のモデルと同様に、第１の配線基板の表面から０．８２ｍｍ、線膨張係数は１．１３Ｅ−０５／Ｋ、ヤング率は２０Ｇｐａとした。板部材を用いない積層型半導体装置のモデルも、はんだボールを除く各層は、同軸中心で積層されている。またメイン基板は、本第１実施形態による積層型半導体装置のモデルと同様に、導体に銅箔を使用した３６ｍｍ□、０．５ｍｍ厚、線膨張係数１．４７Ｅ−０５／Ｋ、ヤング率３９Ｇｐａのガラスエポキシ基板とした。
図５は、本発明の第１実施形態に係るプリント回路板の積層型半導体装置と、板部材を用いない積層型半導体装置との外部接続端子に発生するせん断応力の比較結果を示すグラフである。複数の外部接続端子のうち、外周の外部接続端子であって、第１の配線基板の隅部に対応する外部接続端子を１番とし、基板外周に沿って順次外部接続端子に昇べきの順で番号を付与した。本第１実施形態のモデルによる積層型半導体装置の外部接続端子は、１〜３番までがその直上を板の突出片で覆われており、４番はその直上の半分が板の突出片で覆われているものとした。
図５に示すように、基板隅の外部接続端子に最も高い応力が発生しているが、本第１実施形態による積層型半導体装置の外部接続端子は、板部材の突出片の効果により、せん断応力が約一割低下していることが確認できた。
次に、本第１実施形態による積層型半導体装置の構造のモデルと、板部材を用いない積層型半導体装置の構造のモデルとを用いて、第１の配線基板の４隅に位置する外部接続端子に発生する歪みを算出した。
板部材を用いない積層型半導体装置の構造の場合、第１の配線基板の４隅の外部接続端子に発生する歪みは、約０．００８４であった。これに対し、本第１実施形態による積層型半導体装置の構造の場合、第１の配線基板の４隅の外部接続端子に発生する歪みは、約０．００４０と、比較例の半分以下であった。
次にこの歪みの値を用い、于強、白鳥正樹著「ＢＧＡはんだ接合部の形状を考慮した疲労寿命評価」エレクトロニクス実装学会誌 １［４］２７８〜２８３ （１９９８）の文献の記載に基づいて、温度サイクル試験による外部接続端子の破断寿命を確認した。
板部材を用いない積層型半導体装置の構造の場合、第１の配線基板の４隅の外部接続端子の破断寿命が約１４００サイクル相当だった。これに対し、本第１実施形態による積層型半導体装置の構造の外部接続端子の破断寿命は６３００サイクル相当と、比較例の４倍以上の接続信頼性の向上が確認できた。
［第２実施形態］
次に、本発明の第２実施形態に係るプリント回路板の積層型半導体装置について説明する。図６は、本発明の第２実施形態に係るプリント回路板の積層型半導体装置の概略構成を示す説明図であり、図６（ａ）は積層型半導体装置の平面図、図６（ｂ）は積層型半導体装置の底面図である。なお、図６に示す本第２実施形態の積層型半導体装置おいて上記第１実施形態の積層型半導体装置と同様の構成については、同一符号を付して説明を省略する。
本第２実施形態の積層型半導体装置２５０は、上記第１実施形態の板部材１２３とは異なる形状の板部材２２３を備えているものである。板部材２２３は、上記第１実施形態と同様、第１及び第２の封止樹脂（不図示）よりも線膨張係数が大きい部材である。
板部材２２３は、第１の配線基板１０５の平面に垂直な方向から見て、第１の配線基板１０５よりも小面積の略四角形状の板本体２３１と、板本体２３１の各隅部からそれぞれ突出する４つの突出片２３２とからなる。
各突出片２３２は、第１の配線基板１０５の平面に垂直な方向から見て、板本体２３１から、複数のパッド１０６のうち第１の配線基板１０５の４つの隅部１０８に配置された４つの隅部パッド１０７の位置までそれぞれ突出するように形成されている。
このように、第１の配線基板１０５が四角形状であるので、板部材２２３は、４つの隅部１０８に対応して、４つの突出片２３２を有しているのがよい。なお、突出片２３２の数は、４つよりも少なくてもよく、４つに限定するものではない。ここで、隣り合う２つの突出片２３２の間の領域Ｒは、金属ワイヤ１２１を配線するための領域となっている。
突出片２３２は、第１の配線基板１０５の平面に垂直な方向から見て、隅部パッド１０７の外形を覆う大きさに形成された先端部２４１と、板本体２３１と先端部２４１とを連結し、先端部２４１よりも幅狭に形成された連結部２４２とを有している。本第２実施形態では、突出片２３２の形状は、隅部１０８へ向かって末広がりの形状になっている。
連結部２４２を幅狭に形成したことにより、第１の配線基板１０５の４つの隅部１０８の隅部パッド１０７（外部接続端子１９１）直上を突出片２３２で覆いつつも、金属ワイヤ１２１を配置する領域Ｒの面積を第１実施形態よりも増やすことができる。金属ワイヤ１２１を配置する領域Ｒの、第１の配線基板１０５の平面に垂直な方向から見た面積を増やすことができるので、金属ワイヤ１２１の接続本数を増やすことができ、積層型半導体装置２５０内で一度に処理できる情報量が増やすことができる。これにより積層型半導体装置３０２をより高機能化ができる。また、突出片２３２の先端部２４１が、第１の配線基板１０５の平面に垂直な方向から見て、隅部パッド１０７（外部接続端子１９１）を覆っているため、突出片２３２による外部接続端子１９１に発生する歪みを低減する効果が保持される。
［第３実施形態］
次に、本発明の第３実施形態に係るプリント回路板の積層型半導体装置について説明する。図７は、本発明の第３実施形態に係るプリント回路板の積層型半導体装置の概略構成を示す説明図であり、図７（ａ）は積層型半導体装置の平面図、図７（ｂ）は積層型半導体装置の底面図である。なお、図７に示す本第３実施形態の積層型半導体装置おいて上記第１実施形態の積層型半導体装置と同様の構成については、同一符号を付して説明を省略する。
本第３実施形態の積層型半導体装置３５０は、上記第１及び第２実施形態の板部材１２３，２２３とは異なる形状の板部材３２３を備えているものである。板部材３２３は、上記第１及び第２実施形態と同様、第１及び第２の封止樹脂（不図示）よりも線膨張係数が大きい部材である。
板部材３２３は、第１の配線基板１０５の平面に垂直な方向から見て、第１の配線基板１０５よりも小面積の略四角形状の板本体３３１と、板本体３３１の各隅部からそれぞれ突出する４つの突出片３３２とからなる。
各突出片３３２は、第１の配線基板１０５の平面に垂直な方向から見て、板本体３３１から、複数のパッド１０６のうち第１の配線基板１０５の４つの隅部１０８に配置された４つの隅部パッド１０７の位置までそれぞれ突出するように形成されている。
このように、第１の配線基板１０５が四角形状であるので、板部材３２３は、４つの隅部１０８に対応して、４つの突出片３３２を有しているのがよい。なお、突出片３３２の数は、４つよりも少なくてもよく、４つに限定するものではない。ここで、隣り合う２つの突出片３３２の間の領域Ｒは、金属ワイヤ１２１を配線するための領域となっている。
突出片３３２は、第１の配線基板１０５の平面に垂直な方向から見て、隅部パッド１０７の外形を覆う大きさに形成された先端部３４１と、板本体３３１と先端部３４１とを連結し、先端部３４１よりも幅狭に形成された連結部３４２とを有している。
突出片の先端部及び連結部の形状は、上記第２実施形態の形状に限定するものではない。突出片３３２の先端部３４１の形状は、第１の配線基板１０５の４つの隅部１０８の隅部パッド１０７（外部接続端子１９１）直上で、隅部パッド１０７の外形を覆う円形としてもよい。そして、円形状の先端部３４１の直径よりも幅狭の連結部３４２で、板本体３３１と先端部３４１とを接続する形状にしてもよい。
突出片３３２をこのような形状にしても、隅部パッド１０７（外部接続端子１９１）の直上を、先端部３４１で覆いつつも、金属ワイヤ１２１を配置する領域Ｒの面積を上記第１実施形態よりも増やすことができ、積層型半導体装置３５０をより高機能化できる。
なお、突出片の先端部の形状は、第２及び第３実施形態の形状に限定するものではなく、先端部が外部接続端子１９１の直上で、外部接続端子１９１の外形を覆う面積を有していればよく、例えば三角形や四角形のような多角形であってもよい。また、連結部の形状も第２及び第３実施形態の形状に限定するものではない。
［第４実施形態］
次に、本発明の第４実施形態に係るプリント回路板の積層半導体装置の製造方法について説明する。図８及び図９は、本発明の第４実施形態にかかるプリント回路板４００の積層型半導体装置４５０の製造工程の一例を示す説明図である。図８（ａ）は、積層型半導体装置４５０の製造工程における第１の固着工程を示す説明図である。図８（ｂ）は、積層型半導体装置４５０の製造工程における第２の固着工程を示す説明図である。図８（ｃ）は、積層型半導体装置４５０の製造工程におけるワイヤボンディング工程を示す説明図である。図８（ｄ）は、積層型半導体装置４５０の製造工程における封止工程を示す説明図である。図９（ａ）は、積層型半導体装置４５０の製造工程における外部接続端子取付工程を示す説明図である。図９（ｂ）は、積層型半導体装置４５０の製造工程における個片化工程を示す説明図である。図９（ｃ）は、製造された積層型半導体装置４５０をメイン基板１８０に搭載する搭載工程を示す説明図である。上記第１実施形態では、第１の半導体パッケージが複数連結されたシート状の半導体装置を用いて積層型半導体装置を製造したが、本第５実施形態では、板部材が複数連結された状態のシート状板材を用い、第１の半導体パッケージは個片化されたものを用いている。
まず図８（ａ）に示すように、上記第１〜第３実施形態と略同様の構成の板部材４２３が連結されたシート状板材４４０を、個片化された複数の第１の半導体パッケージ１０１上に供給して、各板部材４２３を各第１の半導体パッケージ１０１にそれぞれ固着する。具体的には、各第１の半導体パッケージ１０１上に接着剤１２６として熱硬化性樹脂シートを用いて連結されたシート状態のシート状板材４４０を接着し、接着剤１２６を熱硬化させる。
ここで、本第４実施形態では、シート状態の半導体装置が各第１の半導体パッケージ１０１に個片化されているので、検査済みの第１の半導体パッケージ１０１を用いることができる。同様に、第２の半導体パッケージ１０２も個片化されているので、検査済みの第２の半導体パッケージ１０２を用いることができる。したがって、本第４実施形態では、この第１の固着工程に先立って、各第１の半導体パッケージ１０１及び各第２の半導体パッケージ１０２の動作を検査しておき、第１の固着工程では、検査済みの第１及び第２の半導体パッケージ１０１，１０２を用いている。
次に、図８（ｂ）に示すように、シート状板材４４０の各板部材４２３上に、それぞれ第２の半導体パッケージ１０２を供給し、各第２の半導体パッケージ１０２を各板部材４２３にそれぞれ固着する。具体的には、各板部材上に、各第２の半導体パッケージ１０２を接着剤１２７としての熱硬化性樹脂シートを用いて接着し、接着剤１２７を熱硬化させる。
次に、図８（ｃ）に示すように、各第１の配線基板１０５と各第２の配線基板１１３とをそれぞれ金属ワイヤ１２１でワイヤボンディングにより電気的に接続する。
次に、図８（ｄ）に示すように、各第１の半導体パッケージ１０１、各金属ワイヤ１２１及び各第２の半導体パッケージ１０２と共に、各板部材４２３を、第２の封止樹脂１２２で一括封止する。具体的には、第１の配線基板１０５の一方の平面１０５ａ、第１の半導体チップ１０３、金属ワイヤ１２１、第２の半導体パッケージ１０２及び板部材４２３を第２の封止樹脂１２２で一括封止する。その際、第２の封止樹脂１２２としてシリカ入り熱硬化性樹脂を用いてトランスファーモールドにより封止し、第２の封止樹脂１２２を熱硬化させる。
次に、図９（ａ）に示すように、第１の配線基板１０５の下面のパッドに外部接続端子１９０としてはんだボールを搭載し、リフローにより接続する。次に、図９（ｂ）に示すように、第２の封止樹脂１２２と共にシート状板材４４０をダイシングにより切断して個々の積層型半導体装置４５０に個片化する。
ここで、個片化された積層型半導体装置４５０では、板部材４２３の突出片の端面が、上記第１〜第３実施形態と異なって外部に露出しており、突出片の端面を除く部分が第２の封止樹脂１２２で封止されている。このように、板部材４２３の一部分が第２の封止樹脂１２２で封止されずに外部に露出している場合であっても、板部材４２３の大部分は第２の封止樹脂１２２で封止されているので、板部材４２３は第２の封止樹脂１２２で封止されているといえる。
次に、図９（ｃ）に示すように、積層型半導体装置４５０を、外部接続端子１９０を介してメイン基板１８０にリフローにより接続し、プリント回路板４００が作製される。
このように積層型半導体装置４５０を製造することにより、予め板部材４２３を個片化しておく必要がないため、積層型半導体装置４５０の生産性を向上させることができる。
また、シート状態の半導体装置では動作検査を実施するのは困難であるが、本第４実施形態では、個片状態の半導体パッケージ１０１を使用しているので、動作検査を実施するのは容易であり、バーンイン検査などのスクリーニング検査も実施できる。そのため、積層型半導体装置の製造に用いる半導体パッケージ１０１として、予め良品保証された半導体パッケージを使用することができ、より歩留まり高く積層型半導体装置４５０を製造することができる。
また、シート状板材４４０に個片状態の半導体パッケージ１０１を接着すれば、複数の半導体パッケージ１０１を一括で、第２の封止樹脂１２２により封止できるため、積層型半導体装置４５０の生産性を向上させることができる。
なお、外部接続端子１９０は、板部材４２３及び第２の半導体パッケージ１０２を接着する前に、予め半導体パッケージ１０１の下面に形成しておいてもよい。
［第５実施形態］
次に、本発明の第５実施形態に係るプリント回路板の積層型半導体装置について説明する。図１０は、本発明の第５実施形態に係るプリント回路板の積層型半導体装置の概略構成を示す説明図であり、図１０（ａ）は積層型半導体装置の平面図、図１０（ｂ）は図１０（ａ）のＢ−Ｂ線に沿う断面図である。なお、図１０に示す本第５実施形態の積層型半導体装置おいて上記第１実施形態の積層型半導体装置と同様の構成については、同一符号を付して説明を省略する。
図１０（ｂ）に示すように、プリント回路板５００は、積層型半導体装置５５０と、プリント配線板としてのメイン基板１８０とを備えている。積層型半導体装置５５０は、メイン基板１８０の両平面１８０ａ，１８０ｂのうち一方の平面１８０ａに実装されている。積層型半導体装置５５０は、ＰｉＰ（Ｐａｃｋａｇｅ ｉｎ Ｐａｃｋａｇｅ）型の積層型半導体装置であり、第１の半導体パッケージ５０１と、上記第１実施形態と同様の構成の第２の半導体パッケージ１０２と、を備えている。
第１の半導体パッケージ５０１は、上記第１実施形態と同様、第１の半導体チップ１０３と、第１の配線基板１０５と、を有しているが、第１の半導体チップ１０３が、第１の配線基板１０５にフェースダウンで実装されている点が上記第１実施形態と異なる。第１の半導体チップ１０３は、複数の突起電極５０４により第１の配線基板１０５に電気的に接続されている。第１の半導体チップ１０３と第１の配線基板１０５との間の突起電極５０４は、第１の半導体チップ１０３と第１の配線基板１０５との間に充填された封止樹脂５０５により保護されている。
本第５実施形態の積層型半導体装置５５０は、上記第１実施形態の板部材１２３とは異なる形状の板部材５２３を備えている。板部材５２３は、上記第１実施形態と同様、第１の封止樹脂１１５及び第２の封止樹脂１２２よりも線膨張係数が大きい部材である。
板部材５２３は、第１の配線基板１０５の平面に垂直な方向から見て、第１の配線基板１０５よりも小面積の略四角形状の板本体５３１と、板本体５３１の各隅部からそれぞれ突出する４つの突出片５３２とからなる。
各突出片５３２は、第１の配線基板１０５の平面に垂直な方向から見て、板本体５３１から、複数のパッド１０６のうち第１の配線基板１０５の４つの隅部１０８に配置された４つの隅部パッドの位置までそれぞれ突出するように形成されている。
このように、第１の配線基板１０５が四角形状であるので、板部材５２３は、４つの隅部に対応して、４つの突出片５３２を有しているのがよい。なお、突出片５３２の数は、４つよりも少なくてもよく、４つに限定するものではない。ここで、隣り合う２つの突出片５３２の間の領域Ｒは、金属ワイヤ１２１を配線するための領域となっている。
第１の半導体パッケージ５０１の第１の半導体チップ１０３上には、接着剤５０６により板部材５２３が接着されている。板部材５２３上には、接着剤５０８により第２の半導体パッケージ１０２の第１の封止樹脂１１５が接着されている。そして、第１の配線基板１０５の電極１１０と第２の配線基板１１３の電極１１６とは、金属ワイヤ１２１により電気的に接続されている。そして、第１の半導体チップ１０３、金属ワイヤ１２１及び第２の半導体パッケージ１０２と共に、板部材５２３は、第２の封止樹脂１２２により封止されている。以上の構成の積層型半導体装置５５０は、はんだボール等の外部接続端子１９０を介してメイン基板１８０に接続されている。
本第５実施形態における各突出片５３２は、板本体５３１よりも厚く形成されている。このように、各突出片５３２の厚さが、板本体５３１の厚さよりも大きく形成されているので、第１の配線基板１０５の隅部１０８における隅部パッドに接続される外部接続端子にかかる歪力を効果的に低減でき、外部接続端子の歪みを効果的に低減することができる。なお、板本体５３１は相対的に各突出片５３２よりも厚さが薄く形成されているので、積層型半導体装置５５０を薄型にすることもできる。
なお、本発明は、以上説明した実施形態に限定されるものではなく、多くの変形が本発明の技術的思想内で当分野において通常の知識を有する者により可能である。
上記第１〜第５実施形態では、積層型半導体装置が外部接続端子を有していない場合について説明したが、積層型半導体装置がパッドに接続された外部接続端子を有している場合であってもよい。
また、上記第１〜第５実施形態では、第１の半導体パッケージに第２の半導体パッケージが場合について説明したが、第２の半導体パッケージ上に更に１つ又は複数の半導体パッケージが積層される場合についても適用可能である。
上記第１〜第５実施形態では、第２の配線基板が第１の配線基板よりも小面積である場合について説明したが、これに限定するものではなく、第２の配線基板が第１の配線基板の面積以上の面積であってもよい。
また、上記第１〜第５実施形態の板部材が、金属ワイヤ１２１を配線する領域を残して、隣り合う２つの突出片の先端部同士を連結する梁部を更に有していてもよい。
また、上記第１〜第５実施形態では、板部材の突出片が、第１の配線基板の平面に垂直な方向から見て、第１の配線基板の外周からはみ出さないように形成される場合について説明したが、これに限定するものではない。突出片の一部が、第１の配線基板の平面に垂直な方向から見て、第１の配線基板の外周からはみ出している場合であってもよい。この場合、突出片の端面或いは第１の配線基板の外周からはみ出した部分が第２の封止樹脂で覆われていないこともあるが、板部材の大部分は封止樹脂で封止されており、板部材は封止樹脂で封止されているといえる。
１００…プリント回路板、１０１…第１の半導体パッケージ、１０２…第２の半導体パッケージ、１０３…第１の半導体チップ（第１の半導体素子）、１０５…第１の配線基板、１０６…パッド、１０７…隅部パッド、１０８…隅部、１１１…第２の半導体チップ（第２の半導体素子）、１１３…第２の配線基板、１１５…第１の封止樹脂、１２１…金属ワイヤ、１２２…第２の封止樹脂、１２３…板部材、１３１…板本体、１３２…突出片、１５０…積層型半導体装置、１８０…メイン基板（プリント配線板）

Claims (9)

  1. 第１の半導体素子、及び一方の平面に前記第１の半導体素子が実装され、他方の平面にプリント配線板に電気的に接続される導体からなるパッドが複数形成された第１の配線基板を有する第１の半導体パッケージと、
    第２の半導体素子、一方の平面に前記第２の半導体素子が実装された第２の配線基板、及び前記第２の半導体素子を封止する第１の封止樹脂を有する第２の半導体パッケージと、
    前記第１の配線基板と前記第２の配線基板とを電気的に接続する金属ワイヤと、
    前記第１の半導体素子、前記金属ワイヤ及び前記第２の半導体パッケージを封止する第２の封止樹脂と、
    前記第１の半導体パッケージと前記第２の半導体パッケージとの間に介在され、前記第１及び第２の封止樹脂よりも線膨張係数が大きい板部材と、を備えたことを特徴とする積層型半導体装置。
  2. 前記板部材は、前記第１の配線基板の平面に垂直な方向から見て、前記第１の配線基板の面積よりも小面積であり、且つ前記第１の配線基板の領域内に配置された板本体と、前記板本体から、前記複数のパッドのうち前記第１の配線基板の隅部に配置された隅部パッドの位置まで突出する突出片と、を有することを特徴とする請求項１に記載の積層型半導体装置。
  3. 前記第２の配線基板は、前記第１の配線基板の平面に垂直な方向から見て、前記第１の配線基板よりも小面積であり、且つ前記第１の配線基板の領域内に配置され、
    前記板本体は、前記第１の配線基板の平面に垂直な方向から見て、前記第２の配線基板の面積以下の面積であり、且つ前記第２の配線基板の領域内に配置されていることを特徴とする請求項２に記載の積層型半導体装置。
  4. 前記突出片は、前記第１の配線基板の平面に垂直な方向から見て、前記隅部パッドの外形を覆う大きさに形成された先端部と、前記板本体と前記先端部とを連結し、前記先端部よりも幅狭に形成された連結部とを有することを特徴とする請求項２又は３に記載の積層型半導体装置。
  5. 前記突出片は、前記板本体よりも厚く形成されていることを特徴とする請求項２乃至４のいずれか１項に記載の積層型半導体装置。
  6. 請求項１乃至５のいずれか１項に記載の積層型半導体装置と、
    前記積層型半導体装置が実装されたプリント配線板と、を備えたことを特徴とするプリント回路板。
  7. 第１の半導体素子、及び一方の平面に前記第１の半導体素子が実装され、他方の平面にプリント配線板に電気的に接続される導体からなるパッドが複数形成された第１の配線基板を有する第１の半導体パッケージと、第２の半導体素子、一方の平面に前記第２の半導体素子が実装された第２の配線基板、及び前記第２の半導体素子を封止する第１の封止樹脂を有する第２の半導体パッケージと、を備えた積層型半導体装置の製造方法において、
    前記第１の封止樹脂よりも線膨張係数の大きい板部材を、複数並べて配置した前記第１の半導体パッケージ上に各々供給して、前記各板部材を前記各第１の半導体パッケージにそれぞれ固着する第１の固着工程と、
    前記各板部材上に、それぞれ前記第２の半導体パッケージを供給し、前記各第２の半導体パッケージを前記各板部材にそれぞれ固着する第２の固着工程と、
    前記各第１の配線基板と前記各第２の配線基板とをそれぞれ金属ワイヤで電気的に接続するワイヤボンディング工程と、
    前記各第１の半導体素子、前記各金属ワイヤ及び前記各第２の半導体パッケージを、前記板部材よりも線膨張係数が小さい第２の封止樹脂で一括封止する封止工程と、
    前記第２の封止樹脂を切断して個々の積層型半導体装置に個片化する個片化工程と、
    を備えたことを特徴とする積層型半導体装置の製造方法。
  8. 前記各板部材が、前記第１の配線基板の平面に垂直な方向から見て、前記第１の配線基板よりも小面積であり、且つ前記第１の配線基板の領域内に配置される板本体と、前記板本体から、前記複数のパッドのうち前記第１の配線基板の隅部に配置された隅部パッドの位置まで突出する突出片と、を有しており、
    前記第１の固着工程では、前記各板部材の板本体を前記各第１の半導体パッケージにそれぞれ固着し、
    前記第２の固着工程では、前記各第２の半導体パッケージを前記各板部材の板本体にそれぞれ固着することを特徴とする請求項７に記載の積層型半導体装置の製造方法。
  9. 前記第１の固着工程では、検査済みの前記複数の第１の半導体パッケージ上に、前記複数の板部材が連結された状態のシート状板材を供給し、
    前記個片化工程では、前記第２の封止樹脂と共に前記シート状板材を切断することを特徴とする請求項８に記載の積層型半導体装置の製造方法。
JP2012088555A 2012-04-09 2012-04-09 積層型半導体装置、プリント回路板及び積層型半導体装置の製造方法 Expired - Fee Related JP5921297B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012088555A JP5921297B2 (ja) 2012-04-09 2012-04-09 積層型半導体装置、プリント回路板及び積層型半導体装置の製造方法
US13/798,558 US8836102B2 (en) 2012-04-09 2013-03-13 Multilayered semiconductor device, printed circuit board, and method of manufacturing multilayered semiconductor device
EP13161568.4A EP2650917A3 (en) 2012-04-09 2013-03-28 Multilayered semiconductor device, printed circuit board, and method of manufacturing multilayered semiconductor device
CN201310119481.3A CN103367265B (zh) 2012-04-09 2013-04-09 多层半导体装置、印刷电路板和多层半导体装置制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012088555A JP5921297B2 (ja) 2012-04-09 2012-04-09 積層型半導体装置、プリント回路板及び積層型半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2013219183A true JP2013219183A (ja) 2013-10-24
JP5921297B2 JP5921297B2 (ja) 2016-05-24

Family

ID=47997229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012088555A Expired - Fee Related JP5921297B2 (ja) 2012-04-09 2012-04-09 積層型半導体装置、プリント回路板及び積層型半導体装置の製造方法

Country Status (4)

Country Link
US (1) US8836102B2 (ja)
EP (1) EP2650917A3 (ja)
JP (1) JP5921297B2 (ja)
CN (1) CN103367265B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015012170A (ja) * 2013-06-28 2015-01-19 キヤノン株式会社 積層型半導体装置、プリント回路板及び積層型半導体装置の製造方法
JP2019046825A (ja) * 2017-08-29 2019-03-22 東芝メモリ株式会社 半導体装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9275949B2 (en) 2011-06-01 2016-03-01 Canon Kabushiki Kaisha Semiconductor device
ITUB20154017A1 (it) * 2015-09-30 2017-03-30 St Microelectronics Srl Dispositivo incapsulato di materiale semiconduttore a ridotta sensibilita' nei confronti di stress termo-meccanici
KR20210076292A (ko) 2019-12-13 2021-06-24 삼성전자주식회사 반도체 패키지
KR20220085137A (ko) * 2020-12-15 2022-06-22 삼성전자주식회사 복수개의 반도체 칩을 포함하는 반도체 패키지 및 이의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006502596A (ja) * 2002-10-08 2006-01-19 チップパック，インク． 裏返しにされた第二のパッケージを有する積み重ねられた半導体マルチパッケージモジュール
JP2007281201A (ja) * 2006-04-06 2007-10-25 Toshiba Corp 半導体装置
JP2008166803A (ja) * 2006-12-28 2008-07-17 Stats Chippac Ltd 装着可能な集積回路パッケージインパッケージシステム

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI255536B (en) * 2005-02-02 2006-05-21 Siliconware Precision Industries Co Ltd Chip-stacked semiconductor package and fabrication method thereof
JP4594777B2 (ja) 2005-03-28 2010-12-08 株式会社東芝 積層型電子部品の製造方法
US7728417B2 (en) * 2005-05-27 2010-06-01 Stats Chippac Ltd. Integrated circuit package system including shield
JP2007208159A (ja) * 2006-02-06 2007-08-16 Hitachi Ltd 半導体装置
US8120156B2 (en) * 2006-02-17 2012-02-21 Stats Chippac Ltd. Integrated circuit package system with die on base package
US7829986B2 (en) * 2006-04-01 2010-11-09 Stats Chippac Ltd. Integrated circuit package system with net spacer
US7989269B2 (en) * 2008-03-13 2011-08-02 Stats Chippac, Ltd. Semiconductor package with penetrable encapsulant joining semiconductor die and method thereof
CN102024710B (zh) * 2009-09-18 2012-08-29 展晶科技(深圳)有限公司 光电元件的制造方法、封装结构及其封装装置
JP2011096865A (ja) * 2009-10-30 2011-05-12 Sharp Corp 基板部材、モジュール、電気機器、およびモジュールの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006502596A (ja) * 2002-10-08 2006-01-19 チップパック，インク． 裏返しにされた第二のパッケージを有する積み重ねられた半導体マルチパッケージモジュール
JP2007281201A (ja) * 2006-04-06 2007-10-25 Toshiba Corp 半導体装置
JP2008166803A (ja) * 2006-12-28 2008-07-17 Stats Chippac Ltd 装着可能な集積回路パッケージインパッケージシステム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015012170A (ja) * 2013-06-28 2015-01-19 キヤノン株式会社 積層型半導体装置、プリント回路板及び積層型半導体装置の製造方法
JP2019046825A (ja) * 2017-08-29 2019-03-22 東芝メモリ株式会社 半導体装置
JP6991014B2 (ja) 2017-08-29 2022-01-12 キオクシア株式会社 半導体装置

Also Published As

Publication number Publication date
CN103367265A (zh) 2013-10-23
CN103367265B (zh) 2016-01-06
US20130264722A1 (en) 2013-10-10
JP5921297B2 (ja) 2016-05-24
US8836102B2 (en) 2014-09-16
EP2650917A2 (en) 2013-10-16
EP2650917A3 (en) 2016-10-12

Similar Documents

Publication Publication Date Title
JP5001903B2 (ja) 半導体装置及びその製造方法
JP5341337B2 (ja) 半導体装置及びその製造方法
US9165870B2 (en) Semiconductor storage device and manufacturing method thereof
JP5921297B2 (ja) 積層型半導体装置、プリント回路板及び積層型半導体装置の製造方法
JP2009044110A (ja) 半導体装置及びその製造方法
JP2009099697A (ja) 半導体装置及びその製造方法
JP2008166439A (ja) 半導体装置およびその製造方法
JP2007123595A (ja) 半導体装置及びその実装構造
JPWO2007026392A1 (ja) 半導体装置およびその製造方法
US20130049179A1 (en) Low cost hybrid high density package
US20080157302A1 (en) Stacked-package quad flat null lead package
JP4896010B2 (ja) 積層型半導体装置及びその製造方法
JP5700927B2 (ja) 半導体装置及び半導体装置の製造方法
JP2010010301A (ja) 半導体装置及びその製造方法
JP2005093551A (ja) 半導体装置のパッケージ構造およびパッケージ化方法
WO2014088071A1 (ja) 半導体装置
US8810047B2 (en) Semiconductor device and method of manufacturing the same
JP6128993B2 (ja) 積層型半導体装置、プリント回路板、電子機器及び積層型半導体装置の製造方法
CN110634880A (zh) 半导体装置及其制造方法
US8872318B2 (en) Through interposer wire bond using low CTE interposer with coarse slot apertures
TW201517217A (zh) 半導體裝置及其製造方法
KR20140045461A (ko) 집적회로 패키지
KR101450758B1 (ko) 집적회로 패키지
JP2007116030A (ja) 半導体装置とそれを用いた半導体パッケージ
KR20110133945A (ko) 스택 패키지 및 그의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150408

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160412

R151 Written notification of patent or utility model registration

Ref document number: 5921297

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees