CN103367265A - 多层半导体装置、印刷电路板和多层半导体装置制造方法 - Google Patents
多层半导体装置、印刷电路板和多层半导体装置制造方法 Download PDFInfo
- Publication number
- CN103367265A CN103367265A CN2013101194813A CN201310119481A CN103367265A CN 103367265 A CN103367265 A CN 103367265A CN 2013101194813 A CN2013101194813 A CN 2013101194813A CN 201310119481 A CN201310119481 A CN 201310119481A CN 103367265 A CN103367265 A CN 103367265A
- Authority
- CN
- China
- Prior art keywords
- plate
- semiconductor device
- plate member
- wiring
- wiring plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 427
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 229920005989 resin Polymers 0.000 claims abstract description 119
- 239000011347 resin Substances 0.000 claims abstract description 119
- 239000004020 conductor Substances 0.000 claims description 49
- 239000000463 material Substances 0.000 claims description 20
- 230000008878 coupling Effects 0.000 claims description 15
- 238000010168 coupling process Methods 0.000 claims description 15
- 238000005859 coupling reaction Methods 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 14
- 238000012360 testing method Methods 0.000 claims description 10
- 238000005520 cutting process Methods 0.000 claims description 8
- 238000007789 sealing Methods 0.000 claims description 5
- 239000002184 metal Substances 0.000 abstract description 5
- 229910052751 metal Inorganic materials 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 33
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 32
- 239000007767 bonding agent Substances 0.000 description 24
- 239000000377 silicon dioxide Substances 0.000 description 16
- 229910000679 solder Inorganic materials 0.000 description 15
- 238000006073 displacement reaction Methods 0.000 description 13
- 238000003466 welding Methods 0.000 description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 238000005538 encapsulation Methods 0.000 description 8
- 239000011889 copper foil Substances 0.000 description 7
- 238000001723 curing Methods 0.000 description 7
- 239000003822 epoxy resin Substances 0.000 description 7
- 229920000647 polyepoxide Polymers 0.000 description 7
- 239000011521 glass Substances 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 238000011056 performance test Methods 0.000 description 5
- 230000035882 stress Effects 0.000 description 5
- 238000012916 structural analysis Methods 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 239000010949 copper Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000004224 protection Effects 0.000 description 3
- 230000011218 segmentation Effects 0.000 description 3
- 230000004087 circulation Effects 0.000 description 2
- 230000001351 cycling effect Effects 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 238000010992 reflux Methods 0.000 description 2
- 238000010023 transfer printing Methods 0.000 description 2
- 108010022579 ATP dependent 26S protease Proteins 0.000 description 1
- 229910000906 Bronze Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 235000016796 Euonymus japonicus Nutrition 0.000 description 1
- 240000006570 Euonymus japonicus Species 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- RKTYLMNFRDHKIL-UHFFFAOYSA-N copper;5,10,15,20-tetraphenylporphyrin-22,24-diide Chemical compound [Cu+2].C1=CC(C(=C2C=CC([N-]2)=C(C=2C=CC=CC=2)C=2C=CC(N=2)=C(C=2C=CC=CC=2)C2=CC=C3[N-]2)C=2C=CC=CC=2)=NC1=C3C1=CC=CC=C1 RKTYLMNFRDHKIL-UHFFFAOYSA-N 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45139—Silver (Ag) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/143—Digital devices
- H01L2924/1432—Central processing unit [CPU]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/143—Digital devices
- H01L2924/1434—Memory
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本公开涉及多层半导体装置及其制造方法、以及印刷电路板。提供一种多层半导体装置,包括:包含第一半导体元件和第一布线板的第一半导体封装;包含第二半导体元件、第二布线板和用于在其中包封第二半导体元件的第一包封树脂的第二半导体封装;和设置在第一半导体封装与第二半导体封装之间的板部件,第一半导体封装、板部件和第二半导体封装按该顺序被层叠,其中,第一布线板和第二布线板通过在板部件中形成的缺口和开口中的一个经由金属导线相互电连接,并且,第一半导体元件、第二半导体封装和金属导线包封于第二包封树脂中。
Description
技术领域
本发明涉及其中在第一半导体封装上层叠第二半导体封装的多层半导体装置、包括多层半导体装置的印刷电路板和多层半导体装置的制造方法。
背景技术
伴随诸如便携式信息装置、数字静物照相机或数字视频照相机的电子设备的小型化和功能精密化,半导体装置需要高密度化和小型化。为了响应于这些要求,正在开发多层半导体装置。
作为多层半导体装置,存在其中层叠多个半导体元件的多芯片封装(MCP)型多层半导体装置。但是,难以对于单个半导体元件进行性能测试,因此,直到完成MCP型多层半导体装置之前,不能发现多层半导体元件是否工作。完成的MCP型多层半导体装置的产出率是各半导体元件的产出率的乘积,并因此明显降低。并且,随着层叠的半导体元件的数量增加,产出率降低更多。
另一方面,在半导体元件容纳于半导体封装内的状态下,半导体元件的性能测试是容易的,因此,为了以更高的产出率制造多层半导体装置,希望层叠已进行了性能测试并且确保无缺陷的半导体封装。
因此,作为多层半导体装置,开发了封装含封装(PiP)型多层半导体装置(参见日本专利No.4594777)。在这种类型的多层半导体装置中,在第一半导体封装上层叠包封于树脂中的第二半导体封装,并且,第二半导体封装与第一半导体封装中的半导体元件一起被包封于另一树脂中。第一半导体封装的布线板和第二半导体封装的布线板通过金属布线连接。
在上述的日本专利No.4594777中提出的PiP型多层半导体装置中的包封树脂的厚度比其中层叠多个半导体元件的MCP型多层半导体装置中的包封树脂的厚度大。例如,MCP型多层半导体装置中的多个半导体元件的厚度为约50μm~100μm,而PiP型多层半导体装置中的第二半导体封装的厚度为500μm或更大。因此,在PiP型多层半导体装置中,包含第二半导体封装的包封树脂的包封树脂的体积与多层半导体装置的体积的比明显大。
顺便提及,半导体元件由诸如Si的半导体形成。另一方面,与半导体元件电连接的半导体封装的布线板由线膨胀系数比半导体元件大的有机材料和作为布线层的铜箔形成。
因此,一般地,作为包封树脂的材料,选择线膨胀系数接近半导体元件的材料,以减小半导体元件与布线板之间的线膨胀系数的不一致,并保护半导体元件与布线板之间的电连接部分。因此,与MCP型多层半导体装置的情况相比,PiP型多层半导体装置中的热膨胀明显小。
在诸如便携式信息装置、数字静物照相机或数字视频照相机的电子设备中,上述的多层半导体装置通过作为外部连接端子的焊料球与作为印刷布线板的主板电连接。主板由线膨胀系数比多层半导体装置的半导体元件和包封树脂大的玻璃环氧树脂(13~40ppm)和作为布线的铜箔(15~20ppm)形成。在电子设备中的温度由于使用环境或电子设备中的电子部件或半导体器件工作时的发热而上升的情况下,多层半导体装置和主板热膨胀。
但是,在PiP型多层半导体装置中,包封树脂的体积与整个多层半导体装置的体积的比明显比在MCP型多层半导体装置中大。并且,包封树脂的线膨胀系数明显比主板小,因此,PiP型多层半导体装置的热膨胀比主板的热膨胀小。
因此,当多层半导体装置和主板热膨胀时,诸如焊料球的外部连接端子与布线板之间的连接表面的位移量比外部连接端子与主板之间的连接表面的位移量小。由于位移量的差异,在诸如焊料球的外部连接端子中出现大的变形,并且,变形由于金属疲劳而蓄积于外部连接端子中。
当电子设备重复动作时,变形也重复出现,并且,金属疲劳蓄积于外部连接端子中,这最终导致外部连接端子的断裂。特别地,位于多层半导体装置的角上的外部连接端子最远离多层半导体装置的中心,因此,多层半导体装置与主板之间的位移量最大,这导致变形最大。作为结果,在多层半导体装置与主板之间的所有外部连接端子中,位于多层半导体装置的角上的外部连接端子可能首先断裂。
如上所述,具有其中包封于具有较小的线膨胀系数的包封树脂中的半导体封装进一步被包封于另一包封树脂中的结构的PiP型多层半导体装置具有与主板连接之后多层半导体装置的连接的可靠性较低的问题。
发明内容
因此,本发明的目的是,提高多层半导体装置与印刷布线板之间的连接的可靠性。
根据本发明的示例性实施例,提供一种多层半导体装置,该多层半导体装置包括:具有安装在其一个表面上的第一半导体元件并具有在其另一表面上形成的用于与外部电连接的多个连接焊盘的第一布线板的第一半导体封装;包含具有安装在其一个表面上的第二半导体元件的第二布线板和用于在其中包封第二半导体元件的第一包封树脂的第二半导体封装;和被设置在第一半导体封装和第二半导体封装之间的板部件。第一半导体封装、板部件和第二半导体封装按该顺序被层叠。第一布线板和第二布线板通过在板部件中形成的缺口和开口中的一个通过金属导线相互电连接。第一半导体元件、第二半导体封装和金属导线包封于第二包封树脂中。
根据本发明的另一示例性实施例,提供一种多层半导体装置的制造方法,该方法包括:配置多个第一半导体封装的步骤;在多个第一半导体封装中的每一个上设置板部件的步骤,板部件具有比第一包封树脂的线膨胀系数大的线膨胀系数并具有在其中形成的缺口和开口中的一个;分别将多个板部件固定于多个第一半导体封装的第一固定步骤;将多个第二半导体封装供给到多个板部件中的每一个上的步骤;分别将多个第二半导体封装固定于多个板部件上的第二固定步骤;通过使用金属导线通过缺口和开口中的一个电连接多个第一布线板中的每一个与多个第二布线板中的每一个的步骤;在第二包封树脂中一并包封多个第一半导体元件、金属导线和多个第二半导体封装的步骤,第二包封树脂具有比多个板部件的线膨胀系数小的线膨胀系数;和通过切割第二包封树脂分割多个多层半导体装置的步骤。
根据本发明,线膨胀系数比第一和第二包封树脂的线膨胀系数大的板部件介于第一半导体封装和第二半导体封装之间,并因此增加由于热膨胀导致的板部件的边缘的位移。这可增加由于热膨胀导致的第一布线板的位移。因此,第一布线板的一个表面的位移量和印刷布线板的与该一个表面相对的表面的位移量之间的差值变小,并且,可减小与焊盘连接的外部连接端子上的变形力。因此,可以提高与印刷布线板的连接的可靠性。
参照附图阅读示例性实施例的以下说明,本发明的其它特征将变得十分明显。
附图说明
图1A和图1B是根据本发明的第一实施例的多层半导体装置的示意图。
图2A是沿图1A的线2-2切取的断面图。
图2B是根据本发明的第一实施例的多层半导体装置的示意图。
图2C是根据本发明的第一实施例的多层半导体装置的示意图。
图3A、图3B、图3C和图3D是示出根据第一实施例的多层半导体装置的制造步骤的说明图。
图4A、图4B、图4C和图4D是示出根据第一实施例的多层半导体装置的制造步骤的说明图。
图5是表示在根据第一实施例的多层半导体装置的外部连接端子中出现的剪应力的结果的示图。
图6A和图6B是根据本发明的第二实施例的多层半导体装置的示意图。
图7A和图7B是根据本发明的第三实施例的多层半导体装置的示意图。
图8A、图8B、图8C和图8D是根据本发明的第四实施例的多层半导体装置的示意图。
图9A、图9B和图9C是示出根据第四实施例的多层半导体装置的制造步骤的说明图。
图10A和图10B是根据本发明的第五实施例的多层半导体装置的示意图。
具体实施方式
以下参照附图详细描述用于实施本发明的实施例。
(第一实施例)
图1A和图1B是示出根据本发明的第一实施例的印刷电路板的多层半导体装置的示意性结构的说明图。图1A是多层半导体装置的平面图,而图1B是多层半导体装置的底视图。图2A是沿图1A的线2-2切取的断面图。
如图2A所示,印刷电路板100包括多层半导体装置150和作为印刷布线板的主板180。多层半导体装置150被安装于主板180的表面180a和180b中的一个表面180a上。多层半导体装置150是封装含封装(PiP)型多层半导体装置,并且包括第一半导体封装101和层叠于第一半导体封装101上的第二半导体封装102。
首先,第一半导体封装101包含作为第一半导体元件的第一半导体芯片103和第一布线板105。第一布线板105是具有正方形的形状并具有一个表面105a和在该一个表面105a的相对侧的另一表面105b的插入体。第一半导体芯片103被安装于第一布线板105的一个表面105a上,并且由导体形成并与外部连接端子190连接的多个焊盘106在该另一表面105b上形成。如图1B所示,在分开的阵列中配置多个焊盘106。
如图2A所示,当从作为与第一布线板105的表面105a(或表面105b)垂直的方向(其法线方向)的箭头X的方向观看时,第一半导体芯片103形成为具有比第一布线板105的面积小的面积。第一半导体芯片103以面朝上的状态被设置在第一布线板105的一个表面105a上,并且通过作为接合部件的粘接剂104粘附并固定于第一布线板105的一个表面105a上。第一半导体芯片103通过多个金属导线109与第一布线板105的一个表面105a电连接。
注意,第一半导体封装101可被构建为具有用于包封第一半导体芯片103、第一布线板105的一个表面105a和金属导线109的包封树脂,但是,在第一实施例中,描述第一半导体封装101不具有这种包封树脂的情况。
并且,第一半导体芯片103可以以面朝下的状态被安装于第一布线板105的一个表面105a上。在这种情况下,第一半导体芯片103可被构建为通过第一半导体芯片103的突出电极与第一布线板105的一个表面105a电连接。在这种情况下,优选第一半导体芯片103与第一布线板105之间的突出电极被包封树脂保护。当第一半导体芯片103以面朝下的状态被安装于第一布线板105上时,可以使用焊料凸块、Cu凸块或Au凸块作为突出电极。并且,可以使用包含硅石的热硬化型树脂作为第一半导体芯片103与第一布线板105之间的树脂。
第二半导体封装102包含作为第二半导体元件的第二半导体芯片111和第二布线板113。第二布线板113是具有正方形的形状并具有一个表面113a和在该一个表面113a的相对侧的另一表面113b的插入体。当从箭头X的方向观看时,第二布线板113形成为具有比第一布线板105的面积小的面积。当从箭头X的方向观看时,第二布线板113被设置在第一布线板105的区域内以不从第一布线板105的边缘进一步延伸,并且在第一布线板105之上。
第二半导体芯片111被安装于第二布线板113的该一个表面113a上。当从箭头X的方向观看时,第二半导体芯片111形成为具有比第二布线板113的面积小的面积。第二半导体芯片111以面朝上的状态被设置在第二布线板113的该一个表面113a上,并且通过粘接剂112被粘接并固定。第二半导体芯片111通过金属导线114与第二布线板113的一个表面113a电连接。第二布线板113的一个表面113a、第二半导体芯片111和金属导线114被包封于第一包封树脂115内。
注意,第二半导体芯片111可以在面朝下的状态中被安装于第二布线板113的该一个表面113a上。在这种情况下,第二半导体芯片111可被构建为通过第二半导体芯片111的突出电极与第二布线板113的该一个表面113a电连接。
在第一实施例中,第一布线板105的该一个表面105a和第二布线板113的该一个表面113a被设置为彼此相对。第一布线板105的该一个表面105a具有在其上面形成的多个电极110(图1A),而第二布线板113的该另一表面113b具有在其上面形成的多个电极116(图1A)。电极110和电极116分别通过金属导线121被电连接。第一布线板105和第二布线板113以这种方式通过多个金属导线121被连接,由此,与通过焊料球进行连接的情况相比,可以提高布线密度。作为第一实施例的金属导线109、114和121,例如,可以使用金导线、铜导线或银导线。
第一半导体芯片103是例如CPU,并且第二半导体芯片111是例如存储器。第一半导体芯片103和第二半导体芯片111相互传送信号,并且,通过布线板105和113和金属导线121从彼此接收信号。第一半导体芯片103的数量可以为一个或多个,而第二半导体芯片111的数量可以为一个或多个。
如图2A所示,第一布线板105的该一个表面105a、第一半导体芯片103、金属导线121和第二半导体封装102被包封于第二包封树脂122中。第二包封树脂122的树脂材料可以与第一包封树脂115的树脂材料相同,或者可与第一包封树脂115的树脂材料不同。
由导体形成的多个焊盘181在与在多层半导体装置150的第一布线板105上形成的焊盘106相对的位置上在作为印刷布线板的主板180的一个表面180a上形成。焊盘106和焊盘181分别通过外部连接端子190电气和物理连接。作为外部连接端子190,例如,可以使用焊料球、涂敷有焊料的刚性球、Cu柱或Au柱。
在第一实施例中,多层半导体装置150包含介于第一半导体封装101和第二半导体封装102之间的板部件123。板部件123具有在其中形成的缺口或开口。在第一实施例中,板部件123介于第一半导体芯片103和第一包封树脂115之间。
板部件123是线膨胀系数比第一包封树脂115和第二包封树脂122大的部件,并且在第一实施例中,与第一半导体芯片103、金属导线121和第二半导体封装102一起被包封于第二包封树脂122中。金属导线121通过板部件123中的缺口或开口电连接布线板105和布线板113。
隔板125通过粘接剂124粘附于第一半导体芯片103上。板部件123通过粘接剂126粘附于隔板125上。注意,当第一半导体芯片103在面朝下的状态下安装于第一布线板105的该一个表面105a上时,隔板125是不必要的,并且板部件123通过粘接剂粘附于半导体芯片103的露出表面上。第二半导体封装102的第一包封树脂115通过粘接剂127粘附于板部件123上。
关于第一实施例的材料,作为用作接合部件的粘接剂104、112、124、126和127,例如,可以使用热硬化型树脂板,并且,作为包封树脂115和122,例如,可以使用含硅石的热硬化型树脂。在这种情况下,粘接剂104、112、124、126和127的线膨胀系数为约5.0~8.0E-05/K,并且,包封树脂115和122的线膨胀系数为约0.9~1.3E-05/K。
并且,关于主板180,例如,作为基材,可以使用玻璃环氧树脂,并且,作为布线层,可以使用铜箔。在这种情况下,主板180的线膨胀系数为约1.4~1.6E-05/K。
并且,优选线膨胀系数比包封树脂115和122大的板部件123的线膨胀系数比主板180的线膨胀系数大。例如,关于板部件123的材料,作为树脂材料,可以使用具有约4~8E-05/K的线膨胀系数的环氧树脂,并且,作为金属材料,可以使用具有约1.7E-05/K的线膨胀系数的铜基合金。
特别地,为了保护第一半导体芯片103和第二半导体芯片111,第一包封树脂115和第二包封树脂122由线膨胀系数接近第一半导体芯片103和第二半导体芯片111的线膨胀系数的树脂形成。因此,主板180的线膨胀系数比半导体芯片103和111和包封树脂115和122的线膨胀系数大。并且,多层半导体装置150是PiP型,因此,其包封树脂沿箭头X方向的厚度比MCP型多层半导体装置大。
因此,根据第一实施例,板部件123的线膨胀系数比包封树脂115和122的线膨胀系数大。这可增加由于热膨胀导致的板部件123的边缘的位移,因此,可以增加由于热膨胀导致的第一布线板105的位移。因此,第一布线板105的该一个表面105a的位移量和与其相对的主板180的表面180a的位移量之间的差值变小。因此,外部连接端子190上的变形力可减小,并且,外部连接端子190的变形可减小。这可抑制在焊盘106与外部连接端子190之间的连接表面上以及在外部连接端子190与焊盘181之间的连接表面上出现的断裂,并且,可以提高多层半导体装置150与主板180之间的连接的可靠性。因此,可以增加多层半导体装置150的寿命。
并且,板部件123的线膨胀系数比主板180大,因此,可更有效地减少多层半导体装置150与主板180之间的由于热膨胀导致的位移的不一致。
在这种情况下,在多个外部连接端子190中,由于多层半导体装置150和主板180的热膨胀导致的最大变形力作用于位于图1B所示的第一布线板105的四个角108上的四个外部连接端子191上。
在第一实施例中,如图1A和图1B所示,板部件123包含当从箭头X方向观看时具有比第一布线板105的面积小的面积的大致正方形板体131(图2A)和从板体131的各角突出的四个突出件132。它们形成用于连接第一布线板105和第二布线板113的金属导线121穿过的缺口。
当从箭头X方向观看时,突出件132中的每一个形成为从板体131突出到多个焊盘106中的设置在第一布线板105的相应的四个角108上的四个角焊盘107中的一个的位置。
以这种方式,第一布线板105具有正方形的形状,并因此优选板部件123具有四个突出件132以与四个角108对应。注意,突出件132的数量可以少于四个,并且不限于四个。在这种情况下,相邻的两个突出件132之间的区域R是用于铺设金属导线121的区域。
通过以这种方式设置突出件132,可以在确保通过其铺设金属导线121的区域R的同时有效地减小与角焊盘107连接的外部连接端子191上的变形力。并且,板部件123不仅可减少位于第一布线板105的四个角108上的外部连接端子191的变形,还减少周围的外部连接端子的变形。这可有效地抑制在焊盘106与外部连接端子190之间的连接表面(特别是,角焊盘107与外部连接端子191之间的连接表面)处以及在外部连接端子190(特别是外部连接端子191)与焊盘181之间的连接表面处出现的断裂。因此,可以提高多层半导体装置150与主板180之间的连接的可靠性,并可增加多层半导体装置150的寿命。
如图2B所示,第一实施例的第二半导体封装602可比第一半导体封装601大。在这种情况下,第一布线板605的一个表面605b通过金属导线617与第二布线板613的一个表面613b电连接。与第一布线板605的一个表面605b连接的金属导线621和第一布线板605的一个表面605b的一部分通过树脂被包封。
如图2C所示,第一实施例的第二半导体封装702的第二布线板713的一个表面713a的一部分可从第一包封树脂715露出。在这种情况下,从包封树脂715露出的第二布线板713的一个表面713a通过金属导线721与第一布线板105的一个表面105a电连接。
图3A~3D和图4A~4D是示出根据本发明的第一实施例的印刷电路板100的多层半导体装置150的示例性制造步骤的说明图。图3A是示出多层半导体装置150的制造步骤中的隔板固定步骤的说明图。图3B是示出多层半导体装置150的制造步骤中的第一固定步骤的说明图。图3C是示出多层半导体装置150的制造步骤中的第二固定步骤的说明图。图3D是示出多层半导体装置150的制造步骤中的导线接合步骤的说明图。图4A是示出多层半导体装置150的制造步骤中的包封步骤的说明图。图4B是示出多层半导体装置150的制造步骤中的外部连接端子附接步骤的说明图。图4C是示出多层半导体装置150的制造步骤中的分割步骤的说明图。图4D是示出在主板180上安装制造的多层半导体装置150的安装步骤的说明图。
首先,如图3A所示,隔板125通过使用热硬化型树脂板作为粘接剂124粘附于通过耦合多个第一半导体封装101形成的片状半导体装置140,并且,粘接剂124热固化。
然后,如图3B所示,板部件123被供给到配置的多个第一半导体封装101中的每一个上,并且板部件123分别被固定于第一半导体封装101上。具体地讲,板部件123通过使用热硬化型树脂板作为粘接剂126粘附于设置在半导体封装101上的隔板125上,并且粘接剂126热固化。在这种情况下,如图1B所示,板部件123中的每一个包含板体131和突出件132,并且板部件123的板体131分别固定于第一半导体封装101上。此时,板体131中的每一个固定于当从与第一布线板105的表面垂直的方向观看时板体131不从第一布线板105的边缘进一步延伸的位置上,即,处于第一半导体芯片103上的隔板125上。
然后,如图3C所示,第二半导体封装102被供给到板部件123中的每一个上,并且第二半导体封装102分别被固定于板部件123上。具体而言,第二半导体封装102通过使用热硬化型树脂板作为粘接剂127粘附于板部件123上,并且粘接剂127热固化。此时,第二布线板113中的每一个固定于当从与第一布线板105的表面垂直的方向观看时第二布线板113不从第一布线板105的边缘进一步延伸的位置上,即,处于板体131上。
然后,如图3D所示,通过使用金属导线121,第一布线板105和第二布线板113分别通过导线接合电连接。在这种情况下,第二布线板113中的每一个的面积比第一布线板105中的每一个的面积小,并且当从与第一布线板105的表面垂直的方向观看时,第二布线板113中的每一个被设置在第一布线板105的区域内并且不从第一布线板105的边缘进一步延伸。并且,当从与第一布线板105的表面垂直的方向观看时,板体131中的每一个的面积小于或等于第二布线板113中的每一个的面积,并且板体131中的每一个被设置在第二布线板113的区域内,并因此不从第二布线板113的边缘进一步延伸。因此,板体131不干涉导线接合操作,并且导线接合的作业性良好。
然后,如图4A所示,板部件123与第一半导体封装101、金属导线121和第二半导体封装102一起被一并包封于第二包封树脂122内。特别地,第一布线板105的一个表面105a、第一半导体芯片103、金属导线121、第二半导体封装102和板部件123被一并包封于第二包封树脂122内。此时,通过使用包含硅石的热硬化型树脂作为第二包封树脂122,通过转印模子进行包封,并且,第二包封树脂122被热固化。
然后,如图4B所示,作为外部连接端子190的焊料球被安装于第一布线板105的下表面上的焊盘上,并且通过回流进行连接。然后,如图4C所示,片状半导体装置140通过与第二包封树脂122一起切块而被切割,以被分成各多层半导体装置150。然后,如图4D所示,通过回流,多层半导体装置150通过外部连接端子190与主板180连接。
通过通过这种制造方法制造多层半导体装置150,可以在事先不对于第一半导体封装101和第二半导体封装102执行特定的处理的情况下减少在与多层半导体装置150的四个角连接的外部连接端子191中出现的变形。并且,即使当要组合的第一半导体封装101和第二半导体封装102的形状改变时,也可容易地相应改变板部件123的形状。
注意,在第一实施例的第一固定步骤中,通过耦合多个板部件形成的片状板材可被供给到第一半导体封装中。在这种情况下,在分割步骤中,片状板材和片状半导体装置与第二包封树脂一起被切割。
接下来,为了确认印刷电路板100的效果,通过结构分析计算在设置在多层半导体装置150上的外部连接端子190上出现的剪应力。温度条件为高温侧125°C和低温侧-25°C,这是通常作为可靠性测试而进行的温度循环测试的条件。
多层半导体装置150的第一半导体封装101的结构分析模型被设定如下。第一布线板105是玻璃环氧树脂基板,其具有厚度为0.5mm的18mm×18mm的正方形的形状、1.47E-05/K的线膨胀系数、和39GPa的杨氏模量,并且使用铜箔作为导体。第一半导体芯片103的结构分析模型是Si半导体芯片,其具有厚度为0.08mm的7mm×7mm的正方形的形状、2.50E-06/K的线膨胀系数和170GPa的杨氏模量。第一半导体芯片103通过以面朝下的状态被安装而与第一布线板105连接。具有0.02mm的厚度、3.30E-05/K的线膨胀系数和7GPa的杨氏模量的含硅石的热硬化型树脂保护第一半导体芯片103与第一布线板105之间的连接。并且,作为外部连接端子190,在第一布线板105的下表面上以0.5mm的间距配置具有0.3mm的直径和0.3mm的高度的焊料球。焊料球具有2.1E-05/K的线膨胀系数和44GPa的杨氏模量。
第二半导体封装102的结构分析模型被设定如下。第二半导体封装102具有其中两个第二半导体芯片111以面朝上的状态被安装并且通过第一包封树脂115进行包封的结构。
第二布线板113是具有厚度为0.24mm的14mm×14mm的正方形的形状、1.47E-05/K的线膨胀系数和39GPa的杨氏模量并且使用铜箔作为导体的玻璃环氧树脂基板。第二半导体芯片111是具有厚度为0.06mm的7mm×7mm的正方形的形状、2.50E-06/K的线膨胀系数和170GPa的杨氏模量的Si半导体芯片。第一个第二半导体芯片通过使用热硬化型树脂板粘附于第二布线板113上,并且,第二半导体芯片通过使用热硬化型树脂板粘附于第一个第二半导体芯片上。热硬化型树脂板具有厚度为0.02mm的7mm×7mm的正方形的形状、7.3E-05/K的线膨胀系数、和2.4GPa的杨氏模量。第一包封树脂115是具有从第二布线板113的表面0.31mm的厚度、1.13E-05/K的线膨胀系数和20GPa的杨氏模量的含硅石的热硬化型树脂。
板部件123具有0.05mm的厚度。从具有14mm×14mm的正方形形状的板体131的四个角,具有2mm的宽度的突出件132向第一布线板105的相应的四个角108延伸,并且其端面与第一布线板105的端面齐平。
板部件123的材料是铜合金。板部件123具有1.7E-05/K的线膨胀系数和127GPa的杨氏模量。板部件123的突出件132形成为分别直接覆盖于作为位于角108上的外部连接端子191的焊料球之上。
用于粘接第一半导体封装101和板部件123的粘接剂和用于粘接板部件123与第二半导体封装102的粘接剂是含硅石的热硬化型树脂。含硅石的热硬化型树脂具有0.02mm的厚度、8.0E-05/K的线膨胀系数和33GPa的杨氏模量。第一半导体封装101与板部件123之间的含硅石的热硬化型树脂具有7mm×7mm的正方形的形状,并且,板部件123与第二半导体封装102之间的含硅石的热硬化型树脂具有14mm×14mm的正方形的形状。
在包封第一半导体封装101、第二半导体封装102、和板部件123时,使用含硅石的热硬化型树脂作为第一包封树脂。含硅石的热硬化型树脂具有从第一布线板105的表面0.89mm的厚度、1.13E-05/K的线膨胀系数和20GPa的杨氏模量。
通过焊料球与多层半导体装置150连接的主板180是具有36mm×36mm的正方形形状并具有0.5mm的厚度、1.47E-05/K的线膨胀系数和39GPa的杨氏模量并且使用铜箔作为导体的玻璃环氧树脂基板。除焊料球以外的多层半导体装置150中的所有层被共轴层叠。
并且,关于没有板部件的比较性的多层半导体装置,通过结构分析计算在多层半导体装置的外部连接端子上出现的剪应力。
作为没有板部件的多层半导体装置的第一半导体封装,使用根据第一实施例的第一半导体封装101的模型。作为没有板部件的多层半导体装置的第二半导体封装,使用其中包封树脂比根据第一实施例的第二半导体封装102厚0.07mm的第二半导体封装的模型以便不使用板部件。
与根据第一实施例的多层半导体装置的模型的情况类似,用于粘接第一半导体封装的粘接剂、和用于粘接没有板部件的多层半导体装置的第二半导体封装的粘接剂是含硅石的热硬化型树脂。含硅石的热硬化型树脂具有7mm×7mm的正方形形状,并具有0.02mm的厚度、8.0E-05/K的线膨胀系数和33GPa的杨氏模量。
在包封没有板部件的多层半导体装置的第一半导体封装和第二半导体封装102时,使用包含硅石的热硬化型树脂作为包封树脂。与根据第一实施例的多层半导体装置的模型的情况类似,含硅石的热硬化型树脂具有从第一布线板的表面0.82mm的厚度、1.13E-05/K的线膨胀系数和20GPa的杨氏模量。并且,关于没有板部件的多层半导体装置的模型,除焊料球以外的所有层被共轴层叠。与根据第一实施例的多层半导体装置的模型的情况类似,主板是具有36mm×36mm的正方形形状并具有0.5mm的厚度、1.47E-05/K的线膨胀系数和39GPa的杨氏模量并且使用铜箔作为导体的玻璃环氧树脂基板。
图5是表示根据本发明的第一实施例的印刷电路板的多层半导体装置与没有板部件的多层半导体装置之间的在外部连接端子上出现的剪应力的比较结果的示图。在多个外部连接端子之中,作为处于边缘上的外部连接端子并与第一布线板的角对应的外部连接端子表示为No.1,而其余的外部连接端子沿基板的边缘依次被标号。关于根据第一实施例的多层半导体装置的模型的外部连接端子,板状突出件分别直接覆盖于外部连接端子No.1~3之上,并且外部连接端子No.4的一半被板状突出件覆盖。
如图5所示,最高应力出现在基板的角上的外部连接端子上,但可以确认,关于根据第一实施例的多层半导体装置的外部连接端子,剪应力由于板部件的突出件减少约10%。
然后,通过使用根据第一实施例的多层半导体装置的结构的模型和没有板部件的多层半导体装置的结构的模型,计算在位于第一布线板的四个角上的外部连接端子中出现的变形。
在没有板部件的多层半导体装置的结构的情况下,在第一布线板的四个角上的外部连接端子中出现的变形为约0.0084。另一方面,在根据第一实施例的多层半导体装置的结构的情况下,在第一布线板的四个角上的外部连接端子中出现的变形为约0.0040,比比较例的值的一半还小。
然后,通过使用变形的值,基于YU,Qiang and SHIRATORI,Masaki"Effects of BGA Solder Geometry on Fatigue Life andReliability Assessment,"Journal of Japan Institute of ElectronicsPackaging,1[4]pp.278-283(1998),通过温度循环测试确认外部连接端子的断裂之前的寿命。
在没有板部件的多层半导体装置的结构的情况下,第一布线板的四个角上的外部连接端子的断裂之前的寿命与约1400个循环对应。另一方面,根据第一实施例的多层半导体装置的结构的外部连接端子的断裂之前的寿命与约6300个循环对应,并且,可以确认,连接的可靠性提高至比较例的四倍多。
(第二实施例)
下面,描述根据本发明的第二实施例的印刷电路板的多层半导体装置。图6A和图6B是示出根据本发明的第二实施例的印刷电路板的多层半导体装置的示意性结构的说明图。图6A是多层半导体装置的平面图,图6B是多层半导体装置的底视图。注意,在图6A和图6B所示的第二实施例的多层半导体装置中,使用类似的附图标记表示与上述的第一实施例的多层半导体装置类似的部件,并且省略它们的描述。
第二实施例的多层半导体装置250包括具有与上述的第一实施例的板部件123不同的形状的板部件223。与上述的第一实施例的板部件类似,板部件223是线膨胀系数比第一和第二包封树脂(未示出)的线膨胀系数大的部件。
板部件223包含当从与第一布线板105的表面垂直的方向观看时具有比第一布线板105的面积小的面积的大致正方形的板体231和从板体231的各角突出的四个突出件232。
当从与第一布线板105的表面垂直的方向观看时,突出件232中的每一个形成为从板体231突出到多个焊盘106中的设置在第一布线板105的相应的四个角108上的四个角焊盘107中的一个的位置。
以这种方式,第一布线板105具有正方形的形状,并因此优选板部件223具有四个突出件232以与四个角108对应。注意,突出件232的数量可以少于四个,并且不限于四个。在这种情况下,相邻的两个突出件232之间的区域R是用于铺设金属导线121的区域。
突出件232中的每一个包含形成为当从与第一布线板105的表面垂直的方向观看时覆盖角焊盘107的轮廓的末端部分241、和耦合板体231和末端部分241并具有比末端部分241的宽度小的宽度的耦合部分242。在第二实施例中,突出件232分别被整形为向着角108加宽。
通过使耦合部分242形成为较窄,突出件232直接覆盖于第一布线板105的四个角108上的角焊盘107(外部连接端子191)之上,并且,金属导线121通过的区域R的面积仍可比第一实施例中的大。从与第一布线板105的表面垂直的方向观看的金属导线121通过的区域R的面积可增加,因此,可以增加金属导线121的数量,并且可以增加在多层半导体装置250中可一次处理的信息量。这可导致多层半导体装置250更加功能精密化。并且,当从与第一布线板105的表面垂直的方向观看时,突出件232的末端部分241覆盖角焊盘107(外部连接端子191),因此,保持通过突出件232减少在外部连接端子191中出现的变形的效果。
(第三实施例)
下面,描述根据本发明的第三实施例的印刷电路板的多层半导体装置。图7A和图7B是示出根据本发明的第三实施例的印刷电路板的多层半导体装置的示意性结构的说明图。图7A是多层半导体装置的平面图,图7B是多层半导体装置的底视图。注意,在图7A和图7B所示的第三实施例的多层半导体装置中,使用类似的附图标记以表示与上述的第一实施例的多层半导体装置类似的部件,并且省略它们的描述。
第三实施例的多层半导体装置350包括具有与上述的第一和第二实施例的板部件123和223不同的形状的板部件323。与上述的第一和第二实施例的板部件类似,板部件323是线膨胀系数比第一和第二包封树脂(未示出)的线膨胀系数大的部件。
板部件323包含当从与第一布线板105的表面垂直的方向观看时具有比第一布线板105的面积小的面积的大致正方形的板体331和从板体331的各角突出的四个突出件332。
当从与第一布线板105的表面垂直的方向观看时,突出件332中的每一个形成为从板体331突出到多个焊盘106中的设置在第一布线板105的相应的四个角108上的四个角焊盘107中的一个的位置。
以这种方式,第一布线板105具有正方形的形状,并因此优选板部件323具有四个突出件332以与四个角108对应。注意,突出件332的数量可以少于四个,并且不限于四个。在这种情况下,相邻的两个突出件332之间的区域R是用于铺设金属导线121的区域。
突出件332中的每一个包含形成为当从与第一布线板105的表面垂直的方向观看时覆盖角焊盘107的轮廓的末端部分341、和耦合板体331和末端部分341并具有比末端部分341的宽度小的宽度的耦合部分342。
突出件的末端部分和耦合部分的形状不限于上述的第二实施例。突出件332的末端部分341中的每一个可具有直接覆盖于第一布线板105的四个角108中的一个上的角焊盘107(外部连接端子191)的轮廓之上的圆形的形状。可通过宽度比圆形末端部分341的直径小的耦合部分342连接板体231和末端部分341。
即使通过以这种形状形成突出件332,末端部分341也直接覆盖于角焊盘107(外部连接端子191)之上,并且,金属导线121通过的区域R的面积仍可比上述的第一实施例大,这可导致多层半导体装置350更加功能精密化。
注意,突出件的末端部分的形状不限于第二和第三实施例。只要末端部分分别具有足以直接覆盖于外部连接端子191的轮廓之上的面积,末端部分就可具有诸如三角形或四边形的多边形的形状。并且,耦合部分的形状不限于第二和第三实施例中的那些。
(第四实施例)
下面,描述根据本发明的第四实施例的印刷电路板的多层半导体装置的制造方法。图8A~8D和图9A~9C是示出根据本发明的第四实施例的印刷电路板400的多层半导体装置450的示例性制造步骤的说明图。图8A是示出多层半导体装置450的制造步骤中的第一固定步骤的说明图。图8B是示出多层半导体装置450的制造步骤中的第二固定步骤的说明图。图8C是示出多层半导体装置450的制造步骤中的导线接合步骤的说明图。图8D是示出多层半导体装置450的制造步骤中的包封步骤的说明图。图9A是示出多层半导体装置450的制造步骤中的外部连接端子附接步骤的说明图。图9B是示出多层半导体装置450的制造步骤中的分割步骤的说明图。图9C是示出在主板180上安装制造的多层半导体装置450的安装步骤的说明图。在上述的第一实施例中,使用通过耦合多个第一半导体封装形成的片状半导体装置以制造多层半导体装置。在第四实施例中,使用通过耦合多个板部件形成的片状板材,并且分割第一半导体封装。
首先,如图8A所示,通过耦合具有与在上述的第一到第三实施例中描述的板部件基本上类似的结构的板部件423形成的片状板材440被供给到分割的多个第一半导体封装101,并且板部件423分别被固定于第一半导体封装101上。具体而言,耦合的片状状态中的片状板材440通过使用热硬化型树脂板作为粘接剂126粘附于第一半导体封装101上,并且,粘接剂126被热固化。
在第四实施例中,片状半导体装置被分成各第一半导体封装101,并因此可以使用已经经过了测试的第一半导体封装101。类似地,第二半导体封装102被相互分割,并因此可以使用已经经过了测试的第二半导体封装102。因此,在第四实施例中,在第一固定步骤之前,各第一半导体封装101和各第二半导体封装102的操作被测试。在第一固定步骤中,使用已经经过了测试的第一半导体封装101和第二半导体封装102。
然后,如图8B所示,第二半导体封装102被供给到片状板材440的板部件423中的每一个上,并且,第二半导体封装102分别固定于板部件423上。具体而言,第二半导体封装102分别通过使用热硬化型树脂板作为粘接剂127粘附于板部件423上,并且,粘接剂127被热固化。
然后,如图8C所示,第一布线板105和第二布线板113分别通过使用金属导线121的导线接合被电连接。
然后,如图8D所示,板部件423与第一半导体封装101、金属导线121和第二半导体封装102一起被一并包封于第二包封树脂122中。具体而言,第一布线板105的一个表面105a、第一半导体芯片103、金属导线121、第二半导体封装102和板部件423被一并包封于第二包封树脂122中。此时,通过使用含硅石的热硬化型树脂作为第二包封树脂122,通过转印模子进行包封,并且,第二包封树脂122热固化。
然后,如图9A所示,作为外部连接端子190的焊料球被安装于第一布线板105的下表面上的焊盘上,并且通过回流进行连接。然后,如图9B所示,片状板材440与第二包封树脂122一起通过切块而被切割,以被分成各多层半导体装置450。
在这种情况下,在分割的多层半导体装置450中的每一个中,与上述的第一到第三实施例的情况不同,板部件423的突出件的端面露出到外面,并且,不是端面的突出件的部分包封于第二包封树脂122中。即使当板部件423的一部分不包封于第二包封树脂122中并且以这种方式露出到外面时,板部件423的大部分也包封于第二包封树脂122中,因此,可以说,板部件423包封于第二包封树脂122中。
然后,如图9C所示,通过回流,多层半导体装置450通过外部连接端子190与主板180连接,以制造印刷电路板400。
通过以这种方式制造多层半导体装置450,不必事先分割板部件423,因此可以提高多层半导体装置450的生产率。
并且,难以对于片状半导体装置进行性能测试,但是,在第四实施例中,使用分割的半导体封装101,并因此很容易地进行性能测试,并且,也可进行诸如老化试验(burn-in test)的筛查试验。因此,作为用于制造多层半导体装置的半导体封装101,可以使用事先保证没有缺陷的半导体封装,因此可以以更高的产出率制造多层半导体装置450。
并且,通过将分割的半导体封装101粘附于片状板材440上,多个半导体封装101可被一并包封于第二包封树脂122内,并因此可提高多层半导体装置450的生产率。
注意,可在向其粘附板部件423和第二半导体封装102之前事先在半导体封装101的下表面上形成外部连接端子190。
(第五实施例)
下面,描述根据本发明的第五实施例的印刷电路板的多层半导体装置。图10A和图10B是示出根据本发明的第五实施例的印刷电路板的多层半导体装置的示意性结构的说明图。图10A是多层半导体装置的平面图,而图10B是沿图10A的线10B-10B切取的断面图。注意,在图10A和图10B所示的第五实施例的多层半导体装置中,使用类似的附图标记以表示与上述的第一实施例的多层半导体装置类似的部件,并且,省略它们的描述。
如图10B所示,印刷电路板500包括多层半导体装置550和作为印刷布线板的主板180。多层半导体装置550被安装于主板180的表面180a和180b中的一个表面180a上。多层半导体装置550是封装含封装(PiP)型多层半导体装置,并且包括具有第一半导体封装501和与上述的第一实施例类似的结构的第二半导体封装102。
第一半导体封装501与上述的第一实施例的情况类似地包含第一半导体芯片103和第一布线板105,但是与上述的第一实施例的情况不同在于:第一半导体芯片103以面朝下的状态被安装于第一布线板105上。第一半导体芯片103通过多个突出电极504与第一布线板105电连接。第一半导体芯片103与第一布线板105之间的突出电极504被填充于第一半导体芯片103与第一布线板105之间的空间的包封树脂505保护。
第五实施例的多层半导体装置550包括具有与上述的第一实施例的板部件123不同的形状的板部件523。与上述的第一实施例的板部件类似,板部件523是线膨胀系数比第一包封树脂115和第二包封树脂122的线膨胀系数大的部件。
板部件523包含当从与第一布线板105的表面垂直的方向观看时具有比第一布线板105的面积小的面积的大致正方形板体531和从板体531的各角突出的四个突出件532。
当从与第一布线板105的表面垂直的方向观看时,突出件532中的每一个形成为从板体531突出到多个焊盘106中的设置在第一布线板105的相应的四个角108上的四个角焊盘中的一个的位置。
以这种方式,第一布线板105具有正方形的形状,并因此优选板部件523具有四个突出件532以与四个角108对应。注意,突出件532的数量可以少于四个,并且不限于四个。在这种情况下,相邻的两个突出件532之间的区域R是用于铺设金属导线121的区域。
板部件523通过使用粘接剂506被粘附于第一半导体封装501的第一半导体芯片103上。第二半导体封装102的第一包封树脂115通过使用粘接剂508粘附于板部件523上。第一布线板105的电极110和第二布线板113的电极116分别通过金属导线121被电连接。板部件523与第一半导体芯片103、金属导线121和第二半导体封装102一起被包封于第二包封树脂122内。如上面描述的那样构建的多层半导体装置550通过诸如焊料球的外部连接端子190与主板180连接。
第五实施例中的突出件532形成为比板体531厚。突出件532以这种方式形成为比板体531厚,因此,可以有效地减少与第一布线板105的角108上的角焊盘连接的外部连接端子上的变形力,并且可以有效地减少外部连接端子的变形。注意,板体531形成为相对比突出件532薄,因此,还可减小多层半导体装置550的厚度。
注意,本发明不限于上述的实施例,并且,在本发明的技术思想内,可由本领域技术人员提出各种修改。
在上述的第一到第五实施例中的每一个中,描述了多层半导体装置不具有外部连接端子的情况,但是,多层半导体装置可具有分别与焊盘连接的外部连接端子。
并且,在上述第一到第五实施例中的每一个中,描述了在第一半导体封装上层叠第二半导体封装的情况,但是,本发明也可被应用于在第二半导体封装上层叠至少一个半导体封装的情况。
在上述第一到第五实施例中的每一个中,描述了第二布线板的面积比第一布线板的面积小的情况,但是,本发明不限于此,并且第二布线板可具有等于或大于第一布线板的面积的面积。
并且,在上述第一到第五实施例中的每一个中的板部件还可包含耦合两个相邻的突出件的末端部分并留下金属导线121通过的区域的梁部分。
并且,在上述第一到第五实施例中的每一个中,描述了当从与第一布线板的表面垂直的方向观看时板部件的突出件不从第一布线板的边缘进一步延伸的情况,但是,本发明不限于此。当从与第一布线板的表面垂直的方向观看时,突出件的部分可从第一布线板的边缘进一步延伸。在这种情况下,突出件的从第一布线板的边缘进一步延伸的端面或部分可不被第二包封树脂覆盖,但是板部件的大部分包封于包封树脂内,因此,可以说板部件包封于包封树脂内。
虽然已参照示例性实施例说明了本发明,但应理解,本发明不限于公开的示例性实施例。以下的权利要求的范围应被赋予最宽的解释以包含所有这样的变更方式和等同的结构和功能。
Claims (12)
1.一种多层半导体装置,包括:
第一半导体封装,包括:
第一半导体元件;和
第一布线板,在其一个表面上安装有第一半导体元件,在其另一表面上形成有用于与外部电连接的多个连接焊盘;
第二半导体封装,包括:
第二半导体元件;
第二布线板,在其一个表面上安装有第二半导体元件;和
第一包封树脂,用于在其中包封第二半导体元件;和
板部件,被设置在第一半导体封装和第二半导体封装之间,其中,
第一半导体封装、板部件和第二半导体封装按该顺序被层叠,
第一布线板和第二布线板经由穿过在板部件中形成的缺口和开口中的一个的金属导线相互电连接,并且,
第一半导体元件、第二半导体封装和金属导线包封于第二包封树脂中。
2.根据权利要求1的多层半导体装置,其中,板部件的线膨胀系数比第一包封树脂和第二包封树脂的线膨胀系数大。
3.根据权利要求2的多层半导体装置,其中,当从与第一布线板的表面垂直的方向观看时,板部件的面积比第一布线板的面积小,并且,由设置在第一布线板的区域内的板体和从板体突出到多个连接焊盘中的设置在第一布线板的角上的连接焊盘的位置的突出件形成所述缺口。
4.根据权利要求3的多层半导体装置,其中,当从与第一布线板的表面垂直的方向观看时,第二布线板的面积比第一布线板的面积小,并且第二布线板被设置在第一布线板的区域内,并且,当从与第一布线板的表面垂直的方向观看时,板体的面积等于或小于第二布线板的面积,并且板体被设置在第二布线板的区域内。
5.根据权利要求3的多层半导体装置,其中,突出件包含末端部分和耦合部分,末端部分形成为当从与第一布线板的表面垂直的方向观看时覆盖角焊盘的轮廓,耦合部分耦合板体和末端部分并具有比末端部分的宽度小的宽度。
6.根据权利要求3的多层半导体装置,其中,突出件形成为比板体厚。
7.根据权利要求1的多层半导体装置,其中,板部件的一个表面通过接合部件与第一半导体元件接合,而板部件的另一表面与第二半导体封装的第一包封树脂接合。
8.一种印刷电路板,包括:
印刷布线板;和
安装于印刷布线板上的根据权利要求1的多层半导体装置。
9.一种多层半导体装置的制造方法,
所述多层半导体装置包括:
第一半导体封装,该第一半导体封装包括:
第一半导体元件;和
第一布线板,在其一个表面上安装有第一半导体元件,并在其另一表面上形成有多个焊盘,所述多个焊盘由与印刷布线板电连接的导体形成;和
第二半导体封装,该第二半导体封装包含:
第二半导体元件;
第二布线板,在其一个表面上安装有第二半导体元件;和
第一包封树脂,用于在其中包封第二半导体元件,
该方法包括:
配置多个第一半导体封装的步骤;
在所述多个第一半导体封装中的每一个上设置板部件的步骤,板部件具有比第一包封树脂的线膨胀系数大的线膨胀系数,并具有在其中形成的缺口和开口中的一个;
分别将多个板部件固定于所述多个第一半导体封装的第一固定步骤;
将多个第二半导体封装供给到所述多个板部件中的每一个上的步骤;
分别将所述多个第二半导体封装固定于所述多个板部件上的第二固定步骤;
通过使用金属导线,经由缺口和开口中的一个电连接多个第一布线板中的每一个与多个第二布线板中的每一个的步骤;
在第二包封树脂中一并包封多个第一半导体元件、金属导线和多个第二半导体封装的步骤,第二包封树脂具有比多个板部件的线膨胀系数小的线膨胀系数;和
通过切割第二包封树脂分割多个多层半导体装置的步骤。
10.根据权利要求9的多层半导体装置的制造方法,其中,
当从与第一布线板的表面垂直的方向观看时,板部件的面积比第一布线板的面积小,
通过设置在第一布线板的区域内的板体和从板体突出到多个连接焊盘中的设置在第一布线板的角上的连接焊盘的位置的突出件形成缺口,
第一固定步骤包括:分别将所述多个第一半导体封装固定于所述多个板部件的多个板体上,并且,
第二固定步骤包括:分别将所述多个第二半导体封装固定于所述多个板部件的所述多个板体上。
11.根据权利要求9的多层半导体装置的制造方法,其中,板部件的一个表面通过接合部件与第一半导体元件接合,并且板部件的另一表面与第二半导体封装的第一包封树脂接合。
12.根据权利要求9的多层半导体装置的制造方法,其中,
第一固定步骤包括:将其中耦合多个板部件的片状板材供给到经过了测试的所述多个第一半导体封装上,并且,
分割的步骤包括:与第二包封树脂一起切割片状板材。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012088555A JP5921297B2 (ja) | 2012-04-09 | 2012-04-09 | 積層型半導体装置、プリント回路板及び積層型半導体装置の製造方法 |
JP2012-088555 | 2012-04-09 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103367265A true CN103367265A (zh) | 2013-10-23 |
CN103367265B CN103367265B (zh) | 2016-01-06 |
Family
ID=47997229
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310119481.3A Expired - Fee Related CN103367265B (zh) | 2012-04-09 | 2013-04-09 | 多层半导体装置、印刷电路板和多层半导体装置制造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8836102B2 (zh) |
EP (1) | EP2650917A3 (zh) |
JP (1) | JP5921297B2 (zh) |
CN (1) | CN103367265B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9275949B2 (en) | 2011-06-01 | 2016-03-01 | Canon Kabushiki Kaisha | Semiconductor device |
JP6128993B2 (ja) * | 2013-06-28 | 2017-05-17 | キヤノン株式会社 | 積層型半導体装置、プリント回路板、電子機器及び積層型半導体装置の製造方法 |
ITUB20154017A1 (it) * | 2015-09-30 | 2017-03-30 | St Microelectronics Srl | Dispositivo incapsulato di materiale semiconduttore a ridotta sensibilita' nei confronti di stress termo-meccanici |
JP6991014B2 (ja) * | 2017-08-29 | 2022-01-12 | キオクシア株式会社 | 半導体装置 |
KR20210076292A (ko) | 2019-12-13 | 2021-06-24 | 삼성전자주식회사 | 반도체 패키지 |
KR20220085137A (ko) * | 2020-12-15 | 2022-06-22 | 삼성전자주식회사 | 복수개의 반도체 칩을 포함하는 반도체 패키지 및 이의 제조 방법 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070108582A1 (en) * | 2005-05-27 | 2007-05-17 | Stats Chippac Ltd. | Integrated circuit package system including shield |
US20070194424A1 (en) * | 2006-02-17 | 2007-08-23 | Stats Chippac Ltd. | Integrated circuit package system with die on base package |
CN102024710A (zh) * | 2009-09-18 | 2011-04-20 | 展晶科技(深圳)有限公司 | 光电元件的制造方法、封装结构及其封装装置 |
CN102054793A (zh) * | 2009-10-30 | 2011-05-11 | 夏普株式会社 | 衬底元件、模块、电气设备以及模块的制造方法 |
US7989269B2 (en) * | 2008-03-13 | 2011-08-02 | Stats Chippac, Ltd. | Semiconductor package with penetrable encapsulant joining semiconductor die and method thereof |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6933598B2 (en) * | 2002-10-08 | 2005-08-23 | Chippac, Inc. | Semiconductor stacked multi-package module having inverted second package and electrically shielded first package |
TWI255536B (en) * | 2005-02-02 | 2006-05-21 | Siliconware Precision Industries Co Ltd | Chip-stacked semiconductor package and fabrication method thereof |
JP4594777B2 (ja) | 2005-03-28 | 2010-12-08 | 株式会社東芝 | 積層型電子部品の製造方法 |
JP2007208159A (ja) * | 2006-02-06 | 2007-08-16 | Hitachi Ltd | 半導体装置 |
US7829986B2 (en) * | 2006-04-01 | 2010-11-09 | Stats Chippac Ltd. | Integrated circuit package system with net spacer |
JP2007281201A (ja) * | 2006-04-06 | 2007-10-25 | Toshiba Corp | 半導体装置 |
US7687897B2 (en) * | 2006-12-28 | 2010-03-30 | Stats Chippac Ltd. | Mountable integrated circuit package-in-package system with adhesive spacing structures |
-
2012
- 2012-04-09 JP JP2012088555A patent/JP5921297B2/ja not_active Expired - Fee Related
-
2013
- 2013-03-13 US US13/798,558 patent/US8836102B2/en not_active Expired - Fee Related
- 2013-03-28 EP EP13161568.4A patent/EP2650917A3/en not_active Withdrawn
- 2013-04-09 CN CN201310119481.3A patent/CN103367265B/zh not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070108582A1 (en) * | 2005-05-27 | 2007-05-17 | Stats Chippac Ltd. | Integrated circuit package system including shield |
US20070194424A1 (en) * | 2006-02-17 | 2007-08-23 | Stats Chippac Ltd. | Integrated circuit package system with die on base package |
US7989269B2 (en) * | 2008-03-13 | 2011-08-02 | Stats Chippac, Ltd. | Semiconductor package with penetrable encapsulant joining semiconductor die and method thereof |
CN102024710A (zh) * | 2009-09-18 | 2011-04-20 | 展晶科技(深圳)有限公司 | 光电元件的制造方法、封装结构及其封装装置 |
CN102054793A (zh) * | 2009-10-30 | 2011-05-11 | 夏普株式会社 | 衬底元件、模块、电气设备以及模块的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
US8836102B2 (en) | 2014-09-16 |
JP2013219183A (ja) | 2013-10-24 |
EP2650917A3 (en) | 2016-10-12 |
JP5921297B2 (ja) | 2016-05-24 |
EP2650917A2 (en) | 2013-10-16 |
CN103367265B (zh) | 2016-01-06 |
US20130264722A1 (en) | 2013-10-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7511371B2 (en) | Multiple die integrated circuit package | |
US7352058B2 (en) | Methods for a multiple die integrated circuit package | |
US6441476B1 (en) | Flexible tape carrier with external terminals formed on interposers | |
US7327021B2 (en) | Multi-level semiconductor module | |
US20080157327A1 (en) | Package on package structure for semiconductor devices and method of the same | |
US7816777B2 (en) | Semiconductor-element mounting substrate, semiconductor device, and electronic equipment | |
US9760754B2 (en) | Printed circuit board assembly forming enhanced fingerprint module | |
KR20080020069A (ko) | 반도체 패키지 및 그 제조방법 | |
US7344916B2 (en) | Package for a semiconductor device | |
CN103367265A (zh) | 多层半导体装置、印刷电路板和多层半导体装置制造方法 | |
WO2014131152A1 (en) | Semiconductor device including alternating stepped semiconductor die stacks | |
US20080054445A1 (en) | Rigid wave pattern design on chip carrier substrate and printed circuit board for semiconductor and electronic sub-system packaging | |
US8390114B2 (en) | Semiconductor package | |
US20070181995A1 (en) | Circuit board structure embedded with semiconductor chips | |
US20060157830A1 (en) | Semiconductor package using flexible film and method of manufacturing the same | |
CN101118901A (zh) | 堆叠式芯片封装结构、芯片封装结构及其制程 | |
US7498679B2 (en) | Package substrate and semiconductor package using the same | |
US20070114672A1 (en) | Semiconductor device and method of manufacturing the same | |
JP3659872B2 (ja) | 半導体装置 | |
EP1949440A2 (en) | Multiple die integrated circuit package | |
CN117393534A (zh) | 一种芯片封装结构及电子设备 | |
JP2005340588A (ja) | 半導体装置およびその製造方法 | |
JP2007081093A (ja) | 半導体装置 | |
KR20080065395A (ko) | 절곡된 내부 리드들을 갖는 반도체 칩 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160106 |
|
CF01 | Termination of patent right due to non-payment of annual fee |