KR20210076292A - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR20210076292A
KR20210076292A KR1020190167132A KR20190167132A KR20210076292A KR 20210076292 A KR20210076292 A KR 20210076292A KR 1020190167132 A KR1020190167132 A KR 1020190167132A KR 20190167132 A KR20190167132 A KR 20190167132A KR 20210076292 A KR20210076292 A KR 20210076292A
Authority
KR
South Korea
Prior art keywords
substrate
interposer substrate
semiconductor chip
package
interposer
Prior art date
Application number
KR1020190167132A
Other languages
English (en)
Inventor
김성범
강태우
최재원
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190167132A priority Critical patent/KR20210076292A/ko
Priority to US17/096,107 priority patent/US11715697B2/en
Publication of KR20210076292A publication Critical patent/KR20210076292A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

제 1 기판, 상기 제 1 기판 상에 실장되는 제 1 반도체 칩, 및 상기 제 1 기판 상에서 상기 제 1 반도체 칩을 덮는 제 1 몰딩부를 포함하는 하부 패키지, 상기 제 1 반도체 칩 상에 적층되는 인터포저 기판, 상기 제 1 반도체 칩의 일측에 배치되고, 상기 인터포저 기판과 상기 제 1 기판 사이에서 상기 인터포저 기판을 지지하는 지지부, 상기 인터포저 기판과 상기 제 1 기판을 연결하는 연결 단자, 및 상기 인터포저 기판 상에 실장되고, 제 2 기판, 상기 제 2 기판 상에 실장되는 적어도 하나의 제 2 반도체 칩, 및 상기 제 2 기판 상에서 상기 제 2 반도체 칩을 덮는 제 2 몰딩부를 포함하는 상부 패키지를 포함하는 반도체 패키지를 제공한다.

Description

반도체 패키지{SEMICONDUCTOR PACKAGE}
본 발명은 반도체 패키지에 관한 것으로 보다 상세하게는 인터포저(interposer)를 포함하는 반도체 패키지에 관한 것이다.
반도체 패키지는 집적회로 칩을 전자제품에 사용하기 적합한 형태로 구현한 것이다. 통상적으로 반도체 패키지는 인쇄회로기판(PCB) 상에 반도체 칩을 실장하고 본딩 와이어 또는 범프를 이용하여 이들을 전기적으로 연결하는 것이 일반적이다.
반도체 산업에 있어서 반도체 소자 및 이를 이용한 전자 제품의 고기능화, 고속화 및 소형화 요구가 증대되고 있다. 이러한 추세에 대응하여 현재 반도체 실장 기술은 하나의 반도체 기판에 여러 반도체 칩들을 적층하여 실장하거나 패키지 위에 패키지를 적층하는 방법이 대두되고 있다. 그 중의 하나가 여러 가지 반도체 칩들을 수직 적층시켜 고밀도 칩 적층을 구현할 수 있는 패키지 온 패키지(Package on package, PoP)이다. 패키지 온 패키지(PoP)는 하나의 반도체 칩으로 구성된 일반적인 패키지보다 적은 면적에 다양한 기능을 가진 반도체 칩들을 집적시킬 수 있다는 장점을 가질 수 있다.
본 발명이 해결하고자 하는 과제는 구조적 안정성이 향상된 반도체 패키지 및 이의 제조 방법을 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상술한 기술적 과제들을 해결하기 위한 본 발명의 실시예들에 따른 반도체 패키지는 제 1 기판, 상기 제 1 기판 상에 실장되는 제 1 반도체 칩, 및 상기 제 1 기판 상에서 상기 제 1 반도체 칩을 덮는 제 1 몰딩부를 포함하는 하부 패키지, 상기 제 1 반도체 칩 상에 적층되는 인터포저 기판, 상기 제 1 반도체 칩의 일측에 배치되고, 상기 인터포저 기판과 상기 제 1 기판 사이에서 상기 인터포저 기판을 지지하는 지지부, 상기 인터포저 기판과 상기 제 1 기판을 연결하는 연결 단자, 및 상기 인터포저 기판 상에 실장되고, 제 2 기판, 상기 제 2 기판 상에 실장되는 적어도 하나의 제 2 반도체 칩, 및 상기 제 2 기판 상에서 상기 제 2 반도체 칩을 덮는 제 2 몰딩부를 포함하는 상부 패키지를 포함할 수 있다.
상술한 기술적 과제들을 해결하기 위한 본 발명의 실시예들에 따른 반도체 패키지는 제 1 기판, 상기 제 1 기판 상에 실장되는 제 1 반도체 칩, 상기 제 1 반도체 칩 상에 적층되는 인터포저 기판, 상기 인터포저 기판 상에 실장되는 상부 패키지, 및 상기 상부 패키지와 상기 인터포저 기판 사이에 제공되는 접속 단자들을 포함할 수 있다. 상기 인터포저 기판은 상기 인터포저 기판의 외각부로부터 상기 제 1 기판을 향하여 연장되어, 상기 인터포저 기판을 상기 제 1 기판 상에 지지하는 제 1 지지부를 포함할 수 있다. 상기 제 1 지지부는 상기 제 1 반도체 칩의 측면으로부터 이격될 수 있다.
본 발명의 실시예들에 따른 반도체 패키지의 지지부는 인터포저 기판의 외각부를 아래에서부터 지지할 수 있다. 이에 따라, 제 1 반도체 칩의 일측으로 돌출되는 인터포저 기판의 외각부가 하방으로 휘어지지 않을 수 있으며, 외부의 압력 등이 가해질 경우 인터포저 기판의 손상이 적을 수 있다. 즉, 인터포저 기판이 제 1 패키지 기판 상에 견고하게 배치될 수 있으며, 반도체 패키지의 구조적 안정성이 향상될 수 있다.
본 발명의 실시예들에 따른 반도체 패키지의 제조 방법에 따르면, 제 1 패키지 기판의 제 1 지지부는 플럭스가 제 2 기판 패드들을 향하여 흐르지 않도록 하는 댐 역할을 할 수 있다. 이에 따라, 반도체 패키지의 불량이 적을 수 있다.
또한, 인터포저 기판의 외각부 아래, 특히 제 4 기판 패드들의 아래에 인터포저 기판을 지지하는 지지부가 제공되며, 본딩 와이어 형성을 위한 캐필러리의 작동에 의해 인터포저 기판이 휘어지거나 손상되지 않을 수 있다.
도 1은 본 발명의 실시예들에 따른 반도체 패키지를 설명하기 위한 단면도이다.
도 2 내지 도 4는 도 1의 A영역을 확대 도시한 도면들이다.
도 5 내지 도 7은 본 발명의 실시예들에 따른 반도체 패키지를 설명하기 위한 평면도들이다.
도 8은 도 1의 제 1 몰딩부를 설명하기 위한 평면도이다.
도 9는 본 발명의 실시예들에 따른 반도체 패키지를 설명하기 위한 단면도이다.
도 10은 도 9의 제 1 몰딩부를 설명하기 위한 평면도이다.
도 11 내지 도 15는 본 발명의 실시예들에 따른 반도체 패키지의 제조 방법을 설명하기 위한 단면도들이다.
도면들 참조하여 본 발명의 개념에 따른 반도체 패키지를 설명한다.
도 1은 본 발명의 실시예들에 따른 반도체 패키지를 설명하기 위한 단면도이다. 도 2 내지 도 4는 도 1의 A영역을 확대 도시한 도면들이다. 도 5 내지 도 7은 본 발명의 실시예들에 따른 반도체 패키지를 설명하기 위한 평면도들로, 도 1은 도 5 내지 도 7의 Ⅰ-Ⅰ'선에 따른 단면에 해당한다. 도 8은 도 1의 제 1 몰딩부를 설명하기 위한 평면도이다.
도 1을 참조하여, 반도체 패키지(10a)는 패키지 온 패키지(package on package: POP) 구조를 가질 수 있다. 일 예로, 반도체 패키지(10a)는 하부 패키지(100), 및 하부 패키지(100) 상에 실장되는 상부 패키지(300)를 포함할 수 있다. 상부 패키지(300)는 하부 패키지(100)와 상부 패키지(300) 사이에 제공되는 인터포저(interposer) 기판(200)을 통해 전기적으로 접속될 수 있다.
하부 패키지(100)는 제 1 패키지 기판(110), 제 1 패키지 기판(110) 상에 실장된 제 1 반도체 칩(120), 제 1 패키지 기판(110) 상에서 제 1 반도체 칩(120)을 덮는 제 1 몰딩부(130)를 포함할 수 있다.
제 1 패키지 기판(110)이 제공될 수 있다. 제 1 패키지 기판(110)은 인쇄회로기판(print circuit board: PCB)를 포함할 수 있다. 또는, 제 1 패키지 기판(110)은 절연막과 배선층이 교차로 적층된 구조일 수 있다. 제 1 패키지 기판(110)은 그의 상면 상에 배치되는 제 1 기판 패드들(112) 및 제 2 기판 패드들(114)을 가질 수 있다.
외부 단자들(118)은 제 1 패키지 기판(110)의 아래에 배치될 수 있다. 상세하게는, 외부 단자들(118)은 제 1 패키지 기판(110)의 하면 상에 배치되는 단자 패드들(미도시) 상에 배치될 수 있다. 외부 단자들(118)은 솔더 볼들 또는 솔더 범프를 포함할 수 있고, 외부 단자들(118)의 종류에 따라 반도체 패키지(10a)는 볼 그리드 어레이(ball grid array: BGA), 파인 볼 그리드 어레이(fine ball-grid array: FBGA) 또는 랜드 그리드 어레이(land grid array: LGA) 형태를 포함할 수 있다.
제 1 반도체 칩(120)은 제 1 패키지 기판(110)의 상면 상에 실장될 수 있다. 예를 들어, 제 1 반도체 칩(120)은 플립 칩 본딩(flip chip bonding) 방식으로 제 1 패키지 기판(110)의 제 1 기판 패드들(112)에 접속될 수 있다. 즉, 제 1 반도체 칩(120)은 솔더 볼들이나 솔더 범프와 같은 제 1 칩 단자들(122)에 의해 제 1 패키지 기판(110)과 전기적으로 연결될 수 있다. 이때, 제 1 반도체 칩(120)과 제 1 패키지 기판(110) 사이의 공간은 플럭스(124)에 의해 채워질 수 있다. 그러나, 본 발명의 실시예들이 이에 한정되는 것은 아니며, 제 1 반도체 칩(120)은 본딩 와이어 등과 같은 다양한 실장 수단에 의해 제 1 패키지 기판(110) 상에 실장될 수 있다. 이하에서, 전기적으로 연결된다는 것은 직접 또는 간접적으로 연결되는 것을 포함할 수 있다. 제 1 반도체 칩(120)은 로직 칩 또는 메모리 칩일 수 있다. 예를 들어, 메모리 칩은 DRAM, NAND flash, NOR flash, PRAM, ReRAM 또는 MRAM일 수 있다. 또는, 제 1 반도체 칩(120)은 어플리케이션 프로세서(application processor)와 같은 비메모리 칩으로 기능할 수 있다. 제 1 반도체 칩(120)은 제 1 패키지 기판(110)을 통해 외부 단자들(118)과 전기적으로 연결될 수 있다. 도 1에서는 하나의 제 1 반도체 칩(120)을 포함하는 것을 도시하였으나, 제 1 반도체 칩(120)은 복수로 제공될 수도 있다.
제 1 반도체 칩(120) 상에 인터포저(interposer) 기판(200)이 배치될 수 있다. 인터포저 기판(200)은 절연 기판을 포함할 수 있다. 예를 들어, 인터포저 기판(200)은 절연 물질을 포함할 수 있다. 인터포저 기판(200)은 인쇄회로기판(print circuit board: PCB)를 포함할 수 있다. 인터포저 기판(200)은 제 1 패키지 기판(110)과 동일한 물질로 구성될 수 있다. 인터포저 기판(200)은 제 1 반도체 칩(120)의 상면에 접착될 수 있다. 인터포저 기판(200)의 폭은 제 1 반도체 칩(120)의 폭보다 클 수 있다. 이 경우, 인터포저 기판(200)은 제 1 반도체 칩(120)의 일측 상으로 돌출될 수 있다. 인터포저 기판(200)은 그의 상면 상에 배치되는 제 3 기판 패드들(202) 및 제 4 기판 패드들(204)을 가질 수 있다. 제 4 기판 패드들(204)은 인터포저 기판(200)의 외각부(OR) 상에 배치될 수 있으며, 제 3 기판 패드들(202)은 인터포저 기판(200)의 중심부(CR) 상에 배치될 수 있다. 인터포저 기판(200)은 제 1 패키지 기판(110) 상에 실장될 수 있다. 인터포저 기판(200)과 제 1 패키지 기판(110)은 연결 단자에 의해 전기적으로 연결될 수 있다. 예를 들어, 인터포저 기판(200)은 와이어 본딩(wire bonding) 방식으로 제 1 패키지 기판(110) 상에 실장될 수 있다. 즉, 상기 연결 단자는 본딩 와이어(200)를 포함할 수 있으며, 인터포저 기판(200)은 본딩 와이어(220)에 의해 제 1 패키지 기판(110)과 전기적으로 연결될 수 있다. 본딩 와이어(220)는 인터포저 기판(200)의 상면의 제 4 기판 패드들(204)과 제 1 패키지 기판(110)의 제 2 기판 패드들(114)을 연결할 수 있다.
인터포저 기판(200)과 제 1 패키지 기판(110) 사이에 지지부(SP)가 개재될 수 있다. 지지부(SP)는 제 1 반도체 칩(120)의 일측에 배치될 수 있다. 지지부(SP)는 제 1 반도체 칩(120)으로부터 이격될 수 있다. 지지부(SP)는 제 1 반도체 칩(120)이 접속되는 제 1 기판 패드들(112)과 본딩 와이어(220)가 접속되는 제 2 기판 패드들(114) 사이에 위치할 수 있다. 인터포저 기판(200)의 외각부(OR)는 지지부(SP)에 의해 제 1 패키지 기판(110) 상에 지지될 수 있다. 특히, 인터포저 기판(200)이 PCB와 같이 경도가 낮은 물질로 구성되는 경우, 제 1 반도체 칩(120)에 의해 지지되지 않는 인터포저 기판(200)의 외각부(OR)는 중력 또는 외부 압력에 의해 휘어질 수 있다. 본 발명에 따른 반도체 패키지(10a)의 지지부(SP)는 인터포저 기판(200)의 외각부(OR)를 아래에서부터 지지할 수 있다. 이에 따라, 제 1 반도체 칩(120)의 일측으로 돌출되는 인터포저 기판(200)의 외각부(OR)가 하방으로 휘어지지 않을 수 있으며, 외부의 압력 등이 가해질 경우 인터포저 기판(200)의 손상이 적을 수 있다. 즉, 인터포저 기판(200)이 제 1 패키지 기판(110) 상에 견고하게 배치될 수 있으며, 반도체 패키지(10a)의 구조적 안정성이 향상될 수 있다. 지지부(SP)는 제 4 기판 패드들(204)의 하방에 위치할 수 있다. 이에 따라, 제 4 기판 패드들(204) 상에 본딩 와이어들(220)을 실장하는 경우, 인터포저 기판(200)이 휘어지지 않을 수 있다. 이에 대해서는, 반도체 패키지의 제조 방법과 함께 상세히 설명하도록 한다.
지지부(SP)는 제 1 지지부(116) 및 제 2 지지부(210)를 포함할 수 있다. 이하, 지지부(SP)의 구성에 대해 도 2 내지 도 4를 참조하여 상세히 설명하도록 한다.
도 1 및 도 2를 참조하여, 제 1 지지부(116)는 제 1 패키지 기판(110)의 상면으로부터 상방으로 돌출된 형상을 가질 수 있다. 구체적으로, 제 1 지지부(116)는 제 1 패키지 기판(110)으로부터 인터포저 기판(200)의 외각부(OR)를 향하여 연장된 제 1 패키지 기판(110)의 일부일 수 있다. 예를 들어, 제 1 지지부(116)는 제 1 패키지 기판(110)과 연속적인 구성을 가질 수 있고, 제 1 지지부(116)과 제 1 패키지 기판(110) 사이의 경계면(IF1)은 시각적으로 보이지 않을 수 있다. 예를 들어, 제 1 지지부(116)는 제 1 패키지 기판(110)의 절연부와 동일한 물질로 구성되어, 제 1 지지부(116)과 제 1 패키지 기판(110) 사이에 계면이 없을 수 있다. 즉, 제 1 지지부(116)과 제 1 패키지 기판(110)은 하나의 구성 요소로 제공될 수 있다.
제 2 지지부(210)는 인터포저 기판(200)의 하면으로부터 하방으로 돌출된 형상을 가질 수 있다. 구체적으로, 인터포저 기판(200)는 인터포저 기판(200)의 외각부(OR)로부터 제 1 패키지 기판(110)을 향하여 연장된 인터포저 기판(200)의 일부일 수 있다. 예를 들어, 제 2 지지부(210)는 인터포저 기판(200)과 연속적인 구성을 가질 수 있고, 제 2 지지부(210)과 인터포저 기판(200) 사이의 경계면(IF2)은 시각적으로 보이지 않을 수 있다. 예를 들어, 제 2 지지부(210)는 인터포저 기판(200)의 절연부와 동일한 물질로 구성되어, 제 2 지지부(210)과 인터포저 기판(200) 사이에 계면이 없을 수 있다. 즉, 제 2 지지부(210)과 인터포저 기판(200)은 하나의 구성 요소로 제공될 수 있다.
제 1 지지부(116)와 제 2 지지부(210)는 수직적으로 오버랩될 수 있다. 제 1 지지부(116)의 상면은 제 2 지지부(210)의 하면과 접할 수 있다. 제 1 지지부(116)는 제 2 지지부(210)를 아래에서부터 지지할 수 있다. 제 1 지지부(116)의 폭(W1)은 제 2 지지부(210)의 폭(W2)보다 클 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 제 1 지지부(116)의 폭(W1)과 제 2 지지부(210)의 폭(W2)은 같을 수 있다.
다른 실시예들에 따르면, 지지부(SP)는 제 1 지지부(116)와 제 2 지지부(210) 중 어느 하나만 포함할 수 있다. 도 3에 도시된 바와 같이, 지지부(SP)는 제 2 지지부(210')를 포함하고, 제 1 지지부(116, 도 3 참조)를 포함하지 않을 수 있다. 제 2 지지부(210')는 인터포저 기판(200)의 외각부(OR)로부터 제 1 패키지 기판(110)의 상면으로 연장될 수 있으며, 제 2 지지부(210')의 하면은 제 1 패키지 기판(110)의 상면과 접할 수 있다. 또는, 도 4에 도시된 바와 같이, 지지부(SP)는 제 1 지지부(116')를 포함하고, 제 2 지지부(210, 도 3 참조)을 포함하지 않을 수 있다. 제 1 지지부(116')는 제 1 패키지 기판(110)의 상면으로부터 인터포저 기판(200)의 외각부(OR)로 연장될 수 있으며, 제 1 지지부(116')의 상면은 인터포저 기판(200)의 하면과 접할 수 있다. 이하, 도 2의 실시예를 기준으로 계속 설명한다.
지지부(SP)는 다양한 평면 형상을 가질 수 있다. 일 예로, 지지부(SP)는 인터포저 기판(200)의 제 4 기판 패드들(204)의 하방에 배치될 수 있으며, 지지부(SP)는 인터포저 기판(200)의 배선 구조에 따라 다른 평면 형상을 가질 수 있다. 이와는 다르게, 지지부(SP) 제 4 기판 패드들(204)이 제공되지 않는 영역에도 제공될 수 있다. 이하, 지지부(SP)의 구성에 대해 도 5 내지 도 7을 참조하여 상세히 설명하도록 한다.
도 1 및 도 5를 참조하여, 제 4 기판 패드들(204)은 인터포저 기판(200)의 외각부(OR)를 따라 제공될 수 있다. 지지부(SP)는 제 4 기판 패드들(204)의 아래에 배치될 수 있다. 즉, 지지부(SP)는 인터포저 기판(200)의 외각부(OR) 아래에 배치될 수 있다. 지지부(SP)는 제 1 반도체 칩(120)의 제 1 측면들(120a) 및 제 2 측면들(120b)로부터 이격될 수 있다. 여기서, 제 1 측면들(120a)은 제 1 방향(D1)으로 서로 대향하는 제 1 반도체 칩(120)의 측면들일 수 있고, 제 2 측면들(120b)은 제 2 방향(D2)으로 서로 대향하는 제 1 반도체 칩(120)의 측면들일 수 있다. 지지부(SP)는 평면적 관점에서 제 1 반도체 칩(120)을 둘러쌀 수 있다. 지지부(SP)는 제 1 반도체 칩(120)의 제 1 및 제 2 측면들(120a, 120b)을 둘러쌀 수 있다. 지지부들(SP)의 일부는 인터포저 기판(200)의 제 3 측면들(200a)을 따라 제 2 방향(D2)으로 연장될 수 있고, 지지부들(SP)의 다른 일부는 인터포저 기판(200)의 제 4 측면들(200b)을 따라 제 1 방향(D1)으로 연장되는 라인 형상을 가질 수 있다. 여기서, 제 3 측면들(200a)은 제 1 방향(D1)으로 서로 대향하는 인터포저 기판(200)의 측면들일 수 있고, 제 4 측면들(200b)은 제 2 방향(D2)으로 서로 대향하는 인터포저 기판(200)의 측면들일 수 있다. 실시예들에 따르면, 도 5에 도시된 바와 같이, 지지부(SP)는 복수로 제공되며, 지지부들(SP) 각각은 제 1 반도체 칩(120)의 제 1 및 제 2 측면들(120a, 120b) 상에 배치될 수 있다. 즉, 각각의 지지부들(SP)은 인터포저 기판(200)의 제 3 측면들(200a) 및 제 4 측면들(200b)에 인접하여 배치될 수 있다. 도시된 바와는 다르게, 지지부(SP)는 일체로 제공되어 제 1 반도체 칩(120)을 둘러쌀 수 있다. 즉, 지지부(SP)의 평면 형상은 고리 형상일 수 있다.
다른 실시예들에 따르면, 지지부들(SP)은 제 1 반도체 칩(120)의 제 1 측면들(120a) 상에만 배치될 수 있다. 도 1 및 도 6을 참조하여, 지지부들(SP)은 제 1 반도체 칩(120)으로부터 제 1 방향(D1)으로 이격될 수 있다. 지지부들(SP)은 지지부들(SP)과 마주하는 제 1 반도체 칩(120)의 제 1 측면들(120a)과 평행한 제 2 방향(D2)으로 연장될 수 있다. 즉, 지지부들(SP)은 인터포저 기판(200)의 제 3 측면들(200a)을 따라 제 2 방향(D2)으로 연장되는 라인 형상을 가질 수 있다. 즉, 지지부들(SP)은 인터포저 기판(200)의 제 3 측면들(200a)에 인접하여 배치될 수 있다. 도시된 바와는 다르게, 지지부들(SP)은 제 1 반도체 칩(120)의 제 1 및 제 2 측면들(120a, 120b)의 어느 한면, 대향하지 않는 어느 두면, 또는 세면 상에만 배치될 수 있다.
이와는 또 다르게, 지지부들(SP)은 기둥 형상을 가질 수 있다. 도 1 및 도 7을 참조하여, 지지부들(SP-1)은 복수로 제공될 수 있으며, 지지부들(SP-1) 각각은 기둥 형상을 가질 수 있다. 지지부들(SP-1)은 제 1 반도체 칩(120)의 제 3 측면들(200a) 상에 배치될 수 있다. 지지부들(SP-1)은 인터포저 기판(200)의 제 3 측면들(200a)을 따라 제 2 방향(D2)으로 배열될 수 있다. 이때, 지지부들(SP-1)은 서로 이격될 수 있다. 즉, 지지부들(SP)은 지지부들(SP)과 마주하는 제 1 반도체 칩(120)의 제 1 측면들(120a)과 평행한 제 2 방향(D2)으로 상호 이격되도록 배열될 수 있다. 이때, 각각의 지지부들(SP-1)은 대응되는 제 4 기판 패드들(204)의 아래에 배치될 수 있다. 이하, 도 5의 실시예를 기준으로 계속 설명하도록 한다.
도 1을 계속 참조하여, 제 1 반도체 칩(120)과 인터포저 기판(200) 사이에 접착층(230)이 제공될 수 있다. 접착층(230)은 제 1 반도체 칩(120)의 상면 및 인터포저 기판(200)의 하면과 접할 수 있다. 접착층(230)은 제 1 반도체 칩(120)과 인터포저 기판(200)을 접착 시킬 수 있다. 이에 따라, 제 1 반도체 칩(120)과 인터포저 기판(200)이 견고하게 접착되어, 반도체 패키지의 구조적 안정성이 향상될 수 있다.
제 1 패키지 기판(110) 상에 제 1 몰딩부(130)가 제공될 수 있다. 제 1 몰딩부(130)는 제 1 패키지 기판(110)의 상면 상에서 제 1 반도체 칩(120) 및 인터포저 기판(200)을 둘러쌀 수 있다. 예를 들어, 제 1 몰딩부(130)는 제 1 반도체 칩(120)의 측면, 인터포저 기판(200)의 측면, 및 인터포저 기판(200)의 상면을 덮을 수 있다. 이때, 제 1 몰딩부(130)는 인터포저 기판(200)의 외각부(OR) 및 중심부(CR)를 모두 덮을 수 있다. 인터포저 기판(200)의 상면은 제 1 몰딩부(130)에 의해 노출되지 않을 수 있다. 인터포저 기판(200)이 제 1 반도체 칩(120)의 일측으로 돌출되는 경우, 제 1 몰딩부(130)는 인터포저 기판(200)의 노출된 하면을 덮을 수 있다. 즉, 제 1 몰딩부(130)는 제 1 패키지 기판(110) 상에서 제 1 반도체 칩(120) 및 인터포저 기판(200)을 매립(embedded)할 수 있다. 도 8에 도시된 바와 같이, 제 1 몰딩부(130)은 복수의 개구부들(OP)을 가질 수 있다. 개구부들(OP)은 인터포저 기판(200)의 중심부(CR) 상에 위치할 수 있다. 개구부들(OP)은 제 1 몰딩부(130)를 수직으로 관통하여 인터포저 기판(200)의 제 3 기판 패드들(202)을 노출할 수 있다.
하부 패키지(100) 상에 상부 패키지(300)가 제공될 수 있다. 상부 패키지(300)는 제 2 패키지 기판(310), 제 2 반도체 칩(320) 및 제 2 몰딩부(330)를 포함할 수 있다.
제 2 패키지 기판(310)은 인터포저 기판(200) 상에 배치될 수 있다. 이때, 제 2 패키지 기판(310)은 제 1 몰딩부(130)로부터 수직으로 이격될 수 있다. 제 2 패키지 기판(310)의 폭은 제 1 패키지 기판(110)의 폭 및 제 1 몰딩부(130)의 폭과 동일할 수 있다. 즉, 제 2 패키지 기판(310)의 측면, 제 1 패키지 기판(110)의 측면 및 제 1 몰딩부(130)의 측면은 동일한 평면 상에 위치할 수 있다. 제 2 패키지 기판(310)은 신호 패턴들을 가지는 인쇄 회로 기판(printed circuit board, PCB)일 수 있다. 또는, 제 2 패키지 기판(310)은 절연막과 배선층이 교차로 적층된 구조일 수 있다.
제 2 패키지 기판(310)은 인터포저 기판(200) 상에 실장될 수 있다. 예를 들어, 제 2 패키지 기판(310)의 아래에 연결 단자들(305)이 배치될 수 있다. 연결 단자들(305)은 제 1 몰딩부(130)를 관통하여 인터포저 기판(200)의 제 3 기판 패드들(202)에 접속될 수 있다. 예를 들어, 연결 단자들(305)은 제 1 몰딩부(130)의 개구부들(OP) 내에 제공될 수 있다. 연결 단자들(305)은 솔더 볼들 또는 솔더 범프들을 포함할 수 있다.
제 2 패키지 기판(310) 상에 적어도 하나의 제 2 반도체 칩(320)이 배치될 수 있다. 제 2 반도체 칩들(320)은 평면적인 관점에서 서로 이격되어 배치될 수 있다.
제 2 반도체 칩들(320)은 제 2 패키지 기판(310)의 상면 상에 실장될 수 있다. 예를 들어, 제 2 반도체 칩들(320)은 플립 칩 본딩(flip chip bonding) 방식으로 제 2 패키지 기판(310)의 제 5 기판 패드들(312) 상에 실장될 수 있다. 즉, 제 2 반도체 칩들(320)은 솔더 볼들이나 솔더 범프와 같은 제 2 칩 단자들(322)에 의해 제 2 패키지 기판(310)과 전기적으로 연결될 수 있다. 그러나, 본 발명의 실시예들이 이에 한정되는 것은 아니며, 제 2 반도체 칩(320)은 본딩 와이어 등과 같은 다양한 실장 수단에 의해 제 2 패키지 기판(310) 상에 실장될 수 있다. 제 2 반도체 칩들(320)은 예를 들어, 로직 칩(logic chip) 또는 메모리 칩(memory chip)일 수 있다. 제 2 반도체 칩들(320)은 제 2 패키지 기판(310) 및 인터포저 기판(200)을 통해 제 1 패키지 기판(110)의 외부 단자들(118)과 전기적으로 연결될 수 있다. 도 1에서는 둘의 제 2 반도체 칩들(320)을 포함하는 것을 도시하였으나, 제 2 반도체 칩(320)은 하나만 제공되거나, 셋 이상의 복수로 제공될 수도 있다.
제 2 패키지 기판(310) 상에 제 2 몰딩부(330)가 제공될 수 있다. 제 2 몰딩부(330)는 제 2 패키지 기판(310)의 상면 상에서 제 2 반도체 칩들(320)을 둘러쌀 수 있다. 예를 들어, 제 2 몰딩부(330)는 제 2 패키지 기판(310) 상에서 제 2 반도체 칩들(320)을 매립(embedded)할 수 있다.
도 9는 본 발명의 실시예들에 따른 반도체 패키지를 설명하기 위한 단면도이다. 도 10은 도 9의 제 1 몰딩부를 설명하기 위한 평면도이다. 이하, 도 1 내지 도 8의 실시예에서 설명된 구성 요소들은 동일한 참조 부호들을 사용하며, 설명의 편의를 위하여 이에 대한 설명들은 생략되거나 간략히 설명한다.
도 9 및 도 10을 참조하여, 제 1 패키지 기판(110) 상에 제 1 몰딩부(130)가 제공될 수 있다. 제 1 몰딩부(130)는 제 1 패키지 기판(110)의 상면 상에서 제 1 반도체 칩(120) 및 인터포저 기판(200)을 둘러쌀 수 있다. 예를 들어, 제 1 몰딩부(130)는 제 1 반도체 칩(120)의 측면, 인터포저 기판(200)의 측면, 및 인터포저 기판(200)의 상면을 덮을 수 있다. 이때, 제 1 몰딩부(130)는 인터포저 기판(200)의 외각부(OR)를 덮고, 인터포저 기판(200)의 중심부(CR)를 노출시킬 수 있다. 예를 들어, 제 1 몰딩부(130)에 의해 인터포저 기판(200)의 중심부(CR)의 상면이 노출될 수 있으며, 이때 제 3 기판 패드들(202)이 함께 노출될 수 있다. 즉, 연결 단자들(305) 전체는 제 1 몰딩부(130)의 내측에 제공될 수 있으며, 연결 단자들(305)의 사이 공간에는 제 1 몰딩부(130)가 제공되지 않을 수 있다.
도 11 내지 도 15는 본 발명의 실시예들에 따른 반도체 패키지의 제조 방법을 설명하기 위한 단면도들이다.
도 11을 참조하여, 하부 패키지가 제공될 수 있다. 상세하게는, 제 1 패키지 기판(110)이 제공될 수 있다. 제 1 패키지 기판(110)은 그의 상면 상에 제 1 반도체 칩(120)이 접속되는 제 1 기판 패드들(112) 및 본딩 와이어(220)가 접속되는 제 2 기판 패드들(114)을 포함할 수 있다. 제 1 패키지 기판(110)의 일부는 제 1 기판 패드들(112)과 제 2 기판 패드들(114) 사이에서 상방으로 연장되어 제 1 지지부(116)를 구성할 수 있다.
제 1 패키지 기판(110) 상에 제 1 반도체 칩(120) 실장될 수 있다. 제 1 반도체 칩(120)은 플립칩 본딩(flip-chip bonding) 방식으로 제 1 패키지 기판(110) 상에 실장될 수 있다. 예를 들어, 제 1 반도체 칩(120)은 제 1 칩 단자들(122)을 이용하여 제 1 패키지 기판(110)의 제 1 기판 패드들(112)에 접속될 수 있다. 이후, 제 1 반도체 칩(120)과 제 1 패키지 기판(110) 사이의 공간에 플럭스(124)가 채워질 수 있다. 이때, 제 1 지지부(116)는 플럭스(124)가 제 2 기판 패드들(114)을 향하여 흐르지 않도록 하는 댐 역할을 할 수 있다. 이에 따라, 반도체 패키지의 불량이 적을 수 있다.
제 1 반도체 칩(120)의 상면 상에 접착제(232)가 도포될 수 있다. 예를 들어, 접착제(232)는 다이 접착 필름(die attach film, DAF)을 포함할 수 있다.
도 12를 참조하여, 인터포저 기판(200)이 제공될 수 있다. 인터포저 기판(200)은 그의 상면 상에 상부 패키지(300, 도 1 참조)이 실장되는 제 3 기판 패드들(202) 및 인터포저 기판(200)은 제 1 패키지 기판(110)에 연결 시키기 위한 제 4 기판 패드들(204)을 포함할 수 있다. 인터포저 기판(200)의 일부는 제 4 기판 패드들(204)의 아래에서 하방으로 연장되어 제 2 지지부(210)를 구성할 수 있다. 제 2 지지부(210)의 폭은 제 1 지지부(116)의 폭보다 작을 수 있다.
제 1 패키지 기판(110) 상에 인터포저 기판(200)이 정렬될 수 있다. 예를 들어, 제 1 지지부(116)와 제 2 지지부(210)가 수직으로 오버랩되도록 인터포저 기판(200)이 제 1 패키지 기판(110) 상에 배치될 수 있다.
도 13을 참조하여, 제 1 반도체 칩(120)의 상면 상에 인터포저 기판(200)이 접착될 수 있다. 예를 들어, 인터포저 기판(200)이 하강되어 제 1 패키지 기판(110)에 인접하도록 배치될 수 있다. 인터포저 기판(200)은 접착제(232)에 의해 제 1 반도체 칩(120)에 접착될 수 있다. 접착제(232)는 인터포저 기판(200)의 하면을 제 1 반도체 칩(120)의 상면에 접착시키는 접착층(230)을 접착시킬 수 있다.
인터포저 기판(200)의 하강에 의해, 제 1 패키지 기판(110)의 제 1 지지부(116)의 상면은 인터포저 기판(200)의 제 2 지지부(210)의 하면과 접할 수 있다. 인터포저 기판(200)의 하강 시, 공정 오차 또는 외부 요인 등에 의해 인터포저 기판(200)은 제 1 반도체 칩(120) 상에서 수평으로 이동될 수 있다. 본 발명에 따르면, 제 1 지지부(116)의 폭이 제 2 지지부(210)의 폭보다 큼에 따라, 인터포저 기판(200)의 수평 이동 시에도 제 2 지지부(210)가 제 1 지지부(116) 상에 안정적으로 안착될 수 있다. 제 1 지지부(116) 및 제 2 지지부(210)는 제 1 패키지 기판(110)의 상면 상에서 인터포저 기판(200)의 외각부를 지지하는 지지부(SP)를 구성할 수 있다.
이후, 인터포저 기판(200)이 제 1 패키지 기판(110) 상에 실장될 수 있다. 인터포저 기판(200)은 와이어 본딩(wire bonding) 방식으로 제 1 패키지 기판(110) 상에 실장될 수 있다. 예를 들어, 인터포저 기판(200)의 제 4 기판 패드들(204)과 제 1 패키지 기판(110)의 제 2 기판 패드들(114)은 본딩 와이어(220)를 이용하여 연결될 수 있다. 예를 들어, 캐필러리(90)를 통해 와이어(92)가 배출될 수 있다. 캐필러리(90)는 와이어(92)를 배출하며 제 2 기판 패드(114)의 하나와 제 4 기판 패드(204)의 하나와 연속적으로 접촉할 수 있다. 이에 따라, 제 2 기판 패드(114)의 하나와 제 4 기판 패드(204)의 하나 사이에서 배출된 와이어(92)는 본딩 와이어(220)를 구성할 수 있다. 상기 본딩 와이어(220)의 공정에서, 캐필러리(90)가 제 4 기판 패드(204)와 접촉하는 압력에 의해 인터포저 기판(200)의 외각부가 하방으로 휘어질 수 있다. 본 발명에 따르면, 인터포저 기판(200)의 상기 외각부 아래, 특히 제 4 기판 패드들(204)의 아래에 인터포저 기판(200)을 지지하는 지지부(SP)가 제공되며, 캐필러리(90)의 작동에 의해 인터포저 기판(200)이 휘어지거나 손상되지 않을 수 있다.
도 14를 참조하여, 제 1 패키지 기판(110) 상에 제 1 몰딩부(130)가 형성될 수 있다. 일 예로, 제 1 패키지 기판(110) 상에 몰딩 부재가 도포될 수 있다. 상기 몰딩 부재는 제 1 반도체 칩(120) 및 인터포저 기판(200)을 덮을 수 있다. 상기 몰딩 부재가 경화되어 제 1 몰딩부(130)가 형성될 수 있다.
제 1 몰딩부(130)에 개구부들(OP)이 형성될 수 있다. 예를 들어, 개구부들(OP)을 형성하기 위한 공정은 기계적 드릴링(mechanical drilling)을 포함할 수 있다. 개구부들(OP)의 각각은 제 3 기판 패드들(202)을 노출시킬 수 있다.
다른 실시예들에 따르면, 제 1 몰딩부(130)는 인터포저 기판(200)의 일부만을 덮도록 형성될 수 있다. 도 15를 참조하여, 인터포저 기판(200)의 상면 상에 몰드(MD)가 제공될 수 있다. 몰드(MD)는 인터포저 기판(200)의 중심부(CR)를 덮고, 인터포저 기판(200)의 외각부(OR)을 덮을 수 있다. 이후, 제 1 패키지 기판(110) 상에 몰딩 부재가 도포될 수 있다. 상기 몰딩 부재는 제 1 반도체 칩(120) 및 인터포저 기판(200)의 외각부(OR)를 덮을 수 있다. 인터포저 기판(200)의 중심부(CR)는 몰드(MD)에 의해 상기 몰딩 부재가 도포되지 않을 수 있다. 상기 몰딩 부재가 경화되어 제 1 몰딩부(130)가 형성된 후, 몰드(MD)는 제거될 수 있다. 이 경우, 도 9 및 도 10을 참조하여 설명한 반도체 패키지가 제조될 수 있다. 이하, 도 14의 실시예를 기준으로 계속 설명한다.
도 1을 다시 참조하여, 제 2 패키지 기판(310)이 제공될 수 있다. 제 2 패키지 기판(310) 상에 제 2 반도체 칩들(320)이 실장될 수 있다. 제 2 반도체 칩들(320)은 플립 칩 방식으로 실장되거나 또는 와이어 본딩 방식으로 실장될 수 있다. 제 2 패키지 기판(310) 상에 제 2 반도체 칩들(320)을 덮도록 몰딩 부재를 도포하여 제 2 몰딩부(330)이 형성될 수 있다. 상기와 같이, 상부 패키지(300)가 형성될 수 있다.
하부 패키지(100) 상에 상부 패키지(300)가 정렬될 수 있다. 상부 패키지(300)와 하부 패키지(100) 사이에 연결 단자들(305)이 제공될 수 있다. 연결 단자들(305)은 솔더 볼들 또는 솔더 범프들을 포함할 수 있다. 연결 단자들(305)은 인터포저 기판(200)의 제 3 기판 패드들(202)을 노출하는 제 1 몰딩부(130)의 개구부들(OP) 내에 제공될 수 있다. 이후, 연결 단자들(305)에 리플로우(reflow) 공정이 수행되어 인터포저 기판(200) 상에 제 2 패키지 기판(310)이 실장될 수 있다. 이때, 제 2 패키지 기판(310)은 제 1 몰딩부(130)의 상면으로부터 이격될 수 있다. 상기의 공정들을 통해 본 발명의 실시예들에 따른 반도체 패키지(10a)가 제조될 수 있다.
이상, 첨부된 도면들을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 하부 패키지 110: 제 1 패키지 기판
120: 제 1 반도체 칩 130: 제 1 몰딩부
200: 인터포저 기판 300: 상부 패키지
310: 제 2 패키지 기판 320: 제 2 반도체 칩
330: 제 2 몰딩부
SP: 지지부
116: 제 1 지지부 210: 제 2 지지부

Claims (20)

  1. 제 1 기판, 상기 제 1 기판 상에 실장되는 제 1 반도체 칩, 및 상기 제 1 기판 상에서 상기 제 1 반도체 칩을 덮는 제 1 몰딩부를 포함하는 하부 패키지;
    상기 제 1 반도체 칩 상에 적층되는 인터포저 기판;
    상기 제 1 반도체 칩의 일측에 배치되고, 상기 인터포저 기판과 상기 제 1 기판 사이에서 상기 인터포저 기판을 지지하는 지지부;
    상기 인터포저 기판과 상기 제 1 기판을 연결하는 연결 단자; 및
    상기 인터포저 기판 상에 실장되고, 제 2 기판, 상기 제 2 기판 상에 실장되는 적어도 하나의 제 2 반도체 칩, 및 상기 제 2 기판 상에서 상기 제 2 반도체 칩을 덮는 제 2 몰딩부를 포함하는 상부 패키지를 포함하는 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 지지부는:
    상기 인터포저 기판의 외각부로부터 상기 제 1 기판을 향하여 연장되는 제 1 지지부; 및
    상기 제 1 기판으로부터 상기 인터포저 기판의 외각부를 향하여 돌출되는 제 2 지지부를 포함하고,
    상기 제 1 지지부 및 상기 제 2 지지부는 수직적으로 접하는 반도체 패키지.
  3. 제 2 항에 있어서,
    상기 제 2 지지부의 폭은 상기 제 1 지지부의 폭보다 큰 반도체 패키지.
  4. 제 1 항에 있어서,
    상기 지지부는 상기 인터포저 기판의 외각부로부터 상기 제 1 기판을 향하여 연장되는 상기 인터포저 기판의 일부인 반도체 패키지.
  5. 제 1 항에 있어서,
    상기 지지부는 상기 제 1 기판으로부터 상기 인터포저 기판의 외각부를 향하여 돌출되는 상기 제 1 기판의 일부인 반도체 패키지.
  6. 제 1 항에 있어서,
    상기 연결 단자는 상기 인터포저 기판의 상면으로부터 상기 제 1 기판의 상면으로 연장되는 본딩 와이어를 포함하되,
    상기 인터포저 기판에 접속되는 상기 본딩 와이어의 일단은 상기 지지부와 수직적으로 오버랩(overlap)되는 반도체 패키지.
  7. 제 1 항에 있어서,
    상기 제 1 기판와 상기 인터포저 기판은 동일한 절연 물질로 구성되는 반도체 패키지.
  8. 제 1 항에 있어서,
    상기 지지부는 상기 지지부와 마주하는 상기 제 1 반도체 칩의 측면을 따라 연장되는 라인 형상을 갖거나, 또는 기둥 형상을 갖는 반도체 패키지.
  9. 제 1 항에 있어서,
    상기 지지부는 상기 제 1 반도체 칩의 측면들상에서, 상기 제 1 반도체 칩의 측면들로부터 이격되는 반도체 패키지.
  10. 제 1 항에 있어서,
    상기 지지부는 복수로 제공되고,
    상기 복수의 지지부들은 상기 제 1 반도체 칩의 상기 일측에서 상기 지지부들과 마주하는 상기 제 1 반도체 칩의 측면과 평행한 방향으로 상호 이격되도록 배열되는 반도체 패키지.
  11. 제 1 항에 있어서,
    상기 제 1 몰딩부는 상기 인터포저 기판의 상면 전체 및 상기 연결 단자를 덮되,
    상기 인터포저 기판의 상면 상의 패드들은 상기 제 1 몰딩부에 형성되는 복수의 개구부들 내에 개별적으로 제공되는 반도체 패키지.
  12. 제 1 항에 있어서,
    상기 제 1 몰딩부는 상기 인터포저 기판의 외각부 및 상기 연결 단자를 덮고, 상기 인터포저 기판의 중심부를 노출시키되,
    상기 인터포저 기판의 상면 상의 패드들은 상기 제 1 몰딩부에 의해 노출되는 상기 인터포저 기판의 상기 중심부 상에 제공되는 반도체 패키지.
  13. 제 1 기판;
    상기 제 1 기판 상에 실장되는 제 1 반도체 칩;
    상기 제 1 반도체 칩 상에 적층되는 인터포저 기판;
    상기 인터포저 기판 상에 실장되는 상부 패키지; 및
    상기 상부 패키지와 상기 인터포저 기판 사이에 제공되는 접속 단자들을 포함하되,
    상기 인터포저 기판은 상기 인터포저 기판의 외각부로부터 상기 제 1 기판을 향하여 연장되어, 상기 인터포저 기판을 상기 제 1 기판 상에 지지하는 제 1 지지부를 포함하고,
    상기 제 1 지지부는 상기 제 1 반도체 칩의 측면으로부터 이격되는 반도체 패키지.
  14. 제 13 항에 있어서,
    상기 제 1 기판은 상기 제 1 기판의 상면으로부터 상기 제 1 지지부를 향하여 연장되는 제 2 지지부를 포함하는 반도체 패키지.
  15. 제 14 항에 있어서,
    상기 제 2 지지부의 폭은 상기 제 1 지지부의 폭보다 큰 반도체 패키지.
  16. 제 13 항에 있어서,
    상기 제 1 지지부는 상기 제 1 반도체 칩의 상기 측면 및 상기 제 1 기판의 상면과 평행한 일방향으로 연장되는 격벽 형상을 갖는 반도체 패키지.
  17. 제 13 항에 있어서,
    상기 제 1 지지부는 복수로 제공되고,
    상기 복수의 제 1 지지부들은 상기 제 1 반도체 칩의 상기 측면 및 상기 제 1 기판의 상면과 평행한 일방향으로 상호 이격되도록 배열되는 반도체 패키지.
  18. 제 13 항에 있어서,
    상기 제 1 기판 및 상기 인터포저 기판을 매립하는 몰딩부를 더 포함하되,
    상기 접속 단자들은 상기 몰딩부를 관통하여 상기 인터포저 기판에 접속되는 반도체 패키지.
  19. 제 13 항에 있어서,
    상기 제 1 기판 및 상기 인터포저 기판의 외각부를 덮는 몰딩부를 더 포함하되,
    상기 몰딩부는 상기 인터포저 기판의 중심부를 노출하고,
    상기 접속 단자들은 상기 인터포저 기판의 상기 중심부 상에 제공되는 반도체 패키지.
  20. 제 13 항에 있어서,
    상기 인터포저 기판의 상면으로부터 상기 제 1 기판으로 연장되는 본딩 와이어를 더 포함하되,
    상기 인터포저 기판에 접속되는 상기 본딩 와이어의 일단은 상기 제 1 지지부 상방에 위치하는 반도체 패키지.

KR1020190167132A 2019-12-13 2019-12-13 반도체 패키지 KR20210076292A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020190167132A KR20210076292A (ko) 2019-12-13 2019-12-13 반도체 패키지
US17/096,107 US11715697B2 (en) 2019-12-13 2020-11-12 Semiconductor packages including at least one supporting portion

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190167132A KR20210076292A (ko) 2019-12-13 2019-12-13 반도체 패키지

Publications (1)

Publication Number Publication Date
KR20210076292A true KR20210076292A (ko) 2021-06-24

Family

ID=76317089

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190167132A KR20210076292A (ko) 2019-12-13 2019-12-13 반도체 패키지

Country Status (2)

Country Link
US (1) US11715697B2 (ko)
KR (1) KR20210076292A (ko)

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6930378B1 (en) * 2003-11-10 2005-08-16 Amkor Technology, Inc. Stacked semiconductor die assembly having at least one support
US7151010B2 (en) * 2004-12-01 2006-12-19 Kyocera Wireless Corp. Methods for assembling a stack package for high density integrated circuits
TWI292617B (en) * 2006-02-03 2008-01-11 Siliconware Precision Industries Co Ltd Stacked semiconductor structure and fabrication method thereof
TWI309079B (en) * 2006-04-21 2009-04-21 Advanced Semiconductor Eng Stackable semiconductor package
TWI298198B (en) * 2006-05-30 2008-06-21 Advanced Semiconductor Eng Stackable semiconductor package
JP5042591B2 (ja) * 2006-10-27 2012-10-03 新光電気工業株式会社 半導体パッケージおよび積層型半導体パッケージ
US20110024890A1 (en) 2007-06-29 2011-02-03 Stats Chippac, Ltd. Stackable Package By Using Internal Stacking Modules
US20090032926A1 (en) * 2007-07-31 2009-02-05 Advanced Micro Devices, Inc. Integrated Support Structure for Stacked Semiconductors With Overhang
US7843021B2 (en) 2008-02-28 2010-11-30 Shandong Gettop Acoustic Co. Ltd. Double-side mountable MEMS package
US8779570B2 (en) * 2008-03-19 2014-07-15 Stats Chippac Ltd. Stackable integrated circuit package system
KR101485582B1 (ko) 2008-08-13 2015-01-23 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US8723302B2 (en) * 2008-12-11 2014-05-13 Stats Chippac Ltd. Integrated circuit package system with input/output expansion
US8012797B2 (en) * 2009-01-07 2011-09-06 Advanced Semiconductor Engineering, Inc. Method for forming stackable semiconductor device packages including openings with conductive bumps of specified geometries
JP5521862B2 (ja) 2010-07-29 2014-06-18 三菱電機株式会社 半導体装置の製造方法
JP5921297B2 (ja) 2012-04-09 2016-05-24 キヤノン株式会社 積層型半導体装置、プリント回路板及び積層型半導体装置の製造方法
KR101607981B1 (ko) 2013-11-04 2016-03-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
CN105097680B (zh) 2014-05-16 2019-06-07 恩智浦美国有限公司 用于集成电路器件的保护性封装
KR102592327B1 (ko) * 2018-10-16 2023-10-20 삼성전자주식회사 반도체 패키지
KR102556518B1 (ko) * 2018-10-18 2023-07-18 에스케이하이닉스 주식회사 상부 칩 스택을 지지하는 서포팅 블록을 포함하는 반도체 패키지

Also Published As

Publication number Publication date
US20210183780A1 (en) 2021-06-17
US11715697B2 (en) 2023-08-01

Similar Documents

Publication Publication Date Title
US10734367B2 (en) Semiconductor package and method of fabricating the same
JP4503677B2 (ja) 上側および下側の基板表面を露出させた半導体パッケージ
US6545366B2 (en) Multiple chip package semiconductor device
US7939924B2 (en) Stack type ball grid array package and method for manufacturing the same
JP5383024B2 (ja) 多層半導体パッケージ
US6828665B2 (en) Module device of stacked semiconductor packages and method for fabricating the same
KR101050402B1 (ko) 프로세서 및 메모리 패키지 어셈블리를 포함하는 반도체 멀티패키지 모듈
US20220392846A1 (en) Semiconductor package
US20080283994A1 (en) Stacked package structure and fabrication method thereof
US7781299B2 (en) Leadframe semiconductor package stand and method for making the same
US20230387029A1 (en) Semiconductor package
US11367679B2 (en) Semiconductor package including an in interposer and method of fabricating the same
KR20210147453A (ko) 반도체 패키지 및 그 제조 방법
TWI555101B (zh) 封裝結構及其製法
US10008441B2 (en) Semiconductor package
KR102573760B1 (ko) 반도체 패키지
KR20210076292A (ko) 반도체 패키지
KR20130050077A (ko) 스택 패키지 및 이의 제조 방법
US11908774B2 (en) Semiconductor package including composite molding structure
JP2006086150A (ja) 半導体装置
US11830845B2 (en) Package-on-package assembly with wire bonds to encapsulation surface
KR101088087B1 (ko) 반도체 패키지용 히트슬러그 및 이를 이용한 반도체 패키지의 제조방법
KR20080084075A (ko) 적층 반도체 패키지
TWI413232B (zh) 多晶片封裝結構
TW201413906A (zh) 半導體封裝件及其製法

Legal Events

Date Code Title Description
A201 Request for examination