KR101485582B1 - 반도체 패키지 및 그 제조 방법 - Google Patents

반도체 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR101485582B1
KR101485582B1 KR20080079573A KR20080079573A KR101485582B1 KR 101485582 B1 KR101485582 B1 KR 101485582B1 KR 20080079573 A KR20080079573 A KR 20080079573A KR 20080079573 A KR20080079573 A KR 20080079573A KR 101485582 B1 KR101485582 B1 KR 101485582B1
Authority
KR
South Korea
Prior art keywords
package
substrate
semiconductor
semiconductor chip
connection terminal
Prior art date
Application number
KR20080079573A
Other languages
English (en)
Other versions
KR20100020809A (ko
Inventor
변학균
김태훈
김종국
한상욱
이정도
유선향
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR20080079573A priority Critical patent/KR101485582B1/ko
Priority to US12/461,456 priority patent/US8304876B2/en
Publication of KR20100020809A publication Critical patent/KR20100020809A/ko
Application granted granted Critical
Publication of KR101485582B1 publication Critical patent/KR101485582B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1064—Electrical connections provided on a side surface of one or more of the containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 패키지에 관한 것이다. 본 발명에 따른 반도체 패키지는 제1 기판에 제1 반도체 칩이 실장된 제1 패키지 및 제2 기판에 제2 반도체 칩이 실장되며 제2 기판이 제1 패키지를 덮는 형태로 휘어져 제1 기판과 접촉함으로써 제1 패키지와 전기적으로 연결되는 제2 패키지를 포함한다.
Figure R1020080079573
반도체, 패키지, 적층 패키지, 플렉시블 인쇄회로기판,

Description

반도체 패키지 및 그 제조 방법{semiconductor package and method for manufacturing the same}
본 발명은 반도체 장치에 관한 것으로, 보다 상세하게는 반도체 패키지 및 그 제조 방법에 관한 것이다.
일반적인 적층형 패키지(Stack Pakage)는 복수의 패키지 기판들이 적층된 구조를 가진다. 예컨대, 상기 적층형 패키지는 접착 필름에 의해 서로 결합된 제1 패키지 및 제2 패키지를 포함할 수 있다. 상기 제1 패키지 및 상기 제2 패키지는 각각 회로기판과 상기 회로기판에 실장된 반도체 칩을 갖는 독립적인 패키지일 수 있다. 그리고, 상기 제1 패키지 및 상기 제2 패키지 사이에는 솔더볼이 구비될 수 있다. 상기 솔더볼은 상기 제1 패키지 및 상기 제2 패키지를 전기적으로 연결시키는 인터포저(interposer)로 사용될 수 있다. 이에 더하여, 상기 솔더볼은 상기 제1 패키지 및 상기 제2 패키지 간의 간격을 유지시키는 구조물로 사용될 수 있다. 따라서, 일반적인 적층형 패키지는 상기 제1 및 제2 패키지들 사이에 솔더볼과 같은 인터포저가 구비되므로, 패키지의 크기를 축소시키는데 한계를 갖는다. 또한, 각각의 상기 솔더볼에 연결되기 위한 배선 패턴들이 상기 제1 및 제2 패키지에 형성되어야 하므로, 상기 적층형 패키지는 복잡한 구조의 배선 패턴을 가질 수 있다.
본 발명이 해결하고자 하는 과제는 단순한 구조를 갖는 적층형 반도체 패키지를 제공하는 것에 있다.
본 발명이 해결하고자 하는 과제는 적층형 반도체 패키지의 제조 과정을 단순화시키는 것에 있다.
본 발명에 따른 반도체 패키지는 제1 기판에 제1 반도체 칩이 실장된 제1 패키지 및 상기 제2 기판에 제2 반도체 칩이 실장되고, 상기 제2 기판이 상기 제1 패키지의 측면을 덮도록 휘어져 상기 제1 기판과 접촉함으로써 상기 제1 패키지와 전기적으로 연결되는 제2 패키지를 포함한다.
본 발명의 실시예에 따르면, 상기 제1 및 제2 기판들 중 어느 하나는 접속패드를 포함하고, 상기 제1 및 제2 기판들 중 다른 하나는 상기 접속패드에 접촉되는 접속단자를 포함한다.
본 발명의 실시예에 따르면, 상기 제1 패키지는 상기 제2 패키지와 마주보는 전면, 상기 전면에 대향되는 배면, 그리고 측면을 포함하고, 상기 제1 패키지는 상기 제1 기판에 부착된 제1 외부접속단자를 포함하고, 상기 제2 패키지는 상기 제2 기판에 부착된 제2 외부접속단자를 포함하되, 상기 제1 외부접속단자는 상기 제1 패키지의 상기 배면 상에 배치되고, 상기 제2 외부접속단자는 상기 제1 패키지의 상기 측면 상에 배치된다.
본 발명의 실시예에 따르면, 상기 제2 기판은 아래로 휘어져 상기 제1 패키지의 배면의 적어도 일부를 덮는다.
본 발명의 실시예에 따르면, 상기 제1 기판은 위로 휘어져 상기 제1 패키지의 측면을 덮고, 상기 제2 기판은 아래로 휘어져 상기 제1 패키지의 측면을 덮는 상기 제1 기판을 덮는다.
본 발명의 실시예에 따르면, 상기 제1 기판 및 상기 제2 기판은 플렉시블 인쇄회로기판이다.
본 발명에 따른 반도체 패키지는 제1 기판에 실장된 적어도 하나의 제1 반도체 칩 및 상기 제1 반도체 칩을 덮는 제1 몰딩막을 구비하는 제1 패키지, 상기 제1 패키지의 상부에 적층되며 상기 제2 기판에 실장된 적어도 하나의 제2 반도체 칩 및 상기 제2 반도체 칩을 덮는 제2 몰딩막을 구비하는 제2 패키지 및 상기 제1 몰딩막과 제2 기판 사이에 개재되는 접착층을 포함하되, 상기 제1 기판과 상기 제2 기판 중 적어도 어느 하나는 상기 제1 패키지를 덮도록 휘어진 연결부를 포함한다.
본 발명의 실시예에 따르면, 상기 제1 패키지는 상기 제2 패키지와 마주보는 전면, 상기 전면에 대향되는 배면, 그리고 측면을 포함하고, 상기 제1 기판에는 제1 외부접속단자가 형성되고, 상기 제2 기판에는 제2 외부접속단자가 형성되되, 상기 제1 외부접속단자는 상기 제1 패키지의 상기 배면 상에 배치되고, 상기 제2 외부접속단자는 상기 제1 패키지의 상기 측면 상에 배치된다.
본 발명의 실시예에 따르면, 상기 제1 패키지는 상기 제2 패키지와 마주보는 전면, 상기 전면에 대향되는 배면, 그리고 측면을 포함하고, 상기 제1 기판 및 상기 제2 기판은 상기 배면 상에서 서로 중첩되도록 배치된다.
본 발명의 실시예에 따르면, 상기 연결부는 상기 제1 기판에 형성된 제1 연결부 및 상기 제2 기판에 형성된 제2 연결부를 포함하되, 상기 제1 연결부 및 상기 제2 연결부는 상기 제1 패키지 상에서 서로 중첩되도록 배치되고, 상기 제1 연결부 및 상기 제2 연결부에는 서로 전기적으로 연결되는 접속패드가 형성된다.
본 발명의 실시예에 따르면, 상기 제1 패키지는 상기 제2 패키지와 마주보는 전면, 상기 전면에 대향되는 배면, 그리고 측면을 포함하고, 상기 제1 연결부 및 상기 제2 연결부는 상기 측면 상에서 서로 중첩되도록 배치된다.
본 발명의 실시예에 따르면, 상기 제1 연결부는 상기 제2 연결부와 상기 측면 사이에 개재되도록 배치된다.
본 발명에 따른 반도체 패키지 제조 방법은 제1 기판에 제1 반도체 칩이 실장된 제1 패키지를 준비하는 것, 제2 기판에 제2 반도체 칩이 실장된 제2 패키지를 준비하는 것 및 상기 제1 패키지 및 상기 제2 패키지를 결합시키는 것을 포함하되, 상기 제1 패키지 및 상기 제2 패키지를 결합시키는 것은 상기 제1 기판 및 상기 제2 기판 중 적어도 어느 하나가 상기 제1 패키지를 덮도록, 상기 제1 기판 및 상기 제2 기판 중 적어도 어느 하나를 구부리는 것 및 상기 제1 기판과 상기 제2 기판을 연결시키는 것을 포함한다.
본 발명의 실시예에 따르면, 상기 제1 패키지 및 상기 제2 패키지를 결합시키는 것은 테이프 자동 접합(Tape Automated Bonding:TAB) 패키징 방식으로 상기 제2 기판을 상기 제1 패키지에 직접 결합시키는 것을 포함한다.
본 발명의 실시예에 따르면, 상기 제1 패키지 및 상기 제2 패키지를 결합시키는 것은 상기 제1 패키지 및 상기 제2 패키지 사이에 접착막을 개재시키는 것을 더 포함한다.
본 발명의 실시예에 따르면, 상기 제1 기판 및 상기 제2 기판 중 적어도 어느 하나를 상기 제1 패키지를 덮도록 구부리는 것은 상기 제1 기판 및 상기 제2 기판을 가열하는 것을 더 포함한다.
본 발명의 실시예에 따르면, 상기 제1 기판에 제1 외부접속단자를 형성시키는 것 및 상기 제2 기판에 제2 외부접속단자를 형성시키는 것을 더 포함한다.
본 발명의 실시예에 따르면, 상기 제1 패키지 및 상기 제2 패키지를 결합시키는 것은 상기 제1 기판 및 상기 제2 기판을 상기 제1 패키지 상에서 서로 중첩시키는 것을 포함한다.
본 발명의 실시예에 따르면, 서로 중첩되는 상기 제1 기판의 일부분과 상기 제2 기판의 일부분은 상기 제1 기판과 상기 제2 기판이 전기적으로 직접 연결시키기 위한 연결영역으로 사용된다.
본 발명은 적층된 패키지들 사이에 별도의 인터포저가 구비되지 않는 적층형 반도체 패키지를 제공할 수 있다.
본 발명은 단순한 구조를 갖는 적층형 반도체 패키지를 제공할 수 있다. 이에 따라, 본 발명은 초박형 및 초소형의 적층형 반도체 패키지를 제공할 수 있다.
본 발명은 적층형 반도체 패키지의 제조 과정을 단순화시킬 수 있다.
이하, 본 발명의 실시예에 따른 반도체 패키지 및 그 제조 방법을 첨부한 도면을 참조하여 상세히 설명한다. 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
각각의 도면들에 있어서, 기판, 층 및 영역들의 두께는 본 발명의 기술적 특징을 명확히 나타내기 위해 과장된 것이다. 또한, "어느 대상물은 다른 대상물 상에 위치된다"라고 언급되는 경우에 상기 어느 대상물은 상기 다른 대상물의 표면에 접촉되어 배치되는 경우와 상기 다른 대상물과 이격되어 배치되는 경우를 모두 포함할 수 있다. 또한, 상기 어느 대상물이 상기 다른 대상물과 이격되어 배치되는 경우에는 상기 어느 대상물과 상기 다른 대상물 사이에는 또 다른 대상물이 더 배치될 수 있다. 그리고, 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1a은 본 발명에 일 실시예에 따른 반도체 패키지를 보여주는 도면이고, 도 1b는 도 1a에 도시된 반도체 패키지를 구비하는 반도체 장치를 보여주는 도면이 다.
도 1a를 참조하면, 본 발명의 일 실시예에 따른 반도체 패키지(100)는 서로 결합된 제1 패키지(110) 및 제2 패키지(120)를 포함할 수 있다. 상기 제1 패키지(110) 및 상기 제2 패키지(120) 각각은 독립된 하나의 패키지일 수 있다. 상기 제2 패키지(120)는 상기 제1 패키지(110) 상에 적층되도록 배치될 수 있다. 상기 제1 패키지(110) 및 상기 제2 패키지(120) 사이에는 접착층(130)이 개재될 수 있다. 상기 접착층(130)은 상기 제1 패키지(110)와 상기 제2 패키지(120)를 결합시키기 위한 물질을 포함할 수 있다. 상기 접착층(130)은 수지(resin) 재질로 형성될 수 있다. 예컨대, 상기 접착층(130)으로는 폴리이미드 필름(polyimide film)이 사용될 수 있다.
상기 제1 패키지(110)는 제1 기판(114) 및 상기 제1 기판(114)에 실장된 제1 반도체 칩(112)을 포함할 수 있다. 상기 제1 기판(114)은 상기 제1 반도체 칩(112)을 전기적으로 동작시키기 위한 회로기판일 수 있다. 예컨대, 상기 제1 기판(114)은 인쇄회로기판(Printed Circuit Board:Flexible PCB)을 포함할 수 있다. 상기 제1 패키지(110)는 적어도 하나의 상기 제1 반도체 칩(112)을 구비할 수 있다. 예컨대, 상기 제1 반도체 칩(112)은 복수가 상기 제1 기판(114) 상에 적층되어 배치될 수 있다. 상기 제1 반도체 칩(112)은 제1 본딩 와이어(118)에 의해 상기 제1 기판(114)에 전기적으로 연결될 수 있다. 상기 제1 기판(114)에는 상기 반도체 패키지(100)와 외부 유닛(미도시됨)을 서로 전기적으로 연결시키기 위한 외부접속단자(115)가 형성될 수 있다. 상기 외부접속단자(115)는 상기 제1 기판(114)에 형성 된 연결패드(114b) 상에 융착되어 형성될 수 있다.
상기 제2 패키지(120)는 제2 기판(124) 및 상기 제2 기판(124)에 실장된 제2 반도체 칩(122)을 포함할 수 있다. 상기 제2 기판(124)은 상기 제2 반도체 칩(122)을 전기적으로 동작시키기 위한 회로기판일 수 있다. 이에 더하여, 상기 제2 기판(124)은 가요성(flexibility)을 갖는 회로기판일 수 있다. 예컨대, 상기 제2 기판(124)은 플렉시블 인쇄회로기판(flexible Printed Circuit Board:Flexible PCB)을 포함할 수 있다. 상기 제2 패키지(120)는 적어도 하나의 상기 제2 반도체 칩(122)을 구비할 수 있다. 예컨대, 상기 제2 반도체 칩(122)은 복수가 상기 제2 기판(124)에 적층되어 배치될 수 있다. 상기 제2 반도체 칩(122)은 제2 본딩 와이어(128)에 의해 상기 제2 기판(124)에 전기적으로 연결될 수 있다.
상기 제1 패키지(110)는 상기 제1 반도체 칩(112)을 덮는 제1 몰딩막(116)을 더 구비하고, 상기 제2 패키지(120)는 상기 제2 반도체 칩(122)을 덮는 제2 몰딩막(126)을 더 구비할 수 있다. 상기 제1 및 제2 몰딩막들(116, 126)은 수지(resin)를 포함하는 재질로 형성될 수 있다. 일 예로서, 상기 제1 및 제2 몰딩막(116, 126)은 에폭시 몰딩 컴파운드(Epoxy Molding Compound:EMC)로 형성될 수 있다. 이러한 상기 제1 및 제2 몰딩막(116, 126)은 각각 상기 제1 반도체 칩(112) 및 상기 제2 반도체 칩(122)을 화학적/물리적 외부 환경으로부터 보호할 수 있다.
한편, 상기 제1 기판(114) 및 상기 제2 기판(124)은 서로 직접 결합되어 상기 상기 제1 반도체 칩(112) 및 상기 제2 반도체 칩(122)을 전기적으로 연결시킬 수 있다. 예컨대, 상기 제1 기판(114)에는 제1 접속패드(114a)가 형성될 수 있다. 상기 제1 접속패드(114a)는 상기 제1 기판(114)에 형성된 배선패턴(미도시됨)에 의해 상기 제1 본딩 와이어(118)에 연결될 수 있다. 상기 제1 접속패드(114a)는 상기 제1 기판(114)의 일면 가장자리에 형성될 수 있다. 상기 제2 기판(124)에는 제2 접속패드(125a)가 형성될 수 있다. 상기 제2 접속패드(125a)는 상기 제2 기판(124)의 연결부(125)에 형성될 수 있다. 상기 연결부(125)는 상기 제1 기판(114)에 직접 접촉되는 상기 제2 기판(124)의 부분일 수 있다. 예컨대, 상기 연결부(125)는 상기 제1 패키지(110)를 덮는 상기 제2 기판(124)의 가장자리 부분일 수 있다. 상기 제2 접속패드(125a)는 상기 제2 기판(124)에 형성된 배선패턴(미도시됨)에 의해 상기 제2 본딩 와이어(128)에 연결될 수 있다. 여기서, 상기 제1 접속패드(114a)와 상기 제2 접속패드(125a)는 서로 전기적으로 연결될 수 있다. 또는, 상기 제1 접속패드(114a)와 상기 제2 접속패드(125a) 사이에는 상기 제1 접속패드(114a)와 상기 제2 접속패드(125a)를 전기적으로 연결시키기 위한 솔더볼(solder ball)과 같은 접속단자가 개재될 수도 있다. 이에 따라, 상기 제1 및 제2 기판(114, 124)은 서로 직접 결합되어, 상기 제1 반도체 칩(112)과 상기 제2 반도체 칩(122)을 전기적으로 연결시킬 수 있다.
상기 제2 기판(124)은 상기 제1 패키지(110)를 덮도록 형성될 수 있다. 예컨대, 상기 제1 패키지(110)는 상기 제2 패키지(120)와 마주보는 전면, 상기 전면에 대향되는 배면, 그리고 측면을 가질 수 있다. 상기 제2 기판(124)은 상기 전면, 상기 측면, 그리고 상기 배면의 가장자리 영역을 덮도록 형성될 수 있다. 이때, 상기 제2 기판(124)은 상기 제1 패키지(110)의 측면들 중 적어도 한 면을 덮도록 형성될 수 있다. 즉, 일반적인 반도체 패키지는 사각형의 평면을 가지므로, 전면 및 배면, 그리고 네 개의 측면들로 이루어질 수 있다. 상기 제2 기판(124)은 네 개의 측면들 중 서로 대향되는 두 개의 측면들을 덮도록 형성될 수 있다. 또는, 상기 제2 기판(124)은 네 개의 측면들 모두를 덮도록 형성될 수 있다. 이러한 형상의 상기 제2 기판(124)은 편평한 상태의 제2 기판(124)을 구부림으로써 형성될 수 있다.
상기 제1 기판(114)의 일부분과 상기 제2 기판(124)의 일부분은 상기 제1 패키지(110) 상에서 서로 중첩되도록 배치될 수 있다. 서로 중첩되는 상기 제1 기판(114)의 일부분과 상기 제2 기판(124)의 일부분은 상기 제1 기판(114)과 상기 제2 기판(124)이 전기적으로 직접 연결되는 연결영역으로 사용될 수 있다.
상술한 본 발명의 일 실시예에 따른 반도체 패키지(100)는 상기 제1 패키지(110)에 구비된 상기 제1 기판(114)과 상기 제2 패키지(120)에 구비된 상기 제2 기판(124)을 직접 결합시킴으로써, 상기 제1 및 제2 반도체 칩들(112, 122)을 전기적으로 연결시킬 수 있다. 이에 따라, 상기 반도체 패키지(100)는 상기 제1 및 제2 반도체 칩들(112, 122) 사이에 솔더볼과 같은 별도의 인터포저(interposer) 없이, 각각 독립적인 패키지인 상기 제1 패키지(110) 및 상기 제2 패키지(120)에 각각 구비된 상기 제1 반도체 칩(112) 및 상기 제2 반도체 칩(122)을 전기적으로 연결시킬 수 있다.
도 1b를 참조하면, 앞서 도 1a를 참조하여 설명한 반도체 패키지(100)를 외부 유닛(170)에 장착시켜 하나의 완성된 반도체 장치를 제공할 수 있다. 예컨대, 상기 반도체 장치는 서로 전기적으로 결합된 상기 반도체 패키지(100) 및 상기 외 부 유닛(170)을 가질 수 있다. 앞서 도 1a를 참조하여 살펴본 바와 같이, 상기 반도체 패키지(100)는 제1 및 제2 기판들(114, 124)에 의해 전기적으로 직접 연결되는 제1 및 제2 패키지(110, 120)를 가질 수 있다. 상기 제1 패키지(110)는 상기 제1 기판(114)에 실장된 제1 반도체 칩(112)을 구비하고, 상기 제2 패키지(120)는 상기 제2 기판(124)에 실장된 제2 반도체 칩(122)을 구비할 수 있다. 이때, 상기 제2 기판(124)은 상기 제1 패키지(110)를 덮으면서 상기 제1 기판(114)에 직접 결합될 수 있다. 상기 제1 기판(114)에는 연결패드(114b) 상에 융착된 외부접속단자(115a)가 구비될 수 있다. 상기 외부유닛(170)에는 상기 외부접속단자(115a)에 전기적으로 연결되기 위한 외부접속패드(172)가 형성될 수 있다. 상기 외부접속패드(172)에 상기 외부접속단자(115a)를 접합시켜, 상기 반도체 패키지(100)와 상기 외부 유닛(170)이 서로 전기적/물리적으로 결합될 수 있다.
한편, 상기 외부 유닛(170)은 상기 반도체 패키지(100)에 의해 전기적으로 동작되는 장치를 포함할 수 있다. 예컨대, 상기 외부 유닛(170)은 모바일 장치, 개인용 컴퓨터, 산업용 컴퓨터 또는 다양한 기능을 수행하는 로직 장치 등을 포함할 수 있다. 상기 모바일 장치는 개인 휴대용 정보 단말기(PDA; Personal Digital Assistant), 휴대용 컴퓨터, 웹 타블렛(web tablet), 모바일폰(mobile phone), 무선폰(wireless phone), 랩톱(laptop) 컴퓨터, 메모리 카드, 디지털 뮤직 시스템(digital music system) 그리고 정보 전송/수신 장치 중 어느 하나를 포함할 수 있다. 상기 외부 유닛(170)이 무선 통신을 수행할 수 있는 장치인 경우, 상기 외부 유닛(170)은 CDMA, GSM, NADC, E-TDMA, WCDAM, CDMA2000과 같은 3세대 통신 시스템 같은 통신 인터페이스 프로토콜에서 사용될 수 있다.
계속해서, 앞서 도 1a 및 도 1b를 참조하여 설명한 반도체 패키지 및 이를 구비하는 반도체 장치의 제조 과정을 상세히 설명한다. 여기서, 상술한 반도체 패키지 및 이를 외부 유닛에 장착시키는 과정에 대한 중복되는 내용들에 대한 상세한 설명은 생략되거나 간소화될 수 있다.
도 2a 내지 도 2d는 도 1a 및 도 1b을 참조하여 설명된 반도체 패키지의 제조 과정 및 상기 반도체 장치의 제조 과정을 설명하기 위한 도면들이다.
도 2a를 참조하면, 제1 패키지(110) 및 제2 패키지(120)를 준비한다. 여기서, 상기 제1 패키지(110)는 제1 기판(114)에 제1 반도체 칩(112)을 실장시킴으로써 완성된 하나의 패키지일 수 있다. 동일한 방식으로써, 상기 제2 패키지(120)는 제2 기판(124)에 제2 반도체 칩(122)을 실장시킴으로써 완성된 하나의 패키지일 수 있다. 상기 제1 반도체 칩(112)은 제1 몰딩막(116)에 의해 덮혀져 외부 환경으로부터 보호되고, 상기 제2 반도체 칩(122)은 제2 몰딩막(126)에 의해 덮혀져 외부 환경으로부터 보호될 수 있다. 상기 제1 및 제2 몰딩막(116, 126) 각각은 상기 제1 및 제2 반도체 칩들(112, 122)을 금형(mold, 미도시됨) 내부에 배치시킨 후 상기 금형 내부에 몰딩 물질을 주입함으로써 형성될 수 있다.
도 2b 및 도 2c를 참조하면, 상기 제1 패키지(110)와 상기 제2 패키지(120)를 결합시킨다. 상기 제1 및 제2 패키지들(110, 120)을 결합시키는 것은 테이프 자동 접합(Tape Automated Bonding:TAB) 패키징 방식을 사용하여 이루어질 수 있다. 예컨대, 상기 제1 및 제2 패키지들(110, 120)을 결합시키는 것은 상기 제1 패키 지(110)와 상기 제2 패키지(120) 사이에 필름 형태의 접착층(130)을 형성시키는 것 및 와이어리스 본딩(wireless bonding) 방식으로 상기 제1 패키지(110)와 상기 제2 패키지(120)를 결합시키는 것을 포함할 수 있다. 이에 따라, 상기 제1 패키지(110) 및 상기 제2 패키지(120) 사이에는 솔더볼과 같은 별도의 인터포저가 구비되지 않을 수 있다.
상기 제1 반도체 칩(112)과 상기 제2 반도체 칩(122)을 전기적으로 연결시킨다. 예컨대, 제2 기판(124)의 연결부(125)에 형성된 제2 접속패드(125a)를 제1 기판(114)에 형성된 제1 접속패드(114a)에 접속시킬 수 있다. 이를 위해, 상기 제2 기판(124)이 상기 제1 패키지(110)를 덮도록, 상기 제2 기판(124)을 아래로 구부릴 수 있다. 상기 제2 기판(124)을 구부리는 과정에서, 상기 제2 기판(124)을 가열하는 공정이 부가될 수 있다. 이에 따라, 상기 연결부(125)는 상기 제1 패키지(110)의 측면 및 배면을 덮으면서, 상기 제1 기판(114)에 결합될 수 있다. 상기 제1 접속패드(114a)는 제1 본딩 와이어(118)에 의해 제1 반도체 칩(112)과 전기적으로 연결되고, 상기 제2 접속패드(125a)는 제2 본딩 와이어(128)에 의해 제2 반도체 칩(122)과 전기적으로 연결될 수 있다. 이에 따라, 상기 제1 및 제2 기판(112, 122)이 서로 결합됨으로써, 상기 제1 반도체 칩(112)과 상기 제2 반도체 칩(122)은 전기적으로 연결될 수 있다.
도 2d를 참조하면, 반도체 패키지(100)를 외부 유닛(170)에 결합시킬 수 있다. 예를 들면, 상기 반도체 패키지(100)의 제1 기판(114)에 형성된 외부접속단자(115)를 상기 외부 유닛(170)의 일면에 형성된 외부접속패드(172) 상에 위치시킬 수 있다. 그 후, 상기 외부접속단자(115)를 리플로우(reflow)시켜, 상기 외부접속패드(172) 상에 상기 외부접속단자(115)를 연결시킬 수 있다. 상기 외부접속단자(115)는 상기 외부접속패드(172)에 융착됨으로써, 상기 반도체 패키지(100)와 상기 외부 유닛(170)을 전기적으로 연결시키는 접속단자(115a)로 사용될 수 있다. 이에 따라, 상기 반도체 패키지(100)와 상기 외부 유닛(170)을 구비하는 반도체 장치가 완성될 수 있다.
상술한 바와 같이, 본 발명에 따른 반도체 패키지(100)는 제1 패키지(110)에 구비되는 제1 기판(112)과 제2 패키지(120)에 구비되는 제2 기판(122)을 전기적으로 직접 연결시켜, 제1 반도체 칩(112)과 제2 반도체 칩(122)을 연결시킬 수 있다. 이때, 상기 제1 반도체 칩(112)과 상기 제2 반도체 칩(122) 사이에는 별도의 인터포저(예컨대, 솔더볼)가 구비되지 않을 수 있다. 따라서, 본 발명은 단순한 구조의 반도체 패키지를 제공함과 동시에, 반도체 패키지의 사이즈를 감소시킬 수 있다.
또한, 본 발명에 따른 반도체 패키지 제조 방법은 상기 제1 반도체 칩(112)과 상기 제2 반도체 칩(122) 사이에 인터포저를 구비시키는 공정이 부가되지 않을 수 있다. 따라서, 본 발명은 제조 과정을 단순화시킬 수 있는 반도체 패키지 제조 방법을 제공할 수 있다.
계속해서, 도 1a에 도시된 반도체 패키지의 변형예에 따른 반도체 패키지 및 이를 구비하는 반도체 장치를 상세히 설명한다. 여기서, 앞서 설명된 반도체 패키지 및 이를 구비하는 반도체 장치에 대한 중복되는 내용은 생략되거나 간소화될 수 있다.
도 3a은 도 1a에 도시된 반도체 패키지의 변형된 형태의 반도체 패키지를 보여주는 도면이고, 도 3b는 도 3a에 도시된 반도체 패키지를 구비하는 반도체 장치를 보여주는 도면이다.
도 3a를 참조하면, 도 1a의 반도체 패키지의 변형된 형태의 반도체 패키지(102)는 서로 결합된 제1 패키지(110) 및 제2 패키지(120)를 포함할 수 있다. 상기 제1 패키지(110)는 제1 기판(114), 상기 제1 기판(114)에 실장된 제1 반도체 칩(112), 그리고 상기 제1 반도체 칩(112)을 덮는 제1 몰딩막(116)을 포함할 수 있다. 동일한 방식으로, 상기 제2 패키지(120)는 상기 제2 기판(124a), 상기 제2 기판(124a)에 실장된 제2 반도체 칩(122), 그리고 상기 제2 반도체 칩(122)을 덮는 제2 몰딩막(126)을 포함할 수 있다.
상기 제1 패키지(110)는 상기 제2 패키지(120)와 마주보는 일면, 상기 전면에 대향되는 배면, 그리고 측면을 포함할 수 있다. 이때, 상기 제2 기판(124a)은 상기 제1 패키지(110)의 측면 및 배면을 덮는 연결부(125)를 가질 수 있다. 상기 연결부(125)에는 제3 접속패드(125a) 및 제4 접속패드(125b)가 형성될 수 있다. 상기 제3 접속패드(125a)는 상기 제1 패키지(110)의 상기 배면에 마주보는 상기 제2 기판(124a)의 면에 배치될 수 있다. 상기 제3 접속패드(125a)는 상기 제1 기판(114)에 형성된 제1 접속패드(114a)에 연결될 수 있다. 상기 제4 접속패드(125b)는 상기 제2 패키지(110)의 상기 측면에 마주보는 상기 제2 기판(124a)의 면에 반대되는 면 상에 배치될 수 있다. 이에 따라, 상기 제1 및 제2 기판들(114, 124a)은 상기 제1 및 제2 반도체 칩들(112, 114)을 전기적으로 연결시킬 수 있다.
한편, 상기 제1 기판(114)의 제2 접속패드(114b) 상에는 제1 외부접속단자(115)가 형성되고, 상기 제2 기판(124a)의 상기 제4 접속패드(125b) 상에는 제2 외부접속단자(125c)가 형성될 수 있다. 상기 제1 및 제2 외부접속단자들(115, 125c)은 상기 제1 및 제2 패키지(110, 120)를 외부 유닛(미도시됨)에 전기적으로 연결시키기 위한 접속단자로 사용될 수 있다. 상기 제1 및 제2 외부접속단자들(115, 125c)은 솔더 볼(solder ball)을 포함할 수 있다.
도 3b를 참조하면, 도 3a를 참조하여 설명한 반도체 패키지(102)를 외부 유닛(180)에 장착시켜 하나의 완성된 반도체 장치를 제공할 수 있다. 앞서 도 3a를 참조하여 설명된 바와 같이, 상기 반도체 패키지(102)는 제1 및 제2 패키지들(110, 120)이 직접 결합된 제1 및 제2 기판들(114, 124a)에 의해 전기적으로 연결된 구조를 가질 수 있다. 상기 제1 기판(114)에는 제1 외부접속단자(115)가 형성되고, 상기 제2 기판(124a)에는 제2 외부접속단자(125c)가 형성될 수 있다.
상기 외부 유닛(180)은 모바일 장치, 개인용 컴퓨터, 산업용 컴퓨터, 그 밖의 다양한 기능을 수행하는 로직 장치 등을 포함할 수 있다. 상기 외부 유닛(180)에는 제1 및 제2 외부접속패드(182, 184)가 형성될 수 있다. 상기 제1 외부접속패드(182)는 상기 제1 외부접속단자(115)에 접속되고, 상기 제2 외부접속패드(184)는 상기 제2 외부접속단자(125c)에 접촉될 수 있다. 여기서, 상기 반도체 패키지(102)와 상기 외부 유닛(180)은 탈착 가능하도록 결합될 수 있다. 예컨대, 상기 제1 및 제2 외부접속단자들(115, 125c)은 리플로우(reflow) 공정 없이 각각 상기 제1 및 제2 외부접속패드(182, 184)에 접촉될 수 있다. 따라서, 상기 반도체 패키지(102)는 상기 외부 유닛(180)에 자유롭게 탈착이 가능할 수 있다.
이하, 본 발명의 다른 실시예에 따른 반도체 패키지를 상세히 설명한다. 여기서, 앞서 설명한 반도체 패키지에 대한 중복되는 설명은 생략되거나 간소화될 수 있다.
도 4a은 본 발명에 다른 실시예에 따른 반도체 패키지를 보여주는 도면이고, 도 4b는 도 4a에 도시된 반도체 패키지를 구비하는 반도체 장치를 보여주는 도면이다.
도 4a를 참조하면, 본 발명의 다른 실시예에 따른 반도체 패키지(200)는 서로 결합된 제1 패키지(210) 및 제2 패키지(220)를 포함할 수 있다. 상기 제1 패키지(210) 및 상기 제2 패키지(220) 각각은 독립된 하나의 패키지일 수 있다. 상기 제2 패키지(220)는 상기 제1 패키지(210) 상에 적층되도록 배치될 수 있다. 상기 제1 패키지(210) 및 상기 제2 패키지(220) 사이에는 접착막(230)이 개재될 수 있다.
상기 제1 패키지(210)는 제1 기판(214) 및 상기 제1 기판(214)에 실장된 제1 반도체 칩(212)을 포함할 수 있다. 상기 제1 기판(214)은 플렉시블 인쇄회로기판(Flexible Printed Circuit Board:Flexible PCB)을 포함할 수 있다. 상기 제1 패키지(210)는 적어도 하나의 상기 제1 반도체 칩(212)을 구비할 수 있다. 상기 제1 반도체 칩(212)은 제1 본딩 와이어(218)에 의해 상기 제1 기판(214)에 전기적으로 연결될 수 있다.
상기 제2 패키지(220)는 제2 기판(224) 및 상기 제2 기판(224)에 실장된 제2 반도체 칩(222)을 포함할 수 있다. 상기 제2 기판(224)은 플렉시블 인쇄회로기판(flexible Printed Circuit Board:Flexible PCB)을 포함할 수 있다. 상기 제2 패키지(220)는 적어도 하나의 상기 제2 반도체 칩(222)을 구비할 수 있다. 상기 제2 반도체 칩(222)은 제2 본딩 와이어(228)에 의해 상기 제2 기판(224)에 전기적으로 연결될 수 있다.
상기 제1 패키지(210)는 상기 제1 반도체 칩(212)을 덮는 제1 몰딩막(216)을 구비하고, 상기 제2 패키지(220)는 상기 제2 반도체 칩(222)을 덮는 제2 몰딩막(224)을 구비할 수 있다. 상기 제1 및 제2 몰딩막들(216, 226)은 수지(resin)를 포함하는 재질로 형성될 수 있다. 상기 제1 및 제2 몰딩막(216, 226)은 각각 상기 제1 반도체 칩(212) 및 상기 제2 반도체 칩(222)을 화학적/물리적 외부 환경으로부터 보호할 수 있다.
한편, 상기 제1 기판(214) 및 상기 제2 기판(224)은 서로 직접 결합되어 상기 제1 반도체 칩(212) 및 상기 제2 반도체 칩(222)을 전기적으로 연결시킬 수 있다. 예컨대, 상기 제1 기판(214)의 가장자리에는 제1 연결부(213)가 제공될 수 있다. 상기 제1 연결부(213)는 상기 제2 기판(224)과 결합되기 위한 상기 제1 기판(214)의 일부분일 수 있다. 상기 제1 연결부(213)는 상기 제1 기판(214)의 가장자리 영역일 수 있다. 상기 제1 연결부(213)에는 제1 접속패드(214a)가 형성될 수 있다. 상기 제1 접속패드(214a)는 상기 제1 기판(214)에 형성된 배선패턴(미도시 됨)에 의해 상기 제1 본딩 와이어(218)에 연결될 수 있다. 그리고, 외부에 노출되는 상기 제1 기판(214)에는 제2 접속패드(214b)가 형성될 수 있다. 상기 제2 접속패드(214b) 상에는 외부접속단자(215)가 융착될 수 있다.
상기 제2 기판(224)의 가장자리에는 제2 연결부(225)가 제공될 수 있다. 상기 제2 연결부(225)는 상기 제1 연결부(213)와 결합되기 위한 상기 제2 기판(224)의 일부분일 수 있다. 상기 제2 연결부(225)는 상기 제2 기판(224)의 가장자리 영역일 수 있다. 상기 제2 연결부(225)에는 제3 접속패드(225a)가 형성될 수 있다. 상기 제3 접속패드(225a)는 상기 제2 기판(224)에 형성된 배선패턴(미도시됨)에 의해 상기 제2 본딩 와이어(228)에 연결될 수 있다. 여기서, 상기 제1 접속패드(214a)와 상기 제3 접속패드(225a)는 서로 전기적으로 직접 연결될 수 있다. 또는, 상기 제1 접속패드(214a)와 상기 제3 접속패드(225a) 사이에는 상기 제1 접속패드(214a)와 상기 제3 접속패드(225a)를 전기적으로 연결시키기 위한 솔더볼(solder ball)과 같은 접속단자가 개재될 수 있다. 이에 따라, 상기 제1 및 제2 기판(214, 224)은 서로 직접 결합되어, 상기 제1 반도체 칩(212)과 상기 제2 반도체 칩(222)을 전기적으로 연결시킬 수 있다.
한편, 상기 제1 기판(214)과 상기 제2 기판(224)은 서로 중첩되도록 배치될 수 있다. 예컨대, 상기 제1 패키지(210)는 상기 제2 패키지(220)와 마주보는 전면, 상기 전면에 대향되는 배면, 그리고 측면을 포함할 수 있다. 이때, 상기 제1 기판(214)의 제1 연결부(213)와 상기 제2 기판(224)의 제2 연결부(225)는 상기 제1 패키지(210)의 측면 상에서 서로 중첩되도록 배치될 수 있다. 즉, 상기 제1 연결 부(213)는 상기 제2 연결부(225)와 상기 제1 몰딩막(216) 사이에서 상기 제1 패키지(210)의 측면을 덮도록 형성될 수 있다. 그리고, 상기 제2 연결부(225)는 상기 제1 연결부(213)를 덮도록 형성될 수 있다. 또는, 이와 반대로, 상기 제2 연결부(225)는 상기 제1 연결부(213)와 상기 제1 몰딩막(216) 사이에서 상기 제1 패키지(210)의 측면을 덮도록 형성되고, 상기 제1 연결부(213)는 상기 제2 연결부(225)를 덮도록 형성될 수도 있다. 서로 중첩되는 상기 제1 연결부(213)와 상기 제2 연결부(225)는 상기 제1 기판(214)과 상기 제2 기판(224)이 서로 전기적으로 직접 연결되기 위한 연결영역으로 사용될 수 있다. 상기 제1 연결부(213)에 형성된 상기 제1 접속패드(215a) 및 상기 제2 연결부(225)에 형성된 상기 제3 접속패드(225a)는 상기 연결영역 상에서 직접 접속될 수 있다. 또는, 상기 제1 접속패드(214a)와 상기 제3 접속패드(225a) 사이에는 솔더 볼(solder ball)과 같은 접속단자가 더 개재될 수 있다.
도 4b를 참조하면, 상기 반도체 장치는 서로 전기적으로 결합되는 반도체 패키지(200) 및 외부 유닛(270)을 포함할 수 있다. 앞서 도 4a를 참조하여 살펴본 바와 같이, 상기 반도체 패키지(200)는 제1 및 제2 기판들(214, 224)에 의해 전기적으로 연결되는 제1 및 제2 패키지(210, 220)를 가질 수 있다. 상기 외부유닛(270)에는 상기 외부접속단자(215)에 전기적으로 연결되기 위한 외부접속패드(272)가 형성될 수 있다. 상기 외부접속패드(272)에 상기 외부접속단자(215)를 접합시켜, 상기 반도체 패키지(200)와 상기 외부 유닛(270)이 서로 전기적/물리적으로 결합될 수 있다.
한편, 상기 외부 유닛(270)은 상기 반도체 패키지(200)에 의해 전기적으로 동작되는 장치를 포함할 수 있다. 예컨대, 상기 외부 유닛(270)은 모바일 장치, 개인용 컴퓨터, 산업용 컴퓨터 또는 다양한 기능을 수행하는 로직 장치 등을 포함할 수 있다. 상기 모바일 장치는 개인 휴대용 정보 단말기(PDA; Personal Digital Assistant), 휴대용 컴퓨터, 웹 타블렛(web tablet), 모바일폰(mobile phone), 무선폰(wireless phone), 랩톱(laptop) 컴퓨터, 메모리 카드, 디지털 뮤직 시스템(digital music system) 그리고 정보 전송/수신 시스템 중 어느 하나일 수 있다. 상기 외부 유닛(270)이 무선 통신을 수행할 수 있는 장치인 경우에, 상기 외부 유닛(270)은 CDMA, GSM, NADC, E-TDMA, WCDAM, CDMA2000과 같은 3세대 통신 시스템 같은 통신 인터페이스 프로토콜에서 사용될 수 있다.
계속해서, 앞서 도 4a 및 도 4b를 참조하여 설명된 반도체 패키지 및 이를 구비하는 반도체 장치의 제조 과정을 상세히 설명한다. 여기서, 앞서 설명된 반도체 패키지 및 반도체 장치에 대한 중복되는 내용은 생략되거나 간소화될 수 있다.
도 5a 내지 도 5d는 도 4a 및 도 4b에 도시된 반도체 패키지 및 이를 구비하는 반도체 장치의 제조 과정을 설명하기 위한 도면들이다.
도 5a를 참조하면, 제1 패키지(210) 및 제2 패키지(220)를 준비한다. 여기서, 상기 제1 패키지(210)는 제1 기판(214)에 제1 반도체 칩(212)을 실장시킴으로써 완성된 하나의 패키지일 수 있다. 동일한 방식으로써, 상기 제2 패키지(220)는 제2 기판(224)에 제2 반도체 칩(222)을 실장시킴으로써 완성된 하나의 패키지일 수 있다. 상기 제1 반도체 칩(212)은 제1 몰딩막(216)에 의해 덮혀져 외부 환경으로부 터 보호되고, 상기 제2 반도체 칩(222)은 제2 몰딩막(226)에 의해 덮혀져 외부 환경으로부터 보호될 수 있다.
도 5b 및 도 5c를 참조하면, 상기 제1 패키지(210)와 상기 제2 패키지(220)를 결합시킨다. 상기 제1 및 제2 패키지들(210, 220)을 결합시키는 것은 테이프 자동 접합(Tape Automated Bonding:TAB) 패키징 방식을 사용하여 이루어질 수 있다. 예컨대, 상기 제1 및 제2 패키지들(210, 220)을 결합시키는 것은 상기 제1 패키지(210)와 상기 제2 패키지(220) 사이에 필름 형태의 접착층(230)을 형성시키는 것 및 와이어리스 본딩(wireless bonding) 방식으로 상기 제1 패키지(210)와 상기 제2 패키지(220)를 결합시키는 것을 포함할 수 있다.
상기 제1 기판(214)의 제1 연결부(213)를 제1 패키지(210)의 측면 상에 결합시킨다. 예컨대, 상기 제1 연결부(213)가 상기 제1 몰딩막(214)의 측면에 결합되도록, 상기 제1 기판(214)을 위로 구부릴 수 있다. 상기 제1 기판(214)을 구부리는 과정에서 상기 제1 기판(214)을 가열시키는 공정이 부가될 수 있다. 또한, 상기 제1 기판(214)과 상기 제1 패키지(210)의 결합을 위해, 상기 제1 패키지(210)의 측면 상에는 접착막(미도시됨)이 형성될 수 있다. 그리고, 상기 제2 기판(224)의 제2 연결부(225)가 상기 제1 패키지(210)의 측면을 덮는 상기 제1 연결부(213)를 덮도록, 상기 제2 기판(224)을 아래로 구부릴 수 있다. 상기 제2 기판(214)을 구부리는 과정에서 상기 제2 기판(224)을 가열시키는 공정이 부가될 수 있다. 또한, 상기 제1 연결부(213)와 상기 제2 연결부(225)의 결합을 위해, 상기 제2 연결부(225)와 접촉되는 상기 제1 연결부(213) 상에는 접착막(미도시됨)이 형성될 수 있다.
상술한 과정을 통해, 상기 제1 연결부(213)와 상기 제2 연결부(225)는 상기 제1 패키지(210)의 상기 측면 상에서 서로 중첩될 수 있다. 이때, 상기 제1 연결부(213)에 형성된 제1 접속패드(214a)와 상기 제2 연결부(225)에 형성된 제3 접속패드(225a)는 서로 직접 연결될 수 있다. 이에 따라, 상기 제1 반도체 칩(212)과 상기 제2 반도체 칩(222)은 상기 제1 및 제2 기판들(214, 224)에 의해 전기적으로 연결될 수 있다.
도 5d를 참조하면, 반도체 패키지(200)를 외부 유닛(270)에 결합시킬 수 있다. 예를 들면, 상기 반도체 패키지(200)의 제1 기판(214)에 형성된 외부접속단자(215)를 상기 외부 유닛(270)의 일면에 형성된 외부접속패드(272) 상에 위치시킬 수 있다. 그 후, 상기 외부접속단자(215)를 리플로우(reflow)시켜, 상기 외부접속패드(272) 상에 상기 외부접속단자(215)를 접합시킬 수 있다. 상기 외부접속단자(215)는 상기 외부접속패드(272)에 융착됨으로써, 상기 반도체 패키지(200)와 상기 외부 유닛(270)을 전기적으로 연결시키는 외부접속단자(215a)가 형성될 수 있다. 이에 따라, 상기 반도체 패키지(200)와 상기 외부 유닛(270)을 구비하는 반도체 장치가 완성될 수 있다.
계속해서, 상술한 반도체 패키지(200)의 변형된 형태의 반도체 패키지 및 이를 구비하는 반도체 장치를 상세히 설명한다. 여기서, 앞서 설명한 반도체 패키지(200)에 대한 중복되는 설명은 생략되거나 간소화될 수 있다.
도 6a은 도 6a에 도시된 반도체 패키지의 변형된 형태의 반도체 패키지를 보 여주는 도면이고, 도 6b는 도 6a에 도시된 반도체 패키지를 구비하는 반도체 장치를 보여주는 도면이다.
도 6a를 참조하면, 도 5a의 반도체 패키지의 변형된 형태의 반도체 패키지(202)는 서로 결합된 제1 패키지(210) 및 제2 패키지(220)를 포함할 수 있다. 상기 제1 패키지(210)는 제1 기판(214)에 제1 반도체 칩(212)이 실장된 독립된 하나의 패키지일 수 있다. 동일한 방식으로, 상기 제2 패키지(220)는 제2 기판(224a)에 제2 반도체 칩(222)이 실장된 독립된 하나의 패키지일 수 있다. 상기 제1 패키지(210)는 상기 제1 반도체 칩(212)을 덮는 제1 몰딩막(216)을 포함하고, 상기 제2 패키지(220)는 상기 제2 반도체 칩(222)을 덮는 제2 몰딩막(226)을 포함할 수 있다.
상기 제1 기판(214)의 제1 연결부(215)와 상기 제2 기판(224)의 제2 연결부(225)는 상기 제1 패키지(210)의 측면 상에서 서로 중첩되도록 배치될 수 있다. 서로 중첩되는 상기 제1 연결부(213)와 상기 제2 연결부(225)는 상기 제1 기판(214)과 상기 제2 기판(224)이 서로 전기적으로 직접 연결되기 위한 연결영역으로 사용될 수 있다. 상기 제1 연결부(213)에 형성된 상기 제1 접속패드(214a) 및 상기 제2 연결부(225)에 형성된 상기 제3 접속패드(225a)는 상기 연결영역 상에서 직접 접속될 수 있다.
한편, 상기 제1 기판(214)에는 제1 외부접속단자(215)가 형성되고, 상기 제2 기판(224)에는 제2 외부접속단자(225c)가 형성될 수 있다. 상기 제2 외부접속단자(225c)는 외부에 노출된 상기 제2 연결부(225) 상에 형성될 수 있다. 상기 제2 외부접속단자(225c)는 상기 제2 연결부(225)에 형성된 제4 접속패드(225b) 상에 융착됨으로써 형성될 수 있다. 상기 제1 및 제2 외부접속단자들(215, 225c)은 상기 제1 및 제2 패키지(210, 220)를 외부 유닛(미도시됨)에 전기적으로 연결시키기 위한 접속단자로 사용될 수 있다. 이러한 상기 제1 및 제2 외부접속단자들(215, 225c)로는 솔더 볼(solder ball)이 사용될 수 있다.
도 6b를 참조하면, 반도체 장치는 서로 전기적으로 결합된 반도체 패키지(202) 및 외부 유닛(280)을 포함할 수 있다. 앞서 도 6a을 참조하여 살펴본 바와 같이, 상기 반도체 패키지(202)는 제1 및 제2 반도체 칩들(212, 222)이 제1 및 제2 기판들(214, 224)에 의해 전기적으로 직접 연결된 구조를 가질 수 있다.
상기 외부 유닛(280)에는 제1 및 제2 외부접속패드(282, 284)가 형성될 수 있다. 상기 제1 외부접속패드(282)는 상기 제1 외부접속단자(215)에 연결되고, 상기 제2 외부접속패드(284)는 상기 제2 외부접속단자(225c)에 연결될 수 있다. 여기서, 상기 반도체 패키지(202)와 상기 외부 유닛(280)은 탈착 가능하도록 결합될 수 있다. 예컨대, 상기 제1 및 제2 외부접속단자들(215, 225c)은 각각 상기 제1 및 제2 외부접속패드들(282, 284)에 리플로우되어 융착되지 않을 수 있다.
상기 외부 유닛(280)은 상기 반도체 패키지(200)에 의해 전기적으로 동작되는 장치를 포함할 수 있다. 예컨대, 상기 외부 유닛(280)은 모바일 장치, 개인용 컴퓨터, 산업용 컴퓨터 또는 다양한 기능을 수행하는 로직 장치 등을 포함할 수 있다. 상기 모바일 장치는 개인 휴대용 정보 단말기(PDA; Personal Digital Assistant), 휴대용 컴퓨터, 웹 타블렛(web tablet), 모바일폰(mobile phone), 무 선폰(wireless phone), 랩톱(laptop) 컴퓨터, 메모리 카드, 디지털 뮤직 시스템(digital music system) 그리고 정보 전송/수신 시스템 중 어느 하나일 수 있다. 상기 외부 유닛(280)이 무선 통신을 수행할 수 있는 장치인 경우에, 상기 외부 유닛(280)은 CDMA, GSM, NADC, E-TDMA, WCDAM, CDMA2000과 같은 3세대 통신 시스템 같은 통신 인터페이스 프로토콜에서 사용될 수 있다.
상술한 반도체 패키지 기술은 다양한 종류의 반도체 소자들 및 이를 구비하는 패키지 모듈에 적용될 수 있다. 도 7은 본 발명의 기술이 적용된 반도체 패키지를 포함하는 패키지 모듈의 예를 보여주는 도면이다. 도 7을 참조하면, 앞서 설명한 반도체 패키지들을 기판(310)에 설치함으로써, 패키지 모듈(300)이 형성될 수 있다. 예컨대, 상술한 반도체 패키지 기술이 적용된 반도체 패키지는 칩 사이즈화된 반도체 패키지 소자(320) 및 QFP(Quad Flat Package) 패키지된 반도체 패키지 소자(330)와 같은 형태로 제공될 수 있다. 이러한 반도체 패키지 소자들(320, 330)을 기판(310)에 설치함으로써, 상기 패키지 모듈(300)이 형성될 수 있다. 상기 패키지 모듈(300)은 기판(310) 일측에 구비된 외부연결단자(340)를 통해 외부전자장치와 연결될 수 있다.
상술한 반도체 패키지 기술은 전자 시스템에 적용될 수 있다. 도 8은 본 발명의 기술이 적용된 반도체 소자를 포함하는 전자 장치의 예를 보여주는 블럭도이다. 도 8을 참조하면, 전자 시스템(400)은 제어기(410), 입출력 장치(420) 및 기억 장치(430)를 포함할 수 있다. 상기 제어기(410), 입출력 장치(420) 및 기억 장 치(430)는 버스(450, bus)를 통하여 결합될 수 있다. 상기 버스(450)는 데이터들이 이동하는 통로라 할 수 있다. 예컨대, 상기 제어기(410)는 적어도 하나의 마이크로프로세서, 디지털 신호 프로세서, 마이크로컨트롤러, 그리고 이들과 유사한 기능을 수행할 수 있는 논리 소자들 중에서 적어도 어느 하나를 포함할 수 있다. 상기 제어기(410) 및 기억 장치(430)는 본 발명에 따른 반도체 패키지를 포함할 수 있다. 상기 입출력 장치(420)는 키패드, 키보드 및 표시 장치(display device) 등에서 선택된 적어도 하나를 포함할 수 있다. 상기 기억 장치(430)는 데이터를 저장하는 장치이다. 상기 기억 장치(430)는 데이터 및/또는 상기 제어기(410)에 의해 실행되는 명령어 등을 저장할 수 있다. 상기 기억 장치(430)는 휘발성 기억 소자 및/또는 비휘발성 기억 소자를 포함할 수 있다. 또는, 상기 기억 장치(430)는 플래시 메모리로 형성될 수 있다. 예를 들면, 모바일 기기나 데스크 톱 컴퓨터와 같은 정보 처리 시스템에 본 발명의 기술이 적용된 플래시 메모리가 장착될 수 있다. 이러한 플래시 메모리는 반도체 디스크 장치(SSD)로 구성될 수 있다. 이 경우 전자 시스템(300)은 대용량의 데이터를 상기 플래시 메모리 시스템에 안정적으로 저장할 수 있다. 상기 전자 시스템(400)은 통신 네트워크로 데이터를 전송하거나 통신 네트워크로부터 데이터를 수신하기 위한 인터페이스(440)를 더 포함할 수 있다. 상기 인터페이스(440)는 유무선 형태일 수 있다. 예컨대, 상기 인터페이스(440)는 안테나 또는 유무선 트랜시버 등을 포함할 수 있다. 그리고, 도시되지 않았지만, 상기 전자 시스템(400)에는 응용 칩셋(Application Chipset), 카메라 이미지 프로세서(Camera Image Processor:CIS), 그리고 입출력 장치 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
상술한 본 발명의 기술이 적용된 반도체 소자는 메모리 카드의 형태로 제공될 수 있다. 도 9는 본 발명의 기술이 적용된 비휘발성 기억 장치를 포함하는 메모리 시스템의 예를 보여주는 블럭도이다. 도 9를 참조하면, 메모리 카드(500)는 비휘발성 기억 소자(510) 및 메모리 제어기(520)를 포함할 수 있다. 상기 비휘발성 기억 장치(510) 및 상기 메모리 제어기(520)는 데이터를 저장하거나 저장된 데이터를 판독할 수 있다. 상기 비휘발성 기억 장치(510)는 본 발명에 따른 반도체 패키지 기술이 적용된 비휘발성 기억 소자들 중에서 적어도 어느 하나를 포함할 수 있다. 상기 메모리 제어기(520)는 호스트(host)의 판독/쓰기 요청에 응답하여 저장된 데이터를 독출하거나, 데이터를 저장하도록 상기 플래쉬 기억 장치(510)를 제어할 수 있다.
이상의 상세한 설명은 본 발명을 예시하는 것이다. 또한 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내고 설명하는 것에 불과하며, 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 즉, 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다. 전술한 실시예들은 본 발명을 실시하는데 있어 최선의 상태를 설명하기 위한 것이며, 본 발명과 같은 다른 발명을 이용하는데 당업계에 알려진 다른 상태로의 실시, 그리고 발명의 구체적인 적용 분야 및 용도에서 요구되는 다양한 변경도 가능하다. 따라서, 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.
도 1a은 본 발명에 일 실시예에 따른 반도체 패키지를 보여주는 도면이다.
도 1b는 도 1a에 도시된 반도체 패키지를 구비하는 반도체 장치를 보여주는 도면이다.
도 2a 내지 도 2d는 도 1a 및 도 1b을 참조하여 설명된 반도체 패키지 및 반도체 장치의 제조 과정을 설명하기 위한 도면들이다.
도 3a은 도 1a에 도시된 반도체 패키지의 변형된 형태의 반도체 패키지를 보여주는 도면이다.
도 3b는 도 3a에 도시된 반도체 패키지를 구비하는 반도체 장치를 보여주는 도면이다.
도 4a은 본 발명에 다른 실시예에 따른 반도체 패키지를 보여주는 도면이다.
도 4b는 도 4a에 도시된 반도체 패키지를 구비하는 반도체 장치를 보여주는 도면이다.
도 5a 내지 도 5d는 도 4a 및 도 4b에 도시된 반도체 패키지 및 반도체 장치의 제조 과정을 설명하기 위한 도면들이다.
도 6a은 도 6a에 도시된 반도체 패키지의 변형된 형태의 반도체 패키지를 보여주는 도면이다.
도 6b는 도 6a에 도시된 반도체 패키지를 구비하는 반도체 장치를 보여주는 도면이다.
도 7은 본 발명에 따른 반도체 패키지를 포함하는 패키지 모듈의 예를 보여 주는 도면이다.
도 8은 본 발명에 따른 반도체 패키지를 포함하는 전자 장치의 예를 보여주는 블럭도이다.
도 9는 본 발명의 기술이 적용된 비휘발성 기억 장치를 포함하는 메모리 시스템의 예를 보여주는 블럭도이다.
*도면의 주요 부분에 대한 부호 설명*
100 : 반도체 패키지
110 : 제1 패키지
112 : 제1 반도체 칩
114 : 제1 기판
116 : 제1 몰딩막
120 : 제2 패키지
122 : 제2 반도체 칩
124 : 제2 기판
126 : 제2 몰딩막
130 : 접착막
170 : 외부 유닛

Claims (19)

  1. 제1 기판에 제1 반도체 칩이 실장된 제1 패키지; 및
    제2 기판에 제2 반도체 칩이 실장되고, 상기 제2 기판이 상기 제1 패키지의 측면을 덮도록 휘어져 상기 제1 기판과 접촉함으로써 상기 제1 패키지와 전기적으로 연결되는 제2 패키지를 포함하고,
    상기 제1 패키지는 상기 제2 패키지와 마주보는 전면, 상기 전면에 대향되는 배면, 그리고 측면을 포함하고,
    상기 제1 패키지는 상기 제1 기판에 부착된 제1 외부접속단자를 포함하고,
    상기 제2 패키지는 상기 제2 기판에 부착된 제2 외부접속단자를 포함하되,
    상기 제1 외부접속단자는 상기 제1 패키지의 상기 배면 상에 배치되고,
    상기 제2 외부접속단자는 상기 제1 패키지의 상기 측면 상에 배치된 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 제1 및 제2 기판들 중 어느 하나는 접속패드를 포함하고, 상기 제1 및 제2 기판들 중 다른 하나는 상기 접속패드에 접촉되는 접속단자를 포함하는 반도체 패키지.
  3. 삭제
  4. 제 1 항에 있어서,
    상기 제2 기판은 아래로 휘어져 상기 제1 패키지의 상기 배면의 적어도 일부를 덮는 반도체 패키지.
  5. 제1 기판에 제1 반도체 칩이 실장된 제1 패키지; 및
    제2 기판에 제2 반도체 칩이 실장되고, 상기 제2 기판이 상기 제1 패키지의 측면을 덮도록 휘어져 상기 제1 기판과 접촉함으로써 상기 제1 패키지와 전기적으로 연결되는 제2 패키지를 포함하고,
    상기 제1 기판은 위로 휘어져 상기 제1 패키지의 상기 측면을 덮고,
    상기 제2 기판은 아래로 휘어져 상기 제1 패키지의 상기 측면을 덮는 상기 제1 기판을 덮는 반도체 패키지.
  6. 제1 기판에 실장된 적어도 하나의 제1 반도체 칩 및 상기 제1 반도체 칩을 덮는 제1 몰딩막을 구비하는 제1 패키지;
    상기 제1 패키지의 상부에 적층되며, 제2 기판에 실장된 적어도 하나의 제2 반도체 칩 및 상기 제2 반도체 칩을 덮는 제2 몰딩막을 구비하는 제2 패키지; 및
    상기 제1 몰딩막과 상기 제2 기판 사이에 개재되는 접착층을 포함하되,
    상기 제1 기판과 상기 제2 기판 중 적어도 어느 하나는 상기 제1 패키지를 덮도록 휘어진 연결부를 포함하고,
    상기 제1 패키지는 상기 제2 패키지와 마주보는 전면, 상기 전면에 대향되는 배면, 그리고 측면을 포함하고,
    상기 제1 기판에는 제1 외부접속단자가 형성되고,
    상기 제2 기판에는 제2 외부접속단자가 형성되되,
    상기 제1 외부접속단자는 상기 제1 패키지의 상기 배면 상에 배치되고,
    상기 제2 외부접속단자는 상기 제1 패키지의 상기 측면 상에 배치된 반도체 패키지
  7. 삭제
  8. 제 6 항에 있어서,
    상기 제1 기판 및 상기 제2 기판은 상기 배면 상에서 서로 중첩되도록 배치되는 반도체 패키지.
  9. 제 6 항에 있어서,
    상기 연결부는
    상기 제1 기판에 형성된 제1 연결부; 및
    상기 제2 기판에 형성된 제2 연결부를 포함하되,
    상기 제1 연결부 및 상기 제2 연결부는 상기 제1 패키지 상에서 서로 중첩되도록 배치되고,
    상기 제1 연결부 및 상기 제2 연결부에는 서로 전기적으로 연결되는 접속패드가 형성된 반도체 패키지.
  10. 제 9 항에 있어서,
    상기 제1 연결부 및 상기 제2 연결부는 상기 측면 상에서 서로 중첩되도록 배치되는 반도체 패키지.
  11. 제1 기판에 제1 반도체 칩이 실장된 제1 패키지를 준비하는 것;
    제2 기판에 제2 반도체 칩이 실장된 제2 패키지를 준비하는 것;
    상기 제1 패키지 및 상기 제2 패키지를 결합시키는 것;
    상기 제1 기판에 제1 외부접속단자를 형성시키는 것; 및
    상기 제2 기판에 제2 외부접속단자를 형성시키는 것을 포함하되,
    상기 제1 패키지 및 상기 제2 패키지를 결합시키는 것은:
    상기 제1 기판 및 상기 제2 기판 중 적어도 어느 하나가 상기 제1 패키지를 덮도록, 상기 제1 기판 및 상기 제2 기판 중 적어도 어느 하나를 구부리는 것; 및
    상기 제1 기판과 상기 제2 기판을 연결시키는 것을 포함하는 반도체 패키지 제조 방법.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
KR20080079573A 2008-08-13 2008-08-13 반도체 패키지 및 그 제조 방법 KR101485582B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20080079573A KR101485582B1 (ko) 2008-08-13 2008-08-13 반도체 패키지 및 그 제조 방법
US12/461,456 US8304876B2 (en) 2008-08-13 2009-08-12 Semiconductor package and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20080079573A KR101485582B1 (ko) 2008-08-13 2008-08-13 반도체 패키지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20100020809A KR20100020809A (ko) 2010-02-23
KR101485582B1 true KR101485582B1 (ko) 2015-01-23

Family

ID=41680736

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20080079573A KR101485582B1 (ko) 2008-08-13 2008-08-13 반도체 패키지 및 그 제조 방법

Country Status (2)

Country Link
US (1) US8304876B2 (ko)
KR (1) KR101485582B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITVI20120060A1 (it) * 2012-03-19 2013-09-20 St Microelectronics Srl Sistema elettronico avente un' aumentata connessione tramite l'uso di canali di comunicazione orizzontali e verticali
KR20150144174A (ko) * 2014-06-16 2015-12-24 삼성전자주식회사 반도체 패키지
US9842828B1 (en) * 2016-06-13 2017-12-12 Stmicroelectronics, Inc. Stacked semiconductor package with compliant corners on folded substrate
KR20210076292A (ko) 2019-12-13 2021-06-24 삼성전자주식회사 반도체 패키지
CN113299620B (zh) * 2021-05-21 2023-01-06 维沃移动通信有限公司 封装结构、电路板组件及电子设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050018151A (ko) * 2003-08-13 2005-02-23 주식회사 유니세미콘 스택 패키지 및 그 제조방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020028473A (ko) 2000-10-10 2002-04-17 박종섭 적층 패키지
US6956284B2 (en) * 2001-10-26 2005-10-18 Staktek Group L.P. Integrated circuit stacking system and method
US20060255446A1 (en) * 2001-10-26 2006-11-16 Staktek Group, L.P. Stacked modules and method
US7291906B2 (en) * 2002-12-31 2007-11-06 Ki Bon Cha Stack package and fabricating method thereof
KR20050080769A (ko) 2004-02-11 2005-08-18 주식회사 바른전자 패키지 접속부를 이용한 적층형 집적회로 칩 패키지
DE102005059189B3 (de) * 2005-12-12 2007-03-08 Infineon Technologies Ag Anordnung von Halbleiterspeichereinrichtungen sowie Halbleiterspeichermodul mit einer Anordnung von Halbleiterspeichereinrichtungen
US7888185B2 (en) * 2006-08-17 2011-02-15 Micron Technology, Inc. Semiconductor device assemblies and systems including at least one conductive pathway extending around a side of at least one semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050018151A (ko) * 2003-08-13 2005-02-23 주식회사 유니세미콘 스택 패키지 및 그 제조방법

Also Published As

Publication number Publication date
US8304876B2 (en) 2012-11-06
US20100038765A1 (en) 2010-02-18
KR20100020809A (ko) 2010-02-23

Similar Documents

Publication Publication Date Title
US8232631B2 (en) Semiconductor packing having offset stack structure
KR102157551B1 (ko) 반도체 패키지 및 그 제조 방법
KR101601847B1 (ko) 반도체 패키지
TW473950B (en) Semiconductor device and its manufacturing method, manufacturing apparatus, circuit base board and electronic machine
KR20110083969A (ko) 반도체 패키지 및 그 제조 방법
US8178960B2 (en) Stacked semiconductor package and method of manufacturing thereof
KR102337876B1 (ko) 반도체 패키지 및 그 제조 방법
KR101485582B1 (ko) 반도체 패키지 및 그 제조 방법
US20150318270A1 (en) Semiconductor package and method of manufacturing the same
US10008476B2 (en) Stacked semiconductor package including a smaller-area semiconductor chip
US8338941B2 (en) Semiconductor packages and methods of fabricating the same
KR20160023975A (ko) 반도체 패키지
US8026616B2 (en) Printed circuit board, semiconductor package, card apparatus, and system
TW201622092A (zh) 包含複數個堆疊晶片之半導體封裝
KR20140048468A (ko) 패키지 기판 및 이를 포함하는 반도체 패키지
KR20110050231A (ko) 반도체 패키지 및 이의 제조 방법
KR101465161B1 (ko) 반도체 패키지 및 그 제조 방법
US20150102507A1 (en) Semiconductor package
US20140374901A1 (en) Semiconductor package and method of fabricating the same
KR102190390B1 (ko) 반도체 패키지 및 이의 제조 방법
KR102283505B1 (ko) 반도체 패키지 및 반도체 모듈
US20130292833A1 (en) Semiconductor device and method of fabricating the same
US8692133B2 (en) Semiconductor package
US20170033087A1 (en) Stack semiconductor package structure and method of manufacturing the same
US8154122B2 (en) Semiconductor package and methods of manufacturing the semiconductor package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee