ITVI20120060A1 - Sistema elettronico avente un' aumentata connessione tramite l'uso di canali di comunicazione orizzontali e verticali - Google Patents

Sistema elettronico avente un' aumentata connessione tramite l'uso di canali di comunicazione orizzontali e verticali Download PDF

Info

Publication number
ITVI20120060A1
ITVI20120060A1 IT000060A ITVI20120060A ITVI20120060A1 IT VI20120060 A1 ITVI20120060 A1 IT VI20120060A1 IT 000060 A IT000060 A IT 000060A IT VI20120060 A ITVI20120060 A IT VI20120060A IT VI20120060 A1 ITVI20120060 A1 IT VI20120060A1
Authority
IT
Italy
Prior art keywords
communication
integrated circuit
package
chip
electronic system
Prior art date
Application number
IT000060A
Other languages
English (en)
Inventor
Alberto Pagani
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to IT000060A priority Critical patent/ITVI20120060A1/it
Priority to US13/801,354 priority patent/US9881911B2/en
Publication of ITVI20120060A1 publication Critical patent/ITVI20120060A1/it
Priority to US15/839,501 priority patent/US10453833B2/en
Priority to US15/848,756 priority patent/US10319708B2/en
Priority to US16/389,475 priority patent/US10861842B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02319—Manufacturing methods of the redistribution layers by using a preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02321—Reworking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06183—On contiguous sides of the body
    • H01L2224/06187—On contiguous sides of the body with specially adapted redistribution layers [RDL]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08137—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08146—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a via connection in the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14183—On contiguous sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/2105—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/211—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/28105—Layer connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. layer connectors on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29024—Disposition the layer connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H01L2224/3018—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/30183—On contiguous sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82106—Forming a build-up interconnect by subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06531—Non-galvanic coupling, e.g. capacitive coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06596—Structural arrangements for testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1064—Electrical connections provided on a side surface of one or more of the containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Communication Control (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)

Description

DESCRIZIONE
del Brevetto per Invenzione Industriale avente titolo “SISTEMA ELETTRONICO AVENTE UN’ AUMENTATA CONNESSIONE TRAMITE L’USO DI CANALI DI COMUNICAZIONE ORIZZONTALI E VERTICALIâ€
CAMPO DELLA PRESENTE INVENZIONE
In generale, la presente invenzione si riferisce a processi di packaging e assemblaggio di sistemi elettronici comprendenti uno o più circuiti integrati (IC).
DESCRIZIONE DELL’ARTE ANTECEDENTE
Grandi progressi sono stati fatti nel campo delle tecniche di produzione di semiconduttori riducendo costantemente le dimensioni critiche degli elementi circuitali, quali ad esempio transistori, in circuiti integrati molto complessi. Ad esempio, dimensioni critiche di 30 nm e meno sono state implementate nella circuiteria logica ed in dispositivi di memoria molto complessi, raggiungendo in tal modo un’elevata densità di integrazione ed assemblaggio. Di conseguenza, in un unico chip di semiconduttore possono essere integrate sempre più funzioni, consentendo in tal modo di formare interi sistemi su chip così da poter ricavare circuiti elettronici molto complessi sulla base di un processo di fabbricazione comune.
Tipicamente, aumentando la complessità di un circuito integrato fornito su un unico chip di semiconduttore anche le capacità di input/output (IO) devono essere aumentate al fine di rispondere alle esigenze di comunicazione con circuiti periferici in sistemi elettronici complessi. Tipicamente, un chip di semiconduttore à ̈ collegato ad un substrato che à ̈ parte di un contenitore o package appropriato, che può conferire integrità termica e meccanica superiore al chip di semiconduttore e che può anche rappresentare un’interfaccia appropriata in modo da fornire un collegamento elettrico dal circuito integrato ad un componente elettronico periferico, quale un circuito stampato (PCB), che a sua volta può avere qualsiasi configurazione appropriata in modo da rappresentare una parte di un sistema elettronico complesso complessivo. Le tecnologie di contatto usate frequentemente per collegare il chip di semiconduttore con un package includono collegamento mediante fili o collegamento elettrico diretto di strutture di contatto opportunamente progettate previste sul chip di semiconduttore e sul substrato del package. Ad esempio, nel caso di contatto diretto, à ̈ possibile usare sfere di saldatura, protuberanze sporgenti di contatto o bump, piazzole di contatto, o qualsiasi altro elemento di contatto appropriato sotto forma di colonnine di metallo, e simili in sistemi di metallizzazione appropriati del chip di semiconduttore e del package al fine di stabilire un collegamento elettrico e meccanico affidabile in fase di collegamento del chip di semiconduttore al substrato del package.
Sebbene la densità di assemblaggio di circuiti integrati complessi sia stata aumentata notevolmente grazie alla riduzione delle dimensioni critiche, come discusso sopra, la densità volumetrica di assemblaggio di package non à ̈ stata aumentata in proporzione analoga, poiché per una complessità superiore dei circuiti integrati, in cui fondamentalmente à ̈ prevista una disposizione complessa bidimensionale di elementi circuitali, nel package à ̈ richiesto un corrispondente sistema di routing (instradamento) molto complesso in modo da collegare infine opportunamente il package ad una PCB così da combinare i vari componenti di un sistema elettronico complesso. Al fine di aumentare la densità volumetrica di assemblaggio di un package à ̈ stato proposto di fornire sistemi di chip tridimensionali, in cui due o più chip di semiconduttore possono essere impilati all’interno di un unico package, aumentando in tal modo significativamente la densità volumetrica di assemblaggio per una data dimensione del package.
La configurazione tridimensionale dei chip di semiconduttore, tuttavia, può richiedere strategie di routing appropriate al fine di stabilire una comunicazione elettrica tra i singoli circuiti elettronici previsti nei vari chip di semiconduttore. Inoltre, generalmente la complessità della disposizione di routing nel package può anche aumentare al fine di fornire le capacità di input/output richieste per collegare il package ad altri componenti, quali altri package e componenti elettronici esterni del sistema elettronico in questione. Tipicamente, la configurazione della struttura di contatto di circuiti integrati, che à ̈ progettata per essere implementata in una configurazione di package tridimensionale, può anche influenzare notevolmente la progettazione del chip di semiconduttore nel suo complesso così come qualsiasi processo correlato, quale il test elettrico di singoli chip di semiconduttore. Inoltre, la funzionalità complessiva dei chip di semiconduttore può dipendere dalle caratteristiche di una configurazione di package tridimensionale, poiché ad esempio generalmente un’aumentata lunghezza dei collegamenti elettrici può influenzare il comportamento ad alta frequenza di sistemi complessi, mentre anche i vincoli termici e meccanici possono avere un’influenza sulle caratteristiche prestazionali finali di un sistema elettronico tridimensionale.
Come mostrato in figura la circuiti integrati (IC: Integrated Circuit) 102a, ... , 102d sono tipicamente formati sulla base di un substrato di semiconduttore appropriato 101 , quale un substrato di silicio, o qualsiasi altro materiale di supporto appropriato. Ciascun IC 102a, ... , 102d può comprendere almeno un circuito elettronico, quale una circuiteria digitale complessa, eventualmente in combinazione con aree di memoria, circuiteria analogica, circuiteria di alimentazione, o qualsiasi combinazione e simili. La singola porzione 102 del substrato semiconduttore può comprende una pluralità di circuiti integrati, che saranno indicati come chip 102a,... , 102d di semiconduttore dopo aver tagliato il substrato 101 , e sono forniti in forma di array sul materiale di supporto con linee di taglio o tracciatura 104 (scribe line) opportunamente dimensionate che separano la singola piastrina di semiconduttore, che a sua volta può essere racchiusa da una regione metallica 103, solitamente indicata come anello di sigillatura (seal ring o guard ring) della piastrina. L’anello di sigillatura della piastrina può fornire integrità meccanica durante la separazione del substrato di semiconduttore 101. Le linee di tracciatura 104 possono includere strutture di test appropriate 105, che possono essere usate per controllare e monitorare la qualità di processo complessiva dei vari processi di fabbricazione coinvolti. Di conseguenza, ad uno stadio finale di lavorazione della piastrina di semiconduttore compresa in un wafer, si possono effettuare test elettrici usando le strutture di test 105 (TEG: Test Element Group) presenti nelle linee di tracciatura 104 e si possono effettuare test elettrici anche con la singola piastrina di semiconduttore prima di separare il materiale di supporto in singoli chip di semiconduttore.
Di conseguenza, i circuiti integrati 102a sono progettati in modo da ottenere la funzionalità richiesta in combinazione con un’elevata integrazione interna alla piastrina, riducendo in tal modo la sua dimensione complessiva e consentendo la fabbricazione, su un unico substrato, di un grande numero di circuiti integrati. Inoltre, il flusso di progettazione e fabbricazione per produrre i circuiti integrati sul substrato di semiconduttore 101 viene ottimizzato in modo tale che i test elettrici finali su wafer possano essere effettuati con un’alta efficienza e copertura da difetti prima di incorporare i singoli chip di semiconduttore in un package appropriato.
Com’à ̈ ben noto, un sistema elettronico in generale à ̈ collegato al mondo esterno per mezzo di collegamenti/canali cablati, quali cavi o fili, fibre ottiche ecc., o per mezzo di canali wireless di tipo elettromagnetico. Tali collegamenti consentono di scambiare segnali di informazioni e/o fornire potenza/energia.
Al livello più basso di un sistema elettronico, i collegamenti di elementi circuitali all’interno di un singolo chip di semiconduttore sono stabiliti prevedendo linee conduttive ed un sistema di metallizzazione appropriato includente collegamenti o fori passanti verticali e linee metalliche orizzontali, in cui, in circuiti integrati complessi, una pluralità di strati di metallizzazione sono impilati per fornire i collegamenti elettrici necessari tra i singoli elementi circuitali. L’interconnessione tra chip di semiconduttore diversi e tra un chip di semiconduttore ed un package à ̈ tipicamente realizzata fornendo aree terminali di contatto dimensionate e posizionate adeguatamente, ad esempio, in corrispondenza dell’ultimo strato di metallizzazione del sistema di metallizzazione di un dispositivo semiconduttore. Quindi tali aree terminali di contatto rappresentano terminali o interfacce, che possono collegarsi a qualsiasi altro componente elettronico, quale un substrato di package, da una parte, e possono collegarsi a linee metalliche e fori passanti del sistema di metallizzazione in modo da collegarsi infine ai singoli elementi circuitali secondo il layout circuitale richiesto.
Il collegamento elettrico tra un’area terminale di contatto del dispositivo ed un componente di sistema può essere implementato tramite collegamento mediante fili di bonding o bumps (protuberanze sporgenti di contatto) che sono collegati direttamente all’area di contatto o pad.
Nel caso dei SiP (System in Package) possono risultare configurazioni estremamente complesse per via della complessità dei collegamenti elettrici delle varie parti, ovvero IC, componenti passivi, PCB ecc., del sistema. Di conseguenza, sono stati fatti sforzi notevoli per ottenere una struttura di contatto compatta al fine di ridurre la dimensione complessiva dei package che può includere uno o più chip di semiconduttore.
Ad esempio, il brevetto US 6815254 di Freescale si riferisce al packaging di dispositivi semiconduttori complessi. In questo documento si considera il problema che i package di dispositivi semiconduttori consentono generalmente l’accesso al chip di semiconduttore interno solo da un lato inferiore del package. In particolare, quando si prevedono chip di semiconduttore impilati in un package opportunamente progettato si devono fornire strutture di contatto. Inoltre, per via delle tecniche di fabbricazione sofisticate e delle procedure di test effettuate su wafer, generalmente si può ottenere un’alta resa di produzione, in cui, tuttavia, con il packaging di due o più chip di semiconduttore in un unico package, tipicamente non à ̈ possibile qualsiasi rilavorazione o modifica del dispositivo semiconduttore incapsulato nel package, con conseguente aumento della probabilità di ottenere una resa di produzione ridotta in uno stadio molto tardivo del processo di fabbricazione complessivo.
Per risolvere i problemi sopra identificati in questo documento si suggerisce di fornire un insieme di package che comprende un package intermedio, che può essere collegato ad un primo package da un primo substrato sul primo lato del package e può essere collegato ad un secondo package da un secondo substrato su un secondo lato opposto del package. Il contatto elettrico da un lato all’altro del package intermedio può essere stabilito bypassando il chip di semiconduttore. Ossia, alTinterno del package à ̈ fornita una struttura di contatto appropriata, che consente il collegamento elettrico tra due lati opposti del package semiconduttore senza contatto con il chip di semiconduttore.
Sebbene questo concetto fornisca una connettività superiore alkinterno del package semiconduttore risulta, tuttavia, che la connettività à ̈ aumentata soltanto nella direzione verticale al costo di aumentare orizzontalmente le dimensioni del primo e del secondo substrato al fine di consentire il collegamento mediante fili per collegare il chip di semiconduttore alkinterno del package ad un substrato di package e per ricevere i collegamenti verticali aggiuntivi, che permettono il collegamento elettrico diretto tra il primo e il secondo substrato senza contatto con il chip di semiconduttore. Inoltre, per il routing all’interno del primo e del secondo substrato può essere necessaria un’area aggiuntiva.
Il brevetto US 7923290 B2 di Stats Chippac considera tecniche di fabbricazione che rispondono alle richieste di un’aumentata miniaturizzazione dei componenti, ad una maggiore densità di packaging dei circuiti integrati, a prestazioni superiori e costi ridotti per dispositivi elettronici complessi, in particolare per quanto riguarda dispositivi di comunicazione ed informazione portatili, quali telefoni cellulari, personal data assistants (PDA’ s), camcorder, notebook e simili. Come menzionato in questo documento sono necessarie nuove soluzioni per quanto riguarda i package semiconduttori convenzionali, in cui una piastrina di semiconduttore à ̈ presente in un package di resina, in cui numerosi approcci di package sono possibili, quale una configurazione impilata di piastrine di circuito integrato multiple, package in package (PIP), configurazioni di package impilate o package on package (POP), o qualsiasi loro combinazione.
Fondamentalmente, questo documento propone una soluzione, in cui un sistema di packaging di circuito integrato viene formato tramite un interposer preformato con fori passanti (through-hole vias) sopra un chip di semiconduttore e una struttura di supporto al fine di collegare il chip di semiconduttore con un substrato posizionato sotto il chip di semiconduttore e con un ulteriore package previsto sopra l’interposer. D’altro canto, la struttura di supporto aggiuntiva fornisce un contatto diretto tra il substrato inferiore e il package aggiuntivo senza richiedere contatto diretto del chip di semiconduttore.
Questa à ̈ una configurazione del tipo PoP (Package on Package) e, perciò, l’area occupata dal package à ̈ dominata dal chip con le dimensioni maggiori. La presenza della struttura di supporto aumenta le dimensioni del package. Inoltre, in questo concetto tutte le interconnessioni infine afferiscono alla superficie inferiore del package inferiore per essere collegate ad un PCB. Inoltre, il routing all’interno del chip di semiconduttore viene implementato sulla base di un approccio TSV (via passante attraverso il substrato o materiale semiconduttore o silicio) del tipo “via-last†, che, perciò, richiede la formazione dei fori passanti attraverso l’intero circuito integrato.
Il brevetto US 5646446 di Fairchild à ̈ volto a migliorare la densità in packaging in modo da sfruttare al meglio le potenzialità dei chip interconnessi. Come affermato in questo documento, package di circuito integrato tipici possono contenere solo un chip, in cui il package à ̈ sostanzialmente più grande del chip, restringendo in tal modo notevolmente la densità di packaging complessiva. Questi sistemi di packaging convenzionali basati su un circuito stampato con packaging di chip singoli sono inappropriati per contenere un numero elevato di chip all’interno di un volume e con un peso compatibile con le richieste di applicazioni circuitali avanzate. Al fine di risolvere questi problemi, in questo documento si suggerisce di creare un insieme tridimensionale di circuiti integrati, in cui si prevede un substrato flessibile ripiegato a cui sono collegati i vari chip. Secondo la soluzione proposta, il collegamento funzionale elettrico e meccanico dei chip ad uno o ad entrambi i lati dei substrati flessibili viene realizzato usando una tecnica flip chip.
Perciò, in questo approccio si usa un circuito stampato flessibile per collegare i vari IC in una configurazione impilata verticalmente. Inoltre, in questo approccio, tutte le interconnessioni infine afferiscono alla superficie inferiore del package per essere collegate ad un PCB.
Nella patent application US 2010/0187676 il problema della ridotta connessione nei package di semiconduttore viene affrontato fornendo un package di semiconduttore cubico. Il package comprende un modulo chip di semiconduttore includente un chip di semiconduttore avente una prima superficie, una seconda superficie opposta alla prima superficie e superfici laterali, in cui aree terminali di connessione sono poste sulla prima superficie, e si prevedono elettrodi passanti, che passano attraverso la prima e la seconda superficie. Inoltre, linee di ridistribuzione sono poste almeno sulla prima e/o seconda superficie e sono collegate elettricamente agli elettrodi passanti e alle aree terminali di connessione. Porzioni terminali delle linee di ridistribuzione sono a filo con le superfici laterali. Inoltre, elementi di collegamento, quali protuberanze di saldatura, o posti sulle superfici laterali, sono collegati elettricamente con le estremità delle linee di ridistribuzione. In questo documento sono descritti, in riferimento alle figure da 1 a 4, vari esempi di un package di semiconduttore a cubo, in cui una superficie laterale del chip di semiconduttore à ̈ usata come un’area di contatto collegata agli elementi circuitali interni di chip tramite le linee di ridistribuzione, che a loro volta sono formate su uno strato isolante che à ̈ previsto su una superficie superiore di chip di semiconduttore.
In alcuni esempi, come descritto in riferimento alle figure 1 e 2, le protuberanze di saldatura in corrispondenza della superficie laterale si rivelano essere molto piccole per via dello spessore del metallo delle linee di ridistribuzione. In aggiunta, il chip di semiconduttore deve essere separato dal substrato di semiconduttore, come discusso sopra anche in questo caso, cosicché durante il taglio del substrato di semiconduttore vengono generate tipicamente superfici laterali imperfette, limitando in tal modo anche il grado di allineamento della protuberanza di saldatura formata sulla superficie laterale. Ossia, le protuberanze di saldatura formate sulla superficie laterale possono non essere allineate opportunamente tra loro. Pertanto à ̈ molto difficile assemblare e collegare lateralmente due IC che giacciono sullo stesso piano e tale collegamento si rivela poco affidabile e può trasportare basse correnti .
Inoltre, gli elettrodi passanti sono costituiti da un materiale conduttivo e si estendono attraverso il chip di semiconduttore, senza risolvere il problema di un isolamento tra gli elettrodi passanti e il substrato del chip di semiconduttore, che à ̈ generalmente conduttivo con una resistività di frazioni di ohm*cm o più. Pertanto, gli elettrodi passanti possono formare corto-circuiti o percorsi di fuga con il substrato del chip di semiconduttore.
In altre forme di realizzazione descritte in questo documento in riferimento alle figure 3 e 4 l’area di contatto tra le protuberanze di saldatura e le linee di ridistribuzione in corrispondenza della superficie laterale può essere potenziata fornendo prolungamenti delle linee di ridistribuzione. Ossia, i prolungamenti sono forniti sulla superficie laterale del chip di semiconduttore al fine di aumentare le dimensioni dell’area di contatto tra la protuberanza di saldatura e il metallo dello strato di ridistribuzione. Tuttavia, non viene fornito alcun isolamento elettrico tra il prolungamento e la superficie laterale del chip di semiconduttore. Infatti si ha che lo strato isolante à ̈ presente solo sopra la superficie del chip di semiconduttore.
Come noto, il chip di semiconduttore può avere strutture di test (TEG) nelle linee di tracciatura, come discusso sopra in riferimento alla figura la. A tal fine, alcune regioni metalliche possono essere esposte lateralmente in corrispondenza del chip di semiconduttore dopo il taglio del wafer. Di conseguenza, tali regioni metalliche esposte lateralmente possono entrare in contatto con i prolungamenti, formando in tal modo anche in questo caso cortocircuiti e/o percorsi di fuga.
Inoltre, tali strutture di test (TEG) sono formate tipicamente sul substrato del chip di semiconduttore, che, come detto prima, à ̈ solitamente conduttivo ed à ̈ solitamente collegato a massa.
Di conseguenza, poiché manca un isolamento laterale appropriato tra i prolungamenti e la superficie laterale del chip di semiconduttore, il sistema à ̈ inaffidabile e si possono verificare dei cortocircuiti con il substrato o si possono formare percorsi di fuga con il substrato o altri circuiti (porzioni di circuiti TEG) o tra diversi prolungamenti. Pertanto, il sistema può non funzionare correttamente o può presentare ridotta affidabilità. Inoltre, in questo documento non si forniscono eventuali consigli tecnici su come i prolungamenti potrebbero essere formati sulla superficie laterale. Quindi, anche in termini di connessione tra un chip di semiconduttore e un package che si estende alla superficie laterale del chip di semiconduttore, la soluzione proposta in questo documento può dare come risultato una ridotta affidabilità.
Inoltre, in sistemi elettronici molto complessi comprendenti una pluralità di package, ciascuno dei quali può comprendere uno o più chip di semiconduttore, le connessioni dei vari package sono distribuite nella direzione orizzontale per via del layout di routing richiesto per i vari componenti su un PCB. I vari PCB sono poi collegati tra loro.
La figura lb illustra schematicamente una vista in sezione trasversale di un sistema elettronico 100, in cui chip di semiconduttore 102a, 102b e 102c nei corrispondenti package 110a, 110b, 110c, in cui il collegamento dei chip di semiconduttore con i package corrispondenti viene stabilito per mezzo di corrispondenti strutture di contatto 106a, 106b, 106c, che sono mostrate sotto forma di un collegamento diretto, mentre in altri casi, in alternativa o in aggiunta può essere fornita una struttura di contatto saldata a filo. D’altro canto, i vari package sono collegati con un rispettivo PCB, quali PCB 130a, 130b per mezzo dei corrispondenti substrati di package 11 la, 1 1 1 b , 11 le in combinazione con una struttura di contatto corrispondente 112a, 112b, 112c. Come discusso sopra, nei PCB corrispondenti, si prevedono reti di cablaggio orizzontali appropriate, generalmente indicate come 131a, 1 3 1 b , in modo da connettere i vari componenti del sistema elettronico 100. Nell’esempio mostrato, il PCB 130b deve fornire la rete di cablaggio 13 1 b in modo da collegarsi opportunamente ai package 110b, 110c. D’ altro canto, il PCB 130a deve fornire il routing laterale in modo da collegarsi al package 110a. Inoltre, entrambi i PCB 130a, 130b richiedono inoltre risorse di routing orizzontali in modo da collegarsi a un collegamento verticale 132, che à ̈ configurato per permettere il collegamento dei singoli PCB 130a, 130b.
Aumentare il numero di chip di semiconduttore nel package aiuta a ridurre la dimensione del sistema nel suo complesso. Tuttavia, il substrato del package deve collegare i vari chip nel package agli altri componenti di sistema esterni al package. Questo rende il routing estremamente complicato, il che spesso richiede di aumentare il numero di strati del PCB e del substrato di package oltre che richiedere un aumento dell’area occupata dal substrato di package.
La figura le illustra schematicamente una vista in sezione trasversale del sistema elettronico, in cui il package 110a comprende due chips di circuito integrato, richiedendo in tal modo una struttura di contatto 106a più complessa così da collegarsi al substrato di package. Inoltre, anche la complessità della struttura di contatto 1 12a aumenta, richiedendo in tal modo anche una rete di cablaggio orizzontale più complessa 131a nel PCB 130a. Sebbene le dimensioni complessive del sistema elettronico 100 in figura le possano essere ridotte in confronto a quelle del sistema 100 di figura lb, l’aumentata complessità del PCB 130a può rendere questa soluzione meno attraente.
Le attuali architetture di packaging sono limitate per il fatto che la connessione degli IC e del package si sviluppa nella direzione verticale e questo richiede che il routing tra i vari package aumenti in una direzione sostanzialmente orizzontale. Infatti, tutte le interconnessioni sono portate alla superficie inferiore del package per essere connesse a un PCB e, quando necessario, una parte delle interconnessioni viene collegata anche alla superficie superiore per collegarsi ad un package superiore (PoP).
Inoltre, per collegare i vari PCB, si utilizzano connettori e cavi che aumentano il volume del sistema complessivo. Quindi, con la crescente complessità del sistema elettronico, il volume del sistema può aumentare anche in modo sproporzionato.
Anche nel caso dell’integrazione 3D nei chip di semiconduttore per mezzo di TSV, la connessione dei vari IC si estende in direzione verticale.
La figura ld illustra schematicamente una vista in sezione trasversale di un sistema elettronico 100, in cui una pluralità di piastrine di semiconduttore 102a, 102b, 102c sono collegate direttamente formando una pila di chip di semiconduttore disposti verticalmente, che possono essere uniti tra loro faccia-faccia o faccia-retro o retro-retro, e simili. Nell’esempio mostrato, il chip di semiconduttore 102a comprende un substrato 108a, sopra cui à ̈ fornito un sistema di metallizzazione multilivello appropriato che à ̈ unito al chip di semiconduttore 102b, ovvero al sistema di metallizzazione del chip di semiconduttore, stabilendo in tal modo un collegamento faccia-faccia. D’altro canto, il substrato 108b del chip di semiconduttore 102b comprende una appropriate struttura di contatto che si collega al sistema di metallizzazione e anche al fondo del substrato assottigliato 108b in modo da collegarsi al sistema di metallizzazione del chip di semiconduttore 102c, implementando in tal modo un collegamento faccia-retro. D’altro canto, una struttura di contatto appropriata sulla base di fori passanti 106v può anche essere presente in corrispondenza del lato posteriore del substrato assottigliato 108c del chip di semiconduttore 102c, permettendo in tal modo il collegamento ad un substrato di package corrispondente.
Riassumendo gli approcci descritti sopra che si possono incontrare nei sistemi elettronici convenzionali, si può rilevare che generalmente la connettività del packaging si sviluppa in direzione verticale, mentre nei PCB la connettività aumenta di complessità in direzione orizzontale, mentre in alcuni casi la connettività fornita sulla base di una superficie laterale di un IC può risentire di una resa di produzione e affidabilità ridotte.
Pertanto uno scopo della presente invenzione à ̈ quello di ridurre ulteriormente le dimensioni di un sistema elettronico generico, in particolare complesso, aumentando la connettività dell’IC e/o dei package.
Sommario dell’invenzione
In generale, la presente invenzione fornisce sistemi elettronici e tecniche di fabbricazione corrispondenti, in cui la connettività dei circuiti integrati (IC) e/o package usati per ospitare i circuiti integrati viene aumentata progettando i componenti in modo tale che la connettività sia conferita sia in direzione verticale sia in direzione orizzontale, realizzando in tal modo la comunicazione tra i chip di circuito integrato, tra i chip di circuito integrato e un package e tra una pluralità di package in una configurazione tridimensionale.
Attualmente, la connessione di IC e package si sviluppa sulle superfici principali, alcuni approcci meno affidabili usando una superficie laterale di un chip di semiconduttore, come discusso sopra, mentre la presente invenzione si riferisce a sistemi e tecniche, in cui sono coinvolte le altre superfici deH’IC e del package.
Perciò, vengono forniti IC e package che sono in grado di comunicare tra loro per mezzo di linee cablate e/o onde elettromagnetiche, ovvero, collegamenti wireless, e tali IC e il package saranno disposti sopra, sotto e lateralmente vicini tra loro. In questo modo, il sistema elettronico nel suo complesso à ̈ da immaginare in tre dimensioni. Pertanto, la connessione di IC e package evolverà da bidimensionale a tridimensionale, ovvero, da una configurazione fondamentalmente piana ad una configurazione volumetrica. Di conseguenza, gli IC e i package potranno collegarsi ad altri IC e package sfruttando al tempo stesso, oltre alla superficie inferiore e alla superficie superiore usate convenzionalmente, la loro intera superficie laterale o, almeno, parte di essa.
In particolare, lo scopo sopra identificato viene ottenuto tramite un sistema elettronico. Il sistema elettronico comprende un chip di circuito integrato comprendente un substrato ed avente una superficie superiore di chip, una superficie inferiore di chip disposta in modo opposto ed una superficie laterale di chip. Inoltre, il sistema elettronico comprende un package che ospita il chip di circuito integrato e comprendente una superficie superiore di package, una superficie inferiore di package ed una superficie laterale di package. Inoltre, il sistema elettronico comprende un meccanismo di comunicazione comprendente un’area terminale di comunicazione formata in un materiale isolante sopra la superficie laterale di chip e/o la superficie laterale di package, in cui l’area terminale di comunicazione à ̈ isolata elettricamente almeno dal substrato tramite il materiale isolante. Il meccanismo di comunicazione comprende inoltre una struttura di comunicazione in modo da collegarsi e comunicare con l’area terminale di comunicazione.
Secondo il concetto dell’invenzione la superficie laterale di un chip di circuito integrato e/o di un package che ospita uno o più chip di circuito integrato viene usata come interfaccia di comunicazione in un meccanismo di comunicazione interno di sistema per comunicare con altri chip di semiconduttore e/o package. Contrariamente agli approcci convenzionali discussi sopra, l’area terminale di comunicazione e l’associata struttura di comunicazione sono formate opportunamente nel materiale isolante al fine di garantire un isolamento affidabile dell’area terminale di comunicazione e della struttura di comunicazione almeno dal substrato del chip di circuito integrato. In questo modo lo scambio di segnale e/o lo scambio di potenza con un sistema di metallizzazione dell’IC può essere stabilito sulla base della struttura di comunicazione cosicché l’area terminale di comunicazione formata sopra la superficie laterale del chip di semiconduttore e/o del package possa essere usata come terminale di un percorso di segnale o di una linea di alimentazione, che à ̈ in grado di fornire un collegamento con un altro IC e/o ad un altro package.
In una forma di realizzazione illustrativa il materiale isolante à ̈ formato sulla superficie superiore di chip e/o sulla superficie inferiore di chip e si estende sopra almeno una porzione della superficie laterale di chip. In questa configurazione il materiale isolante à ̈, ad esempio, in contatto diretto con un sistema di metallizzazione dell’IC, ad esempio previsto sul lato anteriore o sul lato posteriore dell’IC, assicurando in tal modo un contatto affidabile con almeno una parte della circuiteria prevista nell’IC. La struttura di comunicazione prevista nel materiale isolante può perciò comunicare con qualsiasi circuiteria interna di chip per mezzo del contatto diretto, usando qualsiasi struttura di contatto appropriata nel sistema di metallizzazione insieme ad aree terminali di contatto opportunamente dimensionate e posizionate nel materiale isolante, o per mezzo di canali di comunicazione wireless, quale accoppiamento capacitivo o induttivo, per mezzo di segnali a radiofrequenza (RF) o per mezzo di segnali ottici.
In alcune forme di realizzazione illustrative, il materiale isolante può essere fornito sotto forma di un materiale flessibile, ad esempio materiali polimerici appropriati, in cui possono essere incorporate regioni conduttive in modo da definire conduttori ed aree terminali di contatto o comunicazione appropriate al fine di collegarsi al sistema di metallizzazione dell’IC, da una parte, e di collegarsi almeno all’area terminale di comunicazione prevista sopra la superficie laterale dell’IC, dall’altra. Ad esempio, il materiale isolante può essere formato come una pila di strati appropriata includente regioni conduttive al fine di fornire la struttura di comunicazione e l’area terminale di comunicazione, consentendo in tal modo l’applicazione di tecniche di fabbricazione di semiconduttori ben consolidate. La configurazione geometrica finale può poi essere stabilita dopo aver separato il substrato di semiconduttore in singoli chip di semiconduttore, preservando al tempo stesso rintegrità elettrica e meccanica dell’area terminale di comunicazione e della struttura di comunicazione. In altri casi si può usare qualsiasi altro materiale isolante appropriato, che può essere portato in una configurazione geometrica desiderata dopo aver fornito i singoli chip di semiconduttore, ad esempio applicando tecniche di formazione a caldo, e simili, garantendo in tal modo anche rintegrità del chip di semiconduttore di base permettendo al tempo stesso un posizionamento affidabile ed esatto dell’area terminale di comunicazione sulla superficie laterale dell’IC. In ancora altre forme di realizzazione illustrative, il materiale isolante può comprendere canali otticamente attivi, quali guide d’onda e componenti ottici associati al fine di guidare segnali ottici da posizioni dedicate all’interno dell’IC all’area terminale di comunicazione per mezzo della struttura di comunicazione. In questo caso il materiale isolante può preservare l’integrità meccanica dell’IC e può anche garantire le caratteristiche ottiche e meccaniche per scambiare in modo affidabile segnali ottici tra l’area terminale di comunicazione e l’IC.
In una forma di realizzazione illustrativa, la struttura di comunicazione nel materiale isolante comprende una linea conduttiva che si estende da un’area terminale di contatto formata sulla superficie inferiore di chip o dalla superficie superiore di chip all’area terminale di comunicazione. Quindi, nella struttura di comunicazione viene stabilito un collegamento elettrico affidabile tra un’area terminale di contatto, che può perciò consentire un contatto elettrico efficiente all’IC, ad esempio ad una metallizzazione di lato frontale o ad una metallizzazione di lato posteriore, e l’area terminale di comunicazione.
In una forma di realizzazione illustrativa, l’area terminale di comunicazione à ̈ formata da un materiale di contatto conduttivo configurato per permettere il contatto elettrico e meccanico diretto con il package. In questa forma di realizzazione, il materiale di contatto conduttivo può essere fornito sotto forma di un materiale di saldatura di conformazione sferica, un adesivo conduttivo, e simili, realizzando in tal modo un contatto meccanico ed elettrico diretto con il package. In altri casi, à ̈ fornita qualsiasi altra configurazione appropriata del materiale conduttivo, ad esempio sotto forma di una protuberanza o colonnina o filo in modo da stabilire un contatto elettrico tramite saldatura, e simili.
In una forma di realizzazione vantaggiosa, il sistema elettronico comprende inoltre un secondo chip di circuito integrato comprendente una seconda area terminale di comunicazione formata sopra una superficie laterale di chip del secondo chip di circuito integrato, in cui il chip di circuito integrato e il secondo chip di circuito integrato sono disposti per comunicare tra loro. Il concetto vantaggioso di fornire una comunicazione affidabile per mezzo dell’area terminale di comunicazione formata sulla superficie laterale può perciò essere usato vantaggiosamente in sistemi elettronici più complessi, riducendo in tal modo il volume complessivo del sistema elettronico senza compromettere la comunicazione inter-chip e/o la comunicazione chip-package, riducendo al tempo stesso anche la complessità del routing di PCB, che possono collegarsi a uno o più package del sistema elettronico.
In una forma di realizzazione illustrativa, il substrato del chip di circuito integrato à ̈ unito ad un substrato del secondo chip di circuito integrato in modo da stabilire la comunicazione. In questo caso, la comunicazione chip-to-chip à ̈ stabilita sulla base di qualsiasi struttura di contatto appropriata prevista sul rispettivo lato posteriore dei chip di circuito integrato, ad esempio usando sistemi di metallizzazione di lato posteriore appropriati in combinazione con TSV, mentre le aree terminali di comunicazione previste sulle superfici laterali sono disponibili per la comunicazione chip-to-chip con altri IC o sono disponibili per la comunicazione chip-package.
In un’ulteriore forma di realizzazione illustrativa, il chip di circuito integrato à ̈ posizionato sopra il secondo chip di circuito integrato in modo da stabilire la comunicazione attraverso un substrato del chip di circuito integrato e un’area terminale di comunicazione orizzontale formata su una superficie superiore di chip del secondo chip di circuito integrato.
In generale, il concetto di fornire il materiale isolante avente incorporata al suo interno la struttura di comunicazione e almeno un’area terminale di comunicazione posizionata sulla superficie laterale del chip di circuito integrato offre un alto grado di libertà nella combinazione di due o più chip di circuito integrato all’interno di un singolo package, consentendo nondimeno una connettività superiore tra i singoli chip di semiconduttore e tra i chip di semiconduttore ed il package. Nelle forme di realizzazione descritte sopra à ̈ ricavata una configurazione fondamentalmente impilata, in cui la comunicazione chip-to-chip si realizza attraverso le aree superficiali principali dei chip, fornendo comunque al tempo stesso una connessione migliorata sulla base dell’area terminale di comunicazione posizionata sopra almeno una superficie laterale del chip di circuito integrato.
In un’ulteriore forma di realizzazione illustrativa, il chip di circuito integrato e il secondo chip di circuito integrato sono disposti lateralmente affiancati e il materiale isolante à ̈ formato sopra il chip di circuito integrato ed il secondo chip di circuito integrato in modo da stabilire la comunicazione. In questo caso, il materiale isolante può essere fornito in comune per il chip di circuito integrato e il secondo chip cosicché la struttura di comunicazione prevista nel materiale isolante possa collegarsi opportunamente a rispettivi sistemi di metallizzazione di entrambi i chip di circuito integrato, mentre almeno alcune delle superfici laterali del chip di circuito integrato e del secondo chip sono ancora disponibili per posizionare una o più aree terminali di comunicazione al fine di aumentare la connessione rispetto ad altri chip di circuito integrato e/o rispetto al package.
In un’ulteriore forma di realizzazione illustrativa, il chip di circuito integrato e il secondo chip di circuito integrato sono disposti lateralmente affiancati, in cui la seconda area terminale di comunicazione del secondo chip di circuito integrato à ̈ ricavata in un secondo materiale isolante e la comunicazione viene stabilita attraverso l’area terminale di comunicazione e la seconda area terminale di comunicazione. Ossia, entrambi i chip di circuito integrato, disposti in una configurazione lateralmente adiacente, possono essere dotati singolarmente di un materiale isolante con ricavata al suo interno una struttura di comunicazione e una o più aree terminali di comunicazione previste su superfici laterali dei chip di circuito integrato, in cui almeno un’area terminale di comunicazione di ogni chip à ̈ usata per la comunicazione chip-to-chip. In questo modo, i corrispondenti materiali isolanti e le rispettive strutture di comunicazione incorporate al loro interno, così come le aree terminali di comunicazione, possono essere formati sulla base di criteri di progettazione che sono selezionati specificamente per quanto riguarda ogni singolo chip di circuito integrato, fornendo in tal modo una flessibilità superiore nell’organizzazione del processo di fabbricazione. Ad esempio, come già discusso sopra, il materiale isolante includente la struttura di comunicazione e l’area terminale di comunicazione può essere formato su wafer, fornendo in tal modo un flusso di fabbricazione complessivo molto efficiente. In altri casi, il materiale isolante può essere fornito per una pluralità di singoli chip di circuito dello stesso tipo dopo che i chip di circuito sono stati separati, garantendo in tal modo anche in questo caso un flusso di fabbricazione molto efficiente, poiché il layout della struttura di comunicazione e delle aree terminali di comunicazione deve essere adattato solo a un tipo specifico di chip di circuito integrato.
Va apprezzato il fatto che concetti generalmente diversi possono essere applicati al sistema elettronico per quanto riguarda fornire il materiale isolante avente incorporate al suo interno la struttura di comunicazione e l’area terminale di comunicazione appropriate. Ad esempio, due o più chip di circuito integrato possono essere posizionati lateralmente vicini tra loro, in cui la comunicazione chip-to-chip può essere stabilita sulla base di un materiale isolante fornito in comune e della struttura di comunicazione corrispondente formata al suo interno, che può perciò collegarsi opportunamente ai rispettivi sistemi di metallizzazione forniti nei singoli chip di circuito integrato. In altri casi, uno o più dei chip di semiconduttore posizionati lateralmente adiacenti possono essere dotati di singoli meccanismi di comunicazione, in cui la comunicazione chip-to-chip viene stabilita dalle rispettive aree terminali di comunicazione previste sulle rispettive superfici laterali dell’uno o più chip di semiconduttore. Inoltre, in aggiunta si può fornire una configurazione impilata, in cui uno o più chip di circuito integrato posizionati lateralmente adiacenti si possono prevedere per ciascun "livello" della configurazione impilata, in cui la comunicazione verticale, così come la comunicazione laterale, possono essere stabilite per mezzo dei rispettivi meccanismi di comunicazione inclusi i materiali isolanti e le strutture di comunicazione incorporate al loro interno. In ancora altre forme di realizzazione illustrative, due o più livelli nella configurazione impilata possono, almeno parzialmente, comunicare sulla base di un collegamento chip-to-chip diretto, ad esempio unendo chip impilati in particolare faccia-faccia o retro-retro o facciaretro, a seconda della configurazione complessiva del sistema elettronico nel suo complesso.
Va apprezzato il fatto che qualsiasi differenza di altezza o spessore dei singoli chip di circuito integrato può essere adattata prontamente regolando lo spessore del materiale isolante per i singoli chip di circuito. Una differenza nella dimensione laterale dei singoli chip di circuito integrato può essere presa in considerazione prevedendo un qualsiasi materiale di riempimento appropriato direttamente tra chip di circuito integrato posizionati lateralmente se, ad esempio, deve essere fornito un materiale isolante comune includente la struttura di comunicazione e l’area terminale di comunicazione. In aggiunta o in alternativa, il materiale di riempimento può anche essere previsto in corrispondenza delle superfici laterali di uno o più chip di circuito integrato prima di formare effettivamente il materiale isolante sulla superficie superiore o superficie inferiore e le superfici laterali dei chip di circuito integrato.
In un’ulteriore forma di realizzazione illustrativa, il sistema elettronico comprende inoltre almeno un’area terminale di comunicazione ulteriore ricavata nel materiale isolante, in cui almeno una tra l’area terminale di comunicazione e l’ almeno un’area terminale di comunicazione ulteriore à ̈ configurata per lo scambio di segnale wireless. In questa modalità di comunicazione, i requisiti per quanto riguarda stabilire una comunicazione tra singoli chip e/o package di circuito possono essere ridotti, poiché almeno per alcune delle aree terminali di comunicazione non à ̈ necessario un contatto diretto tra entità diverse nel sistema elettronico. Ad esempio, se la seconda area terminale di comunicazione à ̈ prevista su una superficie principale del chip di circuito integrato, la comunicazione verticale può essere stabilita sulla base di un canale di comunicazione wireless. Inoltre, la comunicazione orizzontale può essere stabilita sulla base di un canale wireless, se l’area terminale di comunicazione prevista sulla superficie laterale à ̈ anch’essa opportunamente configurata per la comunicazione wireless.
In una forma di realizzazione illustrativa, almeno una tra l’area terminale di comunicazione e l’almeno un’ulteriore area terminale di comunicazione à ̈ configurata per lo scambio di segnali di tipo capacitivo o induttivo. In questo modo si possono applicare tecnologie di comunicazione ben consolidate, in cui la configurazione della rispettiva area terminale à ̈ adattata opportunamente per promuovere il rispettivo meccanismo di scambio di segnale. Ad esempio, per un accoppiamento capacitivo, l’area terminale di comunicazione e una sua controparte corrispondente possono avere una conducibilità appropriata e possono essere dotate di una dimensione laterale ben definita e di una distanza che consente un accoppiamento capacitivo efficiente ed affidabile dei segnali. Se necessario, à ̈ possibile prevedere un materiale dielettrico appropriato in un interspazio corrispondente tra un’area terminale di comunicazione capacitiva e la sua controparte. Similmente, per Γ accoppiamento induttivo, l’area terminale di comunicazione può comprendere un materiale magnetico appropriato in modo da creare o migliorare le caratteristiche di un canale di comunicazione induttivo.
In un’ulteriore forma di realizzazione illustrativa, almeno una tra l’area terminale di comunicazione e l’almeno un’ulteriore area terminale di comunicazione à ̈ configurata per lo scambio di segnali ottici. In questo caso, l’area terminale di comunicazione rappresenta un’area otticamente attiva per trasmettere e/o ricevere segnali ottici, in cui almeno una parte della struttura di comunicazione fornita all’interno del materiale isolante à ̈ configurata opportunamente, ad esempio sotto forma di una guida d’onda, al fine di trasferire il segnale ottico a qualsiasi dispositivo optoelettronico nel chip di circuito integrato, in modo da elaborare ulteriormente qualsiasi segnale ottico ricevuto e convertire i segnali elettronici in segnali ottici per la comunicazione con il canale di comunicazione ottico.
In una forma di realizzazione preferita, il sistema elettronico comprende inoltre una porzione di circuito configurabile collegata al meccanismo di comunicazione includente l’area terminale di comunicazione e la struttura di comunicazione e configurata per permettere la modifica della struttura di comunicazione. Ossia, la porzione di circuito configurabile, che può perciò rappresentare una porzione di circuito programmabile, permette un alto grado di flessibilità nell’adattare opportunamente la configurazione della struttura di comunicazione per quanto riguarda le esigenze di comunicazione richieste alT' interno del sistema elettronico o almeno una sua parte. In alcune forme di realizzazione illustrative, la porzione di circuito configurabile può essere configurata per permettere l’attivazione e la disattivazione di certi percorsi di comunicazione alT' interno della struttura di comunicazione, in modo da ri-configurare i canali di comunicazione alTinterno di un singolo chip di circuito integrato e/o tra singoli chip di circuito e/o tra chip di circuito e package del sistema elettronico. In altri casi, la struttura di comunicazione può includere un certo grado di ridondanza per quanto riguarda i canali di comunicazione, in cui la porzione di circuito configurabile può poi riselezionare un canale di comunicazione ridondante rilevando un errore in uno o più dei percorsi di comunicazione precedentemente utilizzati. Le porzioni di circuito programmabili possono includere qualsiasi circuiteria appropriata, quali circuiteria digitale, circuiteria analogica, circuiteria RF, dispositivi optoelettronici, e simili, come necessario per consentire una riconfigurazione programmabile della struttura di comunicazione.
In alcune forme di realizzazione illustrative, la porzione di circuito configurabile à ̈ configurata per permettere la modifica della comunicazione tra il chip di circuito integrato e il secondo chip di circuito integrato. In questo caso, come discusso sopra, si può ottenere una flessibilità superiore rispetto alla comunicazione chip-to-chip.
In ulteriori forme di realizzazione illustrative, l’area terminale di comunicazione à ̈ formata in una superficie laterale di package in modo da permettere la comunicazione cablata e/o wireless con un secondo package. Come già discusso sopra, in questo caso si possono ottenere flessibilità e prestazioni superiori della comunicazione package-package utilizzando in modo efficiente una o più delle aree superficiali dei package come un percorso di comunicazione. In questo modo, anche in sistemi elettronici molto complessi comprendenti una pluralità di package à ̈ possibile stabilire una comunicazione tridimensionale all’interno del sistema elettronico sulla base delle aree terminali di comunicazione previste in corrispondenza delle superfici laterali dei package.
In una forma di realizzazione illustrativa, l’area terminale di comunicazione à ̈ collegata al chip di circuito integrato tramite una struttura con filo di collegamento (wire bond). In questo modo, si possono applicare tecniche di contatto ben consolidate al fine di stabilire una comunicazione affidabile tra il chip di circuito e il package. Ossia, à ̈ possibile stabilire un contatto diretto tra il chip di circuito integrato e la superficie laterale di un package sulla base di un collegamento cablato, fornendo in tal modo un isolamento superiore tra il chip di circuito integrato e il package, mentre le aree terminali di comunicazione previste nella superficie laterale del package sono isolate tra loro sulla base del materiale dielettrico o isolante del package. Va apprezzato, tuttavia, il fatto che il chip di circuito integrato può comprendere meccanismi di contatto aggiuntivi, quali protuberanze di saldatura, colonnine di metallo, e simili, in modo da stabilire un contatto meccanico ed elettrico diretto con altri chip di circuito integrato e/o con altre aree del package, ad esempio con la superficie inferiore e la superficie superiore del package, così come à ̈ ben noto dai concetti di package tradizionali.
In una forma di realizzazione preferita, il package comprende un substrato flessibile includente la struttura di comunicazione. In questo caso, il substrato flessibile fornisce un alto grado di flessibilità nella fabbricazione del package e nel mettere in contatto il package con il chip di circuito integrato. Ad esempio, il substrato flessibile può comprendere una struttura di contatto appropriata in modo da collegarsi direttamente alla superficie superiore e/o superficie inferiore di chip di circuito integrato, mentre la struttura di comunicazione incorporata nel substrato flessibile può poi fornire l’infrastruttura richiesta in modo da collegarsi all’area terminale di comunicazione formata nel substrato flessibile e posizionata su una superficie laterale del chip di circuito integrato.
Anche in questo caso, il substrato flessibile e la struttura di comunicazione incorporata al suo interno possono essere configurati in modo da permettere la comunicazione wireless e/o cablata tra i vari package da implementare nel sistema elettronico. Ad esempio, l’area terminale di comunicazione può consentire comunicazione RF, accoppiamento capacitivo, accoppiamento induttivo, accoppiamento ottico, e simili a seconda dei regimi di comunicazione complessivi del sistema elettronico.
In un’ulteriore forma di realizzazione preferita, il sistema elettronico comprende inoltre il meccanismo di comunicazione avente una prima parte formata nel package ed una seconda parte che estendentesi all’esterno del package e collegata alla prima parte, in cui la seconda parte comprende almeno un’area terminale di comunicazione. Il meccanismo di comunicazione à ̈ perciò configurato opportunamente in modo da comunicare con i componenti all’interno del package e per permettere la comunicazione tra i diversi package del sistema elettronico. Il meccanismo di comunicazione può essere previsto sotto forma di un substrato, ad esempio costituito da un materiale deformabile al calore, un materiale flessibile, e simili, che può essere previsto all’interno del package con una struttura di contatto appropriata in modo da collegarsi a qualsiasi componente all’interno del package, e che si estende all’esterno del package in modo da essere posizionato sopra almeno una porzione di una superficie laterale del package. Anche in questo caso si può ottenere una connettività superiore tra package e package usando in modo efficiente l’area terminale di comunicazione ricavata nella porzione esterna del meccanismo di comunicazione per stabilire una comunicazione "orizzontale" all’interno del sistema elettronico. Va apprezzato il fatto che qualsiasi dei meccanismi sopra identificati per stabilire una comunicazione può anche essere applicato, in aggiunta o alternativa a qualsiasi di questi meccanismi forniti in chip di circuiti integrati e package, al meccanismo di comunicazione avente prime e seconde porzioni. Ossia, l’area terminale di comunicazione in combinazione con la struttura di comunicazione fornita nella porzione esterna del meccanismo di comunicazione può consentire una comunicazione wireless e/o cablata tra singoli package del sistema elettronico.
In un’ulteriore forma di realizzazione illustrativa, il sistema elettronico comprende inoltre una struttura di comunicazione wireless per scambiare almeno uno tra segnali e potenza tra il chip di circuito integrato e almeno un ulteriore chip di circuito integrato usando una prima struttura di comunicazione wireless, quale una TSV magnetica, formata nel chip di circuito integrato e una seconda struttura di comunicazione wireless, quale una TSV magnetica, formata nell’almeno un ulteriore chip di circuito integrato. In questo modo, la comunicazione inter-chip o il trasferimento di energia inter-chip può essere migliorato, migliorando in tal modo ancora ulteriormente la comunicazione interna del sistema. Ad esempio, fornendo meccanismi di accoppiamento induttivo appropriati all’interno dei singoli chip di circuito integrato e posizionando opportunamente i meccanismi di accoppiamento induttivo, segnali ed in particolare energia possono essere scambiati in modo efficiente, riducendo in tal modo significativamente i requisiti relativi al routing delle linee di alimentazione e simili. In questo modo, si può ottenere un maggior grado di libertà nel selezionare una configurazione appropriata di una pluralità di chip di circuito integrato alTinterno del sistema elettronico, poiché si possono omettere almeno alcuni collegamenti della linea di alimentazione. In combinazione con il grado aggiuntivo di connessione guadagnato per mezzo dell’uso di qualsiasi area superficiale laterale di chip di circuito integrato e/o package, si possono progettare sistemi elettronici estremamente complessi senza aumentare indebitamente la dimensione complessiva, poiché la densità volumetrica di assemblaggio può essere significativamente incrementata in confronto ai sistemi elettronici convenzionali.
In una forma di realizzazione illustrativa, l’area terminale di comunicazione e la struttura di comunicazione sono formate come un materiale continuo. Ossia, il materiale isolante può agire come materiale di supporto per ricevere particelle appropriate, e simili, al fine di regolare le caratteristiche complessive del materiale in modo da permettere la "comunicazione" tra un "terminale" di comunicazione ricavato in un chip di circuito integrato e/o un package ed un ulteriore "terminale" di comunicazione ricavato in un ulteriore chip di circuito integrato o package, ad esempio convogliando nodi di segnale sulla base di accoppiamento induttivo, accoppiamento capacitivo, accoppiamento ottico senza richiedere canali di comunicazione definiti specificamente nel materiale isolante o di supporto opportunamente preparato. Perciò, il materiale di supporto isolante stesso o almeno una sua porzione significativa può agire come struttura di comunicazione, la piazzola di comunicazione può fornire in tal modo capacità di comunicazione attraverso una porzione significativa dell’intera superficie di un componente all’interno del sistema elettronico. Al fine di consentire la comunicazione con componenti diversi nel sistema elettronico, la comunicazione può essere controllata in modo da essere indirizzata singolarmente a diversi sistemi di comunicazione all’interno del sistema elettronico, sebbene il canale di comunicazione possa collegarsi simultaneamente ad una pluralità di sistemi di comunicazione. Un meccanismo di indirizzamento appropriato può essere implementato prontamente sulla base di tecniche ben note.
Breve descrizione dei disegni
La figura la illustra schematicamente una vista dall’alto di un wafer semiconduttore e di chip di circuito integrato o piastrine ricavate su di esso come un array separato da linee di tracciatura, che possono comprendere strutture di test, le figure lb e le illustrano schematicamente viste in sezione trasversale di sistemi elettronici convenzionali includenti una pluralità di chip di circuito integrato assemblati nel package in combinazione con PCB impilati,
la figura ld illustra schematicamente una configurazione tridimensionale, ovvero una configurazione impilata, di una pluralità di chip di circuito integrato ricavati sulla base di fori passanti appropriati,
la figura 2a illustra schematicamente una vista dall’alto di un sistema elettronico comprendente una pluralità di chip di circuito integrato e package corrispondenti, in cui la connessione viene stabilita all’interno del sistema elettronico lungo superfici principali e superfici laterali dei singoli componenti secondo la presente invenzione,
la figura 2b illustra schematicamente il sistema elettronico in una vista in prospettiva, indicando in tal modo più chiaramente la natura tridimensionale della comunicazione all’interno del sistema elettronico complessivo secondo la presente invenzione,
le figure da 3- 1 a 3-4 illustrano schematicamente viste in sezione trasversale di un sistema elettronico, in cui si stabilisce una comunicazione laterale od orizzontale sulla base di un materiale isolante includente una struttura di comunicazione e almeno un’area terminale di comunicazione formata sopra una superficie laterale di un chip di circuito integrato secondo forme di realizzazione illustrative,
le figure da 3-5 a 3-9 illustrano schematicamente viste in sezione trasversale di componenti durante vari stadi produttivi della fabbricazione di un materiale isolante includente una struttura di comunicazione e un’area terminale di comunicazione secondo forme di realizzazione illustrative, le figure 3- 10 illustrano schematicamente una vista dall’alto di un chip di circuito integrato su cui à ̈ presente un materiale isolante comprendente una struttura di comunicazione e aree terminali di comunicazione per la comunicazione per mezzo di una superficie superiore e di superfici laterali secondo forme di realizzazione illustrative,
le figure da 3- 11 a 3- 17 illustrano schematicamente viste in sezione trasversale durante vari stadi nella fabbricazione di un materiale isolante con una struttura di comunicazione e aree terminali di comunicazione secondo ulteriori forme di realizzazione illustrative,
le figure da 3- 18 a 3-21 illustrano schematicamente viste in sezione trasversale di varie configurazioni di un sistema elettronico, in cui una pluralità di chip di circuito integrato sono dotati di capacità di comunicazione laterale od orizzontale sulla base di un materiale isolante includente una struttura di comunicazione e una o più aree terminali di comunicazione,
le figure da 3-22 a 3-23 illustrano schematicamente viste in sezione trasversale di un sistema elettronico, in cui una pluralità di chip di circuito integrato assemblati nel package si collegano a PCB,
le figure da 3-24 a 3-28 illustrano schematicamente viste in sezione trasversale di sistemi elettronici, in cui la comunicazione può essere stabilita, almeno parzialmente, sulla base di canali di comunicazione wireless secondo forme di realizzazione illustrative,
le figure da 3-29 a 3-31 illustrano schematicamente viste dall’alto di chip di circuito integrato comprendenti un circuito configurabile/programmabile al fine di potenziare le capacità di comunicazione complessive all’interno di un sistema elettronico, ad esempio riconfigurando uno o più percorsi di comunicazione,
le figure da 3-32 a 3-33 illustrano schematicamente viste in sezione trasversale di un sistema elettronico, in cui canali di comunicazione wireless sono usati in combinazione con rincorporazione di componenti elettronici "esterni", quali condensatori, induttori, e simili secondo forme di realizzazione illustrative,
le figure da 4a a 4c illustrano schematicamente viste in sezione trasversale di un sistema elettronico, in cui si ottiene una connettività superiore prevedendo una o più aree terminali di comunicazione sulle superfici laterali dei chip di circuito integrato, ad esempio all’interno di una superficie laterale del package secondo forme di realizzazione illustrative,
la figura 4d illustra schematicamente strutture di contatto per collegare orizzontalmente diversi package sulla base di aree terminali di comunicazione o contatti forniti nella superficie laterale di package secondo forme di realizzazione illustrative,
le figure da 4e a 4g illustrano schematicamente viste in sezione trasversale di sistemi elettronici, in cui una o più aree terminali di comunicazione sono ricavate nella superficie laterale del package in modo da fornire capacità di comunicazione wireless secondo forme di realizzazione illustrative,
la figura 5a illustra schematicamente una vista in sezione trasversale di un package di un sistema elettronico comprendente un substrato flessibile includente una struttura di comunicazione e un’area terminale di comunicazione secondo forme di realizzazione illustrative,
le figure 5b e 5c illustrano schematicamente viste dall’ alto di un substrato flessibile secondo forme di realizzazione illustrative,
le figure da 5d a 5f illustrano schematicamente viste in sezione trasversale di sistemi elettronici formati sulla base di un substrato flessibile secondo forme di realizzazione illustrative,
da 6a a 61 illustrano schematicamente viste in sezione trasversale di sistemi elettronici formati sulla base di una porzione di interfaccia fornita all’interno e all’esterno di un package al fine di aumentare la connettività in direzione orizzontale secondo forme di realizzazione illustrative e le figure 7a e 7b illustrano schematicamente viste in sezione trasversale di un sistema elettronico, in cui la struttura di comunicazione e l’area terminale di comunicazione sono fornite sotto forma di un materiale continuo avente caratteristiche appropriate per convogliare segnali.
Descrizione dettagliata
Come discusso sopra, la presente invenzione aumenta la connettività all’interno di un sistema elettronico progettando chip di circuito integrato (IC) e/o package in modo tale che sia stabilita una connettività in direzione sia verticale sia orizzontale.
Va apprezzato il fatto che termini quali "orizzontale", "laterale", "verticale", "lato superiore, inferiore", e simili vanno intesi come termini relativi e non in senso assoluto. Quindi, questi termini vanno intesi in riferimento a qualsiasi sistema di riferimento appropriato, ad esempio il materiale di substrato di un wafer semiconduttore o un singolo chip di semiconduttore può definire un piano "bidimensionale" usato come piano di riferimento, sopra cui possono essere formati elementi di circuito, strutture di metallizzazione, e simili. In questo senso, la superficie risultante dell’IC può essere indicata come una superficie superiore, mentre una superficie disposta in modo opposto del materiale di substrato può essere considerata come un lato posteriore avente una superficie inferiore. Similmente, l’IC può avere superfici laterali, che possono essere ricavate separando la piastrina di semiconduttore formata su un wafer semiconduttore. Considerazioni simili possono essere applicate anche ad un package che può comprendere una superficie superiore e poi una superficie con pattern e corrispondenti superfici laterali che collegano la superficie inferiore alla superficie superiore. Tipicamente, l’area delle superfici superiore e inferiore à ̈ maggiore dell’area di una singola superficie laterale.
Similmente, il termine “sopra, sotto, su†e termini simili possono essere intesi come informazioni di posizione in relazione ad un riferimento, senza indicare una posizione o direzione assoluta. In particolare, un oggetto posizionato “sopra†una superficie specificata va inteso come posizionato con distanza ortogonale rispetto alla superficie specificata. Ad esempio, un’area terminale di comunicazione posizionata “sopra†una superficie laterale ha almeno un punto che definisce una distanza ortogonale minima tra detta superficie laterale e detta area terminale di comunicazione.
La figura 2a illustra schematicamente un sistema elettronico 200, che può essere inteso come qualsiasi sistema elettronico generico appropriato, comprendente una pluralità di IC, indicati generalmente come 202, quali IC 202a, 202b, 202c, 202d, che possono essere opportunamente assemblati nel package. Ad esempio, ciascuno degli IC 202 può essere racchiuso da un package corrispondente, indicato collettivamente come 210, cosicché possano essere forniti package 210a, 210b, 210c, 210d. Va inteso, tuttavia, che un package può comprendere due o più singoli IC, a seconda dei requisiti complessivi per combinare i vari componenti nel sistema elettronico 200. Secondo i principi della presente invenzione, all’interno del sistema 200 viene stabilita la comunicazione “orizzontale†, indicata come H, mentre viene implementata anche una comunicazione "verticale", indicata da V. Perciò, contrariamente agli approcci convenzionali, le superfici laterali di package e IC possono essere vantaggiosamente usate per stabilire la comunicazione orizzontale H, tuttavia, senza introdurre un aumento della perdita di resa ed una riduzione dell’affidabilità. La comunicazione può essere implementata sulla base di collegamenti cablati e/o canali di comunicazione wireless fornendo meccanismi di comunicazione aventi estremità di comunicazione appropriate e rispettive strutture di comunicazione, che collegano opportunamente ogni estremità con un corrispondente canale di comunicazione all’interno di un IC o un package. Nel seguito, estremità corrispondenti possono anche essere indicate come aree terminali di comunicazione aventi qualsiasi dimensione e configurazione laterale appropriata in modo da consentire la comunicazione in direzione orizzontale e/o verticale con altri componenti, quali altri IC, package o PCB .
La figura 2b illustra schematicamente il sistema elettronico 200 in una vista in prospettiva, in cui i percorsi di comunicazione orizzontale e verticale stabiliti tramite meccanismi di comunicazione corrispondenti, indicati da H e V, permettono una configurazione geometrica compatta dei singoli componenti, quali IC 202 e package 210, formando in tal modo sistemi elettronici molto complessi aventi una densità volumetrica di assemblaggio elevata. Come discusso sopra, al fine di permettere in particolare la comunicazione orizzontale H con un meccanismo di comunicazione, à ̈ possibile prevedere almeno un’area terminale di comunicazione (non mostrata) in almeno alcune delle superfici laterali dei componenti 202 o 210, in cui le aree terminali di comunicazione e la struttura di comunicazione associata sono fornite in modo da preservare in modo affidabile l’integrità elettrica e meccanica dei componenti 202 e 210. Ad esempio, le aree terminali di comunicazione in combinazione con la struttura di comunicazione sono fornite in modo tale che non risulti deteriorato un isolamento elettrico affidabile almeno in relazione al substrato dell’IC. Con riferimento alle figure da 3- 1 a 3-33, verranno ora descritte ulteriori forme di realizzazione illustrative, in cui un IC riceve capacità di comunicazione orizzontale sulla base di un meccanismo di comunicazione comprendente un’area terminale di comunicazione e una struttura di comunicazione inclusa in uno strato o sistema di strati di materiale isolante, che può essere applicato all’IC compreso in un wafer o dopo aver separato il singolo IC, in cui la connessione con i componenti interni di IC à ̈ stabilita dalla struttura di comunicazione, che a sua volta si collega ad almeno alcune aree terminali di comunicazione previste all’interno del materiale isolante in modo che queste aree di comunicazione possano infine essere posizionate sopra una o più superfici laterali dell’IC.
La figura 3- 1 illustra una vista in sezione trasversale di una forma di realizzazione, in cui viene considerato un IC 302a di un sistema elettronico 300, che à ̈ in grado di collegarsi ad altri IC e package per mezzo di tutte le sue superfici. Nella forma di realizzazione mostrata, il sistema elettronico 300 può comprendere l’IC 302a in modo da comprendere un substrato 308 che definisce una superficie inferiore B, mentre una superficie superiore T dell’IC 302a può essere definita dal sistema di metallizzazione 302m, che può stabilire i collegamenti elettrici e/o ottici con i componenti (non mostrati) dell’IC 302a formato nel substrato 308 e sopra il substrato 308 in qualsiasi configurazione appropriata. Inoltre, in combinazione con l’IC 302a à ̈ previsto un meccanismo di comunicazione 350, che à ̈ opportunamente adattato ad implementare la comunicazione orizzontale in modo da collegarsi ad altri IC o package (non mostrati) del sistema 300. A tal fine, il meccanismo di comunicazione 350 comprende un materiale dielettrico 354, che include una struttura di comunicazione 351 ed una pluralità di aree terminali di comunicazione 352s, 352t. Di conseguenza, il meccanismo di comunicazione 350 comprende almeno un’area terminale di comunicazione 352s che à ̈ posizionata sopra una superficie laterale S dell’IC 302a.
Nella forma di realizzazione mostrata, l’IC 302a può essere racchiuso a sandwich tra due substrati, uno dei quali à ̈ un substrato inferiore o substrato di fondo 3 11 b e l’altro à ̈ un substrato superiore o substrato di sommità 3 l lt. Il substrato 3 l lt e 3 1 1 b può rappresentare parti di un package 310 del sistema 300. Perciò, una comunicazione verticale nel sistema 300 basato dell’IC 302a può essere stabilita dal meccanismo di comunicazione 350, ovvero le aree terminali di comunicazione 3 52t e la struttura di comunicazione 351 , che possono collegarsi in modo appropriato a qualsiasi area di contatto del sistema di metallizzazione 302m, ad esempio fornite sotto forma di aree terminali di contatto 302p. Inoltre, la comunicazione verticale dall’IC 302a al substrato di fondo 3 1 1 b può essere stabilita da una struttura di contatto appropriata, ad esempio fornita sotto forma TSV 306v isolate dal substrato 308. Inoltre, la comunicazione verticale può essere convogliata da una struttura di contatto 312b prevista in corrispondenza del substrato di fondo 3 11 b e da una struttura di contatto 3 12t prevista sul substrato di sommità 31 lt. D’altro canto, la comunicazione orizzontale, ad esempio come descritto generalmente in riferimento alle figure 2a e 2b, può essere stabilita tramite il meccanismo 350 sulla base della struttura di contatto 351 che collega una o più delle aree terminali di comunicazione 352s con componenti interni di dispositivo dell’IC 302a tramite le aree terminali 302p e il sistema di metallizzazione 302m. Quindi, nella forma di realizzazione mostrata, il collegamento con altri IC e package viene realizzato per mezzo di protuberanze 353s formate sulle piazzole di comunicazione 352s e tramite rispettive protuberanze formate nelle strutture di contatto 312p, 312t. A questo proposito, le protuberanze dovrebbero essere considerate elementi di contatto sporgenti formati da qualsiasi materiale appropriato, quali materiali molto conduttivi in combinazione con il materiale di saldatura, e simili.
In particolare, sopra le superfici laterali S sono presenti interconnessioni che sono disposte lungo una o più righe. I percorsi conduttivi iniziano dall’area terminale 302p dell’IC 302a e estendono la comunicazione orizzontale fino alla superficie laterale S dell’IC 302a. Perciò, i percorsi di comunicazione orizzontale, e in particolare le aree terminali di comunicazione 352s, sono isolati elettricamente dal substrato 308 e dal sistema di metallizzazione 302m tramite il materiale isolante 354 in modo da evitare cortocircuiti e percorsi spuri con il substrato o porzioni di circuiti da disporre adiacenti lateralmente all’IC 302a, quali strutture di test scoperte per via del taglio del wafer, come discusso sopra nella sezione dell’arte antecedente.
La figura 3-2 illustra schematicamente una modifica, in cui il substrato di sommità può essere omesso. Perciò, elementi di contatto appropriati, quali protuberanze 312t, possono essere disposti sulle aree terminali 35 2t in modo da consentire il collegamento verticale ad altri componenti, quali package, IC e simili.
La figura 3-3 illustra schematicamente il sistema 300, in cui elementi di contatto di configurazione diversa possono essere previsti in combinazione con il meccanismo di comunicazione 350. Nella forma di realizzazione mostrata, invece delle protuberanze, sulle varie piazzole del meccanismo di comunicazione 350 si può prevedere uno strato di materiale di saldatura 354s e 354t, rispettivamente. .
La figura 3-4 rappresenta schematicamente il sistema 300, in cui una pluralità di IC può essere combinata in un unico package (non mostrato) in modo da consentire una configurazione del sistema 300 complessa ma ad alta efficienza in termini di volume. Nella forma di realizzazione mostrata, i vari IC possono essere disposti gli uni rispetto agli altri in una configurazione impilata e collegati tra loro per mezzo di fori passanti, indicati anche come TSV (through Silicon via o through substrate via). A tal fine, può essere applicata qualsiasi tecnologia appropriata per formare le interconnessioni verticali negli IC in modo da consentire un collegamento diretto, come mostrato ad esempio per l’IC 302a ed un secondo IC 302b, che sono perciò collegati retroretro. Le interconnessioni verticali, ovvero il TSV, possono essere previste in qualsiasi stadio di produzione appropriato, ad esempio formando un TSV 306v in uno stadio di produzione finale in modo che si estenda attraverso il sistema di metallizzazione e il substrato di un rispettivo IC, mentre il TSV 306u può essere formato in corrispondenza di uno stadio di produzione intermedio, ovvero durante la fabbricazione del sistema di metallizzazione multilivello, mentre il TSV 306w può essere formato prima di fabbricare il sistema di metallizzazione di un rispettivo IC. In altri casi, il TSV 306x può essere formato a partire dal lato posteriore dell’IC corrispondente, fornendo in tal modo un’aumentata flessibilità nell’adattare opportunamente le strutture di contatto dei vari IC in modo da consentire un collegamento diretto, come ad esempio mostrato in figura 3-4. Di conseguenza, in questa configurazione la comunicazione verticale può essere stabilita tramite un meccanismo di comunicazione 350b associato all’IC 302b e il meccanismo di comunicazione 350a associato all’IC 302a, come descritto sopra anche in questo caso. Se necessario, uno o più substrati possono collegarsi a uno o entrambi i meccanismi di comunicazione, come ad esempio discusso sopra anche in questo caso in riferimento al IC 302a. D’altro canto, la comunicazione orizzontale viene stabilita dalle corrispondenti aree terminali di comunicazione 352s posizionate lateralmente.
Nel seguito, verranno descritte alcune tecniche di fabbricazione generiche per formare il meccanismo di comunicazione discusso sopra.
La figura 3-5 illustra schematicamente una vista in sezione trasversale di un wafer 301 comprendente una pluralità di IC 302a, 302b, 302c, come discusso ad esempio anche sopra con riferimento alla figura la. Quindi, i vari IC forniti nella forma del wafer o substrato 301 possono avere ricavata su di essi qualsiasi circuiteria appropriata e qualsiasi meccanismo di interconnessione necessari per configurare un sistema elettronico tridimensionale complesso. In particolare, la rispettiva infrastruttura di interconnessione elettrica e/o ottica e/o wireless del singolo IC può essere adattata opportunamente in modo da ricevere un meccanismo di comunicazione aggiuntivo, che permette l’implementazione di comunicazione orizzontale e verticale con altri componenti di un sistema elettronico complesso, come discusso sopra.
La figura 3-6 illustra schematicamente il substrato 301 in uno stadio di produzione più avanzato. Per mezzo di un ulteriore processo di lavorazione o post-processing à ̈ possibile, ad esempio, far crescere sul substrato 301 ulteriori strati conduttivi (non mostrati) interconnessi tramite fori passanti o vias (non mostrati) tramite qualsiasi tecnica di produzione appropriata. Queste regioni conduttive sono sepolte in un materiale flessibile isolante, come ad esempio un polimero. In altri approcci, il materiale isolante può essere fornito in precedenza e può essere successivamente dotato di un pattern in modo da ricevere trincee e aperture, che possono essere successivamente riempite con qualsiasi materiale conduttivo appropriato, quale un metallo, e simili. Dopo aver fornito le regioni conduttive in modo da stabilire la struttura di comunicazione e le aree terminali di comunicazione all’interno del materiale isolante del meccanismo di comunicazione 350a si può applicare un processo di realizzazione di pattern in modo da formare rispettivi interspazi 355 nel meccanismo 350, definendo in tal modo una dimensione laterale appropriata per i singoli meccanismi di comunicazione. Come mostrato, gli interspazi risultanti 355 sono posizionati sopra le linee di tracciatura 304, che separano il singolo IC, come discusso sopra. Il processo di realizzazione di pattern per formate gli interspazi 355 può essere condotto sulla base di qualsiasi tecnica di litografia e incisione chimica ben consolidata.
La figura 3-7 illustra schematicamente il substrato 301 con formato su di esso il meccanismo di comunicazione con pattern 350, che viene portato in contatto con un appropriato substrato di supporto 360. Di conseguenza, il substrato del singolo IC e le corrispondenti linee di tracciatura sono esposti per l’ulteriore lavorazione, ovvero per separare il substrato 301 in singoli chip di circuito integrato.
La figura 3-8 illustra schematicamente il substrato 301 quando sottoposto ad un processo per separare il substrato 301 in singoli chip di semiconduttore. A tal fine, un meccanismo appropriato 361 , una sega o un processo di attacco laser o chimico può essere applicato in modo da rimuovere il materiale delle linee di tracciatura 304, ed il meccanismo 361 à ̈ controllato in modo tale che il danneggiamento indebito di eventuali materiali nel meccanismo di comunicazione 350 sia evitato.
La figura 3-9 illustra schematicamente il substrato 301 dopo aver rimosso le linee di tracciatura preservando al tempo stesso il meccanismo di comunicazione con pattern 350, permettendo in tal modo una separazione successiva in singoli componenti. Ad esempio, come mostrato in questa figura, l’IC 302a può essere ottenuto in modo da comprendere il meccanismo 350a includente una struttura di comunicazione appropriata (non mostrata) e le aree terminali di comunicazione richieste 352t, 352s. In questo stadio di produzione, pertanto, l’IC 302a comprende appendici laterali, che rappresentano una porzione del meccanismo di comunicazione 350a da formare sulle rispettive superfici laterali dell’IC 302a al fine di conferire capacità di comunicazione orizzontale all’IC 302a.
La figura 3- 10 illustra schematicamente una vista dall’alto dell’IC 302a in questo stadio di produzione. Ossia, il meccanismo di comunicazione 350 comprende una pluralità delle aree terminali di comunicazione 35 2t necessarie per fornire le capacità di comunicazione verticale, mentre le aree terminali di comunicazione 352s, che sono ancora posizionate nello stesso piano delle aree terminali 352t, sono formate nel materiale isolante in posizioni oltre le dimensioni laterali deH’IC 302a. Va apprezzato il fatto che per convenienza non à ̈ mostrata la struttura di comunicazione che à ̈ configurata opportunamente per collegarsi alle varie aree terminali di comunicazione ed al sistema di metallizzazione dell’IC 302a. La figura 3- 11 illustra schematicamente l’IC 302a come parte di un sistema elettronico 300, in cui il meccanismo 350a può essere lavorato ulteriormente in modo da conferire effettivamente le capacità di comunicazione orizzontale. A tal fine, possono essere usate tecniche note in modo da piegare opportunamente il materiale flessibile, definendo perciò la forma finale del meccanismo di comunicazione 350a.
Ad esempio, una tale tecnica può essere implementata tramite formatura a caldo 363, in cui le appendici laterali sono piegate per mezzo di un apparecchio meccanico 364 con una forma appropriata. Il processo 363 viene condotto a una temperatura che dà come risultato una deformazione plastica del materiale flessibile, che viene successivamente raffreddato. Secondo questa strategia, si possono usare materiali ad esempio a base di poliestere o polyimide.
In alternativa, si possono usare materiali con ridotta elasticità che possono poi essere deformati facilmente e permanentemente, come ad esempio PTFE o FEP.
La figura 3- 12 illustra schematicamente il substrato 301 con formato su di esso il materiale isolante 354 del meccanismo 350, in cui la realizzazione del pattern del materiale 354 si applica dopo aver separato il singolo IC rimuovendo il materiale nelle linee di tracciatura 304. In questo caso, il materiale isolante 354 à ̈ preferibilmente fornito sotto forma di un materiale elastico, che può essere tagliato dopo la separazione del singolo IC, agendo in tal modo come un elemento di supporto durante il processo di separazione.
La figura 3- 13 illustra schematicamente il substrato 301 secondo ulteriori forme di realizzazione illustrative, in cui il substrato à ̈ tagliato in modo tradizionale, senza lo strato di materiale isolante del meccanismo di comunicazione. I vari IC 302a,... , 302c possono poi essere disposti in modo noto su un supporto (non mostrato), definendo in tal modo una distanza laterale desiderata D tra gli IC lateralmente adiacenti. Preferibilmente, la distanza finale D può essere maggiore in confronto alla larghezza delle linee di tracciatura 304, fornendo in tal modo condizioni di processo superiori durante la lavorazione successiva nel formare e realizzare il pattern del meccanismo di comunicazione. Dopodiché, un materiale di stampaggio 365 può essere applicato in modo da riempire lo spazio tra i vari IC e fornire condizioni superficiali appropriate per formare le regioni conduttive e il materiale isolante 354 del meccanismo di comunicazione 350. Successivamente, i materiali conduttivo ed isolante del meccanismo di comunicazione 350 possono essere applicati in base a qualsiasi tecnica di deposizione e realizzazione di pattern appropriata, seguita dalla realizzazione del pattern del meccanismo 350, in cui il materiale di stampaggio 365 può fornire condizioni di processo superiori in modo da preservare l’integrità dei chip di circuito integrato, fornendo allo stesso tempo anche al possibilità di regolare una dimensione laterale desiderata del meccanismo con pattern 350. Inoltre, per mezzo del materiale di stampaggio 365 può essere regolata anche una dimensione laterale desiderata dei singoli chip 302a, ... , 302c, quando il materiale di stampaggio non à ̈ completamente rimosso ma à ̈ sottoposto a realizzazione di un pattern in fase di realizzazione del singolo IC con formati su di esso i corrispondenti meccanismi di comunicazione con appendici appropriate, come viene descritto sopra. Dopodiché, si può ottenere la configurazione finale tramite qualsiasi lavorazione appropriata, quale formatura a caldo, come discusso sopra.
La figura 3- 14 illustra schematicamente un’ulteriore modifica, in cui l’IC 302a, ... , 302c, dopo essere stato separato dal wafer, può poi essere collegato ad un meccanismo di comunicazione comprendente un materiale isolante e la struttura di comunicazione e le aree terminali di comunicazione necessarie, in cui il collegamento può essere realizzato sulla base di qualsiasi struttura di contatto appropriata (non mostrata) fornita sotto forma di protuberanze, e simili. In altre forme di realizzazione illustrative, come mostrato nella figura, il meccanismo di comunicazione può essere fornito sotto forma di singoli meccanismi 350a, ... , 350c inclusa l’infrastruttura necessaria in modo da conferire la capacità di comunicazione orizzontale e verticale desiderata al rispettivo IC ricevuto su di essa, come già discusso sopra. Dopodiché, i componenti possono essere rimossi dal supporto 360 e i meccanismi di comunicazione 350a, ... , 350c possono essere portati nella forma finale tramite qualsiasi delle tecniche di processo descritte sopra.
La figura 3- 15 illustra schematicamente la combinazione dell’IC 302a e del meccanismo di comunicazione 350a associato sulla base della tecnica sopra descritta, in cui, tuttavia, il meccanismo 350a può essere fornito nella sua configurazione finale prima di collegarlo effettivamente all’IC 302a. A tal fine, per preformare il meccanismo 350a può essere usata qualsiasi tecnica appropriata.
La figura 3- 16 illustra la formazione del meccanismo 350a sull’IC 302a secondo un’ulteriore variante. In questo caso, dopo la tradizionale lavorazione del wafer per fornire i singoli IC, si possono ricavare i vari strati di materiale del meccanismo 350a per mezzo di un ulteriore processo di lavorazione, quale ad esempio stampa a getto di aerosol (aerosol jet printing). In questo modo, le regioni conduttive e il materiale isolante possono essere fatti crescere sull’IC 302a, in cui il materiale isolante può non essere fornito necessariamente sotto forma di un materiale flessibile.
Come già discusso sopra, in alcune forme di realizzazione illustrative in qualsiasi delle tecniche discusse sopra, può essere fornito un materiale di stampaggio in modo da consentire ai vari IC nel sistema elettronico di avere dimensioni appropriate per formare una configurazione appropriata di IC e package nel sistema elettronico. Ad esempio, il materiale di stampaggio può essere usato per conferire dimensioni laterali simili ai vari IC, indipendentemente dalle dimensioni iniziali di questi componenti. In questo modo, chip di circuito integrato di dimensioni laterali inizialmente diverse possono essere combinati efficientemente come lo à ̈ una configurazione impilata fornendo allo stesso tempo la connessione verticale e orizzontale desiderata.
La figura 3- 17 illustra schematicamente l’IC 302a come parte del sistema elettronico 300, che à ̈ ancora posizionato su un elemento di supporto 360 al fine di formare il meccanismo 350a secondo qualsiasi tecnica appropriata, come discusso sopra. Inoltre, prima o dopo la formazione del meccanismo 350a, il materiale di stampaggio 365 può essere fornito in corrispondenza di almeno alcune superfici laterali dell’IC 302a al fine di ottenere dimensioni laterali desiderate del componente combinato 350a, 302a perché sia integrato nel sistema 300. Il materiale di stampaggio 365 può essere formato sulla base di tecniche di deposizione e realizzazione di pattern ben consolidate. Ad esempio, il meccanismo 350a può essere fornito nella sua configurazione finale prima di isolare l’IC 302a e può poi essere riempito con il materiale di stampaggio 365. Tuttavia, qualsiasi altro approccio può essere applicato al fine di formare il materiale di stampaggio 365 nelle dimensioni desiderate. Va apprezzato, tuttavia, che il meccanismo 350a deve essere formato in modo da prendere in considerazione le dimensioni laterali finali del componente combinato 350a, 302a.
La figura 3- 18 illustra schematicamente un esempio di una configurazione composita nel sistema 300, in cui l’IC 302a e il meccanismo di comunicazione 350a associato sono stati modificati in base al materiale di stampaggio 365 in modo da avere dimensioni laterali che corrispondono alle dimensioni laterali di un componente combinato costituito dall’IC 302b e dal meccanismo di comunicazione 350b associato. Può essere quindi formata una configurazione impilata, sebbene gli IC 302a, 302b abbiano inizialmente dimensioni laterali diverse.
Inoltre, capacità di comunicazione verticale e orizzontale si ottengono per mezzo dei meccanismi di comunicazione 350a, 350b. Va apprezzato, tuttavia, che può essere realizzata qualsiasi altra configurazione, così come verrà discusso più avanti.
La figura 3- 19 illustra schematicamente una forma di realizzazione, in cui si può prevedere un meccanismo di comunicazione 350 comune per due o più IC posizionati lateralmente adiacenti. Nella forma di realizzazione mostrata, il sistema elettronico 300 comprende l’IC 302a posizionato lateralmente adiacente all’IC 302b, in cui dimensioni laterali desiderate di una combinazione di questi IC possono essere regolate in base ad un materiale di stampaggio 365, come viene ad esempio discusso anche sopra. Inoltre, prevedendo il materiale di stampaggio 365, si può realizzare un collegamento meccanico affidabile tra gli IC lateralmente adiacenti. Inoltre, il sistema 300 può comprendere un ulteriore IC 302c, che à ̈ collegato in particolare agli IC 302a, 302b. In questo esempio, la comunicazione verticale dall’IC 302c a uno o entrambi gli IC 302a, 302b può essere stabilita in base a un meccanismo di comunicazione 350c dedicato, mentre in altri casi, può essere usata qualsiasi altra strategia di collegamento se, ad esempio, per l’IC 302c non à ̈ richiesta una capacità di comunicazione laterale od orizzontale. Inoltre, un meccanismo di comunicazione 350 comune à ̈ fornito per gli IC 302a , 302b, in cui la struttura di comunicazione (non mostrata) à ̈ adattata opportunamente ai meccanismi di contatto interni del chip, quale un sistema di metallizzazione, al fine di trasferire eventuali segnali e/o potenza da ciascuno degli IC 302a, 302b nel meccanismo di comunicazione 350 comune, che perciò conferisce agli IC 302a, 302b capacità di comunicazione verticale e orizzontale. La figura 3-20 illustra un’ulteriore variante, in cui ciascuno degli IC 302a, 302b presenta su di esso un meccanismo di comunicazione dedicato 350a e 350b, rispettivamente. In questo caso, la comunicazione orizzontale tra gli IC 302a, 302b può essere stabilita sulla base di corrispondenti aree terminali di comunicazione 352s affacciate tra loro.
La figura 3-21 illustra schematicamente un’ulteriore variante del sistema elettronico 300, in cui una configurazione complessa di una pluralità di IC, quali gli IC 302a, 302b, 302c, può essere combinata con una configurazione impilata tramite qualsiasi meccanismo di contatto appropriato senza richiedere un meccanismo di comunicazione come discusso sopra. A tal fine, l’IC può essere collegato tramite contatto meccanico ed elettrico diretto e/o tramite canali di comunicazione wireless, e simili, in cui, tuttavia, viene assicurata una configurazione meccanicamente fissa. Perciò, la comunicazione verticale tra l’IC 302c e l’IC 302a, 302b viene stabilita senza richiedere un meccanismo di comunicazione, mentre la comunicazione verticale e orizzontale à ̈ impartita alla combinazione dell’IC 302a,... , 302c fornendo un meccanismo di comunicazione 350 comune, che perciò à ̈ formato sulla superficie superiore della pila risultante e si espande almeno per una porzione significativa lungo le superfici laterali.
La figura 3-22 illustra schematicamente un sistema elettronico complesso 300, in cui una pluralità di package 310a,... , 310d à ̈ combinata sulla base di rispettivi meccanismi di comunicazione 350a, ... , 350d in modo da fornire una comunicazione verticale e orizzontale all’interno del sistema 300. Inoltre, il sistema 300 può comprendere una pluralità di PCB, quali un PCB 330a, come PCB di fondo, e un PCB 330b come PCB di sommità. Per via delle capacità di comunicazione tridimensionali all’interno del sistema elettronico 300, in cui in particolare vengono fornite capacità di comunicazione orizzontale dai meccanismi di comunicazione corrispondenti 350a, ... , 350d, nel sistema 300 può essere stabilita una connessione superiore riducendo nello stesso tempo le dimensioni del sistema totale. Ad esempio, l’ancoraggio a livello del PCB, come indicato da 331a, 33 1 b , viene ridotto, riducendo in tal modo anche l’area orizzontale richiesta nei PCB corrispondenti nonché riducendo la complessità generale in termini del numero di strati nei PCB. Inoltre, in confronto ai collegamenti verticali di diversi PCB, ad esempio come discusso in riferimento alle figure lb e le sotto forma dei collegamenti 132, che sono forniti tipicamente sotto forma di collegamenti wireless e connettori, si può ottenere anche una riduzione notevole della complessità per via delle capacità di comunicazione verticale e orizzontale nel sistema 300.
La figura 3-23 illustra schematicamente una variante del sistema 300, in cui uno o più PCB, ad esempio il PCB 330b, possono essere separati dai restanti componenti del sistema 300 prevedendo una interfaccia di connessione o socket 335. La figura 3-24 illustra schematicamente il sistema 300, in cui uno o più dei meccanismi di comunicazione possono comprendere un’antenna per fornire un canale di comunicazione wireless. Ad esempio, il meccanismo di comunicazione 350a può comprendere una o più delle aree terminali di comunicazione 352s in una configurazione appropriata in modo da agire come estremità o antenna del circuito 370, che può essere configurata opportunamente per ricevere e trasmettere segnali tramite la struttura di comunicazione 351 , in modo da consentire la comunicazione wireless con altri componenti per mezzo dell’antenna 352s. Il tipo di antenna non à ̈ limitato ad alcun tipo specifico cosicché possono essere forniti molti tipi di antenne, quali antenne di tipo induttivo o di tipo capacitivo o altre ancora. Ad esempio, le aree terminali 352s possono essere usate come un’antenna di tipo capacitivo e, pertanto, l’area terminale corrispondente può essere considerata come una delle piastre di un condensatore. Quindi, questo elettrodo del condensatore può essere collegato al circuito 370, agendo come un ricetras metti tore/tran sponditore.
La figura 3-25 illustra un esempio del sistema elettronico 300, in cui una pluralità di IC 302 e/o package 310 comprende rispettivi meccanismi di comunicazione 350a, ... , 350h, in cui corrispondenti aree terminali di comunicazione 352s sono posizionate le une vicine alle altre in modo da permettere un accoppiamento capacitivo. Pertanto, i vari IC e package scambiano informazioni per mezzo delle loro rispettive interfacce capacitive create dalle varie aree terminali 352s. In alcune forme di realizzazione illustrative à ̈ possibile anche stabilire lo scambio di informazioni wireless in direzione verticale tra almeno alcuni degli IC 302 e/o package 310 accoppiando adeguatamente le rispettive aree terminali di comunicazione 352t.
In questo modo, si fornisce una connessione di tipo elettromagnetico, poiché i vari IC e package scambiano informazioni attraverso onde elettromagnetiche o attraverso un campo elettrico o campo magnetico soltanto.
La figura 3-26 illustra schematicamente il sistema elettronico 300, in cui almeno una parte o l’intera comunicazione viene stabilita sulla base di interazione/comunicazione elettromagnetica, come indicato da H e V. D’altro canto, i vari IC e package possono essere alimentati con energia in maniera convenzionale, ad esempio usando collegamenti cablati sotto forma di TSV, e simili. Va apprezzato il fatto che la comunicazione wireless può anche essere stabilita sulla base di antenne del tipo induttivo o antenne che permettono la ricezione e la trasmissione di radiazione elettromagnetica, fornendo in tal modo un grado elevato di flessibilità neirimplementare la circuiteria appropriata e altra infrastruttura negli IC e package al fine di stabilire i canali di comunicazione wireless. In altri casi, la comunicazione wireless può essere stabilita sulla base di segnali ottici, in cui le corrispondenti aree terminali di comunicazione possono rappresentare finestre otticamente attive per ricevere ed emettere segnali ottici, in cui nella struttura di comunicazione possono essere forniti componenti ottici appropriati in modo da permettere la deflessione e guida necessarie dei segnali luminosi.
La figura 3-27 illustra schematicamente il sistema elettronico 300 secondo altre forme di realizzazione illustrative, in cui viene implementata una configurazione mista. In questo caso, alcuni IC o package sono collegati tramite contatto elettrico diretto, in cui gli IC sono collegati con rispettivi elementi di contatto 3 53 1, com’à ̈ mostrato ad esempio per la comunicazione verticale tra i meccanismi di comunicazione 350b, 350c da una parte e per i meccanismi di comunicazione 350g e 350f dall’altra.
La figura 3-28 illustra il sistema 300, che può rappresentare un sistema elettronico molto complesso, in cui la comunicazione verticale e orizzontale può essere stabilita per mezzo di canali di comunicazione wireless in combinazione con canali cablati, ad esempio indicati da 353 1, consentendo in tal modo anche sistemi molto complessi a dimensioni ridotte, analogamente a quanto viene spiegato per il sistema 300 discusso nella figure 3-26, in cui la comunicazione verticale e orizzontale può essere stabilita sostanzialmente interamente sulla base di canali di comunicazione wireless. Perciò, si possono ottenere sistemi con connessione estremamente alta, riducendo quindi notevolmente la lunghezza dei collegamenti o delle connessioni tra i vari IC e package e permettendo pertanto un aumento della frequenza di trasmissione dei segnali. Inoltre, per via dell’elevata connessione, si possono ottenere maggiori gradi di libertà nella progettazione dei sistemi.
In riferimento alle figure da 3-29 a 3-31 verranno descritte ulteriori forme di realizzazione illustrative, in cui la connessione superiore può anche essere potenziata ulteriormente sfruttando le capacità di comunicazione verticale e orizzontale tramite circuiti configurabili o programmabili creando una infrastruttura di comunicazione flessibile facente parte di almeno una porzione di un sistema elettronico complesso.
La figura 3-29 illustra schematicamente il sistema elettronico 300, in cui alcuni IC o package 302a, ... , 302d sono collegati tramite canali di comunicazione cablati 357, che possono essere stabiliti in base, ad esempio, ai meccanismi di comunicazione descritti sopra. Inoltre, alcuni IC, quali gli IC 302f, 302e, 302b e 302c possono essere collegati tramite canali di comunicazione wireless 356, che possono essere implementati fornendo rispettivi circuiti ricetrasmettitori 370 e configurando le corrispondenti aree terminali di comunicazione 352s sotto forma di antenne, finestre ottiche, e simili, come discusso sopra. Inoltre, vari IC e package hanno almeno una parte delle loro capacità di comunicazione ovvero collegamenti cablati e/o wireless, fornite sotto forma di una disposizione configurabile consentendo perciò di definire e ridefinire il routing dei collegamenti tra le varie parti del sistema, a seconda delle necessità e della configurazione di varie parti che formano il sistema 300. A tal fine, rispettive porzioni di circuito configurabili/programmabili 380 possono essere fornite in combinazione con l’IC effettivo al fine di fornire una circuiteria digitale, circuiteria analogica, e simili, come richiesto per stabilire e attivare e disattivare almeno alcuni dei canali di comunicazione cablati 357 e/o dei canali di comunicazione wireless 356. Ossia, questi circuiti programmabili/configurabili 380 possono essere disposti intorno ai vari circuiti dell’IC e package e possono essere programmati ad esempio per mezzo di segnali digitali. I circuiti configurabili 380 possono comprendere anche circuiti analogici, quali interruttori elettronici, in modo da poter elaborare e gestire segnali analogici e RF. In questo modo, la configurazione finale delle capacità di comunicazione del sistema 300 può essere regolata in una fase di produzione molto tardiva, ad esempio in fase di assemblaggio del sistema 300, o può anche essere regolata o alterata con il completamento della configurazione del sistema 300, fornendo in tal modo una flessibilità superiore nell’assemblare il sistema 300, testare il sistema 300 e mettere in funzione lo stesso. Ad esempio, anche durante il funzionamento del sistema 300 le capacità di comunicazione possono essere regolate rispetto ai requisiti imposti da un’applicazione corrispondente, in cui si utilizza il sistema elettronico 300. Quindi, per una data configurazione hardware del sistema 300 le capacità di comunicazione possono essere regolate in modo dinamico.
In ancora altre forme di realizzazione, i circuiti configurabili 380 in combinazione con i canali di comunicazione 357, 356 o almeno una loro porzione, possono fornire un certo grado di ridondanza per quanto riguarda le capacità di comunicazione verticale e orizzontale, permettendo in tal modo una riconfigurazione della comunicazione interna del sistema con la rivelazione di un errore in uno o più dei canali di comunicazione precedentemente stabiliti.
La figura 3-30 illustra schematicamente il sistema elettronico 300, in cui uno dei canali di comunicazione cablati 357, indicato con 357f, può essere stato identificato come un canale non funzionante durante una corrispondente fase di test, che si può prevedere dopo l’assemblaggio del sistema 300 o durante il funzionamento del sistema 300. Di conseguenza, per via della natura configurabile dei canali di comunicazione, o di almeno una porzione, e per via di un certo grado di ridondanza tramite l’aggiunta di risorse di comunicazione al sistema, é possibile riparare il sistema medesimo, così la comunicazione tra gli IC 302b, 302c può ancora essere operata in modo completamente funzionale e ripristinata, prolungandone in tal modo la vita utile e migliorandone l’affidabilità.
La figura 3-31 illustra schematicamente un IC 302 secondo forme di realizzazione vantaggiose, in cui anche le varie parti dell’IC 302 possono essere interconnesse tra loro per mezzo di collegamenti cablati o wireless, che sono configurabili o programmabili in modo da avere ulteriori gradi di libertà quando si progetta e si implementa il sistema finale, consentendo perciò all’utente di rivolgersi ad ogni singola porzione di circuito di ciascun IC che costituisce il sistema finale. Ad esempio le varie porzioni dell’IC 302, quali le porzioni 302- 1 , ... , 302-6 sotto forma di memoria, circuiteria digitale, circuiteria analogica, circuiteria RF, circuiteria a segnale misto, e altri componenti, quali componenti microelettromeccanici, componenti optoelettronici, e simili possono essere interconnessi tramite canali di comunicazione configurabili. A tal fine, l’IC 302 può comprendere la porzione di circuito configurabile 380, che può comprendere un’interfaccia appropriata 381 al fine di consentire l’accesso esterno alla struttura di comunicazione interna del chip e/o per permettere la riconfigurazione interna del chip dei canali di comunicazione, ad esempio sulla base di una parte dell’IC 302. Si apprezzi che si può accedere al circuito di interfaccia 381 ad esempio tramite segnali digitali o tramite segnali analogici, a seconda dei requisiti complessivi.
Poiché i vari IC possono comprendere anche circuiti analogici, circuiti RF, circuiti a segnale misto, e simili, essi possono richiedere l’uso di componenti passivi 392 esterni al package, ad esempio un condensatore, come mostrato nella figura 3-31. Per via dell’elevata connessione del sistema 300, tali componenti passivi 392 possono essere disposti nel modo più conveniente, ad esempio distribuendoli sui vari PCB (non mostrati) a cui sono collegati i vari IC e package.
La figura 3-32 illustra schematicamente il sistema 300 secondo ulteriori forme di realizzazione illustrative, in cui, per via della capacità di comunicazione wireless, i componenti passivi 392 possono anche essere disposti tra i vari IC e package del sistema 300 senza ridurne la connessione, riducendo in tal modo la complessità di eventuali PCB.
La figura 3-33 illustra schematicamente una variante della forma di realizzazione precedente, in cui un substrato di materiale flessibile 395 può essere fornito in modo da comprendere antenne e linee di trasmissione al fine di permettere la comunicazione wireless tra i vari IC, permettendo nello stesso tempo l’incorporazione del componente di circuito "esterno" 392.
In riferimento alle figure da 4a a 4g verranno ora descritte ulteriori forme di realizzazione illustrative, in cui il meccanismo di comunicazione può essere implementato su aree superficiali laterali di un package.
La figura 4a illustra schematicamente un sistema elettronico 400 comprendente una pluralità di IC 402a, ... , 402c previsti in una configurazione impilata, stabilendo in tal modo la comunicazione verticale tra i singoli IC del sistema elettronico 400. Ad esempio, si possono fornire interposer 420a, 420b in modo da aumentare la distanza tra i singoli IC e fornire canali di comunicazione nella direzione verticale. Inoltre, può essere fornito un package 410 in modo da accogliere gli IC e collegarli ai rispettivi PCB 430a , 430b. Inoltre, si prevede un meccanismo di comunicazione 450, che può implementare capacità di comunicazione orizzontale per il package 410 fornendo corrispondenti aree terminali di comunicazione 452s, ad esempio sotto forma di elementi di contatto appropriati quali piedini, e simili. Di conseguenza, le piazzole di comunicazione 452s possono essere ricavate in un materiale dielettrico 414 del package, isolando elettricamente in tal modo le aree terminali tra loro. Inoltre, le aree terminali di comunicazione 452s possono essere ricavate sopra rispettive superfici laterali di almeno alcuni degli IC del sistema 400. Inoltre, le aree terminali 452s possono essere collegate ai rispettivi IC per mezzo di filo di collegamento (wire bond) 406, mentre d’altro canto un collegamento agli interposer rispettivamente 420a, 420b può essere stabilito tramite contatto diretto usando qualsiasi tecnica di contatto appropriata. Al fine di migliorare l’affidabilità di contatto complessiva, la superficie delle aree terminali o dei piedini 452s può essere rivestita con qualsiasi materiale appropriato, quale materiale di saldatura, e simili. La figura 4b illustra schematicamente il sistema elettronico 400 secondo alcune forme di realizzazione illustrative durante vari stadi di assemblaggio, in cui package 410a e 410b sono inizialmente collegati a una struttura di contatto meccanica esterna 496, ad esempio simile ad un telaio portante, che ha uno o più livelli di piedini o terminali a cui le varie aree terminali sono collegate attraverso fili di collegamento come mostrato nella porzione superiore di figura 4b.
La porzione inferiore di figura 4b illustra il dispositivo 400 dopo aver fornito un livello aggiuntivo nei package, il che può non richiedere un collegamento alla superficie laterale dei package. Dopo un processo di stampaggio la struttura meccanica 496 esterna ai package viene rimossa, ad esempio per mezzo di taglio, lasciando perciò soltanto i piedini o le aree terminali, che qui sono realizzati in un materiale conduttivo, ad esempio un metallo.
La figura 4c illustra il sistema 400 secondo forme di realizzazione illustrative, in cui vari IC e package possono essere collegati tra loro in direzione sia verticale sia orizzontale, aumentando perciò la connettività e la complessità del sistema finale e riducendone il volume.
Come mostrato in figura 4d le aree terminali di comunicazione o piedini possono avere forme geometriche diverse e/o rivestimenti superficiali appropriati in modo da creare strutture meccaniche che possono essere tra loro corrispondenti al fine di facilitare la creazione del sistema complessivo. Ad esempio, come illustrato, possono essere fornite forme geometriche complementari per le piazzole di comunicazione 452s, 452c in modo da stabilire un canale di comunicazione 457 cablato affidabile.
La figura 4e illustra schematicamente il sistema 400, in cui possono anche essere implementati collegamenti wireless o connessioni wireless. Ad esempio, il sistema 400 può comprendere le aree terminali di comunicazione 452s con la configurazione appropriata in modo da agire come un’antenna, che può essere collegata al circuito ricetrasmettitore 470 corrispondente nell’IC associato. In questo modo, le aree terminali 452s possono essere incluse opportunamente nel materiale dielettrico 414 della superficie laterale 410s del package 410. In questo caso, si può ottenere una configurazione superficiale sostanzialmente piana in corrispondenza della superficie laterale 410s. Inoltre, possono essere implementati altri canali di comunicazione wireless, come ad esempio indicato con 456, in modo da fornire la comunicazione wireless verticale del package 410. Ad esempio, come anche discusso in precedenza, le aree terminali 452s possono essere usate come interfaccia capacitiva e possono anche non sporgere dalla superficie del package 410.
La figura 4f mostra schematicamente un’ulteriore forma di realizzazione, in cui un aumento dell’accoppiamento capacitivo tra le aree terminali 452s si ottiene prevedendo un materiale dielettrico 458 in corrispondenza del rispettivo lato dei package 410a, 410b.
La figura 4g illustra schematicamente un’ulteriore variante, in cui almeno alcune delle aree terminali 452s possono anche essere usate come un’interfaccia di tipo magnetico. A tal fine, l’area terminale 452s à ̈ costituita almeno parzialmente da materiali con proprietà magnetiche. Ad esempio, si possono usare materiali conduttivi soft-magnetici. In questo caso il filo di collegamento 406 associato à ̈ costituita almeno parzialmente da materiali con proprietà magnetiche e una delle sue estremità à ̈ disposta in prossimità di un’antenna 473 di tipo induttivo, ad esempio collegando tale estremità ad una area terminale. L’antenna 473, a sua volta, à ̈ collegata al circuito ricetrasmettitore 470.
Con riferimento alle figure da 5a a 5f verranno ora descritte ulteriori forme di realizzazione illustrative, in cui il meccanismo di comunicazione à ̈ implementato sotto forma di un package comprendente un materiale di substrato flessibile, in cui sono implementati rispettivi componenti del meccanismo di comunicazione.
La figura 5a illustra schematicamente un sistema elettronico 500 comprendente una pluralità di IC 502a, 502b, che possono comunicare nella direzione verticale usando qualsiasi meccanismo appropriato, come ad esempio simile a quanto discusso sopra. Inoltre, un package 510 ospita IC 502a, 502b e comprende come sua porzione o all’interno del materiale di package corrispondente un substrato flessibile sotto forma di un circuito stampato flessibile che fornisce i collegamenti laterali del package 510. Il circuito stampato flessibile può rappresentare il meccanismo di comunicazione 550, che può conferire capacità di comunicazione orizzontale al package 510 e perciò ad IC 502a, 502b contenuti al suo interno. Il package 510 può includere un unico IC (non mostrato), mentre in altri casi possono essere forniti due o più IC, in cui, invece di una struttura di contatto diretta tra i vari IC la connessione verticale corrispondente può essere stabilita per mezzo del meccanismo di comunicazione 550 sotto forma di un circuito stampato flessibile. In altri casi, ogni IC può essere incapsulato nel package singolarmente sulla base del circuito stampato flessibile, che a sua volta può essere configurato opportunamente in modo da consentire la comunicazione diretta o wireless con qualsiasi package adiacente.
Come mostrato nelle figure 5b e 5c il meccanismo di comunicazione 550 sotto forma del circuito stampato flessibile può avere svariate forme a seconda delle necessità e della tecnica/processo di assemblaggio usato. Come illustrato, la struttura di comunicazione 551 che collega le varie aree terminali di comunicazione, quali aree terminali laterali 552s può avere qualsiasi configurazione appropriata in modo da fornire la connessione necessaria. Se necessario, i circuiti stampati flessibili 550 possono essere dotati di fori o qualsiasi altra apertura appropriata 559, in modo da facilitare le operazioni di stampaggio al fine di fornire la stabilità meccanica ed elettrica necessarie al package.
Come mostrato nelle figure 5d e 5e anche in questo caso, il sistema 500 con un numero di package 510 desiderato può essere implementato in modo da avere elevata connessione ed i package 510 possono essere disposti gli uni rispetto agli altri in svariati modi. Nell’esempio mostrato in figura 5d i package 510 sono disposti sia in direzione parallela sia in direzione verticale, come il package 510v rispetto ai PCB 530a, 530b.
Nella forma di realizzazione mostrata in figura 5e, in aggiunta o in alternativa, può essere implementato un substrato di adattamento 515 in modo da permettere l’adattamento dei vari package 510 così da soddisfare la configurazione del sistema finale. Ad esempio, il package 510s di altezza ridotta può essere opportunamente collegato al PCB 530b usando l’adattatore 515.
In generale, va apprezzato il fatto che per via del meccanismo di comunicazione 550 fornito sotto forma di un circuito stampato flessibile per almeno alcuni dei package 510, ai sistemi elettronici viene conferita la capacità di comunicazione verticale e orizzontale desiderata, fornendo in tal modo anche vantaggi come discusso sopra, ad esempio riducendo la complessità del routing nei corrispondenti PCB del sistema 500.
Come mostrato in figura 5f, nel meccanismo 550 può essere anche implementata una capacità di comunicazione wireless configurando alcune delle aree terminali 552s come antenne appropriate, che sono collegate tramite la struttura di comunicazione 551 con un appropriato circuito ricetrasmettitore 570.
La figura 6a illustra schematicamente un’ulteriore forma di realizzazione, in cui nel sistema 600 il meccanismo di comunicazione 650 può essere fornito in modo da essere posizionato parzialmente all’interno di un package 610 e parzialmente all’esterno del package 610. Come mostrato, uno o più IC 602a, 602b possono essere previsti nel package 610 e possono essere collegati per mezzo di qualsiasi meccanismo di comunicazione appropriato al fine di consentire lo scambio di segnali tra l’uno o più IC all’interno del package 610. Inoltre, il meccanismo di comunicazione 650 à ̈ fornito in modo da avere una prima porzione 650a che può essere situata all’interno del package 610 e può collegarsi a uno o più degli IC 602a, 602b. Nell’esempio mostrato, la prima porzione 650a può collegarsi all’IC 602b, ad esempio fornendo una struttura di comunicazione appropriata (non mostrata) all’interno del materiale del meccanismo 650. Ad esempio, può essere fornito un materiale flessibile isolante o qualsiasi altro materiale appropriato con incorporate al suo interno regioni conduttive corrispondenti , come viene discusso anche sopra . Inoltre, una seconda porzione 650b può estendersi al l’esterno del package 610 e può perciò formare appendici corrispondenti , che possono includere anche una porzione della struttura di comunicazione e avere formate su di esse delle aree terminali di comunicazione appropriate (non mostrate) , come viene ad esempio discusso anche sopra nelle forme di realizzazione precedenti .
La f igura 6b i l lustra schematicamente i l sistema 600 dopo aver trattato la seconda porzione 650b aff inché si estenda sopra le superfici laterali del package 610 e perciò anche sopra le superfici laterali di almeno alcuni degli IC 602a, 602b. La seconda porzione 650b può essere portata nella configurazione finale tramite qualsiasi tecnica appropriata, ad esempio tramite formatura a caldo, che può essere applicata prima o dopo la fabbricazione del package 610. Di conseguenza, la seconda porzione 650b conferisce capacità di comunicazione orizzontale al package 610, consentendo in tal modo una combinazione appropriata di una pluralità di package 610 al f ine di formare un sistema elettronico complesso.
La f igura 6c i l lus tra schematicamente i l sistema elet t ronico 600, in cui una pluralità di package 610a,…, 610d sono combinati tramite qualsiasi tipo di contatto appropriato e sono collegati anche a PCB 630a, 630b, rispettivamente. Ad esempio, la capacità di comunicazione orizzontale fornita dal meccanismo di comunicazione 650, ovvero dalle sue seconde porzioni corrispondenti 650b, può permettere un collegamento altamente efficiente al PCB 630b disposto verticalmente, mentre le capacità di comunicazione verticale dei singoli package 610a,... , 610d possono permettere un collegamento al PCB 630a.
In ulteriori forme di realizzazione vantaggiose, i PCB 630b, 630a possono anche essere dotati di una connessione appropriata in modo da collegarsi tra loro, aumentando ulteriormente perciò la connettività del sistema 600 e riducendo il requisito di ulteriori collegamenti cablati e wireless esterni.
La figura 6d illustra schematicamente il sistema 600, in cui la struttura di comunicazione wireless 640 può fornire il trasferimento di segnali e/o energia tra almeno alcuni degli IC nel package 610. Ad esempio, la struttura di comunicazione wireless 640 può comprendere una prima porzione 640a formata nell’IC 602a e una porzione posizionata opportunamente 640b formata nell’IC 602b. La struttura 640 può essere formata in modo da facilitate il trasferimento di energia e/o lo scambio di segnali. A tal fine, ad esempio, una TSV magnetica può essere fornita nelle porzioni corrispondenti 640a, 640b, dove all’interno della struttura 640 un’antenna di tipo induttivo può essere fornita vicino al nucleo magnetico della TSV magnetica. Al fine di migliorare ulteriormente la capacità di comunicazione wireless del sistema 600, anche il canale di comunicazione wireless può essere stabilito sulla base del meccanismo di comunicazione 650, ad esempio accoppiando un circuito ricetrasmettitore 670 ad una piazzola di comunicazione 652s per mezzo di una struttura di comunicazione 651 , fornendo in tal modo antenne posizionate esterne al package 610.
La figura 6e illustra schematicamente il sistema 600, in cui i package 610a, 610b sono posizionati lateralmente adiacenti tra loro, permettendo in tal modo la comunicazione orizzontale per mezzo del percorso di comunicazione wireless 656. In questo modo la complessità di qualsiasi PCB può essere ulteriormente ridotta, poiché all’interno del sistema 600 può essere stabilito un grado elevato di comunicazione wireless e un trasferimento di energia uniforme.
La figura 6f illustra schematicamente il sistema 600, in cui il meccanismo di comunicazione 650 à ̈ posizionato interamente all’esterno del package 610. Inoltre, gli IC, ad esempio IC 602a, 602b, possono essere collegati tramite qualsiasi meccanismo appropriato, ad esempio tramite unione diretta, come mostrato in figura 6f, o tramite qualsiasi altro regime di contatto appropriato, quale comunicazione wireless, come discusso sopra. D’ altro canto, la capacità di comunicazione orizzontale del package 610 à ̈ fornita ancora dalla porzione 650b in modo simile a quanto discusso sopra, ma qui il meccanismo 650 é esterno al package 610.
La figura 6g illustra schematicamente il sistema 600, che comprende il meccanismo di comunicazione esterno 650, mentre la comunicazione interna al package degli IC può essere realizzata tramite percorsi di comunicazione wireless stabiliti da rispettive antenne 673 e circuiti ricetrasmettitori 670 associati.
La figura 6h illustra schematicamente un package generico 610 del sistema 600, in cui i vari IC di dimensione diversa sono combinati in una configurazione impilata e comunicano attraverso interfacce wireless. A tal fine, il package 610 generico può essere suddiviso in almeno due sotto-package 610a, 610b.
Gli IC 602a, 602b, che comunicano attraverso comunicazione wireless fornita da rispettivi circuiti ricetrasmettitori 670 e antenne 673, possono avere le rispettive antenne 673 posizionate in corrispondenza di un’area superficiale scoperta del rispettivo sub-package al fine di promuovere lo scambio di segnali wireless. In alcune forme di realizzazione illustrative, tra i due sub-package può essere presente un materiale 675, che migliora ulteriormente la comunicazione wireless. Ad esempio, il materiale 675 può comprendere particelle appropriate di un tipo adatto per migliorare la comunicazione tra le due antenne. Ad esempio, le particelle possono avere proprietà magnetiche se le antenne 673 sono di tipo induttivo. D’altro canto, le particelle hanno proprietà conduttive se le antenne 673 sono del tipo capacitivo.
La figura 6i illustra schematicamente una forma di realizzazione, in cui, ad esempio, la configurazione complessiva del sistema 600 richiede un posizionamento non allineato delle antenne 673. Ad esempio, uno degli IC può dover essere posizionato lateralmente sfalsato rispetto all’altro IC. In questo caso, le particelle all’interno del materiale 675 possono essere usate per formare strisce all’interno del materiale di supporto 675, fornendo in tal modo ancora un’efficiente comunicazione wireless, anche se le antenne devono essere fornite fuori asse. In questo caso, il materiale configurato 675 appropriato, ad esempio includente particelle selezionate specificamente, può rappresentare un meccanismo di comunicazione che fornisce comunicazione verticale e orizzontale.
La figura 6j illustra schematicamente una forma di realizzazione del sistema 600, in cui la comunicazione wireless tra i singoli IC può essere stabilita sulla base di strutture molto complesse, quale la struttura di comunicazione wireless 640, come discusso sopra. A tal fine, ciascuno degli IC associati può avere una porzione appropriata, ad esempio sotto forma di TSV magnetica in modo da consentire un trasferimento di energia uniforme tra i singoli IC. Anche in questo caso, un materiale appropriato 675 può essere fornito in corrispondenza di un’interfaccia, fornendo in tal modo un’adesione meccanica superiore dei rispettivi package senza deteriorare indebitamente l’efficienza della struttura di contatto wireless 640. Ad esempio, particelle soft-magnetiche possono essere incorporate nel materiale 675 in una maniera opportunamente regolata spazialmente in modo da migliorare l’accoppiamento tra i vari elementi della struttura 640. Quindi, aumentando le capacità di comunicazione wireless ed il trasferimento di energia dei vari package, si può aumentare il grado di modularità.
La figura 6k illustra schematicamente un sistema 600 in uno stato non assemblato, in cui la prima porzione 600a può avere qualsiasi configurazione appropriata, ad esempio una pluralità di package o IC comunicanti gli uni con gli altri, ad esempio come indicato dalla comunicazione orizzontale H. Similmente, può essere fornita la seconda porzione 600b e può avere una configurazione appropriata, in cui anche tra i vari componenti della porzione 600b può essere stabilita una comunicazione desiderata. Va apprezzato il fatto che per via della modularità del sistema 600 qualsiasi componente appropriato può essere combinato o può essere sostituito con altri componenti, in modo da aumentare la flessibilità complessiva nel progettare sistemi elettronici complessi sulla base di un numero limitato di componenti diversi. In altri casi, la natura modulare del sistema 600 può migliorare il processo di assemblaggio del sistema 600.
Come mostrato in figura 61, avvicinando le varie parti del sistema modulare à ̈ perciò possibile stabilire e migliorare la loro comunicazione wireless, formando in tal modo un sistema elettronico compatto, affidabile e facilmente riparabile.
La figura 7a illustra schematicamente un sistema elettronico 700 secondo ulteriori forme di realizzazione illustrative, in cui la comunicazione verticale e orizzontale può essere stabilita sulla base del meccanismo di comunicazione 750 comprendente un materiale continuo che permette la comunicazione wireless nelle direzioni sia verticale sia orizzontale. Come mostrato, il sistema 700 può comprendere una pluralità di IC 702a, 702b includenti circuiti 770 corrispondenti in combinazione con antenne 773 al fine di fornire la comunicazione wireless. A tal fine, il meccanismo di comunicazione 750 può essere fornito in modo da essere posizionato almeno parzialmente sopra le superfici laterali e almeno una superficie principale dell’IC corrispondente, permettendo in tal modo il contatto wireless dei rispettivi circuiti ricetrasmettitori 770 per mezzo dell’ antenna 773 associata. Ad esempio, il meccanismo 750 può comprendere un materiale appropriato, incluse particelle di un tipo appropriato, come discusso precedentemente, che conferisce le proprietà di trasmissione di segnali desiderate al materiale di supporto. Ad esempio, il materiale di base sotto forma di qualsiasi materiale appropriato e dielettrico, quale il materiale di stampaggio, può essere preparato opportunamente incorporando un tipo desiderato di particelle in modo da ottenere aree continue nel materiale di supporto così da coprire porzioni significative di aree superficiali deH’IC corrispondente. Ad esempio, le particelle, quali particelle conduttive, particelle magnetiche, e simili possono essere fornite all’interno di un materiale di supporto, quale il materiale di stampaggio, fornendo in tal modo caratteristiche conduttive o magnetiche sostanzialmente continue cosicché il meccanismo 750 possa collegarsi opportunamente all’ antenna associata 773. Poiché qualsiasi particella può essere distribuita in modo sostanzialmente continuo all’interno di almeno una porzione significativa e continua del meccanismo 750, si stabilisce un accoppiamento corrispondente con qualsiasi IC adiacente o package comprendente meccanismi appropriati per r' accoppiamento al meccanismo 750. NeH’esempio mostrato in figura 7a gli IC 702a e 702b possono comprendere o possono essere associati a un meccanismo di comunicazione 750 corrispondente, fornendo in tal modo comunicazione wireless verticale tra questi IC, fornendo altresì allo stesso tempo capacità di comunicazione orizzontale, poiché il materiale continuo del meccanismo 750 à ̈ previsto anche sulle superfici laterali dell’IC.
La figura 7b illustra schematicamente il sistema 700, in cui à ̈ possibile stabilire una comunicazione orizzontale e verticale sulla base dei meccanismi di comunicazione 750, come discusso sopra.
Come risultato, la presente invenzione fornisce sistemi elettronici, in cui la connessione à ̈ potenziata usando un meccanismo di comunicazione che fornisce almeno capacità di comunicazione orizzontale senza deteriorare l’integrità elettrica dei chip di circuito integrato. Le forme di realizzazione illustrative descritte sopra possono essere modificate e variate secondo i requisiti di sistemi elettronici complessi, ad esempio selezionando qualsiasi numero appropriato di chip di circuito integrato di tipo uguale o diverso. Inoltre, diversi tipi di meccanismi di comunicazione possono essere implementati nello stesso sistema elettronico, se ritenuto appropriato. Ad esempio, qualsiasi tale configurazione ibrida può includere il meccanismo di comunicazione 350, come discusso sopra, in combinazione con uno o più dei meccanismi di comunicazione 450, 550, 650 e 750. Inoltre, il grado di comunicazione wireless può essere selezionato secondo i requisiti complessivi, ad esempio in termini di complessità dei singoli IC, compatibilità con le tecniche di fabbricazione per fornire cert t ipi di porzioni di circuito come richiesto per canali di comunicazione wireless, e simili . Inoltre, i sistemi elettronici che comprendono uno o più dei meccanismi di comunicazione sopra identificati possono anche essere combinati prontamente con qualsiasi regime di contatto convenzionale al f ine di ottenere i l grado elevato desiderato di connettività a l l’ interno di un sistema elettronico complesso.
Quindi, la connettività di IC e package può essere aumentata considerevolmente , riducendo perciò le dimensioni dei sistemi elettronici , riducendo allo stesso tempo anche la complessità del routing nei PCB e riducendo i l requisito di complessi collegamenti cablati e wireless esterni per collegare le PCB del sistema elettronico.
Grazie al la connettività superiore, i sistemi elettronici possono essere progettati in modo da operare a frequenze elevate, garantendo al tempo stesso comunque un’affidabilità elevata.
Inoltre, i l livello di standardizzazione tra i vari IC, package e sistemi viene perciò aumentato, dando come risultato in tal modo tecniche di fabbricazione e assemblaggio molto efficienti .

Claims (20)

  1. RIVENDICAZIONI 1. Sistema elettronico comprendente un chip di circuito integrato, formato da un substrato su cui à ̈ presente un circuito integrato, avente una superficie superiore di chip, una superficie inferiore di chip disposta in modo opposto e una superficie laterale di chip, un package che ospita detto chip di circuito integrato e comprendente una superficie superiore di package, una superficie inferiore di package e una superficie laterale di package e un meccanismo di comunicazione comprendente un’area terminale di comunicazione e una struttura di comunicazione formata in un materiale isolante sopra almeno una di detta superficie laterale di chip e detta superficie laterale di package, detta area terminale di comunicazione essendo isolata elettricamente da almeno detto substrato tramite detto materiale isolante.
  2. 2. Sistema elettronico secondo la rivendicazione 1 , in cui detto materiale isolante à ̈ formato sopra almeno una di detta superficie superiore di chip e detta superficie inferiore di chip e si estende sopra almeno una porzione di detta superficie laterale di chip.
  3. 3. Sistema elettronico secondo la rivendicazione 2, in cui detta struttura di comunicazione in detto materiale isolante comprende una linea conduttiva estendentesi dall’area terminale di contatto sopra una di detta superficie inferiore di chip e detta superficie superiore di chip a detta area terminale di comunicazione.
  4. 4. Sistema elettronico secondo la rivendicazione 2 o 3, in cui detta area terminale di comunicazione ha formato su di essa un materiale di contatto conduttivo configurato per permettere il contatto elettrico e meccanico diretto con detto package.
  5. 5. Sistema elettronico secondo una qualsiasi delle rivendicazioni da 2 a 4, comprendente inoltre un secondo chip di circuito integrato comprendente un secondo meccanismo di comunicazione includente un’area terminale di comunicazione formata sopra una superficie laterale di chip di detto secondo chip di circuito integrato, in cui detto chip di circuito integrato e detto secondo chip di circuito integrato sono disposti per comunicare tra loro.
  6. 6. Sistema elettronico secondo la rivendicazione 5, in cui detto substrato di detto chip di circuito integrato à ̈ collegato ad un substrato di detto secondo chip di circuito integrato in modo da stabilire detta comunicazione.
  7. 7. Sistema elettronico secondo la rivendicazione 5, in cui detto chip di circuito integrato à ̈ posizionato sopra detto secondo chip di circuito integrato in modo da stabilire detta comunicazione attraverso un substrato di detto secondo chip di circuito integrato e un’area terminale di comunicazione formata sopra una superficie superiore di chip di detto secondo chip di circuito integrato.
  8. 8. Sistema elettronico secondo la rivendicazione 5, in cui detto chip di circuito integrato e detto secondo chip di circuito integrato sono disposti lateralmente affiancati e detto materiale isolante à ̈ formato sopra detto chip di circuito integrato e detto secondo chip di circuito integrato in modo da stabilire detta comunicazione.
  9. 9. Sistema elettronico secondo la rivendicazione 5, in cui detto chip di circuito integrato e detto secondo chip di circuito integrato sono disposti lateralmente affiancati, in cui detta seconda area terminale di comunicazione di detto secondo chip di circuito integrato à ̈ formata in un secondo materiale isolante e detta comunicazione à ̈ stabilita per mezzo di dette aree terminali di comunicazione di detto primo e secondo meccanismo di comunicazione.
  10. 10. Sistema elettronico secondo una qualsiasi delle rivendicazioni da 1 a 9, in cui detto meccanismo di comunicazione comprende almeno un’area terminale di comunicazione che à ̈ configurata per lo scambio di segnali wireless.
  11. 11. Sistema elettronico secondo la rivendicazione 10, in cui detta almeno un’area terminale di comunicazione à ̈ configurata per lo scambio di segnali capacitivi o induttivi.
  12. 12. Sistema elettronico secondo la rivendicazione 10, in cui detta almeno un’area terminale di comunicazione à ̈ configurata per lo scambio di segnali ottici.
  13. 13. Sistema elettronico secondo una qualsiasi delle rivendicazioni da 1 a 12, comprendente inoltre una porzione di circuito configurabile collegata a detto meccanismo di comunicazione e configurata per permettere la modifica di detto meccanismo di comunicazione.
  14. 14. Sistema elettronico secondo le rivendicazioni 5 e 13, in cui detta porzione di circuito configurabile à ̈ configurata per permettere la modifica di detta comunicazione tra detto chip di circuito integrato e detto secondo chip di circuito integrato.
  15. 15. Sistema elettronico secondo la rivendicazione 1 , in cui detta area terminale di comunicazione à ̈ formata in una superficie laterale di package in modo da permettere la comunicazione cablata e/o wireless con un secondo package.
  16. 16. Sistema elettronico secondo la rivendicazione 15, in cui detta area terminale di comunicazione à ̈ collegata a detto chip di circuito integrato tramite un filo di collegamento.
  17. 17. Sistema elettronico secondo la rivendicazione 15, in cui detto package comprende un substrato flessibile includete detta struttura di comunicazione.
  18. 18. Sistema elettronico secondo una qualsiasi delle rivendicazioni da 1 a 17, in cui detto meccanismo di comunicazione comprende una prima parte formata in detto package e una seconda parte che si estende fuori da detto package e che à ̈ collegata a detta prima parte, in cui detta seconda parte comprende almeno detta area terminale di comunicazione.
  19. 19. Sistema elettronico secondo qualsiasi delle rivendicazioni precedenti, comprendente inoltre una struttura di comunicazione wireless per scambiare almeno uno di segnali e potenza tra detto chip di circuito integrato e almeno un ulteriore chip di circuito integrato usando una prima struttura di comunicazione wireless formata in detto chip di circuito integrato e una seconda struttura di comunicazione wireless formata in detto almeno un ulteriore chip di circuito integrato.
  20. 20. Sistema elettronico secondo qualsiasi delle rivendicazioni precedenti, in cui detta area terminale di comunicazione e detta struttura di comunicazione sono formate come un materiale continuo.
IT000060A 2012-03-19 2012-03-19 Sistema elettronico avente un' aumentata connessione tramite l'uso di canali di comunicazione orizzontali e verticali ITVI20120060A1 (it)

Priority Applications (5)

Application Number Priority Date Filing Date Title
IT000060A ITVI20120060A1 (it) 2012-03-19 2012-03-19 Sistema elettronico avente un' aumentata connessione tramite l'uso di canali di comunicazione orizzontali e verticali
US13/801,354 US9881911B2 (en) 2012-03-19 2013-03-13 Electronic system having increased coupling by using horizontal and vertical communication channels
US15/839,501 US10453833B2 (en) 2012-03-19 2017-12-12 Electronic system having increased coupling by using horizontal and vertical communication channels
US15/848,756 US10319708B2 (en) 2012-03-19 2017-12-20 Electronic system having increased coupling by using horizontal and vertical communication channels
US16/389,475 US10861842B2 (en) 2012-03-19 2019-04-19 Electronic system having increased coupling by using horizontal and vertical communication channels

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT000060A ITVI20120060A1 (it) 2012-03-19 2012-03-19 Sistema elettronico avente un' aumentata connessione tramite l'uso di canali di comunicazione orizzontali e verticali

Publications (1)

Publication Number Publication Date
ITVI20120060A1 true ITVI20120060A1 (it) 2013-09-20

Family

ID=46001630

Family Applications (1)

Application Number Title Priority Date Filing Date
IT000060A ITVI20120060A1 (it) 2012-03-19 2012-03-19 Sistema elettronico avente un' aumentata connessione tramite l'uso di canali di comunicazione orizzontali e verticali

Country Status (2)

Country Link
US (4) US9881911B2 (it)
IT (1) ITVI20120060A1 (it)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITVI20120145A1 (it) * 2012-06-15 2013-12-16 St Microelectronics Srl Struttura comprensiva di involucro comprendente connessioni laterali
US9070644B2 (en) * 2013-03-15 2015-06-30 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging mechanisms for dies with different sizes of connectors
JP2015005637A (ja) * 2013-06-21 2015-01-08 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
US9397035B2 (en) * 2013-11-20 2016-07-19 Yuci Shen Integrated ingot for TSV substrates and method for making the same
DE102015101023A1 (de) * 2015-01-23 2016-07-28 Pilz Gmbh & Co. Kg Elektronisches Sicherheitsschaltgerät
WO2017078709A1 (en) * 2015-11-04 2017-05-11 Intel Corporation Three-dimensional small form factor system in package architecture
CN105844020A (zh) * 2016-03-23 2016-08-10 中国电子科技集团公司第十研究所 复杂电子系统的抽象集成设计方法
US11011537B2 (en) * 2016-09-30 2021-05-18 Intel Corporation Vertical interconnect methods for stacked device architectures using direct self assembly with high operational parallelization and improved scalability
JP6800788B2 (ja) * 2017-03-15 2020-12-16 キオクシア株式会社 半導体記憶装置
US10978426B2 (en) * 2018-12-31 2021-04-13 Micron Technology, Inc. Semiconductor packages with pass-through clock traces and associated systems and methods
KR102653213B1 (ko) * 2019-05-13 2024-04-01 삼성전기주식회사 반도체 패키지
US20200402913A1 (en) * 2019-06-19 2020-12-24 Invensas Corporation Connecting multiple chips using an interconnect device
US11410897B2 (en) * 2019-06-27 2022-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure having a dielectric layer edge covering circuit carrier
US20210265253A1 (en) * 2020-02-25 2021-08-26 Tokyo Electron Limited Split substrate interposer with integrated passive device
US11804469B2 (en) 2020-05-07 2023-10-31 Invensas Llc Active bridging apparatus
US11373977B1 (en) 2020-09-15 2022-06-28 Rockwell Collins, Inc. System-in-package (SiP) with vertically oriented dielets
US11264357B1 (en) 2020-10-20 2022-03-01 Invensas Corporation Mixed exposure for large die

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050040508A1 (en) * 2003-08-22 2005-02-24 Jong-Joo Lee Area array type package stack and manufacturing method thereof
US20100038765A1 (en) * 2008-08-13 2010-02-18 Samsung Electronics Co., Ltd. Semiconductor package and method for manufacturing the same

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5646446A (en) 1995-12-22 1997-07-08 Fairchild Space And Defense Corporation Three-dimensional flexible assembly of integrated circuits
US6172874B1 (en) * 1998-04-06 2001-01-09 Silicon Graphics, Inc. System for stacking of integrated circuit packages
US6262895B1 (en) * 2000-01-13 2001-07-17 John A. Forthun Stackable chip package with flex carrier
US6450704B1 (en) * 2000-10-05 2002-09-17 Corona Optical Systems, Inc. Transparent substrate and hinged optical assembly
US6815254B2 (en) 2003-03-10 2004-11-09 Freescale Semiconductor, Inc. Semiconductor package with multiple sides having package contacts
TW591593B (en) 2003-05-15 2004-06-11 Au Optronics Corp Digital data driver and LCD
JP2005017817A (ja) 2003-06-27 2005-01-20 Pioneer Electronic Corp 映像信号供給装置と映像表示端末装置及び当該装置における信号入力端子選択方法
KR100739929B1 (ko) 2003-08-11 2007-07-16 마츠시타 덴끼 산교 가부시키가이샤 텔레비전 수상기 및 외부 기기
JP3882830B2 (ja) 2004-06-24 2007-02-21 ソニー株式会社 信号処理装置、信号処理方法
US20070052733A1 (en) 2005-09-07 2007-03-08 Seiko Epson Corporation Image display device and projector
US8319894B2 (en) 2006-02-09 2012-11-27 Canon Kabushiki Kaisha Display apparatus capable of discriminating the type of input signal from different signals
JP4525674B2 (ja) 2006-12-28 2010-08-18 住友電装株式会社 スプライス部の止水構造
JP2009021745A (ja) 2007-07-11 2009-01-29 Sharp Corp 受信機及びそれを備える受信システム
JP4530033B2 (ja) 2007-12-06 2010-08-25 ソニー株式会社 受信装置および受信装置における入力切換制御方法
KR101013562B1 (ko) 2009-01-23 2011-02-14 주식회사 하이닉스반도체 큐브 반도체 패키지
US7923290B2 (en) 2009-03-27 2011-04-12 Stats Chippac Ltd. Integrated circuit packaging system having dual sided connection and method of manufacture thereof
US8008121B2 (en) * 2009-11-04 2011-08-30 Stats Chippac, Ltd. Semiconductor package and method of mounting semiconductor die to opposite sides of TSV substrate
KR20110052880A (ko) * 2009-11-13 2011-05-19 삼성전자주식회사 플립 칩 패키지 및 그의 제조 방법
US20120049334A1 (en) * 2010-08-27 2012-03-01 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Leadframe as Vertical Interconnect Structure Between Stacked Semiconductor Die
US9190371B2 (en) * 2010-12-21 2015-11-17 Moon J. Kim Self-organizing network with chip package having multiple interconnection configurations
US8494086B2 (en) 2011-01-14 2013-07-23 Broadcom Corporation Distortion and aliasing reduction for digital to analog conversion
KR101963387B1 (ko) 2012-12-28 2019-03-28 엘지디스플레이 주식회사 액정표시장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050040508A1 (en) * 2003-08-22 2005-02-24 Jong-Joo Lee Area array type package stack and manufacturing method thereof
US20100038765A1 (en) * 2008-08-13 2010-02-18 Samsung Electronics Co., Ltd. Semiconductor package and method for manufacturing the same

Also Published As

Publication number Publication date
US10319708B2 (en) 2019-06-11
US20130241025A1 (en) 2013-09-19
US10861842B2 (en) 2020-12-08
US20190244948A1 (en) 2019-08-08
US20180130784A1 (en) 2018-05-10
US9881911B2 (en) 2018-01-30
US20180102353A1 (en) 2018-04-12
US10453833B2 (en) 2019-10-22

Similar Documents

Publication Publication Date Title
ITVI20120060A1 (it) Sistema elettronico avente un' aumentata connessione tramite l'uso di canali di comunicazione orizzontali e verticali
TWI758320B (zh) 半導體封裝
CN101519183B (zh) 具有集成电路管芯的微机电系统封装
US20080008477A1 (en) Optical transmission between devices on circuit board
KR20110102384A (ko) 반도체 장치, 그 제조 방법, 밀리파 유전체 내 전송 장치, 그 제조 방법, 및 밀리파 유전체 내 전송 시스템
KR20140061225A (ko) 브리징 블록들에 의한 다중-칩 모듈 연결
KR20150068495A (ko) 플립 칩 실장을 이용하는 웨이퍼 레벨 패키징
JP2008211175A (ja) 接地能力を高めたアンテナ内蔵の３ｄパッケージ構造
US10355337B2 (en) Packaged electronic device with integrated electronic circuits having transceiving antennas
EP3547363B1 (en) Electronic assembly and electronic system with impedance matched interconnect structures
US8736074B2 (en) Multi chip semiconductor device
US10490506B2 (en) Packaged chip and signal transmission method based on packaged chip
US8959759B2 (en) Method for assembling computer modules small in thickness
US20130214390A1 (en) Tsv substrate structure and the stacked assembly thereof
US20040124513A1 (en) High-density multichip module package
KR20120101885A (ko) 패키지 모듈
TW202213546A (zh) 微電子裝置及其製造方法
US10497655B2 (en) Methods, circuits and systems for a package structure having wireless lateral connections
KR20100104855A (ko) 퓨즈를 포함하는 반도체 소자 패키지
TWI852476B (zh) 電子封裝結構及其製造方法
KR20140086417A (ko) 반도체 패키지 및 그 제조방법
US20240055397A1 (en) Through-substrate connections for recessed semiconductor dies
CN205356811U (zh) 电子装置
TW202425254A (zh) 電子封裝結構及其製造方法
CN117784324A (zh) 光电互连结构及其制作方法