KR20110052880A - 플립 칩 패키지 및 그의 제조 방법 - Google Patents

플립 칩 패키지 및 그의 제조 방법 Download PDF

Info

Publication number
KR20110052880A
KR20110052880A KR1020090109587A KR20090109587A KR20110052880A KR 20110052880 A KR20110052880 A KR 20110052880A KR 1020090109587 A KR1020090109587 A KR 1020090109587A KR 20090109587 A KR20090109587 A KR 20090109587A KR 20110052880 A KR20110052880 A KR 20110052880A
Authority
KR
South Korea
Prior art keywords
pad
conductive
conductive magnetic
package
flip chip
Prior art date
Application number
KR1020090109587A
Other languages
English (en)
Inventor
정세영
김남석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090109587A priority Critical patent/KR20110052880A/ko
Priority to US12/906,348 priority patent/US20110115078A1/en
Priority to CN2010105568677A priority patent/CN102074511A/zh
Publication of KR20110052880A publication Critical patent/KR20110052880A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13157—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/1316—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/1318—Molybdenum [Mo] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/2939—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29457—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/2946—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29463—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/2948—Molybdenum [Mo] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/2949—Coating material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/29599—Material
    • H01L2224/29698—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29798—Fillers
    • H01L2224/29799—Base material
    • H01L2224/2989—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/08—Magnetic details
    • H05K2201/083—Magnetic materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/104—Using magnetic force, e.g. to align particles or for a temporary connection during processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

플립 칩 패키지는 자력을 발생시키는 도전성 자성 범프를 갖는다. 자력에 의해 도전성 자성 입자들이 도전성 자성 범프로 유도된다. 따라서, 도전성 자성 범프와 패드 사이에 충분한 수의 도전성 자성 입자들이 배열될 수가 있어서, 패드들 간의 전기적 연결 신뢰성이 보장된다.

Description

플립 칩 패키지 및 그의 제조 방법{FLIP CHIP PACKAGE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 플립 칩 패키지 및 그의 제조 방법에 관한 것으로서, 보다 구체적으로는 도전성 범프를 매개로 패키지 기판과 반도체 칩이 전기적으로 연결되는 구조를 갖는 플립 칩 패키지, 및 이러한 플립 칩 패키지를 제조하는 방법에 관한 것이다.
일반적으로, 반도체 기판에 여러 가지 반도체 공정들을 수행하여 복수개의 반도체 칩들을 형성한다. 그런 다음, 각 반도체 칩들을 인쇄회로기판에 실장하기 위해서, 반도체 칩에 대해서 패키징 공정을 수행하여 반도체 패키지를 형성한다.
반도체 패키지는 반도체 칩과 패키지 기판을 전기적으로 연결시키는 매개체를 포함한다. 전기적 연결 매개체는 도전성 와이어, 범프 등을 포함한다.
범프를 통해서 패키지 기판과 반도체 칩이 연결되는 구조를 갖는 반도체 패키지를 플립 칩 패키지라 칭한다. 또한, 범프가 패키지 기판에 직접 접촉하지 않고, 그 사이에 배치된 전도성 입자들을 통해서 패키지 기판과 범프가 전기적으로 연결되는 구조를 갖는 유형의 플립 패키지도 있다.
전도성 입자들이 내장된 전기적 연결 매체는 이방성 전도 접착제(anisotropic conductive adhesive)를 포함한다. 또한, 이방성 전도 접착제는 이방성 전도 필름, 이방성 전도 페이스트 등을 포함한다. 전도성 입자들이 범프와 패키지 기판의 패드 사이에 위치하여, 범프와 패드를 전기적으로 연결시킨다. 따라서, 범프와 패드 사이에 위치한 전도성 입자의 수가 범프 구조물과 패드 간의 전기적 연결 신뢰성을 결정하게 된다.
패드의 폭이 넓은 경우에는, 패드와 범프 간에 충분한 수의 전도성 입자가 존재할 수가 있다. 그러나, 반도체 칩의 크기가 점진적으로 줄어들고 있는 추세에 따라 패드의 폭이 매우 좁을 경우, 패드와 범프 사이에 위치하는 전도성 입자의 수는 상대적으로 적게 된다. 이로 인하여, 범프와 패드 사이의 전기적 연결이 차단되는 불량이 빈번하게 발생된다.
본 발명은 좁은 폭의 패드와 범프 사이에 충분한 수의 도전성 입자가 존재하도록 하여 반도체 칩과 패키지 기판 간의 전기적 접속 신뢰도를 향상시킬 수 있는 플립 칩 패키지를 제공한다.
또한, 본 발명은 상기된 플립 칩 패키지를 제조하는 방법을 제공한다.
본 발명의 일 견지에 따른 플립 칩 패키지는 반도체 칩, 패키지 기판, 도전성 자성 범프 및 이방성 전도 부재를 포함한다. 반도체 칩은 제 1 패드를 갖는다. 패키지 기판은 상기 반도체 칩의 제 1 패드와 대향하는 제 2 패드를 갖는다. 도전성 자성 범프는 상기 반도체 칩과 상기 패키지 기판 사이에 개재되어, 자력(magnetic force)을 발생시킨다. 이방성 전도 부재는 상기 반도체 칩과 상기 패키지 기판 사이를 채운다. 또한, 이방성 전도 부재는 상기 자력에 의해 상기 도전성 자성 범프로 유도되어 상기 제 1 패드와 상기 제 2 패드를 전기적으로 연결시키는 도전성 자성 입자(conductive magnetic particle)들을 갖는다.
본 발명의 일 실시예에 따르면, 상기 도전성 자성 범프는 상기 제 1 패드, 또는 상기 제 2 패드 상에 형성될 수 있다.
본 발명의 다른 실시예에 따르면, 상기 도전성 자성 범프는 상기 제 1 패드 상에 형성된 제 1 범프, 및 상기 제 2 패드 상에 형성된 제 2 범프를 포함할 수 있다.
본 발명의 또 다른 실시예에 따르면, 플립 칩 패키지는 상기 패키지 기판에 실장된 외부 접속 단자를 더 포함할 수 있다.
본 발명의 다른 견지에 따른 플립 칩 패키지의 제조 방법에 따르면, 제 1 패드를 갖는 반도체 칩의 상부에 상기 제 1 패드와 대향하는 제 2 패드를 갖는 패키지 기판을 배치한다. 상기 반도체 칩과 상기 패키지 기판 사이에 자력(magnetic force)을 발생시키는 도전성 자성 범프를 형성한다. 상기 자력에 의해 상기 도전성 자성 범프로 유도되어 상기 제 1 패드와 상기 제 2 패드를 전기적으로 연결시키는 도전성 자성 입자(conductive magnetic particle)들을 갖는 이방성 전도 부재(anisotropic conductive member)로 상기 반도체 칩과 상기 패키지 기판 사이를 채운다.
본 발명의 일 실시예에 따르면, 상기 도전성 자성 범프는 상기 제 1 패드 또는 상기 제 2 패드 상에 형성할 수 있다.
본 발명의 다른 실시예에 따르면, 상기 도전성 자성 범프를 형성하는 단계는 상기 제 1 패드 상에 제 1 범프를 형성하는 단계, 및 상기 제 2 패드 상에 제 2 범프를 형성하는 단계를 포함할 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 제조 방법은 상기 패키지 기판에 외부 접속 단자를 실장하는 단계를 더 포함할 수 있다.
상기와 같은 본 발명에 따르면, 도전성 자성 범프로부터 발생된 자력에 의해 도전성 자성 입자들이 도전성 자성 범프로 유도된다. 따라서, 도전성 자성 범프와 패드 사이에 충분한 수의 도전성 자성 입자들이 배열될 수가 있어서, 패드들 간의 전기적 연결 신뢰성이 보장된다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어 야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
실시예 1
도 1은 본 발명의 제 1 실시예에 따른 플립 칩 패키지를 나타낸 단면도이고, 도 2는 도 1의 플립 칩 패키지의 이방성 전도 부재에 내장된 도전성 자성 입자를 확대해서 나타낸 단면도이다.
도 1을 참조하면, 본 실시예에 따른 플립 칩 패키지(100)는 반도체 칩(110), 패키지 기판(120), 도전성 자성 범프(130), 이방성 전도 부재(140) 및 외부접속단자(150)들을 포함한다.
반도체 칩(110)은 복수개의 제 1 패드(112)들을 갖는다. 본 실시예에서, 제 1 패드(112)들이 하부를 향하도록 반도체 칩(110)이 배치된다.
패키지 기판(120)은 반도체 칩(110)의 하부에 배치된다. 패키지 기판(120)은 복수개의 제 2 패드(122)들을 갖는다. 본 실시예에서, 제 2 패드(122)들은 패키지 기판(120)의 상부면에 배열된다. 따라서, 제 1 패드(112)들과 제 2 패드(122)들은 서로 대향한다.
도전성 자성 범프(130)가 제 1 패드(112)와 제 2 패드(122) 사이에 배치된다. 도전성 자성 범프(130)는 제 1 패드(112)와 접촉하고 있으므로, 제 1 패드(112)와 전기적으로 연결된다. 반면에, 도전성 자성 범프(130)는 제 2 패드(112)와 접촉하지 않고, 제 2 패드(122)로부터 이격되어 있다. 즉, 도전성 자성 범프(130)는 제 2 패드(122)와는 전기적으로 연결되어 있지 않다.
도전성 자성 범프(130)로부터 발생된 자력이 도전성 자성 범프(134)와 제 2 패드(112) 사이의 공간에 작용한다. 본 실시예에서, 도전성 자성 범프(130)는 니켈, 코발트, 몰리브덴, 철 등과 같은 자성 물질을 이용한 전해 도금 공정 또는 무전해 도금 공정을 통해 형성될 수 있다. 상기와 같은 재질로 이루어진 도전성 자성 범프(134)는 영구자석과 같은 강자성(ferromagnetism)을 갖게 된다. 도전성 자성 범프(130)로부터 발생되는 자력은 전류 밀도 제어를 통한 우선 방위(preferred orientation) 조절로 제어할 수 있다.
이방성 전도 부재(140)는 반도체 칩(110)과 패키지 기판(120) 사이의 공간을 채운다. 이방성 전도 부재(140)는 절연 물질 내에 복수개의 도전 입자(142)들이 내장된 구조를 갖는다. 예를 들면, 이방성 전도 부재(140)는 이방성 전도 접착제 또는 이방성 전도 페이스트를 포함할 수 있다.
본 실시예에서, 이방성 전도 부재(140)에 내장된 도전 입자(142)들은 자성을 갖는다. 도 2에 도시된 바와 같이, 도전성 자성 입자(142)는 원형의 폴리머 코어(143), 폴리머 코어(143)의 외주면에 도금된 니켈막(144), 니켈막(144)의 외주면에 도금된 금막(145), 및 금막(145)의 외주면에 형성된 폴리머층(146)을 포함할 수 있다. 특히, 전해 도금 공정 또는 무전해 도금 공정을 통해 형성된 니켈막(144)이 자성을 갖게 되므로, 도전성 자성 입자(142)들이 자성을 띠게 된다. 다른 실시예에서, 도전성 자성 입자(142)는 코발트, 몰리브덴, 철 등과 같은 자성 물질을 포함할 수 있다.
따라서, 도전성 자성 범프(130)로부터 발생된 자력이 도전성 자성 입자(142)들에 작용하게 되어, 도전성 자성 입자(142)들은 도전성 자성 범프(130) 방향으로 유도된다. 그러므로, 도전성 자성 범프(130)와 제 2 패드(122) 사이의 공간에 많은 수의 도전성 자성 입자(142)들이 분포된다. 특히, 좁은 폭을 갖는 제 1 패드(112)와 제 2 패드(122) 사이에 충분한 수의 도전성 자성 입자(142)들이 존재하게 된다. 결과적으로, 충분한 수의 도전성 자성 입자(142)들을 매개로 도전성 자성 범프(130)와 제 2 패드(122)가 전기적으로 연결되므로, 반도체 칩(110)과 패키지 기판(120) 간의 전기적 연결 신뢰도가 대폭 향상될 수 있다.
외부접속단자(150)들은 패키지 기판(120)의 하부면에 실장된다. 외부접속단자(150)들은 제 2 패드(122)와 전기적으로 연결되어 있다. 본 실시예에서, 외부접속단자(150)들은 솔더 볼을 포함할 수 있다.
도 3 및 도 4는 도 1의 플립 칩 패키지(100)를 제조하는 방법을 순차적으로 나타낸 단면도들이다.
도 3을 참조하면, 반도체 칩(110)의 제 1 패드(112) 상에 도전성 자성 범프(130)를 형성한다. 본 실시예에서, 도전성 자성 범프(130)는 자성 물질을 이용한 전해 도금 공정 또는 무전해 도금 공정을 통해 형성할 수 있다. 자성 물질의 예로서는 니켈, 코발트, 몰리브덴, 철 등을 들 수 있다.
도 4를 참조하면, 도전성 자성 범프(130)와 제 1 패드(112)가 하부를 향하도록 반도체 칩(110)을 패키지 기판(120)의 상부에 배치한다. 반도체 칩(110)과 패키지 기판(120) 사이의 공간을 이방성 전도 부재(140)로 채운다. 본 실시예에서, 이방성 전도 부재(140)는 도전성 자성 입자(142)들이 내장된 이방성 전도 접착제 또는 이방성 전도 페이스트를 포함할 수 있다.
솔더 볼과 같은 외부접속단자(150)들을 패키지 기판(120)에 실장하여, 도 1의 플립 칩 패키지(100)를 완성한다.
실시예 2
도 5는 본 발명의 제 2 실시예에 따른 플립 칩 패키지를 나타낸 단면도이다.
본 실시예에 따른 플립 칩 패키지(100a)는 도전성 자성 범프를 제외하고는 실시예 1에 따른 플립 칩 패키지(100)와 실질적으로 동일한 구성요소들을 포함한다. 따라서, 동일한 구성요소들은 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략한다.
도 5를 참조하면, 본 실시예에 따른 플립 칩 패키지(100a)의 도전성 자성 범프(130a)는 패키지 기판(120)의 제 2 패드(122) 상에 형성된다. 반면에, 반도체 칩(110)의 제 1 패드(112) 상에는 도전성 자성 범프가 형성되지 않는다.
도 6 및 도 7은 도 5의 플립 칩 패키지(100a)를 제조하는 방법을 순차적으로 나타낸 단면도들이다.
도 6을 참조하면, 패키지 기판(120)의 제 2 패드(122) 상에 도전성 자성 범프(130a)를 형성한다.
도 7을 참조하면, 제 1 패드(112)가 도전성 자성 범프(130a)를 향하도록 반도체 칩(110)을 패키지 기판(120)의 상부에 배치한다. 반도체 칩(110)과 패키지 기판(120) 사이의 공간을 이방성 전도 부재(140)로 채운다.
솔더 볼과 같은 외부접속단자(150)들을 패키지 기판(120)에 실장하여, 도 5 의 플립 칩 패키지(100a)를 완성한다.
실시예 3
도 8은 본 발명의 제 3 실시예에 따른 플립 칩 패키지를 나타낸 단면도이다.
본 실시예에 따른 플립 칩 패키지(100b)는 도전성 자성 범프를 제외하고는 실시예 1에 따른 플립 칩 패키지(100)와 실질적으로 동일한 구성요소들을 포함한다. 따라서, 동일한 구성요소들은 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략한다.
도 8을 참조하면, 본 실시예에 따른 플립 칩 패키지(100b)의 도전성 자성 범프(130b)는 반도체 칩(110)의 제 1 패드(112) 상에 형성된 제 1 범프(132b), 및 패키지 기판(120)의 제 2 패드(122) 상에 형성된 제 2 범프(134b)를 포함한다. 따라서, 실시예 1 및 2와 비교해서, 제 1 범프(132b)와 제 2 범프(134b)로부터 보다 강력한 자력이 이방성 전도 부재(140)의 도전성 자성 입자(142)에 작용될 수 있다.
도 9 내지 도 11은 도 8의 플립 칩 패키지(100b)를 제조하는 방법을 순차적으로 나타낸 단면도들이다.
도 9를 참조하면, 반도체 칩(110)의 제 1 패드(112) 상에 제 1 범프(132b)를 형성한다.
도 10을 참조하면, 패키지 기판(120)의 제 2 패드(122) 상에 제 2 범프(134b)를 형성한다.
도 11을 참조하면, 제 1 패드(112)와 제 2 패드(122)가 마주보도록 반도체 칩(110)을 패키지 기판(120)의 상부에 배치한다. 반도체 칩(110)과 패키지 기판(120) 사이의 공간을 이방성 전도 부재(140)로 채운다.
솔더 볼과 같은 외부접속단자(150)들을 패키지 기판(120)에 실장하여, 도 8의 플립 칩 패키지(100b)를 완성한다.
상술한 바와 같이, 본 발명의 바람직한 실시예에 따르면, 도전성 자성 범프로부터 발생된 자력에 의해 도전성 자성 입자들이 도전성 자성 범프로 유도된다. 따라서, 도전성 자성 범프와 패드 사이에 충분한 수의 도전성 자성 입자들이 배열될 수가 있어서, 패드들 간의 전기적 연결 신뢰성이 보장된다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 제 1 실시예에 따른 플립 칩 패키지를 나타낸 단면도이다.
도 2는 도 1의 플립 칩 패키지의 이방성 전도 부재에 내장된 도전성 자성 입자를 확대해서 나타낸 단면도이다.
도 3 및 도 4는 도 1의 플립 칩 패키지를 제조하는 방법을 순차적으로 나타낸 단면도들이다.
도 5는 본 발명의 제 2 실시예에 따른 플립 칩 패키지를 나타낸 단면도이다.
도 6 및 도 7은 도 5의 플립 칩 패키지를 제조하는 방법을 순차적으로 나타낸 단면도들이다.
도 8은 본 발명의 제 3 실시예에 따른 플립 칩 패키지를 나타낸 단면도이다.
도 9 내지 도 11은 도 8의 플립 칩 패키지를 제조하는 방법을 순차적으로 나타낸 단면도들이다.
- 도면의 주요 부분에 대한 부호의 설명 -
110 ; 반도체 칩 112 ; 제 1 패드
120 ; 패키지 기판 122 ; 제 2 패드
130 ; 도전성 자성 범프 140 ; 이방성 전도 부재
142 ; 도전성 자성 입자 150 ; 외부접속단자

Claims (14)

  1. 제 1 패드를 갖는 반도체 칩;
    상기 반도체 칩의 제 1 패드와 대향하는 제 2 패드를 갖는 패키지 기판;
    상기 반도체 칩과 상기 패키지 기판 사이에 개재되고, 자력(magnetic force)을 발생시키는 도전성 자성 범프; 및
    상기 반도체 칩과 상기 패키지 기판 사이를 채우고, 상기 자력에 의해 상기 도전성 자성 범프로 유도되어 상기 제 1 패드와 상기 제 2 패드를 전기적으로 연결시키는 도전성 자성 입자(conductive magnetic particle)들을 갖는 이방성 전도 부재(anisotropic conductive member)를 포함하는 플립 칩 패키지.
  2. 제 1 항에 있어서, 상기 도전성 자성 범프는 상기 제 1 패드 상에 형성된 플립 칩 패키지.
  3. 제 1 항에 있어서, 상기 도전성 자성 범프는 상기 제 2 패드 상에 형성된 플립 칩 패키지.
  4. 제 1 항에 있어서, 상기 도전성 자성 범프는
    상기 제 1 패드 상에 형성된 제 1 범프; 및
    상기 제 2 패드 상에 형성된 제 2 범프를 포함하는 플립 칩 패키지.
  5. 제 1 항에 있어서, 상기 도전성 자성 범프는 니켈, 코발트, 몰리브덴 또는 철을 포함하는 플립 칩 패키지.
  6. 제 1 항에 있어서, 상기 도전성 자성 입자들은 니켈, 코발트, 몰리브덴 또는 철을 포함하는 플립 칩 패키지.
  7. 제 1 항에 있어서, 상기 이방성 전도 부재는 이방성 전도 접착제 또는 이방성 전도 페이스트를 포함하는 플립 칩 패키지.
  8. 제 1 항에 있어서, 상기 패키지 기판에 실장된 외부 접속 단자를 더 포함하는 플립 칩 패키지.
  9. 제 1 패드를 갖는 반도체 칩의 상부에 상기 제 1 패드와 대향하는 제 2 패드를 갖는 패키지 기판을 배치하는 단계;
    상기 반도체 칩과 상기 패키지 기판 사이에 자력(magnetic force)을 발생시키는 도전성 자성 범프를 형성하는 단계; 및
    상기 자력에 의해 상기 도전성 자성 범프로 유도되어 상기 제 1 패드와 상기 제 2 패드를 전기적으로 연결시키는 도전성 자성 입자(conductive magnetic particle)들을 갖는 이방성 전도 부재(anisotropic conductive member)로 상기 반 도체 칩과 상기 패키지 기판 사이를 채우는 단계를 포함하는 플립 칩 패키지의 제조 방법.
  10. 제 9 항에 있어서, 상기 도전성 자성 범프는 상기 제 1 패드 상에 형성하는 플립 칩 패키지의 제조 방법.
  11. 제 9 항에 있어서, 상기 도전성 자성 범프는 상기 제 2 패드 상에 형성하는 플립 칩 패키지의 제조 방법.
  12. 제 9 항에 있어서, 상기 도전성 자성 범프를 형성하는 단계는
    상기 제 1 패드 상에 제 1 범프를 형성하는 단계; 및
    상기 제 2 패드 상에 제 2 도전성 범프를 형성하는 단계를 포함하는 플립 칩 패키지의 제조 방법.
  13. 제 9 항에 있어서, 상기 도전성 자성 범프는 전해 도금 공정 또는 무전해 도금 공정을 통해서 형성하는 플립 칩 패키지의 제조 방법.
  14. 제 9 항에 있어서, 상기 패키지 기판에 외부 접속 단자를 실장하는 단계를 더 포함하는 플립 칩 패키지의 제조 방법.
KR1020090109587A 2009-11-13 2009-11-13 플립 칩 패키지 및 그의 제조 방법 KR20110052880A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020090109587A KR20110052880A (ko) 2009-11-13 2009-11-13 플립 칩 패키지 및 그의 제조 방법
US12/906,348 US20110115078A1 (en) 2009-11-13 2010-10-18 Flip chip package
CN2010105568677A CN102074511A (zh) 2009-11-13 2010-11-12 倒装芯片封装件和制造该倒装芯片封装件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090109587A KR20110052880A (ko) 2009-11-13 2009-11-13 플립 칩 패키지 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR20110052880A true KR20110052880A (ko) 2011-05-19

Family

ID=44010689

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090109587A KR20110052880A (ko) 2009-11-13 2009-11-13 플립 칩 패키지 및 그의 제조 방법

Country Status (3)

Country Link
US (1) US20110115078A1 (ko)
KR (1) KR20110052880A (ko)
CN (1) CN102074511A (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130199831A1 (en) * 2012-02-06 2013-08-08 Christopher Morris Electromagnetic field assisted self-assembly with formation of electrical contacts
ITVI20120060A1 (it) 2012-03-19 2013-09-20 St Microelectronics Srl Sistema elettronico avente un' aumentata connessione tramite l'uso di canali di comunicazione orizzontali e verticali
JP6477794B2 (ja) * 2012-04-23 2019-03-06 日亜化学工業株式会社 発光装置
JP2013243344A (ja) * 2012-04-23 2013-12-05 Nichia Chem Ind Ltd 発光装置
US9142475B2 (en) * 2013-08-13 2015-09-22 Intel Corporation Magnetic contacts
CN103730438A (zh) * 2013-11-26 2014-04-16 三星半导体(中国)研究开发有限公司 芯片封装件及其制造方法
KR102157942B1 (ko) 2014-09-26 2020-09-21 인텔 코포레이션 플렉시블 패키징 아키텍처
KR102389772B1 (ko) 2015-12-03 2022-04-21 삼성전자주식회사 반도체 장치 및 이의 제조 방법
CN114882790B (zh) * 2022-04-24 2023-06-16 绵阳惠科光电科技有限公司 异方性导电胶和显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4737112A (en) * 1986-09-05 1988-04-12 American Telephone And Telegraph Company, At&T Bell Laboratories Anisotropically conductive composite medium
KR100290993B1 (ko) * 1995-06-13 2001-08-07 이사오 우치가사키 반도체장치,반도체탑재용배선기판및반도체장치의제조방법
JPH1084014A (ja) * 1996-07-19 1998-03-31 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP2003187885A (ja) * 2001-12-20 2003-07-04 Sony Corp 異方性導電フィルムおよび異方性導電フィルムの製造方法ならびに電子部品の実装体
JP2005311293A (ja) * 2004-03-26 2005-11-04 Seiko Epson Corp 半導体チップ、半導体装置、半導体装置の製造方法及び電子機器
US7081675B2 (en) * 2004-08-16 2006-07-25 Telephus Inc. Multilayered anisotropic conductive adhesive for fine pitch
US20060280912A1 (en) * 2005-06-13 2006-12-14 Rong-Chang Liang Non-random array anisotropic conductive film (ACF) and manufacturing processes
JP5151053B2 (ja) * 2006-03-30 2013-02-27 富士通セミコンダクター株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
CN102074511A (zh) 2011-05-25
US20110115078A1 (en) 2011-05-19

Similar Documents

Publication Publication Date Title
KR20110052880A (ko) 플립 칩 패키지 및 그의 제조 방법
TWI550782B (zh) 具有路徑電路引線之積體電路封裝系統及其製造方法
JP2009076851A (ja) 実装基板構造物及びその製造方法
US10867952B2 (en) Semiconductor structure and manufacturing method thereof
KR101894125B1 (ko) 반도체 장치의 제조 방법
US20090102049A1 (en) Semiconductor device, layered type semiconductor device using the same, base substrate and semiconductor device manufacturing method
US9041171B2 (en) Programmable interposer with conductive particles
KR101708487B1 (ko) 도전 실리콘 고무 안에 더블 도전 와이어를 포함하는 테스트 소켓, 및 그 제조 방법
KR101565690B1 (ko) 회로기판, 회로기판 제조방법, 전자부품 패키지 및 전자부품 패키지 제조방법
US8981549B2 (en) Multi chip package
KR101789694B1 (ko) 반도체 패키지 테스트 소켓 및 그 제작방법
JP2009277838A (ja) 半導体装置の製造方法、基板トレイ、及び基板収納装置
JP4699089B2 (ja) チップオンフィルム半導体装置
US20110101510A1 (en) Board on chip package substrate and manufacturing method thereof
KR100891652B1 (ko) 반도체 칩 실장용 기판
KR101162506B1 (ko) 반도체 패키지 제조용 인쇄회로기판 및 그 제조 방법
KR20100097845A (ko) 범프 구조물 및 이를 갖는 반도체 패키지
JP4652428B2 (ja) 半導体装置およびその製造方法
KR20110067510A (ko) 패키지 기판 및 그의 제조방법
CN108305864A (zh) 新型端子
KR101131448B1 (ko) 필름 인터포져 제조 방법 및 제조된 필름 인터포져를 이용한 반도체 장치
JPS63228726A (ja) 電気的接続部材及びそれを用いた電気回路部材
KR101168412B1 (ko) 리드 프레임 및 그 제조 방법
JPH05304246A (ja) マルチチップモジュール実装用コネクターおよびこれを用いた実装構造
JP2006108130A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid