KR101789694B1 - 반도체 패키지 테스트 소켓 및 그 제작방법 - Google Patents

반도체 패키지 테스트 소켓 및 그 제작방법 Download PDF

Info

Publication number
KR101789694B1
KR101789694B1 KR1020170041335A KR20170041335A KR101789694B1 KR 101789694 B1 KR101789694 B1 KR 101789694B1 KR 1020170041335 A KR1020170041335 A KR 1020170041335A KR 20170041335 A KR20170041335 A KR 20170041335A KR 101789694 B1 KR101789694 B1 KR 101789694B1
Authority
KR
South Korea
Prior art keywords
layer
support plate
test socket
present
hole
Prior art date
Application number
KR1020170041335A
Other languages
English (en)
Inventor
정상후
Original Assignee
정상후
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정상후 filed Critical 정상후
Priority to KR1020170041335A priority Critical patent/KR101789694B1/ko
Application granted granted Critical
Publication of KR101789694B1 publication Critical patent/KR101789694B1/ko
Priority to PCT/KR2018/003703 priority patent/WO2018182327A1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

반도체 패키지 테스트 소켓 및 그 제작방법이 개시된다. 본 발명의 테스트 소켓은, 내부에 제1관통홀이 형성된 지지 플레이트의 하부에 제1필름층을 배치하고, 상기 제1관통홀에 절연재질의 절연체층을 형성하고, 상기 지지 플레이트 및 상기 절연체층의 상부에 제2필름층을 배치하고, 상기 절연체층에 복수의 제2관통홀을 형성하고, 상기 제2관통홀에 금속미립자를 페이스팅하여 제작한다.

Description

반도체 패키지 테스트 소켓 및 그 제작방법{SEMICONDUCTOR PACKAGE TEST SOCKET AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 반도체 패키지 테스트 소켓 및 그 제작방법에 대한 것이다.
일반적으로, 반도체 패키지 테스트 소켓은 패키징 공정까지 완료된 완성된 반도체 패키지를 장착하여 테스트 장비에 연결하는 연결장치로서, 테스트 장비로부터의 전기적 신호를 반도체 패키지에 전달하고 그 신호에 대한 반도체 패키지의 반송신호를 테스트 장비로 다시 전달하여 반도체 패키지가 정상적인 작동을 행하는지 여부를 시험하기 위한 장치이다.
일반적인 반도체 패키지 테스트 소켓은 전기적 신호를 전달하는 도전체와 전기적 간섭을 차단하는 절연체로 구성되어 있다. 그러나 패키지의 소형화로 인해 미세 피치(pitch)화 되면서 도전체 선로제작에 많은 어려움이 있다.
종래에는 반도체 패키지 테스트 소켓 제작시 자력을 이용하여 실리콘을 도포하였으나, 자력을 이용하는 경우에는 유전체의 두께가 어느 정도 두께 이상이 되기 어려운 문제점이 있었다.
본 발명이 해결하고자 하는 기술적 과제는, 적층을 통해 절연체 구조층을 형성하여 미세 피치에 대응하능하게 제작되고, 절연체의 두께를 원하는 정도로 두껍게 형성할 수 있는 반도체 패키지 테스트 소켓 및 그 제작방법을 제공하는 것이다.
상기와 같은 기술적 과제를 해결하기 위해, 본 발명의 일실시예의 반도체 패키지 테스트 소켓은, 내부에 제1관통홀이 형성되는 지지 플레이트; 상기 제1관통홀 내부에 배치되고, 복수의 제2관통홀이 형성되며 절연재질로 이루어는 지지부; 상기 복수의 제2관통홀 내부에 형성되는 금속부; 상기 지지부의 상부에 배치되는 보호층; 및 상기 지지부의 하부에 배치되는 내열층을 포함할 수 있다.
본 발명의 일실시예에서, 상기 금속부는, 금속미립자로 이루어질 수 있다.
본 발명의 일실시예에서, 상기 지지부의 높이는 상기 지지 플레이트의 높이에 대응하거나 높을 수 있다.
본 발명의 일실시예에서, 상기 보호층 및 상기 내열층 중 적어도 하나는, 폴리이미드(PI)로 이루어질 수 있다.
또한, 상기와 같은 기술적 과제를 해결하기 위해, 본 발명의 일실시예의 반도체 패키지 테스트 소켓 제작방법은, 내부에 제1관통홀이 형성된 지지 플레이트의 하부에 제1필름층을 배치하는 단계; 상기 제1관통홀에 절연재질의 절연체층을 형성하는 단계; 상기 지지 플레이트 및 상기 절연체층의 상부에 제2필름층을 배치하는 단계; 상기 절연체층에 복수의 제2관통홀을 형성하는 단계; 및 상기 제2관통홀에 금속미립자를 페이스팅하는 단계를 포함할 수 있다.
본 발명의 일실시예에서, 상기 절연체층을 형성하는 단계는, 상기 제1관통홀의 형상에 대응하는 절연체층을 배치할 수 있다.
본 발명의 일실시예에서, 상기 절연체층을 형성하는 단계는, 상기 제1관통홀의 형상에 대응하는 절연물질을 도포하여 상기 절연체층을 형성할 수 있다. 이때, 상기 절연체층의 높이는, 상기 지지 플레이트의 높이에 대응할 수 있다.
본 발명의 일실시예에서, 금으로 이루어질 수 있다.
본 발명의 일실시예의 제작방법은, 상기 금속미립자의 페이스팅 이후에, 압축가공 및 경화를 수행하는 단계를 더 포함할 수 있다.
본 발명의 일실시예에서, 상기 제1 및 제2필름층 중 적어도 하나는, 폴리이미드(PI)로 이루어질 수 있다.
상기와 같은 본 발명은, 반도체 테스트 소켓에서 실리콘층에 의해 형성되는 지지부의 두께를 원하는 두께로 형성할 수 있게 하는 효과가 있다.
또한, 본 발명은 미리 형성된 핀을 삽입하는 것이 아니라 실리콘층에 관통홀을 형성하고 이 내부에 금속미립자를 충진함으로써 핀이 어긋나 테스트에 악영향을 미치는 것을 방지하게 하는 효과가 있다.
도 1은 본 발명의 일실시예의 반도체 패키지 테스트 소켓의 단면도이다.
도 2는 본 발명의 일실시예의 반도체 패키지 테스트 소켓의 사시도이다.
도 3은 본 발명의 일실시예의 반도체 패키지 테스트 소켓이 사용되는 상태를 설명하기 위한 단면도이다.
도 4a 내지 도 4g는 본 발명의 일실시예의 반도체 패키지 테스트 소켓의 제조공정을 설명하기 위한 단면도이다.
도 5는 복수의 지지 플레이트가 판형으로 형성된 것을 설명하기 위한 일예시도이다.
본 발명은 다양한 변경을 가할 수 있고 여러가지 실시예를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다.
도 1은 본 발명의 일실시예의 반도체 패키지 테스트 소켓의 단면도이고, 도 2는 본 발명의 일실시예의 반도체 패키지 테스트 소켓의 사시도이다. 도 3은 본 발명의 일실시예의 반도체 패키지 테스트 소켓이 사용되는 상태를 설명하기 위한 단면도이다. 도 3의 경우, 설명의 편의를 위해 간략화하여 도시하였다.
도면에 도시된 바와 같이, 본 발명의 일실시예의 반도체 패키지 테스트 소켓(1)은 지지 플레이트(10)와 테스트 소켓(20)을 포함할 수 있다.
지지 플레이트(10)는 테스트 소켓(20)이 상하 방향으로 이동가능하도록 테스트 소켓(20)을 지지할 수 있다. 지지 플레이트(10)의 각 코너에는 관통홀(10a)이 형성될 수 있다.
본 발명의 일실시예에서는 지지 플레이트(10)의 형상이 육각형이고, 각 코너 및 측부 양측에 관통홀(10a)이 각각 형성되어 있는 것을 예를 들어 설명하고 있으나 이에 한정되는 것은 아니며, 반도체 테스트 디바이스(도시되지 않음)의 형태에 따라 달라질 수 있을 것이다. 지지 플레이트(10)는 금속으로 이루어질 수 있다.
테스트 소켓(20)은 지지부(21)와 지지부(21) 내부의 홀(21a)을 포함하며, 홀(22a)은 금속부(24)가 형성될 수 있다.
지지부(21)는 절연체로서, 예를 들어 실리콘으로 이루어질 수 있다. 다만, 이는 예시적인 것으로서, 탄성력이 있는 플라스틱 재질로 이루어질 수도 있을 것이다. 이에 따라 반도체 소자(3)의 범프(3a)와 테스트 회로기판(5)의 단자(5a) 간의 통전을 위해 반도체 소자(3)가 테스트 소켓(20)을 가압할 때 탄성에 의해 반도체 소자(3)의 범프(3a)가 손상되는 것을 방지할 수 있다.
또한, 지지부(21)의 높이는 지지 플레이트(10)의 높이와 같거나 높을 수 있다. 종래의 경우 자력에 의해 실리콘을 도포하여 지지부(21)의 높이에 제약이 있었으나, 본 발명에 의하면 자력에 의해 예를 들어 실리콘을 도포하지 않고 필름 형태의 실리콘을 배치하므로, 지지 플레이트(10)의 높이와 관계없이 지지부(21)를 형성할 수 있게 된다.
지지부(21)의 상부에는 보호층(22)이 배치될 수 있고, 지지부(21)의 하부에는 내열층(23)이 배치될 수 있다.
보호층(22)은 범프(3a)로부터 지지부(21)를 보호할 수 있다. 범프(3a)가 지지부(21)의 홀(21a)과 접촉하고 상부로부터 가압되는 경우, 지지부(21)의 파손을 방지할 수 있다. 보호층(22)은 지지부(21)에 접착되는 방식으로 형성될 수 있을 것이다.
내열층(23)은 하부의 회로기판(5)으로부터 발생되는 열로부터 지지부(21)를 보호할 수 있다. 내열층(23) 역시 지지부(21)에 접착되는 방식으로 형성될 수도 있을 것이다. 본 발명의 일실시예에서는 내열층(23)이 지지부(21)의 크기와 동일하게 형성되는 것을 예를 들어 설명하고 있으나, 이에 한정되는 것은 아니다. 즉, 내열층(23)이 지지부(21)보다 크게 형성되어 지지 플레이트(10)의 전면에 연장되어 형성되거나 또는 지지 플레이트(10)의 일부까지 연장되어 형성될 수 있다.
보호층(22)과 내열층(23)은 예를 들어 폴리이미드(polyimid, PI)로 형성될 수 있다. PI는 높은 내열성, 전기절연성, 유연성, 불연성 등의 특징을 가지는 것으로서 보호층(22)과 내열층(23)에 적합하다. 다만, 본 발명이 이에 한정되는 것은 아니며 이와 같은 기능을 수행하는 다양한 물질이 보호층(22)과 내열층(23)으로 사용될 수 있을 것이다. 또한, 보호층(23)과 내열층(23)은 동일한 재질로 구성될 수도 있고 또는 다른 재질로 구성될 수 있을 것이다. 또한, 보호층(23)과 내열층(23)의 높이는 동일할 수도 있고 다를 수도 있으며, 테스트 환경에 따라 설정될 수 있을 것이다.
금속부(24)는 지지부(21)의 관통홀(21a)에 형성되는 것으로서, 금속 파우더가 경화되어 형성될 수 있다. 이때 금속 파우더는 예를 들어 금일 수 있으나, 본 발명이 이에 한정되는 것은 아니며, 다양한 금속이 사용될 수 있을 것이다.
금속부(24)는 지지부(21)의 관통홀(21a)에 형성되며, 관통홀(21a)이 형성되는 패턴은 반도체 소자(3)의 범프(3a)에 따라 변경될 수 있을 것이다.
도 4a 내지 도 4i는 본 발명의 일실시예의 반도체 패키지 테스트 소켓의 제조공정을 설명하기 위한 단면도이다.
도 4a에 도시된 바와 같이, 본 발명의 일실시예의 테스트 소켓의 제조를 위해, 지지 플레이트(10)가 준비될 수 있다. 본 발명의 일실시예의 설명에서는 하나의 지지 플레이트(10)만을 도시하여 설명하겠지만, 보통 복수의 지지 플레이트(10)가 하나의 판형으로 형성되어 준비될 수 있을 것이다. 도 5는 복수의 지지 플레이트가 판형으로 형성된 것을 예를 들어 설명하기 위한 일예시도이다.
도 5에 도시된 바와 같이, 복수의 지지 플레이트(10)가 판형으로 형성되어 있을 수 있다.
지지 플레이트(10)의 내부에는 지지부(21) 형성을 위한 관통홀(10b)이 형성되어 있을 수 있다.
이후, 도 4b와 같이, 내열층(23)의 형성을 위한 제1필름층(23a)을 배치할 수 있다. 제1필름층(23a)과 지지 플레이트(10) 사이에는 제1접착층(23b)이 형성되어 제1필름층(23a)이 지지 플레이트(10)에 접착되도록 할 수 있다. 이때 제1필름층(23a)과 제1접착층(23b)의 높이는 거의 동일한 것으로 도시되어 있으나, 이는 본 발명의 일실시예의 설명을 위해 도시한 것으로서, 제1접착층(23b)의 높이는 무시할 수 있을 것이다. 또는, 제1필름층(23a)이 지지 플레이트(10)를 향하는 면에 접착제(도시되지 않음)가 도포되어 있고, 접착제에 의해 지지 플레이트(10)과 제1필름층(23a)이 접착할 수도 있을 것이다. 또는, 제1필름층(23a)이 지지 플레이트(10)를 향하는 면에 접착제(도시되지 않음)가 도포되어 있고, 이후, 스퀴징 및/또는 경화과정에서 접착제가 열에 의해 녹으면서 지지 플레이트(10) 및 실리콘층(21b)과 접착될 수도 있을 것이다.
이하에서는, 실리콘층(21b)을 예를 들어 설명하겠으나, 본 발명의 일실시예에서 지지부(21)의 재질이 실리콘에 한정되는 것이 아님은 자명하다 할 것이다.
이후, 도 4c와 같이, 지지 플레이트(10)의 관통홀(10b)에 실리콘층(21b)을 형성할 수 있다. 이 경우, 관통홀(10b)의 형상에 대응하도록 형성된 필름 형상의 실리콘층(21b)을 배치할 수도 있을 것이고, 또는 관통홀(10b)에 실리콘을 도포하여 실리콘층(21b)을 형성할 수도 있을 것이다.
종래의 경우, 핀을 먼저 형성하고 이 핀이 틀어지는 것을 방지하고 직진성을 유지하기 위해 자기장을 인가하여 실리콘을 도포하였으나, 본 발명의 일실시예에 의하면 핀을 먼저 형성하지 않으므로 실리콘 도포시 자기장을 인가할 필요가 없다.
관통홀(10b)의 형상에 대응하는 형상의 필름 형태의 실리콘층(21b)을 배치하는 경우, 지지 플레이트(10)의 높이와 실리콘층(21b)의 높이는 서로 무관하다. 즉, 실리콘층(21b)의 높이는 지지 플레이트(10)보다 더 높게 형성될 수도 있을 것이다. 또는, 지지 플레이트(10)의 관통홀(10b)에 실리콘을 도포하여 실리콘층(21b)을 형성하는 경우, 실리콘층(21b)의 높이는 지지 플레이트(10)의 높이에 대응하게 형성될 수도 있을 것이다. 이때 실리콘층(21b)의 하부는 제1접착층(23b)에 의해 제1필름층(23a)과 접착할 수 있을 것이다.
이후, 도 4d와 같이, 지지 플레이트(10)와 실리콘층(21b)의 상부에 보호층(22)의 형성을 위한 제2필름층(22a)이 배치될 수 있다. 제2필름층(22a)과 지지 플레이트(10) 사이에는 제2접착층(22b)이 형성되어 제2필름층(22a)이 지지 플레이트(10)와 실리콘층(21b)에 접착되도록 할 수 있다. 이때 제2필름층(22a)과 제2접착층(22b)의 높이는 거의 동일한 것으로 도시되어 있으나, 이는 본 발명의 일실시예의 설명을 위해 도시한 것으로서, 제2접착층(22b)의 높이는 무시할 수 있을 것이다.
또는, 제2필름층(22a)이 지지 플레이트(10)를 향하는 면에 접착제(도시되지 않음)가 도포되어 있고, 접착제에 의해 지지 플레이트(10)과 제2필름층(22a)이 접착할 수도 있을 것이다. 또는, 제2필름층(22a)이 지지 플레이트(10)를 향하는 면에 접착제(도시되지 않음)가 도포되어 있고, 이후, 스퀴징 및/또는 경화과정에서 접착제가 열에 의해 녹으면서 지지 플레이트(10) 및 실리콘층(21b)과 접착될 수도 있을 것이다.
이후 도 4e와 같이 실리콘층(21b)에 천공을 수행하여 관통홀(21a) 및 지지부(21)를 형성할 수 있다. 실리콘층(21b)의 천공은 레이저를 이용하여 수행될 수 있다. 레이저를 이용하여 실리콘층(21b)을 천공하는 경우, 미세 관통홀(21b)을 형성할 수 있으며, 레이저 천공기술과 관련해서는 널리 알려진 바와 같으므로 그 상세한 설명은 생략하기로 한다.
이후, 도 4f와 같이 관통홀(21b)에 금속미립자(24a)를 페이스팅(pasting)할 수 있다. 금속미립자는 예를 들어 금으로 이루어질 수 있으나 본 발명이 이에 한정되는 것은 아니며, 예를 들어 니켈(Ni) 파우더에 금을 도금한 미립자일 수도 있고, 또는 그 위에 탄소나노코팅을 수행한 미립자일 수도 있을 것이며, 더욱 다양한 미립자가 사용될 수 있을 것이다.
이후, 압축가공(squeezing) 및 경화(curing) 공정에 의해 금속미립자(24a)가 금속부(24)로 형성될 수 있으며, 이에 따라, 도 4g와 같이 본 발명의 일실시예의 테스트 소켓(1)이 형성될 수 있다. 도 4g에서, 지지 플레이트(10) 상부의 제1 및 제2필름층(23a, 22a)은 제거되어 있는 것으로 도시되어 있으나, 이중 어느 하나 또는 모두가 제거되지 않을 수도 있을 것이다. 이 경우에도 지지 플레이트(10)의 관통홀(10a) 상하부의 필름층(23a, 22a)은 제거될 수 있을 것임은 자명하다.
이와 같은 본 발명의 일실시예의 반도체 패키지 테스트 소켓(1)은, 실리콘층(21b)에 의해 형성되는 지지부(21)의 두께를 원하는 두께로 형성할 수 있으며, 미리 형성된 핀을 삽입하는 것이 아니라 실리콘층(21b)에 관통홀(21a)을 형성하고 이 내부에 금속미립자를 충진함으로써 핀이 어긋나 테스트에 악영향을 미치는 것을 방지할 수 있다.
이상에서 본 발명에 따른 실시예들이 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 범위의 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 다음의 특허청구범위에 의해서 정해져야 할 것이다.
10: 지지 플레이트 20: 테스트 소켓
21: 지지부 22: 보호층
23: 내열층 24: 금속부

Claims (11)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 내부에 제1관통홀이 형성된 지지 플레이트의 하부에 제1필름층을 배치하는 단계;
    상기 제1관통홀에, 그 형상이 상기 제1관통홀의 형상에 대응하는 필름인 절연체층을 배치하는 단계;
    상기 지지 플레이트 및 상기 절연체층의 상부에 제2필름층을 배치하는 단계;
    상기 절연체층에 복수의 제2관통홀을 형성하는 단계; 및
    상기 제2관통홀에 금속미립자를 페이스팅하는 단계를 포함하고,
    상기 절연체층은 절연 재질로 형성되고, 상기 절연체층의 높이는 상기 지지 플레이트의 높이에 대응하는 테스트 소켓 제작방법.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 제5항에 있어서, 상기 금속미립자는, 금으로 이루어지는 반도체 패키지 테스트 소켓 제작방법.
  10. 제5항에 있어서,
    상기 금속미립자의 페이스팅 이후에, 압축가공 및 경화를 수행하는 단계를 더 포함하는 반도체 패키지 테스트 소켓 제작방법.
  11. 제5항에 있어서, 상기 제1 및 제2필름층 중 적어도 하나는, 폴리이미드(PI)로 이루어지는 반도체 패키지 테스트 소켓 제작방법.
KR1020170041335A 2017-03-31 2017-03-31 반도체 패키지 테스트 소켓 및 그 제작방법 KR101789694B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170041335A KR101789694B1 (ko) 2017-03-31 2017-03-31 반도체 패키지 테스트 소켓 및 그 제작방법
PCT/KR2018/003703 WO2018182327A1 (ko) 2017-03-31 2018-03-29 반도체 패키지 테스트 소켓 및 그 제작방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170041335A KR101789694B1 (ko) 2017-03-31 2017-03-31 반도체 패키지 테스트 소켓 및 그 제작방법

Publications (1)

Publication Number Publication Date
KR101789694B1 true KR101789694B1 (ko) 2017-10-25

Family

ID=60299973

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170041335A KR101789694B1 (ko) 2017-03-31 2017-03-31 반도체 패키지 테스트 소켓 및 그 제작방법

Country Status (2)

Country Link
KR (1) KR101789694B1 (ko)
WO (1) WO2018182327A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190086598A (ko) 2017-12-29 2019-07-23 엔트리움 주식회사 엘라스토머 소켓
KR20220143243A (ko) 2021-04-16 2022-10-25 주식회사 대림 폴리이미드를 포함하는 반도체 소자 테스트 소켓용 성형체 및 이의 제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100448414B1 (ko) * 2001-04-12 2004-09-13 주식회사 아이에스시테크놀러지 집적화된 실리콘 콘택터 및 그 제작장치와 제작방법
US20040101666A1 (en) * 2002-09-11 2004-05-27 Dai Nippon Prtg. Co., Ltd. Inspection contact sheet and method of fabricating the same
KR20090111682A (ko) * 2008-04-22 2009-10-27 주식회사 엑스엘티 레이저 기법을 적용한 소자 테스트용 부품 및 그 제조방법
KR101029826B1 (ko) * 2009-03-03 2011-04-15 주식회사 엑스엘티 실리콘 콘택터 및 그 표면 처리 방법
KR101110002B1 (ko) * 2011-06-22 2012-01-31 이정구 반도체 소자 테스트용 탄성 콘택터 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190086598A (ko) 2017-12-29 2019-07-23 엔트리움 주식회사 엘라스토머 소켓
KR20220143243A (ko) 2021-04-16 2022-10-25 주식회사 대림 폴리이미드를 포함하는 반도체 소자 테스트 소켓용 성형체 및 이의 제조방법

Also Published As

Publication number Publication date
WO2018182327A1 (ko) 2018-10-04

Similar Documents

Publication Publication Date Title
JP2500462B2 (ja) 検査用コネクタおよびその製造方法
KR100212607B1 (ko) 반도체 칩 팩키지
CN101336042B (zh) 焊盘、具有该焊盘的电路板和电子装置
US20070020811A1 (en) Method and apparatus for attaching microelectronic substrates and support members
WO2016049647A1 (en) Printed interconnects for semiconductor packages
TWI546927B (zh) 用於半導體封裝件的重構技術
JPH10270592A (ja) 半導体装置及びその製造方法
CN114666980A (zh) 包括相对电路板的系统级封装
US20090102049A1 (en) Semiconductor device, layered type semiconductor device using the same, base substrate and semiconductor device manufacturing method
US10950464B2 (en) Electronic device module and manufacturing method thereof
WO2008083145A2 (en) Control of standoff height between packages with a solder-embedded tape
KR20110052880A (ko) 플립 칩 패키지 및 그의 제조 방법
US20190122897A1 (en) Low Profile Electronic System Method and Apparatus
KR101789694B1 (ko) 반도체 패키지 테스트 소켓 및 그 제작방법
US20060097400A1 (en) Substrate via pad structure providing reliable connectivity in array package devices
TW201618267A (zh) 堆疊的半導體封裝以及其之製造方法
KR101565690B1 (ko) 회로기판, 회로기판 제조방법, 전자부품 패키지 및 전자부품 패키지 제조방법
US11139177B2 (en) Method of fabricating semiconductor package structure
KR20140051692A (ko) 전자부품들이 구비된 기판구조 및 전자부품들이 구비된 기판구조의 제조방법
US7714417B2 (en) Substrate for mounting semiconductor element and method of manufacturing the same
US20140167276A1 (en) Substrate for semiconductor package, semiconductor package using the substrate, and method of manufacturing the semiconductor package
KR100720408B1 (ko) 이방성 도전필름을 이용한 플립칩 본딩장치 및 플립칩본딩방법
JP5934057B2 (ja) プリント回路基板
KR20110080491A (ko) 반도체 칩 패키지 제조방법
TWI418006B (zh) 單層線路之封裝基板及其製法暨封裝結構

Legal Events

Date Code Title Description
AMND Amendment
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant