JPH1084014A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH1084014A
JPH1084014A JP9138579A JP13857997A JPH1084014A JP H1084014 A JPH1084014 A JP H1084014A JP 9138579 A JP9138579 A JP 9138579A JP 13857997 A JP13857997 A JP 13857997A JP H1084014 A JPH1084014 A JP H1084014A
Authority
JP
Japan
Prior art keywords
electrode terminal
anisotropic conductive
conductive adhesive
semiconductor
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9138579A
Other languages
English (en)
Inventor
Mitsutoshi Azuma
光敏 東
Masatoshi Akagawa
雅俊 赤川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP9138579A priority Critical patent/JPH1084014A/ja
Priority to US08/895,145 priority patent/US5918113A/en
Publication of JPH1084014A publication Critical patent/JPH1084014A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29499—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives

Abstract

(57)【要約】 【課題】 工程を簡略化すると共に複数の回路基板を好
適に処理して生産効率を向上する。 【解決手段】 半導体チップ搭載領域の内方に半導体チ
ップ３０に形成された電極端子３２と同一の配置で電極
端子接合部１２ａが設けられた回路基板１０を長手方向
に多数個連ねて形成された帯状基板１１の前記電極端子
接合部が設けられた面に、少なくとも前記半導体チップ
搭載領域に対応して、熱硬化性または熱可塑性樹脂材の
中に導電粒子が分散されて成る異方導電性接着剤層２０
を形成した後、前記異方導電性接着剤層２０を軟化さ
せ、前記半導体チップ３０を、電極端子３２と前記電極
端子接合部１２ａとを対向させ、前記異方導電性接着剤
層２０を加圧して前記電極端子３２と前記電極端子接合
部１２ａとを前記導電粒子２２を介して電気的に接続す
るとともに、前記回路基板１０に一体に接合する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関する。
【０００２】
【従来の技術】図１３に従来のフリップチップボンディ
ング法により半導体チップを回路基板に搭載した半導体
装置を示す。半導体チップ３０の回路基板１０に接合さ
れる面には、個片の回路基板１０に形成された配線パタ
ーンの電極端子接合部１２ａに接合されるように電極端
子３２が設けられている。その電極端子３２の先端に、
はんだなどの導電性物質５０を付けた半導体チップ３０
を、回路基板１０上にマウントする。このとき、回路基
板１０の配線パターン１２に形成された電極端子接合部
１２ａに対応させ、電極端子３２が載置される。その状
態で加熱することで導電性物質５０を溶融させて電極端
子３２と前記配線パターン１２を電気的に接続させ、次
に、半導体チップ３０と回路基板１０との間に、アンダ
ーフィル材５２（主にエポキシ樹脂）を流して加熱し、
そのアンダーフィル材５２を加熱し硬化（キュア工程）
させる。そして、はんだボールやリードピンなどの外部
接続端子を回路基板１０の配線パターン１２を形成した
面の裏面に形成したランド部１４に接合することで、半
導体装置が完成する。
【０００３】
【発明が解決しようとする課題】しかしながら、上記の
半導体装置の製造方法では、前記のアンダーフィル材５
２を充填する工程、およびキュア工程が必要であるた
め、生産効率が悪いという課題がある。また、個片の回
路基板１０毎に半導体チップを搭載し、固着する処理を
するのでは生産効率が悪いという課題がある。さらに、
前記導電性物質５０に金属フィラー入りのペーストを用
いた場合には、それ自身には接着力がないため、回路基
板１０に搭載した半導体チップの位置ずれが発生し易い
という課題がある。
【０００４】そこで、本発明の目的は、工程を簡略化す
ると共に複数の回路基板を好適に処理して生産効率を向
上できる半導体装置の製造方法を提供することにある。
【０００５】
【課題を解決するための手段】本発明は、上記目的を達
成するために次の構成を備える。すなわち、本発明は半
導体チップ搭載領域の内方に半導体チップに形成された
電極端子と同一の配置で電極端子接合部が設けられた回
路基板を長手方向に多数個連ねて形成された帯状基板の
前記電極端子接合部が設けられた面に、少なくとも前記
半導体チップ搭載領域に対応して、熱硬化性または熱可
塑性樹脂材の中に導電粒子が分散されて成る異方導電性
接着剤層を形成した後、前記異方導電性接着剤層を軟化
させ、前記半導体チップを、電極端子と前記電極端子接
合部とを対向させ、前記異方導電性接着剤層を加圧して
前記電極端子と前記電極端子接合部とを前記導電粒子を
介して電気的に接続するとともに、前記回路基板に一体
に接合することを特徴とする。
【０００６】また、前記異方導電性接着剤層が異方導電
性樹脂フィルムから成ること、前記回路基板がフレキシ
ブル樹脂基板であることで、リール状の形態で連続送り
を好適に行うことができ、前記異方導電性接着剤層を、
前記電極端子接合部に沿って枠状に形成することで、接
着剤のはみ出しを抑制できるなど、効率良く製造でき
る。また、前記異方導電性接着剤層が、前記帯状基板の
長手方向に沿って、少なくとも前記回路基板の半導体チ
ップ搭載領域を含んで一連に被覆することで、帯状基板
に異方導電性接着剤層を効率良く形成することができ
る。
【０００７】また、前記回路基板は、前記配線パターン
が形成された面の反対面に配線パターンと電気的に接続
されたランド部を備えており、前記回路基板に前記半導
体チップが搭載された後、前記ランド部に外部接続端子
を接合することで、効率よく半導体装置を製造すること
ができる。
【０００８】また、バンプ状の電極端子が設けられた半
導体チップが複数個形成された半導体ウエハと、前記各
々の半導体チップに対応して前記電極端子と同一の配置
で電極端子接合部が設けられたウエハ搭載基板とを、前
記電極端子と前記電極端子接合部とを対向させ、樹脂材
の中に導電粒子が分散されて成る異方導電性接着剤を用
いて前記電極端子と前記電極端子接合部とを電気的に接
続して一体に接合する半導体装置の製造方法であって、
前記ウエハ搭載基板の前記電極端子接合部を形成した面
に前記異方導電性接着剤からなる異方導電性接着剤層を
形成し、前記半導体ウエハと前記ウエハ搭載基板を位置
合わせし、前記異方導電性接着剤層を介して一体に接合
すると共に前記電極端子と電極端子接合部とを電気的に
接続した後、前記各半導体チップの外周形状に沿って前
記半導体ウエハおよび前記ウエハ搭載基板をダイシング
して個片に分割することを特徴とする。また、前記ウエ
ハ搭載基板の分割位置に沿ってスリットを設けたことに
より、容易に個片に分割することができる。
【０００９】
【発明の実施の形態】以下、本発明にかかる好適な実施
の形態を添付図面と共に詳細に説明する。図１は本発明
の製造方法によって形成された半導体装置の一実施例を
示す断面図である。また、図２は本発明に用いる異方導
電性接着剤の一実施例を示す断面図である。１０は回路
基板であり、表面に配線パターン１２が形成されてい
る。この回路基板１０を長手方向に多数個連ねて帯状基
板１１が形成されている。回路基板１０の材質および形
態等は特に限定されず、例えば、ＦＰＣ(Flexible Pri
nted Circuit) 、ＴＡＢ等のシート状若しくはリール状
の基板、またはＰＣＢ(PrintedCircuit Board) やセラ
ミック基板を用いることができる。また、回路基板１０
の裏面には、外部接続端子が接続されるランド１４が形
成されている。ランド１４は前記配線パターン１２と、
公知の接続手段で電気的に接続されている。例えば、ラ
ンド１４は貫通孔内に導電性物質を充填したビア（図３
参照）、または貫通孔内壁面に金属めっきを施したスル
ーホール１６などを介して配線パターン１２と電気的に
接続されている。
【００１０】２０は異方導電性接着剤（ＡＣＦ）であ
り、回路基板１０上に貼着されている。これにより、前
記帯状基板１１に、少なくともその帯状基板１１の各回
路基板１０・・・の半導体チップ搭載領域に対応して、
異方導電性接着剤層が形成された状態となっている。異
方導電性接着剤２０は、熱硬化性（エポキシ樹脂等）ま
たは熱可塑性（ポレオレシン樹脂、ポリイミド樹脂等）
の接着剤２１の中に導電粒子２２が分散されて薄膜状に
形成されている。導電粒子２２は、例えば、図２に示す
ように接着剤２１層の一方の面側に一層で且つ略等間隔
に分散された状態で配列され、均一な粒径（例えば、５
μｍ程度）に揃えられている。その材質は、ニッケル、
ニッケルの球体に金めっきが施されたもの、球体の樹脂
材表面に金めっきが施されたもの等がある。また、異方
導電性接着剤の基材である樹脂から成る接着剤２１とし
ては、エポキシ樹脂膜等がある。異方導電性接着剤２０
の厚さは、数１０μｍ、例えば５０μｍ程度が一般的で
ある。図２は、シート状の異方導電性接着剤が、その両
面にそれぞれ貼付された剥離紙２４、２６で保護されて
いる状態を示す。剥離紙２４を剥いで回路基板１０に貼
着し、次に剥離紙２６を剥いで半導体チップ３０を貼着
する。なお、異方導電性接着剤はペースト状のものを基
板の各チップ搭載領域にそれぞれ塗布してもよい。
【００１１】半導体チップ３０には、回路基板１０へ異
方導電性接着剤２０を介して接着される面に、配線パタ
ーン１２に形成された電極端子接合部１２ａに対応して
電極端子３２が設けられている。電極端子３２は、半導
体チップ３０のパット部に形成されており、例えば金バ
ンプによって形成されている。この半導体チップ３０
は、回路基板１０上の半導体チップ搭載領域に貼着され
た異方導電性接着剤２０上に位置されて搭載される。そ
して、異方導電性接着剤２０の接着剤２１を軟化させる
べく加熱すると共に、半導体チップ３０を回路基板１０
に近接させる方向へ加圧する。なお、この工程としては
異方導電性接着剤を軟化させておいてからチップを搭載
し、加熱加圧してもよい。これにより、電極端子３２
が、接着剤２１の層を突っ切って導電粒子２２に接触す
る共に、その導電粒子２２を電極端子接合部１２ａとの
間に挟む状態になり、電極端子３２が電極端子接合部１
２ａに導電粒子２２を介在して電気的に接続される。そ
の後冷却することによって接着剤２１を硬化させて、回
路基板１０に半導体チップ３０を容易且つ確実に接合す
ることができる。
【００１２】例えば、配線パターン１２が銅であり、電
極端子３２が金で形成されていると共に、導電粒子２２
がニッケルの球体によって形成されている場合、導電粒
子２２が、電極端子接合部１２ａと電極端子３２によっ
て挟まれ、それぞれにめり込むことによって、電気的な
接続が好適になされる。また、導電粒子２２が、電極端
子接合部１２ａと電極端子３２との両方にめり込むこと
によって、くさびの作用を生じ、半導体チップ３０が回
路基板１０に対して滑ったり、剥離したりすることを防
止できる。さらに、導電粒子２２が、電極端子接合部１
２ａと電極端子３２との両方にめり込むように介在する
ことが、電極端子３２の高さ等のバラツキ（誤差）に対
し、その誤差を吸収するように作用するため、電気的な
接続を確実に得ることができる。
【００１３】次に図３に基づいて半導体装置の製造方法
を工程順に説明する。先ず、図３（ａ）に示すように帯
状基板１１を構成する各回路基板１０上の半導体チップ
搭載領域に、個片のフィルム状に形成された異方導電性
接着剤２０を剥離紙２４を剥いで貼着する。次に剥離紙
２６を剥いで（図３（ｂ））、その上に半導体チップを
搭載して仮接着する（図３（ｃ））。そして、異方導電
性接着剤２０上の半導体チップ３０を、電極端子３２が
配線パターンの電極端子接合部１２ａに一致するように
位置決めした状態にマウントする。その状態で、半導体
チップ３０を回路基板１０に密着する方向に加圧しなが
ら加熱し、その後冷却する（図３（ｄ））。これによ
り、電極端子接合部１２ａに電極端子３２を導電粒子２
２を介して電気的に接続させると共に、回路基板１０上
に半導体チップ３０を異方導電性接着剤２０の熱硬化性
或いは熱可塑性の接着剤２１によって接着して、回路基
板１０上に半導体チップ３０を好適に接合できる。以降
は従来の片面樹脂封止タイプの半導体装置と同様の工程
により、回路基板１０の裏面のランド部１４に外部接続
端子を接合する（図３（ｅ））。外部接続端子として
は、はんだボール４０を利用できる。３９はソルダーレ
ジストである。そして、最後に、個片に切り離し（（図
３（ｆ））、半導体装置が完成する。以上の工程によれ
ば、従来例のようなアンダーフィル工程、キュア工程が
不要になり、生産効率を向上できる。また、半導体チッ
プ１０は異方導電性接着剤２０に接着されてマウントさ
れるから、そのマウント後の位置ずれを防止でき、歩留
りが向上する。
【００１４】図４〜６は、回路基板１０が複数個長手方
向に連なって成る帯状基板１１に沿って、異方導電性接
着剤（２０Ａ、２０Ｂ、２０Ｃ）がシート状の形態で供
給されると共に、少なくとも回路基板１０の半導体チッ
プ搭載領域に対応して貼着されて、異方導電性接着剤層
が形成されることを説明する平面図である。図４（ａ）
は帯状基板１１を説明する平面図である。図４（ｂ）に
は、帯状基板１１と異方導電性接着剤２０Ａの両方が帯
状に形成されており、両者が連続的に供給されて、回路
基板１０上の半導体チップ搭載領域を含めてシート状の
異方導電性接着剤２０が連続的に接着された状態が示さ
れている。帯状基板１１としては、短冊状のもの、或い
は一方のリールから繰り出されて他方のリールに巻き取
られる可撓性のリール状のものがある。短冊状の帯状基
板１１としてはＰＣＢ、セラミック基板が該当し、リー
ル状のものとしてはＦＰＣ、ＴＡＢテープが該当する。
また、帯状基板としては、回路基板を複数列で複数行と
してもよい。例えば、回路基板を５行５列に形成しても
よい。また、異方導電性接着剤２０Ａは、リールから繰
り出されて、剥離紙２４（図２参照）が剥離されて帯状
基板１１の各回路基板上に接着される。これによれば、
基板に異方導電性接着剤２０Ａを効率良く貼着して異方
導電性接着剤層を形成できる。なお、異方導電性接着剤
層を回路基板１０上に形成するには、異方導電性接着剤
を回路基板１０上に塗布してもよい。
【００１５】また、図５には、前記回路基板１０に、個
片の矩形に形成された異方導電性接着剤２０Ｂが、貼着
された状態を示している。図６には、前記回路基板１０
の半導体チップが電気的に接続される領域のみに対応し
て、個片の矩形枠状に形成された異方導電性接着剤２０
Ｃが、貼着された状態を示している。このように個片の
異方導電性接着剤であっても、帯状の剥離紙状に各回路
基板と対応させて個片の異方導電性接着剤（フィルム状
のもの）を設けておき、その帯状の剥離紙によって送れ
ば、多数個連なった回路基板１０に連続的に効率よく接
着することができ、生産効率を向上できる。また、この
ように異方導電性接着剤を枠状に形成して接着すれば、
半導体チップを加圧して回路基板上に搭載する際に、半
導体チップと基板との間に挟まれる接着剤が加圧力によ
り半導体チップ周囲にはみ出す量を抑制できる利点があ
る。
【００１６】上記実施形態は異方導電性接着剤（ＡＣ
Ｆ）を利用して帯状基板に半導体チップを搭載して半導
体装置を製造する方法である。以下の実施形態ではさら
に効率的に半導体装置を製造する方法として、個片にダ
イシングする前の半導体ウエハを利用して半導体装置を
製造する方法を示す。図７はダイシングする前の半導体
ウエハ５０の平面図である。半導体ウエハ５０は後工程
で個片にダイシングするが、まずウエハの状態で各半導
体チップのすべての外部出力用のパッド５２にバンプ状
に電極端子５４を形成する。図８に電極端子５４を形成
した状態を拡大して示す。図示例はワイヤボンディング
法によってスタッドバンプを形成したものである。電極
端子５４はめっき法によっても形成できる。
【００１７】次に、電極端子５４を形成した半導体ウエ
ハ５０を異方導電性接着剤２０を介して半導体ウエハ５
０の全体が搭載できる大判のウエハ搭載基板６０にマウ
ントする。図９にウエハ搭載基板６０の一部を拡大して
示す。ウエハ搭載基板６０は半導体ウエハ５０に形成さ
れている半導体チップの電極端子５４の配列に一致させ
て電極端子接合部１２ａを形成したものである。回路基
板１０はダイシングにより個片に分割される一単位部分
を示す。６２はウエハ搭載基板を分割して個片とする際
の分割位置に沿って設けたスリットである。回路基板１
０はコーナー部分で相互に連結される。ウエハ搭載基板
６０の分割位置にスリット６２を設ける理由は、ウエハ
搭載基板６０に半導体ウエハ５０を搭載した後、ダイシ
ング刃で個片に分割する際にダイシング刃がウエハ搭載
基板６０を切断する長さを短くするためである。
【００１８】図１０(a) にウエハ搭載基板６０の断面図
を示す。ウエハ搭載基板６０の構成は前述した帯状基板
１１の構成と同様であり、半導体チップ搭載面に電極端
子接合部１２ａが形成され、外部接続端子の接合面にラ
ンド１４が形成されている。このウエハ搭載基板６０に
半導体ウエハ５０をマウントするため、ウエハ搭載基板
６０で電極端子接合部１２ａを形成した面に前述した実
施形態で使用したものと同じ異方導電性接着剤２０を接
着する（図１０(b))。異方導電性接着剤２０を接着する
際に、ウエハ搭載基板６０に異方導電性接着剤２０を若
干加圧し、剥離紙２６を剥がすようにすることによって
スリット６２部分に異方導電性接着剤２０ａを充填しな
いようにすることができる。
【００１９】異方導電性接着剤２０を接着した後、ウエ
ハ搭載基板６０と半導体ウエハ５０とを位置合わせし、
半導体ウエハ５０を仮接着する。仮接着した状態で半導
体ウエハ５０をウエハ搭載基板６０に押圧しながら加熱
して一体化するとともに、異方導電性接着剤２０中に分
散されている導電粒子を介してウエハ搭載基板６０の電
極端子接合部１２ａと半導体ウエハ５０の電極端子５４
とを電気的に接続する（図１０(c))。本実施形態では外
部接続端子としてはんだボール４０を使用するから、次
にランド１４にはんだボール４０を接合する。もちろ
ん、外部接続端子としてはんだボール４０以外の接続端
子を使用しても良いし、外部接続端子を接合しないこと
も可能である。
【００２０】最後に、一体に接合された半導体ウエハ５
０とウエハ搭載基板６０とをダイシングして半導体装置
を個片に切り出しする。図１０(d) はダイシング刃７０
を用いて半導体ウエハ５０とウエハ搭載基板６０とをダ
イシングする方法を示す。ダイシングは半導体ウエハ５
０の半導体チップの外周形状に沿って行う。ウエハ搭載
基板６０にはスリット６２が設けられているから、ダイ
シング刃７０がウエハ搭載基板６０に接触する範囲は狭
く、ダイシング刃７０はほとんど半導体ウエハ５０にの
み接触してダイシングされる。ダイシングする際に異種
材料を同時に切断することはダイシング刃の切断性能を
低下させ、ダイシング刃を傷める難点がある。本実施形
態のようにウエハ搭載基板６０にスリット６２を設けて
おくと、異方導電性接着剤２０とダイシング刃７０とが
接する距離が短くできるから、半導体ウエハ５０とウエ
ハ搭載基板６０とを一体化させた状態で確実にダイシン
グできるという利点がある。もちろん、ウエハ搭載基板
６０としてスリット６２を設けない単板状のものを使用
した場合でも、半導体ウエハ５０とウエハ搭載基板６０
とを位置合わせして一体化した後に個片にダイシングす
る方法によって半導体装置を得ることができる。図１１
は本実施形態の方法によって得られた半導体装置の断面
図である。
【００２１】なお、上記実施形態では電極端子接合部１
２ａを設けたウエハ搭載基板６０に異方導電性接着剤２
０を貼着し、これに半導体ウエハ５０を接合して半導体
装置を得たが、この方法とは逆に、図１２に示すように
電極端子５４を形成した半導体ウエハ５０に異方導電性
接着剤２０をラミネートした後（図１２(a))、異方導電
性接着剤２０を介してウエハ搭載基板６０を位置合わせ
して接合して一体化し、半導体ウエハ５０とウエハ搭載
基板６０とをダイシングして半導体装置とすることも可
能である。
【００２２】以上の半導体ウエハ５０とウエハ搭載基板
６０とを異方導電性接着剤２０を介して一体に接合して
から個片に分割して半導体装置を得る方法は、半導体装
置の製造効率の点からみてきわめて有効である。すなわ
ち、半導体ウエハ５０そのものを使用することから個片
の半導体チップを取り扱う方法にくらべて効果的に生産
性を向上させることができ、また、ウエハ搭載基板６０
は半導体ウエハ５０と同一の配置で回路基板１０となる
範囲を配列するから半導体装置に使用できる回路基板１
０の配置密度が高まり、基板の無駄を無くして、基板の
製造コストを大幅に下げることが可能になる。
【００２３】
【発明の効果】本発明によれば、帯状基板の各回路基板
上の半導体チップ搭載領域に予め異方導電性接着剤層を
設け、その異方導電性接着剤層を軟化させると共に加圧
することで、半導体チップを回路基板に好適に接合でき
る。従って、従来例のようなアンダーフィル工程、キュ
ア工程が不要になり、工程を簡略化すると共に、帯状基
板を使用することによって複数の回路基板を同時に処理
することができ、生産効率を向上させることができる。
また、半導体ウエハとウエハ搭載基板とを用いて製造す
る方法により、さらに半導体装置の製造効率を向上させ
ることができる等の著効を奏する。
【図面の簡単な説明】
【図１】本発明の製造方法によって形成された半導体装
置の一実施例を示す断面図である。
【図２】本発明に用いる異方導電性接着剤の一実施例を
示す断面図である。
【図３】本発明の製造方法を説明する工程図である。
【図４】帯状基板に帯状の異方導電性接着剤が貼着され
る状態を説明する平面図である。
【図５】帯状基板に個片の異方導電性接着剤が貼着され
た状態を示す平面図である。
【図６】帯状基板に枠状個片の異方導電性接着剤が貼着
された状態を示す平面図である。
【図７】半導体ウエハの平面図である。
【図８】半導体ウエハにスタッドバンプ形状の電極端子
を形成した状態の断面図である。
【図９】ウエハ搭載基板の一部を拡大して示す平面図で
ある。
【図１０】半導体ウエハとウエハ搭載基板とを用いて半
導体装置を製造する方法を示す説明図である。
【図１１】本発明方法によって得られた半導体装置の断
面図である。
【図１２】半導体ウエハにウエハ搭載基板を接合して半
導体装置を製造する方法を示す説明図である。
【図１３】従来の製造方法によって形成された半導体装
置を示す断面図である。
【符号の説明】
１０ 回路基板 １１ 帯状基板 １２ 配線パターン １２ａ 電極端子接合部 １４ ランド ２０ 異方導電性接着剤 ２１ 接着剤 ２２ 導電粒子 ２４ 剥離紙 ２６ 剥離紙 ３０ 半導体チップ ３２ 電極端子 ４０ はんだボール ５０ 半導体ウエハ ５４ 電極端子 ６０ ウエハ搭載基板 ６２ スリット ７０ ダイシング刃

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップ搭載領域の内方に半導体チ
    ップに形成された電極端子と同一の配置で電極端子接合
    部が設けられた回路基板を長手方向に多数個連ねて形成
    された帯状基板の前記電極端子接合部が設けられた面
    に、少なくとも前記半導体チップ搭載領域に対応して、
    熱硬化性または熱可塑性樹脂材の中に導電粒子が分散さ
    れて成る異方導電性接着剤層を形成した後、 前記異方導電性接着剤層を軟化させ、 前記半導体チップを、電極端子と前記電極端子接合部と
    を対向させ、前記異方導電性接着剤層を加圧して前記電
    極端子と前記電極端子接合部とを前記導電粒子を介して
    電気的に接続するとともに、前記回路基板に一体に接合
    することを特徴とする半導体装置の製造方法。
  2. 【請求項２】 前記異方導電性接着剤層が異方導電性樹
    脂フィルムから成ることを特徴とする請求項１記載の半
    導体装置の製造方法。
  3. 【請求項３】 前記回路基板がフレキシブル樹脂基板で
    あることを特徴とする請求項１または２記載の半導体装
    置の製造方法。
  4. 【請求項４】 前記異方導電性接着剤層を、前記電極端
    子接合部に沿って枠状に形成することを特徴とする請求
    項１、２または３記載の半導体装置の製造方法。
  5. 【請求項５】 前記異方導電性接着剤層が、前記帯状基
    板の長手方向に沿って、少なくとも前記回路基板の半導
    体チップ搭載領域を含んで一連に被覆することを特徴と
    する請求項１、２、３または４記載の半導体装置の製造
    方法。
  6. 【請求項６】 前記回路基板は、前記配線パターンが形
    成された面の反対面に配線パターンと電気的に接続され
    たランド部を備えており、前記回路基板に前記半導体チ
    ップが搭載された後、前記ランド部に外部接続端子を接
    合することを特徴とする請求項１、２、３、４または５
    記載の半導体装置の製造方法。
  7. 【請求項７】 バンプ状の電極端子が設けられた半導体
    チップが複数個形成された半導体ウエハと、前記各々の
    半導体チップに対応して前記電極端子と同一の配置で電
    極端子接合部が設けられたウエハ搭載基板とを、前記電
    極端子と前記電極端子接合部とを対向させ、樹脂材の中
    に導電粒子が分散されて成る異方導電性接着剤を用いて
    前記電極端子と前記電極端子接合部とを電気的に接続し
    て一体に接合する半導体装置の製造方法であって、 前記ウエハ搭載基板の前記電極端子接合部を形成した面
    に前記異方導電性接着剤からなる異方導電性接着剤層を
    形成し、 前記半導体ウエハと前記ウエハ搭載基板を位置合わせ
    し、前記異方導電性接着剤層を介して一体に接合すると
    共に前記電極端子と電極端子接合部とを電気的に接続し
    た後、 前記各半導体チップの外周形状に沿って前記半導体ウエ
    ハおよび前記ウエハ搭載基板をダイシングして個片に分
    割することを特徴とする半導体装置の製造方法。
  8. 【請求項８】 前記ウエハ搭載基板の分割位置に沿って
    スリットが設けられていることを特徴とする請求項７記
    載の半導体装置の製造方法。
JP9138579A 1996-07-19 1997-05-28 半導体装置の製造方法 Pending JPH1084014A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP9138579A JPH1084014A (ja) 1996-07-19 1997-05-28 半導体装置の製造方法
US08/895,145 US5918113A (en) 1996-07-19 1997-07-16 Process for producing a semiconductor device using anisotropic conductive adhesive

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP19040996 1996-07-19
JP8-190409 1996-07-19
JP9138579A JPH1084014A (ja) 1996-07-19 1997-05-28 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH1084014A true JPH1084014A (ja) 1998-03-31

Family

ID=26471587

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9138579A Pending JPH1084014A (ja) 1996-07-19 1997-05-28 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US5918113A (ja)
JP (1) JPH1084014A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0971406A2 (en) * 1998-07-06 2000-01-12 Shinko Electric Industries Co. Ltd. Chip-sized semiconductor device
WO2000002245A1 (fr) * 1998-07-01 2000-01-13 Seiko Epson Corporation Dispositif a semi-conducteur, procede de fabrication associe, carte imprimee et dispositif electronique
WO2000007235A1 (en) * 1998-07-28 2000-02-10 Seiko Epson Corporation Semiconductor device, method of manufacture thereof, semiconductor module, and electronic device including circuit board and electronic unit board
WO2000045430A1 (en) * 1999-01-29 2000-08-03 Matsushita Electric Industrial Co., Ltd. Electronic parts mounting method and device therefor
WO2000049652A1 (fr) * 1999-02-18 2000-08-24 Seiko Epson Corporation Materiau de liaison, dispositif semi-conducteur et procede de fabrication, carte et dispositif electronique
EP0973197A3 (en) * 1998-07-16 2002-08-21 Nitto Denko Corporation Wafer-scale package structure and circuit board used therein
US7042644B2 (en) 1998-12-10 2006-05-09 Seiko Epson Corporation Optical substrate and display device using the same
JP2006310880A (ja) * 1998-07-01 2006-11-09 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
WO2015023540A1 (en) * 2013-08-15 2015-02-19 Cooledge Lighting Inc. Light-emitting element repair in array-based lighting devices
US9480133B2 (en) 2010-01-04 2016-10-25 Cooledge Lighting Inc. Light-emitting element repair in array-based lighting devices

Families Citing this family (101)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6329711B1 (en) * 1995-11-08 2001-12-11 Fujitsu Limited Semiconductor device and mounting structure
JP3284262B2 (ja) * 1996-09-05 2002-05-20 セイコーエプソン株式会社 液晶表示装置及びそれを用いた電子機器
US6103553A (en) * 1996-12-11 2000-08-15 Hyundai Electronics Industries Co., Ltd. Method of manufacturing a known good die utilizing a substrate
JP3462026B2 (ja) * 1997-01-10 2003-11-05 岩手東芝エレクトロニクス株式会社 半導体装置の製造方法
US6228688B1 (en) * 1997-02-03 2001-05-08 Kabushiki Kaisha Toshiba Flip-chip resin-encapsulated semiconductor device
EP0860876A3 (de) * 1997-02-21 1999-09-22 DaimlerChrysler AG Anordnung und Verfahren zur Herstellung von CSP-Gehäusen für elektrische Bauteile
JPH10284535A (ja) * 1997-04-11 1998-10-23 Toshiba Corp 半導体装置の製造方法及び半導体部品
US6297559B1 (en) 1997-07-10 2001-10-02 International Business Machines Corporation Structure, materials, and applications of ball grid array interconnections
US6337522B1 (en) * 1997-07-10 2002-01-08 International Business Machines Corporation Structure employing electrically conductive adhesives
US6120885A (en) * 1997-07-10 2000-09-19 International Business Machines Corporation Structure, materials, and methods for socketable ball grid
US5962810A (en) * 1997-09-09 1999-10-05 Amkor Technology, Inc. Integrated circuit package employing a transparent encapsulant
JP3638771B2 (ja) * 1997-12-22 2005-04-13 沖電気工業株式会社 半導体装置
JP3819576B2 (ja) * 1997-12-25 2006-09-13 沖電気工業株式会社 半導体装置及びその製造方法
US6137164A (en) * 1998-03-16 2000-10-24 Texas Instruments Incorporated Thin stacked integrated circuit device
JP2000077563A (ja) * 1998-08-31 2000-03-14 Sharp Corp 半導体装置およびその製造方法
JP3441382B2 (ja) * 1998-10-14 2003-09-02 日本電信電話株式会社 半導体装置の製造方法
US6429530B1 (en) * 1998-11-02 2002-08-06 International Business Machines Corporation Miniaturized chip scale ball grid array semiconductor package
AU2165100A (en) * 1998-12-07 2000-06-26 Dexter Corporation, The Underfill film compositions
JP2000252414A (ja) * 1999-03-04 2000-09-14 Mitsubishi Electric Corp 半導体装置
JP4121665B2 (ja) * 1999-04-19 2008-07-23 株式会社ルネサステクノロジ 半導体基板の接合方法
JP2000306948A (ja) * 1999-04-21 2000-11-02 Rohm Co Ltd 半導体装置、およびその製造方法
US6537854B1 (en) * 1999-05-24 2003-03-25 Industrial Technology Research Institute Method for bonding IC chips having multi-layered bumps with corrugated surfaces and devices formed
JP3372511B2 (ja) * 1999-08-09 2003-02-04 ソニーケミカル株式会社 半導体素子の実装方法及び実装装置
US6287894B1 (en) 1999-10-04 2001-09-11 Andersen Laboratories, Inc. Acoustic device packaged at wafer level
JP3501281B2 (ja) * 1999-11-15 2004-03-02 沖電気工業株式会社 半導体装置
US6322903B1 (en) 1999-12-06 2001-11-27 Tru-Si Technologies, Inc. Package of integrated circuits and vertical integration
US6388335B1 (en) * 1999-12-14 2002-05-14 Atmel Corporation Integrated circuit package formed at a wafer level
FI112288B (fi) * 2000-01-17 2003-11-14 Rafsec Oy Menetelmä älytarrasyöttörainan valmistamiseksi
JP3654116B2 (ja) * 2000-03-10 2005-06-02 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP4387548B2 (ja) * 2000-03-28 2009-12-16 株式会社東芝 半導体装置及びその製造方法
FI112287B (fi) * 2000-03-31 2003-11-14 Rafsec Oy Menetelmä tuoteanturin muodostamiseksi ja tuoteanturi
JP3631956B2 (ja) * 2000-05-12 2005-03-23 富士通株式会社 半導体チップの実装方法
FI111881B (fi) * 2000-06-06 2003-09-30 Rafsec Oy Älykorttiraina ja menetelmä sen valmistamiseksi
FI20001344A (fi) * 2000-06-06 2001-12-07 Rafsec Oy Menetelmä ja laitteisto älytarrasyöttörainan valmistamiseksi
DE10029269B4 (de) * 2000-06-14 2005-10-13 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauteiles aus gehäusebildenden Substraten
JP4329235B2 (ja) * 2000-06-27 2009-09-09 セイコーエプソン株式会社 半導体装置及びその製造方法
US6890065B1 (en) 2000-07-25 2005-05-10 Lexmark International, Inc. Heater chip for an inkjet printhead
US6518097B1 (en) * 2000-08-29 2003-02-11 Korea Advanced Institute Of Science And Technology Method for fabricating wafer-level flip chip package using pre-coated anisotropic conductive adhesive
JP4454814B2 (ja) * 2000-08-29 2010-04-21 Ｎｅｃエレクトロニクス株式会社 樹脂封止型半導体装置及びその製造方法
US6492715B1 (en) 2000-09-13 2002-12-10 International Business Machines Corporation Integrated semiconductor package
JP4447143B2 (ja) * 2000-10-11 2010-04-07 新光電気工業株式会社 半導体装置及びその製造方法
US6703566B1 (en) 2000-10-25 2004-03-09 Sae Magnetics (H.K.), Ltd. Bonding structure for a hard disk drive suspension using anisotropic conductive film
FI113851B (fi) * 2000-11-20 2004-06-30 Rafsec Oy Menetelmä piisirulle integroidun piirin kiinnittämiseksi älytarraan ja menetelmä piikiekon esikäsittelemiseksi
US20020070443A1 (en) * 2000-12-08 2002-06-13 Xiao-Chun Mu Microelectronic package having an integrated heat sink and build-up layers
FI112121B (fi) * 2000-12-11 2003-10-31 Rafsec Oy Älytarraraina, menetelmä sen valmistamiseksi, menetelmä kantorainan valmistamiseksi ja älytarrarainan älytarran rakenneosa
TW554191B (en) * 2000-12-16 2003-09-21 Au Optronics Corp Laminating structure and its forming method
US6866741B2 (en) * 2001-01-08 2005-03-15 Fujitsu Limited Method for joining large substrates
US20020098620A1 (en) * 2001-01-24 2002-07-25 Yi-Chuan Ding Chip scale package and manufacturing method thereof
JP2002270642A (ja) * 2001-03-12 2002-09-20 Sony Corp 半導体装置の製造方法
JP2002299378A (ja) * 2001-03-30 2002-10-11 Lintec Corp 導電体付接着シート、半導体装置製造方法および半導体装置
FI112550B (fi) * 2001-05-31 2003-12-15 Rafsec Oy Älytarra ja älytarraraina
FI117331B (fi) * 2001-07-04 2006-09-15 Rafsec Oy Menetelmä ruiskuvaletun tuotteen valmistamiseksi
DE10141753A1 (de) * 2001-08-29 2003-03-20 Orga Kartensysteme Gmbh Verfahren zur Montage eines elektronischen Bauelementes auf einer Trägerstuktur in Face-Down-Technik
KR100431181B1 (ko) * 2001-12-07 2004-05-12 삼성전기주식회사 표면 탄성파 필터 패키지 제조방법
US6599778B2 (en) * 2001-12-19 2003-07-29 International Business Machines Corporation Chip and wafer integration process using vertical connections
FI119401B (fi) * 2001-12-21 2008-10-31 Upm Raflatac Oy Älytarraraina ja menetelmä sen valmistamiseksi
JP4070470B2 (ja) * 2002-01-24 2008-04-02 新光電気工業株式会社 半導体装置用多層回路基板及びその製造方法並びに半導体装置
CN1251318C (zh) * 2002-02-25 2006-04-12 精工爱普生株式会社 半导体芯片、半导体装置和它们的制造方法以及使用它们的电路板和仪器
CN100550519C (zh) * 2002-03-20 2009-10-14 日本压着端子制造株式会社 柔软性良导电层、各向异性导电片及其制造方法
US6770549B2 (en) * 2002-05-08 2004-08-03 Lucent Technologies Inc. Forming patterned thin film metal layers
DE10250541B9 (de) * 2002-10-29 2004-09-16 Infineon Technologies Ag Elektronisches Bauteil mit Unterfüllstoffen aus Thermoplasten und Verfahren zu dessen Herstellung
US20050012225A1 (en) * 2002-11-15 2005-01-20 Choi Seung-Yong Wafer-level chip scale package and method for fabricating and using the same
US20040191955A1 (en) * 2002-11-15 2004-09-30 Rajeev Joshi Wafer-level chip scale package and method for fabricating and using the same
US6831355B2 (en) * 2002-12-04 2004-12-14 Minilogic Device Corporation Ltd. Flip-chip sub-assembly, methods of making same and device including same
TWI233771B (en) * 2002-12-13 2005-06-01 Victor Company Of Japan Flexible rigid printed circuit board and method of fabricating the board
US7265994B2 (en) * 2003-01-31 2007-09-04 Freescale Semiconductor, Inc. Underfill film for printed wiring assemblies
JP2004335710A (ja) * 2003-05-07 2004-11-25 Sanyo Electric Co Ltd 半導体装置およびその製造方法
DE10333841B4 (de) * 2003-07-24 2007-05-10 Infineon Technologies Ag Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils
JP4494745B2 (ja) * 2003-09-25 2010-06-30 浜松ホトニクス株式会社 半導体装置
JP4494746B2 (ja) * 2003-09-25 2010-06-30 浜松ホトニクス株式会社 半導体装置
JP4351012B2 (ja) * 2003-09-25 2009-10-28 浜松ホトニクス株式会社 半導体装置
JP2005191541A (ja) * 2003-12-05 2005-07-14 Seiko Epson Corp 半導体装置、半導体チップ、半導体装置の製造方法及び電子機器
US7306971B2 (en) * 2004-03-02 2007-12-11 Chippac Inc. Semiconductor chip packaging method with individually placed film adhesive pieces
JP2005251654A (ja) * 2004-03-05 2005-09-15 Jst Mfg Co Ltd 異方導電性シート及びその製造方法
JP2006054260A (ja) * 2004-08-10 2006-02-23 Toshiba Corp 外部とのインターフェース機能を有するｌｓｉパッケージ、外部とのインターフェース機能を備えたｌｓｉパッケージを有する実装体、外部とのインターフェース機能を備えたｌｓｉパッケージを有する実装体の製造方法
CN100449744C (zh) * 2005-08-23 2009-01-07 南茂科技股份有限公司 引脚在芯片上的集成电路封装构造及其芯片承载件
TWI283056B (en) * 2005-12-29 2007-06-21 Siliconware Precision Industries Co Ltd Circuit board and package structure thereof
US7629538B2 (en) * 2006-11-10 2009-12-08 The Boeing Company Stripline flex circuit
JP2008192984A (ja) * 2007-02-07 2008-08-21 Elpida Memory Inc 半導体装置及びその製造方法
US20090014852A1 (en) * 2007-07-11 2009-01-15 Hsin-Hui Lee Flip-Chip Packaging with Stud Bumps
KR100838647B1 (ko) * 2007-07-23 2008-06-16 한국과학기술원 Ａｃｆ／ｎｃｆ 이중층을 이용한 웨이퍼 레벨 플립칩패키지의 제조방법
KR100886712B1 (ko) * 2007-07-27 2009-03-04 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
US20090108436A1 (en) * 2007-10-31 2009-04-30 Toshio Fujii Semiconductor package
KR101138742B1 (ko) * 2007-12-04 2012-04-24 히다치 가세고교 가부시끼가이샤 감광성 접착제, 반도체 장치 및 반도체 장치의 제조 방법
JP2009186707A (ja) * 2008-02-06 2009-08-20 Seiko Epson Corp 電気光学装置の製造方法、電気光学装置
US8293586B2 (en) * 2008-09-25 2012-10-23 Infineon Technologies Ag Method of manufacturing an electronic system
FR2943849B1 (fr) * 2009-03-31 2011-08-26 St Microelectronics Grenoble 2 Procede de realisation de boitiers semi-conducteurs et boitier semi-conducteur
US8384114B2 (en) 2009-06-27 2013-02-26 Cooledge Lighting Inc. High efficiency LEDs and LED lamps
JP5532744B2 (ja) * 2009-08-20 2014-06-25 富士通株式会社 マルチチップモジュール及びマルチチップモジュールの製造方法
KR20110052880A (ko) * 2009-11-13 2011-05-19 삼성전자주식회사 플립 칩 패키지 및 그의 제조 방법
US8653539B2 (en) 2010-01-04 2014-02-18 Cooledge Lighting, Inc. Failure mitigation in arrays of light-emitting devices
KR101372084B1 (ko) 2010-06-29 2014-03-07 쿨레지 라이팅 인크. 항복형 기판을 갖는 전자 장치
CN103151323A (zh) * 2011-12-06 2013-06-12 北京大学深圳研究生院 一种基于各向异性导电胶的倒装封装结构
JP5389970B2 (ja) * 2012-03-26 2014-01-15 シャープ株式会社 撮像モジュール、および撮像モジュールの製造方法
US8877561B2 (en) 2012-06-07 2014-11-04 Cooledge Lighting Inc. Methods of fabricating wafer-level flip chip device packages
US9777197B2 (en) 2013-10-23 2017-10-03 Sunray Scientific, Llc UV-curable anisotropic conductive adhesive
US9365749B2 (en) 2013-05-31 2016-06-14 Sunray Scientific, Llc Anisotropic conductive adhesive with reduced migration
CN103474578B (zh) * 2013-09-23 2016-08-10 京东方科技集团股份有限公司 电致发光装置及其制备方法
FR3012682B1 (fr) * 2013-10-28 2016-01-01 Tagsys Procede de fabrication d'une etiquette de radio-identification
US20160143145A1 (en) * 2014-11-13 2016-05-19 E I Du Pont De Nemours And Company Electrical device
KR20180014903A (ko) * 2016-08-01 2018-02-12 삼성디스플레이 주식회사 전자 소자, 이의 실장 방법 및 이를 포함하는 표시 장치의 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63119552A (ja) * 1986-11-07 1988-05-24 Sharp Corp Ｌｓｉチツプ
US5001542A (en) * 1988-12-05 1991-03-19 Hitachi Chemical Company Composition for circuit connection, method for connection using the same, and connected structure of semiconductor chips
JPH0834227B2 (ja) * 1989-07-07 1996-03-29 沖電気工業株式会社 異方性導電接着剤を用いた集積回路の実装方法
DE69026992T2 (de) * 1989-08-17 1996-10-24 Canon Kk Prozess zur gegenseitigen Konnektion von Elektrodenanschlüssen
US5323051A (en) * 1991-12-16 1994-06-21 Motorola, Inc. Semiconductor wafer level package
JP3038703B2 (ja) * 1995-07-20 2000-05-08 カシオ計算機株式会社 半導体装置およびその製造方法並びにその実装方法
US5661042A (en) * 1995-08-28 1997-08-26 Motorola, Inc. Process for electrically connecting electrical devices using a conductive anisotropic material
US5604160A (en) * 1996-07-29 1997-02-18 Motorola, Inc. Method for packaging semiconductor devices

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7560819B2 (en) 1998-07-01 2009-07-14 Seiko Epson Corporation Semiconductor device and method of manufacture thereof, circuit board and electronic instrument
WO2000002245A1 (fr) * 1998-07-01 2000-01-13 Seiko Epson Corporation Dispositif a semi-conducteur, procede de fabrication associe, carte imprimee et dispositif electronique
WO2000002244A1 (fr) * 1998-07-01 2000-01-13 Seiko Epson Corporation Dispositif a semi-conducteur, procede de fabrication associe, carte imprimee et dispositif electronique
US6972381B2 (en) 1998-07-01 2005-12-06 Seiko Epson Corporation Semiconductor device and method of manufacture thereof, circuit board and electronic instrument
US7868466B2 (en) 1998-07-01 2011-01-11 Seiko Epson Corporation Semiconductor device and method of manufacture thereof, circuit board and electronic instrument
JP4448617B2 (ja) * 1998-07-01 2010-04-14 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP2006310880A (ja) * 1998-07-01 2006-11-09 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
US6995476B2 (en) 1998-07-01 2006-02-07 Seiko Epson Corporation Semiconductor device, circuit board and electronic instrument that include an adhesive with conductive particles therein
US6462284B1 (en) 1998-07-01 2002-10-08 Seiko Epson Corporation Semiconductor device and method of manufacture thereof
US7198984B2 (en) 1998-07-01 2007-04-03 Seiko Epson Corporation Semiconductor device and method of manufacture thereof, circuit board and electronic instrument
SG102032A1 (en) * 1998-07-01 2004-02-27 Seiko Epson Corp Semiconductor device and method of its manufacture
US6763994B2 (en) 1998-07-01 2004-07-20 Nobuaki Hashimoto Semiconductor device and method of manufacture thereof, circuit board and electronic instrument
US7332371B2 (en) 1998-07-01 2008-02-19 Seiko Epson Corporation Semiconductor device and method of manufacture thereof, circuit board and electronic instrument
EP0971406A2 (en) * 1998-07-06 2000-01-12 Shinko Electric Industries Co. Ltd. Chip-sized semiconductor device
EP0971406A3 (en) * 1998-07-06 2001-03-07 Shinko Electric Industries Co. Ltd. Chip-sized semiconductor device
EP0973197A3 (en) * 1998-07-16 2002-08-21 Nitto Denko Corporation Wafer-scale package structure and circuit board used therein
US7045392B2 (en) 1998-07-28 2006-05-16 Seiko Epson Corporation Semiconductor device and method of fabrication thereof, semiconductor module, circuit board, and electronic equipment
KR100556240B1 (ko) * 1998-07-28 2006-03-03 세이코 엡슨 가부시키가이샤 반도체 장치 제조방법
US6472726B1 (en) 1998-07-28 2002-10-29 Seiko Epson Corporation Semiconductor device and method of fabrication thereof, semiconductor module, circuit board, and electronic equipment
WO2000007235A1 (en) * 1998-07-28 2000-02-10 Seiko Epson Corporation Semiconductor device, method of manufacture thereof, semiconductor module, and electronic device including circuit board and electronic unit board
US7042644B2 (en) 1998-12-10 2006-05-09 Seiko Epson Corporation Optical substrate and display device using the same
US8007627B2 (en) 1999-01-29 2011-08-30 Panasonic Corporation Electronic component mounting method and apparatus
US7683482B2 (en) 1999-01-29 2010-03-23 Panasonic Corporation Electronic component unit
WO2000045430A1 (en) * 1999-01-29 2000-08-03 Matsushita Electric Industrial Co., Ltd. Electronic parts mounting method and device therefor
US6926796B1 (en) 1999-01-29 2005-08-09 Matsushita Electric Industrial Co., Ltd. Electronic parts mounting method and device therefor
WO2000049652A1 (fr) * 1999-02-18 2000-08-24 Seiko Epson Corporation Materiau de liaison, dispositif semi-conducteur et procede de fabrication, carte et dispositif electronique
US9480133B2 (en) 2010-01-04 2016-10-25 Cooledge Lighting Inc. Light-emitting element repair in array-based lighting devices
WO2015023540A1 (en) * 2013-08-15 2015-02-19 Cooledge Lighting Inc. Light-emitting element repair in array-based lighting devices

Also Published As

Publication number Publication date
US5918113A (en) 1999-06-29

Similar Documents

Publication Publication Date Title
JPH1084014A (ja) 半導体装置の製造方法
JP4023159B2 (ja) 半導体装置の製造方法及び積層半導体装置の製造方法
US7592690B2 (en) Semiconductor device including semiconductor elements mounted on base plate
US6515357B2 (en) Semiconductor package and semiconductor package fabrication method
US7820487B2 (en) Manufacturing method of semiconductor device
JPH10270624A (ja) チップサイズパッケージ及びその製造方法
JP3830125B2 (ja) 半導体装置の製造方法及び半導体装置
JPH1056099A (ja) 多層回路基板およびその製造方法
JP2001060758A (ja) 接着材料の貼着方法及び貼着装置、配線基板、半導体装置及びその製造方法、回路基板並びに電子機器
JP3565090B2 (ja) 半導体装置の製造方法
JP4240899B2 (ja) 半導体装置及び半導体装置の製造方法
JP2553491B2 (ja) 電子部品の接合方法
JP4179736B2 (ja) 半導体素子実装済部品の製造方法及び半導体素子実装済完成品の製造方法
JPH08335663A (ja) 半導体装置及び半導体装置の製造方法
JP2002026071A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4030220B2 (ja) 半導体チップの実装構造
KR100271680B1 (ko) 반도체 장치의 제조방법
JP2748771B2 (ja) フィルムキャリア半導体装置及びその製造方法
JPH09116251A (ja) 半導体ベアチップの取付方法および取付構造
JP4342577B2 (ja) 半導体チップの実装構造
JPH10341068A (ja) プリント配線基板及び電子部品の実装方法
JP3594502B2 (ja) 半導体パッケージの製造方法及びその装置
JP2503711B2 (ja) フィルムキャリアテ―プ
JPH05166884A (ja) 半導体電子部品
JP2001160565A (ja) 半導体装置の製造方法