JP2000306948A - 半導体装置、およびその製造方法 - Google Patents
半導体装置、およびその製造方法Info
- Publication number
- JP2000306948A JP2000306948A JP11113054A JP11305499A JP2000306948A JP 2000306948 A JP2000306948 A JP 2000306948A JP 11113054 A JP11113054 A JP 11113054A JP 11305499 A JP11305499 A JP 11305499A JP 2000306948 A JP2000306948 A JP 2000306948A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- resin
- semiconductor device
- resin package
- anisotropic conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
- H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/0665—Epoxy resin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
Abstract
された半導体装置において、接続対象物と半導体チップ
の機械的接続性、ひいては電気的な接続状態を向上させ
る。 【解決手段】 バンプ端子30が複数形成された1の半
導体チップ3が、上記各バンプ端子30に対応して複数
の配線部20が形成された所定の接続対象物2に対し
て、樹脂成分41内に導電成分40を分散させた形態を
有する異方性導電接着剤4を介して電気的かつ機械的に
接続された半導体装置1において、1の半導体チップ3
および異方性導電接着剤4を封止するようにして、熱硬
化性樹脂製の樹脂パッケージ5を形成する。接続対象物
2としては、1の半導体チップ3が接続される領域が熱
硬化前の樹脂パッケージ材料よりも硬質のもの、たとえ
ば他の半導体チップ、ガラスエポキシ樹脂製基板、セラ
ミック製基板あるいは1の半導体チップが接続される領
域が補強されたフイルム状基板を採用する。
Description
物に対して、異方性導電接着剤を介して半導体チップが
実装され、かつ半導体チップおよび異方性導電接着剤が
樹脂パッケージによって封止された半導体装置およびそ
の製造方法に関する。
導電成分を分散させた形態を有する異方性導電接着剤を
介して、接続対象物上に半導体チップが実装された従来
の半導体装置の一例を図8に示す。この図に示した半導
体装置1Aでは、半導体チップ3Aのバンプ端子30A
に対応して複数の配線部20Aが形成された接続対象物
としての基板2A上に、配線部20Aとバンプ端子30
Aとの間に導電成分40Aを介在させた状態で、フェイ
スダウン方式で半導体チップ3Aが実装されている。す
なわち、半導体チップ3Aと基板2Aとが、バンプ端子
30Aと配線部20Aとの間に介在する導電成分40A
によって電気的に接続される一方、半導体チップ3Aと
基板2Aの主面どうしの間に介在する絶縁樹脂成分41
Aによって機械的に接続されている。そして、基板2A
の裏面には、貫通孔21Aを介して配線部20Aに導通
するハンダ端子6Aがボール状に形成されている。
体装置1Aでは、基板2Aと半導体チップ3Aの間の機
械的接続性は、主として絶縁樹脂成分41Aの硬化収縮
力に依存することとなる。このため、上記構成の半導体
装置1では、基板2Aに対する半導体チップ3Aの接続
強度が十分であるとはいえないばかりか、外力が作用し
た場合にショートしやすいという問題もあった。
されたものであって、基板などの接続対象物に半導体チ
ップが接続された半導体装置において、接続対象物と半
導体チップの機械的接続性、ひいては電気的な接続状態
を向上させることをその課題としている。
は、次の技術的手段を講じている。
体装置は、バンプ端子が複数形成された1の半導体チッ
プが、上記各バンプ端子に対応して複数の配線部が形成
された所定の接続対象物に対して、熱硬化性樹脂からな
る樹脂成分内に導電成分を分散させた形態を有する異方
性導電接着剤を介して電気的かつ機械的に接続された半
導体装置であって、上記1の半導体チップおよび上記異
方性導電接着剤を封止するようにして、熱硬化性樹脂製
の樹脂パッケージが形成されていることを特徴としてい
る。
チップおよび異方性導電接着剤を封止するようにして熱
硬化性樹脂製の樹脂パッケージが形成された構成とされ
ている。この構成では、樹脂パッケージを形成する際の
当該樹脂パッケージの硬化収縮力、および樹脂パッケー
ジが常温に戻る際の熱収縮力が、半導体チップに対し
て、接合対象物を圧し付ける力として作用している。こ
れにより、1の半導体チップと接続対象物との間の接続
性を高めることができ、ひいては導電成分による電気的
な接続性も高められることとなる。
対象物は、少なくとも上記1の半導体チップが接続され
る領域が、熱硬化前の樹脂パッケージ材料および異方性
導電接着剤の樹脂成分材料よりも硬質とされている。
も1の半導体チップが接続される領域が硬化前の樹脂パ
ッケージ材料や樹脂成分材料よりも硬質とされたものが
採用されていているため、樹脂パッケージが硬化収縮す
る際の当該樹脂パッケージの反りが回避され、樹脂パッ
ケージの硬化収縮力が、より確実に半導体チップが接合
対象物を圧し付ける力として作用する。したがって、上
記構成が採用された半導体装置では、半導体チップと接
続対象物との間の機械的かつ電気的な接続性がより良好
に確保されている。
される領域が硬質とされた接続対象物としては、他の半
導体チップ、ガラスエポキシ樹脂製基板、セラミック製
基板、あるいは1の半導体チップが接続される領域が補
強されたフイルム状基板などが好適に採用される。
ップが接続される領域を補強する方法としては、上記配
線部を熱処理して時効硬化させる方法、配線部の厚みを
大きくする方法、上記領域を覆うようにして層間絶縁膜
のような保護膜を形成する方法などが挙げられる。
記樹脂パッケージは、上記1の半導体チップ、上記接続
対象物、および上記異方性導電接着剤のそれぞれを完全
に封止している。
て、樹脂パッケージの硬化収縮力および熱収縮力が、第
1の半導体チップ側からばかりでなく、接続対象物側か
らも加えられることとなる。つまり、第1の半導体チッ
プと接続対象物との間の接続部分に対して、これを圧し
潰すようにして1の半導体チップと接続対象物の双方か
ら力が作用する。このため、半導体チップと接続対象物
との間の機械的接続性がさらに改善されるばかりでな
く、バンプ端子と配線部との間の電気的な接続状態がさ
らに良好に維持される。
述した本願発明の第1の側面に記載した半導体装置の製
造方法であって、上記異方性導電接着剤の樹脂成分を軟
化ないし半硬化させて、上記接続対象物上に、上記1の
半導体チップを仮接続する工程と、上記半導体チップお
よび上記異方性導電接着剤を封止した状態で熱硬化性樹
脂を熱硬化させて上記樹脂パッケージを形成すると同時
に、上記樹脂成分を略完全ないし完全に熱硬化させて上
記半導体チップを本接続する工程と、を含み、かつ、上
記樹脂パッケージの熱硬化時の硬化収縮力および上記樹
脂パッケージが常温に戻る際の熱収縮力によって、上記
1の半導体チップと上記接続対象物との間の接続部分
に、押圧力を付与することを特徴とする、半導体装置の
製造方法が提供される。
脂成分が十分に熱硬化していない状態において樹脂パッ
ケージを形成するようになされており、このときの加熱
の際に樹脂成分も同時に硬化させられる。熱硬化性樹脂
は、熱硬化する際に硬化収縮するが、その収縮力によっ
て半導体チップが接続対象物に圧し付けられ、この状態
において樹脂パッケージないし異方性導電接着剤が同時
期に硬化する。このため、上記製造方法では、半導体チ
ップが接続対象物を圧し付けた状態のままで樹脂パッケ
ージ内に半導体チップないし異方性導電接着剤が封止さ
れる。しかも、加熱により硬化形成された樹脂パッケー
ジは、常温に戻る際にさらに収縮するため、このときの
収縮力によっても半導体チップが接続対象物を圧し付け
るような力が作用する。このように、本願発明に係る製
造方法によって得られる半導体装置では、半導体装置と
接続対象物との間に互いに圧し付け合う力が作用してい
るため、半導体チップと接続対象物との間の機械的かつ
電気的な接続状態が良好なものとされる。
付図面を参照して以下に行う詳細な説明によって、より
明らかとなろう。
形態を、図面を参照して具体的に説明する。なお、図1
は、本願発明に係る半導体装置の一例を表す全体斜視
図、図2は、図1に示した半導体装置を裏面側から見た
全体斜視図、図3は、図1のIII −III線に沿う断面図
である。
したように一面側に複数の配線部20が形成された絶縁
基板2上に、異方性導電接着剤4を介して半導体チップ
3が実装され、半導体チップ3や異方性導電接着剤4を
封止するようにして樹脂パッケージ5が形成された構成
とされている。そして、絶縁基板2の裏面側において
は、絶縁基板2に設けられた貫通孔21を介して各配線
部20に導通するようにして、複数のハンダ端子6が格
子状に配列形成されている。
樹脂などによってフイルム状とされたもの、ガラスエポ
キシ樹脂あるいはセラミックなどにより板状に形成され
たものが採用され、好ましくは、樹脂パッケージ4を構
成するエポキシ樹脂などの樹脂材料を熱硬化させる前の
状態よりも硬質とされたものが採用される。なお、フイ
ルム状に形成された絶縁基板2を採用する場合には、配
線部20を熱処理するなどしてその硬度を高め、あるい
は層間絶縁膜のような保護膜を配線部20上に形成する
などして絶縁基板2における半導体チップ3が実装され
る領域を補強しておくのが望ましい。
の熱硬化性樹脂からなる絶縁樹脂成分41内に、ボール
状とされた導電成分40が分散された形態とされてい
る。そして、半導体チップ3のバンプ端子30と絶縁基
板2の配線部20とは、これらの間に介在する導電成分
40によって電気的に接続されている一方、絶縁樹脂成
分41によって絶縁基板2と半導体チップ3とが機械的
に接続されている。なお、異方性導電接着剤4として
は、導電成分40が針状ないし棒状の形態とされたもの
を採用することもできる。
方法を、図4ないし図6を参照して具体的に説明する。
なお、図4は、半導体装置を製造するために使用される
集合基板の要部を表す斜視図、図5は、図4に示した集
合基板上に、異方性導電接着剤を用いて、半導体チップ
を仮接続した状態を表す断面図、図6は、図5に示した
状態からさらに、半導体チップおよび異方性導電接着剤
を封止するようにして樹脂パッケージを形成した状態を
表す断面図である。
使用される集合基板について、図4を参照して先に説明
する。同図に示すように、集合基板2aは、ガラスエポ
キシ樹脂などによって全体が形成されており、貫通溝2
3aおよび橋絡部24aによて囲まれるようにして矩形
領域25が複数規定されている。そして、各矩形領域2
5には、その中央部に集中して複数の貫通孔21が格子
状に配列形成されており、各貫通溝23aからは、対応
する貫通孔21に向けて延び、かつその先端部によって
貫通孔21の上部開口を塞ぐようにして配線部20が複
数設けられている(図5参照)。
形領域25に対して、異方性導電接着剤4を介して半導
体チップ3が仮接続され、図5に示した状態とされる。
具体的には、まず絶縁樹脂成分41が固体状とされ、か
つ半導体チップ3の平面視サイズと略同じ平面視面積を
有する異方性導電接着剤4を、半導体チップ3と集合基
板2aとの間に介在させる。そして、この異方性導電接
着剤4を軟化ないし粘液状化させるとともに完全に硬化
しない程度に加熱する。このとき、半導体チップ3を集
合基板2aに対してある程度圧し付けておき、半導体チ
ップ3のバンプ端子30と集合基板2aに設けられた配
線部20との間に介在する絶縁樹脂成分41をある程度
排除しておく必要がある。
着剤4を封止するようにして樹脂パッケージ5を形成す
るとともに、異方性導電接着剤4を略完全ないし完全に
硬化させて半導体チップ3を本接続し、図6に示した状
態とする。この工程は、樹脂パッケージ5が熱硬化性樹
脂によって形成されることから、たとえばトランスファ
ーモールド法によって行われる。この方法では、型締め
状態において所定のキャビティ空間を形成する金型内
に、各矩形領域25に接続された半導体チップ3を収容
した状態において、加熱下でキャビティ空間内に粘液状
化したエポキシ樹脂を注入することによって行われる。
は、異方性導電接着剤4の絶縁樹脂成分41が完全に熱
硬化させられていないことから、樹脂パッケージ5を形
成する際の加熱によって上記絶縁樹脂成分41が熱硬化
させられ、半導体チップ3が集合基板2aに対して本接
続される。すなわち、キャビティ空間内に注入される樹
脂の注入圧によって、また注入された樹脂が硬化収縮す
る際の収縮力(図6において矢印で示した方向に作用す
る力)によって、半導体チップ3が集合基板2aに対し
て圧し付けられ、バンプ端子30と配線部20との間に
選択的に導電成分40が介在させられる。そして、半導
体チップ3が集合基板2aに圧し付けられた状態のまま
で、半導体チップ3が樹脂パッケージ5内に封入され
る。さらに、樹脂パッケージ5が常温に戻る際には、樹
脂パッケージ5が収縮することから、通常の状態では半
導体チップ3と集合基板2aとの間には、樹脂パッケー
ジ5の熱収縮時の力が図6に矢印で示した方向に作用す
る。したがって、本実施形態の製造方法では、半導体チ
ップ3が機械的にも電気的にも良好に接続された半導体
装置を提供することが可能となる。
のハンダ端子6を複数形成する。これらのハンダ端子6
は、集合基板2aの表裏を反転させ、各矩形領域25に
設けられた貫通孔21に対応させてハンダボールを載置
し、これを再溶融・固化させることによって形成され
る。
って、半導体装置1となるべき要素が造り込まれた部分
が集合基板2aから切り離され、図1ないし図3に示し
たような個々の半導体装置1が得られる。
ガラスエポキシ樹脂によって形成された半導体装置につ
いて説明したが、絶縁基板としては、たとえばポリイミ
ド樹脂などによって形成されたフイルム基板を採用する
こともできる。この場合、樹脂パッケージを加熱形成し
た後において、樹脂パッケージが常温に戻る際の樹脂パ
ッケージや絶縁基板の反りを回避すべく、絶縁基板とし
ては、少なくとも半導体チップが接続される領域が補強
されたものを採用するのが好ましい。
対象物としての絶縁基板の一面側にのみ樹脂パッケージ
が形成された半導体装置について説明したが、接続対象
物として(第2の)半導体チップが採用され、この第2
の半導体チップ側にも樹脂パッケージが一体的に形成さ
れた構成の半導体装置も本願発明の適用範囲である。た
とえば、図7に示しように、第1の半導体チップ3Aと
第2の半導体チップ3Bとが異方性導電接着剤4を介し
て互いに接続された形態とされ、これらの半導体チップ
3A,3Bの組が、リードフレームから得られるダイパ
ッド60aに実装された半導体装置10において、第1
および第2の半導体チップ3A,3B、および異方性導
電接着剤4を完全に封止するようにして樹脂パッケージ
5aを形成した構成であってもよい。この構成では、一
端側が樹脂パッケージ5aの外部に設けられた外部リー
ド60Aとされ、他端側が樹脂パッケージ5aの内部に
封止された内部リード60Bとされたリードに対して、
第2の半導体チップ3BがワイヤWを介して電気的に接
続されている。
視図である。
斜視図である。
ために使用される集合基板の要部を表す斜視図である。
を用いて、半導体チップを仮接続した状態を表す断面図
である。
よび異方性導電接着剤を封止するようにして樹脂パッケ
ージを形成した状態を表す断面図である。
す断面図である。
Claims (5)
- 【請求項1】 バンプ端子が複数形成された1の半導体
チップが、上記各バンプ端子に対応して複数の配線部が
形成された所定の接続対象物に対して、熱硬化性樹脂か
らなる樹脂成分内に導電成分を分散させた形態を有する
異方性導電接着剤を介して電気的かつ機械的に接続され
た半導体装置であって、 上記1の半導体チップおよび上記異方性導電接着剤を封
止するようにして、熱硬化性樹脂製の樹脂パッケージが
形成されていることを特徴とする、半導体装置。 - 【請求項2】 上記接続対象物は、少なくとも上記1の
半導体チップが接続される領域が、熱硬化前の樹脂パッ
ケージ材料および異方性導電接着剤の樹脂成分材料より
も硬質とされている、請求項1に記載の半導体装置。 - 【請求項3】 上記接続対象物は、他の半導体チップ、
ガラスエポキシ樹脂製基板、セラミック製基板、あるい
は上記1の半導体チップが接続される領域が補強された
フイルム状基板である、請求項2に記載の半導体装置。 - 【請求項4】 上記樹脂パッケージは、上記1の半導体
チップ、上記接続対象物、および上記異方性導電接着剤
のそれぞれを完全に封止している、請求項1ないし3の
いずれかに記載の半導体装置。 - 【請求項5】 請求項1ないし4に記載されたいずれか
の半導体装置の製造方法であって、 上記異方性導電接着剤の樹脂成分を軟化ないし半硬化さ
せて、上記接続対象物上に、上記1の半導体チップを仮
接続する工程と、 上記半導体チップおよび上記異方性導電接着剤を封止し
た状態で熱硬化性樹脂を熱硬化させて上記樹脂パッケー
ジを形成すると同時に、上記樹脂成分を略完全ないし完
全に熱硬化させて上記半導体チップを本接続する工程
と、を含み、かつ、 上記樹脂パッケージの熱硬化時の硬化収縮力および上記
樹脂パッケージが常温に戻る際の熱収縮力によって、上
記1の半導体チップと上記接続対象物との間の接続部分
に、押圧力を付与することを特徴とする、半導体装置の
製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11113054A JP2000306948A (ja) | 1999-04-21 | 1999-04-21 | 半導体装置、およびその製造方法 |
KR1020000021204A KR20010014797A (ko) | 1999-04-21 | 2000-04-21 | 반도체장치 및 그 제조방법 |
US09/556,087 US6620652B1 (en) | 1999-04-21 | 2000-04-21 | Semiconductor device and method of making the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11113054A JP2000306948A (ja) | 1999-04-21 | 1999-04-21 | 半導体装置、およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000306948A true JP2000306948A (ja) | 2000-11-02 |
Family
ID=14602342
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11113054A Pending JP2000306948A (ja) | 1999-04-21 | 1999-04-21 | 半導体装置、およびその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6620652B1 (ja) |
JP (1) | JP2000306948A (ja) |
KR (1) | KR20010014797A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7057294B2 (en) * | 2001-07-13 | 2006-06-06 | Rohm Co., Ltd. | Semiconductor device |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050012225A1 (en) * | 2002-11-15 | 2005-01-20 | Choi Seung-Yong | Wafer-level chip scale package and method for fabricating and using the same |
US20060286721A1 (en) * | 2005-06-16 | 2006-12-21 | Daoqiang Lu | Breakable interconnects and structures formed thereby |
JP2008042077A (ja) * | 2006-08-09 | 2008-02-21 | Renesas Technology Corp | 半導体装置及びその製造方法 |
US7863106B2 (en) * | 2008-12-24 | 2011-01-04 | International Business Machines Corporation | Silicon interposer testing for three dimensional chip stack |
FR2943849B1 (fr) * | 2009-03-31 | 2011-08-26 | St Microelectronics Grenoble 2 | Procede de realisation de boitiers semi-conducteurs et boitier semi-conducteur |
EP2330618A1 (en) * | 2009-12-04 | 2011-06-08 | STMicroelectronics (Grenoble 2) SAS | Rebuilt wafer assembly |
CN103730429B (zh) * | 2013-12-05 | 2017-06-20 | 通富微电子股份有限公司 | 封装结构 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0922965A (ja) | 1993-07-13 | 1997-01-21 | Seiko Instr Inc | Ic実装構造 |
US5866953A (en) * | 1996-05-24 | 1999-02-02 | Micron Technology, Inc. | Packaged die on PCB with heat sink encapsulant |
JPH1084014A (ja) * | 1996-07-19 | 1998-03-31 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法 |
WO1998033217A1 (en) * | 1997-01-24 | 1998-07-30 | Rohm Co., Ltd. | Semiconductor device and method for manufacturing thereof |
US6204564B1 (en) * | 1997-11-21 | 2001-03-20 | Rohm Co., Ltd. | Semiconductor device and method for making the same |
-
1999
- 1999-04-21 JP JP11113054A patent/JP2000306948A/ja active Pending
-
2000
- 2000-04-21 KR KR1020000021204A patent/KR20010014797A/ko not_active Application Discontinuation
- 2000-04-21 US US09/556,087 patent/US6620652B1/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7057294B2 (en) * | 2001-07-13 | 2006-06-06 | Rohm Co., Ltd. | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
US6620652B1 (en) | 2003-09-16 |
KR20010014797A (ko) | 2001-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5766972A (en) | Method of making resin encapsulated semiconductor device with bump electrodes | |
US7285446B2 (en) | Mounting structure of semiconductor chip, semiconductor device and method of making the semiconductor device | |
JP3121562B2 (ja) | フリップ・チップ・パッケージおよびその製法 | |
JP2725637B2 (ja) | 電子回路装置およびその製造方法 | |
US7144245B2 (en) | Packages for semiconductor die | |
US6515357B2 (en) | Semiconductor package and semiconductor package fabrication method | |
KR100374241B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP2000323623A (ja) | 半導体装置 | |
US8481367B2 (en) | Method of manufacturing circuit device | |
JP2008258522A (ja) | 半導体装置の製造方法 | |
KR101010556B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP5444584B2 (ja) | 半導体装置及びその製造方法 | |
JP2000306948A (ja) | 半導体装置、およびその製造方法 | |
JP4334335B2 (ja) | 混成集積回路装置の製造方法 | |
JP3879823B2 (ja) | 薄型半導体装置のモールド方法及びそのモールド金型 | |
US6894384B1 (en) | Semiconductor device and method of manufacturing the same | |
JPH10326800A (ja) | 半導体装置の製造方法及び半導体製造装置用金型 | |
US8198141B2 (en) | Intermediate structure of semiconductor device and method of manufacturing the same | |
JP3666576B2 (ja) | 多層モジュールおよびその製造方法 | |
JP3532450B2 (ja) | Bga型半導体パッケージの実装構造およびその実装方法 | |
JPH10125734A (ja) | 半導体ユニットおよびその製造方法 | |
US6710434B1 (en) | Window-type semiconductor package and fabrication method thereof | |
JP3539528B2 (ja) | 半導体装置およびその製造方法 | |
JP4010860B2 (ja) | 混成集積回路装置およびその製造方法 | |
JP2005142452A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040810 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050512 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050524 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050721 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050816 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051014 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051122 |