JP3121562B2 - フリップ・チップ・パッケージおよびその製法 - Google Patents
フリップ・チップ・パッケージおよびその製法Info
- Publication number
- JP3121562B2 JP3121562B2 JP09154889A JP15488997A JP3121562B2 JP 3121562 B2 JP3121562 B2 JP 3121562B2 JP 09154889 A JP09154889 A JP 09154889A JP 15488997 A JP15488997 A JP 15488997A JP 3121562 B2 JP3121562 B2 JP 3121562B2
- Authority
- JP
- Japan
- Prior art keywords
- flip chip
- flat
- thermally conductive
- substrate
- substrate member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【0001】
【発明の属する技術分野】本発明はカプセル封じされた
フリップ・チップに関するものであり、詳細にはフリッ
プ・チップとともにカプセル封じされた熱伝導性部材を
有するフリップ・チップ・パッケージに関するものであ
る。
フリップ・チップに関するものであり、詳細にはフリッ
プ・チップとともにカプセル封じされた熱伝導性部材を
有するフリップ・チップ・パッケージに関するものであ
る。
【0002】
【従来の技術】フリップ・チップはソルダ・パッドまた
はバンプ接点の形状で、すべて片面に端子を有する小型
の半導体ダイである。通常、チップの表面はパッシベー
ションその他の方法で処理されている。フリップ・チッ
プの名称は、チップを製造後にフリップして、すなわち
反転させてから、チップを対になる基板に取り付けるこ
とに由来している。
はバンプ接点の形状で、すべて片面に端子を有する小型
の半導体ダイである。通常、チップの表面はパッシベー
ションその他の方法で処理されている。フリップ・チッ
プの名称は、チップを製造後にフリップして、すなわち
反転させてから、チップを対になる基板に取り付けるこ
とに由来している。
【0003】フリップ・チップ・パッケージは、保護の
ため、および「拾い上げて置く」操作のための広い平坦
な表面を確保するため、シリコン・チップの上にある種
のカバーを必要とする。しかし、チップ上のカバーまた
は封止材はいずれも周囲の環境への熱抵抗を増大し、そ
のためチップの動作温度が上昇する。
ため、および「拾い上げて置く」操作のための広い平坦
な表面を確保するため、シリコン・チップの上にある種
のカバーを必要とする。しかし、チップ上のカバーまた
は封止材はいずれも周囲の環境への熱抵抗を増大し、そ
のためチップの動作温度が上昇する。
【0004】熱伝導性のキャップもフリップ・チップに
設けられる。通常、キャップを設けたチップは、チップ
とキャップとの間に薄い伝熱性グリースの層を有する。
設けられる。通常、キャップを設けたチップは、チップ
とキャップとの間に薄い伝熱性グリースの層を有する。
【0005】
【発明が解決しようとする課題】しかし、熱サイクルの
間に、グリースが流出したり、チップとキャップとの境
界面から流れ出したりして、境界面の熱抵抗が増大す
る。
間に、グリースが流出したり、チップとキャップとの境
界面から流れ出したりして、境界面の熱抵抗が増大す
る。
【0006】本発明の目的は、上述の問題を解決するこ
とにある。熱抵抗が低く、経済的に製造できるフリップ
・チップ・パッケージが望ましい。また、従来のトラン
スファー成形技術を使用するこのようなフリップ・チッ
プ・パッケージの製法が望ましい。さらに、チップと伝
熱部材との間に伝熱グリースの存在を必要としないフリ
ップ・チップ・パッケージが望ましい。
とにある。熱抵抗が低く、経済的に製造できるフリップ
・チップ・パッケージが望ましい。また、従来のトラン
スファー成形技術を使用するこのようなフリップ・チッ
プ・パッケージの製法が望ましい。さらに、チップと伝
熱部材との間に伝熱グリースの存在を必要としないフリ
ップ・チップ・パッケージが望ましい。
【0007】
【課題を解決するための手段】本発明の1態様によれ
ば、フリップ・チップ・パッケージは、複数の電気回路
が設けられた基板部材と、上記電気回路のうちの所定の
ものと電気的に接続して上記基板上に装着され、上記基
板から間隔をおいた平坦な上部表面および上記平坦な表
面に対してほぼ垂直な関係にある複数の縁部表面を有す
るフリップ・チップと、フリップ・チップの上記上部表
面と熱伝導するように配置され、複数の縁部表面を有す
る、上記基板部材と平衡した熱膨張特性を有する熱伝導
性の平坦な部材と、上記熱伝導性の平坦な部材の縁部表
面、上記フリップ・チップの縁部表面、および上記基板
部材の少なくとも一部を取り囲む、実質的に剛性の誘電
材料とを具備する。
ば、フリップ・チップ・パッケージは、複数の電気回路
が設けられた基板部材と、上記電気回路のうちの所定の
ものと電気的に接続して上記基板上に装着され、上記基
板から間隔をおいた平坦な上部表面および上記平坦な表
面に対してほぼ垂直な関係にある複数の縁部表面を有す
るフリップ・チップと、フリップ・チップの上記上部表
面と熱伝導するように配置され、複数の縁部表面を有す
る、上記基板部材と平衡した熱膨張特性を有する熱伝導
性の平坦な部材と、上記熱伝導性の平坦な部材の縁部表
面、上記フリップ・チップの縁部表面、および上記基板
部材の少なくとも一部を取り囲む、実質的に剛性の誘電
材料とを具備する。
【0008】本発明の実施例であるフリップ・チップ・
パッケージの他の特徴には、フリップ・チップと複合構
造を形成するように選択された、基板の上に所定の長さ
だけ延びる平坦な熱伝導性部材がある。
パッケージの他の特徴には、フリップ・チップと複合構
造を形成するように選択された、基板の上に所定の長さ
だけ延びる平坦な熱伝導性部材がある。
【0009】本発明の他の態様によれば、熱特性が強化
されたフリップ・チップ・パッケージの製法が提供され
る。この方法は、複数の電気接点が配置された基板部材
を設けるステップと、複数の電気接点が設けられた下部
表面、上部表面、および上記下部表面と上記上部表面と
の間に延びる縁部表面を有するフリップ・チップを設け
るステップと、上記フリップ・チップの上記電気接点を
上記基板部材上の電気接点のうち所定のものと接続する
ステップと、周囲に複数の縁部表面を有し、上記基板部
材と平衡した熱膨張特性を有する平坦な熱伝導性部材を
設けるステップと、上記熱伝導性部材を上記フリップ・
チップの上記上部表面と熱伝導するように置くステップ
と、上記熱伝導性部材、上記フリップ・チップ、および
上記基板部材を、金型のキャビティ内に置いて、上記基
板部材の所定部分が上記金型のキャビティとあいまっ
て、ほぼ閉じたキャビティを画定するようにするステッ
プと、上記ほぼ閉じたキャビティに成形可能な誘電材料
を射出するステップと、上記成形可能な誘電材料を硬化
させて上記熱伝導性部材の縁部表面、上記フリップ・チ
ップの縁部表面、および上記基板部材の上記所定部分の
周囲に実質的に剛性の誘電被覆を形成し、実質的にカプ
セル封じされたフリップ・チップ・パッケージを形成す
るステップと、上記閉じたキャビティから上記フリップ
・チップ・パッケージを取り出すステップとを含む。
されたフリップ・チップ・パッケージの製法が提供され
る。この方法は、複数の電気接点が配置された基板部材
を設けるステップと、複数の電気接点が設けられた下部
表面、上部表面、および上記下部表面と上記上部表面と
の間に延びる縁部表面を有するフリップ・チップを設け
るステップと、上記フリップ・チップの上記電気接点を
上記基板部材上の電気接点のうち所定のものと接続する
ステップと、周囲に複数の縁部表面を有し、上記基板部
材と平衡した熱膨張特性を有する平坦な熱伝導性部材を
設けるステップと、上記熱伝導性部材を上記フリップ・
チップの上記上部表面と熱伝導するように置くステップ
と、上記熱伝導性部材、上記フリップ・チップ、および
上記基板部材を、金型のキャビティ内に置いて、上記基
板部材の所定部分が上記金型のキャビティとあいまっ
て、ほぼ閉じたキャビティを画定するようにするステッ
プと、上記ほぼ閉じたキャビティに成形可能な誘電材料
を射出するステップと、上記成形可能な誘電材料を硬化
させて上記熱伝導性部材の縁部表面、上記フリップ・チ
ップの縁部表面、および上記基板部材の上記所定部分の
周囲に実質的に剛性の誘電被覆を形成し、実質的にカプ
セル封じされたフリップ・チップ・パッケージを形成す
るステップと、上記閉じたキャビティから上記フリップ
・チップ・パッケージを取り出すステップとを含む。
【0010】熱特性が強化されたフリップ・チップ・パ
ッケージの製法の他の特徴には、平坦な熱伝導性部材が
フリップ・チップ上に置かれた時、平坦な部材の厚み
と、フリップ・チップが基板表面上に延びる長さとの合
計が、上記金型のキャビティの高さとほぼ等しくなるよ
うに、厚みが選択された平坦な熱伝導性部材を選択する
ことである。
ッケージの製法の他の特徴には、平坦な熱伝導性部材が
フリップ・チップ上に置かれた時、平坦な部材の厚み
と、フリップ・チップが基板表面上に延びる長さとの合
計が、上記金型のキャビティの高さとほぼ等しくなるよ
うに、厚みが選択された平坦な熱伝導性部材を選択する
ことである。
【0011】
【発明の実施の形態】本発明の実施例であるフリップ・
チップ・パッケージ10の概略を図1に示す。フリップ
・チップ・パッケージ10は、たとえばはんだ接続によ
り、基板部材16中に置かれた1個または複数の電気回
路に付随する、対応する接点に電子的に接続された複数
の電気接点14を有するフリップ・チップ12を有す
る。基板部材16は通常、この部材中に画定された多数
の電気回路を有する積層回路板であり、電子アセンブリ
の他の構成部品と相互接続される。フリップ・チップ1
2は、基板16から所定の距離を隔てた平坦な上部表面
18と、平坦な表面18の画定された周囲に延び、平坦
な表面18とほぼ垂直な関係にある複数の縁部表面20
を有する。
チップ・パッケージ10の概略を図1に示す。フリップ
・チップ・パッケージ10は、たとえばはんだ接続によ
り、基板部材16中に置かれた1個または複数の電気回
路に付随する、対応する接点に電子的に接続された複数
の電気接点14を有するフリップ・チップ12を有す
る。基板部材16は通常、この部材中に画定された多数
の電気回路を有する積層回路板であり、電子アセンブリ
の他の構成部品と相互接続される。フリップ・チップ1
2は、基板16から所定の距離を隔てた平坦な上部表面
18と、平坦な表面18の画定された周囲に延び、平坦
な表面18とほぼ垂直な関係にある複数の縁部表面20
を有する。
【0012】重要なことは、本発明の実施例である熱特
性が強化されたフリップ・チップ・パッケージ10が、
フリップ・チップ12の平坦な上部表面18と熱伝導す
るように置かれた平坦な熱伝導性部材22を有すること
である。平坦な熱伝導性部材22は、平坦な部材22の
周囲に延びる複数の縁部表面24を有する。
性が強化されたフリップ・チップ・パッケージ10が、
フリップ・チップ12の平坦な上部表面18と熱伝導す
るように置かれた平坦な熱伝導性部材22を有すること
である。平坦な熱伝導性部材22は、平坦な部材22の
周囲に延びる複数の縁部表面24を有する。
【0013】本発明の実施例である熱特性が強化された
フリップ・チップ・パッケージは、平坦な熱伝導性部材
22の縁部表面24、フリップ・チップ12の縁部表面
20、および積層された基板16の少なくとも一部を密
接に接着して包囲する、東芝XK6000熱硬化性プラ
スチックなどの実質的に剛性の誘電材料26を含む。誘
電材料26は、平坦な熱伝導性部材22の上部露出面を
被覆することなく、フリップ・チップ12、平坦な部材
22の一部、および基板16を効果的にカプセル封止す
る。
フリップ・チップ・パッケージは、平坦な熱伝導性部材
22の縁部表面24、フリップ・チップ12の縁部表面
20、および積層された基板16の少なくとも一部を密
接に接着して包囲する、東芝XK6000熱硬化性プラ
スチックなどの実質的に剛性の誘電材料26を含む。誘
電材料26は、平坦な熱伝導性部材22の上部露出面を
被覆することなく、フリップ・チップ12、平坦な部材
22の一部、および基板16を効果的にカプセル封止す
る。
【0014】本発明の1実施例では、フリップ・チップ
・パッケージ10はトランスファ成形技術により形成す
ることが望ましい。各種の寸法のチップを成形するのに
必要な金型の数を減らすために、シートを打ち抜くこと
によって、低コストで、各種の厚みの平坦な熱伝導性部
材22を形成することができる。適当な厚みの平坦な部
材22を使用することにより、各種の厚みのチップを単
一の金型で成形することができる。その目的のため、平
坦な熱伝導性部材22は、フリップ・チップ12の上面
に取り付けた時、基板部材16の上方に一定の所定の距
離だけ延びる複合構造を形成するように選択された厚み
を有することが望ましい。このように、単に平坦な部材
22の厚みを変化させることにより、同一の金型のキャ
ビティを各種の寸法のチップに使用することができる。
・パッケージ10はトランスファ成形技術により形成す
ることが望ましい。各種の寸法のチップを成形するのに
必要な金型の数を減らすために、シートを打ち抜くこと
によって、低コストで、各種の厚みの平坦な熱伝導性部
材22を形成することができる。適当な厚みの平坦な部
材22を使用することにより、各種の厚みのチップを単
一の金型で成形することができる。その目的のため、平
坦な熱伝導性部材22は、フリップ・チップ12の上面
に取り付けた時、基板部材16の上方に一定の所定の距
離だけ延びる複合構造を形成するように選択された厚み
を有することが望ましい。このように、単に平坦な部材
22の厚みを変化させることにより、同一の金型のキャ
ビティを各種の寸法のチップに使用することができる。
【0015】好ましい実施例では、平坦な熱伝導性部材
22は、基板部材16に取り付けたフリップ・チップ1
2を挿入する前に金型のキャビティ中に置き、その後誘
電材料26をキャビティに注入する。代替方法として、
平坦な熱伝導性部材22を、熱伝導性接着剤28でフリ
ップ・チップ12の平坦な上部表面18に前もって接着
してから、接着したアセンブリを金型のキャビティ中に
置き、誘電材料26をキャビティ中に射出してもよい。
22は、基板部材16に取り付けたフリップ・チップ1
2を挿入する前に金型のキャビティ中に置き、その後誘
電材料26をキャビティに注入する。代替方法として、
平坦な熱伝導性部材22を、熱伝導性接着剤28でフリ
ップ・チップ12の平坦な上部表面18に前もって接着
してから、接着したアセンブリを金型のキャビティ中に
置き、誘電材料26をキャビティ中に射出してもよい。
【0016】好ましくは、平坦な熱伝導性部材は、熱膨
張係数が積層したガラス繊維強化エポキシ製印刷配線板
の熱膨張係数とほぼ等しい銅で形成する。
張係数が積層したガラス繊維強化エポキシ製印刷配線板
の熱膨張係数とほぼ等しい銅で形成する。
【0017】本発明の実施例である強化されたフリップ
・チップ・パッケージ10の製法は、図2のブロック3
0に示すように、複数の電気接点が上部表面に配置され
た基板部材16を設け、ブロック32に示すように、下
部表面上に配置された複数の電気接点14を有するフリ
ップ・チップ12を設ける工程を有する。ブロック34
に示すように、上記フリップ・チップ12を、たとえば
はんだによる相互接続が形成されるような熱サイクルに
より基板部材16に取り付ける。必要があれば、デクス
タ(Dexter)のHYSOLTM4511エポキシなどの充
てん材料を使用して、接続した接点間を電気的に分離す
る。
・チップ・パッケージ10の製法は、図2のブロック3
0に示すように、複数の電気接点が上部表面に配置され
た基板部材16を設け、ブロック32に示すように、下
部表面上に配置された複数の電気接点14を有するフリ
ップ・チップ12を設ける工程を有する。ブロック34
に示すように、上記フリップ・チップ12を、たとえば
はんだによる相互接続が形成されるような熱サイクルに
より基板部材16に取り付ける。必要があれば、デクス
タ(Dexter)のHYSOLTM4511エポキシなどの充
てん材料を使用して、接続した接点間を電気的に分離す
る。
【0018】ブロック36に示すように、平坦な熱伝導
性部材22、好ましくは銅板を設けた後、ブロック38
に示すように、フリップ・チップ12の上部表面18に
密着させるか、または接着剤による接着により上部表面
18と熱伝導するように置く。
性部材22、好ましくは銅板を設けた後、ブロック38
に示すように、フリップ・チップ12の上部表面18に
密着させるか、または接着剤による接着により上部表面
18と熱伝導するように置く。
【0019】ブロック40に示すように、熱伝導性部材
22、フリップ・チップ12、および基板部材16を、
金型のキャビティ内に置く。基板部材16の一部、すな
わち取り付けたフリップ・チップ12を取り囲む部分
が、金型のキャビティのあらかじめ画定された表面とと
もに、ほぼ閉じたキャビティを画定する。次に、ブロッ
ク42に示すように、トランスファ成形金型に高度充て
んエポキシ(highly filled epoxy)などの成形可能な
誘電材料を射出し、平坦な部材22の縁部表面24およ
びフリップ・チップ12を取り囲む。図1に示すよう
に、誘電材料26は、熱伝導性部材22の下部表面の一
部、および基板部材16の表面を取り囲む部分にも密着
するようにされ、これにより、フリップ・チップ12お
よび平坦な熱伝導性部材22を、基板部材16とともに
実質的にカプセル封止を行う。
22、フリップ・チップ12、および基板部材16を、
金型のキャビティ内に置く。基板部材16の一部、すな
わち取り付けたフリップ・チップ12を取り囲む部分
が、金型のキャビティのあらかじめ画定された表面とと
もに、ほぼ閉じたキャビティを画定する。次に、ブロッ
ク42に示すように、トランスファ成形金型に高度充て
んエポキシ(highly filled epoxy)などの成形可能な
誘電材料を射出し、平坦な部材22の縁部表面24およ
びフリップ・チップ12を取り囲む。図1に示すよう
に、誘電材料26は、熱伝導性部材22の下部表面の一
部、および基板部材16の表面を取り囲む部分にも密着
するようにされ、これにより、フリップ・チップ12お
よび平坦な熱伝導性部材22を、基板部材16とともに
実質的にカプセル封止を行う。
【0020】ブロック44に示すように、成形可能な誘
電材料28を硬化させると、平坦な熱伝導性部材22、
フリップ・チップ12、および基板部材16の所定の部
分の上に実質的に剛性の誘電被覆が形成され、本質的に
分離不能な一体型のパッケージ10が得られる。硬化
後、ブロック46に示すように、形成したパッケージ1
0を金型から取り出す。
電材料28を硬化させると、平坦な熱伝導性部材22、
フリップ・チップ12、および基板部材16の所定の部
分の上に実質的に剛性の誘電被覆が形成され、本質的に
分離不能な一体型のパッケージ10が得られる。硬化
後、ブロック46に示すように、形成したパッケージ1
0を金型から取り出す。
【0021】熱的に一体化したフリップ・チップ・パッ
ケージ10の製法を実施するに当たり、多種の寸法の異
なるフリップ・チップ12を製造するために、平坦な部
材22の厚みを変化させることにより、単一の金型キャ
ビティを使用することが好ましい。正確な寸法に形成す
れば、平坦な部材22の露出面上には誘電材料はない。
このことは、フリップ・チップ12からの熱流経路中に
界面抵抗の数を最少にするために望ましい。したがっ
て、平坦な部材22の上部表面が完成した部品上の成形
材料の表面と同じ高さになるように平坦な部材22の厚
みを制御することが望ましい。このような配置では、平
坦な熱伝導性部材22とフリップ・チップ12との間に
接着剤を必要としないが、必要があれば、組立を容易に
するために熱伝導性の接着剤28を使用してもよい。
ケージ10の製法を実施するに当たり、多種の寸法の異
なるフリップ・チップ12を製造するために、平坦な部
材22の厚みを変化させることにより、単一の金型キャ
ビティを使用することが好ましい。正確な寸法に形成す
れば、平坦な部材22の露出面上には誘電材料はない。
このことは、フリップ・チップ12からの熱流経路中に
界面抵抗の数を最少にするために望ましい。したがっ
て、平坦な部材22の上部表面が完成した部品上の成形
材料の表面と同じ高さになるように平坦な部材22の厚
みを制御することが望ましい。このような配置では、平
坦な熱伝導性部材22とフリップ・チップ12との間に
接着剤を必要としないが、必要があれば、組立を容易に
するために熱伝導性の接着剤28を使用してもよい。
【0022】要約すれば、フリップ・チップの配置およ
び製法によって、性能に信頼性があり、製造が容易なフ
リップ・チップ・パッケージ10が形成される。これら
の目的は、トランスファ成形技術を利用することによ
り、チップを、成形中インサートとして使用される平坦
な熱伝導性部材22とともにカプセル封じすることによ
り達成される。代替方法として、インサート22を少量
の熱伝導性の接着剤28を使用してフリップ・チップ1
2の上面に取り付けてもよい。
び製法によって、性能に信頼性があり、製造が容易なフ
リップ・チップ・パッケージ10が形成される。これら
の目的は、トランスファ成形技術を利用することによ
り、チップを、成形中インサートとして使用される平坦
な熱伝導性部材22とともにカプセル封じすることによ
り達成される。代替方法として、インサート22を少量
の熱伝導性の接着剤28を使用してフリップ・チップ1
2の上面に取り付けてもよい。
【0023】平坦な部材22は、低コストで厚みの異な
るシートから打ち抜くことができる。適当な厚みのイン
サートを使用することにより、どのような厚みのチップ
でも単一の金型で成形することができる。平坦な部材2
2の厚みは、フリップ・チップ12と組み合わせた場
合、金型のキャビティの高さと一致して、金型を型締め
した時にチップと基板の相互接続に過剰な負荷がかから
ないように選択する。
るシートから打ち抜くことができる。適当な厚みのイン
サートを使用することにより、どのような厚みのチップ
でも単一の金型で成形することができる。平坦な部材2
2の厚みは、フリップ・チップ12と組み合わせた場
合、金型のキャビティの高さと一致して、金型を型締め
した時にチップと基板の相互接続に過剰な負荷がかから
ないように選択する。
【0024】本発明を実施した、好ましくは接着剤層の
ないフリップ・チップ・パッケージ10の熱特性は、伝
熱グリースを用いたキャップ付きのチップの熱特性とほ
ぼ同一である。さらに、本発明の実施例であるフリップ
・チップ・パッケージ10は、グリース層が枯渇して熱
抵抗が増大する可能性のあるグリースの流出の可能性を
回避する利点を有する。重要なことは、本発明の実施例
であるフリップ・チップ・パッケージ10の性能は、平
坦な熱伝導性部材22なしに被覆材を使用したどのよう
なパッケージの性能よりかなり良好であるということで
ある。さらに、基板部材16と平坦な部材22の膨張を
平衡させることにより、パッケージ10の湾曲が減少
し、これによりボール・グリッド・アレイ(BGA)パ
ッケージで実施した場合、信頼度が高くなり、共平坦性
が改善される。
ないフリップ・チップ・パッケージ10の熱特性は、伝
熱グリースを用いたキャップ付きのチップの熱特性とほ
ぼ同一である。さらに、本発明の実施例であるフリップ
・チップ・パッケージ10は、グリース層が枯渇して熱
抵抗が増大する可能性のあるグリースの流出の可能性を
回避する利点を有する。重要なことは、本発明の実施例
であるフリップ・チップ・パッケージ10の性能は、平
坦な熱伝導性部材22なしに被覆材を使用したどのよう
なパッケージの性能よりかなり良好であるということで
ある。さらに、基板部材16と平坦な部材22の膨張を
平衡させることにより、パッケージ10の湾曲が減少
し、これによりボール・グリッド・アレイ(BGA)パ
ッケージで実施した場合、信頼度が高くなり、共平坦性
が改善される。
【0025】本発明を好ましい実施例について説明を行
ったが、当業者は、基板部材16、平坦な熱伝導性部材
22、フリップ・チップ12など各種の部品を、本発明
の原理から逸脱することなく変更することができること
を理解されよう。このような変更は、特許請求の範囲に
含まれるものとする。本発明の他の態様、特徴、および
利点は、この開示、図面および請求の範囲を検討するこ
とによって得られよう。
ったが、当業者は、基板部材16、平坦な熱伝導性部材
22、フリップ・チップ12など各種の部品を、本発明
の原理から逸脱することなく変更することができること
を理解されよう。このような変更は、特許請求の範囲に
含まれるものとする。本発明の他の態様、特徴、および
利点は、この開示、図面および請求の範囲を検討するこ
とによって得られよう。
【図1】本発明の実施例によるフリップ・チップ・パッ
ケージのフリップ・チップおよび基板部品を立面図で示
した概略断面図である。
ケージのフリップ・チップおよび基板部品を立面図で示
した概略断面図である。
【図2】本発明の実施例による、フリップ・チップ・パ
ッケージの製造で行われる主要工程を示すフローチャー
トである。
ッケージの製造で行われる主要工程を示すフローチャー
トである。
10 フリップ・チップ・パッケージ 12 フリップ・チップ 14 電気接点 16 基板部材 22 平坦な熱伝導性部材 26 誘電材料 28 熱伝導性接着剤
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平7−202064(JP,A) 特開 平7−321248(JP,A) 特開 平9−17827(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 23/12 H01L 23/36
Claims (4)
- 【請求項1】複数の電気回路が設けられた基板部材と、 上記電気回路のうちの所定のものと電気的に接続して上
記基板上に装着され、上記基板から間隔をおいた平坦な
上部表面および上記平坦な表面に対してほぼ垂直な関係
にある複数の縁部表面を有するフリップ・チップと、 フリップ・チップの上記上部表面と熱伝導するように配
置され、複数の縁部表面を有する、上記基板部材と平衡
した熱膨張特性を有する熱伝導性の平坦な部材と、 上記熱伝導性の平坦な部材の縁部表面、上記フリップ・
チップの縁部表面、および上記基板部材の少なくとも一
部を取り囲む、実質的に剛性の誘電材料とを具備する、 フリップ・チップ・パッケージ。 - 【請求項2】上記基板部材がガラス繊維強化エポキシ基
板部材からなり、上記熱伝導性の平坦な部材が銅で形成
されていることを特徴とする、請求項1に記載のフリッ
プ・チップ・パッケージ。 - 【請求項3】複数の電気接点が配置された基板部材を設
けるステップと、 複数の電気接点が設けられた下部表面、上部表面、およ
び上記下部表面と上記上部表面との間に延びる縁部表面
を有するフリップ・チップを設けるステップと、 上記フリップ・チップの上記電気接点を上記基板部材上
の電気接点のうち所定のものと接続するステップと、 周囲に複数の縁部表面を有し、上記基板部材と平衡した
熱膨張特性を有する平坦な熱伝導性部材を設けるステッ
プと、 上記熱伝導性部材を上記フリップ・チップの上記上部表
面と熱伝導するように置くステップと、 上記熱伝導性部材、上記フリップ・チップ、および上記
基板部材を、金型のキャビティ内に置き、上記基板部材
の所定部分が上記金型のキャビティとともに、ほぼ閉じ
たキャビティを画定するようにするステップと、 上記ほぼ閉じたキャビティに成形可能な誘電材料を射出
するステップと、 上記成形可能な誘電材料を硬化させて上記熱伝導性部材
の縁部表面、上記フリップ・チップの縁部表面、および
上記基板部材の上記所定部分の周囲に実質的に剛性の誘
電被覆を形成し、実質的にカプセル封じされたフリップ
・チップ・パッケージを形成するステップと、 上記閉じたキャビティから上記フリップ・チップ・パッ
ケージを取り出すステップとを含むフリップ・チップ・
パッケージを形成する方法。 - 【請求項4】上記基板部材がガラス繊維強化エポキシ基
板部材からなり、上記熱伝導性の平坦な部材が銅で形成
されていることを特徴とする、請求項3に記載のフリッ
プ・チップ・パッケージ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US66615596A | 1996-06-19 | 1996-06-19 | |
US08/666155 | 1996-06-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1056103A JPH1056103A (ja) | 1998-02-24 |
JP3121562B2 true JP3121562B2 (ja) | 2001-01-09 |
Family
ID=24673046
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09154889A Expired - Fee Related JP3121562B2 (ja) | 1996-06-19 | 1997-06-12 | フリップ・チップ・パッケージおよびその製法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US5726079A (ja) |
JP (1) | JP3121562B2 (ja) |
KR (1) | KR100281830B1 (ja) |
TW (1) | TW434759B (ja) |
Families Citing this family (135)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1335422B1 (en) * | 1995-03-24 | 2013-01-16 | Shinko Electric Industries Co., Ltd. | Process for making a chip sized semiconductor device |
US5866953A (en) * | 1996-05-24 | 1999-02-02 | Micron Technology, Inc. | Packaged die on PCB with heat sink encapsulant |
US5909633A (en) * | 1996-11-29 | 1999-06-01 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing an electronic component |
KR100246333B1 (ko) * | 1997-03-14 | 2000-03-15 | 김영환 | 비 지 에이 패키지 및 그 제조방법 |
US6051888A (en) * | 1997-04-07 | 2000-04-18 | Texas Instruments Incorporated | Semiconductor package and method for increased thermal dissipation of flip-chip semiconductor package |
US6507116B1 (en) | 1997-04-24 | 2003-01-14 | International Business Machines Corporation | Electronic package and method of forming |
US6104093A (en) * | 1997-04-24 | 2000-08-15 | International Business Machines Corporation | Thermally enhanced and mechanically balanced flip chip package and method of forming |
US6448665B1 (en) * | 1997-10-15 | 2002-09-10 | Kabushiki Kaisha Toshiba | Semiconductor package and manufacturing method thereof |
US5956606A (en) * | 1997-10-31 | 1999-09-21 | Motorola, Inc. | Method for bumping and packaging semiconductor die |
US6570247B1 (en) * | 1997-12-30 | 2003-05-27 | Intel Corporation | Integrated circuit device having an embedded heat slug |
US6081037A (en) * | 1998-06-22 | 2000-06-27 | Motorola, Inc. | Semiconductor component having a semiconductor chip mounted to a chip mount |
US6084308A (en) * | 1998-06-30 | 2000-07-04 | National Semiconductor Corporation | Chip-on-chip integrated circuit package and method for making the same |
US6224711B1 (en) * | 1998-08-25 | 2001-05-01 | International Business Machines Corporation | Assembly process for flip chip package having a low stress chip and resulting structure |
US6395584B2 (en) | 1998-12-22 | 2002-05-28 | Ficta Technology Inc. | Method for improving the liquid dispensing of IC packages |
US6175160B1 (en) * | 1999-01-08 | 2001-01-16 | Intel Corporation | Flip-chip having an on-chip cache memory |
US6893523B2 (en) * | 1999-02-11 | 2005-05-17 | International Business Machines Corporation | Method for bonding heat sinks to overmold material |
US6856013B1 (en) * | 1999-02-19 | 2005-02-15 | Micron Technology, Inc. | Integrated circuit packages, ball-grid array integrated circuit packages and methods of packaging an integrated circuit |
US6341071B1 (en) | 1999-03-19 | 2002-01-22 | International Business Machines Corporation | Stress relieved ball grid array package |
US6191360B1 (en) | 1999-04-26 | 2001-02-20 | Advanced Semiconductor Engineering, Inc. | Thermally enhanced BGA package |
JP3277996B2 (ja) * | 1999-06-07 | 2002-04-22 | 日本電気株式会社 | 回路装置、その製造方法 |
US6369452B1 (en) * | 1999-07-27 | 2002-04-09 | International Business Machines Corporation | Cap attach surface modification for improved adhesion |
US6255143B1 (en) | 1999-08-04 | 2001-07-03 | St. Assembly Test Services Pte Ltd. | Flip chip thermally enhanced ball grid array |
US6208519B1 (en) * | 1999-08-31 | 2001-03-27 | Micron Technology, Inc. | Thermally enhanced semiconductor package |
US6825550B2 (en) | 1999-09-02 | 2004-11-30 | Micron Technology, Inc. | Board-on-chip packages with conductive foil on the chip surface |
TW452956B (en) * | 2000-01-04 | 2001-09-01 | Siliconware Precision Industries Co Ltd | Heat dissipation structure of BGA semiconductor package |
US6900534B2 (en) * | 2000-03-16 | 2005-05-31 | Texas Instruments Incorporated | Direct attach chip scale package |
US6624507B1 (en) | 2000-05-09 | 2003-09-23 | National Semiconductor Corporation | Miniature semiconductor package for opto-electronic devices |
US6707140B1 (en) | 2000-05-09 | 2004-03-16 | National Semiconductor Corporation | Arrayable, scaleable, and stackable molded package configuration |
US6916121B2 (en) * | 2001-08-03 | 2005-07-12 | National Semiconductor Corporation | Optical sub-assembly for optoelectronic modules |
US6767140B2 (en) * | 2000-05-09 | 2004-07-27 | National Semiconductor Corporation | Ceramic optical sub-assembly for opto-electronic module utilizing LTCC (low-temperature co-fired ceramic) technology |
US6642613B1 (en) | 2000-05-09 | 2003-11-04 | National Semiconductor Corporation | Techniques for joining an opto-electronic module to a semiconductor package |
US6765275B1 (en) * | 2000-05-09 | 2004-07-20 | National Semiconductor Corporation | Two-layer electrical substrate for optical devices |
FR2811476B1 (fr) * | 2000-07-07 | 2002-12-06 | Thomson Csf | Dispositif electronique avec encapsulant thermiquement conducteur |
US6660565B1 (en) * | 2000-08-17 | 2003-12-09 | St Assembly Test Services Pte Ltd. | Flip chip molded/exposed die process and package structure |
US6507104B2 (en) | 2000-09-07 | 2003-01-14 | Siliconware Precision Industries Co., Ltd. | Semiconductor package with embedded heat-dissipating device |
JP2002134650A (ja) * | 2000-10-23 | 2002-05-10 | Rohm Co Ltd | 半導体装置およびその製造方法 |
JP2002151633A (ja) * | 2000-11-08 | 2002-05-24 | Citizen Watch Co Ltd | 樹脂封止型半導体装置 |
WO2002045164A2 (en) | 2000-12-01 | 2002-06-06 | Broadcom Corporation | Thermally and electrically enhanced ball grid array packaging |
US6906414B2 (en) * | 2000-12-22 | 2005-06-14 | Broadcom Corporation | Ball grid array package with patterned stiffener layer |
US20020079572A1 (en) | 2000-12-22 | 2002-06-27 | Khan Reza-Ur Rahman | Enhanced die-up ball grid array and method for making the same |
US7132744B2 (en) | 2000-12-22 | 2006-11-07 | Broadcom Corporation | Enhanced die-up ball grid array packages and method for making the same |
US7161239B2 (en) * | 2000-12-22 | 2007-01-09 | Broadcom Corporation | Ball grid array package enhanced with a thermal and electrical connector |
US6853070B2 (en) | 2001-02-15 | 2005-02-08 | Broadcom Corporation | Die-down ball grid array package with die-attached heat spreader and method for making the same |
US6512295B2 (en) | 2001-03-01 | 2003-01-28 | International Business Machines Corporation | Coupled-cap flip chip BGA package with improved cap design for reduced interfacial stresses |
TW490830B (en) * | 2001-03-12 | 2002-06-11 | Siliconware Precision Industries Co Ltd | Heat sink with a shrinking mechanism and semiconductor device having the heat sink |
US6486554B2 (en) | 2001-03-30 | 2002-11-26 | International Business Machines Corporation | Molded body for PBGA and chip-scale packages |
US7259448B2 (en) * | 2001-05-07 | 2007-08-21 | Broadcom Corporation | Die-up ball grid array package with a heat spreader and method for making the same |
US6472741B1 (en) | 2001-07-14 | 2002-10-29 | Siliconware Precision Industries Co., Ltd. | Thermally-enhanced stacked-die ball grid array semiconductor package and method of fabricating the same |
TW574750B (en) * | 2001-06-04 | 2004-02-01 | Siliconware Precision Industries Co Ltd | Semiconductor packaging member having heat dissipation plate |
US7061102B2 (en) | 2001-06-11 | 2006-06-13 | Xilinx, Inc. | High performance flipchip package that incorporates heat removal with minimal thermal mismatch |
DE10129388B4 (de) * | 2001-06-20 | 2008-01-10 | Infineon Technologies Ag | Verfahren zur Herstellung eines elektronischen Bauteils |
US6563198B1 (en) * | 2001-08-01 | 2003-05-13 | Lsi Logic Corporation | Adhesive pad having EMC shielding characteristics |
US7023705B2 (en) | 2001-08-03 | 2006-04-04 | National Semiconductor Corporation | Ceramic optical sub-assembly for optoelectronic modules |
US6458626B1 (en) | 2001-08-03 | 2002-10-01 | Siliconware Precision Industries Co., Ltd. | Fabricating method for semiconductor package |
US7269027B2 (en) * | 2001-08-03 | 2007-09-11 | National Semiconductor Corporation | Ceramic optical sub-assembly for optoelectronic modules |
TW498516B (en) | 2001-08-08 | 2002-08-11 | Siliconware Precision Industries Co Ltd | Manufacturing method for semiconductor package with heat sink |
US7015066B2 (en) * | 2001-09-05 | 2006-03-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for stress reduction in flip chip bump during flip chip mounting and underfill process steps of making a microelectronic assembly |
US6973225B2 (en) * | 2001-09-24 | 2005-12-06 | National Semiconductor Corporation | Techniques for attaching rotated photonic devices to an optical sub-assembly in an optoelectronic package |
US20030064542A1 (en) * | 2001-10-02 | 2003-04-03 | Corisis David J. | Methods of packaging an integrated circuit |
US6879039B2 (en) | 2001-12-18 | 2005-04-12 | Broadcom Corporation | Ball grid array package substrates and method of making the same |
US6590278B1 (en) | 2002-01-08 | 2003-07-08 | International Business Machines Corporation | Electronic package |
US6861750B2 (en) | 2002-02-01 | 2005-03-01 | Broadcom Corporation | Ball grid array package with multiple interposers |
US7245500B2 (en) * | 2002-02-01 | 2007-07-17 | Broadcom Corporation | Ball grid array package with stepped stiffener layer |
US7550845B2 (en) | 2002-02-01 | 2009-06-23 | Broadcom Corporation | Ball grid array package with separated stiffener layer |
US6825108B2 (en) * | 2002-02-01 | 2004-11-30 | Broadcom Corporation | Ball grid array package fabrication with IC die support structures |
US6876553B2 (en) * | 2002-03-21 | 2005-04-05 | Broadcom Corporation | Enhanced die-up ball grid array package with two substrates |
US7196415B2 (en) | 2002-03-22 | 2007-03-27 | Broadcom Corporation | Low voltage drop and high thermal performance ball grid array package |
US6667191B1 (en) * | 2002-08-05 | 2003-12-23 | Asat Ltd. | Chip scale integrated circuit package |
US7094966B2 (en) * | 2002-10-22 | 2006-08-22 | International Business Machines Corporation | Packaging integrated circuits with adhesive posts |
US20040230568A1 (en) * | 2002-10-28 | 2004-11-18 | Budzyn Ludomir A. | Method of searching information and intellectual property |
KR100510517B1 (ko) * | 2003-01-29 | 2005-08-26 | 삼성전자주식회사 | 보호캡을 가지는 플립칩 패키지의 제조 방법 |
US7299999B2 (en) * | 2003-04-02 | 2007-11-27 | Rain Bird Corporation | Rotating stream sprinkler with torque balanced reaction drive |
US6958106B2 (en) * | 2003-04-09 | 2005-10-25 | Endicott International Technologies, Inc. | Material separation to form segmented product |
US7057277B2 (en) * | 2003-04-22 | 2006-06-06 | Industrial Technology Research Institute | Chip package structure |
US6818980B1 (en) * | 2003-05-07 | 2004-11-16 | Asat Ltd. | Stacked semiconductor package and method of manufacturing the same |
JP2004349316A (ja) * | 2003-05-20 | 2004-12-09 | Renesas Technology Corp | 半導体装置及びその製造方法 |
DE10324615A1 (de) * | 2003-05-28 | 2004-09-02 | Infineon Technologies Ag | Elektronisches Bauteil und Verfahren, sowie Vorrichtung zur Herstellung des elektronischen Bauteils |
US6985668B2 (en) * | 2003-07-15 | 2006-01-10 | National Semiconductor Corporation | Multi-purpose optical light pipe |
US7156562B2 (en) * | 2003-07-15 | 2007-01-02 | National Semiconductor Corporation | Opto-electronic module form factor having adjustable optical plane height |
KR100537892B1 (ko) | 2003-08-26 | 2005-12-21 | 삼성전자주식회사 | 칩 스택 패키지와 그 제조 방법 |
US20050093181A1 (en) * | 2003-11-04 | 2005-05-05 | Brandenburg Scott D. | Heat sinkable package |
US7153725B2 (en) * | 2004-01-27 | 2006-12-26 | St Assembly Test Services Ltd. | Strip-fabricated flip chip in package and flip chip in system heat spreader assemblies and fabrication methods therefor |
DE112004002702B4 (de) * | 2004-02-03 | 2009-03-05 | Infineon Technologies Ag | Verfahren zum Herstellen einer Halbleiterbaugruppe und Matrixbaugruppe |
WO2005093829A1 (en) * | 2004-03-16 | 2005-10-06 | Infineon Technologies Ag | Semiconductor package having an interfacial adhesive layer |
US7411281B2 (en) * | 2004-06-21 | 2008-08-12 | Broadcom Corporation | Integrated circuit device package having both wire bond and flip-chip interconnections and method of making the same |
US7432586B2 (en) | 2004-06-21 | 2008-10-07 | Broadcom Corporation | Apparatus and method for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages |
US7482686B2 (en) | 2004-06-21 | 2009-01-27 | Braodcom Corporation | Multipiece apparatus for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages and method of making the same |
TWI259566B (en) * | 2004-08-31 | 2006-08-01 | Via Tech Inc | Exposed heatsink type semiconductor package and manufacture process thereof |
US7138300B2 (en) * | 2004-09-22 | 2006-11-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structural design for flip-chip assembly |
TWI251884B (en) * | 2004-09-24 | 2006-03-21 | Via Tech Inc | Flip-chip package method and structure thereof |
US7786591B2 (en) * | 2004-09-29 | 2010-08-31 | Broadcom Corporation | Die down ball grid array package |
TWI249232B (en) * | 2004-10-20 | 2006-02-11 | Siliconware Precision Industries Co Ltd | Heat dissipating package structure and method for fabricating the same |
CN100433278C (zh) * | 2004-10-29 | 2008-11-12 | 矽品精密工业股份有限公司 | 散热型封装结构及其制造方法 |
TWI246759B (en) * | 2004-11-16 | 2006-01-01 | Siliconware Precision Industries Co Ltd | Heat dissipating package structure and fabrication method thereof |
TW200620586A (en) * | 2004-12-09 | 2006-06-16 | Advanced Semiconductor Eng | Chip package structure |
TWI246760B (en) * | 2004-12-22 | 2006-01-01 | Siliconware Precision Industries Co Ltd | Heat dissipating semiconductor package and fabrication method thereof |
CN100446200C (zh) * | 2005-02-28 | 2008-12-24 | 矽品精密工业股份有限公司 | 散热型封装结构及其制法 |
JP4553765B2 (ja) * | 2005-03-25 | 2010-09-29 | Okiセミコンダクタ株式会社 | 半導体装置の製造方法 |
CN100447989C (zh) * | 2005-05-18 | 2008-12-31 | 新灯源科技有限公司 | 集成电路封装及其制造方法 |
JP2007165836A (ja) * | 2005-11-18 | 2007-06-28 | Shinko Electric Ind Co Ltd | 半導体装置 |
JP5165207B2 (ja) * | 2006-03-29 | 2013-03-21 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置の製造方法 |
US8183680B2 (en) * | 2006-05-16 | 2012-05-22 | Broadcom Corporation | No-lead IC packages having integrated heat spreader for electromagnetic interference (EMI) shielding and thermal enhancement |
TW200805600A (en) * | 2006-07-04 | 2008-01-16 | Siliconware Precision Industries Co Ltd | Heat-dissipating package structure and fabrication method thereof |
KR100843213B1 (ko) * | 2006-12-05 | 2008-07-02 | 삼성전자주식회사 | 메모리 칩과 프로세서 칩이 스크라이브 영역에 배열된관통전극을 통해 연결된 다중 입출력 반도체 칩 패키지 및그 제조방법 |
JP2008166438A (ja) | 2006-12-27 | 2008-07-17 | Spansion Llc | 半導体装置およびその製造方法 |
US8777940B2 (en) * | 2007-04-03 | 2014-07-15 | Covidien Lp | System and method for providing even heat distribution and cooling return pads |
TW200841437A (en) * | 2007-04-11 | 2008-10-16 | Siliconware Precision Industries Co Ltd | Manufacturing method of semiconductor package and heat-dissipating structure applicable thereto |
TWI338938B (en) * | 2007-05-11 | 2011-03-11 | Siliconware Precision Industries Co Ltd | Heat-dissipating type semiconductor package |
US20090166844A1 (en) * | 2007-12-26 | 2009-07-02 | Xuejiao Hu | Metal cover on flip-chip matrix-array (fcmx) substrate for low cost cpu assembly |
JP4676012B2 (ja) * | 2009-06-03 | 2011-04-27 | 株式会社東芝 | 電子機器 |
US9230874B1 (en) * | 2009-07-13 | 2016-01-05 | Altera Corporation | Integrated circuit package with a heat conductor |
TWI431697B (zh) * | 2010-11-08 | 2014-03-21 | Advanced Semiconductor Eng | 半導體封裝件之製造方法及製造其之封裝模具 |
KR101719636B1 (ko) * | 2011-01-28 | 2017-04-05 | 삼성전자 주식회사 | 반도체 장치 및 그 제조 방법 |
US20120281113A1 (en) * | 2011-05-06 | 2012-11-08 | Raytheon Company | USING A MULTI-CHIP SYSTEM IN A PACKAGE (MCSiP) IN IMAGING APPLICATIONS TO YIELD A LOW COST, SMALL SIZE CAMERA ON A CHIP |
CN103035534B (zh) * | 2011-09-30 | 2015-12-09 | 无锡江南计算技术研究所 | 用于在芯片背面粘合热沉层的夹具及其使用方法 |
KR20140009732A (ko) * | 2012-07-12 | 2014-01-23 | 삼성전자주식회사 | 반도체 패키지 및 그의 제조 방법 |
US9385102B2 (en) * | 2012-09-28 | 2016-07-05 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming supporting layer over semiconductor die in thin fan-out wafer level chip scale package |
US9293338B2 (en) | 2012-11-08 | 2016-03-22 | Nantong Fujitsu Microelectronics Co., Ltd. | Semiconductor packaging structure and method |
CN102915978B (zh) * | 2012-11-08 | 2016-02-03 | 南通富士通微电子股份有限公司 | 半导体封装结构 |
US9196575B1 (en) | 2013-02-04 | 2015-11-24 | Altera Corporation | Integrated circuit package with cavity in substrate |
CN103367214B (zh) * | 2013-05-08 | 2015-11-18 | 无锡江南计算技术研究所 | 一种安装封装散热盖的自动定位方法 |
KR102066015B1 (ko) * | 2013-08-13 | 2020-01-14 | 삼성전자주식회사 | 반도체 패키지 및 이의 제조방법 |
US9142523B2 (en) * | 2013-11-22 | 2015-09-22 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device and manufacturing method thereof |
CN103779236B (zh) * | 2014-02-19 | 2016-06-08 | 无锡江南计算技术研究所 | 一种散热片导热脂分配方法 |
KR102164545B1 (ko) * | 2014-09-11 | 2020-10-12 | 삼성전자 주식회사 | 반도체 패키지, 및 이를 포함하는 패키지 온 패키지 장치 및 모바일 장치 |
JP6497036B2 (ja) * | 2014-11-14 | 2019-04-10 | 株式会社デンソー | NOxセンサコントローラ |
US10109547B2 (en) * | 2016-01-29 | 2018-10-23 | Taiwan Semiconductor Manufacturing Company, Llc | Semiconductor device and method of manufacture |
CN105762084B (zh) * | 2016-04-29 | 2020-11-13 | 通富微电子股份有限公司 | 倒装芯片的封装方法及封装装置 |
KR20190018812A (ko) * | 2017-08-16 | 2019-02-26 | 삼성전기주식회사 | 반도체 패키지와 이를 구비하는 전자 기기 |
US10811279B2 (en) * | 2017-08-29 | 2020-10-20 | Ciena Corporation | Flip-chip high speed components with underfill |
CN108922862B (zh) * | 2018-06-26 | 2020-11-20 | 格力电器(武汉)有限公司 | 一种功率模块加工装置及其使用方法 |
CN111384000A (zh) * | 2018-12-29 | 2020-07-07 | 中兴通讯股份有限公司 | 芯片封装 |
KR102603421B1 (ko) | 2019-01-22 | 2023-11-17 | 양쯔 메모리 테크놀로지스 씨오., 엘티디. | 집적 회로 패키징 구조 및 그 제조 방법 |
US11948855B1 (en) | 2019-09-27 | 2024-04-02 | Rockwell Collins, Inc. | Integrated circuit (IC) package with cantilever multi-chip module (MCM) heat spreader |
US20220319954A1 (en) * | 2021-03-31 | 2022-10-06 | Texas Instruments Incorporated | Package heat dissipation |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5289346A (en) * | 1991-02-26 | 1994-02-22 | Microelectronics And Computer Technology Corporation | Peripheral to area adapter with protective bumper for an integrated circuit chip |
US5359768A (en) * | 1992-07-30 | 1994-11-01 | Intel Corporation | Method for mounting very small integrated circuit package on PCB |
JPH0661383A (ja) * | 1992-08-11 | 1994-03-04 | Fujitsu Ltd | 半導体装置 |
DE69325065T2 (de) * | 1992-10-02 | 1999-10-28 | Matsushita Electric Ind Co Ltd | Halbleitervorrichtung, Bildabtastvorrichtung und Verfahren zu ihrer Herstellung |
JPH06275677A (ja) * | 1993-03-23 | 1994-09-30 | Shinko Electric Ind Co Ltd | 半導体装置用パッケージおよび半導体装置 |
US5490324A (en) * | 1993-09-15 | 1996-02-13 | Lsi Logic Corporation | Method of making integrated circuit package having multiple bonding tiers |
JP3454888B2 (ja) * | 1993-11-24 | 2003-10-06 | 富士通株式会社 | 電子部品ユニット及びその製造方法 |
US5410451A (en) * | 1993-12-20 | 1995-04-25 | Lsi Logic Corporation | Location and standoff pins for chip on tape |
JP3073644B2 (ja) * | 1993-12-28 | 2000-08-07 | 株式会社東芝 | 半導体装置 |
MY112145A (en) * | 1994-07-11 | 2001-04-30 | Ibm | Direct attachment of heat sink attached directly to flip chip using flexible epoxy |
US5471027A (en) * | 1994-07-22 | 1995-11-28 | International Business Machines Corporation | Method for forming chip carrier with a single protective encapsulant |
US5625226A (en) * | 1994-09-19 | 1997-04-29 | International Rectifier Corporation | Surface mount package with improved heat transfer |
-
1996
- 1996-09-17 US US08/715,212 patent/US5726079A/en not_active Ceased
- 1996-11-15 TW TW085113991A patent/TW434759B/zh not_active IP Right Cessation
-
1997
- 1997-04-24 US US08/842,417 patent/US5883430A/en not_active Expired - Lifetime
- 1997-04-30 KR KR1019970016745A patent/KR100281830B1/ko not_active IP Right Cessation
- 1997-06-12 JP JP09154889A patent/JP3121562B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5883430A (en) | 1999-03-16 |
KR100281830B1 (ko) | 2001-02-15 |
TW434759B (en) | 2001-05-16 |
US5726079A (en) | 1998-03-10 |
JPH1056103A (ja) | 1998-02-24 |
KR980006193A (ko) | 1998-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3121562B2 (ja) | フリップ・チップ・パッケージおよびその製法 | |
US6507116B1 (en) | Electronic package and method of forming | |
US7285446B2 (en) | Mounting structure of semiconductor chip, semiconductor device and method of making the semiconductor device | |
CN103715150B (zh) | 芯片帽及戴有芯片帽的倒装芯片封装 | |
JP2725637B2 (ja) | 電子回路装置およびその製造方法 | |
KR100493063B1 (ko) | 스택 반도체 칩 비지에이 패키지 및 그 제조방법 | |
US7196403B2 (en) | Semiconductor package with heat spreader | |
US7224058B2 (en) | Integrated circuit package employing a heat-spreader member | |
US20060065421A1 (en) | Circuit device and manufacturing method thereof | |
US8586413B2 (en) | Multi-chip module having a support structure and method of manufacture | |
US6894229B1 (en) | Mechanically enhanced package and method of making same | |
CN101425486A (zh) | 一种封装结构 | |
US7153725B2 (en) | Strip-fabricated flip chip in package and flip chip in system heat spreader assemblies and fabrication methods therefor | |
US6559537B1 (en) | Ball grid array packages with thermally conductive containers | |
US5757068A (en) | Carrier film with peripheral slits | |
CN114649271A (zh) | 半导体封装件及形成半导体封装件的方法 | |
US20050093181A1 (en) | Heat sinkable package | |
US6894384B1 (en) | Semiconductor device and method of manufacturing the same | |
US7745257B2 (en) | High power MCM package with improved planarity and heat dissipation | |
JP2770947B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
US20120133039A1 (en) | Semiconductor package with thermal via and method of fabrication | |
KR102345062B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
USRE39426E1 (en) | Thermally enhanced flip chip package and method of forming | |
CN219226277U (zh) | 电子电路和电子系统 | |
CN209947826U (zh) | 电路板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |