KR102603421B1 - 집적 회로 패키징 구조 및 그 제조 방법 - Google Patents

집적 회로 패키징 구조 및 그 제조 방법 Download PDF

Info

Publication number
KR102603421B1
KR102603421B1 KR1020217013214A KR20217013214A KR102603421B1 KR 102603421 B1 KR102603421 B1 KR 102603421B1 KR 1020217013214 A KR1020217013214 A KR 1020217013214A KR 20217013214 A KR20217013214 A KR 20217013214A KR 102603421 B1 KR102603421 B1 KR 102603421B1
Authority
KR
South Korea
Prior art keywords
trench
heat dissipation
packaging
slurry
disposed
Prior art date
Application number
KR1020217013214A
Other languages
English (en)
Other versions
KR20210062698A (ko
Inventor
펑 천
휴더 조우
바오화 장
차오 구
Original Assignee
양쯔 메모리 테크놀로지스 씨오., 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양쯔 메모리 테크놀로지스 씨오., 엘티디. filed Critical 양쯔 메모리 테크놀로지스 씨오., 엘티디.
Publication of KR20210062698A publication Critical patent/KR20210062698A/ko
Application granted granted Critical
Publication of KR102603421B1 publication Critical patent/KR102603421B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22F—WORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F1/00—Metallic powder; Treatment of metallic powder, e.g. to facilitate working or to improve properties
    • B22F1/10—Metallic powder containing lubricating or binding agents; Metallic powder containing organic material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22F—WORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F3/00—Manufacture of workpieces or articles from metallic powder characterised by the manner of compacting or sintering; Apparatus specially adapted therefor ; Presses and furnaces
    • B22F3/22—Manufacture of workpieces or articles from metallic powder characterised by the manner of compacting or sintering; Apparatus specially adapted therefor ; Presses and furnaces for producing castings from a slip
    • B22F3/225—Manufacture of workpieces or articles from metallic powder characterised by the manner of compacting or sintering; Apparatus specially adapted therefor ; Presses and furnaces for producing castings from a slip by injection molding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22F—WORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F5/00—Manufacture of workpieces or articles from metallic powder characterised by the special shape of the product
    • B22F5/10—Manufacture of workpieces or articles from metallic powder characterised by the special shape of the product of articles with cavities or holes, not otherwise provided for in the preceding subgroups
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22F—WORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F7/00—Manufacture of composite layers, workpieces, or articles, comprising metallic powder, by sintering the powder, with or without compacting wherein at least one part is obtained by sintering or compression
    • B22F7/008—Manufacture of composite layers, workpieces, or articles, comprising metallic powder, by sintering the powder, with or without compacting wherein at least one part is obtained by sintering or compression characterised by the composition
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22F—WORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F7/00—Manufacture of composite layers, workpieces, or articles, comprising metallic powder, by sintering the powder, with or without compacting wherein at least one part is obtained by sintering or compression
    • B22F7/06—Manufacture of composite layers, workpieces, or articles, comprising metallic powder, by sintering the powder, with or without compacting wherein at least one part is obtained by sintering or compression of composite workpieces or articles from parts, e.g. to form tipped tools
    • B22F7/062—Manufacture of composite layers, workpieces, or articles, comprising metallic powder, by sintering the powder, with or without compacting wherein at least one part is obtained by sintering or compression of composite workpieces or articles from parts, e.g. to form tipped tools involving the connection or repairing of preformed parts
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22F—WORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F7/00—Manufacture of composite layers, workpieces, or articles, comprising metallic powder, by sintering the powder, with or without compacting wherein at least one part is obtained by sintering or compression
    • B22F7/06—Manufacture of composite layers, workpieces, or articles, comprising metallic powder, by sintering the powder, with or without compacting wherein at least one part is obtained by sintering or compression of composite workpieces or articles from parts, e.g. to form tipped tools
    • B22F7/08—Manufacture of composite layers, workpieces, or articles, comprising metallic powder, by sintering the powder, with or without compacting wherein at least one part is obtained by sintering or compression of composite workpieces or articles from parts, e.g. to form tipped tools with one or more parts not made from powder
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C21/00—Alloys based on aluminium
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C5/00—Alloys based on noble metals
    • C22C5/02—Alloys based on gold
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C5/00—Alloys based on noble metals
    • C22C5/06—Alloys based on silver
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22F—WORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F5/00—Manufacture of workpieces or articles from metallic powder characterised by the special shape of the product
    • B22F2005/001—Cutting tools, earth boring or grinding tool other than table ware
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22F—WORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F2998/00—Supplementary information concerning processes or compositions relating to powder metallurgy
    • B22F2998/10—Processes characterised by the sequence of their steps
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/02—Elements
    • C08K3/08—Metals
    • C08K2003/0806—Silver
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Composite Materials (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

집적 회로(integrated circuit, IC) 패키징 구조는 패키징 기판, 하나 또는 복수의 다이, 캡슐화 물질, 적어도 하나의 트렌치 및 방열 구조물을 포함한다. 하나 또는 복수의 다이는 패키징 기판 상에 배치된다. 캡슐화 물질은 패키징 기판 상에 배치되고 그리고 패키징 기판 상의 하나 또는 복수의 다이를 캡슐화하도록 구성된다. 적어도 하나의 트렌치가 캡슐화 물질에 배치된다. 방열 구조물의 적어도 일부는 적어도 하나의 트렌치에 배치된다. IC 패키징 구조의 냉각 능력은 IC 패키징 구조의 크기를 크게 늘리지 않고도 방열 구조물에 의해 향상될 수 있다.

Description

집적 회로 패키징 구조 및 그 제조 방법
본 개시는 집적 회로(integrated circuit, IC) 패키징 구조(packaging structure) 및 그 제조 방법에 관한 것으로, 보다 상세하게는 방열 구조물(heat dissipation structure)을 포함하는 IC 패키징 구조 및 그 제조 방법에 관한 것이다.
반도체 제조 공정에서, 집적 회로(integrated circuit, IC) 패키지는 반도체 다이(die)가 외부 팩터(factor)에 의해 손상되는 것을 방지하기 위해 집적 회로의 하나 이상의 반도체 다이를 몰딩 콤파운드(molding compound)로 캡슐화하도록 구성된 단계이다. 일반적으로, 히트 싱크(heat sink)가 방열을 위해 몰딩 콤파운드 위에 배치된다. 그러나, 몰딩 콤파운드의 열전달 계수가 너무 낮기 때문에 방열 성능이 제한되며, 특히 더 높은 냉각 성능이 요구되는 경우 히트 싱크에 의해 IC 패키지의 전체 크기가 크게 증가한다.
본 개시에서 집적 회로(integrated circuit, IC) 패키징 구조 및 그 제조 방법이 제공된다. 트렌치(trench)가 캡슐화 물질(encapsulation material)에 형성되고, 방열 구조물이 방열 구조물과 캡슐화 물질에 의해 캡슐화된 다이(die) 사이의 거리를 감소시키기 위해 트렌치에 적어도 부분적으로 배치된다. 이에 따라 IC 패키징 구조의 크기를 크게 늘리지 않고도 IC 패키징 구조의 냉각 능력을 향상시킬 수 있다.
본 개시의 실시 예에 따르면, 집적 회로(integrated circuit, IC) 패키징 구조가 제공된다. 상기 IC 패키징 구조는 패키징 기판, 상기 패키징 기판 상에 배치된 하나 또는 복수의 다이, 캡슐화 물질, 적어도 하나의 트렌치 및 방열 구조물을 포함한다. 상기 캡슐화 물질은 상기 패키징 기판 상에 배치되고 그리고 상기 패키징 기판 상의 하나 또는 복수의 다이를 캡슐화하도록 구성된다. 상기 적어도 하나의 트렌치는 상기 캡슐화 물질에 배치된다. 상기 방열 구조물의 적어도 일부는 상기 적어도 하나의 트렌치에 배치된다.
일부 실시 예에서, 상기 방열 구조물의 열 전달 계수(heat transfer coefficient)는 상기 캡슐화 물질의 열 전달 계수보다 높다.
일부 실시 예에서, 상기 방열 구조물은 상기 캡슐화 물질에 의해 상기 하나 또는 복수의 다이로부터 격리된다(isolated).
일부 실시 예에서, 상기 방열 구조물은 상기 적어도 하나의 트렌치에 배치된 제1 부분 및 상기 캡슐화 물질의 표면 상에 배치된 제2 부분을 포함한다.
일부 실시 예에서, 상기 제1 부분은 상기 제2 부분과 직접 연결된다.
일부 실시 예에서, 상기 제2 부분의 물질 조성(material composition)은 상기 제1 부분의 물질 조성과 동일하다(identical).
일부 실시 예에서, 상기 제2 부분의 물질 조성은 상기 제1 부분의 물질 조성과 상이하다.
일부 실시 예에서, 상기 제1 부분은 제1 금속 입자(metal particles)를 포함하고, 상기 제2 부분은 제2 금속 입자를 포함하며, 상기 제2 금속 입자 각각의 치수(dimension)는 제1 금속 입자 각각의 치수보다 크다.
일부 실시 예에서, 상기 캡슐화 물질은 에폭시 몰딩 콤파운드(epoxy molding compound, EMC)를 포함한다.
본 개시의 실시 예에 따르면, IC 패키징 구조의 제조 방법이 제공된다. 상기 제조 방법은 다음 단계를 포함한다. 패키징 기판 상에 하나 또는 복수의 다이가 배치된다. 상기 패키징 기판 상에 캡슐화 물질이 형성된다. 상기 캡슐화 물질은 상기 패키징 기판 상의 하나 또는 복수의 다이를 캡슐화하도록 구성된다. 상기 캡슐화 물질에 적어도 하나의 트렌치가 형성된다. 상기 캡슐화 물질 상에 방열 구조물이 형성되고, 상기 방열 구조물의 적어도 일부가 상기 적어도 하나의 트렌치에 형성된다.
일부 실시 예에서, 상기 방열 구조물을 형성하는 단계는 다음 단계를 포함한다. 제1 슬러리(slurry)가 상기 적어도 하나의 트렌치에 형성된다. 상기 방열 구조물의 제1 부분을 형성하기 위해 상기 제1 슬러리에 대해 제1 경화 공정(curing process)이 수행된다.
일부 실시 예에서, 상기 방열 구조물을 형성하는 단계는 상기 적어도 하나의 트렌치에 상기 제1 슬러리를 형성한 후 상기 캡슐화 물질의 표면 상에 제2 슬러리를 형성하는 단계를 더 포함한다.
일부 실시 예에서, 상기 방열 구조물을 형성하는 단계는 상기 캡슐화 물질의 표면 상에 상기 방열 구조물의 제2 부분을 형성하기 위해 상기 제2 슬러리에 대해 제2 경화 공정을 수행하는 단계를 더 포함하며, 여기서 상기 제2 슬러리는 상기 제1 경화 공정 후에 형성된다.
일부 실시 예에서, 상기 제2 슬러리는 상기 제1 경화 공정 전에 형성되고, 상기 제2 슬러리는 상기 제1 경화 공정에 의해 경화되어 상기 캡슐화 물질의 표면상의 상기 방열 구조물의 제2 부분이 된다.
일부 실시 예에서, 상기 제2 슬러리의 물질 조성은 상기 제1 슬러리의 물질 조성과 동일하다.
일부 실시 예에서, 상기 제2 슬러리의 물질 조성은 상기 제1 슬러리의 물질 조성과 상이하다.
일부 실시 예에서, 상기 제1 슬러리는 제1 금속 입자를 포함하고, 상기 제2 슬러리는 제2 금속 입자를 포함하며, 상기 제2 금속 입자 각각의 치수는 상기 제1 금속 입자 각각의 치수보다 크다.
일부 실시 예에서, 상기 제조 방법은 상기 방열 구조물을 형성하는 단계 후에 절단 공정(cutting process)을 수행하는 단계를 더 포함한다.
일부 실시 예에서, 상기 제조 방법은 상기 캡슐화 물질을 형성하는 단계 이후 및 상기 적어도 하나의 트렌치를 형성하는 단계 이전에, 절단 공정을 수행하는 단계를 더 포함한다.
일부 실시 예에서, 상기 방열 구조물의 열 전달 계수는 상기 캡슐화 물질의 열 전달 계수보다 높다.
본 개시의 다른 측면은 본 개시의 설명, 청구 범위 및 도면에 비추어 당업자에 의해 이해될 수 있다.
본 개시의 이러한 목적 및 다른 목적은 다양한 도면 및 도면에 예시된 바람직한 실시 예의 다음의 상세한 설명을 읽은 후에 당업자에게 의심의 여지가 없을 것이다.
본 명세서에 통합되고 명세서의 일부를 형성하는 첨부 도면은 본 개시의 실시 예들을 예시하고, 설명과 함께, 추가로 본 개시의 원리를 설명하고, 당업자가 본 개시를 만들고 사용할 수 있게 한다.
도 1은 본 개시의 제1 실시 예에 따른 집적 회로(integrated circuit, IC) 패키징 구조를 예시하는 개략도이다.
도 2는 본 개시의 실시 예에 따른, 도 1에 도시된 IC 패키징 구조의 제조 방법의 흐름도이다.
도 3은 본 개시의 제2 실시 예에 따른 IC 패키징 구조를 예시하는 개략도이다.
도 4는 본 개시의 제2 실시 예에 따른 IC 패키징 구조에서 방열 구조물의 제2 부분을 예시하는 개략도이다.
도 5는 본 개시의 실시 예에 따른, 도 3에 도시된 IC 패키징 구조의 제조 방법의 흐름도이다.
도 6은 본 개시의 다른 실시 예에 따른, 도 3에 도시된 IC 패키징 구조의 제조 방법의 흐름도이다.
도 7은 본 개시의 또 다른 실시 예에 따른, 도 3에 도시된 IC 패키징 구조의 제조 방법의 흐름도이다.
도 8은 본 개시의 제3 실시 예에 따른 IC 패키징 구조를 예시하는 개략도이다.
도 9는 본 개시의 실시 예에 따른, 도 8에 도시된 IC 패키징 구조의 제조 방법의 흐름도이다.
도 10은 본 개시의 제4 실시 예에 따른 IC 패키징 구조의 제조 방법의 흐름도이다.
도 11은 본 개시의 제4 실시 예에 따른 IC 패키징 구조의 제조 방법을 예시하는 개략도이다.
도 12는 본 개시의 제5 실시 예에 따른 IC 패키징 구조의 제조 방법의 흐름도이다.
도 13은 본 개시의 제5 실시 예에 따른 IC 패키징 구조의 제조 방법을 예시하는 개략도이다.
특정 구성 및 배열이 논의되었지만 이는 예시 목적으로만 수행됨을 이해해야 한다. 당업자는 본 개시의 사상 및 범위를 벗어나지 않고 다른 구성 및 배열이 사용될 수 있음을 인식할 것이다. 본 개시가 또한 다양한 다른 애플리케이션에서 사용될 수 있다는 것은 당업자에게 명백할 것이다.
명세서에서 "일 실시 예(one embodiment)", "실시 예(an embodiment)", "일부(some) 실시 예" 등의 언급은, 설명된 실시 예가 특정한 특징(feature), 구조 또는 특성(characteristic)을 포함할 수 있음을 나타내지만, 모든 실시 예가 특정한 특징, 구조 또는 특성을 반드시 포함하는 것은 아니다. 더욱이, 그러한 문구는 반드시 동일한 실시 예를 지칭하는 것은 아니다. 또한, 특정한 특징, 구조 또는 특성이 실시 예와 관련하여 기술될 때, 명시적으로 기술되었는지에 관계없이 다른 실시 예와 관련하여 그러한 특징, 구조 또는 특성을 달성하는 것은 당업자의 지식 내에 있을 것이다.
일반적으로, 용어는 문맥에서의 사용으로부터 적어도 부분적으로 이해될 수 있다. 예를 들어, 여기서 사용된 용어 "하나 이상"은 문맥에 적어도 부분적으로 의존하여 임의의 특징, 구조 또는 특성을 단수 의미로 설명하는 데 사용될 수 있거나 또는 특징, 구조 또는 특성의 조합을 복수의 의미로 설명하는 데 사용될 수 있다. 유사하게, "하나(a)", "하나(an)" 또는 "상기(the)"와 같은 용어는 문맥에 적어도 부분적으로 의존하여 단수 용법을 전달하거나 복수 용법을 전달하는 것으로 이해될 수 있다. 또한, "기반(based on)"이라는 용어는 배타적인 팩터(factor) 세트를 전달하려는 것이 아니라는 의미로 이해될 수 있으며, 대신 적어도 부분적으로 문맥에 따라 반드시 명시적으로 설명되지 않은 추가 팩터의 존재를 허용할 수 있다.
본 개시에서 "상(on)", "위에(above)" 및 "위(over)"의 의미는 "상"이 어떤 것의 "바로 위(directly on)"를 의미할 뿐만 아니라 중간 특징이나 그 사이의 층(layer)을 가지는 어떤 것의 "상"의 의미를 포함하며, 그리고 "위에" 또는 "위"는 어떤 것의 "위에" 또는 "위"의 의미를 의미할 뿐만 아니라 중간 특징이나 그 사이의 층을 가지지 않는 어떤 것의 "위에" 또는 "위"(즉, 어떤 것의 바로 위)를 의미하는 것도 포함하도록, 가장 넓은 방식으로 해석되어야 한다는 것을 쉽게 이해해야 한다.
또한, "밑에(beneath)", "아래(below)", "하위(lower)", "위에(above)", "상위(upper)" 등과 같은 공간적으로 상대적인 용어는 여기서 설명의 편의를 위해, 도면에서 예시된 바와 같이 다른 엘리먼트(들) 또는 특징(들)에 대한 하나의 엘리먼트(들) 또는 특징(들)의 관계를 설명하는데 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 묘사된 방향에 추가하여, 사용 또는 작동 중인 디바이스의 상이한 방향을 포함하도록 의도된다. 장치는 달리 배향될 수 있고(90도 회전되거나 다른 배향으로), 여기에서 사용되는 공간적으로 상대적인 설명자는 그에 따라 유사하게 해석될 수 있다.
도 1을 참조한다. 도 1은 본 개시의 제1 실시 예에 따른 집적 회로(integrated circuit, IC) 패키징 구조를 예시하는 개략도이다. 도 1에 도시된 바와 같이, IC 패키징 구조(101)는 패키징 기판(substrate)(10), 패키징 기판(10) 상에 배치된 하나 또는 복수의 다이(die)(22), 캡슐화 물질(encapsulation material)(40), 적어도 하나의 트렌치(trench, TR) 및 방열 구조물(heat dissipation structure)(50)을 포함한다. 캡슐화 물질(40)은 패키징 기판(10) 상에 배치되고 그리고 패키징 기판(10) 상의 하나 또는 복수의 다이(22)를 캡슐화하도록 구성된다. 본 개시의 도면은 예시 목적을 위해 단순화된 개략적인 도면이고, 다이(22)는 실제로 캡슐화 물질(40)에 의해 완전히 덮이고(covered) 캡슐화된다는 점에 유의해야 한다. 적어도 하나의 트렌치(TR)가 캡슐화 물질(40)에 배치된다. 방열 구조물(50)의 적어도 일부는 적어도 하나의 트렌치(TR)에 배치된다. 방열 구조물(50)이 캡슐화 물질(40) 내의 트렌치(TR)에 배치되는 것에 의해 다이(22)에 가까워지기 때문에, IC 패키징 구조(101)의 냉각 능력(cooling capability)이 방열 구조물(50)에 의해 향상될 수 있으며, IC 패키징의 크기는 방열 구조물(50)에 의해 증가되지 않을 것이다.
본 개시의 방열 구조물(50)은 BGA(Ball Grid Array) 패키지, QFP(Quad Flat Package), QFN(Quad Flat No-Leads) 패키지, LGA(land grid array) 패키지, PGA(pin grid array) 패키지 또는 기타 적절한 IC 패키징 기술과 같은 상이한 유형의 IC 패키징 기술에 적용될 수 있다. 일부 실시 예에서, 패키징 기판(10)은 적절한 절연 물질(insulating materials) 및/또는 유전체 물질(dielectric materials)에 의해 형성될 수 있다. 예를 들어, 패키징 기판(10)은 에폭시(epoxy) 기판, BT(bismaleimide triazine) 수지(resin) 기판과 같은 플라스틱 기판, 또는 다이(22)에 물리적 지지를 제공할 수 있는 다른 적절한 물질로 만들어진 기판을 포함할 수 있다. 일부 실시 예에서, 패키징 기판(10)은 절연 물질 내에 배치된 다중 층의 전도성 와이어(도시되지 않음)를 포함할 수 있고, 전도성 와이어의 상이한 층은 패키징 기판(10)에서의 연결 비아(connection via)에 의해 서로 연결될 수 있다. 일부 실시 예에서, 다이(22)는 패키징 기판(10)의 제1 표면 상에 배치될 수 있고, 복수의 연결 구조물(60)(예를 들어, BGA 패키지의 솔더 볼(solder ball))이 패키징 기판(10)의 제2 표면 상에 배치될 수 있으며, 제2 표면은 수직 방향(Z)에서 제1 표면과 반대될 수 있다. 수직 방향(Z)은 패키징 기판(10)의 두께 방향으로 볼 수 있으나, 이에 제한되지는 않는다. 일부 실시 예에서, 각각의 다이(22)는 본딩 와이어(bonding wire)(30)(예를 들어, 알루미늄 와이어, 구리 와이어, 은 와이어 또는 금 와이어)에 의해 패키징 기판(10)에 전기적으로 연결될 수 있고, 다이(22)는 본딩 와이어(30) 및 패키징 기판(10)을 통해 연결 구조물(60)에 전기적으로 연결되지만, 이에 제한되지는 않는다.
각각의 다이(22)는 임의의 적절한 목적을 위한 다이일 수 있다. 일부 실시 예에서, 각각의 다이(22)는 날짜 저장, 계산 및/또는 처리를 위한 회로를 포함하는 IC 다이일 수 있다. 다이(22) 중 일부는 수직 방향(Z)으로 적층될 수 있다. 예를 들어, 제2 다이(22B)는 수직 방향(Z)으로 제1 다이(22A) 상에 배치될 수 있다. 일부 실시 예에서, 제2 다이(22B)는 제1 다이(22A) 상에 필요한 본딩 영역(bonding area)을 제공하기 위해 제1 다이(22A) 보다 작을 수 있지만, 이에 제한되지는 않는다. 일부 실시 예에서, 수직 방향(Z)으로 적층된 다이(22)의 치수는 서로 실질적으로 같을 수 있으며, 다이(22)는 각각의 다이(22) 상에 필요한 본딩 영역을 제공하기 위해 수직 방향(Z)에 수직인 수평 방향으로 각각 시프트(shift)될 수 있다. 일부 실시 예에서, 중간층(medium layer)(20)은 다이(22)와 패키징 기판(10) 사이 및/또는 다이(22) 사이에 배치될 수 있고, 각각의 중간층(20)은 접착 필름(adhesive film), 폴리머(polymer) 필름 및/또는 스페이서(spacer) 필름일 수 있다.
캡슐화 물질(40)은 EMC(epoxy molding compound)과 같은 플라스틱 물질 또는 다른 적절한 절연 물질을 포함할 수 있다. 일부 실시 예에서, 방열 구조물(50)의 열 전달 계수는 캡슐화 물질(40)의 열 전달 계수보다 높을 수 있다. 예를 들어, 방열 구조물(50)은 은(silver)과 같은 금속, 또는 각각 더 높은 열 전달 계수를 갖는 다른 적절한 물질을 포함할 수 있다. 은의 열전도율(thermal conductivity)은 약 429W/(m·K)이고, EMC의 열전도율은 약 0.8W/(m·K)이다. 이 실시 예에서 방열 구조물(50)은 다이(22)로부터 IC 패키징 구조(101)의 표면까지 더 나은 열 전달 경로를 제공하기 위해 캡슐화 물질(40)에 내장된(embedded) 방열 구조물로 간주될 수 있다. 캡슐화 물질(40)의 일부는 수직 방향(Z)에서 방열 구조물(50)과 다이(22) 사이에 여전히 위치된다. 다시 말해서, 트렌치(TR)는 다이(22) 위의 캡슐화 물질(40)을 관통(penetrate)하지 않으며, 방열 구조물(50)은 캡슐화 물질(40)에 의해 하나 또는 복수의 다이(22)로부터 격리될 수 있다. 일부 실시 예에서, 방열 구조물(50)은 수직 방향(Z)으로 다이(22) 중 적어도 하나에 대응하여 배치될 수 있지만, 이에 제한되지는 않는다. 방열 구조물(50)의 위치 및/또는 트렌치(TR)의 깊이는 적층된 다이(22) 및/또는 패키징 기판(10)의 회로 상의 열 분포에 따라 추가로 수정될 수 있다.
도 1에 도시된 바와 같이, IC 패키징 구조(101)의 제조 방법은 다음 단계를 포함할 수 있다. 하나 또는 복수의 다이(22)가 패키징 기판(10) 상에 배치된다. 캡슐화 물질(40)이 패키징 기판(10) 상에 형성된다. 캡슐화 물질(40)은 패키징 기판(10) 상의 하나 또는 복수의 다이(22)를 캡슐화하도록 구성된다. 적어도 하나의 트렌치(TR)가 캡슐화 물질(40)에 형성된다. 방열 구조물(50)이 캡슐화 물질(40) 상에 형성되고, 방열 구조물(50)의 적어도 일부가 적어도 하나의 트렌치(TR)에 형성된다.
도 2 및 도 1을 참조한다. 도 2는 본 개시의 실시 예에 따른, 도 1의 IC 패키징 구조(101)의 제조 방법의 흐름도이다. 도 2 및 도 1에 도시된 바와 같이, 방열 구조물(50)을 형성하는 방법은 다음 단계를 포함할 수 있으나, 이에 제한되지 않는다. 단계(S11)에서, 적어도 하나의 트렌치(TR)가 캡슐화 물질(40)에 형성된다. 트렌치(TR)는 레이저 조각 공정(laser engraving process), 에칭(etching) 공정, 또는 다른 적절한 접근법에 의해 형성될 수 있다. 단계(S12)에서, 제1 슬러리(slurry)(P1)가 적어도 하나의 트렌치(TR)에 형성될 수 있다. 제1 슬러리(P1)는 금속, 금속 화합물, 접착제(adhesives), 분산제(dispersing agents), 용매(solvents) 또는 기타 적절한 성분을 포함할 수 있다. 일부 실시 예에서, 제1 슬러리(P1)는 입자(particle)를 포함하는 은 슬러리(sliver slurry)일 수 있으나, 이에 제한되지 않는다. 이후, 단계(S13)에서, 트렌치(TR)에 방열 구조물(50)을 형성하기 위해 제1 슬러리(P1)에 대해 제1 경화 공정이 수행된다. 일부 실시 예에서, 제1 경화 공정은 제1 슬러리(P1)의 경화 요건(requirement)에 따라 열 경화 공정, 조사(irradiation) 경화 공정, 또는 다른 적절한 경화 접근법을 포함할 수 있다. 제1 슬러리(P1)는 경화 및 응고되어(solidified) 트렌치(TR)에 위치되는 방열 구조물(50)이 될 수 있다. 방열 구조물(50)을 형성하는 방법은 전술한 단계에 제한되지 않는다는 점에 주목할 가치가 있다. 일부 실시 예에서, 방열 구조물(50)은 트렌치(TR) 외부에서 수행되는 다른 적절한 접근법(예를 들어, 금속 사출 성형(metal injection molding))에 의해 형성될 수 있고, 후속적으로 트렌치(TR)에 배치될 수 있다.
방열 구조물(50)이 캡슐화 물질(40) 내의 트렌치(TR) 배치되고, 더 높은 열 전달 계수를 가지는 방열 구조물(50)이 패키징 기판(10) 상의 다이(22)에 가까워지기 때문에, IC 패키징 구조(101)의 냉각 능력이 IC 패키징 구조(101)의 크기를 증가시키지 않고 향상될 수 있다.
다음의 설명은 본 개시의 상이한 실시 예를 상세히 설명할 것이다. 설명을 단순화하기 위해, 이하의 각 실시 예에서 동일한 구성 요소는 동일한 기호로 표시된다. 실시 예 간의 차이점을 보다 쉽게 이해하기 위해, 다음 설명에서는 상이한 실시 예 간의 차이점을 상세히 설명하고 동일한 특징은 중복 설명하지 않을 것이다.
도 3 및 도 4를 참조한다. 도 3은 본 개시의 제2 실시 예에 따른 IC 패키징 구조(102)를 예시하는 개략도이다. 도 4는 IC 패키징 구조(103)에서 방열 구조물(50)의 제2 부분(50B)을 예시하는 개략도이다. 도 3 및 도 4에 도시된 바와 같이, IC 패키징 구조(102)와 전술한 제1 실시 예에서의 IC 패키징 구조의 차이점은, IC 패키징 구조(102)의 방열 구조물(50)이 적어도 하나의 트렌치(TR)에 배치된 제1 부분(50A)과 캡슐화 물질(40)의 표면 상에 배치된 제2 부분(50B)을 포함할 수 있다는 것이다. 일부 실시 예에서, 제1 부분(50A)은 제2 부분(50B)과 직접 연결될 수 있다. 일부 실시 예에서, 제2 부분(50B)의 물질 조성(material composition)은 제1 실시 예에서 설명된 방열 구조물(50)의 물질과 같이 제1 부분(50A)의 물질 조성과 동일할 수 있지만, 이에 제한되지 않는다. 일부 실시 예에서, 제2 부분(50B)의 물질 조성은 제1 부분(50A)의 물질 조성과 상이할 수 있다. 예를 들어, 도 4에 도시된 바와 같이, 캡슐화 물질(40)의 상단 표면(top surface) 상에 배치된 방열 구조물(50)의 제2 부분(50B)은, 제2 부분(50B)의 표면적(surface area)을 증가시키고 방열 구조물(50)의 냉각 능력을 향상시키기 위해 고르지 않은 표면(uneven surface)을 가질 수 있다. 일부 실시 예에서, 복수의 금속 입자(도시되지 않음)가 제2 부분(50B)의 고르지 않은 표면을 형성하기 위해 사용될 수 있다. 일부 실시 예에서, 방열 구조물(50)의 제1 부분(50A)은 제1 금속 입자(예를 들어, 은 분말, 도시되지 않음)를 포함할 수 있고, 방열 구조물(50)의 제2 부분(50B)은 제2 금속 입자(도시되지 않음)를 포함할 수 있으며, 제2 부분(50B)의 고르지 않은 표면을 형성하기 위해서는 더 큰 금속 입자가 필요하기 때문에, 제2 금속 입자 각각의 치수는 제1 금속 입자 각각의 치수보다 클 수 있으나, 이에 제한되지 않는다. 제2 부분(50B)의 고르지 않은 표면의 거칠기(roughness)는 제2 부분(50B)에 사용되는 금속 입자의 치수를 조절하는 것에 의해 제어될 수 있다. 일부 실시 예에서, 제2 부분(50B)의 고르지 않은 표면은 또한 다른 적절한 접근법에 의해 형성될 수 있다. 수직 방향(Z)에서 제2 부분(50B)의 두께는 약 0.01mm 또는 0.01mm 미만일 수 있으며, IC 패키징의 크기를 크게 증가시키지 않고 IC 패키징 구조(102)의 냉각 능력이 제2 부분(50B)에 의해 더욱 향상될 수 있다.
도 5 내지 도 7 및 도 3을 참조한다. 도 5는 본 개시의 실시 예에 따른 IC 패키징 구조(102)의 제조 방법의 흐름도이다. 도 6은 본 개시의 다른 실시 예에 따른 IC 패키징 구조(102)의 제조 방법의 흐름도이다. 도 7은 본 개시의 또 다른 실시 예에 따른 IC 패키징 구조(102)의 제조 방법을 예시하는 개략도이다. 도 5 및 도 3에 도시된 바와 같이, 일부 실시 예에서, 방열 구조물(50)을 형성하는 방법은 다음 단계를 포함할 수 있지만, 이에 제한되지 않는다. 단계(S21)에서, 적어도 하나의 트렌치(TR)가 캡슐화 물질(40)에 형성된다. 단계(S22)에서, 제1 슬러리(P1)가 적어도 하나의 트렌치(TR)에 형성될 수 있다. 이어서, 단계(S23)에서, 제1 경화 공정이 제1 슬러리(P1)에 대해 수행된다. 제1 슬러리(P1)는 제1 경화 공정에 의해 경화 및 응고되어 트렌치(TR) 내의 방열 구조물(50)의 제1 부분(50A)이 될 수 있다. 방열 구조물(50)의 제1 부분(50A)을 형성하는 단계 이후에, 단계(S24)는 캡슐화 물질(40)의 표면 상에 제2 슬러리(P2)를 형성하기 위해 계속될 수 있다. 다시 말해서, 제2 슬러리(P2)는 제1 슬러리(P1)를 적어도 하나의 트렌치(TR)에 형성하는 단계 이후에 형성될 수 있으며, 제1 경화 공정 이후에 형성될 수 있으며, 이에 제한되지 않는다. 이후, 단계(S25)에서, 캡슐화 물질(40)의 표면 상에 방열 구조물(50)의 제2 부분(50B)을 형성하기 위해 제2 슬러리(P2)에 대해 제2 경화 공정이 수행될 수 있다.
일부 실시 예에서, 제2 경화 공정은 제2 슬러리(P2)의 경화 요건에 따라 열 경화 공정, 조사 경화 공정, 또는 다른 적절한 경화 접근법을 포함할 수 있다. 제2 슬러리(P2)는 경화 및 응고되어 캡슐화 물질(40)의 표면 상에서 방열 구조물(50)의 제2 부분(50B)이 될 수 있다. 제2 슬러리(P2)는 스프레이 코팅 공정 또는 다른 적절한 접근법에 의해 캡슐화 물질(40)의 표면 상에 형성될 수 있다. 일부 실시 예에서, 제2 슬러리(P2)의 물질 조성은 제1 실시 예에서 설명된 제1 슬러리(P1)의 물질 조성과 동일할 수 있다. 일부 실시 예에서, 제2 슬러리(P2)의 물질 조성은 제1 슬러리(P1)의 물질 조성과 상이할 수 있다. 예를 들어, 제1 슬러리(P1)는 제1 금속 입자를 포함하고, 제2 슬러리(P2)는 제2 금속 입자를 포함할 수 있으며, 제2 금속 입자 각각의 크기는 제1 금속 입자 각각의 크기보다 클 수 있다. 또한, 제1 슬러리(P1) 및 제2 슬러리(P2)는 각각 제1 경화 공정 및 제2 경화 공정에 의해 경화 및 응고될 수 있으며, 특히 제2 슬러리(P2)의 물질 조성이 제1 슬러리(P1)의 물질 조성과 상이할 때 제1 경화 공정은 제2 경화 공정과 상이할 수 있으며, 이에 제한되지 않는다. 일부 실시 예에서, 제2 경화 공정의 공정 조건은 또한 제1 경화 공정의 공정 조건과 실질적으로 동일할 수 있다. 또한, 일부 실시 예에서, 제2 슬러리(P2)가 캡슐화 물질(40)의 측면(side surface) 상에 추가로 형성될 수 있고, 캡슐화 물질(40)의 측면 상의 제2 슬러리(P2)가 경화 및 응고되어 캡슐화 물질(40)의 측면 상의 방열 구조물(50)의 제2 부분(50B)이 될 수 있다.
도 6 및 도 3에 도시된 바와 같이, 일부 실시 예에서, 방열 구조물(50)을 형성하는 방법은 다음 단계를 포함할 수 있지만, 이에 제한되지 않는다. 단계(S31)에서, 적어도 하나의 트렌치(TR)가 캡슐화 물질(40)에 형성된다. 단계(S32)에서, 제1 슬러리(P1)는 적어도 하나의 트렌치(TR)에 형성될 수 있다. 이후, 단계(S33)에서, 제2 슬러리(P2)는 캡슐화 물질(40) 및 제1 슬러리(P1)의 표면 상에 있을 수 있다. 단계(S34)에서, 방열 구조물(50)의 제1 부분(50A) 및 제2 부분(50B)을 형성하기 위해 제1 슬러리(P1) 및 제2 슬러리(P2)에 대해 각각 제1 경화 공정을 수행한다. 다시 말해서, 제2 슬러리(P2)는 제1 경화 공정 전에 형성될 수 있으며, 제2 슬러리(P2)는 제1 경화 공정에 의해 경화 및 응고되어 캡슐화 물질(40)의 표면 상의 방열 구조물(50)의 제2 부분(50B)이 된다.
도 7 및 도 3에 도시된 바와 같이, 일부 실시 예에서, 제1 부분(50A) 및 제1 부분(50A)에 연결된 제2 부분(50B)을 포함하는 방열 구조물(50)은, 다른 적절한 접근법(예를 들어, 금속 사출 성형)에 의해 독립적으로 형성될 수 있고, 그 안에 형성된 트렌치(TR)를 갖는 캡슐화 물질(40)과 후속적으로 조합(combine)될 수 있다.
도 8 및 도 9를 참조한다. 도 8은 본 개시의 제3 실시 예에 따른 IC 패키징 구조(103)를 예시하는 개략도이며, 도 9는 본 개시의 실시 예에 따른 IC 패키징 구조(103)의 제조 방법을 예시하는 개략도이다. 도 8에 도시된 바와 같이, IC 패키징 구조(103)와 전술한 제2 실시 예에서의 IC 패키징 구조의 차이점은, 하나 이상의 트렌치(TR)가 캡슐화 물질(40)에 형성될 수 있고, IC 패키징 구조(103)의 방열 구조물(50)이 트렌치(TR)에 각각 배치된 복수의 제1 부분(50A)을 포함할 수 있다는 것이다. 트렌치(TR)의 수량(amount), 트렌치(TR)의 형상(shape), 및/또는 각 트렌치(TR)의 깊이는 적층된 다이(22) 및/또는 패키징 기판(10)의 회로상의 열 분포에 따라 추가로 수정될 수 있다. 일부 실시 예에서, IC 패키징 구조(103)에서의 방열 구조물(50)은 위에서 설명된 도 5에 도시된 방법 또는 도 6에 도시된 방법과 유사한 방법에 의해 형성될 수 있다. 일부 실시 예에서, 제1 부분(50A) 및 제1 부분(50A)에 연결된 제2 부분(50B)을 포함하는 방열 구조물(50)은, 다른 적절한 접근법에 의해 독립적으로 형성될 수 있고 그 안에 형성된 트렌치(TR)를 갖는 캡슐화 물질(40)과 후속적으로 조합될 수 있다.
도 10, 도 11 및 도 13을 참조한다. 도 10은 본 개시의 제4 실시 예에 따른 IC 패키징 구조의 제조 방법의 흐름도이며, 도 11은 본 실시 예에서 IC 패키징 구조의 제조 방법을 예시하는 개략도이다. 도 10 및 도 11에 도시된 바와 같이, IC 패키징 구조의 제조 방법은 다음 단계를 포함할 수 있다. 복수의 다이(22)가 패키징 기판(10) 상에 배치될 수 있다. 다이(22) 중 적어도 일부는 수직 방향(Z)에 직교하는 수평 방향으로 서로 분리되어 배치될 수 있고, 수평 방향(예: 도 11에 도시된 제1 방향(D1))은 패키징 기판(10)의 상단 표면과 평행할 수 있지만, 이에 제한되지는 않는다. 캡슐화 물질(40)이 패키징 기판(10) 상에 형성되고 그리고 패키징 기판(10) 상의 다이(22)를 캡슐화한다. 이어서, 단계(S41)에서, 적어도 하나의 트렌치(TR)가 캡슐화 물질(40)에 형성된다. 단계(S42)에서, 제1 슬러리가 트렌치(TR)에 형성된다. 단계(S43)에서, 제1 슬러리에 대해 제1 경화 공정이 수행된다. 단계(S44)에서, 제2 슬러리가 캡슐화 물질(40) 상에 형성된다. 단계(S45)에서, 제2 경화 공정이 수행된다. 단계(S41-S45)는 도 5에 설명된 제조 방법과 유사할 수 있으며, 단계(S41-S45)의 세부 사항은 중복 설명되지 않을 것이다. 일부 실시 예에서, 단계(S41-S45)의 제조 방법은 도 6에 설명된 제조 방법으로 대체될 수 있다. 이어서, 단계(S46)에서, 절단 공정이 수행될 수 있다. 일부 실시 예에서, 절단 공정은 패키징 기판(10) 상의 일부 다이를 분리하기 위한 절단 라인(cutting line, CL)을 따라 수행될 수 있으며, 절단 공정은 싱귤레이션(singulation) 공정으로 간주될 수 있으나, 이에 제한되지 않는다. 일부 실시 예에서, 절단 공정은 방열 구조물(50)을 형성하는 단계 이후에 수행될 수 있으나, 이에 제한되지 않는다. 일부 실시 예에서, 트렌치(TR)는 제1 방향(D1)으로 길게 늘어진(elongated) 직선(straight line) 패턴일 수 있고, 제1 방향(D1)으로 배열된 다이(22)는 절단 공정에 의해 서로 분리될(sperated) 수 있다. 예를 들어, 도 3에 도시된 3개의 IC 패키징 구조(102)는 도 11에 도시된 구조로 절단 공정을 수행한 후에 형성될 수 있지만, 이에 제한되지는 않는다. 트렌치(TR)의 수직 방향(Z)으로의 돌출 형상(projection shape)은 다이(22) 및/또는 패키징 기판(10)의 회로상의 열 분포에 따라 추가로 수정될 수 있다.
도 12, 도 13 및 도 3을 참조한다. 도 12는 본 개시의 제5 실시 예에 따른 IC 패키징 구조의 제조 방법의 흐름도이며, 도 13은 본 실시 예에서 IC 패키징 구조의 제조 방법을 도시하는 개략도이다. 도 3은 도 13에 이어지는 단계에서의 개략적인 도면으로 간주될 수 있다. 도 12 및 도 13에 도시된 바와 같이, IC 패키징 구조의 제조 방법은 다음 단계를 포함할 수 있다. 복수의 다이(22)가 패키징 기판(10) 상에 배치될 수 있다. 캡슐화 물질(40)은 패키징 기판(10) 상에 형성되고 그리고 패키징 기판(10) 상의 다이(22)를 캡슐화한다. 이어서, 단계(S51)에서, 절단 공정이 수행된다. 일부 실시 예에서, 절단 공정은 패키징 기판(10) 상의 일부 다이를 분리하기 위한 절단 라인(CL)을 따라 수행될 수 있으며, 절단 공정은 싱귤레이션 공정으로 간주될 수 있으나, 이에 제한되지 않는다. 도 12, 도 13 및 도 3에 도시된 바와 같이, 단계(S52)에서, 절단 공정 후에 적어도 하나의 트렌치(TR)가 캡슐화 물질(40)에 형성된다. 단계(S53)에서, 제1 슬러리가 트렌치(TR)에 형성된다. 단계(S54)에서, 제1 슬러리에 대해 제1 경화 공정이 수행된다. 단계(S55)에서, 제2 슬러리가 캡슐화 물질(40) 상에 형성된다. 단계(S56)에서, 제2 경화 공정이 수행된다. 단계(S52-S56)는 도 5에 설명된 제조 방법과 유사할 수 있으며, 단계(S52-S56)의 세부 사항은 중복 설명되지 않을 것이다. 일부 실시 예에서, 단계(S52-S56)의 제조 방법은 도 6에 설명된 제조 방법으로 대체될 수 있다. 일부 실시 예에서, 절단 공정은 캡슐화 물질(40)을 형성하는 단계 이후 및 적어도 하나의 트렌치(TR)를 형성하는 단계 전에 수행될 수 있다.
위의 설명을 요약하면, 본 개시에 따른 IC 패키징 구조 및 그 제조 방법에서, 방열 구조물은 캡슐화 물질에 의해 캡슐화된 다이와 방열 구조물 사이의 거리를 줄이기 위해 캡슐화 물질에 형성된 트렌치에 적어도 부분적으로 배치된다. 이에 따라, IC 패키징 구조의 크기를 크게 늘리지 않고도 IC 패키징 구조의 냉각 능력을 향상시킬 수 있다.
당업자는 본 개시의 교시를 유지하면서 장치 및 방법의 수 많은 수정 및 변경이 이루어질 수 있음을 쉽게 알 수 있을 것이다. 따라서, 상기 개시는 첨부된 청구 범위의 범위와 범위에 의해서만 제한되는 것으로 해석되어야 한다.

Claims (20)

  1. 집적 회로(integrated circuit, IC) 패키징 구조로서,
    패키징 기판;
    상기 패키징 기판 상에 배치된 하나 또는 복수의 다이(die);
    상기 패키징 기판 상에 배치되고 그리고 상기 패키징 기판 상의 상기 하나 또는 복수의 다이를 캡슐화하도록 구성된 캡슐화 물질(encapsulation material);
    상기 캡슐화 물질에 배치된 적어도 하나의 트렌치(trench); 및
    방열 구조물(heat dissipation structure) - 상기 방열 구조물의 적어도 일부(a part)는 상기 적어도 하나의 트렌치에 배치되고, 상기 적어도 하나의 트렌치는 상기 캡슐화 물질에 형성되고, 상기 방열 구조물은 상기 방열 구조물과 상기 캡슐화 물질에 의해 캡슐화된 다이 사이의 거리를 감소시키기 위해 상기 트렌치에 적어도 부분적으로 배치됨 -
    을 포함하고,
    상기 방열 구조물은,
    상기 적어도 하나의 트렌치에 배치된 제1 부분(portion); 및
    상기 캡슐화 물질의 표면 상에 배치된 제2 부분
    을 포함하고,
    상기 제2 부분의 물질 조성(material composition)이 상기 제1 부분의 물질 조성과 상이하고,
    상기 제2 부분의 물질 조성은, 상기 제1 부분은 제1 금속 입자(metal particles)를 포함하고, 상기 제2 부분은 제2 금속 입자를 포함하며, 상기 제2 금속 입자 각각의 치수(dimension)는 상기 제1 금속 입자 각각의 치수보다 크다는 점에서, 상기 제1 부분의 물질 조성과 상이하며,
    상기 캡슐화 물질의 상단 표면에 배치된 방열 구조물의 제2 부분은 상기 제2 부분의 표면적을 증가시키고 상기 방열 구조물의 냉각 능력을 향상시키도록 고르지 않은 표면(uneven surface)을 갖는, IC 패키징 구조.
  2. 제1항에 있어서,
    상기 방열 구조물의 열 전달 계수(heat transfer coefficient)가 상기 캡슐화 물질의 열 전달 계수보다 높은, IC 패키징 구조.
  3. 제1항에 있어서,
    상기 방열 구조물은 상기 캡슐화 물질에 의해 상기 하나 또는 복수의 다이로부터 격리되는(isolated), IC 패키징 구조.
  4. 제1항에 있어서,
    상기 제1 부분은 상기 제2 부분과 직접 연결되는, IC 패키징 구조.
  5. 제1항에 있어서,
    상기 캡슐화 물질은 에폭시 몰딩 콤파운드(epoxy molding compound, EMC)를 포함하는, IC 패키징 구조.
  6. 집적 회로(integrated circuit, IC) 패키징 구조의 제조 방법으로서,
    패키징 기판 상에 하나 또는 복수의 다이를 배치하는 단계;
    상기 패키징 기판 상에 캡슐화 물질을 형성하는 단계 - 상기 캡슐화 물질은 상기 패키징 기판 상의 상기 하나 또는 복수의 다이를 캡슐화하도록 구성됨 -;
    상기 캡슐화 물질에 적어도 하나의 트렌치를 형성하는 단계; 및
    상기 캡슐화 물질 상에 방열 구조물을 형성하는 단계 - 상기 방열 구조물의 적어도 일부는 상기 적어도 하나의 트렌치에 형성되고, 상기 적어도 하나의 트렌치는 상기 캡슐화 물질에 형성되고, 상기 방열 구조물은 상기 방열 구조물과 상기 캡슐화 물질에 의해 캡슐화된 다이 사이의 거리를 감소시키기 위해 상기 트렌치에 적어도 부분적으로 배치됨 -
    를 포함하고,
    상기 방열 구조물은,
    상기 적어도 하나의 트렌치에 배치된 제1 부분(portion); 및
    상기 캡슐화 물질의 표면 상에 배치된 제2 부분
    을 포함하고,
    상기 제2 부분의 물질 조성(material composition)이 상기 제1 부분의 물질 조성과 상이하고,
    상기 제2 부분의 물질 조성은, 상기 제1 부분은 제1 금속 입자(metal particles)를 포함하고, 상기 제2 부분은 제2 금속 입자를 포함하며, 상기 제2 금속 입자 각각의 치수(dimension)는 상기 제1 금속 입자 각각의 치수보다 크다는 점에서, 상기 제1 부분의 물질 조성과 상이하며,
    상기 캡슐화 물질의 상단 표면에 배치된 방열 구조물의 제2 부분은 상기 제2 부분의 표면적을 증가시키고 상기 방열 구조물의 냉각 능력을 향상시키도록 고르지 않은 표면(uneven surface)을 갖는, IC 패키징 구조의 제조 방법.
  7. 제6항에 있어서,
    상기 방열 구조물을 형성하는 단계는,
    상기 적어도 하나의 트렌치에 제1 슬러리(slurry)를 형성하는 단계; 및
    상기 방열 구조물의 제1 부분을 형성하기 위해 상기 제1 슬러리에 대해 제1 경화 공정(curing process)을 수행하는 단계
    를 포함하는, IC 패키징 구조의 제조 방법.
  8. 제7항에 있어서,
    상기 방열 구조물을 형성하는 단계는,
    상기 적어도 하나의 트렌치에 상기 제1 슬러리를 형성한 후 상기 캡슐화 물질의 표면 상에 제2 슬러리를 형성하는 단계
    를 더 포함하는, IC 패키징 구조의 제조 방법.
  9. 제8항에 있어서,
    상기 방열 구조물을 형성하는 단계는,
    상기 캡슐화 물질의 표면 상에 상기 방열 구조물의 제2 부분을 형성하기 위해 상기 제2 슬러리에 대해 제2 경화 공정을 수행하는 단계 - 상기 제2 슬러리는 상기 제1 경화 공정 후에 형성됨 -
    를 더 포함하는, IC 패키징 구조의 제조 방법.
  10. 제8항에 있어서,
    상기 제2 슬러리는 상기 제1 경화 공정 전에 형성되고, 상기 제2 슬러리는 상기 제1 경화 공정에 의해 경화되어 상기 캡슐화 물질의 표면 상의 상기 방열 구조물의 제2 부분이 되는, IC 패키징 구조의 제조 방법.
  11. 제6항에 있어서,
    상기 방열 구조물을 형성하는 단계 이후에, 절단(cutting) 공정을 수행하는 단계
    를 더 포함하는 IC 패키징 구조의 제조 방법.
  12. 제6항에 있어서,
    상기 캡슐화 물질을 형성하는 단계 이후 및 상기 적어도 하나의 트렌치를 형성하는 단계 이전에, 절단 공정을 수행하는 단계
    를 더 포함하는 IC 패키징 구조의 제조 방법.
  13. 제6항에 있어서,
    상기 방열 구조물의 열 전달 계수가 상기 캡슐화 물질의 열 전달 계수보다 높은, IC 패키징 구조의 제조 방법.
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020217013214A 2019-01-22 2019-01-22 집적 회로 패키징 구조 및 그 제조 방법 KR102603421B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2019/072669 WO2020150893A1 (en) 2019-01-22 2019-01-22 Integrated circuit packaging structure and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20210062698A KR20210062698A (ko) 2021-05-31
KR102603421B1 true KR102603421B1 (ko) 2023-11-17

Family

ID=66889413

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217013214A KR102603421B1 (ko) 2019-01-22 2019-01-22 집적 회로 패키징 구조 및 그 제조 방법

Country Status (7)

Country Link
US (2) US20200235023A1 (ko)
EP (1) EP3850666B1 (ko)
JP (1) JP7414822B2 (ko)
KR (1) KR102603421B1 (ko)
CN (1) CN109863596B (ko)
TW (1) TWI746939B (ko)
WO (1) WO2020150893A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023031660A (ja) * 2021-08-25 2023-03-09 キオクシア株式会社 半導体装置及び電子機器

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050045855A1 (en) 2003-09-03 2005-03-03 Tonapi Sandeep Shrikant Thermal conductive material utilizing electrically conductive nanoparticles
JP2007066960A (ja) * 2005-08-29 2007-03-15 Seiko Instruments Inc 半導体パッケージ及び回路基板並びに半導体パッケージの製造方法
JP2008069238A (ja) 2006-09-13 2008-03-27 Tatsuta System Electronics Kk 熱伝導性ペースト
JP2008153430A (ja) 2006-12-18 2008-07-03 Mitsubishi Electric Corp 放熱基板並びに熱伝導性シートおよびこれらを用いたパワーモジュール
JP2009088164A (ja) 2007-09-28 2009-04-23 Unitika Ltd 放熱スラリー及びそれを用いた電子部品
WO2009142036A1 (ja) * 2008-05-21 2009-11-26 ニホンハンダ株式会社 放熱性硬化塗膜、塗料組成物、放熱性硬化塗膜の製造方法及び放熱性硬化塗膜を有する電子機器
US20100314743A1 (en) 2009-06-10 2010-12-16 Green Arrow Asia Limited Integrated circuit package having a castellated heatspreader
JP2015122463A (ja) 2013-12-25 2015-07-02 パナソニックＩｐマネジメント株式会社 冷却構造体
US20150348863A1 (en) 2014-05-29 2015-12-03 Samsung Electronics Co., Ltd. Semiconductor package having heat dissipating member
US20170358511A1 (en) 2016-06-10 2017-12-14 Qorvo Us, Inc. Thermally enhanced semiconductor package with thermal additive and process for making the same

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0697326A (ja) * 1992-09-14 1994-04-08 Apic Yamada Kk 半導体装置およびその放熱部材
JPH0837256A (ja) * 1994-07-26 1996-02-06 Hitachi Ltd 半導体装置
US5726079A (en) * 1996-06-19 1998-03-10 International Business Machines Corporation Thermally enhanced flip chip package and method of forming
TW388976B (en) * 1998-10-21 2000-05-01 Siliconware Precision Industries Co Ltd Semiconductor package with fully exposed heat sink
US6265771B1 (en) * 1999-01-27 2001-07-24 International Business Machines Corporation Dual chip with heat sink
TW452956B (en) * 2000-01-04 2001-09-01 Siliconware Precision Industries Co Ltd Heat dissipation structure of BGA semiconductor package
FR2811476B1 (fr) * 2000-07-07 2002-12-06 Thomson Csf Dispositif electronique avec encapsulant thermiquement conducteur
US6541310B1 (en) * 2000-07-24 2003-04-01 Siliconware Precision Industries Co., Ltd. Method of fabricating a thin and fine ball-grid array package with embedded heat spreader
JP2002151633A (ja) * 2000-11-08 2002-05-24 Citizen Watch Co Ltd 樹脂封止型半導体装置
JP3888439B2 (ja) 2002-02-25 2007-03-07 セイコーエプソン株式会社 半導体装置の製造方法
TW556469B (en) * 2002-08-20 2003-10-01 Via Tech Inc IC package with an implanted heat-dissipation fin
CN1494136A (zh) * 2002-11-01 2004-05-05 威宇科技测试封装（上海）有限公司 一种带有内置散热片的芯片封装结构
CN2596547Y (zh) * 2002-12-25 2003-12-31 立卫科技股份有限公司 具有散热片的半导体封装构造
EP1524690B1 (en) * 2003-10-13 2009-03-11 Infineon Technologies AG Semiconductor package with heat spreader
TWI253731B (en) * 2004-11-04 2006-04-21 Advanced Semiconductor Eng Semiconductor package
US7361986B2 (en) * 2004-12-01 2008-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Heat stud for stacked chip package
US7378300B2 (en) * 2005-09-22 2008-05-27 Stats Chippac Ltd. Integrated circuit package system
US7723759B2 (en) * 2005-10-24 2010-05-25 Intel Corporation Stacked wafer or die packaging with enhanced thermal and device performance
US7468548B2 (en) * 2005-12-09 2008-12-23 Fairchild Semiconductor Corporation Thermal enhanced upper and dual heat sink exposed molded leadless package
DE102006000724A1 (de) * 2006-01-03 2007-07-12 Infineon Technologies Ag Halbleiterbauteil mit Durchgangskontakten und mit Kühlkörper sowie Verfahren zur Herstellung des Halbleiterbauteils
TW200810040A (en) * 2006-06-09 2008-02-16 Nec Electronics Corp Semiconductor device and apparatus and method for manufacturing the same
KR101046378B1 (ko) * 2008-01-10 2011-07-05 주식회사 하이닉스반도체 반도체 패키지
US7964951B2 (en) * 2009-03-16 2011-06-21 Ati Technologies Ulc Multi-die semiconductor package with heat spreader
JP5401292B2 (ja) * 2009-12-15 2014-01-29 ルネサスエレクトロニクス株式会社 半導体装置及び通信方法
JP2012033559A (ja) * 2010-07-28 2012-02-16 J Devices:Kk 半導体装置
US8581374B1 (en) * 2010-10-04 2013-11-12 Marvell International Ltd. Placing heat sink into packaging by strip formation assembly
JP2013089718A (ja) 2011-10-17 2013-05-13 Kaneka Corp 高熱伝導性樹脂を用いたヒートシンク及びｌｅｄ光源
US8704341B2 (en) 2012-05-15 2014-04-22 Advanced Semiconductor Engineering, Inc. Semiconductor packages with thermal dissipation structures and EMI shielding
TWI497781B (zh) * 2012-07-19 2015-08-21 Univ Nat Cheng Kung 具提升散熱效果之發光二極體裝置及其製備方法
US8836110B2 (en) * 2012-08-31 2014-09-16 Freescale Semiconductor, Inc. Heat spreader for use within a packaged semiconductor device
CN104576565A (zh) * 2013-10-18 2015-04-29 飞思卡尔半导体公司 具有散热体的半导体器件及其组装方法
JP6331879B2 (ja) 2014-08-26 2018-05-30 株式会社デンソー 電子装置およびその製造方法
US10002857B2 (en) * 2016-04-12 2018-06-19 Qualcomm Incorporated Package on package (PoP) device comprising thermal interface material (TIM) in cavity of an encapsulation layer
CN106384730A (zh) * 2016-12-06 2017-02-08 江苏悦达新材料科技有限公司 一种高导热金属箔层/石墨烯金属混合层复合散热膜
CN106601691A (zh) * 2016-12-30 2017-04-26 广东美的制冷设备有限公司 智能功率模块、智能功率模块的制备方法及电力电子设备
FR3061600B1 (fr) 2017-01-03 2020-06-26 Stmicroelectronics (Grenoble 2) Sas Dispositif electronique comprenant une puce rainuree
TWI615930B (zh) * 2017-03-17 2018-02-21 力成科技股份有限公司 散熱件及具有散熱件之晶片封裝件
CN108615819B (zh) * 2018-04-25 2020-02-14 云谷（固安）科技有限公司 显示面板、显示面板制造方法及显示终端
US10879225B2 (en) * 2018-10-24 2020-12-29 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing semiconductor package
KR102480014B1 (ko) * 2018-11-23 2022-12-21 삼성전자 주식회사 반도체 패키지 및 그의 제조 방법

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050045855A1 (en) 2003-09-03 2005-03-03 Tonapi Sandeep Shrikant Thermal conductive material utilizing electrically conductive nanoparticles
JP2007066960A (ja) * 2005-08-29 2007-03-15 Seiko Instruments Inc 半導体パッケージ及び回路基板並びに半導体パッケージの製造方法
JP2008069238A (ja) 2006-09-13 2008-03-27 Tatsuta System Electronics Kk 熱伝導性ペースト
JP2008153430A (ja) 2006-12-18 2008-07-03 Mitsubishi Electric Corp 放熱基板並びに熱伝導性シートおよびこれらを用いたパワーモジュール
JP2009088164A (ja) 2007-09-28 2009-04-23 Unitika Ltd 放熱スラリー及びそれを用いた電子部品
WO2009142036A1 (ja) * 2008-05-21 2009-11-26 ニホンハンダ株式会社 放熱性硬化塗膜、塗料組成物、放熱性硬化塗膜の製造方法及び放熱性硬化塗膜を有する電子機器
US20100314743A1 (en) 2009-06-10 2010-12-16 Green Arrow Asia Limited Integrated circuit package having a castellated heatspreader
JP2015122463A (ja) 2013-12-25 2015-07-02 パナソニックＩｐマネジメント株式会社 冷却構造体
US20150348863A1 (en) 2014-05-29 2015-12-03 Samsung Electronics Co., Ltd. Semiconductor package having heat dissipating member
US20170358511A1 (en) 2016-06-10 2017-12-14 Qorvo Us, Inc. Thermally enhanced semiconductor package with thermal additive and process for making the same

Also Published As

Publication number Publication date
EP3850666A4 (en) 2022-05-04
WO2020150893A1 (en) 2020-07-30
JP7414822B2 (ja) 2024-01-16
US11476173B2 (en) 2022-10-18
TW202029422A (zh) 2020-08-01
CN109863596A (zh) 2019-06-07
US20200235023A1 (en) 2020-07-23
EP3850666B1 (en) 2023-05-24
TWI746939B (zh) 2021-11-21
EP3850666A1 (en) 2021-07-21
US20200335410A1 (en) 2020-10-22
JP2022511450A (ja) 2022-01-31
CN109863596B (zh) 2020-05-26
KR20210062698A (ko) 2021-05-31

Similar Documents

Publication Publication Date Title
TWI521614B (zh) 作為積體電路封裝件系統之封裝的滴模整合材料
US10424525B2 (en) Method of manufacturing semiconductor devices
US6818980B1 (en) Stacked semiconductor package and method of manufacturing the same
US7476976B2 (en) Flip chip package with advanced electrical and thermal properties for high current designs
US7714455B2 (en) Semiconductor packages and methods of fabricating the same
US20070138625A1 (en) Semiconductor package with heat dissipating structure and method of manufacturing the same
US7776648B2 (en) High thermal performance packaging for circuit dies
WO2007083352A1 (ja) 半導体装置およびその製造方法
US20050285258A1 (en) Semiconductor package with exposed heat sink and the heat sink thereof
US20220013471A1 (en) Ic package
KR20130103045A (ko) 반도체 패키지 및 그 제조방법
US11830786B2 (en) Semiconductor package and method for manufacturing the same
US20060076694A1 (en) Semiconductor device package with concavity-containing encapsulation body to prevent device delamination and increase thermal-transferring efficiency
KR102603421B1 (ko) 집적 회로 패키징 구조 및 그 제조 방법
US11417581B2 (en) Package structure
US20190252285A1 (en) Semiconductor device packages using a thermally enhanced conductive molding compound
US9230874B1 (en) Integrated circuit package with a heat conductor
US20080251910A1 (en) Fabricating method of semiconductor package and heat-dissipating structure applicable thereto
CN220324452U (zh) 一种半导体封装装置
US20220367304A1 (en) Electronic device package and method for manufacturing the same
TWM620388U (zh) 具有高散熱效能的半導體裝置
KR20130102299A (ko) 반도체 패키지 및 그 제조방법
KR20100065787A (ko) 기판, 상기 기판을 사용하는 반도체 패키지 및 상기 기판의제조방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant